JP5347460B2 - Integrated circuit device for secondary battery protection and inspection method for integrated circuit device for secondary battery protection - Google Patents
Integrated circuit device for secondary battery protection and inspection method for integrated circuit device for secondary battery protection Download PDFInfo
- Publication number
- JP5347460B2 JP5347460B2 JP2008307299A JP2008307299A JP5347460B2 JP 5347460 B2 JP5347460 B2 JP 5347460B2 JP 2008307299 A JP2008307299 A JP 2008307299A JP 2008307299 A JP2008307299 A JP 2008307299A JP 5347460 B2 JP5347460 B2 JP 5347460B2
- Authority
- JP
- Japan
- Prior art keywords
- delay time
- inspection
- clock pulse
- secondary battery
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 132
- 238000000034 method Methods 0.000 title claims abstract description 12
- 238000004904 shortening Methods 0.000 claims abstract description 59
- 238000012360 testing method Methods 0.000 claims description 10
- 230000010355 oscillation Effects 0.000 claims description 5
- 239000008186 active pharmaceutical agent Substances 0.000 abstract 2
- 238000001514 detection method Methods 0.000 description 54
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Protection Of Static Devices (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Secondary Cells (AREA)
Abstract
Description
本発明は、リチウムイオン電池やリチウムポリマ電池等の二次電池の二次電池保護用集積回路装置及び二次電池保護用集積回路装置の検査方法に関し、特に、入力されたクロックパルスに基づいて、各内部回路の遅延時間を生成する遅延時間生成手段を有する二次電池保護用集積回路装置及び二次電池保護用集積回路装置の検査方法に関する。 The present invention relates to an integrated circuit device for secondary battery protection of a secondary battery such as a lithium ion battery or a lithium polymer battery, and an inspection method for the integrated circuit device for secondary battery protection, in particular, based on an input clock pulse, The present invention relates to a secondary battery protection integrated circuit device having a delay time generating means for generating a delay time of each internal circuit, and a method for inspecting a secondary battery protection integrated circuit device.
従来から、2次電池の過充電、過放電、または過電流を検出して、2次電池を過充電、過放電、または過電流から保護する充放電保護回路であって、定電流インバータとコンデンサからなる複数の遅延素子を閉ループに接続したリングオシレータからなる内部発振回路と、カウンタ回路とからなる過充電、過放電、または過電流の検出時の遅延時間を決定する遅延回路と、テスト用のテスト端子の電位をローレベルもしくはハイレベルに固定する手段と、テスト端子をハイレベルもしくはローレベルに固定された場合に、遅延素子の定電流インバータを構成する定電流源の定電流を増加させることにより遅延回路の遅延時間を短縮する遅延時間短縮手段を有する技術が知られている(例えば、特許文献1参照)。 2. Description of the Related Art Conventionally, a charge / discharge protection circuit that detects overcharge, overdischarge, or overcurrent of a secondary battery and protects the secondary battery from overcharge, overdischarge, or overcurrent, comprising a constant current inverter and a capacitor An internal oscillation circuit composed of a ring oscillator with a plurality of delay elements connected in a closed loop, a delay circuit for determining a delay time upon detection of overcharge, overdischarge, or overcurrent composed of a counter circuit, and a test circuit Means to fix the potential of the test terminal at low level or high level, and increase the constant current of the constant current source constituting the constant current inverter of the delay element when the test terminal is fixed at high level or low level A technique having a delay time shortening means for shortening the delay time of the delay circuit is known (see, for example, Patent Document 1).
特許文献1のように、内部発振器にリングオシレータを使用している場合には、内部発振器は、簡易的にIT=CVで表せる周期で発振する。つまり、電流Iを増加させることにより、周期Tは減少し、高周波数で発振することが分かる。
しかしながら、上述の特許文献1に記載の構成では、IT=CVの式からも分かるように、内部発振器に印加される電圧の依存性、駆動電流のバラツキ、容量値のバラツキ等により、内部発振器の周波数がばらつく。このため、カウンタで分周させて設定する遅延時間もばらつくという問題があった。 However, in the configuration described in Patent Document 1 described above, as can be seen from the equation IT = CV, the dependency of the voltage applied to the internal oscillator, the variation in the drive current, the variation in the capacitance value, etc. The frequency varies. For this reason, there has been a problem that the delay time set by dividing by the counter also varies.
また、この形式では、駆動電流を増やして内部発振器の周期Tを短くしているが、駆動電流の増加分もばらつくので、時短率も範囲を持っており、充電保護回路IC(Integrated Circuit、集積回路)の検査時間も、ある程度マージンを持たせる必要があり、十分な検査時間の短縮が図れないという問題があった。 In this format, the drive current is increased to shorten the period T of the internal oscillator, but the increase in drive current also varies, so the speed factor also has a range, and the charge protection circuit IC (Integrated Circuit, integrated circuit) The inspection time of the circuit also needs to have a certain margin, and there is a problem that the inspection time cannot be sufficiently shortened.
そこで、本発明は、検査時のクロックを安定させるとともに、十分な検査時間の短縮を行うことができる二次電池保護用集積回路装置及び二次電池保護用集積回路装置の検査方法を提供することを目的とする。 Therefore, the present invention provides an integrated circuit device for protecting a secondary battery and a method for inspecting an integrated circuit device for protecting a secondary battery, which can stabilize a clock at the time of testing and sufficiently shorten the testing time. With the goal.
上記目的を達成するため、第1の発明に係る二次電池保護用集積回路装置(150、150a、150b)は、動作時クロックパルスを発生させる内部発振器(10)と、
入力されたクロックパルスに基づいて、各内部回路(40〜120)の遅延時間を生成する遅延時間生成手段(20)と、
検査時クロックパルスが外部から入力可能な遅延時間短縮端子(DS)と、
通常動作時には、前記内部発振器(10)と前記遅延時間生成手段(20)とを接続して前記動作時クロックパルスに基づいて前記遅延時間が生成されるようにし、電気的性能の検査時には、前記遅延時間短縮端子(DS)と前記遅延時間生成手段(20)とを接続して前記検査時クロックパルスに基づいて前記遅延時間が生成されるようにする接続切替手段(SW)と、
前記遅延時間短縮端子(DS)に接続されたシフトレジスタ(30)と、を有し、
該シフトレジスタ(30)は、前記遅延時間短縮端子(DS)に入力された前記検査クロックパルスをカウントし、
前記接続切替手段(SW)は、前記シフトレジスタ(30)でカウントされた前記検査クロックパルスが所定数以上のときに、前記遅延時間短縮端子(DS)と前記遅延時間生成手段(20)とを接続することを特徴とする。
In order to achieve the above object, an integrated circuit device for protecting a secondary battery (150, 150a, 150b) according to a first invention includes an internal oscillator (10) for generating a clock pulse during operation,
A delay time generating means (20) for generating a delay time of each internal circuit (40-120) based on the inputted clock pulse;
Delay time shortening terminal (DS) that can input clock pulse from the outside during inspection,
During normal operation, the internal oscillator (10) and the delay time generation means (20) are connected so that the delay time is generated based on the operation time clock pulse. Connection switching means (SW) for connecting a delay time shortening terminal (DS) and the delay time generating means (20) so as to generate the delay time based on the clock pulse at the time of inspection;
A shift register (30) connected to the delay time shortening terminal (DS),
The shift register (30) counts the inspection clock pulse input to the delay time shortening terminal (DS),
The connection switching means (SW) connects the delay time shortening terminal (DS) and the delay time generating means (20) when the inspection clock pulses counted by the shift register (30) are a predetermined number or more. It is characterized by connecting .
これにより、検査時には、外部からクロックパルスの入力を可能とし、これに基づいて遅延時間を短縮するため、安定して正確なクロックパルスを入力し、これを分周させて遅延時間を生成することができ、検査時の内部回路の遅延時間を安定させることができる。また、外部からクロックパルスを入力するため、多様なクロックパルスを入力することができ、用途に応じた柔軟な検査が可能になるとともに、ユーザ側で適切に検査を行うことも可能となる。また、外部から検査用のクロックパルスを入力するだけで、自動的に検査用のクロックパルスを用いて検査を行う言わば検査モードに切り替えることができる。 As a result, clock pulses can be input from the outside during inspection, and in order to reduce the delay time based on this, a stable and accurate clock pulse is input, and this is divided to generate a delay time. The delay time of the internal circuit at the time of inspection can be stabilized. In addition, since a clock pulse is input from the outside, various clock pulses can be input, and a flexible inspection according to the application is possible and an inspection can be appropriately performed on the user side. In addition, it is possible to automatically switch to the inspection mode in which inspection is performed using the inspection clock pulse only by inputting the inspection clock pulse from the outside.
第2の発明は、第1の発明に係る二次電池保護用集積回路装置(150、150a、150b)において、
前記検査時クロックパルスは、前記動作時クロックパルスよりも高い周波数のクロックパルスが入力され、前記遅延時間を短縮することを特徴とする。
A second invention is an integrated circuit device (150, 150a, 150b) for protecting a secondary battery according to the first invention.
The inspection clock pulse is inputted with a clock pulse having a frequency higher than that of the operation clock pulse to shorten the delay time.
これにより、遅延時間を短縮することができ、また、外部信号のクロックパルスに基づくため、十分に周波数が高い信号を用い、大幅に遅延時間を短縮させることが可能となる。 Thereby, the delay time can be shortened, and since the delay time is based on the clock pulse of the external signal, the delay time can be greatly shortened by using a signal having a sufficiently high frequency.
第3の発明は、第1の発明に係る二次電池保護用集積回路装置(150a、150b)において、
前記内部発振器(10)は、前記遅延時間短縮端子(DS)に接続されており、前記検査時クロックパルスの代わりに一定電圧が入力された場合には、前記内部発振器(10)により生成される短縮クロックパルスを用いて前記遅延時間の生成を行うことを特徴とする。
A third invention is the secondary battery protection integrated circuit device (150a, 150b) according to the first invention, wherein
The internal oscillator (10) is connected to the delay time shortening terminal (DS), and is generated by the internal oscillator (10) when a constant voltage is input instead of the clock pulse at the time of inspection. The delay time is generated using a shortened clock pulse.
これにより、例えば、比較のために、内部発振器によるクロックパルスで検査を行いたいような場合には、従来の検査モードで検査を行うことができ、比較等を含めた多彩な検査を行うことが可能となる。 For this reason, for example, when you want to perform inspections using clock pulses from an internal oscillator for comparison, you can perform inspections in the conventional inspection mode, and can perform various inspections including comparisons. It becomes.
第4の発明に係る二次電池保護用集積回路装置(150、150a、150b)の検査方法は、第1〜3のいずれかの発明に係る二次電池保護用集積回路装置(150、150a、150b)の検査方法であって、
該二次電池保護用集積回路装置(150、150a、150b)の遅延時間短縮端子(DS)に、前記二次電池保護用集積回路装置(150、150a、150b)の内部発振回路(10)で生成する動作時クロックパルスよりも高い周波数の検査時クロックパルスを入力し、前記二次電池保護用集積回路装置(150、150a、150b)の内部回路(10)の遅延時間を短縮した状態で電気的特性の検査を行うことを特徴とする。
The secondary battery protection integrated circuit device (150, 150a, 150b) according to the fourth invention is a secondary battery protection integrated circuit device (150, 150a, 150b) according to any one of the first to third inventions. 150b), which is an inspection method.
The internal oscillation circuit (10) of the secondary battery protection integrated circuit device (150, 150a, 150b) is connected to the delay time shortening terminal (DS) of the secondary battery protection integrated circuit device (150, 150a, 150b). An inspection clock pulse having a frequency higher than that of the generated operating clock pulse is input, and the delay time of the internal circuit (10) of the secondary battery protection integrated circuit device (150, 150a, 150b) is shortened. It is characterized by the inspection of the physical characteristics.
これにより、遅延時間を正確かつ大幅に短縮した状態で検査を行うことができる。 As a result, the inspection can be performed in a state where the delay time is accurately and greatly shortened.
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例に過ぎず、図示の態様に限定されるものではない。 Note that the reference numerals in the parentheses are given for easy understanding, are merely examples, and are not limited to the illustrated modes.
本発明によれば、遅延時間を安定して調整した状態で二次電池保護用集積回路の検査を行うことができる。 According to the present invention, it is possible to inspect the secondary battery protection integrated circuit in a state where the delay time is stably adjusted.
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。 The best mode for carrying out the present invention will be described below with reference to the drawings.
図1は、本発明を適用した実施例1に係る二次電池保護用集積回路装置150の全体構成の一例を示した図である。図1において、実施例1に係る二次電池保護用集積回路装置150は、遅延時間短縮端子DSと、内部発振器10と、遅延時間生成手段20と、スイッチSWとを備える。また、実施例1に係る二次電池保護用集積回路装置150は、関連構成要素として、内部回路としては、過充電検出回路40と、過放電検出回路50と、放電過電流検出回路60と、充電過電流検出回路70と、論理回路80、120と、レベルシフト回路90と、短絡検出回路100と、遅延回路110と、過大充電器130とを備えてもよい。また、実施例1に係る二次電池保護用集積回路装置150は、端子としては、VDD端子と、VSS端子と、電流検出端子V−と、充電制御端子COUTと、放電制御端子DOUTとを備えてもよい。更に、外付けの関連構成要素として、遅延時間短縮端子DSに接続された検査時クロックパルス供給手段200が用意される。
FIG. 1 is a diagram showing an example of the overall configuration of an integrated
遅延時間短縮端子DSは、本実施例に係る二次電池保護用集積回路装置150の各内部回路40〜130の検査を行うときに、外部からクロックパルスが入力可能な端子である。本実施例に係る二次電池保護用集積回路装置150においては、内部回路40〜130の検査は、内部発振器10から生成されるクロックパルスではなく、外部で生成されたクロックパルスを用いて行われる。遅延時間短縮端子DSは、そのような内部回路40〜130の電気的特性の検査を行う際に、二次電池保護用集積回路装置150の外部で生成されたクロックパルスを内部に入力するための端子として機能する。よって、遅延時間短縮端子DSは、二次電池保護用集積回路装置150の検査時には、外部の検査時クロックパルス供給手段200の出力線が接続され、接続された出力線から検査時クロックパルスが入力されることになる。
The delay time shortening terminal DS is a terminal to which a clock pulse can be input from the outside when the
検査時クロックパルス供給手段200は、本実施例に係る二次電池保護用集積回路装置150の外部に設けられ、二次電池保護用集積回路装置150の検査時に、遅延時間短縮端子DSに検査時クロックパルスを供給する電圧パルス供給手段である。検査時クロックパルス供給手段200から出力される検査時クロックパルスは、通常動作時のクロックパルスよりも高周波数のクロックパルスであってもよく、同じパルス数を蓄積したときに、合計時間が短くなるような検査時クロックパルスを出力することが好ましい。これにより、検査時の各内部回路40〜120の遅延時間を短縮することができる。検査時クロックパルスは、例えば、従来の検査時のクロックパルスの周波数が4〔kHz〕であったとしたら、それよりも高速に、例えば、5〔kHz〕、6〔kHz〕という値に設定してもよい。このようにクロックパルスの周波数を高くしても、外部の安定した電源による検査時クロックパルス供給手段200を用いて検査時クロックパルスを供給できるので、安定したパルスを供給することができる。
The clock pulse supply means 200 at the time of inspection is provided outside the integrated circuit device for
内部発振器10は、二次電池保護用集積回路装置150が使用され、通常の二次電池保護動作を行っている場合のクロックパルスを生成する。内部発振器10は、例えば、従来から用いられているリングオシレータ等が適用されてよく、用途に応じて適切な種類の発振手段が適用されてよい。
The
内部発振器10は、遅延時間短縮端子DSとは電気的に接続されていない。従来、検査時も内部発振器10で生成されたクロックパルスを用いて検査を行っていたため、内部発振器10と遅延時間短縮端子DSとは接続され、遅延時間を短縮させるための電圧が遅延時間短縮端子DSを介して内部発振器10に入力されていた。しかしながら、本実施例に係る二次電池保護用集積回路装置150においては、内部発振器10は、通常動作時のみクロックパルスを供給するので、遅延時間の短縮を行う必要が無くなったため、遅延時間短縮端子DSとは接続されていない。
The
遅延時間生成手段20は、入力されたクロックパルスに基づいて、各内部回路40〜120の遅延時間を生成する手段である。遅延時間生成手段20は、入力されたクロックパルスから、遅延時間を生成できれば、種々の手段が適用されてよいが、例えば、カウンタが適用されてもよい。
The delay time generation means 20 is a means for generating a delay time for each of the
遅延時間生成手段20による遅延時間の生成は、例えば、クロックパルスを分周することにより行われてもよい。例えば、入力されたクロックパルスの周波数がfのときには、f/nの周波数への変換を行い、クロックパルスの周波数を下げる変換を行う。つまり、例えば、2分周であれば、クロックパルスの周波数は半分となり、4分周であれば、クロックパルスの周波数は1/4となる。これにより、各内部回路40〜120において設定される遅延時間の生成及び設定を行うことができる。
The generation of the delay time by the delay
スイッチSWは、遅延時間生成手段20を、遅延時間短縮端子DSに接続するか又は内部発振器10に接続するかを切り替える接続切替手段である。本実施例に係る二次電池保護用集積回路装置150は、通常使用を行う通常動作時においては、スイッチSWを下側に切り替えて遅延時間生成手段20と内部発振器10とを接続させ、内部発振器10が生成する動作時クロックパルスが遅延時間生成手段20に入力されるように接続切替を行う。また、本実施例に係る二次電池保護用集積回路装置150は、検査時においては、スイッチSWを上側に切り替えて遅延時間生成手段20と遅延時間短縮端子DSとを接続させ、外部の検査時クロックパルス供給手段200から検査時クロックパルスが遅延時間短縮端子DSに入力されるように接続切替を行う。
The switch SW is connection switching means for switching whether the delay time generating means 20 is connected to the delay time shortening terminal DS or to the
このように、遅延時間生成手段20に入力されるクロックパルスが、スイッチSWの接続切替で切り替え可能な構成とすることにより、検査時は、周波数が安定した検査時クロックパルスが外部から入力され、通常動作時は、独立して内部発振器10から動作時クロックパルスを供給することができる。これにより、検査時には、検査に適した安定した高周波数を用いて各内部回路40〜130の性能検査を行うことができるので、検査時間を十分に短縮しつつ安定した信頼度の高い検査を行うことが可能となる。
In this way, by adopting a configuration in which the clock pulse input to the delay time generation means 20 can be switched by switching the connection of the switch SW, the inspection clock pulse having a stable frequency is input from the outside during the inspection. During normal operation, an operating clock pulse can be supplied from the
なお、スイッチSWは、図1に示されたようなアナログスイッチでもよいし、リレー手段は、MOSトランジスタ等の半導体スイッチング素子が適用されてもよい。スイッチSWは、遅延時間生成手段20とクロックパルス源との接続を切り替えることができる接続切替手段であれば、種々の接続切替手段を適用することができる。
The switch SW may be an analog switch as shown in FIG. 1, and the relay means may be a semiconductor switching element such as a MOS transistor. As long as the switch SW is a connection switching unit that can switch the connection between the delay
なお、遅延時間生成手段20で生成された各内部回路40〜120の遅延時間は、論理回路80、120に送られ、各種の二次電池保護動作を行う際に、所定の遅延時間が各内部回路40〜120に対して設定される。
The delay times of the
次いで、他の関連構成要素の説明を行う。 Next, other related components will be described.
過充電検出回路40は、VDD端子の電位を監視し、VDD端子の電位が所定の過充電検出電圧以上で、その状態が所定の遅延時間以上継続したときに、二次電池(図示せず)の過充電状態を検出する回路である。過充電検出回路40においては、例えば、1〔s〕程度の遅延時間が設定される。このとき、検査時においては、1〔s〕の遅延時間を待って検査を行うと、膨大な検査時間を要してしまうので、これを短縮するため、遅延時間短縮端子DSから、通常の内部発振器10で生成する動作時クロックパルスよりも周波数の高い検査時クロックパルスを入力し、これを分周して検査時の遅延時間を設定する。よって、過充電検出回路40の検査も、遅延時間を1〔s〕も要せず、短縮された遅延時間を用いて検査を行うことができる。
The
過放電検出回路50は、VDD端子の電位を監視し、VDD端子の電位が所定の過放電検出電圧以下の状態が所定の遅延時間以上継続したときに、二次電池の過放電状態を検出する回路である。過放電検出回路50においては、例えば、20〔ms〕の遅延時間が設定されてもよい。この場合にも、検査時においては、スイッチSWを遅延時間生成手段20が遅延時間短縮端子DSに接続されるようにスイッチSWを切り替え、遅延時間短縮端子DSに動作時クロックパルスよりも高い検査時クロックパルスを入力することにより、遅延時間を短縮して過放電検出回路50の検査を行うことができる。また、過放電検出回路50には、二次電池に充電器が接続され、過放電状態からの復帰を検出する場合においても、過放電復帰遅延時間が設定されているので、この遅延時間も、検査時には検査時クロックパルスを遅延時間短縮端子DSに入力することにより、短縮することができる。
The
放電過電流検出回路60は、電流検出端子V−で検出される電圧が、所定の放電過電流検出電圧である状態が、所定の遅延時間以上継続したときに、二次電池の放電過電流状態を検出する回路である。放電過電流検出回路60においても、例えば、6〔ms〕程度の遅延時間が設定され、更に、放電過電流状態から復帰する場合にも放電過電流復帰遅延時間が設定されているので、外部の検査時クロックパルス供給手段200から供給される検査時クロックパルスの利用により、検査時間を短縮しつつ安定した検査を行うことができる。
The discharge
充電過電流検出回路70は、電流検出端子V−の端子電圧が所定の充電過電流検出電圧以下の状態が所定の遅延時間以上継続すると、二次電池の充電過電流状態を検出する回路である。充電過電流検出回路70の遅延時間は、例えば、8〔ms〕程度であってもよい。また、充電過電流検出回路70には、充電過電流状態から復帰する際の遅延時間も設定されていてよく、これらはともに、検査時には遅延時間短縮端子DSから入力される検査時クロックパルスから分周され、短縮された状態で検査が行われる。
The charge
論理回路80は、過充電検出回路40又は充電過電流検出回路70において、過充電又は充電過電流が検出されたときに、論理演算を行い、二次電池を保護する制御を行う演算処理手段である。遅延時間生成手段20で生成された遅延時間は、例えば、論理回路80のロジック回路内で設定されてもよい。
The
レベルシフト回路90は、論理回路80の出力信号の電圧レベルを、充電制御端子COUTに接続される充電制御MOSトランジスタ(図示せず)のゲート駆動に適した電圧レベルに変換するための回路である。
The
短絡検出回路100は、負荷短絡が発生し、電流検出端子V−の電圧が所定の短絡検出電圧以上となったときに、二次電池の短絡状態を検出する回路である。短絡検出回路100においても、短絡検出時の遅延時間が設定されているが、例えば、400〔μs〕程度の他の内部回路40〜80よりも極めて短い遅延時間が設定されているので、遅延時間は、遅延時間設定回路110により別個に設定されている。遅延時間設定回路110は、短絡検出回路100における短絡状態検出のための専用の遅延時間設定手段であり、他の検出回路40〜70の1/10以下の短い遅延時間の設定を行う。
The short-
論理回路120は、過放電検出回路50、放電過電流検出回路60又は短絡検出回路100により過放電、放電過電流又は短絡が検出されたときに、二次電池を保護する制御を行うための論理演算手段である。論理回路120は、具体的には、外付けの放電制御MOSトランジスタ(図示せず)が接続される放電制御端子DOUTを駆動制御し、過放電、放電過電流又は短絡が検出されたら、放電制御端子DOUTにローレベルの信号を出力する論理演算処理を行う。
The
なお、過放電検出回路50、放電過電流検出回路60及び短絡検出回路100の遅延時間は、論理回路120内のロジック回路に組み込まれて設定されてもよい。
Note that the delay times of the
過大充電器検出回路130は、VDD端子と電流検出端子V−との間の充電器電圧を監視し、この電圧が所定の過大充電器検出電圧を超えたときに、充電制御端子COUTからローレベルの信号を出力し、充電を停止させる回路である。過大充電器検出回路130には、遅延時間は設定されていないので、本実施例に係る二次電池保護用集積回路装置150との機能的関連性は少ない。
The
このように、実施例1に係る二次電池保護用集積回路装置150によれば、遅延時間生成手段20に入力されるクロックパルスを、検査時にはスイッチSWにより遅延時間短縮端子DSから入力される外部から供給される検査時クロックパルスとすることにより、安定した高周波数の検査時クロックパルスを分周して遅延時間を生成することができ、短時間で正確な検査を行うことができる。また、通常動作時には、スイッチSWにより、遅延時間生成手段20を内部発振回路10に接続し、従来通りの二次電池保護動作を行わせることができる。
As described above, according to the integrated circuit device for
更に、従来は、内部発振器10から出力されるクロックパルスを利用するしか無かったので、ユーザ側で任意の設定で検査を行うことができなかったが、本実施例に係る二次電池保護用集積回路装置150によれば、外部から検査時クロックパルスを入力できるので、ユーザ側でも所望の検査時クロックパルスを用いて柔軟に検査を行うことが可能となる。
Further, conventionally, since the clock pulse output from the
図2は、本発明を適用した実施例2に係る二次電池保護用集積回路装置150aの全体構成の一例を示した図である。図2において、実施例2に係る二次電池保護用集積回路装置150aは、内部発振器10は遅延時間短縮端子DSと接続されておらず、遅延時間生成手段20と内部発振器10又は遅延時間短縮端子DSとの接続を切り替える接続切替手段としてスイッチSWが設けられている点は、実施例1に係る二次電池保護用集積回路装置150と同様である。実施例2の図2に係る二次電池保護用集積回路装置150aは、遅延時間短縮端子DSに接続されているシフトレジスタ30が、二次電池保護用集積回路装置150a内に更に設けられている点で、実施例1の図1に係る二次電池保護用集積回路装置150と異なっている。
FIG. 2 is a diagram showing an example of the overall configuration of an integrated circuit device for
シフトレジスタ30は、二次電池保護用集積回路装置150aの検査時に、遅延時間短縮端子DSから入力された検査時クロックパルスを記憶して蓄積し、検査時クロックパルスが所定のパルス数に達したときに、検査モード信号を出力し、スイッチSWの接続切替を行わせる手段である。つまり、シフトレジスタ30は、外部の検査時クロックパルス供給手段200から出力されて遅延時間短縮端子DSに入力された検査時クロックパルスをカウントし、蓄積した検査時パルスが所定数に達したときに、これから検査が行われることを認識する。そして、これから検査が行われるので、スイッチSWを上側に切り替え、遅延時間生成手段20が、遅延時間短縮端子DSに接続されるように接続切替を行う。
The
なお、所定のパルス数は、遅延時間短縮端子の検査時クロックパルス供給手段200が接続されていることを確実に認識できるパルス数であれば良いが、例えば、5個以上30個以下、好ましくは10個以上20個以下の任意のパルス数を所定のパルス数として設定してもよい。 The predetermined number of pulses may be any number of pulses that can reliably recognize that the clock pulse supply means 200 for inspection of the delay time shortening terminal is connected. For example, the number of pulses is 5 or more and 30 or less, preferably An arbitrary number of pulses from 10 to 20 may be set as the predetermined number of pulses.
また、シフトレジスタ30によるスイッチSWの接続切替は、例えば、シフトレジスタ30が検査時クロックパルスによるハイレベルの入力パルス数をカウントし、所定のパルス数に達したときに、ハイレベルの検査モード信号を出力し、そのハイレベル信号を受けてスイッチSWが上側に切り替わるような構成としてもよい。
In addition, the switch switching of the switch SW by the
また、シフトレジスタ30による検査時クロックパルス数のカウントを行うことにより、例えば、遅延時間短縮端子DSに、従来のような検査用の定電圧電源が誤って接続された場合であっても、パルスが入力されなければ、シフトレジスタ30により検査が行われることが認識されないので、そのような誤動作を防ぐこともできる。
Further, by counting the number of clock pulses at the time of inspection by the
このように、実施例2に係る二次電池保護用集積回路装置150aによれば、遅延時間短縮端子DSに、外部から検査時クロックパルス供給手段200を接続するだけで、自動的にこれから検査が行われることが認識され、速やかに検査を行うことができる。また、実施例2に係る二次電池保護用集積回路装置150aにおいても、実施例1で述べたのと同様の効果が得られることは言うまでもない。
Thus, according to the integrated circuit device for
なお、他の構成要素については、実施例1に係る二次電池保護用集積回路装置150と同様であるので、同一の参照符号を付してその説明を省略する。
The other constituent elements are the same as those of the
図3は、本発明を適用した実施例3に係る二次電池保護用集積回路装置150bの全体構成の一例を示した図である。図3において、実施例3に係る二次電池保護用集積回路装置150bは、遅延時間短縮端子DSと、内部発振器10と、遅延時間生成手段20と、シフトレジスタ30とを備え、遅延時間短縮端子DSに検出時クロックパルス供給手段200が接続されたときに、シフトレジスタ30が検査時クロックパルス数をカウントし、所定数に達したときに、スイッチSWの接続を切り替えられるようになっている点では、図2の実施例2に係る二次電池保護用集積回路装置150aと同様である。
FIG. 3 is a diagram showing an example of the overall configuration of an
しかしながら、実施例3に係る二次電池保護用集積回路装置150bにおいては、内部発振器10と遅延時間短縮端子DSが電気的に接続されている点において、実施例2に係る二次電池保護用集積回路装置150aと異なっている。このように、内部発振器10と、遅延時間短縮端子DSが常時接続された状態であってもよい。遅延時間短縮端子DSに、外部から検査時パルス供給手段200が接続され、検査時パルスが入力された場合には、シフトレジスタ30でこれから検査が開始されることを認識できるので、スイッチSWの接続を上側とし、遅延時間短縮端子DSと遅延時間生成手段20とを接続する接続切替を行うことができるからである。これにより、遅延時間生成手段20には、外部の検査時パルス供給手段200から供給される検査時パルスが入力され、安定した高周波数のクロックパルスを用いて、遅延時間を短縮し、各内部回路40〜130の検査を行うことができる。
However, in the secondary battery protection integrated
なお、図3の実施例3に係る二次保護用集積回路装置150bにおいては、例えば、遅延短縮端子DSに、従来通りの定電圧の電源を接続した場合には、検査時クロックパルスの代わりに、従来通り、内部発振器10で発生させた短縮クロックパルスに基づいて遅延時間を生成し、検査を行うことができる。これにより、例えば、外部の検査時クロックパルス供給手段200から正確で安定した検査時クロックパルスが供給される環境の下では、本実施例に係る二次電位保護用集積回路装置150bの機能を用いて、検査時クロックパルスを用いて検査を行い、外部の検査時クロックパルス供給手段200が用意できず、従来の電源設備を用いて検査を行わざるを得ない場合には、従来通りの検査を行うこともできる。
In the secondary protection integrated
このように、実施例3に係る二次電池保護用集積回路装置150bにおいては、検査時クロックパルス供給手段200が用意できる通常の検査状況下では、外部から供給されるクロックパルスを用いて検査を行い、検査時クロックパルス供給手段200が用意できない非常の検査状況下においては、従来の方式による短縮クロックパルスを用いて検査を行うという柔軟な検査対応が可能となる。また、実施例3においても、実施例1で述べたのと同様の効果が得られることは言うまでもない。
As described above, in the integrated circuit device for
なお、他の構成要素については、実施例1及び実施例2に係る二次電池保護用集積回路装置150、150bと同様であるので、同一の参照符号を付してその説明を省略する。
Since the other components are the same as those of the integrated circuit devices for
[参考例]
図4は、比較参考例として、従来の二次電池保護用集積回路装置250の全体構成の一例を示した図である。図4において、内部発振器10は、遅延時間短縮端子DSに接続されるとともに、遅延時間生成手段20に接続されている。また、スイッチSWや、シフトレジスタ30は設けられていない。また、遅延時間短縮端子DSには、外部から、定電圧電源300が接続され、一定電圧が遅延時間短縮端子DSに入力されるようになっている。
[Reference example]
FIG. 4 is a diagram showing an example of the overall configuration of a conventional secondary battery protection integrated
かかる構成においては、遅延時間の短縮は、IT=CVの関係から、電流Iを増加させることにより、内部発振器10で生成されるクロックパルスの周期Tを短くし、周波数を高くする。この形式の場合では、内部発振器10に印加される電圧Vの依存性、駆動電流Iのバラツキ、容量値Cのバラツキ等により、内部発振器10の周波数がばらつき、そのためこれを遅延時間生成手段20で分周して生成した遅延時間もばらついてしまう。
In this configuration, the delay time is shortened by increasing the current I from the relationship IT = CV, thereby shortening the period T of the clock pulse generated by the
よって、本願実施例1乃至実施例3において説明したように、遅延時間生成手段20に入力されるクロックパルスが、接続切替手段であるスイッチSWにより切り替えられ、検査時は、外部の検査時クロックパルス供給手段200から供給された検査時クロックパルスを分周して遅延時間を生成する検査方法を実行することにより、安定した状態で正確に電気的特性の検査を行うことができる。そしてその際、検査時クロックパルス供給手段200から遅延時間短縮端子DSに入力される検査時クロックパルスを十分に高い周波数、少なくとも通常動作時に内部発振器10で生成される動作時クロックパルスよりも高い周波数とすることにより、十分に遅延時間を短縮させて検査を行う検査方法を実行することができる。
Therefore, as described in the first to third embodiments of the present application, the clock pulse input to the delay time generating means 20 is switched by the switch SW as the connection switching means. By executing the inspection method for generating the delay time by dividing the clock pulse at the time of inspection supplied from the supply means 200, the electrical characteristics can be accurately inspected in a stable state. At that time, the inspection clock pulse input to the delay time shortening terminal DS from the inspection clock pulse supply means 200 has a sufficiently high frequency, at least a frequency higher than the operation clock pulse generated by the
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。 The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the above-described embodiments, and various modifications and substitutions can be made to the above-described embodiments without departing from the scope of the present invention. Can be added.
10 内部発振器
20 遅延時間生成手段
30 シフトレジスタ
SW スイッチ
DS 遅延時間短縮端子
40 過充電検出回路
50 過放電検出回路
60 放電過電流検出回路
70 充電過電流検出回路
80、120 論理回路
90 レベルシフト回路
100 短絡検出回路
110 遅延回路
150、150a、150b、250 二次電池保護用集積回路装置
200 検査時クロックパルス供給手段
300 定電圧電源
COUT 充電検出端子
DOUT 放電検出端子
V− 電流検出端子
DESCRIPTION OF
Claims (4)
入力されたクロックパルスに基づいて、各内部回路の遅延時間を生成する遅延時間生成手段と、
検査時クロックパルスが外部から入力可能な遅延時間短縮端子と、
通常動作時には、前記内部発振器と前記遅延時間生成手段とを接続して前記動作時クロックパルスに基づいて前記遅延時間が生成されるようにし、電気的性能の検査時には、前記遅延時間短縮端子と前記遅延時間生成手段とを接続して前記検査時クロックパルスに基づいて前記遅延時間が生成されるようにする接続切替手段と、
前記遅延時間短縮端子に接続されたシフトレジスタと、を有し、
該シフトレジスタは、前記遅延時間短縮端子に入力された前記検査クロックパルスをカウントし、
前記接続切替手段は、前記シフトレジスタでカウントされた前記検査クロックパルスが所定数以上のときに、前記遅延時間短縮端子と前記遅延時間生成手段とを接続することを特徴とする二次電池保護用集積回路装置。 An internal oscillator that generates clock pulses during operation;
A delay time generating means for generating a delay time of each internal circuit based on the input clock pulse;
A delay time shortening pin that can input clock pulses from the outside during inspection;
During normal operation, the internal oscillator and the delay time generating means are connected so that the delay time is generated based on the clock pulse during operation, and when testing electrical performance, the delay time shortening terminal and the delay time generating unit A connection switching means for connecting the delay time generating means so that the delay time is generated based on the clock pulse at the time of inspection;
A shift register connected to the delay time shortening terminal,
The shift register counts the inspection clock pulse input to the delay time shortening terminal,
The connection switching means connects the delay time shortening terminal and the delay time generating means when the number of the inspection clock pulses counted by the shift register is equal to or greater than a predetermined number . Integrated circuit device.
該二次電池保護用集積回路装置の遅延時間短縮端子に、前記二次電池保護用集積回路装置の内部発振回路で生成する動作時クロックパルスよりも高い周波数の検査時クロックパルスを入力し、前記二次電池保護用集積回路装置の内部回路の遅延時間を短縮した状態で電気的特性の検査を行うことを特徴とする二次電池保護用集積回路装置の検査方法。 A method for testing an integrated circuit device for secondary battery protection according to any one of claims 1 to 3 ,
The inspection clock pulse having a frequency higher than the operation clock pulse generated by the internal oscillation circuit of the secondary battery protection integrated circuit device is input to the delay time shortening terminal of the secondary battery protection integrated circuit device, An inspection method for an integrated circuit device for protecting a secondary battery, wherein the electrical characteristics are inspected in a state in which a delay time of an internal circuit of the integrated circuit device for protecting a secondary battery is shortened.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008307299A JP5347460B2 (en) | 2008-12-02 | 2008-12-02 | Integrated circuit device for secondary battery protection and inspection method for integrated circuit device for secondary battery protection |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008307299A JP5347460B2 (en) | 2008-12-02 | 2008-12-02 | Integrated circuit device for secondary battery protection and inspection method for integrated circuit device for secondary battery protection |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010136471A JP2010136471A (en) | 2010-06-17 |
JP5347460B2 true JP5347460B2 (en) | 2013-11-20 |
Family
ID=42347157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008307299A Active JP5347460B2 (en) | 2008-12-02 | 2008-12-02 | Integrated circuit device for secondary battery protection and inspection method for integrated circuit device for secondary battery protection |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5347460B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111564825B (en) * | 2020-07-09 | 2020-11-17 | 深圳市创芯微微电子有限公司 | Battery protection circuit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0519023A (en) * | 1991-07-11 | 1993-01-26 | Hitachi Ltd | Integrated circuit device |
JP3827136B2 (en) * | 2000-03-24 | 2006-09-27 | 株式会社リコー | Charge / discharge protection circuit, battery pack incorporating the charge / discharge protection circuit, and electronic device using the battery pack |
-
2008
- 2008-12-02 JP JP2008307299A patent/JP5347460B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010136471A (en) | 2010-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5020546B2 (en) | Charge / discharge protection circuit, battery pack incorporating the charge / discharge protection circuit, electronic device using the battery pack, portable game machine | |
TWI558057B (en) | Charge and discharge control circuit and battery device | |
TWI474575B (en) | Battery packs, method for controlling battery cells and electronic systems thereof | |
JP6530586B2 (en) | Secondary protection IC, control method for secondary protection IC, protection module, and battery pack | |
US9103893B2 (en) | Voltage monitor semiconductor device, battery pack, and electronic device employing battery pack | |
US8581556B2 (en) | Protection circuit and battery pack having current varying circuit to vary current flowing through power terminal | |
US9350180B2 (en) | Load switch having load detection | |
US7757110B2 (en) | Timer circuit that bypasses frequency divider in response to receiving short-time mode instruction on dual-function external terminal | |
US20230223780A1 (en) | Systems and methods for low current detection | |
JP2020036496A (en) | Secondary battery protection circuit, secondary battery protection device, battery pack and control method of secondary battery protection circuit | |
US8013625B2 (en) | Semiconductor device | |
JP5435081B2 (en) | Semiconductor device | |
JP2007218680A (en) | Charging and discharging monitoring system | |
CN103384072A (en) | Electronic device | |
JP5347460B2 (en) | Integrated circuit device for secondary battery protection and inspection method for integrated circuit device for secondary battery protection | |
CN100460880C (en) | Method and integrated circuit for detecting capacitance change | |
JP6808444B2 (en) | Semiconductor device and current consumption test method | |
US20130003428A1 (en) | Power supply system and electrical device with same | |
JP2006262574A (en) | Secondary battery protection circuit, battery pack and electronic equipment | |
US20150048813A1 (en) | Semiconductor device and power source control method | |
JP6268357B1 (en) | Power storage device and control method thereof | |
US9106215B2 (en) | Oscillation stop detection circuit and electronic device | |
JP7314010B2 (en) | Semiconductor equipment and electronic equipment | |
JP2010109605A (en) | Mode setting circuit and counter circuit using the same | |
JP2012210010A (en) | Electronic circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130805 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5347460 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |