JP5343966B2 - クロック信号分周回路および方法 - Google Patents
クロック信号分周回路および方法 Download PDFInfo
- Publication number
- JP5343966B2 JP5343966B2 JP2010503826A JP2010503826A JP5343966B2 JP 5343966 B2 JP5343966 B2 JP 5343966B2 JP 2010503826 A JP2010503826 A JP 2010503826A JP 2010503826 A JP2010503826 A JP 2010503826A JP 5343966 B2 JP5343966 B2 JP 5343966B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- circuit
- clock
- signal
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/662—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
Description
このため、対象回路が、入力クロック信号とは異なる周波数のクロック信号で動作する相手回路とデータ通信を行う場合、特別なクロック乗せ換え回路や、特別なタイミング設計が必要となる。その結果、通信性能が低下し、消費電力、回路規模、さらには設計コストが増大するという問題点があった。
また、回路Aと回路Bは、クロックAのすべての立ち上がりのタイミングであるタイミングT0、T3、T6、T9、で通信するとする。すなわち、回路Aは、クロックAの立ち上がりのタイミングであり、通信のタイミングであるタイミングT0、T3、T6、T9で、信号Aoutを出力し、信号Boutを入力する。
これにより、異なる周波数のクロック信号との通信のために、特別なタイミング設計や特別なクロック乗せ換え回路が不要となり、低電力、低面積かつ低設計コストで、クロック信号を有理数分周することが可能となる。
[第1の実施形態]
まず、図1を参照して、本発明の第1の実施形態にかかるクロック信号分周回路について説明する。図1は、本発明の第1の実施形態にかかるクロック信号分周回路の構成を示すブロック図である。
図1には、クロックAで動作する回路A(相手回路)と、クロックBで動作する回路B(対象回路)とを含む半導体集積回路例が示されており、回路Bに本実施形態にかかるクロック信号分周回路100が設けられている。
このクロック信号分周回路100は、主な回路として、マスク回路10とマスク制御回路20とを含んでいる。
マスク制御回路20は、クロックBを用いる回路Bで行う回路Aとのデータ通信の通信タイミングを示す通信タイミング情報30に基づいて、クロックSの連続するM個のクロックパルスのタイミングのうち、当該データ通信が行われる通信タイミングを除く他のタイミングに対して、M−N個分のクロックパルスをマスクするマスクタイミングを割り当てたマスク信号50をマスク回路10へ出力する機能を有している。
なお、クロックS、クロックA、通信タイミング情報30、および分周比設定情報40については、上位回路(図示せず)から供給されるものとする。
次に、図2を参照して、本発明の第1の実施形態にかかるクロック信号分周回路の動作について説明する。図2は、本発明の第1の実施形態にかかるクロック信号分周回路の動作を示すタイミングチャートである。ここでは、分周比分母M=12、分周比分子N=11〜4とし、クロックSを分周比11/12〜4/12で分周してクロックBを生成する場合を例として説明する。
クロックSは、所定周波数の連続したクロックパルスからなる信号である。位相信号31は、回路Bでの通信タイミングの位相を示す通信タイミング情報30の一例であり、図2のように、回路Bでデータ通信が行われる通信タイミングにおいて「1」を示し、それ以外の期間において「0」を示す信号を用いてもよい。分周比設定情報40は、分周比分母Mおよび分周比分子Nの値を示す数ビット分の並列データからなり、分周比が変更されない限りこの分周比設定情報40の値は変化しない。
このように、本実施形態では、マスク制御回路20により、クロックBを用いる回路B(対象回路)で行うデータ通信の通信タイミングを示す通信タイミング情報30に基づいて、回路A(相手回路)でデータ通信が行われる通信タイミングを除く他のタイミングに対して、M−N個分のクロックパルスをマスクするマスクタイミングを割り当てたマスク信号50を生成してマスク回路10へ出力している。
このため、回路Bでの通信タイミングでは、クロックSのクロックパルスがマスクされなくなり、回路Bでの通信タイミングには必ずクロックBにクロックパルスが出力される。これに応じて、回路Bは、回路Aが信号Aoutに出力した信号を、期待したタイミングで受け取ることができる。同様に、回路Bは、回路Aが期待したタイミングで、信号Boutに信号を出力することができる。
これにより、異なる周波数のクロック信号との通信のために、特別なタイミング設計や特別なクロック乗せ換え回路が不要となり、低電力、低面積かつ低設計コストで、クロック信号を有理数分周することが可能となる。
次に、図3を参照して、本発明の第2の実施形態にかかるクロック信号分周回路について説明する。図3は、本発明の第2の実施形態にかかるクロック信号分周回路の構成を示すブロック図である。
本実施形態では、第1の実施形態にかかるクロック信号分周回路100のマスク回路10およびマスク制御回路20の具体例について説明する。
本実施形態において、このマスク回路10は、ラッチ回路11とゲート回路12とから構成されている。
ゲート回路12は、ラッチ回路11でラッチされたマスク信号50に基づいてクロックSをマスクする機能を有する。マスク信号50の値が「0」の場合、クロックSをマスクする。マスク信号50の値が「1」の場合、クロックSをマスクしない。
本実施形態において、このマスク制御回路20は、カウンタ21とテーブル回路22とから構成されている。また、通信タイミング情報30は、回路Aでの通信動作に用いるクロックAの周波数を示す周波数信号32と回路Aでの通信タイミングの位相を示す位相信号31とから構成されている。なお、周波数信号32は、クロックAを特定する値を示す数ビット分の並列データからなり、クロックAが変更されない限りこの周波数信号32の値は変化しない。また、分周比設定情報40は、複数ビットの並列ビットデータからなる、分周比分母Mと分周比分子Nとから構成されている。
次に、図4を参照して、本発明の第2の実施形態にかかるクロック信号分周回路の動作について説明する。図4は、本発明の第2の実施形態にかかるクロック信号分周回路の動作を示すタイミングチャートである。
ここでは、クロックSから分周比9/12のクロックBを生成する場合について説明する。なお、回路Aと回路Bは、クロックAのすべての立ち上がりのタイミングでデータ通信を行うものとし、クロックAがクロックSに同期しており、その分周比が1/3であるものとする。
カウンタ21は、位相信号31が「1」となるいずれかのタイミングでカウント値をリセットし、その後、クロックAとクロックBの位相関係が一巡する12サイクル分を繰り返してクロックSのクロックパルスをカウントする。これにより、クロックAとクロックBの相対的な位相関係を示すカウント値23がカウンタ21から出力される。
マスク回路10は、このマスク信号50を参照して、タイミングT2、T5、T8において、クロックSのパルスをマスクし、それ以外のタイミングではパルスをマスクしないで、クロックBに出力する。
例えば図5は、図2と同じ条件である、クロックAの周波数がクロックSの1/3であり、クロックAのすべての立ち上がりのタイミングで通信を行う場合における、クロックSを分周比11/12〜4/12で分周して生成したクロックBの別の生成例である。通信のタイミングではないタイミングT1、T2、T4、T5、T7、T8、T10、T11にあるパルスのうち、図2の生成例とは別のタイミングのパルスをマスクしている。
このように、本実施形態では、マスク制御回路において、入力クロック信号のクロックパルスをカウンタでカウントするとともに、当該カウント値が分周比分母Mに達した時点でカウント値をリセットすることにより、入力クロック信号に対する通信タイミングの相対的な位相を示すカウント値を生成し、このカウント値に基づいてマスクタイミングを割り当てたマスク信号を生成するようにしたので、カウンタという極めて簡単な回路構成で、入力クロック信号に対する通信タイミングの相対的な位相を導出でき、通信タイミング以外のタイミングからマスクタイミングを正確に割り当てることが可能となる。
次に、図7を参照して、本発明の第3の実施形態にかかるクロック信号分周回路について説明する。図7は、本発明の第3の実施形態にかかるクロック信号分周回路の動作を示すタイミングチャートである。
この分周例においても、クロック信号分周回路100は、回路Aと回路Bの通信タイミングを示す通信タイミング情報30を入力し、それに基づいて、通信タイミングにあるクロックパルスは常にマスクをせずに、それ以外の通信のタイミングにないクロックパルスをマスクすることで、有理数分周を実現する。具体的には、通信タイミングであるタイミングT0、T4、T8では、常にクロックパルスをマスクせず、それ以外の通信タイミングではないタイミングT1、T2、T3,T5、T6、T7、T9、T10、T11のいずれかにあるクロックパルスをマスクすることで、クロックBを生成する。
このように、本実施形態によれば、クロック信号分周回路が生成するクロックBは、回路Aと回路Bの通信タイミングでは必ずクロックパルスが存在するので、異なる周波数のクロックとの通信において、期待した正しい通信動作を実現するために、特別なクロック乗せ換え回路や、特別なタイミング設計が不要となる。その結果、異なる周波数のクロックとの通信においても通信性能が低下せず、効率的な通信を行うことができる。さらに、分周比を変更する場合でも、それに応じて異なる周波数のクロックとの通信のタイミングを変更する必要がない。例えば、図7のクロック分周例では、クロックBの分周比を11/12〜3/12のいずれに変更する場合でも、通信タイミングT0,T4、T8を変更する必要がなく、柔軟に対応できる。
次に、図8を参照して、本発明の第4の実施形態にかかるクロック信号分周回路について説明する。図8は、本発明の第4の実施形態にかかるクロック信号分周回路の構成を示すブロック図であり、図3と同じまたは同等部分には同一符号を付してある。
本実施形態では、第3の実施形態にかかるクロック信号分周回路100のマスク制御回路20の具体例について説明する。本実施形態にかかるクロック信号分周回路100は、第2の実施形態と比較して、マスク制御回路20のテーブル回路22の構成が異なる。その他の構成については、図3と同様であり、ここでの詳細な説明は省略する。
次に、図9を参照して、本発明の第4の実施形態にかかるクロック信号分周回路の動作について説明する。図9は、本発明の第4の実施形態にかかるクロック信号分周回路の動作を示すタイミングチャートである。
ここでは、クロックSから分周比9/12のクロックBを生成する場合について説明する。なお、回路Aと回路BはタイミングT0、T3、T6、T9で通信を行うものとし、クロックAがクロックSに同期しており、その分周比が7/12であるものとする。
テーブル回路22は、各時刻における、カウント値23、通信タイミング選択信号33、分周比分母M(41)、および分周比分子N(42)の組合せ24に応じたテーブルデータ25の値をマスク信号50として出力する。
マスク回路10は、このマスク信号50を参照して、タイミングT2、T5、T8において、クロックSのパルスをマスクし、それ以外のタイミングではパルスをマスクしないで、クロックBに出力する。
次に、図10を参照して、本発明の各実施形態にかかるクロック信号分周回路の第1の実施例について説明する。図10は、本発明の第1の実施例にかかるクロック信号分周回路の適用例を示す説明図である。
本発明の各実施形態では、回路Aが一定間隔のクロックAに基づきデータ通信動作を行う場合を例として説明したが、有理数分周したクロックAに基づきデータ通信動作を行う場合にも、前述と同様にして適用できる。
一方、クロック信号分周回路100Aには、クロックAの分周比を設定する分周比設定情報A(40A)に加えて通信タイミング情報30が入力されている。クロック信号分周回路100Aは、これら分周比設定情報A(40A)と通信タイミング情報30とに基づいてクロックSを有理数分周することでクロックAを生成する。
図11は、本発明の第1の実施例にかかるクロック信号分周回路の動作を示すタイミングチャートである。ここでは、クロックSを分周比11/12〜7/12で分周してクロックBを生成し、クロックSを分周比7/12で分周してクロックAを生成する場合を例として説明する。
クロックAおよびクロックBのクロックSに対する分周比分母Mはともに12であるので、クロックAとクロックBの位相関係は、クロックSの12サイクルで一巡する。この位相関係が一巡する12サイクルのタイミングを、T0〜T11で示している。回路Aと回路Bは、分周比が7/12のときのクロックAのすべての立ち上がりのタイミングであるタイミングT0、T3、T4,T6、T7、T9、T10で通信するとする。
図11の例では、通信のタイミングであるタイミングT0、T3、T4,T6、T7、T9、T10を含むその前後の通信タイミングにおいて、通信タイミング情報30の一例である位相信号31が「1」を示している。
したがって、位相信号31が「0」を示す期間におけるクロックSのクロックパルスの立ち上がりタイミング、すなわちタイミングT1,T2,T5,T8,T11のいずれかに対して、M−N個分のクロックパルスをマスクするマスクタイミングが割り当てられる。
また、T0、T3、T4,T6、T7、T9、T10以外のタイミングのうち、T2,T5,T8にマスクタイミングを割り当てた場合、分周比9/12のクロックBを生成でき、さらにT11に対して追加割り当てすれば、分周比8/12のクロックBを生成でき、さらにT4に対して追加割り当てすれば、分周比の7/12のクロックBを生成できる。
ここでは、クロックSを分周比11/12〜7/12で分周して生成したクロックBと、クロックSを分周比7/12で分周して生成したクロックAとを図示している。回路Aと回路Bは、タイミングT0、T3、T6、T9で通信するとする。
また、本実施例では、第1および第3の実施形態にかかるクロック信号分周回路の適用例について説明したが、第2および第4の実施形態にかかるクロック信号分周回路についても、本実施例を適用することも可能であり、前述と同様の作用効果がえられる。
次に、図13を参照して、本発明の各実施形態にかかるクロック信号分周回路の第2の実施例について説明する。図13は、本発明の第2の実施例にかかるクロック信号分周回路の適用例を示す説明図である。
第1の実施例では、クロックAで動作する回路Aと、クロックBで動作する回路Bの2つの回路が互いに通信する場合について説明した。本実施例では、クロックおよび回路が3つ以上の場合について説明する。
Claims (16)
- 入力クロック信号と異なる周波数のクロック信号を用いる相手回路と通信を行う対象回路で用いる出力クロック信号を、N/M(Nは正整数,MはNより大きい正整数)で規定された分周比に基づいて、前記入力クロック信号の連続するM個のクロックパルスのうち、M−N個分のクロックパルスをマスクすることにより、当該入力クロック信号をN/M分周して生成するクロック信号分周回路であって、
入力されたマスク信号に応じて前記入力クロック信号のクロックパルスをマスクすることにより前記出力クロック信号を生成して出力するマスク回路と、
前記対象回路で行うデータ通信の通信タイミングを示す通信タイミング情報に基づいて、前記入力クロック信号の連続するM個のクロックパルスのタイミングのうち、当該通信タイミングを除く他のタイミングに対して、M−N個分のクロックパルスをマスクするマスクタイミングを割り当てたマスク信号を生成して前記マスク回路へ出力するマスク制御回路と
を備えることを特徴とするクロック信号分周回路。 - 請求項1に記載のクロック信号分周回路において、
前記マスク制御回路は、前記入力クロック信号のクロックパルスをカウンタでカウントするとともに、当該カウント値が分周比分母Mに達した時点でカウント値をリセットすることにより、当該入力クロック信号に対する前記通信タイミングの相対的な位相を示すカウント値を生成し、このカウント値に基づいて前記マスク信号を生成することを特徴とするクロック信号分周回路。 - 請求項2に記載のクロック信号分周回路において、
前記マスク制御回路は、少なくとも前記通信タイミング情報および前記カウント値の組合せごとにマスクの要否を示すテーブルデータを予めテーブル回路で保持し、入力されたこれら組合せに応じて前記テーブル回路から出力されたテーブルデータを前記マスク信号として出力することを特徴とするクロック信号分周回路。 - 請求項3に記載のクロック信号分周回路において、
前記テーブル回路は、前記通信タイミング情報および前記カウント値に、分周比分母Mおよび分周比分子N加えた組合せごとにマスクの要否を示すテーブルデータを予め保持することを特徴とするクロック信号分周回路。 - 請求項1に記載のクロック信号分周回路において、
前記通信タイミング情報は、当該対象回路とデータ通信を行う前記相手回路での通信タイミングの位相を示す位相信号を含むことを特徴とするクロック信号分周回路。 - 請求項5に記載のクロック信号分周回路において、
前記通信タイミング情報は、前記相手回路での通信動作に用いる相手クロック信号の周波数を示す周波数信号をさらに含むことを特徴とするクロック信号分周回路。 - 請求項5に記載のクロック信号分周回路において、
前記通信タイミング情報は、前記相手回路での通信動作に用いる相手クロック信号と前記出力クロック信号との位相関係が一巡する期間の各タイミングから前記相手回路での通信タイミングを選択する通信タイミング選択情報をさらに含むことを特徴とするクロック信号分周回路。 - 請求項5に記載のクロック信号分周回路において、
前記マスク制御回路は、前記入力クロック信号のクロックパルスをカウンタでカウントするとともに、当該カウント値が分周比分母Mに達した時点でカウント値をリセットすることにより、前記入力クロック信号に対する前記通信タイミングの相対的な位相を示すカウント値を生成し、このカウント値に基づいて前記マスク信号を生成することを特徴とするクロック信号分周回路。 - 入力クロック信号と異なる周波数のクロック信号を用いる相手回路と通信を行う対象回路で用いる出力クロック信号を、N/M(Nは正整数,MはNより大きい正整数)で規定された分周比に基づいて、前記入力クロック信号をN/M分周して生成するクロック信号分周方法であって、
前記対象回路で行うデータ通信の通信タイミングを示す通信タイミング情報に基づいて、前記入力クロック信号の連続するM個のクロックパルスのタイミングのうち、当該通信タイミングを除く他のタイミングに対して、M−N個分のクロックパルスをマスクするマスクタイミングを割り当てたマスク信号を生成し、
前記マスク信号のマスクタイミングで前記入力クロック信号のクロックパルスをマスクし、該マスクタイミング以外のタイミングでは前記入力クロック信号のクロックパルスをマスクしないことにより前記出力クロック信号を生成して出力する
ことを特徴とするクロック信号分周方法。 - 請求項9に記載のクロック信号分周方法において、
前記出力クロック信号を生成して出力する際に、前記入力クロック信号のクロックパルスをカウンタでカウントするとともに、当該カウント値が分周比分母Mに達した時点でカウント値をリセットすることにより、当該入力クロック信号に対する前記通信タイミングの相対的な位相を示すカウント値を生成し、このカウント値に基づいて前記マスク信号を生成することを特徴とするクロック信号分周方法。 - 請求項10に記載のクロック信号分周方法において、
前記出力クロック信号を生成して出力する際に、少なくとも前記通信タイミング情報および前記カウント値の組合せごとにマスクの要否を示すテーブルデータを予めテーブル回路で保持し、入力されたこれら組合せに応じて前記テーブル回路から出力されたテーブルデータを前記マスク信号として出力することを特徴とするクロック信号分周方法。 - 請求項11に記載のクロック信号分周方法において、
前記テーブル回路は、前記通信タイミング情報および前記カウント値に、分周比分母Mおよび分周比分子N加えた組合せごとにマスクの要否を示すテーブルデータを予め保持することを特徴とするクロック信号分周方法。 - 請求項9に記載のクロック信号分周方法において、
前記通信タイミング情報は、前記相手回路での通信タイミングの位相を示す位相信号を含むことを特徴とするクロック信号分周方法。 - 請求項13に記載のクロック信号分周方法において、
前記通信タイミング情報は、前記相手回路での通信動作に用いる相手クロック信号の周波数を示す周波数信号をさらに含むことを特徴とするクロック信号分周方法。 - 請求項13に記載のクロック信号分周方法において、
前記通信タイミング情報は、前記相手回路での通信動作に用いる相手クロック信号と前記出力クロック信号との位相関係が一巡する期間の各タイミングから前記相手回路での通信タイミングを選択する通信タイミング選択情報をさらに含むことを特徴とするクロック信号分周方法。 - 請求項13に記載のクロック信号分周方法において、
前記出力クロック信号を生成して出力する際に、前記入力クロック信号のクロックパルスをカウンタでカウントするとともに、当該カウント値が分周比分母Mに達した時点でカウント値をリセットすることにより、前記入力クロック信号に対する前記通信タイミングの相対的な位相を示すカウント値を生成し、このカウント値に基づいて前記マスク信号を生成することを特徴とするクロック信号分周方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010503826A JP5343966B2 (ja) | 2008-03-17 | 2009-03-05 | クロック信号分周回路および方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008067460 | 2008-03-17 | ||
JP2008067460 | 2008-03-17 | ||
JP2010503826A JP5343966B2 (ja) | 2008-03-17 | 2009-03-05 | クロック信号分周回路および方法 |
PCT/JP2009/054150 WO2009116398A1 (ja) | 2008-03-17 | 2009-03-05 | クロック信号分周回路および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009116398A1 JPWO2009116398A1 (ja) | 2011-07-21 |
JP5343966B2 true JP5343966B2 (ja) | 2013-11-13 |
Family
ID=41090804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010503826A Expired - Fee Related JP5343966B2 (ja) | 2008-03-17 | 2009-03-05 | クロック信号分周回路および方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8253450B2 (ja) |
JP (1) | JP5343966B2 (ja) |
WO (1) | WO2009116398A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009116398A1 (ja) * | 2008-03-17 | 2009-09-24 | 日本電気株式会社 | クロック信号分周回路および方法 |
WO2010050098A1 (ja) * | 2008-10-29 | 2010-05-06 | 日本電気株式会社 | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 |
JP5522050B2 (ja) * | 2008-10-29 | 2014-06-18 | 日本電気株式会社 | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 |
JP5338819B2 (ja) * | 2008-12-17 | 2013-11-13 | 日本電気株式会社 | クロック分周回路、及びクロック分周方法 |
US8671380B2 (en) * | 2011-07-18 | 2014-03-11 | Apple Inc. | Dynamic frequency control using coarse clock gating |
JP6115715B2 (ja) * | 2013-03-26 | 2017-04-19 | セイコーエプソン株式会社 | クロック生成装置、電子機器、移動体及びクロック生成方法 |
US9214943B1 (en) * | 2014-10-16 | 2015-12-15 | Freescale Semiconductor, Inc. | Fractional frequency divider |
US11422586B1 (en) * | 2021-02-24 | 2022-08-23 | Texas Instruments Incorporated | Methods and systems for generation of balanced secondary clocks from root clock |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63151217A (ja) * | 1986-12-16 | 1988-06-23 | Fujitsu Ltd | 歯抜け分周回路 |
JPH0946222A (ja) * | 1995-07-25 | 1997-02-14 | Nippon Steel Corp | 可変クロック発生回路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005045507A (ja) | 2003-07-28 | 2005-02-17 | Yamaha Corp | 非整数分周器 |
JP4371046B2 (ja) | 2004-11-24 | 2009-11-25 | ソニー株式会社 | クロック分周回路 |
US7196558B2 (en) * | 2005-03-10 | 2007-03-27 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Frequency divider with slip |
KR100723537B1 (ko) * | 2006-09-12 | 2007-05-30 | 삼성전자주식회사 | 클럭 신호 발생 방법 및 장치와 이를 이용한 클럭 주파수제어 방법 및 장치 |
JP5240850B2 (ja) * | 2006-11-29 | 2013-07-17 | 日本電気株式会社 | クロック信号分周回路及びクロック信号分周方法 |
WO2009116398A1 (ja) * | 2008-03-17 | 2009-09-24 | 日本電気株式会社 | クロック信号分周回路および方法 |
WO2010050098A1 (ja) * | 2008-10-29 | 2010-05-06 | 日本電気株式会社 | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 |
EP2187522A1 (en) * | 2008-11-14 | 2010-05-19 | Fujitsu Microelectronics Limited | Divider circuitry |
JP5338819B2 (ja) * | 2008-12-17 | 2013-11-13 | 日本電気株式会社 | クロック分周回路、及びクロック分周方法 |
-
2009
- 2009-03-05 WO PCT/JP2009/054150 patent/WO2009116398A1/ja active Application Filing
- 2009-03-05 JP JP2010503826A patent/JP5343966B2/ja not_active Expired - Fee Related
- 2009-03-05 US US12/920,270 patent/US8253450B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63151217A (ja) * | 1986-12-16 | 1988-06-23 | Fujitsu Ltd | 歯抜け分周回路 |
JPH0946222A (ja) * | 1995-07-25 | 1997-02-14 | Nippon Steel Corp | 可変クロック発生回路 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2009116398A1 (ja) | 2011-07-21 |
US20110187418A1 (en) | 2011-08-04 |
US8253450B2 (en) | 2012-08-28 |
WO2009116398A1 (ja) | 2009-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5343966B2 (ja) | クロック信号分周回路および方法 | |
JP5522050B2 (ja) | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 | |
JP5338819B2 (ja) | クロック分周回路、及びクロック分周方法 | |
JP5488470B2 (ja) | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 | |
US7205800B2 (en) | Clock frequency divider circuit | |
JPWO2008065869A1 (ja) | クロック信号分周回路及びクロック信号分周方法 | |
KR20150120940A (ko) | 향상된 수치 제어 발진기 | |
US7973584B2 (en) | Waveform generator | |
JPH1198007A (ja) | 分周回路 | |
CN105319408B (zh) | 信号发生器和用于生成信号变化曲线的方法 | |
JP5493591B2 (ja) | クロック分周回路および方法 | |
JP4666462B2 (ja) | カウンタ回路と、それを含む半導体装置 | |
WO2009116399A1 (ja) | クロック信号分周回路および方法 | |
JP5223696B2 (ja) | クロック分周回路、及びクロック分周方法 | |
JPH0815392A (ja) | テストモード設定回路 | |
JP2006165931A (ja) | 分周回路および通信装置 | |
JP2004012175A (ja) | Pll内蔵回路の評価方法、pll内蔵回路の評価システム、及びpll内蔵回路 | |
JP2006270355A (ja) | 集積回路 | |
JPH03131120A (ja) | 非整数分周装置 | |
JPH04160818A (ja) | 分周装置 | |
JP2007114031A (ja) | 半導体装置及びそれを備える電子機器 | |
JP2000111623A (ja) | タイミング発生回路 | |
JP2014086951A (ja) | 分周パルス生成回路 | |
JPH11184808A (ja) | シリアル通信方法 | |
JPH09232912A (ja) | デジタル・フィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130729 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5343966 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |