[go: up one dir, main page]

JP5342862B2 - Manufacturing method of optical matrix device - Google Patents

Manufacturing method of optical matrix device Download PDF

Info

Publication number
JP5342862B2
JP5342862B2 JP2008319698A JP2008319698A JP5342862B2 JP 5342862 B2 JP5342862 B2 JP 5342862B2 JP 2008319698 A JP2008319698 A JP 2008319698A JP 2008319698 A JP2008319698 A JP 2008319698A JP 5342862 B2 JP5342862 B2 JP 5342862B2
Authority
JP
Japan
Prior art keywords
insulating film
manufacturing
matrix device
optical matrix
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008319698A
Other languages
Japanese (ja)
Other versions
JP2010147076A (en
Inventor
晋 足立
考明 志村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Microjet Corp
Original Assignee
Shimadzu Corp
Microjet Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp, Microjet Corp filed Critical Shimadzu Corp
Priority to JP2008319698A priority Critical patent/JP5342862B2/en
Publication of JP2010147076A publication Critical patent/JP2010147076A/en
Application granted granted Critical
Publication of JP5342862B2 publication Critical patent/JP5342862B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measurement Of Radiation (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、テレビやパーソナルコンピュータのモニタとして用いられる薄型画像表示装置、もしくは医療分野や産業分野などに用いられる放射線撮像装置に備わる放射線検出器など、受光素子または表示素子を二次元マトリックス状に配列した構造を有する光マトリックスデバイスの製造方法に関するものである。   The present invention arranges light receiving elements or display elements in a two-dimensional matrix, such as a radiation detector provided in a thin image display apparatus used as a monitor of a television or a personal computer, or a radiation imaging apparatus used in the medical field or industrial field. The present invention relates to a method for manufacturing an optical matrix device having the above structure.

近年、薄膜トランジスタ(TFT)等で形成されるアクティブ素子とコンデンサとを備えた受光素子または表示素子を二次元マトリックス状に配列した光マトリックスデバイスが汎用されている。これらを大別すると、受光素子で構成されたデバイスと表示素子で構成されたデバイスとに分けられる。受光素子としては、光撮像センサや、医療分野または産業分野などで用いられる放射線撮像センサなどがある。表示素子としては、テレビやパーソナルコンピュータのモニタとして用いられる透過光の強度を調節する素子を備えた液晶型や発光素子を備えたEL型などの画像ディスプレイがある。どちらのデバイスも、光に関する素子を備えた光マトリックスデバイスである。ここで光とは、赤外線、可視光線、紫外線、放射線(X線)、γ線等をいう。   2. Description of the Related Art In recent years, an optical matrix device in which light receiving elements or display elements each including an active element formed of a thin film transistor (TFT) or the like and a capacitor are arranged in a two-dimensional matrix has been widely used. These are broadly classified into devices composed of light receiving elements and devices composed of display elements. Examples of the light receiving element include an optical imaging sensor and a radiation imaging sensor used in the medical field or the industrial field. As the display element, there is an image display such as a liquid crystal type provided with an element for adjusting intensity of transmitted light used as a monitor of a television or a personal computer, and an EL type provided with a light emitting element. Both devices are optical matrix devices with light-related elements. Here, light refers to infrared rays, visible rays, ultraviolet rays, radiation (X-rays), γ rays, and the like.

上述した光マトリックスデバイスの中でも、受光素子を備えた光マトリックスデバイスとしてのX線平面検出器(FPD)を例に採って説明する。X線平面検出器は、X線を検出するX線検出素子が2次元マトリックス状に配列されている。X線検出素子内には、X線に感応する半導体層などのX線変換層を備えており、X線をX線変換層によりキャリア(電荷信号)に変換し、その変換されたキャリアを読み出すことでX線を検出する。X線に感応する半導体層としては非晶質のa−Se(アモルファスセレン)膜などが用いられる。   Among the optical matrix devices described above, an X-ray flat panel detector (FPD) as an optical matrix device having a light receiving element will be described as an example. In the X-ray flat panel detector, X-ray detection elements for detecting X-rays are arranged in a two-dimensional matrix. The X-ray detection element includes an X-ray conversion layer such as a semiconductor layer sensitive to X-rays. The X-rays are converted into carriers (charge signals) by the X-ray conversion layer, and the converted carriers are read out. Thus, X-rays are detected. As the semiconductor layer sensitive to X-rays, an amorphous a-Se (amorphous selenium) film or the like is used.

X線変換層で生成されたキャリアにより、2次元マトリックス状に配列されたコンデンサに電荷信号が所定時間分だけ蓄積される。その後、ゲート駆動回路からゲート線を介して送られるゲート電圧により薄膜トランジスタがスイッチング作用をして、コンデンサに蓄積された電荷が、データ配線を介して、電荷電圧変換部で電圧信号に変換され、X線検出信号として外部に読み出される。   Due to the carriers generated in the X-ray conversion layer, a charge signal is accumulated for a predetermined time in capacitors arranged in a two-dimensional matrix. Thereafter, the thin film transistor performs a switching action by the gate voltage sent from the gate drive circuit via the gate line, and the charge accumulated in the capacitor is converted into a voltage signal by the charge voltage conversion unit via the data wiring, and X It is read out as a line detection signal.

上述したように、X線平面検出器や薄型画像ディスプレイに備えられている光マトリックスデバイスは、データ線を介してデータの書き込みまたは読み込みを行い、ゲート線を介して薄膜トランジスタのゲート電極にゲート電圧を送ることでスイッチング作用を行っている。   As described above, the optical matrix device provided in the X-ray flat panel detector or the thin image display performs writing or reading of data through the data line, and applying the gate voltage to the gate electrode of the thin film transistor through the gate line. The switching action is performed by sending.

この、データ線とゲート線の交差部における層間絶縁膜にピンホールが発生すると、データ線とゲート線が短絡(ショート)不良を起こしてしまい、薄膜トランジスタのスイッチング作用が機能しなくなったり、データの書き込みまたは読み込みにノイズが発生する問題が生じた。   If a pinhole is generated in the interlayer insulating film at the intersection of the data line and the gate line, the data line and the gate line may be short-circuited, and the switching function of the thin film transistor may not function or the data may be written. Or there was a problem of noise in reading.

この問題を解決するために、特許文献1には、液晶表示装置におけるデータ線(ソース線)およびゲート線の形成方法において、フォトレジスト法及びスパッタリング法またはCVD法によりデータ線とゲート線間を多層構造とすることが開示されている。また、特許文献2には、データ線とゲート線間の層間絶縁膜をフォトレジスト法及びCVD法を用いて2層構造とすることで、層間絶縁膜の膜厚を厚くすることが開示されている。
特開平05−027266号公報 特開2002−094071号公報
In order to solve this problem, Patent Document 1 discloses a method for forming data lines (source lines) and gate lines in a liquid crystal display device, in which a multilayer between data lines and gate lines is formed by a photoresist method, a sputtering method, or a CVD method. A structure is disclosed. Patent Document 2 discloses that the interlayer insulating film between the data line and the gate line has a two-layer structure using a photoresist method and a CVD method, thereby increasing the thickness of the interlayer insulating film. Yes.
Japanese Patent Laid-Open No. 05-027266 JP 2002-094071 A

しかしながら、フォトリソグラフィ法とスパッタリング法又はCVD法を用いて、ゲート線とデータ線との層間絶縁膜を形成するためには、層間絶縁膜形成用のマスクを用意しなければならず煩雑であった。さらには、絶縁膜を1層ずつ形成しなければならないので効率が悪く、製造コストのかかるものであった。また、特許文献1のようにゲート線を陽極酸化法にて絶縁体を形成する場合、配線材料としてTa(タンタル)を用いなければならないが、Taは希少金属(レアメタル)であり、その価格は非常に高価である。   However, in order to form an interlayer insulating film between the gate line and the data line using the photolithography method and the sputtering method or the CVD method, a mask for forming the interlayer insulating film has to be prepared, which is complicated. . Furthermore, since the insulating films have to be formed one by one, the efficiency is low and the manufacturing cost is high. In addition, when an insulator is formed on a gate line by anodizing as in Patent Document 1, Ta (tantalum) must be used as a wiring material, but Ta is a rare metal (rare metal), and its price is It is very expensive.

本発明は、このような事情に鑑みてなされたものであって、印刷法により短絡不良のない絶縁膜を形成する光マトリックスデバイスの製造方法を提供することを目的とする。   The present invention has been made in view of such circumstances, and an object of the present invention is to provide a method of manufacturing an optical matrix device that forms an insulating film free from short-circuit defects by a printing method.

本発明は、このような目的を達成するために、次のような構成をとる。
すなわち、請求項1に記載の発明は、光に関する素子を2次元マトリックス状に配列して構成された光マトリックスデバイスの製造方法であって、流動性の絶縁体を塗布して第1絶縁膜を形成する第1絶縁膜塗布ステップと、前記第1絶縁膜の標準硬化エネルギーよりも低いエネルギーを前記第1絶縁膜に与えて予備硬化させる予備硬化ステップと、予備硬化された前記第1絶縁膜上に流動性の絶縁体を印刷法により塗布して第2絶縁膜を形成する第2絶縁膜塗布ステップと、前記第1絶縁膜および前記第2絶縁膜を硬化させて層間絶縁膜またはパッシベーション膜を形成する本硬化ステップとを備えたことを特徴とする。
In order to achieve such an object, the present invention has the following configuration.
That is, the invention described in claim 1 is a method of manufacturing an optical matrix device configured by arranging light-related elements in a two-dimensional matrix, and the first insulating film is formed by applying a fluid insulator. A first insulating film coating step to be formed; a pre-curing step for pre-curing the first insulating film by applying energy lower than a standard curing energy of the first insulating film; and on the pre-cured first insulating film A second insulating film coating step for forming a second insulating film by applying a fluid insulating material to the substrate by a printing method; and curing the first insulating film and the second insulating film to form an interlayer insulating film or a passivation film. characterized by comprising a main curing step you formed.

上記構成によれば、流動性の絶縁体を塗布して形成した第1絶縁膜に、本来硬化形成するのに必要な標準硬化エネルギーよりも低いエネルギーを与えて予備硬化させることで第1絶縁膜上に不可避的なピンホールを生じさせるとともに、絶縁体の流動性をなくすことで仮固定する。次に、予備硬化された第1絶縁膜上に、印刷法により第1絶縁膜上に流動性絶縁体を塗布して第2絶縁膜を形成するので、第1絶縁膜に発生したピンホールを流動性絶縁体が穴埋めをする。そして、第1絶縁膜と第2絶縁膜とを本来の標準硬化エネルギーを与えて本硬化することで、2層構造の絶縁膜を得ることができる。仮に、第2絶縁膜においてピンホールが生じても、第1絶縁膜でピンホールは中断するので、第1絶縁膜および第2絶縁膜を貫通するピンホールは生じ得ない。これより、第1絶縁膜および第2絶縁膜で構成された絶縁膜を流れる漏れ電流値を抑制することができ、漏れ電流が引き起こす絶縁破壊による耐電圧低下も防ぐことができ、さらには、短絡(ショート)不良を低減することができる。また、第1絶縁膜および第2絶縁膜をアクティブマトリックス基板のパッシベーション膜として形成することで、ピンホールの無いパッシベーション膜を形成することができる。これより、アクティブマトリックス基板の半導体膜の耐環境性を向上することができる。 According to the above configuration, the first insulating film formed by applying the fluid insulating material to the first insulating film is pre-cured by applying energy lower than the standard curing energy necessary for the original curing formation. Inevitable pinholes are formed on the top and temporarily fixed by eliminating the fluidity of the insulator. Next, a fluid insulating material is applied on the first insulating film by a printing method on the pre-cured first insulating film to form a second insulating film, so that pinholes generated in the first insulating film are formed. The fluid insulator fills the hole. Then, by subjecting the first insulating film and the second insulating film to main curing by applying the original standard curing energy, an insulating film having a two-layer structure can be obtained. Even if a pinhole is generated in the second insulating film, the pinhole is interrupted in the first insulating film, so that a pinhole penetrating the first insulating film and the second insulating film cannot be generated. As a result, it is possible to suppress the leakage current value flowing through the insulating film composed of the first insulating film and the second insulating film, to prevent a decrease in withstand voltage due to the dielectric breakdown caused by the leakage current, and to short circuit. (Short circuit) defects can be reduced. Further, by forming the first insulating film and the second insulating film as the passivation film of the active matrix substrate, a passivation film without a pinhole can be formed. Thereby, the environmental resistance of the semiconductor film of the active matrix substrate can be improved.

請求項2に記載の発明は、請求項1に記載の光マトリックスデバイスの製造方法であって、前記印刷法がインクジェット法であることを特徴とする。   The invention described in claim 2 is the method for manufacturing the optical matrix device according to claim 1, wherein the printing method is an ink jet method.

上記構成によれば、第2絶縁膜を形成する印刷法がインクジェット法であるので、局所的に第2絶縁膜を形成することができる。スパッタリング法やCVD法と異なってマスクを必要としないので、スループット向上を図ることができる。   According to the above configuration, since the printing method for forming the second insulating film is an inkjet method, the second insulating film can be locally formed. Unlike a sputtering method or a CVD method, a mask is not required, so that throughput can be improved.

請求項3に記載の発明は、請求項1または2に記載の光マトリックスデバイスの製造方法において、前記第1絶縁膜と前記第2絶縁膜とは同じ種類の絶縁膜であることを特徴とする。   According to a third aspect of the present invention, in the method for manufacturing an optical matrix device according to the first or second aspect, the first insulating film and the second insulating film are the same type of insulating film. .

上記構成によれば、第1絶縁膜と第2絶縁膜との流動性絶縁体を同じ種類のものとすることで、本硬化する条件を同一の条件とすることができる。また、第1絶縁膜と第2絶縁膜との2層構造で形成された絶縁膜の性質を均一なものとすることができる。これより、安定した光マトリックスデバイスを製造することができる。   According to the said structure, the conditions which carry out this hardening can be made into the same conditions by making the fluid insulating body of a 1st insulating film and a 2nd insulating film into the same kind. In addition, the properties of the insulating film formed by the two-layer structure of the first insulating film and the second insulating film can be made uniform. Thus, a stable optical matrix device can be manufactured.

請求項4に記載の発明は、請求項1から3いずれか1つに記載の光マトリックスデバイスの製造方法において、前記第1絶縁膜および前記第2絶縁膜を形成する流動性の絶縁体は、加熱または光の照射によって硬化する有機化合物であることを特徴とする。   According to a fourth aspect of the present invention, in the method of manufacturing an optical matrix device according to any one of the first to third aspects, the fluid insulator forming the first insulating film and the second insulating film is: It is an organic compound that is cured by heating or light irradiation.

上記構成によれば、第1絶縁膜および第2絶縁膜を形成する流動性絶縁体が、加熱または光の照射により硬化される有機化合物であるので、簡易に柔軟性のある第1絶縁膜および第2絶縁膜を形成することができる。   According to the above configuration, since the fluid insulator forming the first insulating film and the second insulating film is an organic compound that is cured by heating or light irradiation, the flexible first insulating film and A second insulating film can be formed.

請求項5に記載の発明は、請求項4に記載の光マトリックスデバイスの製造方法において、前記第2絶縁膜塗布ステップを実施する印刷器には、前記第1絶縁膜を予備硬化させるエネルギー供給手段が備えられていることを特徴とする。   According to a fifth aspect of the present invention, in the method for manufacturing an optical matrix device according to the fourth aspect of the present invention, an energy supply means for pre-curing the first insulating film is provided in a printer that performs the second insulating film application step. Is provided.

上記構成によれば、第1絶縁膜の予備硬化を印刷器の印刷台上で実施できるので、第1絶縁膜の予備硬化を行いながら、第2絶縁膜の印刷形成をすることもできる。これより、スループットを向上することができる。   According to the above configuration, since the first insulating film can be pre-cured on the printing stand of the printer, the second insulating film can be printed while the first insulating film is pre-cured. Thereby, the throughput can be improved.

請求項6に記載の発明は、請求項5に記載の光マトリックスデバイスの製造方法において、前記第1絶縁膜および前記第2絶縁膜を形成する流動性の絶縁体は加熱によって硬化する有機化合物であり、前記予備硬化ステップを前記印刷器の印刷台を昇温することで行うことを特徴とする。   According to a sixth aspect of the present invention, in the method for manufacturing an optical matrix device according to the fifth aspect, the fluid insulator forming the first insulating film and the second insulating film is an organic compound that is cured by heating. And the preliminary curing step is performed by raising the temperature of the printing stand of the printer.

上記構成によれば、第1絶縁膜および第2絶縁膜を形成する流動性の絶縁体が加熱によって硬化する有機化合物なので、印刷器の印刷台を昇温することで第1絶縁膜の予備硬化を実施することができる。これより、昇温された印刷台により第1絶縁膜の予備硬化を行いながら、第2絶縁膜の印刷形成をすることもできるので、スループットを向上することができる。   According to the above configuration, since the fluid insulator forming the first insulating film and the second insulating film is an organic compound that is cured by heating, the first insulating film is precured by raising the temperature of the printing stand of the printer. Can be implemented. As a result, the second insulating film can be printed and formed while the first insulating film is pre-cured on the heated printing stand, so that the throughput can be improved.

請求項7に記載の発明は、請求項1から6いずれか1つに記載の光マトリックスデバイスの製造方法において、前記第1絶縁膜および前記第2絶縁膜は、アクティブマトリックス基板のゲート線とデータ線との間の層間絶縁膜であることを特徴とする。   According to a seventh aspect of the present invention, in the method of manufacturing an optical matrix device according to any one of the first to sixth aspects, the first insulating film and the second insulating film are formed of a gate line and data of an active matrix substrate. It is an interlayer insulating film between the lines.

上記構成によれば、第1絶縁膜および第2絶縁膜をアクティブマトリックス基板のゲート線とデータ線との層間絶縁膜として形成することで、ゲート線とデータ線との短絡不良を低減することができる。これより、安定動作するアクティブマトリックス基板を製造することができる。   According to the above configuration, by forming the first insulating film and the second insulating film as an interlayer insulating film between the gate line and the data line of the active matrix substrate, it is possible to reduce a short circuit failure between the gate line and the data line. it can. Thus, an active matrix substrate that operates stably can be manufactured.

請求項に記載の発明は、請求項1からいずれか1つに記載の光マトリックスデバイスの製造方法において、前記光マトリックスデバイスが光検出器であることを特徴とする。 According to an eighth aspect of the present invention, in the method for manufacturing an optical matrix device according to any one of the first to seventh aspects, the optical matrix device is a photodetector.

上記構成によれば、配線間の短絡不良がなく、ノイズの低減された光検出器を製作することができる。   According to the above configuration, it is possible to manufacture a photodetector having no short circuit between wirings and reduced noise.

請求項に記載の発明は、請求項1からいずれか1つに記載の光マトリックスデバイスの製造方法において、前記光マトリックスデバイスが画像表示装置であることを特徴とする光マトリックスデバイスの製造方法。 The invention described in claim 9 is the method for manufacturing an optical matrix device according to any one of claims 1 to 7 , wherein the optical matrix device is an image display device. .

上記構成によれば、配線間の短絡不良がなく、ノイズの低減された画像表示装置を製造することができる。   According to the above configuration, it is possible to manufacture an image display device in which there is no short circuit failure between wirings and noise is reduced.

この発明に係る光マトリックスデバイスの製造方法によれば、印刷法により短絡不良のない絶縁膜を形成する光マトリックスデバイスの製造方法を提供することができる。   According to the method for manufacturing an optical matrix device according to the present invention, it is possible to provide a method for manufacturing an optical matrix device that forms an insulating film free from short-circuit defects by a printing method.

以下、図面を参照してこの発明の実施例1を説明する。
図1は実施例に係るX線平面検出器の平面視した構成図であり、図2はX線平面検出器の1画素を側面視した縦断面図であり、図3はX線平面検出器の1画素当たりの等価回路を示す回路図である。本実施例では、光マトリックスデバイスとしてX線平面検出器(以下FPDと称す)を例に採って説明する。
Embodiment 1 of the present invention will be described below with reference to the drawings.
FIG. 1 is a plan view of an X-ray flat panel detector according to an embodiment, FIG. 2 is a longitudinal sectional view of one pixel of the X-ray flat panel detector, and FIG. 3 is an X-ray flat panel detector. It is a circuit diagram which shows the equivalent circuit per pixel. In this embodiment, an X-ray flat panel detector (hereinafter referred to as FPD) will be described as an example of the optical matrix device.

<X線平面検出器>
図1に示すように、FPD1の回路構成は、X線をキャリア(電子−正孔対)に変換するX線変換層としての半導体層2と、半導体層2にて生成されたキャリアから誘起される電荷を蓄積するコンデンサ3と、コンデンサ3とデータ線4との間でゲート電圧信号によりスイッチング作用をする薄膜トランジスタ5と、薄膜トランジスタ5へゲート線6を介してゲート電圧信号を送るゲート駆動回路7と、コンデンサ3からデータ線4へ読み込まれた電荷信号を電圧信号へ変換する電荷電圧変換部8と、電荷電圧変換部8から出力される電圧信号を収集して1つに出力するマルチプレクサ9とを備える。FPD1は本発明における光マトリックスデバイスに相当する。
<X-ray flat panel detector>
As shown in FIG. 1, the circuit configuration of the FPD 1 is induced from a semiconductor layer 2 as an X-ray conversion layer that converts X-rays into carriers (electron-hole pairs) and carriers generated in the semiconductor layer 2. A capacitor 3 for accumulating charges, a thin film transistor 5 that performs a switching action by a gate voltage signal between the capacitor 3 and the data line 4, and a gate drive circuit 7 that sends a gate voltage signal to the thin film transistor 5 through the gate line 6; A charge-voltage converter 8 that converts the charge signal read from the capacitor 3 into the data line 4 into a voltage signal, and a multiplexer 9 that collects the voltage signals output from the charge-voltage converter 8 and outputs them to one. Prepare. The FPD 1 corresponds to the optical matrix device in the present invention.

また、X線検出素子DUは、図2に示すように、絶縁基板10上に形成されたTFT5とコンデンサ3と半導体層2とを備える。TFT5は、データ線4、ゲート線6、絶縁膜11、ゲートチャネル12、および容量電極13とで構成される。データ線4は薄膜トランジスタ5のドレイン電極でもあり、容量電極13は薄膜トランジスタ5のソース電極でもある。絶縁基板10のX線入射側にゲート線6とグランド線(GND線)14とが積層され、絶縁膜11を挟んでさらにゲートチャネル12がゲート線6と対向して積層される。ゲートチャネル12の両端には、それぞれデータ線4と容量電極13が一部重なって積層される。コンデンサ3は、グランド線14、絶縁膜11、および容量電極13とで構成される。また、絶縁膜15が、絶縁膜11、ゲートチャネル12、データ線4、容量電極13上に積層されている。このようにFPDの1画素は1個のX線検出素子DUで構成されている。X線検出素子DUは本発明における光に関する素子に相当する。   Further, as shown in FIG. 2, the X-ray detection element DU includes a TFT 5, a capacitor 3, and a semiconductor layer 2 formed on the insulating substrate 10. The TFT 5 includes a data line 4, a gate line 6, an insulating film 11, a gate channel 12, and a capacitor electrode 13. The data line 4 is also a drain electrode of the thin film transistor 5, and the capacitor electrode 13 is also a source electrode of the thin film transistor 5. A gate line 6 and a ground line (GND line) 14 are stacked on the X-ray incident side of the insulating substrate 10, and a gate channel 12 is stacked opposite the gate line 6 with the insulating film 11 interposed therebetween. At both ends of the gate channel 12, the data line 4 and the capacitor electrode 13 are partially overlapped and stacked. The capacitor 3 includes a ground line 14, an insulating film 11, and a capacitor electrode 13. An insulating film 15 is stacked on the insulating film 11, the gate channel 12, the data line 4, and the capacitor electrode 13. In this way, one pixel of the FPD is composed of one X-ray detection element DU. The X-ray detection element DU corresponds to an element related to light in the present invention.

容量電極13の上には画素電極16が積層され、画素電極16の上にはさらに、半導体層2が積層される。また、絶縁膜15が絶縁膜11、ゲートチャネル12、データ線4、容量電極13上に積層され、絶縁膜17が画素電極16の周囲に積層される。半導体層2の上には共通電極18が積層される。また、コンデンサ3、データ線4、TFT5、ゲート線6、絶縁基板10、絶縁膜11、ゲートチャネル12、容量電極13、グランド線14とでアクティブマトリックス基板20を構成する。   A pixel electrode 16 is stacked on the capacitor electrode 13, and a semiconductor layer 2 is further stacked on the pixel electrode 16. An insulating film 15 is stacked on the insulating film 11, the gate channel 12, the data line 4, and the capacitor electrode 13, and an insulating film 17 is stacked around the pixel electrode 16. A common electrode 18 is stacked on the semiconductor layer 2. The capacitor 3, the data line 4, the TFT 5, the gate line 6, the insulating substrate 10, the insulating film 11, the gate channel 12, the capacitor electrode 13, and the ground line 14 constitute an active matrix substrate 20.

このように、FPD1には、TFT5を備えるX線検出素子DUを縦・横式2次元マトリクス状に多数個配列して形成されたX線検出部DXを備えている。図1においては、説明を簡略化するためにX線検出素子DUが縦・横に3個×3個配置されているが、実際は例えば、1024個×1024個ほど配置されている。   As described above, the FPD 1 includes the X-ray detection unit DX formed by arranging a large number of X-ray detection elements DU each including the TFT 5 in a vertical and horizontal two-dimensional matrix. In FIG. 1, for simplification of explanation, 3 × 3 X-ray detection elements DU are arranged vertically and horizontally, but actually, for example, 1024 × 1024 are arranged.

図3に示すように、バイアス電源21よりバイアス電圧を共通電極18に印加した状態で被検体にX線を照射して放射線撮像を行うと、被検体を透過した放射線像が半導体層2上に投影されて、像の濃淡に比例したキャリアが半導体層2内に発生する。半導体層2で変換されたキャリアはコンデンサ3に電荷を誘起して、コンデンサ3に電荷が蓄積される。
次に、ゲート線6の電圧を正電圧に印加することで各X線検出素子DUが行単位で選択され、選択された行のTFT5のゲートがONされる。そして、薄膜トランジスタ5がONされるまでコンデンサ3に暫定的に蓄積されて記憶された電荷を電荷信号として、薄膜トランジスタ5を介してデータ線4に読み出す。各データ線4に読み出された電荷信号を電荷電圧変換部8で電圧信号へ変換して、マルチプレクサ9で1つの電圧信号にまとめて出力する。出力された電圧信号をA/D変換器(図示省略)でデジタル化してX線検出信号として出力する。以上の様にして、半導体層2でX線から変換された電気信号をX線検出信号として取り出すことができる。
As shown in FIG. 3, when radiation imaging is performed by irradiating a subject with X-rays while a bias voltage is applied to the common electrode 18 from a bias power source 21, a radiation image transmitted through the subject is formed on the semiconductor layer 2. The projected carrier is generated in the semiconductor layer 2 in proportion to the density of the image. The carriers converted by the semiconductor layer 2 induce a charge in the capacitor 3 and the charge is accumulated in the capacitor 3.
Next, by applying the voltage of the gate line 6 to a positive voltage, each X-ray detection element DU is selected in units of rows, and the gates of the TFTs 5 in the selected row are turned on. Then, the charges temporarily stored in the capacitor 3 and stored until the thin film transistor 5 is turned on are read out to the data line 4 through the thin film transistor 5 as a charge signal. The charge signal read out to each data line 4 is converted into a voltage signal by the charge-voltage converter 8, and is output as a single voltage signal by the multiplexer 9. The output voltage signal is digitized by an A / D converter (not shown) and output as an X-ray detection signal. As described above, the electric signal converted from the X-ray in the semiconductor layer 2 can be extracted as the X-ray detection signal.

次に、実施例1におけるFPDの製造方法について、図4〜図13を参照して説明する。図4はFPDの配線および絶縁膜等を形成する基板印刷器の概略斜視図であり、図5は基板印刷器のヘッドを示す縦断図であり、図6は、FPDの製造工程の流れを示すフローチャートであり、図7(a)〜図12(a)は、FPDの製造工程を示す概略平面図であり、図7(b)〜図12(b)は、図7(a)〜図12(a)のA−A矢視断面図であり、図7(c)〜図12(c)は、図7(a)〜図12(a)のB−B矢視断面図であり、図13はFPD1の製造工程を示す縦断面図である。   Next, the manufacturing method of FPD in Example 1 is demonstrated with reference to FIGS. 4 is a schematic perspective view of a substrate printer for forming FPD wiring, insulating film, and the like, FIG. 5 is a longitudinal sectional view showing a head of the substrate printer, and FIG. 6 shows a flow of manufacturing steps of the FPD. 7 (a) to 12 (a) are schematic plan views showing the manufacturing process of the FPD, and FIGS. 7 (b) to 12 (b) are FIGS. 7 (a) to 12 (b). It is AA arrow sectional drawing of (a), FIG.7 (c)-FIG.12 (c) are BB arrow sectional drawing of FIG.7 (a)-FIG.12 (a), FIG. 13 is a longitudinal sectional view showing the manufacturing process of the FPD 1.

<基板印刷器>
基板印刷器22は、図4に示すように、インクジェットノズル23を備えた支持アーム24と、インクジェットノズル23と対向して配置された絶縁基板10を支持する基板支持テーブル25と、基板支持テーブル25をX方向へ移動させるX方向テーブル駆動機構26と、基板支持テーブル25をY方向へ移動させるY方向テーブル駆動機構27とから構成される。また基板支持テーブル25の内部には基板支持テーブル25を加熱する加熱器19が備えられている。加熱器は例えば電熱ヒータ、ホットプレート等が挙げられ、基板支持テーブル25の表面温度により加熱器19の出力を調節できる構成である。基板印刷器22は本発明における印刷器に相当し、基板支持テーブル25は本発明における印刷台に相当し、基板支持テーブル25の内部に備わる加熱器は本発明におけるエネルギー供給手段に相当する。
<Board printer>
As shown in FIG. 4, the substrate printer 22 includes a support arm 24 including the inkjet nozzles 23, a substrate support table 25 that supports the insulating substrate 10 disposed to face the inkjet nozzles 23, and a substrate support table 25. The X direction table drive mechanism 26 moves the X direction and the Y direction table drive mechanism 27 moves the substrate support table 25 in the Y direction. A heater 19 for heating the substrate support table 25 is provided inside the substrate support table 25. Examples of the heater include an electric heater and a hot plate, and the output of the heater 19 can be adjusted by the surface temperature of the substrate support table 25. The substrate printer 22 corresponds to the printer in the present invention, the substrate support table 25 corresponds to the printing stand in the present invention, and the heater provided in the substrate support table 25 corresponds to the energy supply means in the present invention.

実施例1におけるインクジェットノズル23内に貯留されているインクおよびインクジェットノズル23から射出される液滴28(インク)とは、半導体、絶縁体、または導電性微粒子が有機溶媒にて溶解または分散され、溶液状態またはコロイド状態になっているものをいう。絶縁体と有機溶媒とで構成された液滴28は本発明における流動性の絶縁体に相当する。   The ink stored in the inkjet nozzle 23 in Example 1 and the droplets 28 (ink) ejected from the inkjet nozzle 23 are a semiconductor, an insulator, or conductive fine particles dissolved or dispersed in an organic solvent, A solution or colloidal state. The droplet 28 composed of an insulator and an organic solvent corresponds to the fluid insulator in the present invention.

図5に示すように、実施例1のインクジェットノズル23はピエゾ型を採用している。インクジェットノズル23の上部には一対の電極29に挟まれた圧電素子(ピエゾ素子)30が備えられている。この電極29に圧電パルスがかけられて通電すると圧電素子30が下側に反り返るとともにインクタンク31の上部も下側に反り返り、インクタンク31の容積が減少してインクタンク31内のインクの圧力が上昇する。これより、インクタンク31内の減少した容積分に相当するインクがインクジェットノズル23の先端から液滴28として一滴射出される。液滴28の大きさはインクジェットノズル23の先端部の形状により決められるが、本実施例では直径が1μm以上100μm以下に設定している。そして、圧電パルスがゼロになると、圧電素子30とインクタンク31の上部がもとの状態に戻るので、インクがインクタンク31内に補充される。   As shown in FIG. 5, the inkjet nozzle 23 of Example 1 employs a piezo type. A piezoelectric element (piezo element) 30 sandwiched between a pair of electrodes 29 is provided above the inkjet nozzle 23. When the electrode 29 is energized by applying a piezoelectric pulse, the piezoelectric element 30 warps downward and the upper portion of the ink tank 31 also warps downward, the volume of the ink tank 31 decreases, and the pressure of the ink in the ink tank 31 decreases. To rise. As a result, a drop of ink corresponding to the reduced volume in the ink tank 31 is ejected as a droplet 28 from the tip of the inkjet nozzle 23. The size of the droplet 28 is determined by the shape of the tip of the inkjet nozzle 23, but in this embodiment, the diameter is set to 1 μm or more and 100 μm or less. When the piezoelectric pulse becomes zero, the upper portion of the piezoelectric element 30 and the ink tank 31 returns to the original state, so that ink is replenished in the ink tank 31.

また、本実施例ではインクジェットノズルとしてピエゾ型を採用したが、他の方式のピエゾ型でもよいし、サーマル型を採用してもよい。サーマル型の場合、インクが熱によって硬化しないように印加時間を調整する必要がある。   In this embodiment, the piezo type is adopted as the ink jet nozzle, but another type of piezo type or a thermal type may be adopted. In the case of the thermal type, it is necessary to adjust the application time so that the ink is not cured by heat.

次に、図6のフローチャートを参照しながら、FPD1の製造工程を順に説明する。   Next, the manufacturing process of the FPD 1 will be described in order with reference to the flowchart of FIG.

(ステップS1)ゲート線・グランド線形成
まず、図7(a)〜(c)に示すように、絶縁基板10の面上に基板印刷器22を用いてインクジェット法によりゲート線4およびグランド線(GND線)14を積層形成する。絶縁基板10は、ガラス基板またはポリイミド等が好ましい。
(Step S1) Formation of Gate Line / Ground Line First, as shown in FIGS. 7A to 7C, the gate line 4 and the ground line (by the inkjet method using the substrate printer 22 on the surface of the insulating substrate 10). (GND line) 14 is laminated. The insulating substrate 10 is preferably a glass substrate or polyimide.

(ステップS2)第1絶縁膜形成
次に、図8(a)〜(c)に示すように、ゲート線6およびグランド線14を覆うように絶縁基板10上に絶縁膜11をインクジェット法により塗布して積層形成する。絶縁膜11は本発明における第1絶縁膜に相当し、ステップS2は本発明における第1絶縁膜塗布ステップに相当する。
(Step S2) First Insulating Film Formation Next, as shown in FIGS. 8A to 8C, an insulating film 11 is applied on the insulating substrate 10 by an inkjet method so as to cover the gate line 6 and the ground line 14. And laminated. The insulating film 11 corresponds to the first insulating film in the present invention, and step S2 corresponds to the first insulating film application step in the present invention.

(ステップS3)第1絶縁膜予備硬化
次に、基板支持テーブル25の内部に備えられた加熱器より、絶縁基板10を介して絶縁膜11を加熱する。一例として、40℃で1分加熱する。これより、絶縁膜11が予備硬化されるので横流れ等を生じない。また、予備硬化することでピンホールが生じ得る箇所にピンホールが生じる。予備硬化時間は液滴28の溶媒が揮発する程度でよいので、後のステップで本硬化する際の硬化時間の1/30以上の時間とすることが望ましい。また、予備硬化を行っている間は、印刷塗布を待機させておく必要はない。つまり、予備硬化を行いながら、隣接する絶縁膜11を印刷塗布することができるので、効率よく絶縁膜11を形成することができる。加熱器が基板支持テーブル全体を加熱する場合、予備硬化しながら印刷塗布を行うと、先に印刷形成した絶縁膜11の加熱硬化時間よりも長く加熱してしまう場合もあるが、これは特に支障はない。ステップS3は本発明における予備硬化ステップに相当する。
(Step S <b> 3) First Insulating Film Precuring Next, the insulating film 11 is heated via the insulating substrate 10 from a heater provided inside the substrate support table 25. As an example, heating is performed at 40 ° C. for 1 minute. As a result, since the insulating film 11 is pre-cured, no lateral flow or the like occurs. Moreover, a pinhole arises in the location which can produce a pinhole by precuring. Since the preliminary curing time may be such that the solvent of the droplets 28 is volatilized, it is desirable that the preliminary curing time be 1/30 or more of the curing time when the main curing is performed in a later step. Further, it is not necessary to wait for the printing application during the preliminary curing. That is, since the adjacent insulating film 11 can be printed and applied while pre-curing, the insulating film 11 can be formed efficiently. When the heater heats the entire substrate support table, if printing application is performed while pre-curing, it may heat longer than the heat-curing time of the insulating film 11 that has been previously printed, which is particularly troublesome. There is no. Step S3 corresponds to a preliminary curing step in the present invention.

(ステップS4)第2絶縁膜形成
次に、図9(a)〜(c)に示すように、絶縁膜11を介してゲート線6上の所定の領域に絶縁膜32をインクジェット法により塗布して積層形成する。ここで、絶縁膜32が形成される所定の領域とは、ゲート線6とデータ線4とが交差する領域のことをいう。絶縁膜32は本発明における第2絶縁膜に相当し、ステップS4は本発明における第2絶縁膜塗布ステップに相当する。
(Step S4) Formation of Second Insulating Film Next, as shown in FIGS. 9A to 9C, an insulating film 32 is applied to a predetermined region on the gate line 6 through the insulating film 11 by an inkjet method. Layered. Here, the predetermined region where the insulating film 32 is formed refers to a region where the gate line 6 and the data line 4 intersect. The insulating film 32 corresponds to the second insulating film in the present invention, and step S4 corresponds to the second insulating film coating step in the present invention.

(ステップS5)第2絶縁膜予備硬化
次に、基板支持テーブル25の内部に備えられた加熱器より、絶縁基板10を介して絶縁膜32を加熱する。一例として、40℃で1分加熱する。これより、絶縁膜32が予備硬化されるので横流れ等を生じない。予備硬化時間は後のステップで本硬化する際の硬化時間の1/30以上の時間とすることが望ましい。
(Step S <b> 5) Second Insulating Film Precuring Next, the insulating film 32 is heated via the insulating substrate 10 from a heater provided inside the substrate support table 25. As an example, heating is performed at 40 ° C. for 1 minute. Thus, since the insulating film 32 is pre-cured, no lateral flow or the like occurs. The pre-curing time is desirably 1/30 or more of the curing time when the main curing is performed in a later step.

(ステップS6)絶縁膜本硬化
次に、絶縁膜11および絶縁膜32を本硬化するために、乾燥炉にて230℃で30分の加熱を行う。これより、絶縁膜を構成する分子同士が結合するので、絶縁膜11および絶縁膜32が確実に固着する。加熱硬化の条件は絶縁膜11および絶縁膜32の硬化条件にもよるが、それぞれの絶縁膜が有機絶縁膜の場合、その硬化温度は150℃〜250℃程度であり、硬化時間は10分〜60分程度が標準的である。ステップS6は本発明における本硬化ステップに相当する。
(Step S6) Insulating Film Main Curing Next, in order to fully cure the insulating film 11 and the insulating film 32, heating is performed at 230 ° C. for 30 minutes in a drying furnace. Thereby, since the molecules constituting the insulating film are bonded to each other, the insulating film 11 and the insulating film 32 are securely fixed. The heat curing conditions depend on the curing conditions of the insulating film 11 and the insulating film 32, but when each insulating film is an organic insulating film, the curing temperature is about 150 ° C. to 250 ° C., and the curing time is 10 minutes to About 60 minutes is standard. Step S6 corresponds to the main curing step in the present invention.

(ステップS7)ゲートチャネル形成
そして、図9(a)〜(c)に示すように、絶縁膜11を挟んでゲート線6の所定の対向位置に半導体膜を積層することでゲートチャネル12を形成する。
(Step S7) Gate Channel Formation Then, as shown in FIGS. 9A to 9C, a gate channel 12 is formed by laminating a semiconductor film at a predetermined position facing the gate line 6 with the insulating film 11 interposed therebetween. To do.

(ステップS8)データ線・容量電極形成
図10(a)〜(c)に示すように、ゲートチャネル12を挟んで、データ線4および容量電極13を絶縁膜11上に積層形成する。データ線4はゲートチャネル12の片端の一部と重なって積層する。容量電極13は絶縁膜11を挟んでグランド線14に対向するように、ゲートチャネル12の片端の一部と重なって積層形成する。なお、ゲートチャネル12に対向したゲート線6の一部分と、データ線4のゲートチャネル12側の部分と、ゲートチャネル12と、容量電極13のゲートチャネル12側の部分と、ゲート線6/データ線4・ゲートチャネル12・容量電極13間に介在する絶縁膜11とで、薄膜トランジスタ5を構成する。また、容量電極13とグランド線14との間に介在する絶縁膜11とで、コンデンサ3を構成する。これより、アクティブマトリックス基板20が形成される。
(Step S8) Formation of Data Line / Capacitance Electrode As shown in FIGS. 10A to 10C, the data line 4 and the capacitance electrode 13 are stacked on the insulating film 11 with the gate channel 12 interposed therebetween. The data line 4 is stacked so as to overlap a part of one end of the gate channel 12. The capacitor electrode 13 is stacked so as to overlap a part of one end of the gate channel 12 so as to face the ground line 14 with the insulating film 11 interposed therebetween. A portion of the gate line 6 facing the gate channel 12, a portion of the data line 4 on the gate channel 12 side, a gate channel 12, a portion of the capacitor electrode 13 on the gate channel 12 side, and the gate line 6 / data line. 4, the gate channel 12, and the insulating film 11 interposed between the capacitor electrodes 13 constitute the thin film transistor 5. The capacitor 3 is composed of the insulating film 11 interposed between the capacitor electrode 13 and the ground line 14. Thus, the active matrix substrate 20 is formed.

(ステップS9)絶縁膜形成
図11(a)〜(c)に示されるように、容量電極13、データ線4およびゲートチャネル12とともに、絶縁膜11上に絶縁膜15を積層形成する。この後積層する画素電極16と接続するために容量電極13上には絶縁膜15を積層形成しない部分があり、容量電極13の周囲を絶縁膜15で積層形成する。すなわち、容量電極13の一部分を開口するように絶縁膜15を積層形成する。また、この絶縁膜15は、アクティブマトリックス基板20のパッシベーション膜としても機能する。
(Step S9) Formation of Insulating Film As shown in FIGS. 11A to 11C, the insulating film 15 is laminated on the insulating film 11 together with the capacitor electrode 13, the data line 4, and the gate channel 12. Thereafter, in order to connect to the pixel electrode 16 to be laminated, there is a portion where the insulating film 15 is not formed on the capacitor electrode 13, and the insulating film 15 is formed around the capacitor electrode 13. That is, the insulating film 15 is laminated so as to open a part of the capacitor electrode 13. The insulating film 15 also functions as a passivation film for the active matrix substrate 20.

(ステップS10)画素電極形成
図11(a)〜(c)に示すように、容量電極13および絶縁膜15上に画素電極16を積層形成する。
(Step S10) Formation of Pixel Electrode As shown in FIGS. 11A to 11C, the pixel electrode 16 is formed on the capacitor electrode 13 and the insulating film 15 in a stacked manner.

(ステップS9)絶縁膜形成
図12(a)〜(c)に示されるように、画素電極16および絶縁膜15上に絶縁膜17を積層形成する。この後、積層する半導体層2によって生成されたキャリアを画素電極16に収集するために、半導体層2に直接に接触すべく画素電極16の大部分には絶縁膜17を積層形成せずに、画素電極16の周囲のみを絶縁膜17で積層形成する。すなわち、画素電極16の大部分を開口するように絶縁膜17を積層形成する。
(Step S <b> 9) Insulating Film Formation As shown in FIGS. 12A to 12C, an insulating film 17 is laminated on the pixel electrode 16 and the insulating film 15. Thereafter, in order to collect the carriers generated by the semiconductor layer 2 to be stacked on the pixel electrode 16, the insulating film 17 is not stacked on the most part of the pixel electrode 16 so as to directly contact the semiconductor layer 2. Only the periphery of the pixel electrode 16 is laminated with the insulating film 17. That is, the insulating film 17 is laminated so as to open most of the pixel electrode 16.

(ステップS10)半導体層形成
図13に示すように、画素電極16および絶縁膜17上に半導体層2を積層形成する。本実施例の場合、半導体層2としてa−Seを積層するので蒸着法を用いる。半導体層2にどのような半導体を採用するかで積層方法を変えてもよい。
(Step S <b> 10) Formation of Semiconductor Layer As shown in FIG. 13, the semiconductor layer 2 is stacked on the pixel electrode 16 and the insulating film 17. In the case of the present embodiment, a-Se is laminated as the semiconductor layer 2, and hence vapor deposition is used. The stacking method may be changed depending on what type of semiconductor is used for the semiconductor layer 2.

(ステップS11)共通電極形成
図13(a)および(b)に示すように、共通電極18を半導体層2上に積層形成する。以上で、X線検出部DXが製造され、これに、ゲート駆動回路7、電荷電圧変換部8、マルチプレクサ9等の周辺回路を接続することでX線平面検出器1の一連の製造を終了する。
(Step S11) Formation of Common Electrode As shown in FIGS. 13A and 13B, the common electrode 18 is formed on the semiconductor layer 2 by lamination. As described above, the X-ray detector DX is manufactured, and a series of manufacturing of the X-ray flat panel detector 1 is completed by connecting peripheral circuits such as the gate drive circuit 7, the charge voltage converter 8 and the multiplexer 9 to this. .

これら光マトリックスデバイスの積層パターンの形成については、印刷塗布製膜を用いて積層形成するのが好ましい。印刷法であれば、大気中で簡易にかつ薄く積層形成することができる。印刷法は、凸版印刷、グラビア印刷、フレキソ印刷やナノインプリントなどの転写法でもよいが、インクジェット法が最も好ましい。   Regarding the formation of the laminated pattern of these optical matrix devices, it is preferable to form the laminated pattern using a print coating film formation. If it is a printing method, it can be easily and thinly laminated in the atmosphere. The printing method may be a transfer method such as letterpress printing, gravure printing, flexographic printing or nanoimprinting, but the inkjet method is most preferred.

また、印刷法以外にも、蒸着法、スピンコート法、ディップコート法、電界メッキ法、スパッタリング法、フォトリソグラフィ法によるパターン技術を併用して積層形成してもよい。絶縁膜や半導体層2を基板全体に一様に積層形成する際に有効である。さらには、これらのパターン技術とインクジェット法を組み合せて積層形成してもよい。   In addition to the printing method, a lamination method may be formed by using a combination of patterning techniques such as vapor deposition, spin coating, dip coating, electroplating, sputtering, and photolithography. This is effective when the insulating film and the semiconductor layer 2 are uniformly laminated over the entire substrate. Further, these pattern technologies and the ink jet method may be combined to form a laminate.

データ線4、ゲート線6、グランド線14、容量電極13、および共通電極18を形成する導電体は、Ag(銀)、Au(金)、Cu(銅)等の金属をナノサイズ(10−9m程度)の粒子を包含してペースト状にした金属インクを印刷することで形成してもよいし、ITOインクや、ポリスチレンスルホン酸をドープしたポリエチレンジオキシチオフェン(PEDOT/PSS)などに代表される高導電性の有機物インクを印刷することで形成してもよい。また、金属インクの硬化方法は基板支持テーブル25内に備えた加熱器による加熱以外にも、レーザーもしくは赤外線等により熱硬化することができる。熱硬化以外にも光硬化する金属インクを採用すれば、金属インクを光硬化することで各配線および各電極を形成することもできる。 The conductor forming the data line 4, the gate line 6, the ground line 14, the capacitor electrode 13, and the common electrode 18 is made of a metal such as Ag (silver), Au (gold), and Cu (copper) in nanosize (10 − It may be formed by printing a paste-like metal ink containing particles of about 9 m), representative of ITO ink or polyethylenedioxythiophene doped with polystyrene sulfonic acid (PEDOT / PSS) It may be formed by printing a highly conductive organic ink. The metal ink can be cured not only by a heater provided in the substrate support table 25 but also by laser or infrared rays. If a metal ink that is photocured in addition to heat curing is employed, each wiring and each electrode can be formed by photocuring the metal ink.

このように、容量電極13、コンデンサ3、薄膜トランジスタ5、データ線4、およびゲート線6から構成される積層パターンについて、積層パターンの全てを有機物または無機物で形成してもよいし、積層パターンのすくなくとも一部を有機物で積層形成してもよい。   As described above, regarding the laminated pattern composed of the capacitor electrode 13, the capacitor 3, the thin film transistor 5, the data line 4, and the gate line 6, all of the laminated pattern may be formed of an organic material or an inorganic material. A part of them may be laminated with an organic material.

ゲートチャネル12を形成する半導体については、ペンタセンなどの有機物からなる有機半導体であってもよいし、低温ポリシリコンあるいはZnO(酸化亜鉛)に代表される酸化物半導体やカーボンナノチューブなどの無機半導体であってもよい。   The semiconductor forming the gate channel 12 may be an organic semiconductor made of an organic substance such as pentacene, an oxide semiconductor typified by low-temperature polysilicon or ZnO (zinc oxide), or an inorganic semiconductor such as a carbon nanotube. May be.

絶縁膜11、15、17、32を形成する絶縁体については、熱または光により硬化するものが好ましい。例えば、ポリイミドまたはアクリルなどの有機絶縁体がある。これらの有機絶縁体を有機溶媒に希釈することで印刷法でも積層形成することができる。また、印刷塗布形成できるものであれば、有機絶縁体に限られず、無機絶縁体であってもよい。さらには、有機絶縁体と無機絶縁体の混合物であってもよい。本硬化する標準硬化条件と予備硬化する予備硬化条件との違いは、絶縁体が熱硬化性であれば温度と時間との違いであり、絶縁体が光硬化性であれば、照射する時間の違いとなる。   About the insulator which forms the insulating films 11, 15, 17, and 32, what hardens | cures with a heat | fever or light is preferable. For example, there is an organic insulator such as polyimide or acrylic. By diluting these organic insulators in an organic solvent, a laminate can be formed by a printing method. Moreover, as long as it can be formed by printing, it is not limited to an organic insulator, and may be an inorganic insulator. Furthermore, a mixture of an organic insulator and an inorganic insulator may be used. The difference between the standard curing conditions for main curing and the pre-curing conditions for pre-curing is the difference between temperature and time if the insulator is thermosetting, and the time for irradiation if the insulator is photo-curable. It makes a difference.

半導体層2を形成する半導体については、上述したa−Se以外にも放射線の入射によりキャリアが生成される放射線感応型の物質、あるいは光の入射によりキャリアが生成される光感応型の物質であれば、有機半導体であってもよい。   The semiconductor forming the semiconductor layer 2 may be a radiation-sensitive material in which carriers are generated by the incidence of radiation, or a light-sensitive material in which carriers are generated by the incidence of light, in addition to the above-described a-Se. For example, an organic semiconductor may be used.

以上のようにして形成した絶縁膜11と絶縁膜32からなるゲート線6とデータ線4との層間絶縁膜は従来の製法で形成した層間絶縁膜よりも耐圧性に優れつつ、漏れ電流値が低減されている。この効果を確かめるために確認実験を行った。表1は電極間の絶縁膜が1層の絶縁膜で形成された条件Aと、2層の絶縁膜で形成された条件Bと、3層の絶縁膜で形成された条件Cにおけるそれぞれの漏れ電流値を示したものである。図14は、電極間の絶縁膜が1層の耐電圧性および漏れ電流値を示す図であり、図15は電極間の絶縁膜が2層の耐電圧性および漏れ電流値を示した図であり、図16はこの確認実験の概略図を示す。   The interlayer insulating film of the gate line 6 and the data line 4 formed of the insulating film 11 and the insulating film 32 formed as described above has a higher breakdown voltage than the interlayer insulating film formed by the conventional manufacturing method, and has a leakage current value. Has been reduced. A confirmation experiment was conducted to confirm this effect. Table 1 shows leaks under the condition A in which the insulating film between the electrodes is formed of one insulating film, the condition B that is formed of two insulating films, and the condition C that is formed of three insulating films. The current value is shown. FIG. 14 is a diagram showing the voltage resistance and leakage current value of one layer of the insulating film between the electrodes, and FIG. 15 is a diagram showing the voltage resistance and leakage current value of the two layers of the insulating film between the electrodes. Yes, FIG. 16 shows a schematic diagram of this confirmation experiment.

Figure 0005342862
Figure 0005342862

図16に示すように、ガラス基板33上に絶縁膜35が2枚の電極34に挟まれて形成されている。電極34としてAgを採用し、絶縁膜35としてポリイミドを採用する。条件Aにおける絶縁膜35は、ポリイミドをインクジェット法により1層塗して形成されており、その膜厚は約1μmである。条件Bにおける絶縁膜35は、ポリイミドをインクジェット法により2層塗して形成しており、その膜厚は、1層分の厚みが約1μmであるので、合計で約2μmである。条件Bにおいて、1層目のポリイミドをインクジェット法により塗布した後ガラス基板33を60℃に加熱してポリイミドを5分間予備硬化して、2層目のポリイミドをインクジェット法により塗布して形成した。条件Cにおける絶縁膜35は、条件B同様に1層目および2層目のポリイミドをそれぞれ予備硬化した後、3層目のポリイミドをインクジェット法により塗布して形成した。各条件のサンプル数は16個であったが、条件Aにおいては、1個のサンプルが絶縁破壊を生じたので、サンプル数が少なくなっている。   As shown in FIG. 16, an insulating film 35 is formed between two electrodes 34 on a glass substrate 33. Ag is used for the electrode 34 and polyimide is used for the insulating film 35. The insulating film 35 in the condition A is formed by applying one layer of polyimide by an ink jet method, and the film thickness is about 1 μm. The insulating film 35 in the condition B is formed by applying two layers of polyimide by the ink jet method, and the film thickness is about 2 μm in total because the thickness of one layer is about 1 μm. In condition B, the first layer of polyimide was applied by the ink jet method, and then the glass substrate 33 was heated to 60 ° C. to pre-cured the polyimide for 5 minutes, and the second layer of polyimide was applied by the ink jet method. The insulating film 35 in the condition C was formed by pre-curing the first and second polyimide layers as in the condition B, and then applying the third polyimide layer by the ink jet method. The number of samples in each condition was 16, but in condition A, since one sample caused dielectric breakdown, the number of samples was reduced.

以上のようにして形成された条件Aの絶縁膜35に電源部36より2Vづつ昇圧したときの電圧−漏れ電流値の関係が図14である。表1の条件A及び図14によれば、印加電圧が60Vを上回ったあたりから漏れ電流値が10−11Aを上回り、印加電圧が上昇するに従って漏れ電流値も増大している。また、印加電圧80Vを上回ったあたりで、絶縁膜35の耐電圧が破壊され短絡(ショート)不良が発生しているサンプルもある。短絡不良を起こすとピンホール周辺部が焼けて絶縁性が戻るが、再び短絡不良を発生することがわかる。 FIG. 14 shows the relationship between the voltage and the leakage current value when the voltage is increased by 2 V from the power supply unit 36 to the insulating film 35 under the condition A formed as described above. According to condition A in FIG. 1 and FIG. 14, the leakage current value exceeds 10 −11 A after the applied voltage exceeds 60 V, and the leakage current value increases as the applied voltage increases. In addition, there is a sample in which the withstand voltage of the insulating film 35 is broken and a short circuit failure occurs when the applied voltage exceeds 80V. It can be seen that when a short circuit failure occurs, the periphery of the pinhole is burned and the insulation is restored, but a short circuit failure occurs again.

条件Bの絶縁膜35に電源部36より2Vづつ昇圧したときの電圧−漏れ電流値の関係が図15である。表1の条件Bおよび図15によれば、印加電圧を100Vにしても、漏れ電流値は10−11Aを超えることが無く、ほぼ一定値に収束しており、絶縁破壊を起こしているものも無い。 FIG. 15 shows the relationship between the voltage and the leakage current when the voltage is increased by 2 V from the power supply unit 36 to the insulating film 35 under the condition B. According to Condition B in Table 1 and FIG. 15, even when the applied voltage is 100 V, the leakage current value does not exceed 10 −11 A, converges to a substantially constant value, and causes dielectric breakdown. There is no.

表1の条件Aと条件B、および図14と図15を比較すると、本実施例で形成した2層構造の絶縁膜は1層構造の絶縁膜よりも、耐電圧性に優れ、漏れ電流値も低い。また、標準偏差の値も低くなっているので、漏れ電流値のバラつきが低減している。さらに、表1の条件Cを参照すると、2層構造よりも3層構造の方が絶縁膜の漏れ電流値およびそのバラつきはやや低減している。   Comparing Condition A and Condition B in Table 1 and FIGS. 14 and 15, the two-layered insulating film formed in this example has a higher withstand voltage and a leakage current value than the single-layered insulating film. Is also low. Moreover, since the value of the standard deviation is also low, the variation in the leakage current value is reduced. Further, referring to the condition C in Table 1, the leakage current value of the insulating film and its variation are slightly reduced in the three-layer structure than in the two-layer structure.

また、インクジェット法によりゲート線とデータ線との層間絶縁膜を2層構造で形成した場合、層間絶縁膜の形状においても改善がみられた。図17は、スパッタリング等従来の製法により作製したゲート線6とデータ線39との層間絶縁膜においてピンホールが生じたときの説明図であり、図18は、本発明の製法により作製したゲート線6とデータ線4との層間絶縁膜においてピンホールが生じたときの説明図である。   In addition, when the interlayer insulating film of the gate line and the data line is formed with a two-layer structure by the ink jet method, the shape of the interlayer insulating film is also improved. FIG. 17 is an explanatory view when a pinhole is generated in the interlayer insulating film between the gate line 6 and the data line 39 manufactured by a conventional manufacturing method such as sputtering, and FIG. 18 is a gate line manufactured by the manufacturing method of the present invention. 6 is an explanatory diagram when a pinhole occurs in an interlayer insulating film between 6 and a data line 4. FIG.

図17を参照すると、従来の製法では、ゲート線6上に形成された絶縁膜37にピンホールが生じた場合、その上に積層される絶縁膜38も、絶縁膜37のピンホールの形状に影響された形状となる。これより、絶縁膜38の面上に形成されたデータ線39も、ピンホールの形状に影響された形状となってしまう。これより、データ線39にノイズが発生する原因となっていた。   Referring to FIG. 17, in the conventional manufacturing method, when a pinhole is generated in the insulating film 37 formed on the gate line 6, the insulating film 38 stacked on the insulating film 37 is also shaped into the pinhole of the insulating film 37. The shape is affected. As a result, the data line 39 formed on the surface of the insulating film 38 also has a shape influenced by the shape of the pinhole. As a result, noise is generated in the data line 39.

これに対して、本願の製法により形成したゲート線6とデータ線4との層間絶縁膜によれば、図18に示すようになる。ゲート線6上に形成された絶縁膜37にピンホールが生じても、絶縁膜37上に形成される絶縁膜40を印刷法により形成する場合、絶縁膜40を流動体である液滴28により形成するので、その表面張力により絶縁膜40の表面が自己平坦化される。これより、絶縁膜40の面上に形成されるデータ線4は、ピンホールの形状の影響を受けることなく形成することができる。これより、従来と比較して、データ線4においてノイズを低減することができる。   On the other hand, the interlayer insulating film between the gate line 6 and the data line 4 formed by the manufacturing method of the present application is as shown in FIG. Even if a pinhole is generated in the insulating film 37 formed on the gate line 6, when the insulating film 40 formed on the insulating film 37 is formed by a printing method, the insulating film 40 is formed by the liquid droplets 28 that are fluids. Since it is formed, the surface of the insulating film 40 is self-flattened by the surface tension. Accordingly, the data line 4 formed on the surface of the insulating film 40 can be formed without being affected by the shape of the pinhole. Thus, noise can be reduced in the data line 4 as compared with the conventional case.

また、ゲート線6とデータ線4との層間絶縁膜の形成不良としてピンホール以外にも異物の混入や気泡の発生等が挙げられるがこれらの形成不良に対しても、2層構造なので耐電圧性を上げることができる。また、2層構造でありながら、各絶縁膜の本硬化を一括して行うので、本硬化は1回でよく、スループットの向上をすることができる。   Further, the formation failure of the interlayer insulating film between the gate line 6 and the data line 4 includes foreign matter mixing and generation of bubbles in addition to the pinholes. Can raise the sex. In addition, although the two-layer structure is used, the main curing of each insulating film is performed in a lump, so that the main curing may be performed once and the throughput can be improved.

次に、本発明の実施例2について図19を参照して説明する。図19は、画像表示装置の一例としてアクティブマトリックス基板を備えるディスプレイ(有機ELディスプレイ)の一部破断斜視図である。   Next, Embodiment 2 of the present invention will be described with reference to FIG. FIG. 19 is a partially broken perspective view of a display (organic EL display) including an active matrix substrate as an example of an image display device.

本発明の方法は、画像表示装置の製造に応用することも好ましい。画像表示装置として、薄型のエレクトロルミネイトディスプレイや液晶ディスプレイなどが挙げられる。画像表示装置においても、アクティブマトリックス基板に形成された画素回路を備えており、このようなデバイスに適用することが好ましい。   The method of the present invention is also preferably applied to the manufacture of an image display device. Examples of the image display device include a thin electroluminescent display and a liquid crystal display. The image display apparatus also includes a pixel circuit formed on an active matrix substrate, and is preferably applied to such a device.

図19に示すように、アクティブマトリックス基板を備える有機ELディスプレイ41は、基板42と、基板42上にマトリックス状に複数個配置されたTFT回路43と画素電極44に接続され、基板42に順次積層された有機EL層45、透明電極46及び保護フィルム47と、各TFT回路43とソース駆動回路48とゲート駆動回路49とそれぞれを接続する複数本のソース電極線50及びゲート電極線51とを備えている。ここで、有機EL層45は、電子輸送層、発光層、正孔輸送層等の各層が積層されて構成されている。そして、有機ELディスプレイ41において、アクティブマトリックス基板上のソース電極線50及びゲート電極線51の交差する層間絶縁膜が、前述した実施例1による光マトリックスデバイスの製造方法により形成されているので、ピンホールにより短絡することがない。これより、配線間の短絡不良(ショート)を抑えられる画像表示装置を製作することができる。   As shown in FIG. 19, an organic EL display 41 including an active matrix substrate is connected to a substrate 42, a plurality of TFT circuits 43 arranged in a matrix on the substrate 42, and pixel electrodes 44, and sequentially stacked on the substrate 42. The organic EL layer 45, the transparent electrode 46 and the protective film 47, and a plurality of source electrode lines 50 and gate electrode lines 51 for connecting the TFT circuits 43, the source driving circuit 48 and the gate driving circuit 49, respectively. ing. Here, the organic EL layer 45 is configured by laminating layers such as an electron transport layer, a light emitting layer, and a hole transport layer. In the organic EL display 41, the interlayer insulating film intersecting the source electrode line 50 and the gate electrode line 51 on the active matrix substrate is formed by the optical matrix device manufacturing method according to the first embodiment. There is no short circuit due to holes. As a result, an image display device that can suppress a short circuit failure (short circuit) between wirings can be manufactured.

また、上述した画像表示装置は有機ELなどの表示素子を用いたディスプレイであったが、これに限られず、液晶表示素子を備えた液晶型ディスプレイでもよい。液晶型ディスプレイの場合、カラーフィルターにて画素がRGBに着色される。また、他の表示素子を備えたディスプレイであってもよい。   Moreover, although the image display apparatus mentioned above was a display using display elements, such as organic EL, it is not restricted to this, The liquid crystal display provided with the liquid crystal display element may be sufficient. In the case of a liquid crystal display, pixels are colored RGB by a color filter. Moreover, the display provided with the other display element may be sufficient.

この発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。   The present invention is not limited to the above-described embodiment, and can be modified as follows.

(1)上述した実施例では、ゲート線とデータ線との層間絶縁膜は絶縁膜11と絶縁膜32との2層構造であったが、絶縁膜32上にさらに別の絶縁膜を形成して、ゲート線とデータ線との層間絶縁膜を3層または4層構造の絶縁膜としてもよい。これより、ゲート線とデータ線との層間絶縁膜の耐電圧性がさらに向上し、漏れ電流値はさらに低減する。   (1) In the embodiment described above, the interlayer insulating film between the gate line and the data line has a two-layer structure of the insulating film 11 and the insulating film 32. However, another insulating film is formed on the insulating film 32. Thus, the interlayer insulating film between the gate line and the data line may be an insulating film having a three-layer or four-layer structure. As a result, the voltage resistance of the interlayer insulating film between the gate line and the data line is further improved, and the leakage current value is further reduced.

(2)上述した実施例では、予備硬化は基板支持テーブル内25に備えられた加熱器により一様に加熱されていたが、印刷塗布された領域ごとに加熱部分を分けて段階的に加熱するものでもよい。   (2) In the above-described embodiment, the pre-curing is uniformly heated by the heater provided in the substrate support table 25. However, the heating portion is divided and heated step by step for each region where printing is applied. It may be a thing.

(3)上述した実施例では、予備硬化は基板支持テーブル25内に備えられた加熱器により基板支持テーブル25の面上において実施したが、これに限らず別途予備硬化専用の熱風発生器、乾燥炉、ハロゲンヒータ等の加熱器を設けてもよい。   (3) In the above-described embodiments, the pre-curing is performed on the surface of the substrate support table 25 by the heater provided in the substrate support table 25. However, the present invention is not limited to this. A heater such as a furnace or a halogen heater may be provided.

(4)上述した実施例では、光に関する素子として薄膜トランジスタとコンデンサからなるX線検出素子DUであったが、フォトダイオードなどの可視光に感応する受光素子でもよい。フォトダイオードを備える光検出器においても、寄生容量およびノイズを低減することができる。   (4) In the above-described embodiments, the light-related element is the X-ray detection element DU including a thin film transistor and a capacitor. However, a light-receiving element sensitive to visible light such as a photodiode may be used. Even in a photodetector including a photodiode, parasitic capacitance and noise can be reduced.

(5)上述した実施例では、ゲート線とデータ線との交差部における層間絶縁膜を2層構造としたが、グランド線とデータ線との交差部における層間絶縁膜も2層構造としてもよい。また、パッシベーション膜として機能する絶縁膜15も二層構造としてもよい。   (5) In the embodiment described above, the interlayer insulating film at the intersection of the gate line and the data line has a two-layer structure, but the interlayer insulating film at the intersection of the ground line and the data line may also have a two-layer structure. . The insulating film 15 functioning as a passivation film may also have a two-layer structure.

(6)上述した実施例では、ボトムゲート型の薄膜トランジスタを備えた光マトリックスデバイスであったが、トップゲート型の薄膜トランジスタを備えた光マトリックスデバイスであってもよい。   (6) In the above-described embodiments, the optical matrix device includes a bottom gate type thin film transistor. However, the optical matrix device may include a top gate type thin film transistor.

実施例1に係るX線平面検出器を正面視した構成図である。It is the block diagram which looked at the X-ray flat panel detector concerning Example 1 from the front. 実施例1に係るX線平面検出器の1画素当たりの構成を示す断面図である。3 is a cross-sectional view showing a configuration per pixel of the X-ray flat panel detector according to Embodiment 1. FIG. 実施例1に係るX線平面検出器の1画素当たりの等価回路を示す回路図である。3 is a circuit diagram showing an equivalent circuit per pixel of the X-ray flat panel detector according to Embodiment 1. FIG. 実施例1に係るX線平面検出器の1画素当たりの等価回路を示す回路図である。3 is a circuit diagram showing an equivalent circuit per pixel of the X-ray flat panel detector according to Embodiment 1. FIG. 実施例1に係るX線平面検出器の1画素当たりの等価回路を示す回路図である。3 is a circuit diagram showing an equivalent circuit per pixel of the X-ray flat panel detector according to Embodiment 1. FIG. 実施例1に係るX線平面検出器の製造の流れを示すフローチャート図である。FIG. 3 is a flowchart illustrating a flow of manufacturing the X-ray flat panel detector according to the first embodiment. 実施例1に係るX線平面型検出器の製造ステップを示す正面図および縦断面図である。FIG. 3 is a front view and a longitudinal sectional view showing manufacturing steps of the X-ray flat panel detector according to Embodiment 1. 実施例1に係るX線平面型検出器の製造ステップを示す正面図および縦断面図である。FIG. 3 is a front view and a longitudinal sectional view showing manufacturing steps of the X-ray flat panel detector according to Embodiment 1. 実施例1に係るX線平面型検出器の製造ステップを示す正面図および縦断面図である。FIG. 3 is a front view and a longitudinal sectional view showing manufacturing steps of the X-ray flat panel detector according to Embodiment 1. 実施例1に係るX線平面型検出器の製造ステップを示す正面図および縦断面図である。FIG. 3 is a front view and a longitudinal sectional view showing manufacturing steps of the X-ray flat panel detector according to Embodiment 1. 実施例1に係るX線平面型検出器の製造ステップを示す正面図および縦断面図である。FIG. 3 is a front view and a longitudinal sectional view showing manufacturing steps of the X-ray flat panel detector according to Embodiment 1. 実施例1に係るX線平面型検出器の製造ステップを示す正面図および縦断面図である。FIG. 3 is a front view and a longitudinal sectional view showing manufacturing steps of the X-ray flat panel detector according to Embodiment 1. 実施例1に係るX線平面型検出器の製造ステップを示す縦断面図である。3 is a longitudinal sectional view showing manufacturing steps of the X-ray flat panel detector according to Embodiment 1. FIG. 従来例に係るゲート線とデータ線との層間絶縁膜の電圧−漏れ電流の関係図である。It is a voltage-leakage current relationship diagram of an interlayer insulating film between a gate line and a data line according to a conventional example. 実施例1に係るゲート線とデータ線との層間絶縁膜の電圧−漏れ電流の関係図である。FIG. 6 is a relationship diagram of voltage-leakage current of an interlayer insulating film between a gate line and a data line according to Example 1; 本実施例の確認実験を示す概略図である。It is the schematic which shows the confirmation experiment of a present Example. 従来例に係るゲート線とデータ線との間の絶縁膜にピンホールが生じた縦断面図である。It is the longitudinal cross-sectional view which the pinhole produced in the insulating film between the gate line and data line which concerns on a prior art example. 実施例1に係るX線平面型検出器の第1絶縁膜にピンホールが生じた縦断面図である。3 is a longitudinal sectional view in which pinholes are generated in the first insulating film of the X-ray flat panel detector according to Embodiment 1. FIG. 実施例2に係る表示装置を示す概略斜視図である。6 is a schematic perspective view illustrating a display device according to Example 2. FIG.

符号の説明Explanation of symbols

1 … X線平面検出器(FPD)
4 … データ線
6 … ゲート線
10 … 絶縁基板
11 … 絶縁膜
15 … 絶縁膜
32 … 絶縁膜
25 … 基板支持テーブル
20 … アクティブマトリックス基板
DU … X線検出素子
1 ... X-ray flat panel detector (FPD)
DESCRIPTION OF SYMBOLS 4 ... Data line 6 ... Gate line 10 ... Insulating substrate 11 ... Insulating film 15 ... Insulating film 32 ... Insulating film 25 ... Substrate support table 20 ... Active matrix substrate DU ... X-ray detection element

Claims (9)

光に関する素子を2次元マトリックス状に配列して構成された光マトリックスデバイスの製造方法であって、
流動性の絶縁体を塗布して第1絶縁膜を形成する第1絶縁膜塗布ステップと、
前記第1絶縁膜の標準硬化エネルギーよりも低いエネルギーを前記第1絶縁膜に与えて予備硬化させる予備硬化ステップと、
予備硬化された前記第1絶縁膜上に流動性の絶縁体を印刷法により塗布して第2絶縁膜を形成する第2絶縁膜塗布ステップと、
前記第1絶縁膜および前記第2絶縁膜を硬化させて層間絶縁膜またはパッシベーション膜を形成する本硬化ステップと
を備えたことを特徴とする光マトリックスデバイスの製造方法。
A manufacturing method of an optical matrix device configured by arranging elements related to light in a two-dimensional matrix,
A first insulating film applying step of forming a first insulating film by applying a fluid insulating material;
A pre-curing step of pre-curing the first insulating film by applying energy lower than a standard curing energy of the first insulating film;
A second insulating film application step of forming a second insulating film by applying a fluid insulating material on the pre-cured first insulating film by a printing method;
Method of manufacturing an optical matrix device, characterized in that a curing step to cure the first insulating film and the second insulating film that to form an interlayer insulating film or a passivation film.
請求項1に記載の光マトリックスデバイスの製造方法であって、
前記印刷法がインクジェット法である
ことを特徴とする光マトリックスデバイスの製造方法。
A method of manufacturing an optical matrix device according to claim 1,
The method for manufacturing an optical matrix device, wherein the printing method is an inkjet method.
請求項1または2に記載の光マトリックスデバイスの製造方法において、
前記第1絶縁膜と前記第2絶縁膜とは同じ種類の絶縁膜である
ことを特徴とする光マトリックスデバイスの製造方法。
In the manufacturing method of the optical matrix device according to claim 1 or 2,
The method of manufacturing an optical matrix device, wherein the first insulating film and the second insulating film are the same type of insulating film.
請求項1から3いずれか1つに記載の光マトリックスデバイスの製造方法において、
前記第1絶縁膜および前記第2絶縁膜を形成する流動性の絶縁体は、加熱または光の照射によって硬化する有機化合物である
ことを特徴とする光マトリックスデバイスの製造方法。
In the manufacturing method of the optical matrix device as described in any one of Claim 1 to 3,
The fluid insulating material forming the first insulating film and the second insulating film is an organic compound that is cured by heating or light irradiation.
請求項4に記載の光マトリックスデバイスの製造方法において、
前記第2絶縁膜塗布ステップを実施する印刷器には、前記第1絶縁膜を予備硬化させるエネルギー供給手段が備えられている
ことを特徴とする光マトリックスデバイスの製造方法。
The method of manufacturing an optical matrix device according to claim 4,
The printer that performs the second insulating film application step includes an energy supply unit that pre-cures the first insulating film.
請求項5に記載の光マトリックスデバイスの製造方法において、
前記第1絶縁膜および前記第2絶縁膜を形成する流動性の絶縁体は加熱によって硬化する有機化合物であり、
前記予備硬化ステップを前記印刷器の印刷台を昇温することで行う
ことを特徴とする光マトリックスデバイスの製造方法。
In the manufacturing method of the optical matrix device according to claim 5,
The fluid insulator forming the first insulating film and the second insulating film is an organic compound that is cured by heating,
The pre-curing step is performed by raising the temperature of a printing stand of the printer. A method for manufacturing an optical matrix device.
請求項1から6いずれか1つに記載の光マトリックスデバイスの製造方法において、
前記第1絶縁膜および前記第2絶縁膜は、アクティブマトリックス基板のゲート線とデータ線との間の層間絶縁膜である
ことを特徴とする光マトリックスデバイスの製造方法。
In the manufacturing method of the optical matrix device as described in any one of Claim 1 to 6,
The method of manufacturing an optical matrix device, wherein the first insulating film and the second insulating film are interlayer insulating films between a gate line and a data line of an active matrix substrate.
請求項1からいずれか1つに記載の光マトリックスデバイスの製造方法において、
前記光マトリックスデバイスが光検出器である
ことを特徴とする光マトリックスデバイスの製造方法。
In the manufacturing method of the optical-matrix device as described in any one of Claim 1 to 7 ,
The method of manufacturing an optical matrix device, wherein the optical matrix device is a photodetector.
請求項1からいずれか1つに記載の光マトリックスデバイスの製造方法において、
前記光マトリックスデバイスが画像表示装置である
ことを特徴とする光マトリックスデバイスの製造方法。
In the manufacturing method of the optical-matrix device as described in any one of Claim 1 to 7 ,
The method of manufacturing an optical matrix device, wherein the optical matrix device is an image display device.
JP2008319698A 2008-12-16 2008-12-16 Manufacturing method of optical matrix device Expired - Fee Related JP5342862B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008319698A JP5342862B2 (en) 2008-12-16 2008-12-16 Manufacturing method of optical matrix device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008319698A JP5342862B2 (en) 2008-12-16 2008-12-16 Manufacturing method of optical matrix device

Publications (2)

Publication Number Publication Date
JP2010147076A JP2010147076A (en) 2010-07-01
JP5342862B2 true JP5342862B2 (en) 2013-11-13

Family

ID=42567224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008319698A Expired - Fee Related JP5342862B2 (en) 2008-12-16 2008-12-16 Manufacturing method of optical matrix device

Country Status (1)

Country Link
JP (1) JP5342862B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012088233A (en) * 2010-10-21 2012-05-10 High Energy Accelerator Research Organization Manufacturing method of radiation measurement device
US9761730B2 (en) * 2014-10-29 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2804669B2 (en) * 1992-02-27 1998-09-30 三洋電機株式会社 Solid-state imaging device and method of manufacturing the same
GB2388709A (en) * 2002-05-17 2003-11-19 Seiko Epson Corp Circuit fabrication method
JP5365007B2 (en) * 2007-01-25 2013-12-11 凸版印刷株式会社 Thin film transistor array and manufacturing method thereof

Also Published As

Publication number Publication date
JP2010147076A (en) 2010-07-01

Similar Documents

Publication Publication Date Title
JP2010098133A (en) Method for manufacturing optical matrix device and optical matrix device
KR100971921B1 (en) Multi-layered wiring structure and its manufacturing method
US8598570B2 (en) Organic transistor array, display device and method of fabricating display device
JP5364355B2 (en) Inkjet printing system and display device manufacturing method using the same
RU2499326C2 (en) Off-set top pixel electrode configuration
CN104465698A (en) Method and system for manufacturing display device
JP2012054510A (en) Manufacturing method of electronic element, and electronic element
JP5719992B2 (en) Flexible semiconductor device and manufacturing method thereof
JP5685923B2 (en) Method for connecting transistor arrays
WO2009116177A1 (en) Optical matrix device
JP5370636B2 (en) Transistor active substrate, manufacturing method thereof, and electrophoretic display
JP5342862B2 (en) Manufacturing method of optical matrix device
US11469375B2 (en) Display device with a conductor pattern transferred by laser irradiation and a manufacturing method thereof
JP5434510B2 (en) Circuit board, image display apparatus, circuit board manufacturing method, and image display apparatus manufacturing method
WO2009139060A1 (en) Process for producing light matrix device and apparatus for producing light matrix device
JP5333046B2 (en) Manufacturing method of active matrix array
JP5101097B2 (en) Multilayer wiring manufacturing method, multilayer wiring, thin film transistor, active matrix driving circuit, and flat panel display
JP2010135584A (en) Thin film transistor, method of manufacturing thin film transistor, display device, and electronic apparatus
US20120142132A1 (en) Method of manufacturing optical matrix device
JP2006295116A (en) Multilevel interconnection, its manufacturing method, flat panel display and its manufacturing method
JP2010034217A (en) Method of manufacturing organic thin-film transistor
WO2010064301A1 (en) Method for fabricating optical matrix device
WO2016147672A1 (en) Thin-film transistor array, image display device, and method for manufacturing thin-film transistor array
JP2017028165A (en) Display device and imaging device
JP5218552B2 (en) Matrix substrate manufacturing equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130812

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees