[go: up one dir, main page]

JP5341717B2 - 半導体パッケージ及びシステム - Google Patents

半導体パッケージ及びシステム Download PDF

Info

Publication number
JP5341717B2
JP5341717B2 JP2009257318A JP2009257318A JP5341717B2 JP 5341717 B2 JP5341717 B2 JP 5341717B2 JP 2009257318 A JP2009257318 A JP 2009257318A JP 2009257318 A JP2009257318 A JP 2009257318A JP 5341717 B2 JP5341717 B2 JP 5341717B2
Authority
JP
Japan
Prior art keywords
coil
semiconductor package
pellet
substrate
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009257318A
Other languages
English (en)
Other versions
JP2011103347A (ja
Inventor
晃 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009257318A priority Critical patent/JP5341717B2/ja
Priority to US12/926,131 priority patent/US8310035B2/en
Publication of JP2011103347A publication Critical patent/JP2011103347A/ja
Priority to US13/655,309 priority patent/US8723301B2/en
Application granted granted Critical
Publication of JP5341717B2 publication Critical patent/JP5341717B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/645Inductive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01077Iridium [Ir]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は半導体パッケージおよびシステムに関し、特に半田による実装基板への実装が不要な半導体パッケージおよびシステムに関する。
従来から、図1に示されているように、実装基板11にボールグリッドアレイパッケージ10(以下、BGA10)を実装する技術が知られている(特許文献1参照)。この特許文献1では、BGA10は、パッケージ基板13と、半導体素子14と、保護部材15と、半田ボール16とから構成されている。パッケージ基板13はガラスクロスや樹脂等からなるコア基材17と、このコア基材17の図中上面と下面を覆うソルダーレジスト18から構成されている。
コア基材17の上面を覆うソルダーレジスト18には開口が設けられ、この開口からは、コア基材17に形成されているボンディングパッドが露出している。このボンディングパッドは、コア基材17の上面に設けられた配線パターンに接続されており、この配線パターンはコア基材17を貫通するように設けられたビアホールと接続されている。
そして半導体素子14とこのボンディングパッドがボンディングワイヤ21によって接続されており、これにより半導体素子14とパッケージ基板13とが電気的に接続される。また、コア基材17の下面には略楕円形のボールランドが形成されている。このボールランドは、コア基材17を貫通するように形成された上述のビアホールと接続されており、コア基材17の上面に設けられた配線パターン、ボンディングパッド、そしてこのボンディングパッドと接続されたボンディングワイヤ21を介して半導体素子14と電気的に接続される。このボールランドはコア基材17の当該下面を覆うソルダーレジスト18に設けられた開口から露出している。そして半田ボール16はBGA10を実装基板11に実装する前に図示しないボール搭載装置によりボールランドに搭載される。そして搭載された半田ボール16はIRリフロー処理等によってボールランドに接合され、接合された半田ボール16は半導体素子14と電気的に接続された外部接続端子となる。なお、保護部材15は、半導体素子14やボンディングワイヤ21を保護している。
実装基板11は、パッケージ基板13と同様にコア基材25と、図中における上面と下面を覆うソルダーレジスト26とから構成されている。コア基材25の上面にはBGA10が実装される領域(実装エリア)が形成されている。この実装エリアには、BGA10のボールランドに接合された半田ボール16に対応する略楕円形状の接合ランドが形成されている。この接合ランドは、実装基板11の上面を覆うソルダーレジスト26に形成された開口から露出している。この接合ランドは、実装基板11の上面に形成された配線パターンを介して、他に実装された電子部品や電源と電気的に接続されている。そしてBGA10を実装基板11に実装する際には、BGA10の半田ボール16を実装基板11に設けられた上述の接合ランドに当接させる。次いで、BGA10及び実装基板11に対してIRリフローを行うことで半田ボール16が実装基板11の接合ランドに接合されて、BGA10の実装基板11への実装が完了する。
なお、特許文献2には、半導体パッケージを回路基板に固定する技術に関して、半導体パッケージの挿通孔にボルトを通し、このボルトを回路基板の連通孔に挿入すると共に、回路基板を貫通して突出されたボルトの先端にナットをねじ込み、半導体パッケージを回路基板に固定する技術が開示されている。
また、特許文献3には、プリントコイルによる電磁誘導を用いた非接触タイプの電源供給システムが開示されている。
さらに、特許文献4には、1次コイルと2次コイルが設けられた電気機器において、1次コイルに電流を供給することにより2次コイルに電力が非接触で伝達されることが開示されている。
そして、非特許文献1には、2.4GHzのRF信号品質の測定に関する技術が開示されている。また、非特許文献2には、コイルを用いたアンテナの通信に関する技術の記載がある。
特開2007−12690号公報 特開平07−161865号公報 特開2007−157985号公報 特開2004−064851号公報 Koichi Nose et al., "A 0.016mm2 , 2.4 GHz RF signal Quality Measurement Macro for RF Test and Diagnosis"IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 43, NO.4 APRIL 2008, pp 1038-1046 Kiichi Niitsu et al., "An inductive-Coupling Link for 3D Integration of 90nm CMOS Processor and a 65 nm CMOS SRAM" ISSCC Dig. Tech. Papers, pp. 480-482, Feb. 2009.
本願発明者は、上記の特許文献1には以下の課題があることを見出した。すなわち、上述した通り図1のBGA10は半田ボール16を用いて実装基板11に実装されているが、半導体素子(ペレット)を含む半導体パッケージ(図1のBGA10に相当)を半田で実装基板に実装する場合には、以下に示す理由により、実装された半導体パッケージを取り外し、代わりに同一の実装基板に別の良品の半導体パッケージを再度実装することが困難となってしまう。通常、半導体パッケージは品質検査等で選別され、良品が出荷されるはずである。それにも関わらず、実装時のストレスや経時変化等の諸条件で、実装後の半導体パッケージに不良品が発生することもある。したがって、例えば実装基板に複数の半導体パッケージを実装することでシステムを実現する際に、実装された半導体パッケージの中のひとつの半導体パッケージに不具合が発生している場合であっても、不良品ではない半導体パッケージが搭載されているという付加価値の付いた実装基板を丸ごと廃棄しなければならなかった。その理由は次の通りである。
まず、半導体パッケージを半田ボールを用いて実装する場合には、上述した特許文献1に記載されているように赤外線リフロー(以下、IRリフローと言う)を行う必要がある。このIRリフローを行う場合には、半導体パッケージが実装された実装基板そのものを、IRリフローを行う炉に入れ、実装基板に実装されている半導体パッケージの全体に熱を加える。したがって、実装基板に実装された半導体パッケージの全てにIRリフローによる熱のストレスが加わる。
ここで、半導体パッケージに対してIRリフローを行ってもよい回数はあらかじめ規定されている。例えばNECエレクトロニクス株式会社では、IR60−103−2と規定されている半導体パッケージに対しては、260度の熱を加えるIRリフローを2回まで行ってもよいということが定められている。ここで、実装基板上にシステムを構築するにあたって、複数の半導体パッケージを実装するためのIRリフローを行っている。その後、ひとつの半導体パッケージに不具合が発生しており、当該半導体パッケージが不良品であることが判明したとしても、この不良品の半導体パッケージを取り外すためには再びIRリフローを行わなければならない。上述した通りIRリフローを行うためには実装基板そのものを炉に入れなければならず、良品である他の半導体パッケージに対してもIRリフローによる熱のストレスが加わることになる。そして、不良品である半導体パッケージを良品の半導体パッケージに代えて実装基板に実装するためには、さらにもう一度IRリフローを行わなければならない。すなわち、実装基板に実装された不良品の半導体パッケージだけを取り外して良品の半導体パッケージに変更したい場合でも、良品である半導体パッケージにもIRリフローによる熱のストレスが加わるため、良品の半導体パッケージに対して規定されているIRリフローの回数を超えてIRリフローを行うことになってしまった場合には、良品である半導体パッケージに対して係る半導体パッケージが良品であるという保障ができなくなってしまうのである。
この状況になった場合には、実装基板に実装され、本来は良品であったはずの半導体パッケージも良品であることを保障できなくなってしまうので、結局のところ、実装基板ごと廃棄しなければならなくなってしまう。
したがって、従来の技術では半導体パッケージを半田で実装基板に実装する場合には、実装された半導体パッケージを取り外して、別の半導体パッケージを同一の実装基板に実装することができないという解決すべき技術的な課題が存在しており、結果、半導体パッケージの製造・実装過程において不良品の半導体パッケージが発生した場合にコストが増大していた。
本発明に係る半導体パッケージは、磁束の変動に応答して流れる誘導電流に基づいて電力を供給するコイル、を含むパッケージ基板と、前記パッケージ基板上に設けられ、前記コイルから供給される電力に基づき動作する回路を含むペレットと、前記パッケージ基板を覆い、少なくとも前記ペレットを保護する保護部材と、前記保護部材を貫通する第1の穴部と、前記コイルを形成する配線に囲まれており、前記パッケージ基板を貫通する第2の穴部と、を有する。
半導体パッケージを製造販売する半導体メーカは、少なくとも上述した構成を有する半導体パッケージを製品として出荷する。そして半導体メーカから当該半導体パッケージの供給を受けた顧客は、当該半導体パッケージを実装基板に実装するために、当該半導体パッケージの第1の穴部と第2の穴部に固定部材、例えば磁性体を通す。ここで、当該半導体パッケージを実装する実装基板にも別途、コイルが設けられている。そして係る実装基板には、このコイルを形成する配線に囲まれており、実装基板を貫通する穴部(ここでは仮に第3の穴部と呼ぶこととする)が設けられている。したがって、上述の半導体パッケージの供給を受けた顧客は、半導体パッケージに設けられた第1及び第2の穴部を通る固定部材を第3の穴部にも通し、当該半導体パッケージを実装基板に固定する。例えば固定部材が第1および第2の穴部、さらに第3の穴部を通り、さらに実装基板と半導体パッケージの側面を通ってひとつの閉ループの形状となって、実装基板に半導体パッケージが固定されるという一例が考えられる。なお、この磁性体を閉ループ状に構成するためには、接合部分に対して熱による溶接を行えばよい。また、磁性体を完全な閉ループではなく、ループの一部が不連続となる開ループ形状に形成して実装基板に半導体パッケージを固定することも例として考えられる。磁性体を開ループ状に構成する場合には熱による溶接は不要となり、半導体パッケージを開ループ状の磁性体によって実装基板にひっかけることで実装基板に固定することになる。これにより顧客はIRリフローを行って半導体パッケージを実装基板に実装する必要がなくなる。
このように実装された半導体パッケージを取り外す場合には、IRリフローを行う必要がない。すなわち、実装基板ごと炉に格納して実装基板に実装された半導体パッケージの全体に熱を加える必要がなくなる。具体的には、取り外したい半導体パッケージを実装基板に固定している磁性体を機械的に切断すればよいため、実装基板から取り外す必要がある半導体パッケージに対して熱を加える必要がない。開ループ状に構成されている磁性体を用いて実装基板に固定されている半導体パッケージを当該実装基板から取り外す場合には、そもそも熱による溶接を行っていないため、磁性体の形状を物理的な力で変形させることで半導体パッケージを実装基板から取り外すことができる。したがって、実装基板に実装された複数の半導体パッケージの内、不良品である半導体パッケージを取り外し、代わりに良品である半導体パッケージをこの実装基板に実装することが可能となる。これにより、従来技術のように実装基板に実装された半導体パッケージのひとつが不良品である場合においても実装基板ごと廃棄する必要がなくなる。
なお、上記のように半導体パッケージを実装基板に実装した場合には、半導体パッケージに対する電力の供給が懸念されるが、実装基板から半導体パッケージに対して下記の原理で電力を供給することで、半田ボールを用いずに実装された半導体パッケージに含まれる回路が動作する。
実装基板には電圧の値が周波数に基づき変化する交流電圧を供給する電源ICが設けられている。この電源ICから出力される交流電圧が実装基板に設けられたコイルに印加されると、このコイルに流れる電流も変化する。実装基板に設けられているコイルに流れる電流の変化に応答して、このコイルが生じる磁束も変動する。するとこの磁束の変動に基づいて、パッケージ基板に含まれるコイルに電磁誘導の現象に起因する誘導電流が流れる。例えば昨今の回路が直流電圧で動作することを鑑みれば、この誘導電流を整流することで半導体パッケージのペレットに含まれる回路に電力が供給され、回路が動作する。このとき、半導体パッケージを実装基板に固定するために用いた固定部材が磁性体である場合、磁性体は漏れ磁束の量を低減し、実装基板から半導体パッケージに充分な電力が供給されることに寄与する。
以上から、実装基板に実装された複数の半導体パッケージの内、不良品である半導体パッケージを取り外し、代わりに良品である半導体パッケージをこの実装基板に実装することが可能となる。これにより、実装された半導体パッケージを取り外し、代わりに同一の実装基板に別の良品の半導体パッケージを再度実装することが困難であったという従来技術の課題を解決することができる。
本発明によれば、熱を用いることなく、機械的に半導体パッケージを実装基板に実装することが可能となるため、製品開発において不良品の半導体パッケージが発生した場合であってもコストの増大を抑制することができる。
従来技術における半導体パッケージの構成である。 第1の実施の形態におけるシステムの構成である。 第1の実施の形態の変形例を示すである。 第1の実施の形態の変形例を示すである。 第1の実施の形態の変形例を示すである。 第1の実施の形態の変形例を示すである。 第2の実施の形態におけるシステムの構成である。 第3の実施の形態におけるシステムの構成である。 第3の実施の形態におけるシステムの図である。
以下、図面を参照して本願発明の実施の形態を説明する。本願発明の権利範囲は特許請求の範囲の記載によって決まるのであり、本願発明の権利範囲を以下の実施の形態の記載により限定して解釈してはならない。
(第1の実施の形態)
図2は、第1の実施の形態に係るシステム200である。例えばシステム200は、半導体メーカから半導体パッケージの供給を受けたセットメーカが開発するシステムである。システム200は、実装基板201を有している。実装基板201は、セットメーカが半導体メーカから供給された半導体パッケージを実装するために使用する基板である。実装基板201は、電池などに代表されるような、外部から供給される電源を所定の電圧に変換して出力する電源ICを有している。本実施の形態に係る実装基板201は、入力された電圧に基づいて交流電圧を出力する電源ICを備えており、これを交流電圧源202として模式的に図2に示している。電源ICは本来、実装基板201の一主面上に実装されるが、図2では電源ICを交流電圧源202として実装基板の内部に模式的に表記している。交流電圧源202は、実装基板201の内部の配線層に延在する配線に接続されている。
一方、実装基板201は、コイル203を含んでいる。このコイル203は、例えば実装基板201の一主面上に延在する配線を用いて、あるいは実装基板が内部に所定数の配線層を有する場合には内部の配線層を延在する配線を用いて形成されている。図2は、実装基板201が複数の配線層を内部に有する多層基板である場合の例であり、実装基板201が有する一の配線層を延在する配線によってコイル203の一巻き目が形成され、当該一の配線層とは別の配線層を延在する配線によってコイル203の二巻き目が形成されている。すなわち、この図2の例において、コイル203の巻き数は2である。同様に、例えば実装基板201が有する配線層が2層より多い場合は、コイル203の一巻き目および二巻き目の配線が存在する配線層のそれぞれとは別の配線層を延在する配線を用いて、コイル203の巻き数をさらに増やすことができる。このコイル203は交流電圧を出力する交流電圧源202に接続されており、交流電圧が入力される。
ここで、実装基板201には、コイル203を形成する配線に囲まれており、実装基板を貫通する穴部215と、この穴部215とは別に設けられており、実装基板201を貫通する穴部216が存在する。この穴部215と216には固定部材、例えば磁性体(代表的な例として鉄心)が通されるが、詳細は後述する。また、穴部は穴部215と穴部216の二つが設けられているが、後述するように少なくとも一つでよい。
実装基板201の一主面上には、パッケージ基板204が設けられている。パッケージ基板204は、半導体メーカが、所望の機能を実現する回路を形成した半導体チップであるペレット210を載置するための基板である。パッケージ基板204は、実装基板201と同様に、内部に所定数の配線層を有しており、各配線層には金属で形成された配線が延在している。そして本実施の形態に係るパッケージ基板204は、コイル205を含んでいる。このコイル205は、例えばパッケージ基板204が有する配線層を延在する配線によって形成されている。具体的には、パッケージ基板204が有する一の配線層を延在する配線によってコイル205の一巻き目が形成され、当該一の配線層とは別の配線層を延在する配線によってコイル205の二巻き目が形成される。すなわち、この図2の例では、コイル205の巻き数は2である。同様に、パッケージ基板204が有する配線層が2層よりも多い場合には、コイル205の一巻き目および二巻き目の配線が存在する配線層のそれぞれとは別の配線層を延在する配線を用いて、コイル205の巻き数をさらに増やすことができる。
パッケージ基板204上には、電極パッド206および207が設けられており、コイル205は電極パッド206および207と接続されている。一方、パッケージ基板204上には、所望の機能を実現する回路が形成されている半導体チップ、すなわちペレット210が設けられている。そして電極パッド206および207と、ペレット210に形成されている回路が、ボンディングワイヤ208、209とペレット210に形成された電極パッド(不図示)を介して電気的に接続されている。したがって、コイル205とペレット210に形成された回路とが電気的に接続されることになる。なお、上述した例ではボンディングワイヤを介してコイル205がペレット210に含まれる回路と電気的に接続されているが、コイル205とペレット210が含む回路との接続はこの例には限られない。例えばペレット210とパッケージ基板204とをフリップチップの形式で接続する場合には、上記のボンディングワイヤ208は用いられない。この場合には、ペレット210が含む回路が半田ボール等で接続され、この半田ボール等がパッケージ基板204が有する配線層と接続されることで、コイル205とペレット210が含む回路が電気的に接続される。
さらに、ペレット210が形成されているパッケージ基板204の一主面は、少なくともペレット210を保護する保護部材211で覆われている。保護部材211は、例えばモールド樹脂である。本実施の形態では、ペレット210やボンディングワイヤ208、電極パッド206および207など、当該一主面に形成されている対象物はこの保護部材211により保護されている。仮に、保護部材211がモールド樹脂である場合には、電極パッド206および207など、当該一主面に形成されている対象物はモールド樹脂である保護部材211により封止されている。
ここで、図2の例において保護部材211とパッケージ基板204には、保護部材211を貫通する第1の穴部と、コイル205を形成する配線に囲まれておりパッケージ基板211を貫通する第2の穴部がそれぞれ少なくとも存在する。ただし図2は実施の形態であるため、より詳細な具体例として、上記の第1の穴部と第2の穴部の位置合わせが行われ、第1および第2の穴部が連結しており、保護部材211とパッケージ基板204とを貫通する穴部212が記載されている。同様に、図2では、この穴部212とは別に設けられており、保護部材211とパッケージ基板204を貫通する穴部213が存在するものとして記載してある。穴部213は、保護部材を貫通する穴部とパッケージ基板を貫通する穴部のそれぞれに分かれていてもよい。この穴部212と213には固定部材、例えば磁性体(代表的な例としては鉄心)が通されるが、詳細は後述する。また、穴部212は穴部215と連結するよう位置あわせが行われており、穴部212と穴部215で保護部材211、パッケージ基板204、実装基板201、を貫通するひとつの穴部を形成している。穴部213と穴部216も同様である。なお、この図2の例では、穴部が、穴部212と穴部213として二つ設けられているが、後述するように、パッケージ基板204と保護部材211を貫通する穴部は少なくとも一つでよい。
半導体メーカは、少なくとも、コイル205を含むパッケージ基板と、パッケージ基板204上に設けられ所望の機能を実現する回路が形成されたペレット210と、パッケージ基板204を覆い、少なくともペレット210を封止する保護部材211と、コイル205を形成する配線に囲まれており、保護部材211及びパッケージ基板204を貫通する穴部212と、穴部212とは別に設けられ、保護部材211及びパッケージ基板204を貫通する穴部213と、で構成される半導体パッケージ217を顧客に製品として出荷する。係る半導体パッケージ217には、その他の構成要素、例えば電極パッドやボンディングワイヤ等、必要な対象物が含まれていてもよいことは明らかである。
この半導体パッケージ217を購入した顧客、例えばセットメーカは、この半導体パッケージ217を実装基板201に実装する必要がある。そこでセットメーカは、購入した半導体パッケージ217のパッケージ基板204に設けられた穴部212および213と、実装基板201に設けられた穴部215および216に、半導体パッケージ217を実装基板201に固定するための固定部材、具体的には磁性体を通す。そして係る固定部材を所望の形状に形成し、半導体パッケージ217を実装基板201に固定、すなわち実装する。固定部材が磁性体であると、システム200の構成は、後述するペレット210が含む回路への電力の供給について好ましくなる。また、固定部材は、一例として、例えば図2に記載があるような閉ループ形状である磁性体214が考えられる。この場合、磁性体214は、保護部材211の上面から穴部212、穴部215を通り、実装基板201の下面まで延在する。そして磁性体214は、実装基板201の下面を延在し、穴部216、穴部213を通って保護部材211の上面に達する。さらに磁性体214は、保護部材211の上面を延在し、穴部212に達する。以上により磁性体214は閉ループ形状となる。固定部材がフェライト鉄心のような磁性体である場合、係る磁性体を閉ループ形状とするには、熱による溶接が必要となるので、セットメーカは必要な装置を使用して溶接を行って、閉ループ形状の磁性体214を形成する。また、半導体パッケージ217を実装基板201に固定するための固定部材である磁性体を、閉ループの形状とはせずに、図2に記載の磁性体214の一部が不連続となって途切れている開ループ形状とすることも考えられる。この場合でも、開ループ形状である磁性体のギャップ部分が大き過ぎなければ、実装基板201に半導体パッケージ217を固定することができる。しかも、この開ループ形状の磁性体を用いる場合には、熱による溶接が不要となる。
以上の実装を終えると、図2に記載されたシステム200となるが、システム200の構成は図2に記載に限られず、種々の変形を含むものである。図3ないし図6は、図2の保護部材211の上視図を用いて、システム200の構成の変形例を模式的に説明するものである。例えば図3に記載されているように、半導体パッケージ217を実装基板201に固定するためには、少なくとも一つの穴部が存在していればよい。この場合は、固定部材214が保護部材211の上面から穴部212の内部を延在してパッケージ基板204を貫通し、穴部215の内部を延在して実装基板201を貫通する。そして固定部材214はさらに実装基板201の下面、実装基板201の側面、パッケージ基板204の側面、及び保護部材211の側面を通って当該保護部材211の上面まで延在し、その結果、当該固定部材211が閉ループとなる。あるいは、図3において必ずしも固定部材214が閉ループである必要はなく、上述したように開ループとなっていてもよい。図4は、図2の保護部材211の上視図である。一方、半導体パッケージ217に設けられる穴部は、穴部212および213に加えてさらに存在していてもよい。例えば図5に示すように、保護部材211の一辺に沿うように、三つの穴部、すなわち穴部212、213、218、が設けられていてもよい。穴部218に対応して、実装基板201にも実装基板201を貫通する穴部が設けられる。また図6に示すように、保護部材211の一辺に沿うように穴部212および213が設けられ、当該一辺と対向する辺の近傍に、保護部材211とパッケージ基板204を貫通する追加の穴部218を設けてもよい。このようにすれば、半導体パッケージ217が三点で実装基板201に固定されるため、より強固な固定が実現できる。
また、コイル205を形成する配線は、穴部212を囲むだけでなく、穴部213をさらに囲んでいてもよい。この構成は、コイル205の巻き数を増やす際に有効である。上述したように、パッケージ基板204が有する一の配線層ごとにコイル205の一巻きが形成される。そのため、コイル205の巻き数をパッケージ基板204が有する配線層の数より多くしたい場合であっても、コイル205を形成する配線が穴部212のみを囲んでいるだけではコイル205の巻き数をパッケージ基板204が有する配線層の数より多くすることを実現できない場合も考えられる。
そこで、コイル205を形成する配線を引き回して穴部213を囲むように形成する。そうすると、パッケージ基板204が有する配線層の数の2倍の巻き数を実現することができる。なお、単に巻き数を増加させるだけであれば、穴部213を囲むように配線を形成する必要はないが、後述する電力の供給の際の漏れ磁束を考慮して、コイル205の配線が穴部213を囲むようにすることが好ましい。
以上のように、半田ボールに対するIRリフローを行うことなく半導体パッケージ217を実装基板201に実装することができるが、半導体パッケージ217のペレット210が含む回路に充分な電力を供給しなければ当該回路が動作しない。そこで、本実施の形態の当該回路に供給される電力について、その妥当性を検討する。
まず、交流電圧源202から、所定の周波数を有する交流電圧がコイル203に印加される。そうすると、コイル203に流れる電流は一定の周波数で変化するため、コイル203に流れる電流の変化に応答してコイル203が生じる磁束も変化する。コイル203が生じる磁束の変動は、コイル204に電磁誘導の現象に基づいて誘導起電力を発生させる。そしてこのコイル203が生じる磁束の変動に応答して生じる誘導起電力に基づいて、コイル205に誘導電流が流れる。この誘導電流がペレット210に形成された電源ラインに流れ込み、当該回路に電力が供給される。ペレット210に形成された回路は当該電力に基づいて動作する。コイル205に生じる誘導起電力の大きさは、コイル204の巻き数とコイル205の巻き数によって変化するため、所望の電圧が得られるよう、コイル204の巻き数とコイル205の巻き数を調整すればよく、電圧値の変換を行う昇圧回路や降圧回路を設けなくてよい。ただし、ペレット210に形成された回路は、昨今、直流電圧で動作するため、現実の設計にあたっては半導体パッケージ217のいずれかに整流回路を設ける必要がある。
また、コイル205に生じる誘導起電力は、コイル203が生じる磁束の内、コイル205と鎖交しない漏れ磁束の量にも影響される。コイル203とコイル205の結合が理想的で結合係数が1であれば漏れ磁束は発生しないが、現実には当該結合係数は1にならないため、漏れ磁束による誘導起電力の減少も現実の設計おいては考慮しなければならない。誘導起電力が低下すれば、ペレット210に供給できる電力も低下するからである。そこで、漏れ磁束の量を可能な限り減らすため、図2にも記載があるとおり固定部材として採用した磁性体214、例えば鉄心を穴部212と穴部213に通しているのである。磁性体214は半導体パッケージ217を実装基板201に固定して実装する固定部材の役割を担うが、さらに、コイル204から生じる磁束の内の漏れ磁束の量を低減してコイル205の誘導起電力の大きさを確保するという役割も担っている。
また、上記のように仮に磁性体214を通したとしても、磁性体214とコイル203の間に生じる間隙や、磁性体214とコイル205の間に生じる間隙によっても漏れ磁束は生じるので、現実的には磁性体214が設けられていたとしても、誘導起電力の損失は避けられない。しかし、透磁率が充分大きい磁性体214、例えばフェライト鉄心などを用いて半導体パッケージ214を実装基板201に固定すれば、コイル203が生じる磁束のほとんどは磁性体214を通ってコイル205と鎖交するので、誘導起電力の損失を大きく抑制することができる。すなわちこの場合は、コイル203と磁性体214の間隙と、コイル205と磁性体214の間隙は考慮しないとすることができる。
しかし、上記のような工夫を行って誘導起電力の低下を抑制し、ペレット210に供給できる電力を確保しようとしたとしても、現実に当該システム200を設計することになれば、コイル205そのものが有するインピーダンスによる、ペレット210に送信できる電力の損失も生じる。また、上述したように、現実においては半導体パッケージ217には整流回路を設ける必要があるため、整流回路による電力の損失も考慮しなければならない。さらにはコイル205の形状によっては渦電流による電力の損失も発生することも考えられる。また、当該電力のヒステリシス損も考慮しなければならない。
上記を踏まえると、現実の設計においては、実装基板201のコイル203に入力した電力の数十パーセントが失われると考えるのが妥当である。
一方、ペレット210に形成される昨今の回路は、ペレット210に設けられている電源ラインに供給される1V程度の直流電圧に基づいて動作している。交流電圧源202が出力した電圧に基づく電力が、ペレット210に含まれる回路に供給されるまでに数十パーセント程度、失われるとしても、交流電圧源202が出力する交流電圧のpeak to peakの値を2V程度にすれば、ペレット210に設けられている電源ラインに1V程度の直流電圧を充分供給できると考えられる。
以上はコイル203とコイル205をトランス(変圧器)とし、実装基板201からペレット210に形成された回路へ電力を供給する場合に、現実にシステム200を設計する際の交流電圧源202が供給する電圧値の制約である。しかし、電圧値の制約を満足できたとしても、実際にシステム200を実現するには、構造上の制約も満足しなければならない。図2に記載のシステム200においては、コイル203、コイル205、磁性体214の構造が、ペレット210に電力を供給するにあたって現実的であるかどうかが問題となる(磁性体214を通す穴部は磁性体の断面積が現実的であれば、穴部も現実的な断面積になるため)。
そこで、コイル203、コイル205、磁性体214の構造の制約について、検討する。コイル203、コイル205の構造上の制約は、ペレット210に形成された回路に必要な電力を供給するために求められる巻き数である。透磁率が充分大きい磁性体214、例えばフェライト鉄心などを用いて半導体パッケージ214を実装基板201に固定すれば、コイル203が生じる磁束のほとんどは磁性体214を通ってコイル205と鎖交するので、コイル203と磁性体214の間隙と、コイル205と磁性体214の間隙は無視できるからである。そうすると、巻き数が実装基板201やパッケージ基板204が有する配線層の数と比べてあまりに多い場合には、例え交流電圧源202が、peak to peakが2Vの交流電圧を出力したとしても、当該配線層を延在する配線を用いて形成したコイル203やコイル205ではペレット210に含まれる回路に充分な電力を供給することができないことになってしまう。パッケージ基板204や実装基板201の配線層を増加させ、パッケージ基板204や実装基板201を厚くしすぎることは、システム200が実際には小型の製品に搭載されることを考えると現実的ではないからである。
また、磁性体214の構造の制約としては、磁性体214の断面積と長さが考えられる。コイル205に生じる誘導起電力がコイル205に鎖交する磁束の変動に基づくこと、すなわち数学的にはファラデーの法則にあるとおり、コイル205に鎖交する磁束密度の単位時間当たりの変化量であること、そして上述したようにコイル203が生じる磁束がほぼ、磁性体214を通ってコイル205と鎖交することを考えると、磁性体214の断面積は磁束密度と関係するため、重要となる。一方、磁性体214の長さに関しては、上記の観点から半導体パッケージ217を実装基板201に固定できる範囲での長さであればよいと考えられる。
そうすると、コイル203、コイル205の巻き数と、磁性体214の断面積について検討する必要があることになる。ここで、磁性体214、例えば鉄心に流すことができる最大の磁束密度Bmは、Bm=V/(√2π*f*S*N)となることが、トランスの解析において知られている。πは円周率、fは交流電圧の周波数、Sは磁性体214、例えば鉄心の断面積、Nは鉄心を巻くコイルの巻き数(例えばコイル203とコイル205の巻き数が同一であるとした場合のコイル203とコイル205の巻き数)である。今、円周率πは3.14とし、Vは、交流電圧源202が出力する電圧のpeak to peakの値である2Vを代入する。また、交流電圧の周波数fは、実際に電圧の発振が実現されている代表的な周波数2GHz=2*10^9を代入する。
残りは磁性体214の断面積と最大磁束密度Bmである。これらが決まれば上記の式から、コイル203とコイル205の巻き数Nが求まる。このNは、最大の磁束密度が磁性体214を流れている場合の巻き数Nという意味になるので、最低限、このN以上の巻き数が必要となることを意味する。いま、例えば磁性体214としてフェライト鉄心を使用すれば、Bmは0.5T程度となるので、Bmに0.5を代入する。一方、鉄心の断面積は、鉄心の断面が例えば1mm角の四角形であるとして、1.0*10^-6平方メートルを採用する。この場合、鉄心の断面は、半導体パッケージ217の保護部材211やパッケージ基板204の上面あるいは下面の面積に比べて充分小さいため、穴部212、穴部213、穴部215、穴部216、は必要以上に大きな開口面積の穴部とならずに済む。具体的には、図2に記載の半導体パッケージ217において、例えば保護部材211の厚みは200μmであって、縦の辺の長さと横の辺の長さはそれぞれ10mm程度である。すなわちパッケージ基板204も同様である。
したがって、鉄心の断面積が1.0*10^-6平方メートルであるという例は、保護部材211やパッケージ基板204の大きさを考慮しても、実際のシステム200の構造において非現実的な制約を与えるものではない。
以上の数値例を用いて、交流電圧源202からpeak to peakが2Vの交流電圧を供給しペレット210に形成されている回路が動作するために、最低限、コイル203、コイル205に必要となる巻き数Nを求める。
実際に計算すると、N>V/(√2*π*f*S*Bm)=2/(4.44*2*10^9*1*10^-6*0.5)=0.45*10-3となる。すなわち、最低限、1以上の巻き数があればよいことになる。したがって、コイル203とコイル205に必要以上に大きな巻き数が必要となることはないと考えられる。
以上から、本実施の形態におけるシステム200は、現実の設計においても妥当なサイズの構造となり、技術的に現実的なものとなることがわかる。したがって、本実施の形態は、現実的に製品としての製造が可能となる構造を採用しつつ、半田ボールに対するIRリフローを行うことなく半導体パッケージ217を実装基板201に実装することができ、半導体パッケージ217のペレット210が含む回路に充分な電力を供給して当該回路を動作させることができる。
次に、このシステム200の製造方法について説明する。半導体パッケージ217のパッケージ基板204の所望の位置に、コイル205が形成されるように、パッケージ基板204が有する配線層を延在する配線の配線パターンを設計しておく。そして、係るコイル205が形成されているパッケージ基板204を用意する。その上にペレット210等、必要な構成要素を公知の製造技術を用いて形成し、保護部材211でペレット210等を封止する。そして、コイル205が形成されている位置に基づいて、コイル205を形成する配線に囲まれるように、保護部材211からパッケージ基板204まで貫通する穴部212を、ドリルで形成する。また、あわせて、保護部材211とパッケージ基板204を貫通するよう、穴部213をドリルで形成する。これで半導体パッケージ217が製造される。半導体メーカは、上述したように、このように形成された半導体パッケージ217を顧客に出荷する。一方、顧客は、実装基板201にもコイル203が形成されるよう、実装基板201が有する配線層を延在する配線の配線パターンを設計しておき、コイル203が形成されている実装基板を用意する。そして、コイル203が形成されている位置に基づいて、コイル203を形成する配線に囲まれるように、実装基板201を貫通する穴部215をドリルで形成する。あわせて、実装基板201を貫通するように穴部216をドリルで形成する。そして、顧客は半導体パッケージの位置あわせを行って、上述した手法により、実装基板201に半導体パッケージ217を実装することでシステム200が形成される。
(第2の実施の形態)
次に、第2の実施の形態を説明する。図7は、本願発明の第2の実施の形態に係るシステム700を示している。第1の実施の形態と異なる点は、実装基板701の上に、複数の半導体パッケージ、すなわち第1の半導体パッケージ718と第2の半導体パッケージ719が積層されている点と、第2の半導体パッケージ719が、アンテナ717を有し、図示していないが、第1の半導体パッケージにも、アンテナ717と同様のアンテナを有している点である。以下、具体的にシステム700の構成を説明する。なお、第1の実施の形態の説明内容と重複する部分は適宜、省略する。
実装基板701には、第1の実施の形態と同様にコイル703が設けられ、交流電圧源702から交流電圧の供給を受ける。また、第1の実施の形態と同様に穴部711と712が形成されている。
実装基板701の上には、第1の半導体パッケージ718が形成されている。第1の半導体パッケージ718は、パッケージ基板704を有する。このパッケージ基板704は、第1の実施の形態と同様にコイル705が形成されており、さらには図示されていないが、電力の供給を受けて動作するペレットもパッケージ基板上に設けられている。また、ボンディングワイヤ等、ペレットとコイル705の電気的な接続に必要な構成要素も、図示されていないが、パッケージ基板704に設けられている。ただし、第1の実施の形態と異なり、パッケージ基板704上には、上述したアンテナ717と同様のアンテナが設けられており、このアンテナはパッケージ基板704に形成されたペレットが含む回路に接続されている。そして係るアンテナはペレットからの信号を無線にて放射し送信すると共に、受信した信号をペレットが含む回路に出力する。例えばこのアンテナは、パッケージ基板704上を延在する配線で形成された平面型のスパイラルアンテナである。そして、当該ペレットやアンテナを封止する保護部材706がパッケージ基板704上に設けられている。また、第1の実施の形態と同様に、穴部713と714が形成されており、穴部713と714は位置合わせの結果、穴部711と712と連結しているため、保護部材706、パッケージ基板704、実装基板701を貫通する穴部が形成されている。なお、実施の形態1と同様に、穴部713は保護部材を貫通する第1の穴部と、コイル705を形成する配線に囲まれ、パッケージ基板704を貫通する第2の穴部に分かれているものである。穴部714も同様に二つの穴部に分かれている。
第1の半導体パッケージ718が有する保護部材706の上に、第2の半導体パッケージ719が有するパッケージ基板707が設けられている。パッケージ基板707にも、第1の半導体パッケージ718のパッケージ基板704と同様にコイル708が設けられている。そしてこのコイル708は、パッケージ基板707上に設けられたペレット710に接続されている。その結果、ペレット710に形成された回路とコイル708が電気的に接続されている。一方、第1の実施の形態とは異なり、パッケージ基板707上には、アンテナ717が設けられている。このアンテナ717は、パッケージ基板707に形成されたペレット710が含む回路に接続されている。そして係るアンテナ717はペレット710からの信号を無線にて放射し送信すると共に、受信した信号をペレット710が含む回路に出力する。例えばこのアンテナ717は、パッケージ基板707上を延在する配線で形成された平面型のスパイラルアンテナである。そして、当該ペレット710やアンテナ717を封止する保護部材709がパッケージ基板707上に設けられている。また、第1の実施の形態と同様に、穴部715と716が形成されており、位置あわせによって穴部715と716は穴部713と714と連結している。結果的に、穴部715と716は実装基板701の穴部711と712とも連結している。したがって、保護部材709、パッケージ基板707、保護部材706、パッケージ基板704、実装基板701を貫通する穴部が形成されているとも言える。なお、第1の実施の形態と同様に、穴部715は保護部材709を貫通する穴部と、コイル708を形成する配線に囲まれ、パッケージ基板707を貫通する穴部の二つに分かれている。また穴部716も保護部材709を貫通する穴部と、パッケージ基板707を貫通する穴部とに分かれている。
そして第1の実施の形態と同様に、固定部材、例えば磁性体720が、それぞれの穴部711と712、713と714、715と716、を通っており、第1の半導体パッケージ718と第2の半導体パッケージ719が、実装基板701に実装されている。固定部材として磁性体を採用する場合、磁性体720は例えば第1の実施の形態と同様にフェライト鉄心である。
ここで、第2の実施の形態では、第1の半導体パッケージ718と第2の半導体パッケージ719を用いてシステム700を実現するため、第1の半導体パッケージ718のペレットが含む回路と、第2の半導体パッケージ719のペレット710が含む回路とを、電気的に接続する必要がある。係る電気的な接続が実現されることで、第1の半導体パッケージ718のペレットが含む回路と、第2の半導体パッケージ719のペレット710が含む回路との間で電気的な信号のやり取りが可能となり、所望の機能を実現するシステムが構築されるからである。
そこで、第2の実施の形態では、第1の半導体パッケージ718に設けられたアンテナと第2の半導体パッケージに設けられたアンテナ717とを無線で通信させることによって、第1の半導体パッケージ718のペレットが含む回路と、第2の半導体パッケージ719のペレット710が含む回路とを、電気的に接続する。すなわち、第1の半導体パッケージ718が有するアンテナは、第1の半導体パッケージ718が有するペレットが含む回路からの信号を放射して、第2の半導体パッケージ719のアンテナ717に送信する。そして当該アンテナ717は、第1の半導体パッケージが718有するアンテナからの信号を受信して、受信した信号をペレット710に含まれる回路に出力する。
また、同様に、アンテナ717は、ペレット710が含む回路からの信号を受けて放射し、第1の半導体パッケージ718が有するアンテナに出力する。当該アンテナは、アンテナ717から受信した信号を第1の半導体パッケージ718が有するペレットに含まれる回路に出力する。
このようにして、第1の半導体パッケージ718と第2の半導体パッケージ719の間で信号のやり取りが行われる。なお、無線でアンテナ間を通信させることになるため、それぞれのアンテナが出力される信号は、無線通信が可能となる周波数、例えば無線LANやBluetoothなどで使用されている2GHz程度の周波数を有する必要がある。なお、上述した非特許文献2が、240μ角のスパイラルアンテナが120μmの距離まで1.2GHz程度の周波数を用いた無線通信を行えることを示している。そこで、昨今の半導体パッケージを形成するそれぞれの部材の厚みに基づいて、図7に記載のシステム700における場合のアンテナ717と、第1の半導体パッケージ718に含まれるアンテナの大きさについて検討する。
例えば図7において、パッケージ基板704とパッケージ基板707の厚みは300μmである。そして、第1の半導体パッケージ718に含まれるペレットと、第2の半導体パッケージ719に含まれるペレット710の厚みは120μmである。そして保護部材706と保護部材709の厚みは200μmである。ここで、第1の半導体パッケージ718に含まれるアンテナはパッケージ基板704上に形成されており、第2の半導体パッケージ719に含まれるアンテナ717はパッケージ基板707上に形成されている。そうすると、これらのアンテナの距離は、互いを上下に対向させた場合に最短となり、保護部材706とパッケージ基板707の厚みを合計した500μmとなる。ここで、上述した非特許文献1において240μ角のスパイラルアンテナが120μmの距離まで無線通信を行えると開示していることを鑑みれば、第1の半導体パッケージ718に含まれるアンテナと第2の半導体パッケージ719に含まれるアンテナ717のそれぞれが、約1000μm角のスパイラルアンテナであれば、無線通信を行うことができることになる。
これらのアンテナが上下に対向させた配置でない場合には、当該アンテナ間の距離が増すため、アンテナのサイズを増大させる必要がある。しかし、第1の実施の形態でも述べたように、パッケージ基板704、707、保護部材706、709、は、それぞれ縦の長さと横の長さが10mmであるため、それぞれの半導体パッケージに設けられたスパイラルアンテナのサイズの増大には充分に対応できると考えられる。したがって、当該実施の形態も、技術的に実現可能であるものと言える。
また、図7では、二つの半導体パッケージが実装基板701上に積層され、実装されている例を示しているが、実装基板701上に積層される半導体パッケージは、二つ以上であってもよい。例えば図7の第2の半導体パッケージ719の上に、さらに第3の半導体パッケージを積層してもよい。この場合、第3の半導体パッケージのパッケージ基板上にも平面型のスパイラルアンテナを設ける。そして第3の半導体パッケージが含むアンテナは、第1の半導体パッケージ718が有するアンテナと第2の半導体パッケージ719が有するアンテナ717と無線通信を行う。ただし、例えば第3の半導体パッケージが有するアンテナと第1の半導体パッケージが有するアンテナとを無線で通信させる場合には、二つのアンテナ間の距離が増加するため、これらのアンテナのサイズによっては、二つのアンテナ間で直接に無線通信が行えない可能性もある。その場合は、例えば第2の半導体パッケージ719が有するアンテナ717を経由して、一旦、第2の半導体パッケージ719に設けた増幅回路で信号の強度を増幅して、第2の半導体パッケージ719に設けられたアンテナから第1の半導体パッケージ718が含むアンテナへ信号を伝送すればよい。
(第3の実施の形態)
図8は、第3の実施の形態におけるシステム800の構成を示す。なお、以下では、これまでの説明と重複する構成要素については説明を省略する。図8は、システム800の上視図である。図8では、実装基板801に複数の半導体パッケージが実装されており、それぞれ上視図においては各半導体パッケージが保護部材802、保護部材806、保護部材810で示されている。したがって、この図8から分かるように、第3の実施の形態では第2の実施の形態とは異なり、半導体パッケージが実装基板801の一主面の平面上に複数個、実装されている。保護部材802は、第2の実施の形態の保護部材709と同様に、図示されてはいないが、パッケージ基板上に設けられたペレット等を保護している。また、保護部材802の上面には穴部803と穴部804が形成され、当該保護部材802と図示されていないパッケージ基板を貫通している。そして実装基板801において、穴部803と穴部804に対応する位置に実装基板801を貫通する穴部が設けられている。そして保護部材802を有する半導体パッケージは、これらの穴部を通る固定部材805で実装基板801に固定されている。
保護部材806も第2の実施の形態の保護部材709と同様に、図示されてはいないが、パッケージ基板上に設けられたペレット等を保護している。したがって、図8においては、保護部材806の上面には穴部808と穴部809が形成され、保護部材806と図示されていないパッケージ基板を貫通している。そして実装基板801において、穴部808と穴部809に対応する位置に実装基板801を貫通する穴部が設けられている。そして保護部材806を有する半導体パッケージは、これらの穴部を通る固定部材807で実装基板801に固定されている。
ただし、保護部材802と保護部材806に対応するパッケージ基板には、第2の実施の形態とは異なる形状のアンテナが設けられている。すなわち、第3の実施の形態では、図9に示すようなアンテナ901と902が設けられる。ここで、図9では、保護部材806を有する半導体パッケージの穴部808、809や固定部材807の図示は省略されているが、実際には図8に示されるように、保護部材806を有する半導体パッケージには穴部808や809が形成され、固定部材807が設けられているものとする。この場合、これまでに説明した実施の形態と同様に、保護部材806を有する半導体パッケージには、穴部808や穴部809を通る固定部材807を囲むように、パッケージ基板内にコイルが設けられている。そして、実装基板内にも、電源ICと接続された別途のコイルが設けられ、固定部材807は実装基板内に設けられたこの別途のコイルに囲まれている。そして、これまでの実施の形態と同様に、保護部材806を含む半導体パッケージのパッケージ基板内に設けられたコイルを介して、保護部材806を有する半導体パッケージのペレットが含む回路に電力が供給されるものとする。ここで、固定部材に関しては、固定部材805が、固定部材807が一体となって閉ループ形状あるいは開ループ形状を形成していてもよい。こうすれば、実装基板内に、電源ICと接続された別途のコイルを設ける必要がなくなる。
図9では、保護部材802を含む半導体パッケージが、アンテナ901を有する。そして保護部材806を含む半導体パッケージが、アンテナ902を有する。第2の実施の形態では、それぞれの半導体パッケージを電気的に接続するためのアンテナが、各半導体パッケージが有するパッケージ基板上に平面型スパイラルアンテナとして形成されていた。しかし、第3の実施の形態ではそれぞれの半導体パッケージが実装基板801の平面上に実装されるため、アンテナの形状が第2の実施の形態と異なっている。具体的には、保護部材802を含む半導体パッケージと、保護部材806を含む半導体パッケージとの間で、信号のやり取りを行う必要があるため、アンテナ901とアンテナ902のスパイラル形状が向かい合っている。そのため、アンテナ901、902のそれぞれは、それぞれの半導体パッケージが有するパッケージ基板上を延在する配線だけで形成されるのではなく、それぞれの半導体パッケージが有するパッケージ基板の内部の配線層を延在する配線も用いられ形成されている。このようにアンテナ901とアンテナ902を形成することで、アンテナ間で通信が可能となる距離を効果的に稼ぐことができ、アンテナ901と902の間で無線通信が可能となる。したがって、保護部材802を含む半導体パッケージと保護部材806を含む半導体パッケージの間で信号のやり取りが可能となる。ゆえに二つの半導体パッケージが実装基板801の一主面の平面上に実装される場合でも、本願発明を実施することができる。
一方で、図8を再び参照すると、実装基板801上に実装され、保護部材810を含む半導体パッケージは、穴部や固定部材が設けられていない。これは、保護部材810を含む半導体パッケージが、本願発明を実施していない従来技術相当の半導体パッケージであることを想定している。例えば、この保護部材810を含む半導体パッケージが、本願発明を実施していない他社の半導体パッケージであることが想定される。この場合であっても、システム800を動作させるにあたっては、保護部材802を含む半導体パッケージと、保護部材810を含む半導体パッケージとの間で、信号のやり取りを行わなければならない。システム800は、実装基板801上に実装された半導体パッケージのそれぞれが含む回路のそれぞれが、相互に信号を交換しあって動作するからである。
ここで、保護部材810を含む半導体パッケージは、図1に示したように半田ボールを用いて実装基板801に実装されている。そうすると、図9に示したような、保護部材803を含む半導体パッケージと保護部材806を含む半導体パッケージの間をアンテナ901とアンテナ902を用いて無線で電気的に接続するという手法は採用できない。
そこで、この場合は、保護部材802を含む半導体パッケージがアンテナを用いて出力する信号を、実装基板801に設けられたスパイラルアンテナで受信して、受信した当該信号を半田ボールを介した経路で保護部材810を含む半導体パッケージに伝達するようにすればよい。すなわち、図示はしていないが、実装基板801には、図7のコイル703のような形状のスパイラルアンテナが設けられている。そして、保護部材802を含む半導体パッケージのパッケージ基板上には、図7のアンテナ717のような形状のスパイラルアンテナが設けられている。そして、実装基板801に設けられた当該スパイラルアンテナのスパイラル形状と、図7のアンテナ717のように保護部材802を含む半導体パッケージに設けられた当該スパイラルアンテナのスパイラル形状は、向かい合っている。このような構成とすることで、保護部材802を含む半導体パッケージが出力する信号を実装基板801で受信した後に保護部材810を含む半導体パッケージに伝達することができる。
保護部材806を含む半導体パッケージと保護部材810を含む半導体パッケージとの間の電気的な接続についても同様である。ただし、実装基板801に設けられ、保護部材802を含む半導体パッケージからの信号を受信するアンテナと、保護部材806を含む半導体パッケージが距離的に通信可能である場合には、保護部材806を含む半導体パッケージに対応するスパイラルアンテナをわざわざ実装基板801に別途設けなくてもよい。
以上、本発明に係る実施の形態を説明してきたが、当業者が想定し得る他の変形例も、本実施の形態に含まれる。また、本発明の権利範囲は、特許請求の範囲で定められるのであり、実施の形態の説明の記載に限定して解釈されてはならない。
10 BGA
11 実装基板
13 パッケージ基板
14 半導体素子
15 保護部材
16 半田ボール
17 コア基材
18 ソルダーレジスト
21 ボンディングワイヤ
25 コア基材
26 ソルダーレジスト
200 システム
201 実装基板
202 交流電圧源(電源IC)
203 コイル
204 パッケージ基板
205 コイル
206 電極パッド
207 電極パッド
208 ボンディングワイヤ
209 ボンディングワイヤ
210 ペレット
211 保護部材
212 穴部
213 穴部
214 固定部材
215 穴部
216 穴部
217 半導体パッケージ
218 追加穴部
700 システム
701 実装基板
702 交流電圧源
703 コイル
704 パッケージ基板
705 コイル
706 保護部材
707 パッケージ基板
708 コイル
709 保護部材
710 ペレット
711 穴部
712 穴部
713 穴部
714 穴部
715 穴部
716 穴部
717 アンテナ
718 半導体パッケージ
719 半導体パッケージ
801 実装基板
802 保護部材
803 穴部
804 穴部
805 固定部材
806 保護部材
807 固定部材
808 穴部
809 穴部
810 保護部材
901 アンテナ
902 アンテナ

Claims (17)

  1. 磁束の変動に応答して流れる誘導電流に基づいて電力を供給するコイル、を含むパッケージ基板と、
    前記パッケージ基板上に設けられ、前記コイルから供給される電力に基づき動作する回路を含むペレットと、
    前記パッケージ基板を覆い、少なくとも前記ペレットを保護する保護部材と、
    前記保護部材を貫通する第1の穴部と、
    前記コイルを形成する配線に囲まれており、前記パッケージ基板を貫通する第2の穴部と、
    を有することを特徴とする半導体パッケージ。
  2. 前記第1及び第2の穴部は、前記半導体パッケージを実装基板に固定する固定部材を内部に通すための穴部であることを特徴とする請求項1に記載の半導体パッケージ。
  3. 前記ペレットが含む前記回路と電気的に接続され、信号の送信と受信を行うことが可能なアンテナをさらに有することを特徴とする請求項2に記載の半導体パッケージ。
  4. 前記コイルは、前記パッケージ基板が有する面の内、前記ペレットと向き合う上面及び前記上面と対向する下面の間に形成されている配線層を延在する配線により形成されていることを特徴とする請求項2に記載の半導体パッケージ。
  5. 前記配線層は複数の層からなり、前記コイルの一巻き目の配線は前記配線層が有する一の層に延在しており、前記コイルの二巻き目の配線は前記一の層とは異なる層に延在していることを特徴とする請求項4に記載の半導体パッケージ。
  6. 前記コイル、前記パッケージ基板、前記ペレット、前記保護部材、前記アンテナはそれぞれ第1コイル、第1パッケージ基板、第1ペレット、第1保護部材、第1アンテナであって、
    前記第1保護部材上に設けられ、磁束の変動に応答して流れる誘導電流に基づいて電力を供給する第2コイルを含む第2パッケージ基板と、
    前記第2パッケージ基板上に設けられ、前記第2コイルから供給される電力に基づき動作する回路を含む第2ペレットと、
    前記第2パッケージ基板を覆い、少なくとも前記第2ペレットを保護する第2保護部材と、
    前記第2保護部材を貫通する第3の穴部と、
    前記第2コイルを形成する配線に囲まれており、前記第2パッケージ基板を貫通する第4の穴部と、
    前記第2ペレットが含む回路と電気的に接続され、信号の送信と受信を行うことが可能な第2アンテナと、
    をさらに有することを特徴とする請求項3に記載の半導体パッケージ。
  7. 前記第1アンテナと第2アンテナとの間で信号の送受信が行われることを特徴とする請求項6に記載の半導体パッケージ。
  8. 前記第1アンテナ及び第2アンテナのそれぞれはスパイラルアンテナであり、それぞれのスパイラルの形状が向かい合っていることを特徴とする請求項7に記載の半導体パッケージ。
  9. 前記第3および第4の穴部は、前記半導体パッケージを実装基板に固定する固定部材を通すための穴部であることを特徴とする請求項6に記載の半導体パッケージ。
  10. 前記第1の穴部とは別に設けられ、前記保護部材を貫通する第5の穴部と、前記第2の穴部とは別に設けられ、前記パッケージ基板を貫通する第6の穴部をさらに有し、
    前記第6の穴部が、前記コイルを形成する配線に囲まれていることを特徴とする請求項1に記載の半導体パッケージ。
  11. 前記コイルに流れる前記誘導電流は、前記半導体パッケージを実装する実装基板に形成されるコイルから生じる磁束の変動に基づくことを特徴とする請求項1に記載の半導体パッケージ。
  12. 前記固定部材は磁性体であることを特徴とする請求項2に記載の半導体パッケージ。
  13. 電圧が供給される第1コイルを含む実装基板と、
    前記実装基板上に設けられ、前記電圧の変化に基づく磁束の変動に応答して流れる誘導電流に基づいて、電力を供給する第2コイル、を含むパッケージ基板と、
    前記パッケージ基板上に設けられ、前記第2コイルから供給される電力に基づき動作する回路を含むペレットと、
    前記パッケージ基板を覆い、少なくとも前記ペレットを保護する保護部材と、
    前記保護部材を貫通する第1の穴部と、
    前記第2コイルを形成する配線に囲まれており、前記パッケージ基板を貫通する第2の穴部と、
    前記第1コイルを形成する配線に囲まれており、前記実装基板を貫通する第3の穴部と、
    前記第1ないし第3の穴部のそれぞれの内部を通り、前記パッケージ基板と前記保護部材を前記実装基板に固定する固定部材と、
    を有することを特徴とするシステム。
  14. 前記ペレットが含む前記回路と電気的に接続され、信号の送信と受信を行うことが可能なアンテナをさらに有することを特徴とする請求項13に記載のシステム。
  15. 前記固定部材は、第1ないし第3の穴部のそれぞれの内部を通る閉ループ形状または開ループ形状の磁性体であることを特徴とする請求項13に記載のシステム。
  16. 前記パッケージ基板、前記ペレット、前記保護部材、前記固定部材、前記アンテナはそれぞれ第1パッケージ基板、第1ペレット、第1保護部材、第1固定部材、第1アンテナであって、
    前記実装基板が有する面の内、前記第1パッケージ基板が設けられている平面上に設けられ、前記電圧の変化に基づく磁束の変動に応答して流れる誘導電流に基づいて、電力を供給する第3コイル、を含む第2パッケージ基板と、
    前記第2パッケージ基板上に設けられ、前記第3コイルから供給される電力に基づき動作する回路を含む第2ペレットと、
    前記第2パッケージ基板に対して設けられると共に、前記第2ペレットが含む回路と電気的に接続され、信号の送信と受信を行うことが可能な第2アンテナと、
    前記第2パッケージ基板を覆い、少なくとも前記第2ペレットを保護する第2保護部材と、
    前記第2保護部材を貫通する第4の穴部と、
    前記第3コイルを形成する配線に囲まれており、前記第2パッケージ基板を貫通する第5の穴部と、
    前記実装基板を貫通する第6の穴部と、
    前記第4ないし第6の穴部のそれぞれの内部を通り、前記第2パッケージ基板と前記第2保護部材を前記実装基板に固定する第2固定部材と、
    をさらに有することを特徴とする請求項14に記載のシステム。
  17. 前記実装基板に含まれ前記電圧が供給される第4コイルをさらに有し、前記第2固定部材は前記第4コイルを形成する配線に囲まれていることを特徴とする請求項16に記載のシステム。
JP2009257318A 2009-11-10 2009-11-10 半導体パッケージ及びシステム Expired - Fee Related JP5341717B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009257318A JP5341717B2 (ja) 2009-11-10 2009-11-10 半導体パッケージ及びシステム
US12/926,131 US8310035B2 (en) 2009-11-10 2010-10-27 Semiconductor package and system
US13/655,309 US8723301B2 (en) 2009-11-10 2012-10-18 Semiconductor package and system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009257318A JP5341717B2 (ja) 2009-11-10 2009-11-10 半導体パッケージ及びシステム

Publications (2)

Publication Number Publication Date
JP2011103347A JP2011103347A (ja) 2011-05-26
JP5341717B2 true JP5341717B2 (ja) 2013-11-13

Family

ID=43973544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009257318A Expired - Fee Related JP5341717B2 (ja) 2009-11-10 2009-11-10 半導体パッケージ及びシステム

Country Status (2)

Country Link
US (2) US8310035B2 (ja)
JP (1) JP5341717B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5341717B2 (ja) * 2009-11-10 2013-11-13 ルネサスエレクトロニクス株式会社 半導体パッケージ及びシステム
US10381720B2 (en) * 2010-12-08 2019-08-13 Nxp B.V. Radio frequency identification (RFID) integrated circuit (IC) and matching network/antenna embedded in surface mount devices (SMD)
JP6135690B2 (ja) * 2015-02-06 2017-05-31 トヨタ自動車株式会社 半導体チップと、その半導体チップにボンディングされるワイヤの断線検出方法
US10269734B2 (en) * 2015-07-16 2019-04-23 Ultramemory Inc. Semiconductor element
CN106920786B (zh) 2016-03-16 2018-11-06 三星半导体(中国)研究开发有限公司 集成电源模块的封装件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4859807A (en) * 1985-07-19 1989-08-22 Kollmorgen Technologies Corporation Wire scribed circuit boards and method of manufacture
US5028983A (en) * 1988-10-28 1991-07-02 International Business Machines Corporation Multilevel integrated circuit packaging structures
JPH07161865A (ja) 1993-12-06 1995-06-23 Toshiba Corp 表面実装形半導体パッケージと、このパッケージを有する回路装置
JP3305843B2 (ja) * 1993-12-20 2002-07-24 株式会社東芝 半導体装置
JP3649111B2 (ja) * 2000-10-24 2005-05-18 株式会社村田製作所 高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置
JP2002329976A (ja) * 2001-04-26 2002-11-15 Kyocera Corp 多層配線基板
WO2003084296A1 (fr) * 2002-03-28 2003-10-09 Fujitsu Limited Procede de correction des caracteristiques de transmission en circuit, sa structure de correction, et support de cone utilise pour la structure de correction
JP2004064851A (ja) 2002-07-26 2004-02-26 Matsushita Electric Ind Co Ltd 開閉部を有する電気機器
JP2005347369A (ja) * 2004-06-01 2005-12-15 Renesas Technology Corp 半導体装置およびその製造方法
JP4752369B2 (ja) * 2004-08-24 2011-08-17 ソニー株式会社 半導体装置および基板
JP2007012690A (ja) 2005-06-28 2007-01-18 Fujifilm Holdings Corp ボールグリッドアレイパッケージの実装構造
JP2007157985A (ja) 2005-12-05 2007-06-21 Sogo Keiso Kk 非接触タイプの電源供給システム
JP4913640B2 (ja) * 2007-03-19 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
JP2009252893A (ja) * 2008-04-03 2009-10-29 Elpida Memory Inc 半導体装置
JP5291381B2 (ja) * 2008-05-19 2013-09-18 ルネサスエレクトロニクス株式会社 半導体パッケージ
JP5614286B2 (ja) * 2009-01-28 2014-10-29 日立金属株式会社 半導体装置及び電源回路
JP5341717B2 (ja) * 2009-11-10 2013-11-13 ルネサスエレクトロニクス株式会社 半導体パッケージ及びシステム

Also Published As

Publication number Publication date
US20110108975A1 (en) 2011-05-12
US8723301B2 (en) 2014-05-13
US20130037928A1 (en) 2013-02-14
US8310035B2 (en) 2012-11-13
JP2011103347A (ja) 2011-05-26

Similar Documents

Publication Publication Date Title
US8664745B2 (en) Integrated inductor
JP5341717B2 (ja) 半導体パッケージ及びシステム
US8604570B2 (en) Integrated electronic device with transceiving antenna and magnetic interconnection
JPWO2009113373A1 (ja) 半導体装置
EP2752860A2 (en) Multi-layered magnetic shields
JP5448675B2 (ja) プローブカード及びそれを用いた半導体ウェーハの検査方法
US10991654B2 (en) Inductive connection structure for use in an integrated circuit
JP6642006B2 (ja) コイル部品及びこれを備える回路基板
CN106066420A (zh) 电流检测设备
JP6919194B2 (ja) コイル部品及びこれを備える回路基板
JP2011185914A (ja) 電流センサ
TWI734616B (zh) 電子封裝件及其製法
JP2011145273A (ja) 電流センサ
US20110273261A1 (en) Magnetically Shielded Inductor Structure
JP2015052471A (ja) センサ装置
JP2017017140A (ja) コイル部品
US9872410B2 (en) Inductor
JP4581016B2 (ja) 半導体チップ実装体、半導体チップ実装体の製造方法および電子機器
JP2010016250A (ja) 半導体装置
JP2006178713A (ja) 情報処理装置
CN216412855U (zh) 一种屏蔽结构及电磁器件
TW201822224A (zh) 電子模組
CN110690201A (zh) 半导体封装装置及其制造方法
US20240096818A1 (en) Shielding for reducing electromagnetic interference and magnetic interference and methods for forming the same
JP2018025569A (ja) センサ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130808

R150 Certificate of patent or registration of utility model

Ref document number: 5341717

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees