JP5336101B2 - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法 Download PDFInfo
- Publication number
- JP5336101B2 JP5336101B2 JP2008094596A JP2008094596A JP5336101B2 JP 5336101 B2 JP5336101 B2 JP 5336101B2 JP 2008094596 A JP2008094596 A JP 2008094596A JP 2008094596 A JP2008094596 A JP 2008094596A JP 5336101 B2 JP5336101 B2 JP 5336101B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- main surface
- transparent insulating
- insulating substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 300
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 229910052710 silicon Inorganic materials 0.000 claims description 132
- 239000010703 silicon Substances 0.000 claims description 132
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 130
- 239000010409 thin film Substances 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 58
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 33
- 239000010453 quartz Substances 0.000 claims description 29
- 238000005468 ion implantation Methods 0.000 claims description 28
- 239000010408 film Substances 0.000 claims description 19
- 239000007789 gas Substances 0.000 claims description 18
- 239000012530 fluid Substances 0.000 claims description 13
- 238000007788 roughening Methods 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 13
- 230000003746 surface roughness Effects 0.000 claims description 12
- 238000002834 transmittance Methods 0.000 claims description 11
- 239000001257 hydrogen Substances 0.000 claims description 10
- 229910052739 hydrogen Inorganic materials 0.000 claims description 10
- -1 hydrogen ions Chemical class 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 description 17
- 238000011282 treatment Methods 0.000 description 16
- 238000001994 activation Methods 0.000 description 12
- 230000004913 activation Effects 0.000 description 11
- 238000002513 implantation Methods 0.000 description 9
- 239000002245 particle Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000002679 ablation Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 6
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 6
- 239000000428 dust Substances 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000006061 abrasive grain Substances 0.000 description 3
- 229910002092 carbon dioxide Inorganic materials 0.000 description 3
- 239000001569 carbon dioxide Substances 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- 238000007711 solidification Methods 0.000 description 3
- 230000008023 solidification Effects 0.000 description 3
- 238000000859 sublimation Methods 0.000 description 3
- 230000008022 sublimation Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/964—Roughened surface
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/967—Semiconductor on specified insulator
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
本発明は、ＳＯＩ基板の製造方法に関し、特には、透明絶縁性基板の一方の主表面上にシリコン薄膜が形成されたＳＯＩ基板の製造方法に関するものである。
半導体デバイスの更なる高性能化を図るために、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ、絶縁体上のシリコン）基板が近年注目を浴びている。また、ＳＯＩ基板の一種であり、支持基板（ハンドルウエーハ）がシリコンではない、Ｓｉｌｉｃｏｎ ｏｎ ｑｕａｒｔｚ（ＳＯＱ）基板や、Ｓｉｌｉｃｏｎ ｏｎ ｇｌａｓｓ（ＳＯＧ）基板なども、それぞれＴＦＴ−ＬＣＤや高周波（ＲＦ）デバイス、その他ＭＥＭＳ製品などへの応用が期待されている（特許文献１参照）。
上記ＳＯＱ基板などは、例えば、シリコン基板をドナーウエーハとし、石英基板をハンドルウエーハとして、これらの異種基板を貼り合わせて製造する方法が提案されている。このようにして作製された貼り合わせ基板において、石英基板は透明なため、シリコン基板同士を貼り合わせて製造される、通常のＳＯＩ基板とは異なるプロセス・評価上の問題が生じる場合がある。
このような問題の一つとして、ＳＯＱ基板等の、透明絶縁性基板上にシリコン薄膜が形成されたＳＯＩ基板（以下、透明ＳＯＩ基板と略称することがある）を装置上で搬送する際、基板を認識する光センサーに認識されにくいなどの問題があった。
このような問題の一つとして、ＳＯＱ基板等の、透明絶縁性基板上にシリコン薄膜が形成されたＳＯＩ基板（以下、透明ＳＯＩ基板と略称することがある）を装置上で搬送する際、基板を認識する光センサーに認識されにくいなどの問題があった。
本発明は、このような問題点に鑑みてなされたものであり、一方の主表面上にシリコン薄膜が形成された透明絶縁性基板であり、該シリコン薄膜が形成された側とは反対側の主表面が粗らされたＳＯＩ基板を、金属不純物やパーティクルの発生を簡便な方法により抑制して製造する方法を提供することを目的とする。
本発明は、上記課題を解決するためになされたもので、透明絶縁性基板の一方の主表面である第一主表面上にシリコン薄膜が形成されており、前記透明絶縁性基板の第一主表面とは反対側の主表面である第二主表面が粗れているＳＯＩ基板を製造する方法であって、少なくとも、透明絶縁性基板を準備する工程と、前記透明絶縁性基板の少なくとも前記第一主表面を鏡面加工する工程と、前記透明絶縁性基板の第一主表面上にシリコン薄膜を形成する工程とを含むＳＯＩ基板の製造方法において、前記透明絶縁性基板の第二主表面をレーザーを用いて加工して粗面化するレーザー加工工程を有するＳＯＩ基板の製造方法を提供する。
このように、透明絶縁性基板の第二主表面の粗面化をレーザーを用いて行えば、簡便な方法により、金属不純物やパーティクルの発生を抑制して粗面化を行うことができる。その結果、上記のＳＯＩ基板の製造方法によれば、一方の主表面上にシリコン薄膜が形成された透明絶縁性基板であり、該シリコン薄膜が形成された側とは反対側の主表面が粗らされたＳＯＩ基板を、金属不純物やパーティクルの発生を簡便な方法により抑制して製造することができる。
そして、このようにして製造されたＳＯＩ基板であれば、透明絶縁性基板の裏面が粗れているので、光センサーを用いた認識装置からの信号を散乱させることによって、認識装置に基板が認識されないとの弊害を防止することができる。また、基板搬送時の滑りなどを防止することもできる。
そして、このようにして製造されたＳＯＩ基板であれば、透明絶縁性基板の裏面が粗れているので、光センサーを用いた認識装置からの信号を散乱させることによって、認識装置に基板が認識されないとの弊害を防止することができる。また、基板搬送時の滑りなどを防止することもできる。
この場合、前記レーザーを用いた加工は、ＣＯ２レーザーによって、前記透明絶縁性基板の表面を相転移させることにより行うことができる。
このように、ＣＯ２（炭酸ガス）レーザーを用いて、透明絶縁性基板表面の溶融、凝固、昇華等の相転移により、透明絶縁性基板の第二主表面を粗面化する手法であれば、本発明のように、透明な基板に加工する場合であっても、容易に粗面化加工することができる。
このように、ＣＯ２（炭酸ガス）レーザーを用いて、透明絶縁性基板表面の溶融、凝固、昇華等の相転移により、透明絶縁性基板の第二主表面を粗面化する手法であれば、本発明のように、透明な基板に加工する場合であっても、容易に粗面化加工することができる。
また前記レーザーを用いた加工は、前記透明絶縁性基板の第二主表面に流動性物質を接触させ、レーザーを前記透明絶縁性基板の第一主表面側から照射して前記流動性物質をアブレーションすることにより行うこともできる。
このような手法により、流動性物質を介して間接的に透明絶縁性基板の第二主表面を粗面化する方法によっても、本発明のように、透明な基板に加工を施す場合であっても容易に粗面化加工することができる。
このような手法により、流動性物質を介して間接的に透明絶縁性基板の第二主表面を粗面化する方法によっても、本発明のように、透明な基板に加工を施す場合であっても容易に粗面化加工することができる。
また、本発明に係るＳＯＩ基板の製造方法では、前記レーザー加工工程を、少なくとも前記シリコン薄膜形成工程よりも後に行うことができ、あるいは、前記透明絶縁性基板を準備する工程よりも後、前記シリコン薄膜形成工程よりも前に行うことができる。
このように、本発明におけるレーザー加工工程は、シリコン薄膜の形成後でも形成前でも行うことができ、その他の製造条件等に応じて、適宜設定することができる。
このように、本発明におけるレーザー加工工程は、シリコン薄膜の形成後でも形成前でも行うことができ、その他の製造条件等に応じて、適宜設定することができる。
また、前記透明絶縁性基板の第一主表面の鏡面加工は、表面粗さがＲＭＳ値で０．７ｎｍ未満となるように行うことが好ましい。
このように、透明絶縁性基板の第一主表面の鏡面加工を、表面粗さがＲＭＳ値で０．７ｎｍ未満となるように行えば、第一主表面は十分に平坦となるのでその上にシリコン薄膜を形成しやすくすることができる。
このように、透明絶縁性基板の第一主表面の鏡面加工を、表面粗さがＲＭＳ値で０．７ｎｍ未満となるように行えば、第一主表面は十分に平坦となるのでその上にシリコン薄膜を形成しやすくすることができる。
また、前記透明絶縁性基板の第二主表面のレーザー加工は、前記透明絶縁性基板の主表面に対する垂直方向での２５０〜８００ｎｍの波長域の光の平均透過率が１０％以下となるように行うことが好ましい。
このように、透明絶縁性基板の第二主表面のレーザー加工を、透明絶縁性基板の主表面に対する垂直方向での２５０〜８００ｎｍの波長域の光の平均透過率が１０％以下となるように行えば、より確実に基板認識装置に認識させることができる。
このように、透明絶縁性基板の第二主表面のレーザー加工を、透明絶縁性基板の主表面に対する垂直方向での２５０〜８００ｎｍの波長域の光の平均透過率が１０％以下となるように行えば、より確実に基板認識装置に認識させることができる。
また、本発明に係るＳＯＩ基板の製造方法では、前記シリコン薄膜の形成を、少なくとも、シリコン基板または表面に酸化膜を形成したシリコン基板に、表面から水素イオンまたは希ガスイオンあるいはこれらの両方を注入してイオン注入層を形成し、前記シリコン基板または表面に酸化膜を形成したシリコン基板のイオン注入した面と、前記透明絶縁性基板の第一主表面を密着させて貼り合わせ、前記イオン注入層を境界として、前記シリコン基板または表面に酸化膜を形成したシリコン基板を剥離して薄膜化し、前記透明絶縁性基板の第一主表面上にシリコン薄膜を形成して行うことができる。
このように、シリコン薄膜の形成を、イオン注入後にイオン注入層を境界として剥離することにより行えば、薄く結晶性の高いシリコン薄膜を形成することができる。
このように、シリコン薄膜の形成を、イオン注入後にイオン注入層を境界として剥離することにより行えば、薄く結晶性の高いシリコン薄膜を形成することができる。
また、前記透明絶縁性基板を、石英基板、ガラス基板、サファイア基板のいずれかとすることができる。
本発明のＳＯＩ基板の製造方法で使用する透明絶縁性基板は、作製する半導体デバイスの目的に応じて、これらの中から適宜選択することができる。
本発明のＳＯＩ基板の製造方法で使用する透明絶縁性基板は、作製する半導体デバイスの目的に応じて、これらの中から適宜選択することができる。
本発明のＳＯＩ基板の製造方法によれば、透明絶縁性基板上にシリコン薄膜が形成されたＳＯＩ基板（透明ＳＯＩ基板）であり、裏面（シリコン薄膜が形成されていない方の主表面）が粗らされたＳＯＩ基板を、金属不純物やパーティクルの発生を簡便な方法により抑制して製造することができる。
そして、このようにして製造されたＳＯＩ基板であれば、透明絶縁性基板の裏面の表面粗さが大きいため、光センサーを用いた認識装置からの信号を散乱させることによって、認識装置に基板を認識させることができる。また、基板搬送時の滑りなどを防止することもできる。
そして、このようにして製造されたＳＯＩ基板であれば、透明絶縁性基板の裏面の表面粗さが大きいため、光センサーを用いた認識装置からの信号を散乱させることによって、認識装置に基板を認識させることができる。また、基板搬送時の滑りなどを防止することもできる。
以下、本発明についてより詳細に説明する。
前述のように、従来、ＳＯＱ基板等の、透明絶縁性基板上にシリコン薄膜を形成したＳＯＩ基板は、装置上でＳＯＱ基板を搬送する際などにおいて、基板を認識する光センサーに認識されにくいなどの問題があった。
前述のように、従来、ＳＯＱ基板等の、透明絶縁性基板上にシリコン薄膜を形成したＳＯＩ基板は、装置上でＳＯＱ基板を搬送する際などにおいて、基板を認識する光センサーに認識されにくいなどの問題があった。
このような問題点に対し、本発明者らは、透明絶縁性基板上にシリコン薄膜を形成したＳＯＩ基板（透明ＳＯＩ基板）の裏面、すなわち、透明絶縁性基板のシリコン薄膜が形成された主表面とは反対側の主表面を粗らすことにより、光センサーなどを用いた基板認識装置において、認識装置からの信号を散乱させることができ、基板を認識しやすくすることを見出した。
しかし、このような基板の粗れた面には砥粒などが多く入り込んでおり、金属不純物が発生したり、パーティクルが発生したりする問題があった。そこで、基板をエッチングすることが考えられるが、基板全体をエッチングすると、粗らされた面とは反対側の側もエッチングされて、平坦度が悪化したり、シリコン薄膜形成後の基板であれば、シリコン薄膜が剥離する等の問題が生じた。
本発明者らは、このような問題点に対し、透明絶縁性基板の裏面をレーザーを用いて粗面化する方法であれば、シリコン薄膜を形成する面に影響を及ぼさず、簡便な方法により、金属不純物やパーティクルの発生が抑制された透明ＳＯＩ基板を製造できることに想到し、本発明を完成させた。
しかし、このような基板の粗れた面には砥粒などが多く入り込んでおり、金属不純物が発生したり、パーティクルが発生したりする問題があった。そこで、基板をエッチングすることが考えられるが、基板全体をエッチングすると、粗らされた面とは反対側の側もエッチングされて、平坦度が悪化したり、シリコン薄膜形成後の基板であれば、シリコン薄膜が剥離する等の問題が生じた。
本発明者らは、このような問題点に対し、透明絶縁性基板の裏面をレーザーを用いて粗面化する方法であれば、シリコン薄膜を形成する面に影響を及ぼさず、簡便な方法により、金属不純物やパーティクルの発生が抑制された透明ＳＯＩ基板を製造できることに想到し、本発明を完成させた。
本明細書中では、透明絶縁性基板の主表面のうち、シリコン薄膜を形成する側の主表面を、便宜上、「第一主表面」とし、第一主表面と反対側の主表面を「第二主表面」と呼ぶ。
本発明の全体の流れを説明すると、透明絶縁性基板を準備する工程と、透明絶縁性基板の一方の主表面（第一主表面）を鏡面加工する工程と、該鏡面加工した第一主表面上にシリコン薄膜を形成する工程とにより、透明ＳＯＩ基板を製造する。裏面が粗面化された透明ＳＯＩ基板を製造するには、いずれかの段階で第二主表面を粗面化する必要があるが、本発明では、この第二主表面の粗面化を、レーザーを用いて加工することによる。そして、本発明においては、この第二主表面側のレーザー加工による粗面化は、シリコン薄膜の形成後でも形成前でも行うことができる。
本発明の全体の流れを説明すると、透明絶縁性基板を準備する工程と、透明絶縁性基板の一方の主表面（第一主表面）を鏡面加工する工程と、該鏡面加工した第一主表面上にシリコン薄膜を形成する工程とにより、透明ＳＯＩ基板を製造する。裏面が粗面化された透明ＳＯＩ基板を製造するには、いずれかの段階で第二主表面を粗面化する必要があるが、本発明では、この第二主表面の粗面化を、レーザーを用いて加工することによる。そして、本発明においては、この第二主表面側のレーザー加工による粗面化は、シリコン薄膜の形成後でも形成前でも行うことができる。
以下、図面を参照して本発明の実施形態をさらに具体的に説明するが、本発明はこれらに限定されるものではない。
図１は、本発明のＳＯＩ基板の製造方法の一例（第一の態様）を示すフロー図である。
ここでは、第二主表面側のレーザー加工による粗面化を、シリコン薄膜の形成後に行う例を説明する。
図１は、本発明のＳＯＩ基板の製造方法の一例（第一の態様）を示すフロー図である。
ここでは、第二主表面側のレーザー加工による粗面化を、シリコン薄膜の形成後に行う例を説明する。
まず、図１（ａ）に示したように、透明絶縁性基板１０を準備する（工程１−ａ）。例えば、石英インゴットからスライスして切り出された石英基板を用いることができる。
なお、本発明が適用できる透明絶縁性基板の種類は特に限定されるものではないが、例えば、石英基板、ガラス基板、サファイア基板のいずれかとすることができ、ＳＯＩ基板とした後、作製する半導体デバイスの目的等に応じて適宜選択することができる。
なお、本発明が適用できる透明絶縁性基板の種類は特に限定されるものではないが、例えば、石英基板、ガラス基板、サファイア基板のいずれかとすることができ、ＳＯＩ基板とした後、作製する半導体デバイスの目的等に応じて適宜選択することができる。
次に、図１（ｂ）に示したように、透明絶縁性基板の少なくとも一方の主表面を鏡面加工する（工程１−ｂ）。ここで鏡面加工した主表面が、シリコン薄膜を形成しようとする側の主表面、すなわち、第一主表面１１となる。この鏡面加工の方法は特に限定されず、ラッピング、エッチング、研磨等を適宜組み合わせて加工する。
もう一方の主表面、すなわち、第二主表面１２には、少なくとも発塵を抑制するための処理を施すことが望ましい。具体的には、ラッピング後にエッチングを行うなどして、パーティクル等の発生を抑制することができる。また、第一主表面と同様に鏡面加工を行ってもよい。この場合、第一主表面１１と第二主表面１２とに対し同時に加工を行う両面研磨等の手法を用いてもよい。
もう一方の主表面、すなわち、第二主表面１２には、少なくとも発塵を抑制するための処理を施すことが望ましい。具体的には、ラッピング後にエッチングを行うなどして、パーティクル等の発生を抑制することができる。また、第一主表面と同様に鏡面加工を行ってもよい。この場合、第一主表面１１と第二主表面１２とに対し同時に加工を行う両面研磨等の手法を用いてもよい。
なお、透明絶縁性基板１０の第一主表面１１の鏡面加工は、表面粗さがＲＭＳ値で０．７ｎｍ未満となるように行うことが望ましい。このような表面粗さとすれば、貼り合わせなどによりシリコン基板をより高い強度で貼り合わせることができ、また、シリコン薄膜を形成した場合に、未結合部であるボイド等の発生によるシリコン薄膜の結晶性の悪化を効果的に防止することができる。一方、第一主表面１１の表面粗さのＲＭＳ値の下限値は特に限定されず、平坦度は高いほどよい。ただし、平坦度を向上させるにはコストの問題もあり、現実的には０．１ｎｍ以上程度となる。なお、第二主表面１２の表面粗さはこの時点では特に限定されない。
次に、透明絶縁性基板１０の第一主表面１１上にシリコン薄膜を形成する。シリコン薄膜の形成方法は、特に限定されないが、例えば、以下のようにしていわゆるイオン注入剥離法等によって行うことができる。
まず、図１（ｃ）に示したように、シリコン基板２０を準備する（工程１−ｃ）。また、必要に応じて、表面に酸化膜を形成したシリコン基板を用いてもよい。貼り合わせの状態を良くするには、貼り合わせる側の面（貼り合わせ面）が一定以上の平坦度であることが必要であるので、少なくとも貼り合わせる側の面を鏡面研磨等しておく。この平坦度は例えばＲＭＳ値で０．７ｎｍ未満とすることが望ましい。
まず、図１（ｃ）に示したように、シリコン基板２０を準備する（工程１−ｃ）。また、必要に応じて、表面に酸化膜を形成したシリコン基板を用いてもよい。貼り合わせの状態を良くするには、貼り合わせる側の面（貼り合わせ面）が一定以上の平坦度であることが必要であるので、少なくとも貼り合わせる側の面を鏡面研磨等しておく。この平坦度は例えばＲＭＳ値で０．７ｎｍ未満とすることが望ましい。
次に、図１（ｄ）に示したように、シリコン基板２０に、表面（イオン注入面２２）から水素イオンを注入してイオン注入層２１を形成する（工程１−ｄ）。
このイオン注入層２１の形成には、水素イオンだけではなく、希ガスイオンあるいは水素イオンと希ガスイオンの両方をイオン注入するようにしても良い。注入エネルギー、注入線量、注入温度等その他のイオン注入条件も、所定の厚さの薄膜を得ることができるように適宜選択すれば良い。具体例としては、注入時の基板の温度を２５０〜４００℃とし、イオン注入深さを０．５μｍとし、注入エネルギーを２０〜１００ｋｅＶとし、注入線量を１×１０１６〜１×１０１７／ｃｍ２とすることが挙げられるが、これらに限定されない。
なお、必要に応じて、表面に酸化膜を形成した単結晶シリコン基板を用いることもできる。このような、表面に酸化膜を形成したシリコン基板を用い、酸化膜を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られ、イオンの注入深さのバラツキをより抑えることができる。これにより、より膜厚均一性の高い薄膜を形成することができる。
このイオン注入層２１の形成には、水素イオンだけではなく、希ガスイオンあるいは水素イオンと希ガスイオンの両方をイオン注入するようにしても良い。注入エネルギー、注入線量、注入温度等その他のイオン注入条件も、所定の厚さの薄膜を得ることができるように適宜選択すれば良い。具体例としては、注入時の基板の温度を２５０〜４００℃とし、イオン注入深さを０．５μｍとし、注入エネルギーを２０〜１００ｋｅＶとし、注入線量を１×１０１６〜１×１０１７／ｃｍ２とすることが挙げられるが、これらに限定されない。
なお、必要に応じて、表面に酸化膜を形成した単結晶シリコン基板を用いることもできる。このような、表面に酸化膜を形成したシリコン基板を用い、酸化膜を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られ、イオンの注入深さのバラツキをより抑えることができる。これにより、より膜厚均一性の高い薄膜を形成することができる。
次に、図１（ｅ）に示すように、透明絶縁性基板１０の第一主表面１１と、シリコン基板２０のイオン注入した面２２とを密着させ、貼り合わせる（工程１−ｅ）。
この透明絶縁性基板１０とシリコン基板２０との貼り合わせは、透明絶縁性基板１０の第一主表面１１とシリコン基板２０のイオン注入面２２が、それぞれ上述したように十分に平坦な面同士であるので、例えば、合成石英基板とシリコン基板であれば、室温で密着させ、圧力をかけるだけで貼り合わせることもできる。
ただし、より強固に貼り合わせるために、以下のようにすることが好ましい。
この透明絶縁性基板１０とシリコン基板２０との貼り合わせは、透明絶縁性基板１０の第一主表面１１とシリコン基板２０のイオン注入面２２が、それぞれ上述したように十分に平坦な面同士であるので、例えば、合成石英基板とシリコン基板であれば、室温で密着させ、圧力をかけるだけで貼り合わせることもできる。
ただし、より強固に貼り合わせるために、以下のようにすることが好ましい。
すなわち、予めシリコン基板２０のイオン注入面２２と、透明絶縁性基板１０の第一主表面１１に表面活性化処理を施すことが望ましい。シリコン基板２０のイオン注入面２２と透明絶縁性基板１０の第一主表面１１のいずれか一方の面にのみ表面活性化処理を施すようにしても良い。
この時、表面活性化処理を、プラズマ処理とすることができる。このように、表面活性化処理を、プラズマ処理で行えば、基板の表面活性化処理を施した面は、ＯＨ基が増加するなどして活性化する。従って、この状態で、透明絶縁性基板１０の第一主表面１１と、シリコン基板２０のイオン注入した面２２とを密着させれば、水素結合等により、基板をより強固に貼り合わせることができる。また、表面活性化処理はそのほかにオゾン処理等でも行うことができ、複数種の処理を組み合わせてもよい。
この時、表面活性化処理を、プラズマ処理とすることができる。このように、表面活性化処理を、プラズマ処理で行えば、基板の表面活性化処理を施した面は、ＯＨ基が増加するなどして活性化する。従って、この状態で、透明絶縁性基板１０の第一主表面１１と、シリコン基板２０のイオン注入した面２２とを密着させれば、水素結合等により、基板をより強固に貼り合わせることができる。また、表面活性化処理はそのほかにオゾン処理等でも行うことができ、複数種の処理を組み合わせてもよい。
プラズマで処理をする場合は、真空チャンバ中にＲＣＡ洗浄等の洗浄をした基板を載置し、プラズマ用ガスを導入した後、１００Ｗ程度の高周波プラズマに５〜３０秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、例えば、表面に酸化膜を形成した単結晶シリコン基板を処理する場合には、酸素ガスのプラズマ、表面に酸化膜を形成しない単結晶シリコン基板を処理する場合には、水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。その他、窒素ガス等を用いても良い。
オゾンで処理をする場合は、大気を導入したチャンバ中にＲＣＡ洗浄等の洗浄をした基板を載置し、窒素ガス、アルゴンガス等のプラズマ用ガスを導入した後、高周波プラズマを発生させ、大気中の酸素をオゾンに変換することで、表面をオゾン処理する。
このように、表面活性化処理をした表面を貼り合わせ面として、例えば減圧又は常圧下、室温で基板を密着させれば、高温処理を施さなくても強固に貼り合わせることができる。
なお、このシリコン基板と透明絶縁性基板を貼り合わせた後、該貼り合わせた基板を、１００〜３００℃で熱処理する熱処理工程を行うことができる。
このように、シリコン基板と透明絶縁性基板を貼り合わせた後、該貼り合わせた基板を、１００〜３００℃で熱処理することで、シリコン基板と透明絶縁性基板の貼り合わせの強度を高めることができる。また、このような低い温度での熱処理であれば、異種材料であることに起因する熱膨張係数の差異による熱歪、ひび割れ、剥離等が発生する恐れが少ない。貼り合わせ強度を高めれば、剥離工程での不良の発生を減少させることもできる。
このように、シリコン基板と透明絶縁性基板を貼り合わせた後、該貼り合わせた基板を、１００〜３００℃で熱処理することで、シリコン基板と透明絶縁性基板の貼り合わせの強度を高めることができる。また、このような低い温度での熱処理であれば、異種材料であることに起因する熱膨張係数の差異による熱歪、ひび割れ、剥離等が発生する恐れが少ない。貼り合わせ強度を高めれば、剥離工程での不良の発生を減少させることもできる。
次に、シリコン基板２０をイオン注入層２１にて離間させ、シリコン基板２０を薄膜化する剥離工程を行い、図１（ｆ）に示すように、シリコン薄膜３１を形成する（工程１−ｆ）。
このシリコン基板の離間（剥離、薄膜化）は、例えば、機械的な外力を加えることによって行うことができる。
このシリコン基板の離間（剥離、薄膜化）は、例えば、機械的な外力を加えることによって行うことができる。
次に、図１（ｇ）に示したように、透明絶縁性基板１０の第二主表面１２を、レーザーを用いて加工して粗面化する（工程１−ｇ）。
このレーザー加工は、透明絶縁性基板の表面を加工できる手法を用いて行うことができる。例えば、ＣＯ２（炭酸ガス）レーザーを透明絶縁性基板の表面に照射し、透明絶縁性基板表面の溶融、凝固、昇華等の相転移させることにより行うことができる。
ＣＯ２レーザーは波長が１０．６μｍと遠赤外領域であるため、石英基板等の透明絶縁性基板にも作用することができ、また、出力可能範囲も広い。そのため、透明絶縁性基板の表面の相転移を容易に制御することができる。
この場合、レーザーの発振方式は、連続発振型でもよいし、パルス発振型でもよい。波長（周波数）以外のレーザービームの照射条件、例えば、パワー密度、エネルギー密度、ビームプロファイル等は、適宜調整する。
このレーザー加工は、透明絶縁性基板の表面を加工できる手法を用いて行うことができる。例えば、ＣＯ２（炭酸ガス）レーザーを透明絶縁性基板の表面に照射し、透明絶縁性基板表面の溶融、凝固、昇華等の相転移させることにより行うことができる。
ＣＯ２レーザーは波長が１０．６μｍと遠赤外領域であるため、石英基板等の透明絶縁性基板にも作用することができ、また、出力可能範囲も広い。そのため、透明絶縁性基板の表面の相転移を容易に制御することができる。
この場合、レーザーの発振方式は、連続発振型でもよいし、パルス発振型でもよい。波長（周波数）以外のレーザービームの照射条件、例えば、パワー密度、エネルギー密度、ビームプロファイル等は、適宜調整する。
このレーザー加工は、透明絶縁性基板１０の主表面に対する垂直方向（すなわち、基板の厚さ方向）での２５０〜８００ｎｍの波長域の光の平均透過率（以下、垂直平均透過率と呼ぶことがある）が１０％以下になるようにすることが好ましく、５％以下とすることが特に好ましい。このような垂直平均透過率であれば、光センサーによる認識装置に、より確実に認識させることができる。このような垂直平均透過率とするためには、予め、どの程度のレーザー加工で上記の垂直平均透過率となるかを実験的に求めておくなどして、その条件でレーザー加工を行えばよい。
透明絶縁性基板１０の垂直平均透過率と、透明絶縁性基板１０の第二主表面１２の表面粗さとは、ある程度の相関関係がある。透明絶縁性基板１０の垂直平均透過率は上記のようにすることが好ましいが、透明絶縁性基板１０の第二主表面１２の表面粗さについては、直接的には特に限定されない。透明絶縁性基板の種類や認識装置の性能等、その他の諸条件にもよるが、例えばＲＭＳ値で０．７ｎｍ以上とすることができる。
なお、第二主表面１２の表面粗さのＲＭＳ値の上限も特に限定されない。認識装置に認識されやすくなるという観点では、できるだけ大きい方が良いが、パーティクルの発生の防止などを勘案し、必要以上の表面粗さとはしないことが好ましい。例えば、ＲＭＳ値で５０ｎｍ程度を上限としてもよい。
なお、第二主表面１２の表面粗さのＲＭＳ値の上限も特に限定されない。認識装置に認識されやすくなるという観点では、できるだけ大きい方が良いが、パーティクルの発生の防止などを勘案し、必要以上の表面粗さとはしないことが好ましい。例えば、ＲＭＳ値で５０ｎｍ程度を上限としてもよい。
また、上記レーザーを用いた加工として、透明絶縁性基板の第二主表面に流動性物質（溶液等）を接触させ、レーザーを透明絶縁性基板の第一主表面側から照射して流動性物質をアブレーションすることにより行う手法も採用することができる。
この手法は、レーザーによって誘起された流動性物質中の分子等によって、非加工物の表面を間接的に加工する手法である（例えば、特開２０００−９４１６３参照）。
この手法（以下、背面照射間接アブレーション加工と略記することがある）では、少なくとも加工面（すなわち第二主表面１２）を流動性物質に接触させて行う。
この背面照射間接アブレーション加工の場合は、アブレーションされる流動性物質を選択することにより、照射するレーザーの波長を柔軟に選択することができ、加工条件を比較的柔軟に設計ができる利点がある。そのため、透明絶縁性基板が、前述のＣＯ２レーザーによる直接的な作用により加工することが難しい材料の場合などに特に好適である。
この場合も、レーザーの発振方式は、連続発振型でもよいし、パルス発振型でもよい。レーザービームの照射条件、例えば、周波数、パワー密度、エネルギー密度、ビームプロファイル等は、適宜調整する。
この手法は、レーザーによって誘起された流動性物質中の分子等によって、非加工物の表面を間接的に加工する手法である（例えば、特開２０００−９４１６３参照）。
この手法（以下、背面照射間接アブレーション加工と略記することがある）では、少なくとも加工面（すなわち第二主表面１２）を流動性物質に接触させて行う。
この背面照射間接アブレーション加工の場合は、アブレーションされる流動性物質を選択することにより、照射するレーザーの波長を柔軟に選択することができ、加工条件を比較的柔軟に設計ができる利点がある。そのため、透明絶縁性基板が、前述のＣＯ２レーザーによる直接的な作用により加工することが難しい材料の場合などに特に好適である。
この場合も、レーザーの発振方式は、連続発振型でもよいし、パルス発振型でもよい。レーザービームの照射条件、例えば、周波数、パワー密度、エネルギー密度、ビームプロファイル等は、適宜調整する。
なお、この第一の態様のように、シリコン薄膜形成後にレーザー加工する場合にこの背面照射間接アブレーション加工を用いる場合には、レーザーが最初に照射される側にシリコン薄膜３１が形成されていることになる。この場合は、レーザーがシリコン薄膜を高い透過率で透過する条件（例えば、レーザーの波長を可視〜近赤外域とする）を選べば、シリコン薄膜３１の結晶性にほとんど影響を与えることなく、透明絶縁性基板１０の第二主表面１２を加工することができる。また、特に、シリコン薄膜３１の膜厚が薄い場合（例えば、上記のイオン注入剥離法の場合には、厚くても数μｍ以下）には、レーザーのシリコン薄膜での吸収が少ないのでレーザーによる影響が少ない。
以上のような工程を経て、透明絶縁性基板１０の第一主表面１１上にシリコン薄膜３１を有するＳＯＩ基板３０を製造することができる。
なお、別個の基板に対する処理である、上記工程１−ａ〜１−ｂと、工程１−ｃ〜１−ｄとは、当然ながら、順番が逆でもよいし、並行して行っても良い。
なお、別個の基板に対する処理である、上記工程１−ａ〜１−ｂと、工程１−ｃ〜１−ｄとは、当然ながら、順番が逆でもよいし、並行して行っても良い。
このように、工程１−ａ〜１−ｇを経ることにより、裏面の荒れた、透明絶縁性基板上にシリコン薄膜が形成されたＳＯＩ基板を製造する。そして、本発明では、工程１−ｇのレーザーを用いた加工工程により第二主表面１２を粗面化する。そのため、従来のようなサンドブラスト等による粗面化に比べ、砥粒等を使用しないので、砥粒が溝などに入り込むことがなく、第二主表面１２からの金属不純物やパーティクルの発生が抑制される。その結果、発塵等が防止された透明ＳＯＩ基板を製造することができる。
次に、本発明に係るＳＯＩ基板の製造方法の別の一例を具体的に説明する。
図２は、本発明のＳＯＩ基板の製造方法の別の一例（第二の態様）を示すフロー図である。
ここでは、第二主表面側のレーザー加工による粗面化を、シリコン薄膜の形成前に行う例を説明する。
図２は、本発明のＳＯＩ基板の製造方法の別の一例（第二の態様）を示すフロー図である。
ここでは、第二主表面側のレーザー加工による粗面化を、シリコン薄膜の形成前に行う例を説明する。
まず、図２（ａ）〜（ｂ）に示したように、前述した第一の態様の場合と同様に、透明絶縁性基板６０を準備し（工程２−ａ）、透明絶縁性基板６０の少なくとも一方の主表面（第一主表面６１）を鏡面加工する（工程２−ｂ）。第二主表面６２についても前述の第一の態様と同様である。
次に、図２（ｃ）に示したように、透明絶縁性基板６０の第二主表面６２を、レーザーを用いて加工して粗面化する（工程２−ｃ）。
この工程では、前述の第一の態様の工程１−ｇの場合と同様に、透明絶縁性基板の表面を加工できるレーザーを用いて第二主表面６２の粗面化を行うことができる。ただし、この場合、第一主表面６１の上にシリコン薄膜が形成されていないという違いがある。
例えば、ＣＯ２（炭酸ガス）レーザーを用いて、透明絶縁性基板表面の溶融、凝固、昇華等の相転移させることにより行うことができる。
この工程では、前述の第一の態様の工程１−ｇの場合と同様に、透明絶縁性基板の表面を加工できるレーザーを用いて第二主表面６２の粗面化を行うことができる。ただし、この場合、第一主表面６１の上にシリコン薄膜が形成されていないという違いがある。
例えば、ＣＯ２（炭酸ガス）レーザーを用いて、透明絶縁性基板表面の溶融、凝固、昇華等の相転移させることにより行うことができる。
また、シリコン薄膜形成前であるこの場合、レーザーが最初に照射される側にシリコン薄膜が形成されていないので、前述の背面照射間接アブレーション加工を、特に好適に採用することができる。シリコン薄膜の存在によって制限を受けないので、紫外光による流動性物質の誘起等も比較的自由に設定できるためである。
次に、透明絶縁性基板６０の第一主表面６１上に、シリコン薄膜を形成する。このシリコン薄膜形成の形成方法は、第一の態様の場合と同じく、例えば、イオン注入剥離法などを採用することができる。
以下、図２（ｄ）〜（ｇ）で示した、工程２−ｄ〜２−ｇは、第一の態様における工程１−ｃ〜１−ｆの場合とほぼ同様に行うことができる。ただし、透明絶縁性基板６０の第二主表面６２がレーザー加工により既に粗面化されている違いがある。
まず、図２（ｄ）に示したように、シリコン基板７０を準備する（工程２−ｄ）。この場合も、必要に応じて、表面に酸化膜を形成したシリコン基板を用いてもよい。また、少なくとも貼り合わせる側の面を鏡面研磨等しておく。
次に、図２（ｅ）に示したように、シリコン基板７０に、表面（イオン注入面７２）から水素イオンを注入してイオン注入層７１を形成する（工程２−ｅ）。イオン注入の条件等は第一の態様の工程１−ｄと同様である。
次に、図２（ｅ）に示したように、シリコン基板７０に、表面（イオン注入面７２）から水素イオンを注入してイオン注入層７１を形成する（工程２−ｅ）。イオン注入の条件等は第一の態様の工程１−ｄと同様である。
次に、図２（ｆ）に示したように、透明絶縁性基板６０の第一主表面６１と、シリコン基板７０のイオン注入した面７２とを密着させ、貼り合わせる（工程２−ｆ）。具体的な貼り合わせ方法等は第一の態様の場合（工程１−ｅ）と同様である。
次に、シリコン基板７０をイオン注入層７１にて離間させ、シリコン基板７０を薄膜化する剥離工程を行い、図２（ｇ）に示すように、シリコン薄膜８１を形成する（工程２−ｇ）。具体的な離間方法等は第一の態様の場合（工程１−ｆ）と同様に行うことができる。
以上のような工程を経て、透明絶縁性基板６０の第一主表面６１上にシリコン薄膜８１を有するＳＯＩ基板８０を製造することができる。
なお、別個の基板に対する処理である、上記工程２−ａ〜２−ｃと、工程２−ｄ〜２−ｅとは、順番が逆でもよいし、並行して行っても良い。
なお、別個の基板に対する処理である、上記工程２−ａ〜２−ｃと、工程２−ｄ〜２−ｅとは、順番が逆でもよいし、並行して行っても良い。
以下、本発明の実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
以下のように、図１に示したような、貼り合わせ法によるＳＯＩ基板の製造方法に従って、透明ＳＯＩ基板を３０枚製造した。
以下のように、図１に示したような、貼り合わせ法によるＳＯＩ基板の製造方法に従って、透明ＳＯＩ基板を３０枚製造した。
まず、合成石英インゴットから切り出したままの直径１５０ｍｍの合成石英基板１０を準備した（工程１−ａ）。
次に、合成石英基板１０の両面を研磨加工した（工程１−ｂ）。両主表面の平坦度はＲＭＳ値で２ｎｍとした。
次に、合成石英基板１０の両面を研磨加工した（工程１−ｂ）。両主表面の平坦度はＲＭＳ値で２ｎｍとした。
次に、シリコン基板２０として、鏡面研磨された直径１５０ｍｍの単結晶シリコン基板を準備した。そして、シリコン基板には、その表面に熱酸化によりシリコン酸化膜層を１００ｎｍ形成した（工程１−ｃ）。
次に、シリコン基板２０に、形成してあるシリコン酸化膜層を通して水素イオンを注入し、イオンの平均進行深さにおいて表面に平行な微小気泡層（イオン注入層）２１を形成した（工程１−ｄ）。イオン注入条件は、注入エネルギーが３５ｋｅＶ、注入線量が９×１０１６／ｃｍ２、注入深さは０．３μｍである。
次に、シリコン基板２０に、形成してあるシリコン酸化膜層を通して水素イオンを注入し、イオンの平均進行深さにおいて表面に平行な微小気泡層（イオン注入層）２１を形成した（工程１−ｄ）。イオン注入条件は、注入エネルギーが３５ｋｅＶ、注入線量が９×１０１６／ｃｍ２、注入深さは０．３μｍである。
次に、プラズマ処理装置中にイオン注入したシリコン基板２０を載置し、プラズマ用ガスとして窒素を導入した後、２Ｔｏｒｒ（２７０Ｐａ）の減圧条件下で１３．５６ＭＨｚの高周波を直径３００ｍｍの平行平板電極間に高周波パワー５０Ｗの条件で印加することで、高周波プラズマ処理をイオン注入した面に１０秒行った。このようにして、シリコン基板２０のイオン注入面２２に表面活性化処理を施した。
一方、合成石英基板１０については、プラズマ処理装置中に載置し、狭い電極間にプラズマ用ガスとして窒素ガスを導入した後、電極間に高周波を印加することでプラズマを発生させ、高周波プラズマ処理を１０秒行った。このようにして、合成石英基板１０の第一主表面１１にも表面活性化処理を施した。
一方、合成石英基板１０については、プラズマ処理装置中に載置し、狭い電極間にプラズマ用ガスとして窒素ガスを導入した後、電極間に高周波を印加することでプラズマを発生させ、高周波プラズマ処理を１０秒行った。このようにして、合成石英基板１０の第一主表面１１にも表面活性化処理を施した。
以上のようにして表面活性化処理を行ったシリコン基板２０と合成石英基板１０を、表面活性化処理を行った面を貼り合わせ面として室温で密着させた後、両基板の裏面を厚さ方向に強く押圧した（工程１−ｅ）。
次に、貼り合わせ強度を高めるため、シリコン基板２０と合成石英基板１０とを貼り合わせた基板を、３００℃で３０分間熱処理した。
次に、貼り合わせ強度を高めるため、シリコン基板２０と合成石英基板１０とを貼り合わせた基板を、３００℃で３０分間熱処理した。
次に、シリコン基板２０のイオン注入層２１に外部衝撃を付与し、イオン注入層２１にて順次離間させ、シリコン薄膜３１を形成した（工程１−ｆ）。
次に、ＣＯ２レーザーを用いて、以下のような条件で合成石英基板１０の第二主表面１２を粗面化した（工程１−ｇ）。
波長：１０．６μｍ
出力：１００Ｗ
波長：１０．６μｍ
出力：１００Ｗ
このようにして、合成石英基板１０の第一主表面１１上にシリコン薄膜３１を有し、第二主表面１２を粗らした透明ＳＯＩ基板３０を製造した。この透明ＳＯＩ基板３０を、デバイス作製装置に備え付けられた基板認識装置を用いて認識実験を行ったところ、全ての基板が正確に認識された。
また、シリコン薄膜３１の結晶性は十分に良好であった。また、透明ＳＯＩ基板３０全体の発塵は通常のシリコン鏡面ウエーハと同等レベルであった。
また、シリコン薄膜３１の結晶性は十分に良好であった。また、透明ＳＯＩ基板３０全体の発塵は通常のシリコン鏡面ウエーハと同等レベルであった。
（実施例２）
実施例１と同様に、但し、工程１−ｇのレーザー加工工程を、以下のような条件で、背面照射間接アブレーションによって行い、透明ＳＯＩ基板を３０枚製造した。
流動性物質：トルエン
レーザー：ＫｒＦエキシマレーザー（波長２４８ｎｍ）
実施例１と同様に、但し、工程１−ｇのレーザー加工工程を、以下のような条件で、背面照射間接アブレーションによって行い、透明ＳＯＩ基板を３０枚製造した。
流動性物質：トルエン
レーザー：ＫｒＦエキシマレーザー（波長２４８ｎｍ）
このようにして、合成石英基板１０の第一主表面１１上にシリコン薄膜３１を有し、第二主表面１２を粗らした透明ＳＯＩ基板３０を製造した。この透明ＳＯＩ基板３０を、デバイス作製装置に備え付けられた基板認識装置を用いて認識実験を行ったところ、全ての基板が正確に認識された。
また、シリコン薄膜３１の結晶性は十分に良好であった。また、透明ＳＯＩ基板３０全体の発塵は通常のシリコン鏡面ウエーハと同等レベルであった。
また、シリコン薄膜３１の結晶性は十分に良好であった。また、透明ＳＯＩ基板３０全体の発塵は通常のシリコン鏡面ウエーハと同等レベルであった。
（実施例３）
以下のように、図２に示したような、貼り合わせ法によるＳＯＩ基板の製造方法に従って、透明ＳＯＩ基板を３０枚製造した。
以下のように、図２に示したような、貼り合わせ法によるＳＯＩ基板の製造方法に従って、透明ＳＯＩ基板を３０枚製造した。
まず、合成石英インゴットから切り出したままの直径１５０ｍｍの合成石英基板６０を準備した（工程２−ａ）。
次に、合成石英基板６０の両面を研磨加工した（工程２−ｂ）。両主表面の平坦度はＲＭＳ値で２ｎｍとした。
次に、合成石英基板６０の両面を研磨加工した（工程２−ｂ）。両主表面の平坦度はＲＭＳ値で２ｎｍとした。
次に、ＣＯ２レーザーを用いて、以下のような条件で合成石英基板６０の第二主表面６２を粗面化した（工程２−ｃ）。
波長：１０．６μｍ
出力：８０Ｗ
波長：１０．６μｍ
出力：８０Ｗ
次に、実施例１と同様に、シリコン基板７０として、鏡面研磨された直径１５０ｍｍの単結晶シリコン基板を準備した。そして、シリコン基板には、その表面に熱酸化によりシリコン酸化膜層を１００ｎｍ形成した（工程２−ｄ）。次に、このシリコン基板７０に、形成してあるシリコン酸化膜層を通して水素イオンを注入し、イオン注入層７１を形成した（工程２−ｅ）。
次に、シリコン基板７０、合成石英基板６０について、実施例１と同様にそれぞれの貼り合わせる面の表面活性化処理を行った。次に、表面活性化処理を行ったシリコン基板７０と合成石英基板６０を、表面活性化処理を行った面を貼り合わせ面として室温で密着させた後、両基板の裏面を厚さ方向に強く押圧した（工程２−ｆ）。
次に、貼り合わせ強度を高めるため、シリコン基板７０と合成石英基板６０とを貼り合わせた基板を、３００℃で３０分間熱処理した。
次に、貼り合わせ強度を高めるため、シリコン基板７０と合成石英基板６０とを貼り合わせた基板を、３００℃で３０分間熱処理した。
次に、シリコン基板７０のイオン注入層７１に外部衝撃を付与し、イオン注入層７１にて順次離間させ、シリコン薄膜８１を形成した（工程２−ｇ）。
このようにして、合成石英基板６０の第一主表面６１上にシリコン薄膜８１を有し、第二主表面６２を粗らした透明ＳＯＩ基板８０を製造した。この透明ＳＯＩ基板８０を、デバイス作製装置に備え付けられた基板認識装置を用いて認識実験を行ったところ、全ての基板が正確に認識された。
また、シリコン薄膜８１の結晶性は十分に良好であり、透明ＳＯＩ基板８０全体の発塵は通常のシリコン鏡面ウエーハと同等レベルであった。
また、シリコン薄膜８１の結晶性は十分に良好であり、透明ＳＯＩ基板８０全体の発塵は通常のシリコン鏡面ウエーハと同等レベルであった。
（実施例４）
実施例３と同様に、但し、工程２−ｃのレーザー加工工程を、以下のような条件で、背面照射間接アブレーションによって行い、透明ＳＯＩ基板を３０枚製造した。
流動性物質：トルエン
レーザー：ＫｒＦエキシマレーザー（波長２４８ｎｍ）
実施例３と同様に、但し、工程２−ｃのレーザー加工工程を、以下のような条件で、背面照射間接アブレーションによって行い、透明ＳＯＩ基板を３０枚製造した。
流動性物質：トルエン
レーザー：ＫｒＦエキシマレーザー（波長２４８ｎｍ）
このようにして、合成石英基板６０の第一主表面６１上にシリコン薄膜８１を有し、第二主表面６２を粗らした透明ＳＯＩ基板８０を製造した。この透明ＳＯＩ基板８０を、デバイス作製装置に備え付けられた基板認識装置を用いて認識実験を行ったところ、全ての基板が正確に認識された。
また、シリコン薄膜８１の結晶性は十分に良好であった。また、透明ＳＯＩ基板８０全体の発塵は通常のシリコン鏡面ウエーハと同等レベルであった。
また、シリコン薄膜８１の結晶性は十分に良好であった。また、透明ＳＯＩ基板８０全体の発塵は通常のシリコン鏡面ウエーハと同等レベルであった。
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１０、６０…透明絶縁性基板、
１１、６１…第一主表面、 １２、６２…第二主表面、
２０、７０…シリコン基板、
２１、７１…イオン注入層、 ２２、７２…イオン注入面、
３０、８０…透明ＳＯＩ基板、 ３１、８１…シリコン薄膜。
１１、６１…第一主表面、 １２、６２…第二主表面、
２０、７０…シリコン基板、
２１、７１…イオン注入層、 ２２、７２…イオン注入面、
３０、８０…透明ＳＯＩ基板、 ３１、８１…シリコン薄膜。
Claims (8)
- 透明絶縁性基板の一方の主表面である第一主表面上にシリコン薄膜が形成されており、前記透明絶縁性基板の第一主表面とは反対側の主表面である第二主表面が粗れているＳＯＩ基板を製造する方法であって、少なくとも、
透明絶縁性基板を準備する工程と、
前記透明絶縁性基板の少なくとも前記第一主表面を鏡面加工する工程と、
前記透明絶縁性基板の第一主表面上にシリコン薄膜を形成する工程と
を含むＳＯＩ基板の製造方法において、
前記シリコン薄膜の形成を、少なくとも、
シリコン基板または表面に酸化膜を形成したシリコン基板に、表面から水素イオンまたは希ガスイオンあるいはこれらの両方を注入してイオン注入層を形成し、
前記シリコン基板または表面に酸化膜を形成したシリコン基板のイオン注入した面と、前記透明絶縁性基板の第一主表面を密着させて貼り合わせ、
前記イオン注入層を境界として、前記シリコン基板または表面に酸化膜を形成したシリコン基板を剥離して薄膜化し、前記透明絶縁性基板の第一主表面上にシリコン薄膜を形成して行い、
前記透明絶縁性基板の第二主表面をレーザーを用いて加工して粗面化するレーザー加工工程を有することを特徴とするＳＯＩ基板の製造方法。 - 前記レーザーを用いた加工は、ＣＯ２レーザーによって、前記透明絶縁性基板の表面を相転移させることにより行うことを特徴とする請求項１に記載のＳＯＩ基板の製造方法。
- 前記レーザーを用いた加工は、前記透明絶縁性基板の第二主表面に流動性物質を接触させ、レーザーを前記透明絶縁性基板の第一主表面側から照射して前記流動性物質をアブレーションすることにより行うことを特徴とする請求項１に記載のＳＯＩ基板の製造方法。
- 前記レーザー加工工程を、少なくとも前記シリコン薄膜形成工程よりも後に行うことを特徴とする請求項１ないし請求項３のいずれか一項に記載のＳＯＩ基板の製造方法。
- 前記レーザー加工工程を、前記透明絶縁性基板を準備する工程よりも後、前記シリコン薄膜形成工程よりも前に行うことを特徴とする請求項１ないし請求項３のいずれか一項に記載のＳＯＩ基板の製造方法。
- 前記透明絶縁性基板の第一主表面の鏡面加工は、表面粗さがＲＭＳ値で０．７ｎｍ未満となるように行うことを特徴とする請求項１ないし請求項５のいずれか一項に記載のＳＯＩ基板の製造方法。
- 前記透明絶縁性基板の第二主表面のレーザー加工は、前記透明絶縁性基板の主表面に対する垂直方向での２５０〜８００ｎｍの波長域の光の平均透過率が１０％以下となるように行うことを特徴とする請求項１ないし請求項６のいずれか一項に記載のＳＯＩ基板の製造方法。
- 前記透明絶縁性基板を、石英基板、ガラス基板、サファイア基板のいずれかとすることを特徴とする請求項１ないし請求項７のいずれか一項に記載のＳＯＩ基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008094596A JP5336101B2 (ja) | 2008-04-01 | 2008-04-01 | Ｓｏｉ基板の製造方法 |
| US12/383,834 US7749870B2 (en) | 2008-04-01 | 2009-03-27 | Method for producing SOI substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008094596A JP5336101B2 (ja) | 2008-04-01 | 2008-04-01 | Ｓｏｉ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009252755A JP2009252755A (ja) | 2009-10-29 |
| JP5336101B2 true JP5336101B2 (ja) | 2013-11-06 |
Family
ID=41117875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008094596A Expired - Fee Related JP5336101B2 (ja) | 2008-04-01 | 2008-04-01 | Ｓｏｉ基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7749870B2 (ja) |
| JP (1) | JP5336101B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5643509B2 (ja) * | 2009-12-28 | 2014-12-17 | 信越化学工業株式会社 | 応力を低減したｓｏｓ基板の製造方法 |
| US8288249B2 (en) * | 2010-01-26 | 2012-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| FR2961719B1 (fr) * | 2010-06-24 | 2013-09-27 | Soitec Silicon On Insulator | Procede de traitement d'une piece en un materiau compose |
| JP5727740B2 (ja) * | 2010-09-24 | 2015-06-03 | 株式会社高純度化学研究所 | バッキングプレートの製造方法 |
| JP5725430B2 (ja) * | 2011-10-18 | 2015-05-27 | 富士電機株式会社 | 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法 |
| US9228916B2 (en) * | 2012-04-13 | 2016-01-05 | The Regents Of The University Of California | Self calibrating micro-fabricated load cells |
| KR101534460B1 (ko) | 2013-07-18 | 2015-07-07 | 엔지케이 인슐레이터 엘티디 | 반도체용 복합 기판의 핸들 기판 |
| US9275868B2 (en) | 2013-07-19 | 2016-03-01 | Globalfoundries Inc. | Uniform roughness on backside of a wafer |
| JP2017063146A (ja) * | 2015-09-25 | 2017-03-30 | パナソニックＩｐマネジメント株式会社 | トランス装置およびその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0389323A (ja) * | 1989-09-01 | 1991-04-15 | Matsushita Electron Corp | 画像表示装置 |
| JP2584910B2 (ja) * | 1991-06-04 | 1997-02-26 | シャープ株式会社 | 液晶表示装置および液晶表示装置の欠陥修正方法 |
| JPH0620895A (ja) * | 1992-07-06 | 1994-01-28 | Sony Corp | Ｓｏｉ基板の製造方法 |
| JPH06196813A (ja) * | 1992-10-14 | 1994-07-15 | Sony Corp | 半導体レーザとその製法 |
| JP3012926B1 (ja) * | 1998-09-21 | 2000-02-28 | 工業技術院長 | 透明材料のレーザー微細加工法 |
| US6894840B2 (en) * | 2002-05-13 | 2005-05-17 | Sony Corporation | Production method of microlens array, liquid crystal display device and production method thereof, and projector |
| JP4714423B2 (ja) * | 2004-01-06 | 2011-06-29 | Ｏｋｉセミコンダクタ株式会社 | 半導体ウエハとその製造方法 |
| JP2006210898A (ja) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ |
| JP2006248075A (ja) * | 2005-03-11 | 2006-09-21 | Tohoku Pioneer Corp | レーザ光を用いた基板の加工方法および加工装置 |
| JP5128761B2 (ja) | 2005-05-19 | 2013-01-23 | 信越化学工業株式会社 | Ｓｏｉウエーハの製造方法 |
| US7691731B2 (en) * | 2006-03-15 | 2010-04-06 | University Of Central Florida Research Foundation, Inc. | Deposition of crystalline layers on polymer substrates using nanoparticles and laser nanoforming |
| JP2008094596A (ja) | 2006-10-16 | 2008-04-24 | Konica Minolta Business Technologies Inc | 給紙装置及び画像形成装置 |
| TW200822788A (en) * | 2006-11-09 | 2008-05-16 | Univ Nat Central | Method of using laser in fabricating GaN device |
-
2008
- 2008-04-01 JP JP2008094596A patent/JP5336101B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-27 US US12/383,834 patent/US7749870B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20090246935A1 (en) | 2009-10-01 |
| JP2009252755A (ja) | 2009-10-29 |
| US7749870B2 (en) | 2010-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5336101B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP4839818B2 (ja) | 貼り合わせ基板の製造方法 | |
| EP2343729B1 (en) | Method for manufacturing silicon thin film transfer insulating wafer | |
| JP5420968B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP5926527B2 (ja) | 透明ｓｏｉウェーハの製造方法 | |
| TWI524409B (zh) | 半導體基板的再生處理方法及ｓｏｉ基板的製造方法 | |
| KR101541940B1 (ko) | Ｓｏｉ 기판의 제조 방법 | |
| JP6396854B2 (ja) | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 | |
| WO2013102968A1 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| JP2008288556A (ja) | 貼り合わせ基板の製造方法 | |
| JP2008277501A (ja) | 貼り合わせウエーハの製造方法 | |
| JP2010186992A (ja) | 高温貼り合わせ法による貼り合わせウェーハの製造方法 | |
| JP2011103409A (ja) | ウェーハ貼り合わせ方法 | |
| KR102138949B1 (ko) | Sos 기판의 제조 방법 및 sos 기판 | |
| JP2011071493A (ja) | 半導体基板の再生方法、再生半導体基板の作製方法、および、ｓｏｉ基板の作製方法 | |
| JP2006210899A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ | |
| JP2012038932A (ja) | 半導体ウェーハの薄厚化方法および貼り合せウェーハの製造方法 | |
| JP5368002B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP5368000B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP4624812B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP5368001B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2004235478A (ja) | 貼り合わせｓｏｉ基板およびその製造方法 | |
| JP6117134B2 (ja) | 複合基板の製造方法 | |
| JP5364345B2 (ja) | Ｓｏｉ基板の作製方法 | |
| JP6191154B2 (ja) | Ｓｏｉ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121122 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130416 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130628 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130801 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5336101 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |