JP5329840B2 - Overvoltage protection circuit and power management circuit and electronic equipment using the same - Google Patents
Overvoltage protection circuit and power management circuit and electronic equipment using the same Download PDFInfo
- Publication number
- JP5329840B2 JP5329840B2 JP2008135010A JP2008135010A JP5329840B2 JP 5329840 B2 JP5329840 B2 JP 5329840B2 JP 2008135010 A JP2008135010 A JP 2008135010A JP 2008135010 A JP2008135010 A JP 2008135010A JP 5329840 B2 JP5329840 B2 JP 5329840B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- voltage
- terminal
- overvoltage protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 229910005580 NiCd Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- OJIJEKBXJYRIBZ-UHFFFAOYSA-N cadmium nickel Chemical compound [Ni].[Cd] OJIJEKBXJYRIBZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Secondary Cells (AREA)
- Control Of Voltage And Current In General (AREA)
Description
本発明は、過電圧から回路を保護する過電圧保護回路に関する。 The present invention relates to an overvoltage protection circuit that protects a circuit from an overvoltage.
半導体集積回路に利用される回路素子は、耐圧を超える電圧が印加されると、正常な機能が実行できなくなる。外部電源を利用して動作する電子機器、特に乾電池を利用した緊急用の電源や、品質の悪いUSB(Universal Serial Bus)電源の利用が想定される機器においては、定格外の高電圧が印加される可能性があるため、過電圧から回路素子を保護するための過電圧保護回路が必要となる。
本出願人は、入力段にツェナー電圧を利用した電圧保護機能を備える過電圧保護回路について検討を行った結果、以下の課題を認識するに至った。入力端子に外部からの電源電圧が印加され、基準電圧端子が接地される過電圧保護回路では、カソードが入力端子側、アノードが基準電圧端子側となるように、入力ダイオードが設けられる。入力端子に過電圧が印加されると、電源電圧はツェナー電圧でクランプされ、回路素子が保護される。 As a result of studying an overvoltage protection circuit having a voltage protection function using a Zener voltage in an input stage, the present applicant has recognized the following problems. In an overvoltage protection circuit in which an external power supply voltage is applied to the input terminal and the reference voltage terminal is grounded, an input diode is provided so that the cathode is on the input terminal side and the anode is on the reference voltage terminal side. When an overvoltage is applied to the input terminal, the power supply voltage is clamped by the Zener voltage, and the circuit element is protected.
ところが、外部電源を極性を反対にして接続した場合、入力ダイオードには順方向に大電圧が印加されてしまうため、入力ダイオードの信頼性が損なわれるおそれがある。たとえば、ユーザにより自作されたパーソナルコンピュータのUSB電源や、乾電池を用いた緊急用電源が使用される場合、ソケットの向きを誤ったり、乾電池の向きを誤ると、入力ダイオードには順方向に大電圧が印加される可能性があり、こうしたケースに対しても回路設計の配慮が必要である。 However, when the external power supply is connected with the polarity reversed, a large voltage is applied to the input diode in the forward direction, which may impair the reliability of the input diode. For example, when a personal computer USB power supply or an emergency power supply using a dry battery is used by the user, if the socket orientation is incorrect or the dry battery orientation is incorrect, the input diode will have a large forward voltage. In such cases, it is necessary to consider circuit design.
本発明はかかる課題に鑑みてなされたものであり、その目的は、逆極性の入力電圧に対する耐性を有する過電圧保護回路の提供にある。 The present invention has been made in view of such a problem, and an object thereof is to provide an overvoltage protection circuit having resistance against an input voltage having a reverse polarity.
本発明のある態様は、過電圧保護回路に関する。この過電圧保護回路は、外部からの電源電圧が入力される入力端子と、電源電圧を外部に出力する出力端子と、基準電圧が入力される基準電圧端子と、ドレインが入力端子に接続され、バックゲートがソースに接続された第1トランジスタと、第1トランジスタのゲートとソースの間に設けられた第1抵抗と、第1トランジスタのゲートと基準電圧端子の間に設けられた第2抵抗と、第1トランジスタのゲートとソースの間に、カソードが第1トランジスタのソース側となる向きで配置された第1ツェナーダイオードと、第1トランジスタのゲートと基準電圧端子の間に、カソードがゲート側となる向きで配置された第2ツェナーダイオードと、を備える。 One embodiment of the present invention relates to an overvoltage protection circuit. This overvoltage protection circuit has an input terminal to which an external power supply voltage is input, an output terminal to output the power supply voltage to the outside, a reference voltage terminal to which a reference voltage is input, a drain connected to the input terminal, and a back A first transistor having a gate connected to the source; a first resistor provided between the gate and source of the first transistor; a second resistor provided between the gate of the first transistor and a reference voltage terminal; A first Zener diode disposed between a gate and a source of the first transistor in a direction in which a cathode is on a source side of the first transistor; a gate between the gate of the first transistor and a reference voltage terminal; And a second Zener diode arranged in the following direction.
この態様によれば、入力端子に基準電圧端子の電位を基準として正の過電圧が印加されたときに、出力端子と基準電圧端子の間に直列に接続される第1ツェナーダイオード、第2ツェナーダイオードによって、出力端子の電位をクランプすることができる。このとき、第1ツェナーダイオードによって第1トランジスタのゲートソース間電圧をクランプできるため、第1トランジスタを保護できる。また、入力端子に基準電圧端子の電位を基準として負の過電圧が印加されたとき、第1トランジスタのボディダイオードと第1ツェナーダイオード、第2ツェナーダイオードが対向して配置されるため、基準電圧端子から入力端子に向かって電流が流れるのを防止できる。このとき、第2トランジスタがオンすることにより、第1トランジスタのゲートソース間電圧をクランプできるため、第1トランジスタを保護できる。 According to this aspect, the first Zener diode and the second Zener diode that are connected in series between the output terminal and the reference voltage terminal when a positive overvoltage is applied to the input terminal with reference to the potential of the reference voltage terminal. Thus, the potential of the output terminal can be clamped. At this time, since the gate-source voltage of the first transistor can be clamped by the first Zener diode, the first transistor can be protected. In addition, when a negative overvoltage is applied to the input terminal with reference to the potential of the reference voltage terminal, the body diode of the first transistor, the first Zener diode, and the second Zener diode are disposed to face each other, so that the reference voltage terminal It is possible to prevent current from flowing from the input terminal to the input terminal. At this time, since the gate-source voltage of the first transistor can be clamped by turning on the second transistor, the first transistor can be protected.
ある態様の過電圧保護回路は、第1トランジスタのゲートと基準電圧端子の間に、第2ツェナーダイオードと直列に設けられた第3抵抗と、第1トランジスタのゲートとソースの間に設けられ、ゲートが第2ツェナーダイオードのアノードと接続され、ボディダイオードのアノードが第1トランジスタのゲート側となる向きで設けられた第2トランジスタと、をさらに備えてもよい。
電源電圧が急峻に負に遷移すると、第1トランジスタのゲート電圧がそれに追従して負方向に遷移する。このとき第2トランジスタのボディダイオードによって第1トランジスタのゲートソース間電圧をクランプすることができ、基準電圧端子から第1トランジスタを介して入力端子に流れる電流を抑制できる。
An overvoltage protection circuit according to an aspect is provided between a gate of the first transistor and a reference voltage terminal, a third resistor provided in series with the second Zener diode, and a gate and a source of the first transistor. May be further connected to the anode of the second Zener diode, and a second transistor provided in such a direction that the anode of the body diode is on the gate side of the first transistor.
When the power supply voltage sharply changes to negative, the gate voltage of the first transistor follows and changes in the negative direction. At this time, the gate-source voltage of the first transistor can be clamped by the body diode of the second transistor, and the current flowing from the reference voltage terminal to the input terminal via the first transistor can be suppressed.
過電圧保護回路は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。 The overvoltage protection circuit may be integrated on a single semiconductor substrate. “Integrated integration” includes the case where all of the circuit components are formed on a semiconductor substrate and the case where the main components of the circuit are integrated. A resistor, a capacitor, or the like may be provided outside the semiconductor substrate.
本発明の別の態様は、電源管理回路である。この電源管理回路は、上述の過電圧保護回路と、過電圧保護回路の出力端子から出力される電源電圧を利用して、2次電池を充電する充電回路を備える。 Another aspect of the present invention is a power management circuit. The power management circuit includes the above-described overvoltage protection circuit and a charging circuit that charges the secondary battery using the power supply voltage output from the output terminal of the overvoltage protection circuit.
本発明のさらに別の態様は、電子機器である。この電子機器は、2次電池と、外部電源からの電源電圧にもとづいて2次電池を充電する上述の電源管理回路と、を備える。 Yet another embodiment of the present invention is an electronic device. The electronic device includes a secondary battery and the above-described power management circuit that charges the secondary battery based on a power supply voltage from an external power supply.
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。 Note that any combination of the above-described constituent elements and the constituent elements and expressions of the present invention replaced with each other among methods, apparatuses, systems, and the like are also effective as an aspect of the present invention.
本発明によれば、逆極性の入力電圧に対する耐性を有する過電圧保護回路を提供できる。 ADVANTAGE OF THE INVENTION According to this invention, the overvoltage protection circuit which has the tolerance with respect to the input voltage of reverse polarity can be provided.
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。 The present invention will be described below based on preferred embodiments with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. The embodiments do not limit the invention but are exemplifications, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.
本明細書において、「部材Aが部材Bに接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
In this specification, “the state in which the member A is connected to the member B” means that the member A and the member B are physically directly connected, or the member A and the member B are in an electrically connected state. Including the case of being indirectly connected through other members that do not affect the above.
Similarly, “the state in which the member C is provided between the member A and the member B” refers to the case where the member A and the member C or the member B and the member C are directly connected, as well as an electrical condition. It includes the case of being indirectly connected through another member that does not affect the connection state.
図1は、実施の形態に係る過電圧保護回路100およびそれを用いた電子機器1000全体の構成を示す回路図である。
電子機器1000は、たとえば携帯電話端末や、PDA、ノート型PCなどの電池駆動型の情報端末機器である。電子機器1000は、過電圧保護回路100、充電回路112および電池114を備える。電子機器1000はその他に、図示しないCPU(Central Processing Unit)、DSP(Digital Signal Processor)、液晶パネルをはじめとするデジタル回路、アナログ回路を備える。
FIG. 1 is a circuit diagram showing an overall configuration of an
The
電池114は、リチウムイオンやNiCd(ニッケルカドミウム)電池などの2次電池であり、その電池電圧Vbatが、電子機器1000のその他の回路ブロックへと供給される。
The
外部電源110は、電子機器1000に接続され、商用交流電圧を直流電圧に変換するACアダプタや、車載バッテリ等の電圧を降圧するDC/DCコンバータ、USB電源や乾電池を利用した緊急用電源である。外部電源110は電池114に対して直流の電源電圧Vdcを供給する。
The
過電圧保護回路100は、入力端子102、出力端子104、基準電圧端子106を備え、ひとつの半導体基板上に一体集積化されている。入力端子102および基準電圧端子106の間には、外部電源110から電源電圧として直流電圧Vdcが印加される。直流電圧Vdcは正常な状態において、入力端子102側が高電位、基準電圧端子106側が低電位となる向きで与えられる。過電圧保護回路100は、基準電圧端子106の電圧レベルを基準電圧(接地電圧)として動作する。
The
充電回路112は、過電圧保護回路100から出力される直流電圧Vdcを受け、電池114を充電する。もっとも過電圧保護回路100の出力端子104に接続される回路は充電回路112に限定されず、外部からの直流電圧を利用して動作するさまざまな回路に適用可能である。
The
以下、過電圧保護回路100の具体的な構成を説明する。過電圧保護回路100は、第1トランジスタM1、第2トランジスタM2、第1抵抗R1、第2抵抗R2、第3抵抗R3、第1ツェナーダイオードZD1、第2ツェナーダイオードZD2を備える。
Hereinafter, a specific configuration of the
第1トランジスタM1はPチャンネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。第1トランジスタM1はその一端が入力端子102と接続される。本明細書では便宜的に第1トランジスタM1の入力端子102側の端子をドレイン(d)、出力端子104側の端子をソース(s)とする。つまり第1トランジスタM1のドレインは入力端子102に接続され、ソースは出力端子104に接続される。また第1トランジスタM1のバックゲートはそのソースと接続される。したがって第1トランジスタM1のボディダイオードは、カソードが出力端子104側、アノードが入力端子102側となる向きで配置される。
The first transistor M1 is a P-channel MOSFET (Metal Oxide Semiconductor Field Effect Transistor). One end of the first transistor M <b> 1 is connected to the
第1抵抗R1は、第1トランジスタM1のゲート(g)とソースの間に設けられる。第1抵抗R1の抵抗値は、十分に高く、数百kΩ〜数MΩの範囲とする。第2抵抗R2は、第1トランジスタM1のゲートと基準電圧端子106の間に設けられる。たとえば第2抵抗R2の抵抗値は数kΩから数十kΩの範囲とするとよい。たとえばR1=1MΩ、R2=20kΩである。
The first resistor R1 is provided between the gate (g) and the source of the first transistor M1. The resistance value of the first resistor R1 is sufficiently high and ranges from several hundred kΩ to several MΩ. The second resistor R2 is provided between the gate of the first transistor M1 and the
第1ツェナーダイオードZD1は、第1トランジスタM1のゲートとソースの間に設けられる。第1ツェナーダイオードZD1は、そのカソードが第1トランジスタM1のソース側、そのアノードが第1トランジスタM1のゲート側となる向きで配置される。第1ツェナーダイオードZD1は同じ向きで直列に接続されたm個(mは自然数)のツェナーダイオードの総称である。 The first Zener diode ZD1 is provided between the gate and the source of the first transistor M1. The first Zener diode ZD1 is arranged in such a direction that the cathode is the source side of the first transistor M1 and the anode is the gate side of the first transistor M1. The first Zener diode ZD1 is a general term for m (m is a natural number) Zener diodes connected in series in the same direction.
第2ツェナーダイオードZD2は、そのカソードが第1ツェナーダイオードZD1のアノードと接続される。第2ツェナーダイオードZD2は同じ向きで直列に接続されたn個(nは自然数)のツェナーダイオードの総称である。第3抵抗R3は、第2ツェナーダイオードZD2のアノードと基準電圧端子106の間に設けられる。たとえばR3=10kΩである。
The second Zener diode ZD2 has a cathode connected to the anode of the first Zener diode ZD1. The second Zener diode ZD2 is a generic name for n (n is a natural number) Zener diodes connected in series in the same direction. The third resistor R3 is provided between the anode of the second Zener diode ZD2 and the
第2トランジスタM2はNチャンネルMOSFETであり、その一端が出力端子104と接続され、その他端が第2ツェナーダイオードZD2のカソードと接続される。別の観点から見れば第2トランジスタM2は、第1トランジスタM1のゲートソース間に設けられる。本明細書では便宜的に第1トランジスタM1の出力端子104側の端子をソース、他端をドレインと称する。第2トランジスタM2のゲートは、第2ツェナーダイオードZD2のアノードと接続される。
The second transistor M2 is an N-channel MOSFET, one end of which is connected to the
以上のように構成された過電圧保護回路100の動作を、外部電源110の印加状態ごとに説明する。
The operation of the
(1) 直流電圧Vdcが正常な極性、正常な値で印加される場合
この場合、第1トランジスタM1のゲートソース間電圧がMOSFETのしきい値電圧Vtを超えるため、第1トランジスタM1はオンし、入力端子102に供給される電源電圧Vdcが、出力端子104から出力され、充電回路112へと供給される。
このとき出力端子104と基準電圧端子106の電位差はVdcとなる。また出力端子104と基準電圧端子106の間に直列に接続される第1抵抗R1と第2抵抗R2には、
Ir=Vdc/(R1+R2)
で与えられる電流が流れる。この電流Irは、負荷である充電回路112には供給されない無駄電流であるが、上述のようにR1=1MΩ、R2=20kΩのとき、5Vの電源電圧Vdcに対してIr≒5μAとなり、充電回路112に供給される電流と比べて無視しうるくらい非常に小さな値となる。
(1) When the DC voltage Vdc is applied with a normal polarity and a normal value In this case, since the gate-source voltage of the first transistor M1 exceeds the threshold voltage Vt of the MOSFET, the first transistor M1 is turned on. The power supply voltage Vdc supplied to the
At this time, the potential difference between the
Ir = Vdc / (R1 + R2)
The current given by flows. This current Ir is a waste current that is not supplied to the charging
(2) 直流電圧Vdcが正常な極性、過電圧で印加される場合
第1トランジスタM1がオンした状態で、直流電圧Vdcの値が大きくなっていくと、それにともなって出力端子104の電圧も大きくなる。つまり第1トランジスタM1のゲートソース間の電圧が増大していく。直流電圧Vdcが、Vz×m付近の第1のしきいち電圧Vth1を超えると、第1ツェナーダイオードZD1が逆方向にオンし、第1トランジスタM1のゲートソース間電圧VgsがVz×mにクランプされる。ここでVzはツェナーダイオードの逆方向電圧(ツェナー電圧)である。したがって第1トランジスタM1のゲートソース間耐圧が低い場合に、第1トランジスタM1を保護することができる。
(2) When the DC voltage Vdc is applied with normal polarity and overvoltage When the value of the DC voltage Vdc increases with the first transistor M1 turned on, the voltage of the
さらに直流電圧Vdcが上昇していくと、それにともなって出力端子104の電位も上昇する。直流電圧Vdcが、Vz×(m+n)付近の第2のしきい値電圧Vth2を超えると、第1ツェナーダイオードZD1および第2ツェナーダイオードZD2両方が逆方向にオンする。したがって出力端子104の電位は、
Vz×(m+n)
付近にクランプされ、充電回路112に過電圧が供給されるのを防止できる。言い換えれば、mおよびnの値は保護対象である充電回路112の耐圧を考慮して選択される。たとえばm=2、n=2、Vz=5.5Vの場合、出力端子104の電位は、5.5×4=22Vにクランプされる。
As the DC voltage Vdc further increases, the potential at the
Vz × (m + n)
It is clamped in the vicinity, and an overvoltage can be prevented from being supplied to the charging
このときの過電圧保護回路100の消費電流を検討する。
第1抵抗R1には、第1ツェナーダイオードZD1の電圧降下が印加されるから、
5.5(V)×2/1(MΩ)=11μA
が流れる。また第2抵抗R2には、Vdc−Vz×mの電圧が印加される。たとえば過電圧状態においてVdc=30Vとすると、第2抵抗R2には、
(Vdc−Vz×m)/R2=(30−5.5×2)(V)/20(kΩ)≒1mA
の電流が流れる。
The current consumption of the
Since the voltage drop of the first Zener diode ZD1 is applied to the first resistor R1,
5.5 (V) × 2/1 (MΩ) = 11 μA
Flows. A voltage of Vdc−Vz × m is applied to the second resistor R2. For example, if Vdc = 30V in the overvoltage state, the second resistor R2 has
(Vdc−Vz × m) / R2 = (30−5.5 × 2) (V) / 20 (kΩ) ≈1 mA
Current flows.
また第3抵抗R3には、Vdc−Vz×(m+n)の電圧が印加される。たとえばVdc=30Vとすると、第3抵抗R3には、
(Vdc−Vz×(m+n))/R3=(30−5.5×4)(V)/10(kΩ)≒1mA
の電流が流れる。したがって、過電圧状態においても消費電流はそれほど大きくならない。
A voltage of Vdc−Vz × (m + n) is applied to the third resistor R3. For example, if Vdc = 30V, the third resistor R3 has
(Vdc−Vz × (m + n)) / R3 = (30−5.5 × 4) (V) / 10 (kΩ) ≈1 mA
Current flows. Therefore, the current consumption does not increase so much even in the overvoltage state.
(3) 直流電圧Vdcが逆極性で印加される場合
基準電圧端子106の電位を基準として、入力端子102に負電圧が印加される場合を検討する。かかる状況は外部電源110が逆向きに接続された場合に発生しうる。この状況では、第1トランジスタM1は、そのゲートソース間電圧およびゲートドレイン間電圧がいずれもMOSFETのしきい値電圧Vtを超えないため、オフとなる。したがって、カソードが基準電圧端子106側となる向きで配置されるボディダイオードD1によって、基準電圧端子106から入力端子102に向かって流れる電流が遮断される。
(3) When DC Voltage Vdc is Applied with Reverse Polarity Consider a case where a negative voltage is applied to the
以上が過電圧保護回路100の基本的な動作である。続いて直流電圧Vdcが逆極性で急峻に遷移する場合の動作を説明する。
The above is the basic operation of the
急峻なスロープを有する負電圧が入力端子102に印加される場合を検討する。本実施の形態に係る過電圧保護回路100の効果を明確とするため、比較技術として第2トランジスタM2を設けない場合の動作を説明し、その後、第2トランジスタM2を設けた場合の動作を説明する。
Consider a case where a negative voltage having a steep slope is applied to the
図2は、図1の過電圧保護回路100の過渡的な動作状態を示す波形図である。第2トランジスタM2を設けない場合の波形が破線で、第2トランジスタM2を設けた場合の波形が実線で示される。図2の縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化されている。
FIG. 2 is a waveform diagram showing a transient operation state of the
まず破線で示される波形を参照して、第2トランジスタM2を設けない場合の動作を説明する。
入力端子102の電位Vdc、つまり第1トランジスタM1のドレイン電圧が急峻に負電圧に遷移すると、ゲートドレイン間の寄生容量Cgdを介してカップリングされる第1トランジスタM1のゲート電圧Vgが負に遷移する。一方、第1トランジスタM1のソースとゲートの間は第1抵抗R1を介してカップリングされているため、ソース電圧Vsは、抵抗R1と容量Cgdによって定まる時定数にしたがって遷移する。上述のように第1抵抗R1が1MΩ程度の場合時定数は大きいため、ソース電圧Vsは緩やかにゲート電圧Vgに近づいていく。この過程において第1トランジスタM1は、そのゲートソース間電圧VgsがMOSFETのしきい値電圧Vtを超えてオンとなる。その結果、基準電圧端子106から入力端子102に向かって大電流I1が流れるという問題が生ずる。
First, the operation when the second transistor M2 is not provided will be described with reference to the waveform indicated by the broken line.
When the potential Vdc of the
もし第1抵抗R1の抵抗値を小さくすれば、ソース電圧Vsはゲート電圧Vgに追従するため、ゲートソース間電圧Vgsがほぼ同電位となり、MOSFETはオンしないため大電流の発生は抑制される。ところが第1抵抗R1の抵抗値を小さくすると、(1)で説明した正常動作時の消費電流が大きくなるという別の問題が発生する。 If the resistance value of the first resistor R1 is decreased, the source voltage Vs follows the gate voltage Vg, so that the gate-source voltage Vgs becomes substantially the same potential, and the MOSFET is not turned on. However, when the resistance value of the first resistor R1 is reduced, another problem arises that the current consumption during normal operation described in (1) increases.
つまり第2トランジスタM2を設けない場合、大電流の発生と、正常動作時の消費電流はトレードオフの関係にある。このトレードオフの問題は、第2トランジスタM2を設けることにより好適に解消される。 That is, when the second transistor M2 is not provided, the generation of a large current and the current consumption during normal operation are in a trade-off relationship. This trade-off problem is preferably solved by providing the second transistor M2.
続いて実線の波形を参照し、第2トランジスタM2を設けた場合の動作を説明する。入力端子102の電位Vdcが負方向に遷移すると、それと追従して第1トランジスタM1のゲート電圧Vgが負方向にスイングする。このとき、第2トランジスタM2のボディダイオードD2によって、第2トランジスタM2のゲートソース間電圧Vgsはダイオードの順方向電圧Vf(≒0.7V)にクランプされる。したがって第1トランジスタM1のオンの程度が制限されるため、基準電圧端子106から入力端子102に向かって大電流が流れるのを防止できる。このとき、第1抵抗R1の抵抗値は大きくても構わないため、正常動作時の消費電流の増加も抑制される。
Next, the operation when the second transistor M2 is provided will be described with reference to the solid line waveform. When the potential Vdc of the
また第2トランジスタM2を設けることより、以下の効果を得ることができる。第2トランジスタM2は、入力端子102の電位Vdcが負電圧のときにそのゲートソース間電圧がしきい値電圧を超えるためオンする。その結果、仮に入力端子102に負の過電圧が印加されても、第2ツェナーダイオードZD2が順方向に導通するため、出力端子104の電位は第2ツェナーダイオードZD2によってクランプされる。具体的には、第3抵抗R3での電圧降下を無視すれば、出力端子104の電位は、(−Vf×n)付近でクランプされることになり、充電回路112に負の過電圧が供給されるのを防止できる。もし第2トランジスタM2が設けられない場合、出力端子104の電位は、−Vf×(m+n)まで低下することになる。
Further, by providing the second transistor M2, the following effects can be obtained. The second transistor M2 is turned on because the gate-source voltage exceeds the threshold voltage when the potential Vdc of the
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。 Those skilled in the art will understand that the above-described embodiment is an exemplification, and that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are also within the scope of the present invention. is there.
実施の形態でMOSFETとバイポーラトランジスタは、必要に応じて適宜置き換えることが可能である。また、MOSFETのNチャンネルとPチャンネル、あるいはバイポーラトランジスタのNPN型とPNP型も、適宜置換してもよい。 In the embodiment, the MOSFET and the bipolar transistor can be appropriately replaced as necessary. Further, the N channel and P channel of the MOSFET or the NPN type and PNP type of the bipolar transistor may be appropriately replaced.
実施の形態では、過電圧保護回路100と充電回路112を別々のICとして構成する場合を説明したが、これらを一体として、電源管理IC116として構成してもよい。あるいは反対に過電圧保護回路100を、ディスクリート素子を用いて構成してもよい。
In the embodiment, the case where the
以上、実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。 Although the present invention has been described based on the embodiments, the embodiments merely show the principle and application of the present invention, and the embodiments are defined in the claims. Needless to say, many modifications and arrangements can be made without departing from the spirit of the present invention.
100…過電圧保護回路、102…入力端子、104…出力端子、106…基準電圧端子、M1…第1トランジスタ、M2…第2トランジスタ、R1…第1抵抗、R2…第2抵抗、R3…第3抵抗、ZD1…第1ツェナーダイオード、ZD2…第2ツェナーダイオード、D1…ボディダイオード、D2…ボディダイオード、110…外部電源、112…充電回路、114…電池、116…電源管理IC。
DESCRIPTION OF
Claims (4)
前記電源電圧を外部に出力する出力端子と、
基準電圧が入力される基準電圧端子と、
ドレインが前記入力端子に接続され、バックゲートがソースに接続された第1トランジスタと、
前記第1トランジスタのゲートとソースの間に設けられた第1抵抗と、
前記第1トランジスタのゲートと前記基準電圧端子の間に設けられた第2抵抗と、
前記第1トランジスタのゲートとソースの間に、カソードが前記第1トランジスタのソース側となる向きで配置された第1ツェナーダイオードと、
前記第1トランジスタのゲートと前記基準電圧端子の間に、カソードが前記ゲート側となる向きで配置された第2ツェナーダイオードと、
前記第1トランジスタのゲートと前記基準電圧端子の間に、前記第2ツェナーダイオードと直列に設けられた第3抵抗と、
前記第1トランジスタのゲートとソースの間に設けられ、ゲートが前記第2ツェナーダイオードのアノードと接続され、ボディダイオードのアノードが前記第1トランジスタのゲート側となる向きで設けられた第2トランジスタと、
を備えることを特徴とする過電圧保護回路。 An input terminal to which an external power supply voltage is input;
An output terminal for outputting the power supply voltage to the outside;
A reference voltage terminal to which a reference voltage is input; and
A first transistor having a drain connected to the input terminal and a back gate connected to the source;
A first resistor provided between a gate and a source of the first transistor;
A second resistor provided between the gate of the first transistor and the reference voltage terminal;
A first Zener diode disposed between a gate and a source of the first transistor in a direction in which a cathode is a source side of the first transistor;
A second Zener diode disposed between the gate of the first transistor and the reference voltage terminal in a direction in which a cathode is on the gate side;
A third resistor provided in series with the second Zener diode between the gate of the first transistor and the reference voltage terminal;
A second transistor provided between the gate and source of the first transistor, the gate connected to the anode of the second Zener diode, and the anode of the body diode facing the gate side of the first transistor; ,
An overvoltage protection circuit comprising:
前記過電圧保護回路の前記出力端子から出力される電源電圧を利用して、2次電池を充電する充電回路と、
を備え、一体集積化されることを特徴とする電源管理回路。 An overvoltage protection circuit according to claim 1 ;
A charging circuit for charging a secondary battery using a power supply voltage output from the output terminal of the overvoltage protection circuit;
And a power management circuit that is integrated.
外部電源からの電源電圧にもとづいて前記2次電池を充電する請求項3に記載の電源管理回路と、
を備えることを特徴とする電子機器。 A secondary battery;
The power management circuit according to claim 3 , wherein the secondary battery is charged based on a power supply voltage from an external power supply;
An electronic device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008135010A JP5329840B2 (en) | 2008-05-23 | 2008-05-23 | Overvoltage protection circuit and power management circuit and electronic equipment using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008135010A JP5329840B2 (en) | 2008-05-23 | 2008-05-23 | Overvoltage protection circuit and power management circuit and electronic equipment using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009284688A JP2009284688A (en) | 2009-12-03 |
JP5329840B2 true JP5329840B2 (en) | 2013-10-30 |
Family
ID=41454530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008135010A Active JP5329840B2 (en) | 2008-05-23 | 2008-05-23 | Overvoltage protection circuit and power management circuit and electronic equipment using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5329840B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG11201704195PA (en) | 2014-12-31 | 2017-06-29 | Huawei Tech Co Ltd | Charging protection method and apparatus |
CN112510993A (en) * | 2019-09-16 | 2021-03-16 | 奇源科技有限公司 | High voltage stabilizer |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07271459A (en) * | 1994-03-31 | 1995-10-20 | Aiphone Co Ltd | Dc power source feeding circuit |
JP3674794B2 (en) * | 1996-02-14 | 2005-07-20 | ローム株式会社 | Battery charging circuit |
JP2003037933A (en) * | 2001-07-24 | 2003-02-07 | Koito Mfg Co Ltd | Protection apparatus of electronic equipment |
JP2005051919A (en) * | 2003-07-28 | 2005-02-24 | Matsushita Electric Works Ltd | Power supply |
-
2008
- 2008-05-23 JP JP2008135010A patent/JP5329840B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009284688A (en) | 2009-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5139022B2 (en) | Overvoltage protection circuit and power management circuit and electronic equipment using the same | |
US11646569B2 (en) | Secondary battery protection circuit, secondary battery protection apparatus and battery pack | |
KR101035232B1 (en) | Charge Control Semiconductor Integrated Circuits | |
JP5999987B2 (en) | Power path circuit | |
JP5406443B2 (en) | Overvoltage protection circuit | |
CN101252286A (en) | Charge and discharge control circuit and rechargeable power supply unit | |
JP2014500700A (en) | Lithium battery protection circuit | |
US20130188287A1 (en) | Protection circuit, charge control circuit, and reverse current prevention method employing charge control circuit | |
JP5481042B2 (en) | Overvoltage protection circuit and electronic device using the same | |
US20140184265A1 (en) | Test circuit for power supply unit | |
CN102751705A (en) | Electronic device with overvoltage protection and overvoltage protection method thereof | |
JP5329840B2 (en) | Overvoltage protection circuit and power management circuit and electronic equipment using the same | |
US8779827B2 (en) | Detector circuit with low threshold voltage and high voltage input | |
JP5260142B2 (en) | CHARGE PUMP CIRCUIT AND OVERVOLTAGE PROTECTION CIRCUIT AND ELECTRONIC DEVICE USING THE SAME | |
US10298119B2 (en) | Scalable protection voltage generation | |
US9231432B2 (en) | Electronic device and charging circuit thereof | |
US20120182662A1 (en) | Inrush Current Protection Circuit | |
JP5750326B2 (en) | Electronic device protection circuit | |
JP2007306664A (en) | Overvoltage protection circuit, charger using same, and electronic apparatus | |
US8947019B2 (en) | Handheld device and power supply circuit thereof | |
JP5584179B2 (en) | Connected device detection circuit | |
US20140292258A1 (en) | Electronic device and charging circuit thereof | |
TWI403062B (en) | Automatic charger protection circuit of a charger of a electronic device and method | |
CN104901347B (en) | Chip for charging and discharging battery and protection circuit for preventing damage caused by excessive charging and discharging | |
KR20040088264A (en) | Circuit for guarding reverse voltage and overvoltage in Personal Digital Assistant |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110520 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5329840 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |