[go: up one dir, main page]

JP5325684B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5325684B2
JP5325684B2 JP2009166975A JP2009166975A JP5325684B2 JP 5325684 B2 JP5325684 B2 JP 5325684B2 JP 2009166975 A JP2009166975 A JP 2009166975A JP 2009166975 A JP2009166975 A JP 2009166975A JP 5325684 B2 JP5325684 B2 JP 5325684B2
Authority
JP
Japan
Prior art keywords
pattern
lead
chip
wiring pattern
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009166975A
Other languages
English (en)
Other versions
JP2011023528A (ja
JP2011023528A5 (ja
Inventor
秀範 江川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2009166975A priority Critical patent/JP5325684B2/ja
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to US12/801,303 priority patent/US8384230B2/en
Priority to CN201410486030.8A priority patent/CN104332454B/zh
Priority to CN201310356421.3A priority patent/CN103500735B/zh
Priority to CN201410239237.5A priority patent/CN104037156B/zh
Priority to CN201010222675.2A priority patent/CN101958295B/zh
Publication of JP2011023528A publication Critical patent/JP2011023528A/ja
Publication of JP2011023528A5 publication Critical patent/JP2011023528A5/ja
Priority to US13/762,512 priority patent/US8686574B2/en
Application granted granted Critical
Publication of JP5325684B2 publication Critical patent/JP5325684B2/ja
Priority to US14/186,592 priority patent/US8975762B2/en
Priority to HK14113041.6A priority patent/HK1199554A1/xx
Priority to US14/596,991 priority patent/US20150123274A1/en
Priority to HK15104900.4A priority patent/HK1204507A1/xx
Priority to US16/670,725 priority patent/US11244883B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、配線基板とこれに搭載されたＩＣ（Integrated Circuit）チップとを有する半導体装置に関し、特に、半導体装置における放熱構造に関する。
液晶ドライバＩＣなどのＩＣチップの動作時の発熱量は増大する傾向にある。ＩＣチップ発熱量の増大傾向は、リジット配線基板を使用した半導体装置に比べて、フレキシブル配線基板を使用した半導体装置において特に顕著である。このため、半導体装置における放熱構造の重要性が高まっている。
フレキシブル配線基板は、可撓性の絶縁フィルム上に配線等の導体層が形成された構造を有する。例えば、絶縁フィルムであるポリイミドフィルムに銅箔を張り合わせることで導体層が形成される。フレキシブル配線基板は、その薄さのために、リジット配線基板に比べて熱容量が小さく機械的強度が弱い。このため、一般的に、フレキシブル配線基板に放熱器（ヒートシンク）等の重い部品を搭載することは難しい。
フレキシブル配線基板を使用する場合の発熱問題に対処するため、特許文献１及び２は、フレキシブル配線基板を使用した半導体装置の１つであるテープキャリアパッケージ（ＴＣＰ：Tape Career package）の放熱構造を開示している。このうち、特許文献１に開示されたＴＣＰは、以下の構成を有する。すなわち、外部装置との信号入出力に使用される電極とは別に"放熱用の"電極を有するＩＣチップがフレキシブル配線基板に搭載される。また、フレキシブル配線基板の表面には、信号配線パターンから物理的に分離された放熱用導電パターンが形成されている。そして、ＩＣチップの放熱用電極と配線基板の放熱用導電パターンとの間が金バンプ又はハンダ等の導体を介して接続されている。なお、本明細書では、金バンプ及びハンダ等の導体を介して接続することを、「導体接続」と呼ぶ。
特許文献２も、フレキシブル配線基板に搭載されるＩＣチップの放熱のために、フレキシブル配線基板の表面上に放熱用導電パターンを形成することを開示している。しかしながら、特許文献２では、ＩＣチップが有する電極と放熱用導電パターンとの間は接続されていない。具体的には、特許文献２は、ＩＣチップと放熱用導電パターンとの間が物理的に離間するよう配置した構造（特許文献２の図３）と、ＩＣチップと放熱用導電パターンとの間が物理的に接触するよう配置した構造（特許文献２の図６）とを開示している。より具体的に述べると、特許文献２の図３及び６は、ＩＣチップの電極と放熱用導電パターンとの間が導体接続されておらず、かつ、長方形状のＩＣチップの短辺に亘って放熱用導電パターンが対向するように形成された構造を示している。
特開２００７−１５８００１号公報 特開２００４−１１１９９６号公報
上述したように、特許文献１に開示された半導体装置の放熱構造は、フレキシブル配線基板上に形成された放熱用導電パターンとＩＣチップの放熱用電極との間が熱抵抗の小さい導体によって接続された構造を有する。これにより、ＩＣチップと放熱用導電パターンの間の熱抵抗が低下するため、放熱効果の向上が期待できる。しかしながら、ＩＣチップの周囲に電位の異なる端子がバラバラに配置されている場合や、静電気放電（ＥＳＤ：electro-static discharge）が懸念される場合など、ＩＣチップの電極と放熱用導電パターンの間を導体接続できないケースも多い。例えば、ＩＣチップが液晶表示パネルを駆動するドライバＩＣである場合、帯電した人体が液晶表示パネルに接触した際の放電によって、ドライバＩＣが損傷するおそれがある。放熱用導電パターンは、放熱効果を高めるために大きな表面積を有するのが一般的であるため、放熱用導電パターンとＩＣチップを導体接続したのでは、ＥＳＤによりＩＣチップが損傷する確率が大きくなってしまう。
これに対して、上述したように、特許文献２に開示された放熱構造は、ＩＣチップの電極と放熱用導電パターンとの間を導体接続しない構造を有する。より具体的に述べると、特許文献２の図３及び６には、放熱用導電パターンとチップ電極との間が電気的に絶縁され、かつ、放熱用導電パターンが矩形チップの一辺に亘って対向するように形成することが示されている。この構造は、ＥＳＤによるＩＣチップの損傷を回避しやすいという利点があり、ＩＣチップの電極と放熱用導電パターンの間を導体接続できないケースにおいて有効であると考えられる。
しかしながら、特許文献２に開示された放熱構造のうち、ＩＣチップの電極と放熱用導電パターンの間を接触させることなく、ＩＣチップと放熱用導電パターンとの間が物理的に接触するよう配置した構造（特許文献２の図６）は、現実的には、採用することは難しいと考えられる。特に、機能回路および電極が形成されたＩＣチップ表面が配線基板側を向くように搭載されるフリップチップ実装（フェイスダウン実装）では尚更である。小型化が求められるＩＣチップの周辺部には、接続安定性確保の面からも、多数の電極パッドが配置される場合が多く、電極を回避して放熱用導電パターンとＩＣチップを物理的に接触させることは通常は困難である。
一方、特許文献２に開示された放熱構造のうち、ＩＣチップと放熱用導電パターンとの間が物理的に離間するよう配置した構造（特許文献２の図３）に着目すると、長方形状のＩＣチップと放熱用導電パターンとが対向する界面の長さは、たかだかＩＣチップの短辺の長さ程度である。したがって、ＩＣチップから放熱用導電パターンへの熱伝導が十分でなく、ＩＣチップの温度が上昇し、ＩＣチップ周辺での温度勾配が大きくなってしまうおそれがある。
つまり、特許文献１及び２に開示された半導体装置の放熱構造では、ＩＣチップの電極と放熱用導電パターンの間を導体接続できない場合に、ＩＣチップから放熱用導電パターンへの熱伝導が十分でないという問題がある。
本発明の一態様は、少なくとも１つの主面上に導電パターンが形成された配線基板と、前記配線基板に搭載されるＩＣチップとを有する半導体装置である。前記ＩＣチップは、前記配線基板と導体接続するための複数の電極を有する。
また、前記導電パターンは、引き出し配線パターン及び放熱用パターンを含む。前記引き出し配線パターンは、前記複数の電極のうち少なくとも１つに導体を介して接続される。前記放熱用パターンは、前記ＩＣチップおよび前記引き出し配線パターンのいずれとも物理的に離間されており、前記引き出し配線パターンに比べて大きな表面積を有する。
さらに、前記引き出し配線パターンと前記放熱用パターンは、間隙を介して対向するよう配置されており、前記引き出し配線パターンおよび前記放熱用パターンが互いに対向する部分の形状はともに凹凸形状を有し、互いの凹凸形状が前記間隙を介して噛み合うように配置されている。
上述した本発明の一態様によれば、ＩＣチップの電極に導体接続された導電性の引き出し配線パターンによって、ＩＣチップから熱を効率よく取り出すことができる。また、引き出し配線パターンおよび放熱用パターンの互いの凹凸形状が間隙を介して噛み合うように配置されているため、間隙の総延長を十分に長くとることができ、引き出し配線パターンと放熱用パターンの間の熱抵抗が低減される。よって、ＩＣチップから放熱用パターンに至るまでの間の熱抵抗を下げることができ、放熱効果を高めることができる。また、前記間隙の長さ方向の総延長は、ＩＣチップの短辺の長さよりも長くすることが容易である。
上述した本発明の一態様によれば、ＩＣチップの電極と放熱用パターンの間を導体接続できない場合であっても、ＩＣチップと放熱用パターンの間の熱抵抗を下げ、放熱効果を高めることができる。
発明の実施の形態１にかかる半導体装置の構造を模式的に示す平面図である。 図１に示した半導体装置が有するＩＣチップの電極レイアウトの一例を模式的に示す平面図である。 図１に示した半導体装置が有する引き出し配線パターンおよび放熱用パターンの周辺を示す拡大平面図である。 図３の切断線Ａ−Ａにおける断面模式図である。 図１に示した半導体装置の放熱効果を説明するための半導体装置平面図及び温度分布グラフである。 引き出し配線パターンおよび放熱用パターンの変形例を示す図である。 引き出し配線パターンおよび放熱用パターンの変形例を示す図である。 引き出し配線パターンおよび放熱用パターンの変形例を示す図である。 引き出し配線パターンおよび放熱用パターンの変形例を示す図である。 引き出し配線パターンおよび放熱用パターンの変形例を示す図である。 引き出し配線パターンおよび放熱用パターンの変形例を示す図である。 発明の実施の形態２にかかる半導体装置の構造を模式的に示す平面図である。 図１２に示した半導体装置が有する引き出し配線パターンおよび放熱用パターンの周辺を示す拡大平面図である。
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。
＜発明の実施の形態１＞
本実施の形態にかかる半導体装置は、テープキャリアパッケージ（ＴＣＰ）であり、より具体的には、液晶表示パネルを駆動するためのドライバＩＣを搭載したＴＣＰである。図１は、本実施の形態にかかるＴＣＰ１の平面模式図である。ＴＣＰ１は、フレキシブル配線基板１０およびＩＣチップ１１を有する。配線基板１０は、ポリイミドフィルム等の可撓性の絶縁フィルム上に銅箔等によって導電パターンが形成された構造を有する。この導電パターンは、入力信号配線パターン１２、出力信号配線パターン１３、引き出し配線パターン１４、及び放熱用パターン１５を含む。なお、配線基板１０の両端に等間隔で形成されている複数のスプロケットホール１００は、ＴＣＰ１が切り出される前のキャリアテープを搬送・位置決めするために利用される。
ＩＣチップ１１は、導電パターンが形成されているのと同じ配線基板１０の主面上にフリップチップ実装されている。ＩＣチップ１１は、外部装置（具体的には入力側の表示コントローラ、出力側の液晶表示パネル等）との間で電源、表示データ、制御信号の入出力を行うための複数の第１の電極１１１と、通常は、外部装置と接続されず主として接続安定性確保と放熱目的で使用される複数の第２の電極１１２を有する。
図２は、ＩＣチップ１１の主面上に形成された電極１１１及び１１２のレイアウト例を示す平面図である。図２の例では、ＩＣチップ１１の長方形状の主面の長辺に沿って複数の第１の電極１１１が配置されている。また、ＩＣチップ１１の主面の短辺に沿って複数の第２の電極１１２が配置されている。複数の第１の電極１１１の各々は、導体バンプ（Ａｕバンプ、はんだバンプ等）によって入力信号配線パターン１２又は出力信号配線パターン１３に接合されている。また、複数の第２の電極１１２の各々は、導体バンプによって引き出し配線パターン１４に接合されている。尚、この配置は一例に過ぎず、第２の電極１１２は、配置が短辺側に限られるわけではなく、長辺側に配置される場合や、両方に配置される場合もある。
図１に戻り説明を続ける。入力信号配線パターン１２および出力信号配線パターン１３は、ＩＣチップ１１と外部装置（具体的には入力側の表示コントローラ、出力側の液晶表示パネル等）との間で電源、表示データ、制御信号などの入出力を行うために利用される。なお、図１では図示を省略しているが、入力信号配線パターン１２は複数の微細な入力配線を含み、出力信号配線パターン１３は複数の微細な出力配線を含む。
引き出し配線パターン１４は、少なくとも１つの第１電極１１１又は第２の電極１１２に導体接続される。放熱用パターン１５は、ＩＣチップ１１、信号配線パターン１２及び１３、並びに引き出し配線パターン１４のいずれとも物理的に離間されており、引き出し配線パターン１４に比べて大きな表面積を有する。さらに、引き出し配線パターン１４と放熱用パターン１５は、間隙を介して対向するよう配置されている。引き出し配線パターン１４および放熱用パターン１５が互いに対向する部分の形状はともに凹凸形状を有し、互いの凹凸形状が間隙を介して噛み合うように配置されている。言い換えると、引き出し配線パターン１４および放熱用パターン１５が対向する部分の境界線の形状は、凹凸型である。なお、この境界線の形状は、波型、ジグザグ型、蛇行型、または星型と言うこともできる。
図３は、図１に示したＩＣチップ１１右側に位置する引き出し配線パターン１４および放熱用パターン１５の周辺を示す拡大図である。図３の例では、引き出し配線パターン１４は、互いに分離した５つの引き出し配線１４１〜１４５によって構成されている。図４は、図３の切断線Ａ−Ａにおける断面模式図である。なお、図４において、封止樹脂の表示は省略されている。図４に示すように、引き出し配線１４５は、可撓性の絶縁フィルム１０１上に形成されており、導体バンプ１１３によって電極１１２に接合される。他の引き出し配線１４１〜１４４も、引き出し配線１４５と同様に導体バンプ１１３によってＩＣチップ１１に接合されている。
さらに、図３に示すように、引き出し配線１４１〜１４５は、ＩＣチップ１１の短辺側から放射状に拡がるよう配置されている。放射状に広がる引き出し配線１４１〜１４５の端部は、引き出し配線パターン１４の凸部に相当する。また、放熱用パターン１５は、間隙１６を介して引き出し配線１４１〜１４５の先端部分を取り囲むように配置されている。言い換えると、引き出し配線１４１〜１４５が放熱用パターン１５の内側に侵食する形で配置されている。より具体的に述べると、放熱用パターン１５が有する凸部１５１〜１５６は、引き出し配線１４１〜１４５の間、チップ１１と配線１４１の間、及びチップ１１と配線１４５の間に延在している。
このように、引き出し配線パターン１４（引き出し配線１４１〜１４５）と放熱用パターン１５の対向する部分を互いに凹凸形状とし、対向する部分同士を間隙１６を介して噛み合わせるように配置することで、パターン１４及び１５が対向する部分の長さ（言い換えると境界線の長さ、又は間隙１６の長さ）を長くすることができる。絶縁フィルムである間隙１６は、銅、アルミニウム等の導体で形成されるパターン１４及び１５に比べて熱伝導率が小さいため、パターン１４及び１５の境界における熱抵抗を増大させる要因となる。しかしながら、間隙１６の長さ方向の総延長を十分に長くすることで、引き出し配線パターン１４及び放熱用パターン１５の間の熱抵抗を低下させることができる。なお、間隙１６の長さ方向の総延長をＩＣチップ１１の短辺の長さより長くすることは容易である。つまり、ＩＣチップ１１と放熱用パターン１５の間を導体接続できない場合、本実施の形態の放熱構造は、特許文献２の放熱構造（ＩＣチップと放熱用導電パターンとが対向する界面の長さがＩＣチップの短辺の長さ程度である）に比べて高い放熱効果を得ることが期待できる。
以下では、本実施の形態で述べた引き出し配線パターン１４及び放熱用パターン１５のレイアウトによって得られる放熱効果について、図５（ａ）〜（ｄ）を用いて説明する。図５（ａ）は、図３に示したパターン１４及び１５のレイアウトに等温線Ｌ１〜Ｌ８を加えて図示した平面図である。また、図５（ｂ）は、図５（ａ）のＸ軸に沿った温度分布を示すグラフである。一方、図５（ｃ）は、パターン１４及び１５の境界線が凹凸形状でない場合の比較例に関する平面図である。図５（ｄ）は、図５（ｃ）のＸ軸に沿った温度分布を示すグラフである。なお、図５（ｃ）に示す構造は、本願の発明者がＴＣＰ１との比較のために考案したものであって公知の構造ではない。
図５（ｂ）と図５（ｄ）の比較から明らかであるように、本実施の形態によれば、ＩＣチップ１１から放熱用パターン１５に効率よく熱が取り出されるため、ＩＣチップ１１の温度が低下し、放熱用パターン１５の温度が上昇する。これにより、図５（ｂ）に示すように、ＩＣチップ１１の境界Ｐ１付近での温度勾配が緩やかになる。
なお、図５（ｃ）及び（ｄ）に示したように、発熱源であるＩＣチップ１１の近傍での温度勾配が急であるために、ここの温度勾配を緩やかにすることが効率的な放熱に繋がる。図１及び３に示したような、ＩＣチップ１１から離れるにつれて放射状に拡がるように引き出し配線パターン１４を形成することで、放熱効果を向上させることができる。放射状の配線レイアウトが熱流の拡散方向に沿っているためである。熱流の拡散方向に沿った放射状の引き出し配線パターン１４をＩＣチップ１１の近傍に配置することで、図５（ａ）及び（ｂ）に示したように、ＩＣチップ１１の近傍の温度勾配が緩やかになり、効率的な放熱を行うことができる。
また、放射状の引き出し配線パターン１４を採用することで、引き出し配線パターン１４の総面積が小さくて済む。このため、放射状の引き出し配線パターン１４は、ＥＳＤによるＩＣチップ１１の破壊が懸念される場合に特に有効である。
本実施の形態によれば、ＥＳＤ対策またはＩＣチップ１１の電極レイアウトの制約等のために、ＩＣチップ１１に放熱用パターン１５を導体接続できない場合でも、ＩＣチップ１１と放熱用パターン１５の間の熱抵抗を下げ、放熱効果を高めることができる。また、間隙１６の総延長を十分に長くとることで、ＩＣチップ１１と放熱用パターン１５との間を導体接続した場合に準ずる放熱効果を得ることができる。
なお、図１、３及び５に示した引き出し配線パターン１４の形状は一例に過ぎない。例えば、引き出し配線パターン１４は、図６に示すように、電気的接続が許される場合には、引き出し配線１４１〜１４５が中央部分１４６で接続された一体的な導電パターンとしてもよい。
さらに、引き出し配線パターン１４の変形例を、図７（ａ）〜（ｄ）、図８（ａ）〜（ｅ）に示す。図７（ａ）〜（ｄ）は、放射状に拡がる引き出し配線１４１〜１４５を有する引き出し配線パターン１４の変形例を示している。図７（ａ）は、図３に示した引き出し配線１４１〜１４５の各々を分岐させることで、さらに境界長を長くした例である。図７（ｂ）は、引き出し配線１４１〜１４５の各々が先端部に向けて徐々に広がる形状を有する例である。図７（ｃ）及び（ｄ）は、引き出し配線１４１〜１４５の各々の先端を根元に比べて太くするとともに、縁辺を波型とすることで境界長を長くした例である。
図８（ａ）〜（ｅ）は、非放射型の引き出し配線１４１〜１４５を有する引き出し配線パターン１４の変形例を示している。非放射型の引き出し配線パターン１４は、熱流の拡散特性の観点では放射型に比べて劣る可能性はあるものの、レイアウト制約によって放射型の引き出し配線パターン１４を採用できない場合に有効である。
また、放熱用パターン１５は、電気的に浮いている状態でもよいし、いずれか所定の電位が与えられてよい。例えば、放熱用パターン１５は接地されてもよい。本実施の形態で示した放熱構造では、引き出し配線パターン１４と放熱用パターン１５の間は物理的に離間されている。このため、当該放熱構造は、放熱用パターン１５に所定の電位が与えられている場合でも利用可能である。
また、放熱用の電極１１２は、ＩＣチップ１１内において電源電位、グランド電位等に接続されてもよい。言い換えると、引き出し配線パターン１４（引き出し配線１４１〜１４５）は、ＩＣチップ１１の内部配線を介して外部装置に電気的に接続されていてもよい。本実施の形態で示した放熱構造では、引き出し配線パターン１４を構成する配線１４１〜１４５どうし及び引き出し配線パターン１４と放熱用パターン１５の間は物理的に離間されている。このため、当該放熱構造は、引き出し配線パターン１４を構成する配線１４１〜１４５にそれぞれ所定の電位が与えられている場合でも利用可能である。
また、上述した説明では、放熱用パターン１５が１つの島状パターンである場合について述べたが、放熱用パターン１５は、複数の島状パターンに分割されていても良い。
ところで、本実施の形態で述べた放熱構造の特徴の１つは、引き出し配線パターン１４と放熱用パターン１５の境界線を凹凸型（波型、ジグザグ型、蛇行型、または星型を含む）とした点である。このレイアウトは、引き出し配線パターン１４と放熱用パターン１５が近接配置されている箇所に汎用的に適用できる。
すなわち、図９（ａ）に示すように、間隙を介して対向する引き出し配線パターン１４と放熱用パターン１５との境界線（Ｌ２１）を直線とするよりも、図９（ｂ）に示すように、パターン１４及び１５の境界線（Ｌ２２）を凹凸型とするとよい。また、引き出し配線パターン１４が複数の微細配線を含む場合であっても（図１０（ａ））、微細配線の長さを変えて櫛歯形状とすることで、パターン１４及び１５の境界線（Ｌ２２）を凹凸型とするとよい（図１０（ｂ））。また、図１１（ａ）に示すように、引き出し配線パターン１４および放熱用パターン１５がともに微細配線を含む場合であっても、各々を櫛歯形状として間隙を介して噛み合わせることで、パターン１４及び１５の境界線（Ｌ２２）を凹凸型とするとよい（図１１（ｂ））。
＜発明の実施の形態２＞
本実施の形態では、図９〜１１に示した導電パターンレイアウトの応用例について説明する。図１２は、本実施の形態にかかるＴＣＰ２の平面模式図である。図１２の例では、信号入出力用のパターン１３及び１４が形成されていない領域２１にダミー配線（ダミーリード）が形成されている。空白部分にダミー配線を形成することは、フレキシブル配線基板を利用するＴＣＰ等の半導体装置において一般的に行われている。これらのダミー配線は、ＩＣチップ１１の放熱にも寄与する。
さらに、図２の例では、折り返し配線２４が領域２１に形成されている。折り返し配線２４は、ＩＣチップ１１が有する電極のうち外部装置と接続されない２つの電極１１２の間を折り返し接続する。折り返し配線２４は、例えば、電源供給のために設けられる。このような、折り返し配線２４が存在する場合、折り返し配線２４によってダミー配線が分断されてしまう。本実施の形態では、分断されたダミー配線と折り返し配線２４との間の熱伝導性を向上するため、図９〜１１に示した導電パターンのレイアウトを利用する。
図１３は、領域２１に設けられた折り返し配線２４の周囲を模式的に示す拡大平面図である。折り返し配線２４は、外部装置に接続されず、ＩＣチップ１１の電極１１２に導体接続されている。すなわち、折り返し配線２４は、引き出し配線パターン１４に相当する。また、ダミー配線群２５は、ＩＣチップ１１、信号配線パターン１２及び１３、並びに折り返し配線２４（引き出し配線パターン１４に相当）のいずれとも物理的に離間されており、折り返し配線２４に比べて大きな表面積を有する。すなわち、ダミー配線群２５は、放熱用パターン１５に相当する。ダミー配線群２６は、フレキシブル配線基板１０との接続安定性確保のため、ＩＣチップ１１に設けられたダミー電極に導体バンプを介して接続される。なお、ダミー配線群２６は、ＩＣチップ１１の電極に導体接続されない場合もある。
図１３に示すように、折り返し配線２４（引き出し配線パターン１４に相当）とダミー配線群２５（放熱用パターン１５に相当）の互いに対向する部分を凹凸形状としたうえ、間隙を介して噛み合わせることによって、熱抵抗を低下させることができる。同様に、ＩＣチップ１１側のダミー配線群２６と折り返し配線２４の間の境界線も凹凸型とするとよい。これにより、ＩＣチップ１１からダミー配線群２５までの熱抵抗を低下させることができる。
なお、上述した発明の実施の形態１及び２では、外部装置と接続される電極１１１とは別に設けられており、外部装置と接続されず主として接続安定性確保と放熱目的で使用される電極１１２に引き出し配線パターンを導体接続する構成について説明した。しかしながら、外部装置と接続される電極１１１に接続される入力信号配線パターン１２及び出力信号配線パターン１３のうち少なくとも一方を、放熱用パターン１５と間隙を介して対移行させても良い。言い換えると、入力信号配線パターン１２及び出力信号配線パターン１３のうち少なくとも一方を、引き出し配線パターンと兼用してもよい。
上述したように、ＴＣＰ１及び２は、引き出し配線パターン１４及び放熱用パターン１５が間隙を介して噛み合うように配置することで、引き出し配線パターン１４と放熱用パターン１５との間を電気的に接続することなく熱抵抗を下げることができる。よって、放熱用パターン１５との電気的接続が許されない入力信号配線パターン１２及び出力信号配線パターン１３を引き出し配線パターン１４として利用可能である。このように、引き出し配線パターン１４及び放熱用パターン１５による放熱構造は、外部装置と接続される信号配線パターン１２及び１３等も引き出し配線パターン１４として利用できるため、レイアウトに関する制約が小さいという利点もある。
また、上述した発明の実施の形態１及び２で説明した半導体装置の放熱構造は、フレキシブル配線基板を使用する半導体装置、特に、絶縁フィルム上に形成される導電層が単層であり、かつ導電層と同一主面上にＩＣチップがフリップチップ実装される構造を有するＴＣＰにおいて特に有効である。この実装方法は、ＣＯＦ（Chip On Film）と呼ばれる。ＣＯＦは、絶縁フィルムにおけるＩＣチップと対向する部分の穴開けを必要とせず、フライングリードを使用する必要がない。導電層がフィルムの主面上のみに形成され、この主面上にＩＣチップが搭載されたＣＯＦは、ファインピッチに対応し易いうえ、ＴＣＰの製造コストを抑えるためとその可撓性を確保するために一般的に用いられるパッケージ形態である。一方で、このような構造のＴＣＰは、導電パターンのレイアウト制約が厳しく、かつ、ＩＣチップ温度の上昇を招きやすい。しかしながら、実施の形態１及び２で示した放熱構造を利用することで、ＩＣチップ１１と放熱用パターン１５の間を導体接続できない場合の放熱効果を高めることができる。
しかしながら、発明の実施の形態１及び２で説明した半導体装置の放熱構造は、ＴＣＰ以外のフレキシブル配線基板を使用する半導体装置にも適用できる。また、フレキシブル配線基板の配線層（導体層）は複数層であってもよい。また、フレキシブル配線基板の両主面に導体層が形成されてもよい。また、ＩＣチップ１１の配線基板１０への実装方法も、上述したフリップチップ実装に限定されない。例えば、ＴＡＢ（Tape Automated Bonding）実装にも適用可能である。また、フレキシブル配線基板に限らず、リジット配線基板を使用する半導体装置にも適用可能である。
さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
１、２ テープキャリアパッケージ（ＴＣＰ）
１０ 配線基板
１１ ＩＣチップ（ドライバＩＣ）
１２ 入力信号配線パターン
１３ 出力信号配線パターン
１４、２４ 引き出し配線パターン
１５、２５ 放熱用パターン
２１ ダミー配線領域
２４ 折り返し配線（引き出し配線パターン）
２５ ダミー配線群（放熱用パターン）
２６ ダミー配線群
１６ 間隙
１００ スプロケットホール
１０１ 絶縁フィルム
１１１ 電極（信号入出力用）
１１２ 電極（放熱用）
１１３ 導体バンプ
１４１〜１４５ 引き出し配線
１５１〜１５６ 凸部
Ｌ２１、Ｌ２２ パターン境界線
Ｌ１〜Ｌ８ 等温線

Claims (4)

  1. 絶縁フィルムと前記絶縁フィルムの上に形成された複数の導体パターンを有する配線基板と、
    主面に複数の第１電極および複数の第２電極を有し、前記配線基板上に前記主面が対向するように搭載された集積回路チップと、
    を備え、
    前記配線基板の前記複数の導体パターンは、入力信号配線パターン、出力信号配線パターン、引き出し配線パターンおよび放熱用パターンを含み、
    前記入力および出力信号配線パターンのそれぞれの一端は、前記集積回路チップの前記複数の第１電極と第１導体バンプを介して接続され、
    前記引き出し配線パターンの一端は、前記集積回路チップの前記複数の第２電極と第２導体バンプを介して接続され、
    前記引き出し配線パターンの他端は、平面視において、前記入力および出力信号配線パターンのそれぞれの他端よりも前記集積回路チップに近い前記配線基板の内側の領域において終端しており、
    前記引き出し配線パターンの前記他端の近傍に、前記引き出し配線パターンよりも面積の大きい前記放熱用パターンが配置され、
    前記放熱用パターンは、前記引き出し配線パターン並びに前記入力および出力信号配線パターンのそれぞれから平面視において離間して配置され、かつ電気的に分離されている半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記放熱用パターンは、電気的に浮いている状態である。
  3. 請求項１又は２に記載の半導体装置において、
    前記集積回路チップの前記主面は、長方形状を有し、
    前記複数の第１電極は、前記主面の長辺に沿って配置され、
    前記複数の第２電極は、前記主面の短辺に沿って配置されている。
  4. 請求項１〜３のいずれか１項に記載の半導体装置において、
    前記複数の第１電極は、外部装置との間で、電源、表示データおよび制御信号の入出力を行うための電極である。
JP2009166975A 2009-07-15 2009-07-15 半導体装置 Active JP5325684B2 (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP2009166975A JP5325684B2 (ja) 2009-07-15 2009-07-15 半導体装置
US12/801,303 US8384230B2 (en) 2009-07-15 2010-06-02 Semiconductor device
CN201410486030.8A CN104332454B (zh) 2009-07-15 2010-06-30 半导体装置
CN201310356421.3A CN103500735B (zh) 2009-07-15 2010-06-30 半导体装置
CN201410239237.5A CN104037156B (zh) 2009-07-15 2010-06-30 半导体装置
CN201010222675.2A CN101958295B (zh) 2009-07-15 2010-06-30 半导体装置
US13/762,512 US8686574B2 (en) 2009-07-15 2013-02-08 Semiconductor device
US14/186,592 US8975762B2 (en) 2009-07-15 2014-02-21 Semiconductor device
HK14113041.6A HK1199554A1 (en) 2009-07-15 2014-12-29 Semiconductor device
US14/596,991 US20150123274A1 (en) 2009-07-15 2015-01-14 Semiconductor device
HK15104900.4A HK1204507A1 (en) 2009-07-15 2015-05-22 Semiconductor device
US16/670,725 US11244883B2 (en) 2009-07-15 2019-10-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009166975A JP5325684B2 (ja) 2009-07-15 2009-07-15 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013011927A Division JP5405679B2 (ja) 2013-01-25 2013-01-25 半導体装置

Publications (3)

Publication Number Publication Date
JP2011023528A JP2011023528A (ja) 2011-02-03
JP2011023528A5 JP2011023528A5 (ja) 2012-04-05
JP5325684B2 true JP5325684B2 (ja) 2013-10-23

Family

ID=43464699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009166975A Active JP5325684B2 (ja) 2009-07-15 2009-07-15 半導体装置

Country Status (4)

Country Link
US (5) US8384230B2 (ja)
JP (1) JP5325684B2 (ja)
CN (4) CN101958295B (ja)
HK (2) HK1199554A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5325684B2 (ja) 2009-07-15 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
JP5405679B2 (ja) * 2013-01-25 2014-02-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2016115751A (ja) * 2014-12-12 2016-06-23 ラピスセミコンダクタ株式会社 半導体パッケージ
WO2017195605A1 (ja) * 2016-05-10 2017-11-16 オリンパス株式会社 電子回路ユニット、撮像ユニット、撮像モジュールおよび内視鏡
JP7025948B2 (ja) * 2018-02-13 2022-02-25 ローム株式会社 半導体装置および半導体装置の製造方法
KR102628847B1 (ko) * 2019-06-12 2024-01-25 삼성디스플레이 주식회사 디스플레이 장치
JP6973861B2 (ja) * 2019-08-28 2021-12-01 Ｎｅｃプラットフォームズ株式会社 半導体装置、電子機器及び半導体装置の製造方法
JP2024169133A (ja) * 2023-05-25 2024-12-05 オムロン株式会社 基板及びモジュール

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6484625A (en) * 1987-09-28 1989-03-29 Toshiba Corp Semiconductor integrated circuit device using film carrier
US4961107A (en) * 1989-04-03 1990-10-02 Motorola Inc. Electrically isolated heatsink for single-in-line package
JP2000174075A (ja) 1991-09-20 2000-06-23 Hitachi Ltd 液晶ドライバ用テ―プキャリアパッケ―ジ及び液晶表示装置
JPH06252285A (ja) * 1993-02-24 1994-09-09 Fuji Xerox Co Ltd 回路基板
US6683594B1 (en) * 1995-04-20 2004-01-27 Canon Kabushiki Kaisha Display apparatus and assembly of its driving circuit
EP0751413B1 (en) 1995-06-30 2003-09-17 Eastman Kodak Company Zoom lens apparatus
JP3524549B1 (ja) * 1996-03-26 2004-05-10 キヤノン株式会社 接続構造体及び表示装置
CN1172800C (zh) * 1998-11-04 2004-10-27 松下电器产业株式会社 喷墨印头及其制造方法
US6744120B1 (en) * 1999-03-11 2004-06-01 Seiko Epson Corporation Flexible interconnect substrate of a tape-shaped semiconductor device, semiconductor device and circuit board
JP3666318B2 (ja) * 1999-09-27 2005-06-29 セイコーエプソン株式会社 電気光学装置及びそれを用いた電子機器並びに表示駆動ｉｃ
JP2002093861A (ja) 2000-09-12 2002-03-29 Mitsui Mining & Smelting Co Ltd ２メタルｔａｂ及び両面ｃｓｐ、ｂｇａテープ、並びにその製造方法
JP3536023B2 (ja) * 2000-10-13 2004-06-07 シャープ株式会社 Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
JP2003068804A (ja) 2001-08-22 2003-03-07 Mitsui Mining & Smelting Co Ltd 電子部品実装用基板
JP4176979B2 (ja) * 2001-09-27 2008-11-05 パイオニア株式会社 フラットパネル型表示装置
JP3748075B2 (ja) * 2002-08-30 2006-02-22 セイコーエプソン株式会社 電子モジュール及びその製造方法並びに電子機器
JP4776861B2 (ja) * 2002-09-26 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2004207296A (ja) 2002-12-24 2004-07-22 Seiko Epson Corp 半導体装置及びその製造方法
JP2004296998A (ja) * 2003-03-28 2004-10-21 Matsushita Electric Ind Co Ltd 半導体装置
JP4689202B2 (ja) * 2004-07-07 2011-05-25 ルネサスエレクトロニクス株式会社 駆動装置及び表示装置
JP4573103B2 (ja) 2004-11-24 2010-11-04 Ｏｋｉセミコンダクタ株式会社 チップオンフィルム用フィルムキャリアおよびそれを用いた半導体装置
KR100632807B1 (ko) * 2004-11-26 2006-10-16 삼성전자주식회사 반도체 칩 및 그를 포함하는 탭 패키지
JP4485460B2 (ja) * 2004-12-16 2010-06-23 三井金属鉱業株式会社 フレキシブルプリント配線板
JP2006269496A (ja) * 2005-03-22 2006-10-05 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板、および半導体装置
JP2006286837A (ja) * 2005-03-31 2006-10-19 Toyoda Gosei Co Ltd Ｌｅｄ装置
KR100652519B1 (ko) 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
JP4781097B2 (ja) * 2005-12-05 2011-09-28 ルネサスエレクトロニクス株式会社 テープキャリアパッケージ及びそれを搭載した表示装置
KR100987479B1 (ko) * 2005-12-19 2010-10-13 삼성전자주식회사 반도체 칩 및 이를 이용한 반도체 칩 패키지
KR100681398B1 (ko) * 2005-12-29 2007-02-15 삼성전자주식회사 열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한테이프 패키지
KR100729537B1 (ko) 2006-02-28 2007-06-18 주식회사 탑 엔지니어링 본딩 장비의 테잎 피딩 방법
JP4806313B2 (ja) * 2006-08-18 2011-11-02 Ｎｅｃ液晶テクノロジー株式会社 テープキャリア、液晶表示装置用テープキャリア、及び液晶表示装置
JP4283292B2 (ja) 2006-09-08 2009-06-24 シャープ株式会社 半導体装置用テープキャリア、および半導体装置の製造方法
TWI317547B (en) * 2006-10-14 2009-11-21 Chipmos Technologies Inc Substrate with heat-dissipating dummy pattern for semiconductor packages
JP4143666B2 (ja) 2006-12-08 2008-09-03 シャープ株式会社 Ｉｃチップ実装パッケージ、及びこれを備えた画像表示装置
JP5273333B2 (ja) * 2006-12-28 2013-08-28 株式会社ジャパンディスプレイ 表示装置
TWI337402B (en) * 2007-01-03 2011-02-11 Chipmos Technologies Inc Semiconductor packaging substrate improving capability of electrostatic dissipation
JP4185954B2 (ja) * 2007-01-19 2008-11-26 シャープ株式会社 フレキシブル基板及び半導体装置
JP2008205142A (ja) * 2007-02-20 2008-09-04 Sumitomo Metal Mining Package Materials Co Ltd Ｃｏｆ用配線基板とその製造方法、並びに半導体装置
JP4378387B2 (ja) 2007-02-27 2009-12-02 Ｏｋｉセミコンダクタ株式会社 半導体パッケージ及びその製造方法
JP4983386B2 (ja) * 2007-05-15 2012-07-25 住友金属鉱山株式会社 Ｃｏｆ用配線基板
US20090020316A1 (en) * 2007-07-19 2009-01-22 Chia-Hui Wu Method of manufacturing chip on film and structure thereof
JP4975584B2 (ja) 2007-10-26 2012-07-11 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法。
JP4344766B2 (ja) * 2007-11-30 2009-10-14 シャープ株式会社 ソースドライバ、ソースドライバの製造方法、および液晶モジュール
JP5325684B2 (ja) 2009-07-15 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US20140167258A1 (en) 2014-06-19
US8384230B2 (en) 2013-02-26
JP2011023528A (ja) 2011-02-03
CN104037156A (zh) 2014-09-10
US20130147039A1 (en) 2013-06-13
US20200066611A1 (en) 2020-02-27
CN103500735A (zh) 2014-01-08
CN104037156B (zh) 2019-01-11
CN101958295B (zh) 2014-10-01
CN104332454B (zh) 2017-04-12
CN104332454A (zh) 2015-02-04
HK1199554A1 (en) 2015-07-03
US20110012265A1 (en) 2011-01-20
CN101958295A (zh) 2011-01-26
US8686574B2 (en) 2014-04-01
CN103500735B (zh) 2015-05-06
US8975762B2 (en) 2015-03-10
US20150123274A1 (en) 2015-05-07
US11244883B2 (en) 2022-02-08
HK1204507A1 (en) 2015-11-20

Similar Documents

Publication Publication Date Title
JP5325684B2 (ja) 半導体装置
US8729709B2 (en) Semiconductor device
JP4781097B2 (ja) テープキャリアパッケージ及びそれを搭載した表示装置
KR20100002113A (ko) 반도체장치 및 반도체 집적회로
JP4185954B2 (ja) フレキシブル基板及び半導体装置
JP2012160728A (ja) 改善された放熱効率を有するｃｏｆ型半導体パッケージ
CN101419957B (zh) 半导体器件及其制造方法
JP2018085522A (ja) 半導体装置
JP5878611B2 (ja) 半導体装置
JP5657767B2 (ja) 半導体装置
JP4740708B2 (ja) 配線基板、及び半導体装置
JP4996193B2 (ja) 配線基板、半導体パッケージ
JP7318055B2 (ja) 半導体装置
JP6870043B2 (ja) 半導体装置
JP5405679B2 (ja) 半導体装置
WO2013136388A1 (ja) 半導体装置
JP2016058758A (ja) 半導体装置
JP4837513B2 (ja) 半導体パッケージの製造方法、及び表示装置の製造方法
KR101273526B1 (ko) 높은 방열 효율의 ｃｏｆ 패키지
KR20240040509A (ko) 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
CN116613133A (zh) 电子封装件及其基板结构
TWI515492B (zh) 封裝結構與顯示模組

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130722

R150 Certificate of patent or registration of utility model

Ref document number: 5325684

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350