[go: up one dir, main page]

JP5318685B2 - 電子部品およびその製造方法 - Google Patents

電子部品およびその製造方法 Download PDF

Info

Publication number
JP5318685B2
JP5318685B2 JP2009166481A JP2009166481A JP5318685B2 JP 5318685 B2 JP5318685 B2 JP 5318685B2 JP 2009166481 A JP2009166481 A JP 2009166481A JP 2009166481 A JP2009166481 A JP 2009166481A JP 5318685 B2 JP5318685 B2 JP 5318685B2
Authority
JP
Japan
Prior art keywords
resin layer
electronic component
substrate
electrode
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009166481A
Other languages
English (en)
Other versions
JP2010103479A (ja
Inventor
恵二 佐藤
均 竹内
敬彦 中村
潔 荒武
理志 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2009166481A priority Critical patent/JP5318685B2/ja
Publication of JP2010103479A publication Critical patent/JP2010103479A/ja
Application granted granted Critical
Publication of JP5318685B2 publication Critical patent/JP5318685B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明はガラスなどの脆性材料をパッケージの構成部材としてもつ電子部品とその製造方法に関する。
電子部品、例えば水晶振動子は、電子機器の基準発振源や、マイクロコンピュータのクロック源などに用いられている。
この水晶振動子は、中空かつ真空の気密封止された小型の表面実装型パッケージに水晶振動片を封入して構成される。
従来の気密封止された小型の表面実装型パッケージとして、セラミックスの容器に金属製の蓋を接合したものが製造されている。
しかし、このセラミックスを用いたパッケージは高価なため、ガラスを利用したパッケージが考案されている。（特許文献１）
図１６に、ガラスのパッケージを用いた水晶振動子の断面図を示す。図１６は、回路基板上の水晶振動子を示している。図１６では、はんだにより、回路基板と水晶振動子とを接続した状態が示されている。ガラス基板１は、ガラス、または金属製の蓋２と接合材３により接合されている。また、外部電極４と内部電極６とが貫通電極５により接続されている。さらに、内部電極６と水晶振動片８とが接続材７により接続されている。外部電極は、例えば、ガラス・フリットをバインダーとする厚膜導電ペーストや、スパッタ金属膜を下地として、その上にＮｉとＳｎのめっきを形成する構造をもっている。この水晶振動子は、はんだ９により回路基板１１上のランド１０と接続固定される。また、このような表面実装型水晶振動子は、極めて小型化されているため、ガラス基板１の厚みはおよそ０．２ｍｍから０．５ｍｍである。また、フロート法により製造されたソーダガラスの薄板ガラスは、極めて低コストであるため、このような表面実装部品パッケージへの使用に関しては、コスト面で有利である。また、ガラスを使用すると、ガラス基板上に多数の電子部品を一括して形成することができるため、多数の電子部品におけるガラス基板と水晶振動片や蓋との接合を一括して行えるという利点もある。さらに、ガラスをパッケージの部材として利用した水晶振動子は、水晶振動片を気密封止後に、レーザーにより周波数調整が可能であるという大きな利点がある。
しかしながら、このソーダガラスは、ガラスのうちで最も強度が低いという欠点がある。また、このような金属片端子がない表面実装パッケージは、応力の緩和機構をほとんどもたないため、回路基板との熱膨張差による熱応力や、回路基板の変形応力の影響を直接受けることとなる。さらに、回路基板上にはんだ付けされた表面実装パッケージは、基板の変形、落下衝撃、熱衝撃等などの大きな応力を受けることにより、ガラスに亀裂が入り、水晶振動子の発信停止に至ることがある。また、この亀裂発生は、融点やクリープ強度が高く、熱応力緩和が起こりにくいＰｂフリーはんだで起こりやすい。
そこで、この欠点を改善する方法として、ガラスを化学強化することが考案されている。（特許文献２）
あるいは、ガラスの代わりにガラス・セラミックス（結晶化ガラス）を利用することが考案されている。（特許文献３）
特開２００２−１２４８４５号公報 特開平７−２１２１５９号公報 特開平１０−３３５９７０号公報
上述した化学強化したソーダガラスを用いると、強度は向上するが、切断の際に亀裂が発生して、切断部から破壊を生じやすいという欠点を生じる。また、化学強化後、数百℃の熱を受けると、化学強化の効果が損なわれる欠点もある。
また、上述した結晶化ガラスは、高強度ではあるが、極めて高価であるという欠点をもつ。
そこで、本発明は、低コストであるガラスで基板が構成され、電子回路基板に実装しても変形等の応力に強い電子部品を実現することを目的とするものである。
上記課題を解決するために、本発明は以下の手段を提供する。
脆性材料により形成された基板と、基板の1の面に設置され、かつ1の面との間に外気と遮断する空洞部を形成する蓋と、基板と蓋により構成され、かつ空洞部を内部に有するパッケージと、パッケージ内部に設置された内部電極と、内部電極に設置された電子素子と、内部電極と電気的に接続する外部電極と、を備えた電子部品であって、基板は、1の面と反対の面に絶縁樹脂層、導電樹脂層、外部電極の順で積層された積層構造部を備えることを特徴とする電子部品を提供する。
また、脆性材料としてはシリコン、ガラスを採用する。これらは、セラミックス、特にパッケージとして頻繁に使用されるアルミナ、プラスチック、金属に比べて、低コストであるという利点がある。
さらに、本発明は、前記内部電極が、前記基板上に形成された構造を備える。また、内部電極が蓋上に形成された構造にも適用できる。
また、導電樹脂層が、絶縁樹脂層上で分割された構造を備えるとともに、外部電極が、分割された導電樹脂層とほぼ同じ形状を備える。
また、基板を貫通する貫通電極を介して、内部電極と外部電極を電気的に接続する。
また、絶縁樹脂層が貫通電極上に開口部を備え、貫通電極と導電樹脂層とが開口部を介して電気的に接続される。また、開口部が、絶縁樹脂層の側面の一部を開放する構造を採用する。
また、絶縁樹脂層が、貫通電極上に開口部を有し、かつ前記導電樹脂層の複数の辺のうち、少なくとも基板の中心から最も近い辺と基板との間に形成される。さらに、絶縁樹脂層が、導電樹脂層の複数の辺のうち、基板の中心から最も近い辺に対して平行な辺と基板との間にも形成される。
また、脆性材料により形成された基板と、基板の１の面に設置された内部電極と、内部電極に設置され、かつ封止材によって気密封止された電子素子と、基板の前記１の面と反対の面に設置され、かつ前記内部電極と電気的に接続する外部電極と、を備えた電子部品であって、基板が、1の面と反対の面に絶縁樹脂層、導電樹脂層、外部電極の順で積層された積層構造部を備えることを特徴とする電子部品を提供する。
また、絶縁樹脂層と導電樹脂層とはスクリーン印刷法で形成される。
また、外部電極は無電解めっきで形成される。
また、基板と電子素子を封止する蓋とは、陽極接合で接合する。
また、基板に多数の電子素子と多数の外部電極とを一括に形成して、形成された電子部品を個片に分割することができる。
本発明によれば、ガラス、またはシリコンよりなる基板に絶縁樹脂層、導電樹脂層、外部電極の順に積層した構造を形成することにより、柔軟性があり優れた応力緩和特性をもたせることができる。また、応力を緩和することによって、電子回路基板にはんだ付けした状態でも、ガラスに亀裂等を発生させないため、製品の信頼性を向上することができる。
本発明の電子部品の外部電極の断面図である。 本発明の外部電極形成工程を説明する図である。 本発明の電子部品を搭載した基板の外部電極の平面図である。 本発明の電子部品の実装状態を示す断面図である。 本発明の電子部品の絶縁樹脂層を形成した状態の平面図である。 本発明の電子部品の導電樹脂層を形成した状態の平面図である。 本発明の電子部品の絶縁樹脂層を形成した状態の平面図である。 本発明の絶縁樹脂および導電樹脂層形成でのスクリーン印刷工程を説明する図 である。 電子部品の実装状態での曲げ応力負荷による応力集中部を示す断面図である。 本発明の電子部品の絶縁樹脂層を形成した状態の平面図である。 本発明の電子部品の外部電極の断面図である。 本発明の電子部品の断面図である 本発明の電子部品の断面図である。 本発明の電子部品の断面図である。 本発明の電子部品を基板上で一括形成する工程を説明する図である。 従来例における電子部品の実装状態を示す断面図である。
以下に、本発明を実施するための形態を詳細に説明する。なお、以下の実施例では、基板としてガラスを用いて説明するが、シリコンでも同様に適用できる。
図１に、本発明の電子部品に用いた脆性材料であるガラス基板上の外部電極の断面図を示す。ここで脆性材料とは、パッケージに頻繁に使用されるセラミックなどに比べて安価な材料のことをいい、例えばガラスやシリコンがある。なお、図１は、ガラス基板上の外部電極を示したものである。外部電極以外の基板部分を省略している。以下、図２、図８、図１１についても同様である。
内部電極（図示しない）と接続する取出し電極である貫通電極５を備えたガラス基板１上に、絶縁樹脂層１２が形成され、絶縁樹脂層上に導電樹脂層１３が形成される。さらに、導電樹脂層上に回路基板とのはんだ付けに用いられる外部電極４が形成される。
絶縁樹脂層１２には、貫通電極５と導電樹脂層１３が直接接続するように開口部１５が形成される。なお、貫通電極全体が開口している必要はなく、貫通電極上の一部が開口していればよく、絶縁樹脂層が貫通電極の一部を覆っていてもよい。絶縁樹脂層１２には、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリアリルエーテル樹脂、シアネート樹脂、シリコン樹脂、アクリル樹脂、あるいは、それらを変性した絶縁樹脂などが利用できる。また、これら絶縁樹脂には、各種特性改善のため充填材等が混合されてもよい。
導電樹脂層１３には、例えば、銀ペーストなどの導電性接着剤を利用することができる。また、導電樹脂は、上記に挙げたような絶縁性樹脂に導電フィラーを混合したものも利用できる。その際、導電フィラーとしてはＡｇ、Ａｇ合金、ＡｇコートＣｕ、Ｃｕなどが利用できる。
貫通電極５には、Ａｇや、Ａｇ−Ｐｄ系の金属合金、ガラス・フリットで形成した厚膜ペーストを充填して焼成した厚膜電極、Ｆｅ−Ｎｉ合金、コバール合金、ジュメット線などの金属リードをガラス・フリットで封止した気密封止電極、あるいは、はんだやめっきなどにより金属封止したものなどが利用できる。なお、LEDなどの真空封止を必要としない電子部品の場合は、導電樹脂なども利用できる。
絶縁樹脂は、柔軟性があり応力緩和特性を有し、各種応力に対して、ガラス基板部材の破壊を抑制する利点がある。しかし、絶縁樹脂にはめっきで外部電極が形成できないという欠点がある。
一方、導電樹脂はめっきで外部電極が形成できる利点をもつ。しかし、絶縁樹脂より堅く、応力緩和特性が劣るという欠点がある。また、絶縁樹脂に比べ、樹脂含有量が少ないため、ガラスとの密着性も劣る。
本発明では、ガラス基板１１上に、絶縁樹脂層１２を形成し、絶縁樹脂層１２上に導電樹脂層１３を形成し、更に導電樹脂層１３上に外部電極４を形成する。この構成では、ガラス基板１１上に絶縁樹脂層１２を形成しているため、絶縁樹脂の高い応力緩和効果とガラスへの密着性が利用できる。さらに、導電樹脂層１３上に外部電極４を形成することにより、導電樹脂のめっきで外部電極を容易に形成できる利点も備える。また、絶縁樹脂層１２と導電樹脂層１３とが強固に密着することができる。以上により、絶縁樹脂と導電樹脂の密着性も利用できて、かつ、応力緩和効果と密着性の優れた構造が得られる。
絶縁樹脂と導電樹脂の層の厚さは、各樹脂層をスクリーン印刷で形成する場合は、各々１０〜３０μｍが望ましい。１０μｍ以下では、基板の応力を緩和することが難しくなる。また、各樹脂で３０μ以上の厚さを形成することは容易ではなく、生産コストが増加してしまう。以上示したように、この厚さにすることより、それぞれの樹脂層を安価に製造でき、かつ、応力緩和の効果の高い構造が得られる。
以上説明したように、本発明に示す絶縁樹脂層と導電樹脂層との２層構造を有する電極は、絶縁樹脂単層、または、導電樹脂単層の場合に比べて、応力緩和特性や、ガラス基板との密着性が非常に高い。さらに、導電樹脂を構成する合成樹脂と絶縁樹脂とがさまざまな組み合わせをとり得るため、本発明の２層構造を有する電極をもつパッケージは、高温高湿や温度サイクルなどの信頼性が高い。
特に、ガラスとの接着や温度サイクルなどを考慮した場合、導電樹脂に採用できる樹脂には制約がある。しかし、本発明の絶縁樹脂と導電樹脂の２層構造を採用することにより、さまざまな導電樹脂が使用できる。
また、水晶振動子など真空封止が要求される電子部品では、真空封止後に高温工程を経ることは、真空度が低下するおそれがある。そのため、５００℃程度の熱処理を必要とするガラス・フリットを使用した厚膜電極では、真空封止前に外部電極を形成する必要があり、製造時間が増加する。しかし、本発明では、導電樹脂を用いることができるため、２００℃程度の比較的低い温度まででの熱処理（硬化処理）ですむ。このため、真空封止後に外部電極を形成することが可能となり、製造時間の短縮化が図れる。
図２を用いて、本発明の外部電極形成工程を説明する。
図２（ａ）は、ガラス基板１上に絶縁樹脂層１２を形成する工程である（印刷工程１）。図２（ａ）の工程では、内部電極（図示しない）と接続する貫通電極５を備えたガラス基板１上に、絶縁樹脂層１２をスクリーン印刷によりパターン印刷する。さらに、絶縁樹脂層１２を印刷した後、硬化処理を行う。なお、絶縁樹脂層を形成する際、貫通電極上を開口する開口部１５を形成する。なお、貫通電極全体が開口している必要はなく、貫通電極上の一部が開口していればよく、絶縁樹脂層が貫通電極の一部を覆っていてもよい。
図２（ｂ）は、絶縁樹脂層１２上に、導電樹脂層１３を形成する工程である（印刷工程２）。導電樹脂層１３は、スクリーン印刷によりパターン印刷し、硬化処理を行い、形成する。また、導電樹脂層１３は、開口部１５にも形成され、貫通電極５と直接接続する部分を有している。
図２（ｃ）では、導電樹脂層１３上に、無電解めっきを用いて、外部電極４を形成する（めっき工程）。無電解めっきにより形成した外部電極４は、導電樹脂層１３との密着性が高い。無電解めっきは、導電樹脂層１３上にのみ外部電極４を形成することができるため、スパッタ法による膜形成では必須なマスクが不要となる。また、バッチで処理でき、他の工法に比べて低コストで、量産性がよい。
なお、外部電極を形成する方法は、印刷法、スパッタ法、蒸着法やフォトリソ法などを用いて形成してもよい。
図３は、本発明の外部電極を搭載したガラス基板の平面図である。
図３では、ガラス基板１に、２つの絶縁樹脂層１２が形成されている。また、絶縁樹脂層１２上に導電樹脂層（図示しない）が形成され、導電樹脂層上には外部電極４が形成されている。なお、導電樹脂層と外部電極4はほぼ同じ形状で構成されている。また、外部電極４は、外部電極４ａと外部電極４ｂとに絶縁樹脂層１２上で分割される構造となっている。よって、図３では、絶縁樹脂層１２上に分割された２つの導電樹脂層が形成され、各導電樹脂層上に外部電極が配置される構造となっている。また、外部電極４ａ、４ｂは、めっきなどで形成されている。
外部電極を絶縁膜全面に形成した場合、ガラス基板にかかる応力は大きくなる。そのため、外部電極を分割することによって、分割しない場合と比べて応力緩和特性が向上する。ただし、本発明の外部電極は、必ずしも分割される必要はない。なお、図３のガラス基板は、例えば、横３mm、縦１．３ｍｍから１．５ｍｍの板状構造のものである。
図４は、図３の外部電極を用いて電子部品を形成した場合の、図３の鎖線Ａ−Ａ′の断面を見た図である。図4では、電子素子は、水晶振動片８である。また、パッケージは基板１と、蓋２と、接合材３などの水晶振動片８を封止するもので構成されている。また、電子部品は、パッケージ、パッケージに内封された電子素子、電極などの回路基板11上に構成されているものを指す。図４では、ガラス基板１の一方の面に、絶縁樹脂層１２が形成されている。また、絶縁樹脂層１２上には、２つの導電樹脂層１３ａ、１３bが形成されている。また、導電樹脂層１３ａ、１３b上には、それぞれ外部電極４ａ、４ｂを形成している。さらに、外部電極４ａ、４ｂは、はんだ９によって１つのランド１０に接続されている。また、ガラス基板１の絶縁樹脂層１２を形成しない面には、内部電極６が形成されている。この内部電極６は、ガラス基板１に埋め込まれた貫通電極５と接続している。また、絶縁樹脂層１２は、貫通電極５部分に開口部１５を備えている。開口部１５には、導電樹脂層１３ａ、または１３ｂが形成されている。さらに、導電樹脂層１３ａ、または１３ｂと貫通電極５とが、開口部１５を介して電気的に接続している。なお、図４は、回路基板１１上に形成された電子部品の部分を示したものである。そのため、回路基板の他の部分を波線により省略している。以下、図９についても同様である。
また、外部電極４ａと外部電極４ｂは、回路基板１１上の１つのランド１０に接続しているため、回路的に同じ機能を備える。例えば、水晶振動子では、アノード電極、またはカソード電極を意味し、各々単一の機能をもつものである。例えば、外部電極の一方は、回路的に意味をもたない捨て電極でもよい。この場合、外部電極と全く同じ形状の捨て電極を基板上の対称となる位置に配置することによって、電子部品の構造のバランスを保つことができる。また、分割された外部電極同士の間隔は、例えば、２００μｍ程度である。
このように、外部電極を分割することにより、一体化された外部電極より面積が縮小し、ガラス基板に発生する応力が緩和される。また、はんだ付けにより発生する応力も緩和される。さらに、熱サイクルにより発生する応力や変形応力等も緩和される。
図５は、本発明の絶縁樹脂層を備えた基板の平面図である。図５では、絶縁樹脂層１２がガラス基板１のほぼ全面を覆う構造となっている。さらに、ガラス基板１に形成した絶縁樹脂層１２には、開口部１５が形成されている。開口部１５の下には、ガラス基板１と同一平面に形成された貫通電極（図示しない）を有している。この開口部１５は、絶縁樹脂層１２上に形成する導電樹脂層（図示しない）と貫通電極を電気的に接続するために形成されている。また、図５で、例えば、電子部品が水晶振動子の場合、絶縁樹脂層がガラス基板のほぼ全面を覆うと、レーザーによる周波数微調整が困難になる。そのため、絶縁樹脂層が分離されていない場合は、レーザーでの周波数調整のために、開口部１５とは別に、絶縁樹脂層の中心部に開口部（図示しない）を形成することが好ましい。
図６は、本発明の絶縁樹脂層と導電樹脂層とを備えたガラス基板を示す図である。なお、導電樹脂層１３とガラス基板１との間には、導電樹脂層１３とほぼ同じ形状の絶縁樹脂層（図示しない）が形成されている。また、絶縁樹脂層には、図５と同様に、開口部が形成されている。開口部の下には、ガラス基板１と同一平面に形成された貫通電極（図示しない）を有している。この開口部は、絶縁樹脂層上に形成する導電樹脂層１３と貫通電極を電気的に接続するために形成されている。以上、図６の構成を採用することにより、例えば、水晶振動子の場合、導電樹脂層１３を形成しない部分のガラス基板から、レーザーでの周波数調整を行うことができる。
図７は、本発明の絶縁樹脂層を備えた基板の平面図である。
図７（ａ）は絶縁樹脂層１２に開口部１５を設けた基板の平面図である。開口部１５の下には、ガラス基板に埋め込まれた貫通電極（図示しない）が形成されている。この絶縁樹脂層１２上に導電樹脂層を形成すると、図６に示すガラス基板１上に絶縁樹脂層、導電樹脂層の順に積層された構造になる。これにより、開口部１５に導電樹脂層が形成され、貫通電極と導電樹脂層とが電気的に接続される。図７（ａ）の開口部１５の形状は、円形であるが、貫通孔部分が開口していれば、例えば、平方形でもよい。
しかし、絶縁樹脂層をスクリーン印刷法で形成する場合、開口部の径が小さくなると、液ダレなどを起こし、正確に開口しないという欠陥が生じやすい。この欠陥を避けるために、絶縁樹脂層を形成しない領域を広くし、開放構造とするのが効果的ある。
図７（ｂ）は、絶縁樹脂層１２の側面の一部を開放した開口部１５を備える。図７（ｂ）の構造により、応力緩和特性をほとんど低下させずに、印刷法による液ダレを防ぐことができる。また、図７（ｂ）では、１対の絶縁樹脂層において、対向部の反対側の側面に開放構造を設けている。ただし、開放構造はどの側面に設けても問題なく、例えば、１対の絶縁樹脂層において、対向部の側面に設けてもよい。
また、スクリーン印刷法には、金属マスクに開口部を形成する開口マスク、ステンシル型マスク、感光樹脂などでメッシュ（紗）にパターン形成したメッシュ・マスクがある。本発明では、メッシュ・マスクを用いると精度よく印刷でき、開口マスクでは不可能な浮島パターンも形成可能であるという利点を有する。
また、絶縁樹脂層を印刷する前に、予め貫通電極上に導電樹脂層を印刷する方法もある。図８にその工程を示す。
図８は、ガラス基板に本発明の各樹脂層を形成する工程を示す断面図である。
図８（ａ）は、貫通電極５上に導電樹脂層１３を形成する工程である（印刷工程ａ）。この工程では、絶縁樹脂層１２を印刷する前に、開口部にあたる部分に、先に導電樹脂層１３を印刷してしまう。これにより、開口部の形成が不要となり、製造工程の単純化が可能となる。ただし、必ずしも導電樹脂層が貫通電極全体を覆う必要はなく、貫通電極の一部を覆う形でもよい。
図８（ｂ）は、導電樹脂層１３の周辺部に絶縁樹脂層を形成する工程である。この工程により、ガラス基板１と外部電極との密着性を向上することができる（印刷工程ｂ）。
図８（ｃ）は、絶縁樹脂層１２上に導電樹脂層１３を形成する工程である。この工程で、形成した２つの導電樹脂層が一体化する。これにより、導電樹脂層１３上に、めっきを用いて外部電極を形成することが容易に行える（めっき工程）。
以上より、図８の構造は、絶縁樹脂層１２に開口部を設けたものと同じ構造になり、貫通電極５と導電樹脂層１３とを電気的に接続している。さらに、開口部の形成が不要となり、製造工程の単純化を図ることができる。
図９は、本発明の外部電極を使用した電子部品断面の応力集中部を示した図である。なお、図９の各構成は図４と同様であり、積層構造部１４はガラス基板１上に絶縁樹脂層、導電樹脂層、外部電極の順に積層した構造をまとめて示したものである。このとき、積層構造部１４は、例えば、カソード電極とアノード電極のような対の電極からなる。積層構造部１４を回路基板１１にはんだ９で接続した場合、ガラス基板１において、積層構造部１４の基板の中心に近い端部の位置に、特に基板の中心に近い導電樹脂層、または外部電極の辺の位置に、曲げ等による応力が集中する応力集中部２４が存在する。従って、応力緩和するためには、最低限、応力集中部２４に応力緩和のための絶縁樹脂層１２を形成すればよい。図１０にその構造を示す。
図１０は、本発明の絶縁樹脂層を備えた基板の平面図である。
図１０（ａ）は、図９に示す応力集中部２４のみに絶縁樹脂層１２を形成する構造を示す図である。応力が他の部分に対して大きく集中している応力集中部２４に、絶縁樹脂層１２を形成するだけでも、ガラス基板１に発生する応力を十分に緩和することができる。なお、本実施例は、応力を十分に緩和するために、応力集中部に位置する導電樹脂層の辺が絶縁樹脂層１２上に必ず形成される。また、本実施例では、絶縁樹脂層１２は、貫通電極５上に形成されていない。これにより、貫通電極５上に開口部を形成する必要がなくなり、製造工程の短縮が可能となる。ただし、貫通電極全体が開口している必要はなく、貫通電極上の一部が開口していればよく、絶縁樹脂層が貫通電極の一部を覆っていてもよい。なお、本実施例において、外部電極は分割された構造でもよい。
図１０（ｂ）は、図９に示す応力集中部２４、及び、ガラス基板１の端部に２本の矩形状の絶縁樹脂層１２を形成する構造を示す図である。なお、図１０（ａ）と同様に、絶縁樹脂層１２は貫通電極５上には形成しないものとする。以上により、図１０（ｂ）の構成は、ガラス基板に発生する応力を十分に緩和することができる。また、図１０（ａ）に比べ、応力をさらに緩和でき、また、ガラス基板１と絶縁樹脂層１２上に形成する導電樹脂層との密着性を向上することもできる。なお、本実施例の絶縁樹脂層は、特に矩形状である必要はなく、応力集中部、及び外部電極の端部周辺に形成されていればよい。なお、本実施例は、例えば、ICチップなどの端子及び外部電極を１対以上備えるものにも有効である。
図１１は本発明の電子部品のガラス基板上の外部電極の断面図を示す。図１１では、ガラス基板１上に、引き回し電極と絶縁樹脂層が形成されている。また、引き回し電極１６と絶縁樹脂層１２上に導電樹脂層１３が形成されている。このとき、再配線により内部電極（図示しない）とつながる引き回し電極１６と導電樹脂層１３は電気的に接続されている。ここでは、層間配線である引き回し電極１６をガラス基板と蓋（図示しない）の接合部から取り出している。また、導電樹脂層１３上に外部電極４が形成されている。さらに、ガラス基板１の端には、引き回し電極１６上に絶縁樹脂層１２が形成されている。これにより、外部電極４に接続するはんだなどが、引き回し電極１６に固着することを防ぐことができる。この構成により、ガラス基板１に貫通孔を形成する必要がなくなり、ガラス基板１の強度を維持することができる。
図１２は、図１１の構成を備えた電子部品の断面図である。図１２では、貫通電極を形成せず、接合部３とガラス基板１との間に、内部電極６と積層構造部１４とを接続するための引き回し電極１６を形成している点が特徴である。これにより、ガラス基板１に貫通孔を形成する必要がなくなり、電子部品の品質を向上することができる。
また、パッケージの内部から外部への電極取り出し方法として、他にも、例えば、外部電極の領域の外に貫通電極を形成し、再配線で外部電極領域まで接続する方法を用いることができる。
図１３は、図１１の構成を備えた別の電子部品の断面図である。図１３では、水晶振動片８が、接続材７と内部電極６を介して、蓋２に接合されている。
パッケージには、水晶振動子などのように中空構造で蓋（リッド）を有するものがある。このとき、蓋に金属を用いる場合は、ろう材を挟んでの溶接が可能である。また、蓋にガラスを用いる場合は、基板との接合には陽極接合が有効である。また、接合材にＡｕ−２０重量％Ｓｎはんだを使用して接合することも可能である。また、有機接着剤の使用、または、ガラスペーストの使用により接合することなども可能である。
また、空間を形成するためにガラスを凹状に形成するには、ガラスのプレス成形を利用することができる。また、これ以外にも、例えば、エッチングの利用、サンドブラストの利用、厚膜法による側壁の形成、または、ガラスプリフォームの接合による側壁の形成などの方法がある。
水晶振動片と内部電極との接続には、接合剤として有機導電性接着剤を使用することができる。また、このほかにも、例えば、Ａｕ−２０重量％Ｓｎはんだの使用、その他の高温はんだの使用、Ａｕバンプによる超音波接合の利用、または、前記方法とワイヤボンディングの併用による接続などが可能である。
基板、あるいは蓋用の薄板ガラスには、フロート法で製造した薄板のソーダガラスを利用することで、低コスト化が可能となる。また、フロート法では平滑度の良好な薄板ソーダガラスの製造が容易である。さらに、このソーダガラスは、研磨性が良好で、厚さが０．２ｍｍから０．５ｍｍの平滑な薄板ガラスが比較的容易に得られる。また、ソーダガラスは熱膨張率が水晶振動子に近く、振動特性において有利である。特に、パッケージがガラスの蓋を備える場合、蓋と基板の接合を陽極接合で行う方法は、１枚大きなガラス基板、またはシリコン基板などに、多数のパッケージを一括形成する方法に適しており、極めて量産性に富んだ方法である。
抵抗やコンデンサなどの電子部品の外部電極にめっきを形成するには、バレルめっきによる電解めっきが利用される。
しかし、本発明で用いている基板は、ガラスやシリコンのような脆弱な基板である。この基板上に一括して多数のパッケージ領域を形成し、電子部品を形成して、各デバイスに切断するような方法では、電解めっきの使用は困難である。そこで、本発明では、１枚の大きな基板上に、給電配線せずにめっきを形成するために、無電解めっきを用いている。
外部電極としては下地に、例えば、Ｎｉ、Ｃｕ、あるいはＮｉとＣｕとを積層したものを用いている。また、外部電極の保護層として、例えばＡｕ、Ｓｎ、Ａｇ、Ｐｔや、あるいはＡｕとＰｄとを積層したものが利用できる。工程としては、導電樹脂層上にＮｉ−Ｐ、またはＮｉ−Ｂの無電解めっきを形成してから、保護層として、Ａｕを置換めっきで形成する方法がより好ましい。
なお、上記では、電子素子として、水晶振動片を例に述べたが、ＳＡＷ（Surface Acoustic Wave）素子にも非常に有効である。また、受・発光デバイスのような半導体、ＩＣ（Integrated Circuit）チップ、加速度センサ、圧力センサ、光センサ、その他のＭＥＭＳセンサ、光部品、高周波部品、マルチ・チップ・モジュールなどの複数のチップや要素からなる電子素子にも適用できる。よって、例えば基板と蓋とからなるパッケージと、その内部に封止する上記の電子素子とからなる電子部品にも本発明は適用できる。
また、シリコンを基板として使用した場合は、ＭＥＭＳ（Micro Electro Mechanical Systems）と称されるエッチングを主体とする微小部品のパッケージ材料として使用される。この場合、パッケージとしてのシリコンは搭載する電子素子、機構素子等と一体化して加工が行われるため、特にプロセス適合性のよいシリコンが利用される。
電子素子を封止する方法としては中空封止でなく、ＬＥＤなどの半導体を封入し、樹脂、またはガラスを充填したような中実表面実装部品パッケージの構造となる。
また、この構造は、基板に側壁を形成し、樹脂、またはガラスを充填する表面実装部品パッケージにも適用できる。また、この構造は、基板にチップ素子を搭載し、樹脂封止、または樹脂コートするパッケージにも適用できる。あるいは、電池、キャパシターのような電解液を内部に封入するようなパッケージにも、本発明は適用できる。図１４にその構造を示す。
図１４は、本発明の電子素子を封止した形態の電子部品の断面図である。図１４では、例えば、光センサのような電子素子２２が、ガラス基板１上の内部電極６にワイヤボンディング１７により接続されている。さらに、気密封止は樹脂、ガラスなどの封止剤１８によりなされている。光センサなどの場合、例えば、電子素子とパッケージの内部電極との接続は、ワイヤボンディングやバンプ電極なども利用できる。
本発明による電子部品の形成は、多数の電子部品を一括して形成することが可能である。
図１５は、電子部品を基板上で一括形成する工程を示す図である。
図１５（ａ）は、ガラス基板上１にパッケージされた電子部品２３が一括形成された図である。この電子部品２３は、内部配線、電子部品の搭載、封止（蓋の接合）、外部電極形成を行って形成したものである。また、この電子部品２３は、本発明の絶縁樹脂層、導電樹脂層、外部電極の積層構造を備えたことを特徴とするものである。
図１５（ｂ）は、電子部品を個片化する工程である。具体的には、ガラス基板１を切断して、１個１個の電子部品２３に個片化する。
１枚の大きなガラス基板で多数の電子部品を一括形成する方法において、スクリーン印刷法は極めて生産性に優れており、量産が容易となる。
さらに、基板と蓋の陽極接合、無電解めっきによる外部電極の形成は、ガラスなどの大きな基板で一括してパッケージングを行う場合に好適である。
１ ガラス基板
２ 蓋
３ 接合材
４、４a、４ｂ 外部電極
５ 貫通電極
６ 内部電極
７ 接続材
８ 水晶振動片
９ はんだ
１０ ランド
１１ 回路基板
１２ 絶縁樹脂層
１３、１３ａ、１３ｂ、２３ 導電樹脂層
１４ 積層構造部
１５ 開口部
１６ 引き回し電極
１７ ワイヤボンディング
１８ 封止剤
２２ 電子素子
２３ 電子部品
２４ 応力集中部

Claims (20)

  1. 脆性材料により形成された基板と、前記基板の第１の面に設置され、かつ前記第１の面との間に外気と遮断された空洞部を形成する蓋と、前記基板と前記蓋により構成され、かつ前記空洞部を内部に有するパッケージと、前記パッケージ内部に設置された内部電極と、前記パッケージ内部に設置され、かつ前記内部電極と電気的に接続された電子素子と、前記内部電極と電気的に接続する外部電極と、を備えた電子部品であって、
    前記基板は、前記基板の第１の面と反対の面に絶縁樹脂層、導電樹脂層、外部電極の順で積層された積層構造部を備えることを特徴とする電子部品。
  2. 前記脆性材料がガラス、またはシリコンであることを特徴とする請求項１に記載の電子部品。
  3. 前記内部電極が、前記基板上に形成された構造を備えることを特徴とする請求項２に記載の電子部品。
  4. 前記内部電極が、前記蓋上に形成された構造を備えることを特徴とする請求項２に記載の電子部品。
  5. 前記導電樹脂層が、前記絶縁樹脂層上で分割された構造を備えるとともに、
    前記外部電極が、分割された前記導電樹脂層と同じ形状であることを特徴とする請求項３に記載の電子部品。
  6. 前記外部電極が、前記基板を貫通する貫通電極を介して前記内部電極と電気的に接続することを特徴とする請求項３から５のいずれか１項に記載の電子部品。
  7. 前記絶縁樹脂層が前記貫通電極上に開口部を備え、
    前記貫通電極と前記導電樹脂層とが前記開口部を介して電気的に接続されたことを特徴とする請求項６に記載の電子部品。
  8. 前記開口部が、前記絶縁樹脂層の側面の一部を開放する構造であることを特徴とする請求項７に記載の電子部品。
  9. 前記絶縁樹脂層が、前記貫通電極上に開口部を有し、かつ前記導電樹脂層の周縁部のうち、少なくとも前記基板の中心に面した周縁部と前記基板との間に形成される構造を備えることを特徴とする請求項６に記載の電子部品。
  10. 前記絶縁樹脂層が、前記貫通電極上に開口部を有し、かつ前記導電樹脂層の周縁部のうち、前記基板の中心に面した周縁部、および前記基板の端部に面した周縁部と、前記基板との間に形成される構造を備えることを特徴とする請求項９に記載の電子部品。
  11. 前記電子素子が水晶振動片であることを特徴とする請求項１から１０のいずれか１項に記載の電子部品。
  12. 脆性材料により形成された基板と、前記基板の第１の面に設置された内部電極と、前記内部電極に設置され、かつ封止材によって気密封止された電子素子と、前記基板の第１の面と反対の面に設置され、かつ前記内部電極と電気的に接続する外部電極と、を備えた電子部品において、
    前記基板は、前記基板の第1の面と反対の面に絶縁樹脂層、導電樹脂層、外部電極の順で積層された積層構造部を備えることを特徴とする電子部品。
  13. 基板上に絶縁樹脂層を形成する絶縁樹脂層形成工程と、前記絶縁樹脂層に導電樹脂層を形成する導電樹脂層形成工程と、前記導電樹脂層に外部電極を形成する外部電極形成工程と、からなる積層構造部を形成する工程と、
    前記基板を有するパッケージに電子素子を固定する工程と、
    前記外部電極と前記電子素子とを電気的に接続する電子素子接続工程と、
    を有する電子部品の製造方法。
  14. 前記絶縁樹脂層形成工程と前記導電樹脂層形成工程とが、スクリーン印刷法を用いることを特徴とする請求項１３に記載の電子部品の製造方法。
  15. 前記電子素子接続工程は、前記基板を貫通する貫通電極によって接続することを特徴とする請求項１４に記載の電子部品の製造方法。
  16. 前記絶縁樹脂層形成工程は、前記絶縁樹脂層を前記貫通電極上に形成しないことを特徴とする請求項１５に記載の電子部品の製造方法。
  17. 前記積層構造部を形成する工程が、
    前記貫通電極上に第１の導電樹脂層を形成する工程と、
    前記第１の導電樹脂層の周辺に前記絶縁樹脂層を形成する工程と、
    前記絶縁樹脂層上に第２の導電樹脂層を形成する工程と、
    を有することを特徴とする請求項１６に記載の電子部品の製造方法。
  18. 前記外部電極形成工程が、無電解めっきを用いることを特徴とする請求項１３に記載の電子部品の製造方法。
  19. 前記基板と電子素子を封止する蓋とを陽極接合で接合することを特徴とする請求項１３に記載の電子部品の製造方法。
  20. 前記基板に多数の前記電子素子と多数の前記外部電極とを一括に形成して電子部品を形成する工程と、
    前記電子部品を個片に分割する工程と、
    を有する請求項１４から１９のいずれか１項に記載の電子部品の製造方法。
JP2009166481A 2008-09-26 2009-07-15 電子部品およびその製造方法 Expired - Fee Related JP5318685B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009166481A JP5318685B2 (ja) 2008-09-26 2009-07-15 電子部品およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008247319 2008-09-26
JP2008247319 2008-09-26
JP2009166481A JP5318685B2 (ja) 2008-09-26 2009-07-15 電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010103479A JP2010103479A (ja) 2010-05-06
JP5318685B2 true JP5318685B2 (ja) 2013-10-16

Family

ID=42293820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009166481A Expired - Fee Related JP5318685B2 (ja) 2008-09-26 2009-07-15 電子部品およびその製造方法

Country Status (1)

Country Link
JP (1) JP5318685B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5559588B2 (ja) * 2010-04-15 2014-07-23 日鉄住金エレクトロデバイス株式会社 電子部品素子収納用パッケージ
JP5642436B2 (ja) * 2010-07-01 2014-12-17 セイコーインスツル株式会社 電子デバイス、電子機器及び電子デバイスの製造方法
JP5447316B2 (ja) * 2010-09-21 2014-03-19 株式会社大真空 電子部品パッケージ用封止部材、及び電子部品パッケージ
JP5615122B2 (ja) 2010-10-12 2014-10-29 新光電気工業株式会社 電子部品装置及びその製造方法
JP5939801B2 (ja) * 2012-01-10 2016-06-22 セイコーインスツル株式会社 電子部品パッケージの製造方法
JP5798932B2 (ja) * 2012-01-10 2015-10-21 セイコーインスツル株式会社 電子部品パッケージの製造方法
JP6247006B2 (ja) * 2013-01-23 2017-12-13 セイコーインスツル株式会社 電子デバイス、発振器及び電子デバイスの製造方法
JP6257150B2 (ja) * 2013-02-21 2018-01-10 セイコーインスツル株式会社 電子部品パッケージ及び電子部品パッケージの製造方法
JP2019186664A (ja) * 2018-04-05 2019-10-24 日本電波工業株式会社 水晶発振器
JP7238438B2 (ja) * 2019-01-31 2023-03-14 セイコーエプソン株式会社 振動デバイス、振動モジュールおよび振動デバイスの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3320699B2 (ja) * 1999-12-17 2002-09-03 松下電器産業株式会社 半導体装置、および半導体装置の実装体
JP2002198459A (ja) * 2000-12-27 2002-07-12 Kyocera Corp 表面実装型電子部品及びその製造方法
JP2004166006A (ja) * 2002-11-13 2004-06-10 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶振動子
JP5013824B2 (ja) * 2005-11-16 2012-08-29 京セラ株式会社 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法
JP2007150688A (ja) * 2005-11-28 2007-06-14 Tdk Corp 圧電部品
JP2009194091A (ja) * 2008-02-13 2009-08-27 Seiko Instruments Inc 電子部品、電子機器、及びベース部材製造方法
JP2010004216A (ja) * 2008-06-19 2010-01-07 Seiko Instruments Inc 電子部品およびその電子部品を有する電子回路基板

Also Published As

Publication number Publication date
JP2010103479A (ja) 2010-05-06

Similar Documents

Publication Publication Date Title
JP5318685B2 (ja) 電子部品およびその製造方法
TWI447862B (zh) Electronic parts, electronic machines, and base member manufacturing methods
US8159059B2 (en) Microelectromechanical device and method for manufacturing the same
JP2012129481A (ja) 電子部品及びその製造方法
JP2010166018A (ja) 電子部品およびその製造方法
JP4555369B2 (ja) 電子部品モジュール及びその製造方法
JP2010004216A (ja) 電子部品およびその電子部品を有する電子回路基板
WO2011093456A1 (ja) 圧電振動デバイス、およびその製造方法
JP6360678B2 (ja) モジュールおよびその製造方法
JP4903540B2 (ja) 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法
JP2013168893A (ja) 圧電振動デバイス
JP2009239475A (ja) 表面実装型圧電発振器
JP4493481B2 (ja) 多数個取り配線基板
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP4781098B2 (ja) 電子装置
JP5695409B2 (ja) 電子部品およびその製造方法
JP2004047897A (ja) 電子部品および電子部品の製造方法
JP2012114119A (ja) 電子部品およびその製造方法
JP2011210906A (ja) 電子部品およびその製造方法
JP2009141234A (ja) 表面実装部品パッケージとその製造方法
JP2015106792A (ja) 水晶デバイス
JP4511399B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2013058689A (ja) 電子デバイス及び電子デバイスの製造方法
JP2013187253A (ja) 電子デバイス及び電子デバイスの製造方法
KR20180062727A (ko) 수정 소자 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130710

R150 Certificate of patent or registration of utility model

Ref document number: 5318685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees