JP5311220B2 - メモリ性を有する画像表示装置、該装置に用いられる駆動制御装置及び駆動方法 - Google Patents

Description

この発明は、メモリ性を有する画像表示装置、該装置に用いられる駆動制御装置及び駆動方法に係り、詳しくは、電子書籍や電子新聞等の電子ペーパ表示装置に用いて好適なメモリ性を有する画像表示装置、該装置に用いられる駆動制御装置及び駆動方法に関する。

“読む”という行為をストレス無しに行い得る表示装置として、電子書籍や電子新聞等と呼ばれる電子ペーパ表示装置の開発が行われている。この種の電子ペーパ表示装置には、薄型で、軽量で、割れ難く、その上、低消費電力であることが要求されるため、メモリ性を有する表示素子で構成されることが望ましい。メモリ性を有する表示装置に用いられる表示素子としては、従来から、電気泳動素子、電気粉流体素子、及びコレステリック液晶等が知られている。なかでも、マイクロカプセル型の電気泳動素子を用いる電気泳動表示装置が注目されている。

図２１は、アクティブマトリクス駆動方式の電気泳動表示装置の概略構成を模式的に示す部分断面図である。この電気泳動表示装置は、同図に示すように、ＴＦＴガラス基板１と、電気泳動素子フィルム２と、対向基板３とが、この順に積層されて構成されている。上記ＴＦＴガラス基板１には、マトリクス状に多数配列されたスイッチング素子である薄膜トランジスタ（以下、ＴＦＴとも言う）４と、各ＴＦＴ４にそれぞれ接続される画素電極５、ゲート線６、図示せぬデータ線、及びＴＦＴ４を覆う遮光膜７が設けられている。上記電気泳動素子フィルム２は、ポリマーのバインダ８の中に約４０μｍのマイクロカプセル９、９、…が敷き詰められて形成されている。このマイクロカプセル９、９、…の内部には、溶媒１０が注入されており、溶媒１０の中には、正負に帯電した無数のナノ粒子、すなわち、マイナスに帯電された酸化チタン粒子等の白色顔料１１、１１、…と、プラスに帯電された炭素粒子等の黒色顔料１２、１２、…とが分散浮遊する状態で封じ込められている。また、上記対向基板３には、基準電位を与える対向電極１３が形成されている。

電気泳動表示装置の動作は、画像データに対応した電圧を、画素電極５と対向電極１３との間に印加して、白色顔料１１、１１、…と黒色顔料１２、１２、…とを上下に移動させることで行う。すなわち、画素電極５にプラスの電圧を印加したときは、マイナスに帯電した白色顔料１１、１１、…が画素電極５に寄り集まる一方で、プラスに帯電した黒色顔料１２、１２、…は対向電極１３に寄り集まるので、対向電極１３側を表示面とすると、画面には黒が表示される。これに対して、画素電極５にマイナスの電圧を印加したときは、プラスに帯電した黒色顔料１２、１２、…が画素電極５に寄り集まる一方で、マイナスに帯電した白色顔料１１、１１、…は対向電極１３に寄り集まるので、画面には、白が表示されることになる。次に、画像を白表示から黒表示に切り替えるときは、画素電極５にプラスの信号電圧を与え、黒表示から白表示に切り替えるときは、画素電極５にマイナスの信号電圧を印加し、現在の画像を維持するとき、つまり、白表示から白表示へ、黒表示から黒表示へ表示するときは、０Ｖを印加する。このように、電気泳動表示素子はメモリ性を持っているので、前の画面と次の画面（更新画面）とを比較することで、印加すべき信号電圧が決定されることになる。

次に、アクティブマトリクス型の電気泳動表示装置のＴＦＴ駆動方法について説明する。電気泳動素子のＴＦＴ駆動でも、液晶表示装置と同様に、ゲート線６にゲート信号を印加して、ライン毎にシフト動作させ、スイッチング素子のＴＦＴ４を介してデータ信号を画素電極５に書き込む動作が行われる。そして、全ラインの書き込みが終わる時間を１フレームと定義し、１フレームを例えば６０Ｈｚ（＝１６．６ｍｓ）で走査している。一般に液晶表示装置では、この１フレームで画像全体を切り替えている。これに対して、電気泳動素子は液晶よりも応答速度が遅く、複数のフレーム期間の間、電圧を印加し続けなければ画面を切り替えることができないので、電気泳動表示装置では、複数のフレーム期間の間、一定の電圧を印加し続けるパルス幅変調（Pulse Width Modulation、以下、ＰＷＭとも言う）駆動が採用されている。

ところで、応答速度の遅い電気泳動表示装置では、画面の更新を行うときには、前の画面の履歴を消す必要がある。非特許文献１には、前の画面の履歴を消すために、画面全体を、まず、全黒に、次に、全白にするリセット画面で消去してから、更新画面を表示するリセット駆動方式が記載されている。

次に、図２２を参照して、非特許文献１に記載のリセット駆動方式の概要について説明する。
説明の都合上、電気泳動表示素子の応答速度が、例えば、０．５秒であって、フレーム周波数が６０Ｈｚに設定されている場合を取り扱う。
このリセット駆動方式では、画面表示の切り替えに際して、まず、画素電極に＋１５Ｖの電圧（画素電圧）を電気泳動表示素子の応答速度に見合う時間（応答速度相当時間）、例えば、約０．５秒間印加し続けて黒を表示する。すなわち、同図に示すように、＋１５Ｖの画素電圧を、Ｎ１個のフレーム期間の間（以下、Ｎ１フレーム分とも言う）、電気泳動表示素子に印加し続ける。ここで、Ｎ１フレームは、３０フレーム（５００ｍｓ／１６．６ｍｓ）分に相当する。Ｎ１フレームが経過すると、続いて、−１５Ｖの画素電圧を、Ｎ２個のフレーム期間の間（３０フレーム分）、電気泳動表示素子に印加し続けて、画面に白を表示する。このように、画面を全黒白表示することでリセットした後、次の画面（更新）を所定の階調で表示する。

この階調表示は、Ｎ３個のフレーム期間（３０フレーム）内で、次の画面（更新画面）の階調に応じて定まる期間の間、＋１５Ｖの電圧を印加することで行う。すなわち、次の画面が白表示（１５階調）のときは、既に画面が白表示の状態であるので、次の画面では電圧は印加されない。次の画面が黒表示（０階調）のときは、電気泳動表示素子の応答速度相当時間（３０フレーム分）、＋１５Ｖの電圧を印加し続ける。また、次の画面で中間調を表示したいときは、＋１５Ｖを印加し続けるフレーム期間の個数を階調（輝度）に応じて短くすることで実現する。すなわち、次の画面が１４階調であるときは、＋１５Ｖを２フレーム分印加し、次の画面が１３階調であるときは、＋１５Ｖを４フレーム分印加し、次の画面が（１５−ｎ）階調であるときは、＋１５Ｖの電圧を２ｎフレーム分印加し、……、次の画面が１階調であるときは、＋１５Ｖの電圧を２８フレーム分印加する。

ところで、リセット駆動方式では、余分のリセット画面表示を必要とするため、表示性能が損なわれる虞がある。そこで、これを改善するために、前の画面の階調データと、更新画面の階調データとから、データ信号を計算するための所定の変換係数群であるルックアップテーブル（Look Up Table、以下ＬＵＴとも言う）を用いて印加すべき電圧を決定する前画面参照駆動方式も出現している。

エスアイディーテクニカルダイジェスト2006 P.1406 "インプルーブド エレクトロニック コントローラ フォー イメージステーブル ディスプレイズ" [SID Technical Digest（2006, P1406 Improved Electronic Controller for Image Stable Display）]

このように、前画面参照駆動方式は、画面更新の際に、リセット画面表示を省略できる分、表示性能に優れるが、反面、ＬＵＴを適切に設定しなければ、前の画像が僅かに残ってしまう、いわゆる残像現象が生じる、という不都合がある。
しかしながら、１６階調→３２階調→６４階調へと多階調化が進むほど、ＬＵＴの構成は複雑となり、良好な画像を得るための調整が困難になるという問題がある。
例えば、前画面参照駆動方式では、前の画面の階調データと次の画面の階調データからフレーム毎に設定されたＬＵＴに従って、電圧を決定する必要がある。このため、前の画像（４ビット＝１６階調、５ビット＝３２階調、６ビット＝６４階調）と更新画像（４ビット＝１６階調、５ビット＝３２階調、６ビット＝６４階調）の１６ｘ１６、３２ｘ３２、６４ｘ６４の変換係数群からなるＬＵＴを更新駆動に必要なフレーム分用意する必要がある。これに伴って、膨大なマトリクスデータを決定する必要があり、適切な画像を得るためのＬＵＴ調整が複雑化するという技術課題がある。

また、電気泳動素子の応答速度が向上して行けば、多階調表示が困難になっていくという矛盾も抱えている。
例えば、電気泳動素子の応答速度は、電圧１５Ｖ駆動では５００ｍｓから１２５ｍｓまで改善が進んでいる。フレーム周波数が６０Ｈｚであるとき、応答速度が５００ｍｓの電気泳動素子で白表示から黒表示に画面更新するのに、３０フレーム期間、＋１５Ｖを印加しなければならないのに対して、応答時間が１２５ｍｓの電気泳動素子を用いれば、１２５ｍｓ／１６．６ｍｓ＝７．５フレーム期間、＋１５Ｖを印加すれば良いだけであるので、応答性の向上を図ることができる。

しかしながら、後者の場合、７．５フレームで白から黒になってしまうため、上述の駆動方法で多階調を出そうとすると、８階調分しか表示できない、という不都合がある。１６階調の表示を実現するためには、フレーム周波数６０Ｈｚから３００Ｈｚに上げる必要があるが、そうすると、消費電力の上昇を招く上、データドライバやＴＦＴへの信号の書き込み不足等の問題が生じ、高精細パネルには対応できない、という技術課題が生じる。一方、駆動電圧を１５Ｖから８Ｖに低電圧化することで応答速度（１５Ｖ・１２５ｍｓ→８Ｖ・５００ｍｓ）を遅くすることも考えられるが、これでは、電気泳動素子の応答速度の向上に努めたことが徒労に帰してしまう。

この発明は、上述の事情に鑑みてなされたもので、フレーム周波数の増加を招くことなしに、画像の更新速度の向上と多階調化を達成できるメモリ性を有する画像表示装置、該装置に用いられる駆動制御装置及び駆動方法を提供することを第１の目的としている。
また、多階調化しても簡単なＬＵＴ調整で、表示品質に優れるメモリ性を有する画像表示装置、該装置に用いられる駆動制御装置及び駆動方法を提供することを第２の目的としている。

上記課題を解決するために、この発明の第１の構成は、メモリ性を有する表示素子からなる表示部と、該表示部を所定の出力電圧で駆動する駆動手段と、該駆動手段を制御する制御手段とを備え、画面更新の際には、更新画面の入力階調データに基づいて、複数のフレームにわたって駆動することで、前記表示部の画面を更新する画像表示装置に係り、前記制御手段が、前記複数のフレームにわたる更新期間内の第１の表示期間では、前記駆動手段に、前記更新画面の階調データの上位ビットで特定される前記出力電圧で、前記更新画面を粗階調で駆動表示させ、この後、前記第１の表示期間に続く前記更新期間内の第２の表示期間では、前記駆動手段に、前記更新画面の階調データの下位ビットで特定される前記出力電圧で、前記更新画面を微階調で駆動表示させると共に、前記第２の表示期間では、前記第１の表示期間でのフレーム周波数に較べて、高周波のフレーム周波数で前記駆動手段を動作させる構成になされていることを特徴としている。

また、この発明の第２の構成は、メモリ性を有する表示素子からなる表示部と、該表示部を所定の出力電圧で駆動する駆動手段と、該駆動手段を制御する制御手段とを備え、画面更新の際には、更新画面の入力階調データに基づいて、複数のフレームにわたって駆動することで、前記表示部の画面を更新する画像表示装置に係り、前記制御手段は、前記複数のフレームにわたる更新期間内の第１の表示期間では、前記駆動手段に、前記更新画面の階調データの上位ビットで特定される前記出力電圧で、前記更新画面を粗階調で駆動表示させ、この後、前記第１の表示期間に続く前記更新期間内の第２の表示期間では、前記駆動手段に、前記更新画面の階調データの下位ビットで特定される前記出力電圧で、前記更新画面を微階調で駆動表示させると共に、フレーム毎に、前記駆動手段の出力電圧を定める駆動データを計算するための所定の変換係数群である、フレーム毎に定められたルックアップテーブルを備え、該ルックアップテーブルを参照して、フレーム毎の前記出力電圧が決定される構成になされていることを特徴としている。

また、この発明の第３の構成は、メモリ性を有する表示素子からなる表示部と、該表示部を所定の出力電圧で駆動する駆動手段と、該駆動手段を制御する制御手段とを備え、画面更新の際には、更新画面の入力階調データに基づいて、複数のフレームにわたって駆動することで、前記表示部の画面を更新する画像表示装置に係り、前記制御手段は、前記複数のフレームにわたる更新期間内の第１の表示期間では、前記駆動手段に、前記更新画面の階調データの上位ビットで特定される前記出力電圧で、前記更新画面を粗階調で駆動表示させ、この後、前記第１の表示期間に続く前記更新期間内の第２の表示期間では、前記駆動手段に、前記更新画面の階調データの下位ビットで特定される前記出力電圧で、前記更新画面を微階調で駆動表示させると共に、フレーム毎に、前の画面の階調データと、更新画面の階調データとから、前記駆動手段の出力電圧を定める駆動データを計算するための所定の変換係数群である、フレーム毎に定められたルックアップテーブルを備え、該ルックアップテーブルを参照して、フレーム毎の前記出力電圧が決定される構成になされていることを特徴としている。

この発明の構成によれば、前記第１の表示期間で粗い階調の表示がされた後に、次の第２の表示期間で段々と階調の細やかな画像が表示されるので、更新時でも、違和感の少ない画像表示を実現できる。
また、前記複数のフレームにわたる更新期間を、第１の表示期間と、第２の表示期間とに区分設定し、第１の表示期間では、前記更新画面の階調データの上位ビットのみを用い、第２の表示期間では、前記更新画面の階調データの下位ビットのみを用いて更新画面の階調表示を行うので、ＬＵＴ構成の簡素化、マトリクスデータの削減化を図ることができる。この結果、適切な画像を得るためのＬＵＴ調整が簡単容易となり、ひいては、画像の表示品質の向上を図ることができる。

この発明の第１の実施形態である電子ペーパ表示装置の駆動方法を模式的に説明するための図である。 同電子ペーパ表示装置の駆動方法の説明に供される図で、入力階調データの階調毎に、画素電極に印加される駆動電圧波形を示す波形図（その１）である。 同電子ペーパ表示装置の駆動方法の説明に供される図で、入力階調データの階調毎に、画素電極に印加される駆動電圧波形を示す波形図（その２）である。 同電子ペーパ表示装置の駆動方法の説明に供される図で、入力階調データの階調毎に、画素電極に印加される駆動電圧波形を示す波形図（その３）である。 同電子ペーパ表示装置の駆動方法の説明に供される図で、入力階調データの階調毎に、画素電極に印加される駆動電圧波形を示す波形図（その４）である。 同電子ペーパ表示装置の駆動方法で一例として用いられるＬＵＴを模式的に示す概念図である。 同電子ペーパ表示装置の電気的構成を示すブロック図である。 同電子ペーパ表示装置を構成する電子ペーパコントローラの電気的構成を示すブロック図である。 電子ペーパコントローラの変形例を示すブロック図である。 電子ペーパコントローラの変形例を示すブロック図である。 同電子ペーパコントローラを構成する電子ペーパ制御回路の電気的構成を示すブロック図である。 電子ペーパコントローラ（図７）が実行する画像更新動作の流れを概略示すフローチャートである。 同電子ペーパコントローラ（図８）が実行する画像更新動作の流れを詳細に示すフローチャートである。 この発明の第２の実施形態である電子ペーパ表示装置を構成する電子ペーパコントローラの電気的構成を示すブロック図である。 この発明の第３の実施形態である電子ペーパ表示装置の駆動方法の説明に供される図で、入力階調データの階調毎に、画素電極に印加される駆動電圧波形を示す波形図（その１）である。 同電子ペーパ表示装置の駆動方法の説明に供される図で、入力階調データの階調毎に、画素電極に印加される駆動電圧波形を示す波形図（その２）である。 同電子ペーパ表示装置の駆動方法の説明に供される図で、入力階調データの階調毎に、画素電極に印加される駆動電圧波形を示す波形図（その３）である。 同電子ペーパ表示装置の駆動方法の説明に供される図で、入力階調データの階調毎に、画素電極に印加される駆動電圧波形を示す波形図（その４）である。 同電子ペーパ表示装置を構成する電子ペーパコントローラの電気的構成を示すブロック図である。 電子ペーパコントローラが実行する画像更新動作の流れを概略示すフローチャートである。 関連技術の説明に供される図で、アクティブマトリクス駆動方式の電気泳動表示装置の概略構成を模式的に示す部分断面図である。 関連技術の説明に供される図で、リセット駆動方式の概要を説明する説明図である。

電気泳動表示素子は、複数のフレームにわたって適切な駆動電圧波形をかけることで、この駆動電圧波形の蓄積により画像を表示する。第１の実施形態では、駆動期間を上位ビット表示期間と下位ビット表示期間にわけ、細やかな階調制御を下位ビット表示期間のみで行うことにより、ＬＵＴ構成の簡素化を実現している。また、この駆動方法では、上位ビット表示期間で４階調程度の粗い画像が表示され、次の下位ビット表示期間で段々と階調の細やかな画像が表示されるので、画面更新時、違和感の少ない画像表示が可能となる。

第２の実施形態では、さらに細やかな階調制御として、上位ビット表示フレームではなく、下位ビット表示フレームのみにフレーム周波数を速くすることで、消費電力の削減と違和感の少ない多階調表示を実現している。
また、第３の実施形態では、上位ビット表示フレームではなく、下位ビット表示フレームのみに電気泳動表示素子にかける電圧を下げることで、下位ビット表示フレームのみ応答速度を遅くして、違和感の少ない多階調表示を図りつつ、全体として画面更新速度の改善を実現している。

実施形態１

以下、図面を参照して、この発明の実施形態について詳細に説明する。
駆動方法
図１は、この発明の第１の実施形態である電子ペーパ表示装置の駆動方法を模式的に説明するための図、また、図２乃至図５は、同電子ペーパ表示装置の駆動方法の説明に供される図で、入力階調データの階調毎に、画素電極に印加される駆動電圧波形を示す波形図である。
この電子ペーパ表示装置は、メモリ性を有する電気泳動表示素子からなり、アクティブマトリクス方式により駆動する電気泳動表示装置に係り、電子書籍や電子新聞に適用して好適である。

まず、図１を参照して、この電子ペーパ表示装置に採用される、多階調表示のための駆動方式について説明する。
この実施形態の駆動方法は、複数フレームにわたって駆動することで所定の画像を更新する駆動方法に係り、複数のフレームにわたる駆動期間を、駆動画素データの上位ビットを参照して粗く階調を出す上位ビット表示期間と、下位ビットを参照してさらに細かく階調を出す下位ビット表示期間とに分け、順次駆動することにより、多階調画像表示を実現している。

この駆動方法では、同図に示すように、上位ビット表示期間で例えば４階調程度の粗い画像を表示し、これに続く下位ビット表示期間で階調の細やかな画像を表示する。このように、粗い階調表示がなされた後に、続いて階調の細かい画像が表示されるので、違和感の少ない画像表示が可能となる。

次に、更新画像として、上位ビット表示期間で４階調（粗階調）を表示し、下位ビット表示期間で、それぞれの粗階調をさらに４階調（微階調）に分けて、１６階調のグラデーション画像を表示する例について具体的に説明する。なお、この説明では、前の画面に関係なく、黒白リセット画面を表示することで、前の画面の履歴を消去するリセット駆動方式で説明する。
最初に、前の画像の痕跡を消すために画面のリセット処理を行う。このリセット処理では、まず、＋１５Ｖの電圧を電気泳動表示素子の応答速度相当時間（約０．５秒）の間、印加し続けて黒を表示する（図２乃至図５）。この装置では、フレーム周波数が６０Ｈｚに設定されているとすれば、３０フレーム（＝０．５秒ｘ６０Ｈｚ）にわたって、＋１５Ｖの電圧を電気泳動表示素子に印加し続けると、黒が表示される。これに続いて、−１５Ｖの電圧を３０フレーム分の期間印加し続けて、画面に白を表示する（図２乃至図５）。

次に、上位ビット表示期間（粗階調表示期間）と下位ビット表示期間（微階調表示期間）とに分けて多階調表示を行う。まず、粗階調表示として、グラデーション画像の各画素の階調データ（入力階調データ）を元に、上位ビット表示期間中に、０−３階調の範囲の階調データが入力されると、対応する画素を一律に３階調に、４−７階調の範囲の階調データが入力されると、対応する画素を一律に７階調に、８−１１階調の範囲の階調データが入力されると、対応する画素を一律に１１階調に、また、１２−１５階調の範囲の階調データが入力されると、対応する画素を一律に１５階調に表示させる（表１参照）。

このような粗階調の表示は、上位ビット表示期間として２４フレームを確保することで実現できる。何故なら、３０フレームで白（１５階調）→黒（０階調）に階調変化するので、白（１５階調）→３階調への階調変化（粗階調の際の最大階調変化）に要するフレーム数は、（１５−３）／（１５−０）ｘ３０＝２４フレームだからである。
具体的には、１２−１５階調の階調データに対応する画素電極には、２４フレーム分、０Ｖを印加する（図２、表１）。この結果、該当する画素では、上位ビット表示期間中、白（１５階調）のままである。

次に、８−１１階調の階調データに対応する画素電極には、８フレーム分＋１５Ｖを印加し、残りの１６フレーム分０Ｖを印加する（図３、表１）。これにより、該当する画素では、１１階調の輝度となる。また、４−７階調の階調データに対応する画素電極には、１６フレーム分＋１５Ｖを印加し、残りの８フレーム分０Ｖを印加する（図４、表１）。これにより、該当する画素では、７階調の輝度となる。また、０−３階調の階調データに対応する画素電極には、２４フレーム分＋１５Ｖを印加する（図５、表１）。これにより、該当する画素では３階調の輝度となる。このようにして、画像は、０−３階調の入力階調データによって３階調が、４−７階調の入力階調データによって７階調が、８−１１階調の入力階調データによって１１階調が、１２−１５階調の入力階調データによって１５階調が表示される。

次に続く下位ビット表示期間では、（1）３階調（粗階調）→０階調、１階調、２階調、３階調への微階調分離、(２)７階調（粗階調）→４階調、５階調、６階調、７階調への微階調分離、(３)１１階調（粗階調）→８階調、９階調、１０階調、１１階調への微階調分離、(４)１５階調（粗階調）→１２階調、１３階調、１４階調、１５階調への微階調分離を同時に実行する。

このために、下位ビット表示期間として６フレーム分を確保する。すなわち、白表示→黒表示への階調変化に要する３０フレームのうち、上位ビット表示期間として２４フレームを確保したので、下位ビット表示期間として、３０−２４＝６フレーム分を確保する。そして、下位ビット表示期間中、入力階調データが３階調、７階調、１１階調、及び１５階調のうちのいずれかであるときは上位ビット表示期間終了時点の階調から階調が変らないので、下位ビット表示期間である６フレーム分の間、０Ｖを印加し続ければ良い（図２(１)、図３(５)、図４(９)、図５(１３)）。

次に、入力階調データが２階調、６階調、１０階調、及び１４階調のうちのいずれかであるときは、上位ビット表示期間終了時点の階調から１階調分、階調を暗くする必要があるため、最初の２フレーム分は＋１５Ｖを印加し、残りの４フレーム分は０Ｖを印加することで、階調を暗くする（図２(２)、図３(６)、図４(１０)、図５(１４))。
同様に、入力階調データが１階調、５階調、９階調、及び１３階調のうちのいずれかであるときは、上位ビット表示期間終了時点の階調から２階調分、階調を暗くする必要があるため、最初の４フレーム分は＋１５Ｖを印加し、残りの２フレーム分は０Ｖを印加することで、階調を暗くする（図２(３)、図３(７)、図４(１１)、図５(１５))。
さらに、入力階調データが０階調、４階調、８階調、及び１２階調のうちのいずれかであるときは、上位ビット表示期間終了時点の階調から３階調分、階調を暗くする必要があるため、下位ビット表示期間である６フレーム分の間、＋１５Ｖを印加し続けることで、階調を暗くする（図２(４)、図３(８)、図４(１２)、図５(１６)）。

表１の各列項目のうち、「入力画素の階調」の項目には、入力画素データの１６階調中の各階調が１０進数で表示されている。「階調上位２ビット」及び「階調下位２ビット」の列項目には、１６階調（＝４ビット）の階調を２進数で表したときの、上位２ビット、下位２ビットがそれぞれ表示されている。また、「上位ビット表示期間」及び「下位ビット表示期間」の列項目には、上位（又は下位）ビット表示期間中に印加すべき電圧とフレーム数（電圧印加期間）が示されている。

表１を参照すれば、入力階調データの階調間で、上位ビットが同一の階調同士では、上位ビット表示期間に画素電極に印加される駆動電圧波形は同一であり、下位ビットが同一の階調同士では、下位ビット表示期間に画素電極に印加される駆動電圧波形は同一であることが判る。それゆえ、入力画素データの階調の上位ビット又は下位ビットをフレーム毎に選択して、この選択結果に基づいて、駆動電圧を定めるＬＵＴ(Look Up Table)を用意すれば、図２乃至図５の駆動電圧波形を実現できる。

このように、リセット駆動方式では、前の画面を構成する画素の階調データを参照しないので、更新画面の画素の階調データのみから画素電極の駆動電圧波形を決定できる。しかし、リセット駆動方式では、黒白リセット画面が挿入されるため、画面の切り替えが滑らかに行われない、とう不都合もある。
これを克服するには、前の画面から滑らかに上位２ビット表示期間に移行して更新画面の上位ビットの表示を行い、下位２ビット表示期間中にさらに細かく更新画面の階調を表示する、この実施形態の駆動方法を用いれば、切り替え時の違和感を軽減できる（前画面参照駆動方式への適用）。

前画面参照駆動方式では、上位２ビット表示期間中又は下位２ビット表示期間中は、前の画面を構成する画素の階調データ（又はその上位２ビット）と更新画面の画素の階調データとを参照して、駆動電圧波形を定める必要がある。そこで、前画面参照駆動方式を実現するには、前の画面の階調データ（又はその上位２ビット）と更新画面の階調データの上位２ビット又は下位２ビットからデータドライバのデータ信号を定めるための所定の変換係数群からなるＬＵＴをフレーム毎に定めるようにすれば良い。
なお、画面の切り替えが滑らかに行うための他の方法として、例えば、リセット期間中のリセット画面の挿入を極力やめ、例えば、黒白リセット表示のうち、黒表示又は白表示を省略した上で、この実施形態の駆動方法を取り入れた前画面参照駆動方式を採用するようにしても良い。

ＬＵＴ生成・変換方法
次に、図２乃至図５の駆動電圧波形を実現するためのＬＵＴ生成・変換方法について説明する。この場合も、簡単のため、黒白リセット画面を表示することで、前の画面の履歴を消去するリセット駆動方式で説明する。
このリセット駆動方式では、黒白リセット期間として６０フレーム分（１フレーム＝１６．６ｍｓ（６０Ｈｚ）、これに続く上位ビット表示期間として２４フレーム分、下位ビット表示期間として６フレーム分、最後に余計な電圧が画素電極に印加されたまま電源がオフとされることを防ぐための０Ｖ１フレーム分、全体で９１フレーム（約１．５秒）で１６階調の画面更新を実現する。図２乃至図５には、９１フレームで１６階調を表示するリセット駆動方式の駆動電圧波形が示されている。

図２乃至図５の駆動電圧波形を実現するため、９１フレーム分のＬＵＴからなるＬＵＴ群データＷＦn（ｎ＝１〜９１）を用意する。
リセット駆動方式では、前の画面の階調データを用いないため、簡単のため、４ｘ１のマトリクス構成のＬＵＴで説明する。ここで、ｍ行１列目のＬＵＴのマトリクス要素をＷＦn（ｍ）で表す（ｍ＝００，０１，１０，１１、ｎ＝１、２、３、…、９０、９１）。ここで、ＷＦnは、第ｎフレーム用のＬＵＴを示し、行が更新画面の上位２ビット又は下位２ビットの階調データを表している。

各行のマトリクス要素には、リセット画面を構成する各画素の階調データから更新画面の画素の階調データに遷移するときに、電子ペーパ表示装置のデータドライバ（後述）に供給されるべきドライバデータ信号を２進数で表記されている。ここで、ドライバデータ信号は［００］、[０１]、［１０］の値をとる。ドライバデータ信号は、電子ペーパ表示装置のデータドライバに供給されて、デジタル−アナログ（ＤＡＣ）変換される。ここで、ドライバデータ信号［００］がデータドライバに供給されるときは、０Ｖの電圧がデータドライバから出力される。また、ドライバデータ信号［０１］がデータドライバに供給されるときは、−Ｖ（負）の電圧がデータドライバから出力される。また、ドライバデータ信号［１０］がデータドライバに供給されるときは、＋Ｖ（正）の電圧がデータドライバから出力される構成となっている。

上記構成において、まず、リセット処理では、最初の１〜３０（番目）フレームで画面全体の黒表示を行い、次の３１〜６０（番目）フレームで、画面全体を白表示にして前の画面の履歴を消去する。１〜３０フレームでは、更新画面を構成する各画素の階調データの如何を問わず、黒電圧である＋１５Ｖを一律に印加するので、
ＷＦn（００）＝ＷＦn（０１）＝ＷＦn（１０）＝ＷＦn（１１）＝[１０]（＝＋１５Ｖ）、（ｎ＝１〜３０）となる。
次の３１〜６０フレームでは、更新画面を構成する各画素の階調データの如何を問わず、白電圧である−１５Ｖを一律に印加するので、
ＷＦn（００）＝ＷＦn（０１）＝ＷＦn（１０）＝ＷＦn（１１）＝０１（＝−１５Ｖ）、（ｎ＝３１〜６０）となる。

次に、上位ビット表示期間の６１〜６８（番目）フレームでは、更新画面の階調データ（４ビット＝１６階調）の上位２ビットが［１１］（すなわち、１２〜１５階調）のときは、０Ｖを印加し、上位２ビットが［１０］、[０１]、又は[００]（すなわち、０〜１１階調）のときは、＋１５Ｖを印加するので、
ＷＦn（００）＝ＷＦn（０１）＝ＷＦn（１０）＝[１０]（＝＋１５Ｖ）、
ＷＦn（１１）＝[００]（＝０Ｖ）、（ｎ＝６１〜６８）となる。
次に、上位ビット表示期間の６９〜７６（番目）フレームでは、更新画面の階調データの上位２ビットが［１１］又は［１０］（すなわち、８−１５階調）のときは、０Ｖを印加し、［０１］又は［００］（すなわち、０−７階調）のときは、＋１５Ｖを印加するので、
ＷＦn（００）＝ＷＦn（０１）＝１０（＝＋１５Ｖ）
ＷＦn（１０）＝ＷＦn（１１）＝００（＝０Ｖ）、（ｎ＝６９〜７６）となる。

次に、上位ビット表示期間の７７〜８４（番目）フレームでは、更新画面の階調データの上位２ビットが［１１］、［１０］、又は［０１］（すなわち、４−１５階調）のときは、０Ｖを印加し、一方、上位２ビットが［００］（すなわち、０−３階調）のときは、＋１５Ｖを印加するので、
ＷＦn（００）＝［１０］（＝＋１５Ｖ）
ＷＦn（０１）＝ＷＦn（１０）＝ＷＦn（１１）＝［００］（＝０Ｖ）、（ｎ＝７７〜８４）となる。

上位ビット表示期間が終了すると、下位ビット表示期間に移行する。
下位ビット表示期間の８５〜８６（番目）フレームでは、更新画面の階調データの下位２ビットが［１１］（すなわち、１５，１１，７，３階調）のときは、０Ｖを印加し、下位２ビットが［１１］でないときは、＋１５Ｖを印加するので、
ＷＦn（００）＝ＷＦn（０１）＝ＷＦ（１０）＝［１０］（＝＋１５Ｖ）
ＷＦn（１１）＝［００］（＝０Ｖ）、（ｎ＝８５〜８６）となる。

下位ビット表示期間の８７〜８８（番目）フレームでは、
更新画面の階調データの下位２ビットが［１１］又は［１０］（すなわち１５，１４，１１，１０，７，６，３，２階調）のときは、０Ｖを印加し、下位２ビットが［１１］又は［１０］でないときは、＋１５Ｖを印加するので、
ＷＦn（００）＝ＷＦn（０１）＝［１０］（＝＋１５Ｖ）
ＷＦn（１０）＝ＷＦn（１１）＝［００］（＝０Ｖ）、（ｎ＝８７〜８８）となる。

同様に、下位ビット表示期間の８９〜９０（番目）フレームでは、
更新画面の階調データの下位２ビットが［００］（すなわち１２，８，４，０階調）のときは、＋１５Ｖを印加し、下位２ビットが［００］でないときは、０Ｖを印加するので、
ＷＦn（００）＝［１０］（＝＋１５Ｖ）
ＷＦn（０１）＝ＷＦn（１０）＝ＷＦn（１１）＝［００］（＝０Ｖ）、（ｎ＝８９〜９０）となる。

最後に余計な電圧が画素電極に印加されたまま電源がオフされるのを防ぐための０Ｖフレームを１フレーム分用意する必要があるため、
９１（番目）フレームでは、
ＷＦn（００）＝ＷＦn（０１）＝ＷＦn（１０）＝ＷＦn（１１）＝［００］、（ｎ＝９１）となる。

以上をまとめると、図２乃至図５に対応するＬＵＴ群は表２で表わされる。表２において、[Ｕ]は、更新画面の階調データの上位ビットを選択参照するＬＵＴであることを示し、また、[Ｄ]は、更新画面の階調データの下位ビットを選択参照するＬＵＴであることを示している。

以上の説明では、前の画面の階調データを参照しないリセット駆動方式に対しては、４ｘ１のマトリクス構成のＬＵＴを用いたが、ＬＵＴの汎用性を考えて、前の画面の４ビット階調データを参照する前画面参照駆動方式にも対応できる４ｘ１６マトリクス構成の汎用性ＬＵＴを用いるようにしても良い。

９１フレーム分の汎用性ＬＵＴからなるＬＵＴ群データＷＦn（ｎ＝１〜９１）は、前の画面の階調データ（１６階調、４ビット）と更新画面の階調データの上位２ビット又は下位２ビットに対して定めるＬＵＴである。図６は、第ｎフレーム用のＷＦnを示し、行が更新画面の上位２ビット又は下位２ビットの階調データを表し、列が更新前の画面の階調データ（１６階調、４ビット）を表す。そして、各行列のマトリクス要素が、前の画面を構成する各画素の階調データから更新画面の画素の階調データに遷移するときに、電子ペーパ表示装置のデータドライバに供給されるべきドライバデータ信号を表す。図６のＬＵＴには、前の画面に関係なく、あるフレームにおいて、更新画面が白Ｗ（［１１］）又はライトグレイＬＧ（［１０］）のときは、−１５Ｖ（［０１］）を、黒Ｂ（［００］）又はダークグレイＤＧ（［０１］）のときは、＋１５Ｖ（［１０］）をデータドライバに出力することが定められている。

なお、汎用性ＬＵＴとしては、４ｘ１６マトリクス構成のものに限らず、前の画面の階調データのうち、上位２ビットを参照できる４ｘ４マトリクス構成のＬＵＴを用いても良い。
また、以上の説明では、リセット期間中に一旦、全画面を白にし、徐除に黒電圧を印加することで階調を表示する例を示したが、これに限らず、全画面を黒にし、徐除に白電圧を印加して階調を表示するようにしても良い。

回路構成
図７は、この発明の第１の実施形態である電子ペーパ表示装置の電気的構成を示すブロック図、図８は、同電子ペーパ表示装置を構成する電子ペーパコントローラの電気的構成を示すブロック図、また、図１１は、同電子ペーパコントローラを構成する電子ペーパ制御回路の電気的構成を示すブロック図である。
この電子ペーパ表示装置は、上記したような、この実施形態の駆動方法で駆動する表示装置であって、同図に示すように、電子ペーパ部１４と、電子ペーパモジュール基板１５とからなっている。上記電子ペーパ部１４は、メモリ性を有する電気泳動表示素子からなる表示部（電子ペーパ）１６と、該表示部１６を駆動するドライバとからなっている。このドライバは、シフトレジスタ動作をするゲートドライバ１７と３値出力のデータドライバ１８とから構成されている。

また、電子ペーパモジュール基板１５には、電子ペーパ部１４を駆動する電子ペーパコントローラ１９と、フレームバッファを構成するグラッフィックメモリ２０と、装置各部を制御すると共に、電子ペーパコントローラ１９に画像データを与えるＣＰＵ（中央処理装置）２１と、ＲＯＭやＲＡＭ等のメインメモリ２２と、各種画像データや各種プログラムを記憶する記憶装置（ストレージ）２３と、無線ＬＡＮ等からなるデータ送受信部２４とが備えられている。

上記電子ペーパコントローラ１９は、表２に示されるＬＵＴ群データＷＦｎを用いて、図２乃至図５の駆動電圧波形を実現するための回路構成を有し、具体的には、図８に示すように、データ書き込み回路２５と、表示電源回路２６と、電子ペーパ制御回路２７と、データ読み出し回路２８と、ＬＵＴ変換回路２９とから構成されている。
データ書き込み回路２５は、ＣＰＵ２１から受信した更新画像の４ビットの階調データＮ[3:0]を受けて、グラフィックメモリ２０に書き込む回路である。ここで、[3:0]とは、ビット数が４ビットで０…３まで位があることを示し、階調データが１６階調からなることを表わしている。更新画像は、データ送受信部２４が外部から受信したものでも良いし、予め記憶装置２３に記憶されていても良い。
グラフィックメモリ２０は、前の画面全体の階調データＣ[3:0]群と、更新画面全体の階調データＮ[3:0]群を格納する２つのフレームバッファ領域を有している。
表示電源回路２６は、電子ペーパ部１４のデータドライバ１８に基準電圧ＲＶ（例えば、＋１５Ｖ，０Ｖ，−１５Ｖ）を供給する回路である。

電子ペーパ制御回路２７は、ＣＰＵ２１からの画面更新命令ＣＯＭを受けると、制御信号ＣＴＬと、選択信号ＳＥＬと、階調データの読み出し要求信号ＲＥＱと、ＬＵＴデータＬｕｔとを生成して出力する。制御信号ＣＴＬは、クロックclk、水平同期信号Ｈsync、及び垂直同期信号Ｖsyncからなり、電子ペーパ部１４のゲートドライバ１７とデータドライバ１８とに入力される。
また、選択信号ＳＥＬは、フレーム毎に、階調データのうち、上位ビットと下位ビットのいずれを選択するかを示す信号で、フレーム毎にデータ読み出し回路２８に入力される。また、階調データの読み出し要求信号ＲＥＱは、クロック毎（画素毎）に生成されてデータ読み出し回路２８に入力される。さらに、ＬＵＴデータＬｕｔは、電子ペーパ部１４の表示部１６に印加すべき電圧値を表わすドライバデータＤＡＴを決定するためのフレーム毎のＬＵＴで、この実施形態のＬＵＴ生成方法により実現され、フレーム毎にＬＵＴ変換回路２９に供給される。

データ読み出し回路２８は、電子ペーパ制御回路２７からフレーム毎の選択信号ＳＥＬと、クロック毎（画素毎）の階調データの読み出し要求信号ＲＥＱとを受けると、グラフィックメモリ２０から前の画面の階調データＣ[3:0]と更新画面の階調データＮ[3:0]とを読み出す。このとき、選択信号ＳＥＬが上位ビット選択（Ｕ）を指示しているときは、データ読み出し回路２８は、更新画面について、上位ビットの階調データＮ[3:2]を選択し、選択信号が下位ビット選択（Ｄ）を指示しているときは、更新画面について、下位ビットの階調データＮ[1:0]を選択する。ここで、Ｎ[3:2]は、Ｎ[3:0]から２〜３の位、すなわち、上位２ビットの階調データを示し、また、Ｎ[1:0]は、０〜１の位、すなわち、下位２ビットの階調データを示している。

一方、前の画面の階調データについては、図８に示すように、４ビットの階調データをそのまま用いても良いし（Ｃ[3:0]）、あるいは、図９に示すように、前の画面を構成する階調データのうち、上位２ビットを取り出して用いても良く（Ｃ[3:2]）、下位２ビットを取り出して用いても良く、あるいは、図１０に示すように、前の画面の階調データを用いなくても良い。
ここで、Ｃ[3:0]は、Ｃ[3:0]から０〜３の位、すなわち、４ビットの階調データを示している。また、Ｃ[3:2]は、Ｃ[3:0]から２〜３の位、すなわち、上位２ビットの階調データを示している。なお、説明の都合上、以下の処理では、前の画面の階調データについては、４ビットの階調データをそのまま用いることにする。

更新画面の上位２ビットと（必要ならば）前の画面の階調データを含んだデータを選択階調データＣＮＤと言う。前の画面の階調データをそのまま用いるＬＵＴ構成なら、上位ビットの選択階調データＣＮＤは、前の画面の階調データＣ[3:0]と、更新画面の上位２ビットの階調データＮ[3:2]とからなり、下位２ビットの選択階調データＣＮＤは、前の画面の階調データＣ[3:0]と更新画面の下位２ビットの階調データＮ[1:0]とからなる（図８）。前の画面を構成する階調データのうち、上位２ビットを取り出して用いるＬＵＴ構成なら、上位ビットの選択階調データＣＮＤは、前の画面の階調データＣ[3:2]と、更新画面の上位２ビットの階調データＮ[3:2]とからなり、下位ビットの選択階調データＣＮＤは、前の画面の階調データＣ[3:2]と更新画面の下位２ビットの階調データＮ[1:0]とからなる（図９）。

また、前の画面の階調データを用いないＬＵＴ構成なら、上位ビットの選択階調データＣＮＤは、前の画面の階調データを含まず、更新画面の上位２ビットの階調データＮ[3:2]のみからなり、下位ビットの選択階調データＣＮＤも、前の画面の階調データを含まず、更新画面の下位２ビットの階調データのみからなる（図１０）。選択階調データＣＮＤは、順次、ＬＵＴ変換回路２９に出力される。このため、データ読み出し回路２８はグラフィックメモリ２０に接続されており、選択階調データＣＮＤを送信するための信号線がＬＵＴ変換回路２９に接続されている。

また、上記ＬＵＴ変換回路２９は、電子ペーパ制御回路２７から入力されるＬＵＴデータＬｕｔを元に、データ読み出し回路２８から入力される上位又は下位ビットの選択階調データＣＮＤをドライバデータ信号ＤＡＴに変換する。

次に、図１１を参照して、電子ペーパ制御回路２７の電気的構成について詳細に説明する。上記電子ペーパ制御回路２７は、同図に示すように、ドライバ制御信号生成回路３０と、フレームカウンタ３１と、選択信号生成回路３２と、ＬＵＴ生成回路３３とから構成されている。上記ドライバ制御信号生成回路３０は、ＣＰＵ２１から画面更新命令ＣＯＭを受けると、電子ペーパ部１４のゲートドライバ１７とデータドライバ１８とにドライバ制御信号ＣＴＬを出力すると共に、クロック毎（画素毎）に階調データの読み出し要求信号ＲＥＱをデータ読み出し回路２８に出力する。上記フレームカウンタ３１は、ＣＰＵ２１から画面更新命令ＣＯＭを受けて、フレームをカウントし始め、画面更新に必要なフレーム数分、フレームのカウントアップを行うと共に、選択信号生成回路３２とＬＵＴ生成回路３３とに対して、現在が何フレーム目の駆動処理であるかを示すフレーム番号ＮＵＢを出力する。

選択信号生成回路３２は、フレーム番号ＮＵＢが入力される度に、フレーム番号ＮＵＢと基準フレーム番号とを比較し、フレーム番号ＮＵＢが基準フレーム番号に満たないときは（表２）、上位ビット選択（Ｕ）を指示する選択信号ＳＥＬをデータ読み出し回路２８に出力する一方、フレーム番号ＮＵＢが基準フレーム番号に到達したとき、あるいは、基準フレーム番号を超えたときは（表２）、下位ビット選択（Ｄ）を指示する選択信号ＳＥＬをデータ読み出し回路２８に出力する。上記ＬＵＴ生成回路３は、前の画像と更新画像とから表示部（電子ペーパ）１６に印加すべき電圧を示すドライバデータＤＡＴを決定するためのマトリクス要素からなるＬＵＴ（例えば、図６参照）が、フレーム毎に記述されたＬＵＴ群データＷＦnを記憶している。そして、フレーム番号ＮＵＢを受けて、現フレームの駆動処理に応じたＬＵＴデータＬｕｔをＬＵＴ変換回路２９に出力する。なお、フレーム毎のＬＵＴデータＬｕｔは、この実施形態による上述のＬＵＴ生成方法を実施して得られ、ＬＵＴデータＬｕｔを用いて更新画像の階調毎の駆動電圧波形が実現される。

回路の動作
次に、図１２及び図１３を参照して、上記構成の電子ペーパコントローラ１９の回路動作について説明する。図１２は、電子ペーパコントローラ（図７）が実行する画像更新動作の流れを概略示すフローチャート、また、図１３は、同電子ペーパコントローラ（図８）が実行する画像更新動作の流れを詳細に示すフローチャートである。
電子ペーパコントローラ１９の動作は、更新画面の階調データをグラフィックメモリ２０に格納する画像格納動作とグラフィックメモリ２０に格納した画像データを読み出して画像表示を行う画像更新動作とに分けられる。画像格納動作では、電子ペーパコントローラ（図７）１９は、例えば、記憶装置２３又は（データ送受信部２４を介して）外部から入力された更新画面の４ビットの階調データＮ[3:0]群をグラフィックメモリ２０に格納する。

電子ペーパコントローラ１９は、待ち受け状態（図１０のステップＳ１）で、ＣＰＵ２１からの画面更新命令ＣＯＭを受けると、ステップＳ２へ進み、画像更新動作を開始する。電子ペーパコントローラ１９は、ステップＳ２において、フレーム毎に、ＬＵＴデータＬｕｔを更新し、かつ、選択階調データＣＮＤが更新画面の階調データの上位ビットであるか下位ビットであるかを決定する。次に、電子ペーパコントローラ１９は、グラフィックメモリ２０から更新画面の階調データＮ[3:0]と前の画面の階調データＣ[3:0]とを読み出す(ステップＳ３)。

次に、電子ペーパコントローラ１９は、ステップＳ２の選択決定に従って、読み出された階調データＮ[3:0]，Ｃ[3:0]から、上位ビット又は下位ビットの更新画面の階調データと、前の画面の階調データ（この例では、４ビットのまま）とから構成される選択階調データＣＮＤを作成する(ステップＳ４)。
次に、ステップＳ２で設定したＬＵＴ（例えば、図６）を参照して、選択階調データＣＮＤをドライバデータＤＡＴに変換する（ステップＳ５）。次に、ドライバデータＤＡＴをデータドライバ１８に出力する（ステップＳ６）。

この後、ステップＳ７において、電子ペーパコントローラ１９は、当該フレームの表示処理が終了したか否かを判断し、判断の結果が否のときは、ステップＳ３に戻って、グラフィックメモリ２０からの更新画面を構成する次の画素の階調データＮ[3:0]と前の画面の階調データＣ[3:0]とを読み出して、上記動作処理を繰り返す。一方、ステップＳ７の判断の結果、当該フレームの表示処理が終了したときは、電子ペーパコントローラ１９は、ステップＳ８へ進み、画面更新処理が終了したか否かを判断する。ステップＳ８での判断の結果が否のときは、電子ペーパコントローラ１９は、ステップＳ２に戻って、ＬＵＴデータＬｕｔを更新し、かつ、次のフレームについて、選択階調データが更新画面の階調データの上位ビットであるか下位ビットであるかを決定する（以下、上記した処理を繰り返す）。一方、ステップＳ８での判断の結果、画面更新処理が終了したときは、当該一連の動作を終了する。

次に、図１３を参照して、電子ペーパコントローラ（図８）の画像更新動作について詳細に説明する。
電子ペーパコントローラ１９は、待ち受け状態 (図１３のステップＰ１)で、電子ペーパ制御回路２７が画面更新命令ＣＯＭを受信すると、画像更新動作を開始する。電子ペーパ制御回路２７はフレームカウンタ３１を更新し(ステップＰ２)、さらに、ＬＵＴデータＬｕｔをＬＵＴ変換回路２９に送信し(ステップＰ３)、ＬＵＴ変換回路２９は電子ペーパ制御回路２７からＬＵＴデータＬｕｔを受信する（ステップＰ４）。

さらに、電子ペーパ制御回路２７は、が更新画面の階調データの上位ビットであるか下位ビットであるかを決定するための選択信号ＳＥＬをデータ読み出し回路２８に送信し(ステップＰ５)、データ読み出し回路２８は、電子ペーパ制御回路２７から選択信号ＳＥＬを受信する(ステップＰ６)。以上で、フレーム更新時の設定動作が終了し、これより、画素の階調データの変換処理及びデータドライバ１８へのデータ出力が開始される。

まず、電子ペーパ制御回路２７が階調データの読み出しを要求する読み出し要求信号ＲＥＱをデータ読み出し回路２８に送信し(ステップＰ７)、データ読み出し回路２８が読み出し信号ＲＥＱを受信する(ステップＰ８)。データ読み出し回路２８は、読み出し要求信号ＲＥＱを受けると、グラフィックメモリ２０にアクセスして前の画面及び更新画面の階調データを読み出す(ステップＰ９)。

データ読み出し回路２８は、グラフィックメモリ２０から前の画面及び更新画面の階調データを取得すると、ステップＰ６で受信した選択信号ＳＥＬに従って、上位ビット又は下位ビットの更新画面の階調データ及び前の画面の階調データ（この例では、４ビットのまま）から構成される選択階調データＣＮＤを作成する(ステップＰ１０)。データ読み出し回路２８は、作成した選択階調データＣＮＤをＬＵＴ変換回路に送信する(ステップＰ１１)。ＬＵＴ変換回路２９は、データ読み出し回路２８から選択階調データを受信すると(ステップＰ１２)、ステップＰ４で受信したＬＵＴデータＬｕｔに従って、選択階調データＣＮＤをドライバデータＤＡＴに変換する(ステップＰ１３)。
次に、ＬＵＴ変換回路２９がドライバデータＤＡＴをデータドライバ１８に出力すると共に、これに同期して、電子ペーパ制御回路２７がドライバ制御信号ＣＴＬをゲートドライバ１７とデータドライバ１８とに出力する(ステップＰ１４)。

この後、ステップＰ１５において、電子ペーパ制御回路２７は、当該フレームの表示処理が終了したか否かを判断し、判断の結果が否のときは、ステップＰ７に戻って、グラフィックメモリ２０からの更新画面を構成する次の画素の階調データＮ[3:0]と前の画面の階調データＣ[3:0]とを読み出して、上記動作処理を繰り返す。一方、ステップＰ１５での判断の結果、当該フレームの表示処理が終了したときは、電子ペーパ制御回路２７は、ステップＰ１６へ進み、画面更新処理が終了したか否かを判断する。

ステップＰ１６では、フレーム番号ＮＵＢがフレーム更新数（上述のＬＵＴ生成・変換方法の例では、９１フレーム）を超えたか否かが判断され(ステップＰ１６)、判断の結果、超えているときは、当該画像更新処理を終了し、一方、超えていないときは、電子ペーパ制御回路２７は、ステップＰ２に戻って、フレームのカウントアップを行った後、上述の動作を繰り返す。

次に、選択階調データＣＮＤからドライバデータＤＡＴへの変換方法について具体的に説明する。ここで、図２乃至図５の駆動電圧波形を実現すべき回路動作を考え、表２に示すＬＵＴ群データＷＦｎ（ｎ＝１〜９１）が用いられるとする。簡単のために、前の画面は黒べた表示［００００］がされており、更新画面は中間調６階調［０１１０］が表示されるとし、７０フレーム目（上位ビット表示期間）での動作を考える。
今の例では、前の画面の階調データはＣ[3:0]＝［００００］に、更新画面の階調データはＮ[3:0]＝［０１１０］になっている。７０フレーム目は、上位ビット表示期間中であるため、電子ペーパ制御回路２７からデータ読み出し回路２８に入力された選択信号ＳＥＬは上位ビット選択（Ｕ）を指示しているので（表２）、上位ビット用に切り出された選択階調データＣＮＤが作成される。

すなわち、選択階調データＣＮＤはＣ[3:0]Ｎ[3:2]＝［００００＿０１］となる。
そして、ＬＵＴ変換回路２９のＬＵＴ用のレジスタには、電子ペーパ制御回路２７からＬＵＴデータＬｕｔとして供給された７０（番目）フレームのＬＵＴが格納されている。この例では、前の画面の階調データＣ[3:0]を参照しないため、ＬＵＴは４行１列のデータであり、ＷＦ７０（００）＝［１０］，ＷＦ７０（０１）＝［１０］，ＷＦ７０（１０）＝［００］，ＷＦ７０（１１）＝［００］である。
ここで、Ｎ[3:2]＝［０１］であるから、ＬＵＴ変換により、ＷＦ７０（Ｎ[3:2]）＝ＷＦ７０（０１）＝［１０］（＝＋１５Ｖ）がドライバデータＤＡＴとして出力されることになる。

次に、８５（番目）フレームでの動作を考える。８５（番目）フレームは下位ビット表示期間中であるため、電子ペーパ制御回路２７からデータ読み出し回路２８に入力された選択信号ＳＥＬは下位ビット選択（Ｄ）を指示しているので（表２）、下位ビット用に切り出された選択階調データＣＮＤが作成される。すなわち、選択階調データはＣ[3:0]Ｎ[1:0]＝［００００＿１０］となる。そして、ＬＵＴ変換回路２９のＬＵＴ用のレジスタには、電子ペーパ制御回路２７からＬＵＴデータＬｕｔとして供給された８５（番目）フレームのＬＵＴが格納されている。この例では、前の画面データＣ[3:0]を参照しないため、ＬＵＴは４行１列のデータであり、ＷＦ８５（００）＝［１０］，ＷＦ８５（０１）＝［１０］，ＷＦ８５（１０）＝［１０］，ＷＦ８５（１１）＝［００］である。ここで、Ｎ[1:0]＝［１０］であるから、ＬＵＴ変換により、ＷＦ８５（Ｎ[1:0]）＝ＷＦ８５（１０）＝［１０］（＝＋１５Ｖ）がドライバデータＤＡＴとして出力されることになる。

この実施形態の駆動方法によれば、上位ビット表示期間で４階調程度の粗い階調の表示がされた後に、次の下位ビット表示期間で段々と階調の細やかな画像が表示されるので、画面の切替えの際でも、違和感の少ない画像表示を実現できる。
また、従来の駆動方法では、例えば、４ビット＝１６階調の入力画像データ、更新時駆動するフレーム数＝９１に対して、１６ｘ１ｘ９１＝１４５６個のマトリクスデータを用意する必要があるが、この実施形態は、４ｘ１のＬＵＴデータで構成されるので、４ｘ１ｘ９１＝３６４個のマトリクスデータを用意するだけで良く、それゆえ、マトリクスデータの削減化を図ることができる。この結果、適切な画像を得るためのＬＵＴ調整が簡単容易となり、ひいては、画像の表示品質の向上を図ることができる。

実施形態２

次に、この発明の第２の実施形態である電子ペーパ表示装置及びその駆動方法について説明する。
図１４は、この発明の第２の実施形態である電子ペーパ表示装置を構成する電子ペーパコントローラの電気的構成を示すブロック図である。
この電子ペーパコントローラ１９Ａは、図１４に示すように、データ書き込み回路２５と、表示電源回路２６と、電子ペーパ制御回路２７Ａと、データ読み出し回路２８と、ＬＵＴ変換回路２９と、クロック生成回路３４とから構成されている。
この第２の実施形態では、上位ビット表示期間のフレーム周波数と下位ビット表示期間のフレーム周波数とを変更するクロック生成回路３４が設けられている点で、上述の第１の実施形態と著しく相違している。なお、図１４において、第１の実施形態（図８）の構成部分と同一の各部については、同一の符号を付して、その説明を省略又は簡略化する。

例えば、実施の形態１で説明した駆動電圧波形と同等のものを得るために、リセット期間と上位ビット表示期間のフレーム周波数を１５Ｈｚ，下位ビット表示期間のフレーム周波数を３０Ｈｚとすれば、リセット期間のフレーム数は１５個、上位ビット表示期間は６個、下位ビット表示期間は３個、０Ｖフレームの１個を追加して、１５＋６＋３＋１＝２５個まで削減可能である。

上記構成において、例えば、第１の実施形態１で述べたと同様の駆動電圧波形を得るために、リセット期間と上位ビット表示期間のフレーム周波数を１５Ｈｚ，下位ビット表示期間のフレーム周波数を３０Ｈｚに設定すれば、リセット期間のフレーム数は１５個、上位ビット表示期間のフレーム数は６個、下位ビット表示期間のフレーム数は３個、０Ｖフレーム１個を追加して、ＬＵＴデータを２５個（＝１５＋６＋３＋１）まで削減できる。このため、ＬＵＴデータ数も駆動に必要なフレーム数に対応して削減できるので、ＬＵＴ調整がさらに容易になり、画質の向上を図ることができる。加えて、フレーム周波数が低くなるので消費電力の削減化を図ることができる。

実施形態３

次に、この発明の第３の実施形態である電子ペーパ表示装置及びその駆動方法について説明する。
駆動方法
図１５乃至図１８は、この発明の第３の実施形態である電子ペーパ表示装置の駆動方法の説明に供される図で、入力階調データの階調毎に、画素電極に印加される駆動電圧波形を示す波形図である。
この実施形態の駆動方法は、複数フレームにわたって駆動することで所定の画像を更新する駆動方法に係り、複数のフレームにわたる駆動期間を、駆動画素データの上位ビットを参照して粗く階調を出す上位ビット表示期間と、下位ビットを参照してさらに細かく階調を出す下位ビット表示期間とに分け、順次更新駆動することにより、多階調画像表示を実現している点で、上述の第１の実施形態（図１）と共通する。

しかしながら、この実施形態では、応答性の良い電気泳動素子を備え、上位ビット表示期間ではデータドライバの基準電圧を高く設定することで高速更新駆動を行う一方、下位ビット表示期間ではデータドライバの基準電圧を低く設定することで低速更新駆動を行う点で、上述の第１の実施形態と大きく相異している。この実施形態で用いられる電気泳動素子は、例えば、白表示から黒表示へ更新する際の応答速度が１５Ｖ駆動で１２５ｍｓ、８Ｖ駆動で５００ｍｓの特性を有している。

つまり、この実施形態では、下位ビット表示期間の基準電圧＋Ｖｄ，０，−Ｖｄを上位ビット表示期間の基準電圧＋Ｖｕ，０，−Ｖｕよりも低く設定して（例えば、Ｖｄ＝８Ｖ、Ｖｕ＝１５Ｖ）、下位ビット表示期間のみ電気泳動素子の応答速度を遅くすることで、フレーム周波数を上げることなく、きめ細やかな階調制御を実現する。
この実施形態によれば、下位ビット表示期間のみ、電気泳動素子の応答速度を遅くするだけであり、黒白リセット期間及び上位ビット表示期間では、電気泳動素子の応答速度は速いので、画面の更新時間は、全体として、第１の実施形態のそれよりも短縮することができる。

まず、更新画像として、上位ビット表示期間で４階調（粗階調）を表示し、下位ビット表示期間で、それぞれの粗階調をさらに４階調（微階調）に分けて、１６階調のグラデーション画像を表示する例について説明する。なお、この説明では、前の画面に関係なく、黒白リセット画面を表示することで、前の画面の履歴を消去するリセット駆動方式で説明する。

最初に、前の画像の痕跡を消すために画面の黒白リセット処理を行う。この黒白リセット処理では、まず、＋１５Ｖの電圧を電気泳動表示素子の応答速度相当時間（１２５ｍｓ）の間、印加し続けて黒を表示する（図１５乃至図１８）。この実施形態の装置では、フレーム周波数が６０Ｈｚに設定されているとすれば、７．５フレーム（＝０．１２５秒ｘ６０Ｈｚ）にわたって、＋１５Ｖの電圧を電気泳動表示素子に印加し続けると、黒が表示される。これに続いて、−１５Ｖの電圧を７．５フレーム分印加し続けて、画面を黒表示から白表示に変える（図１５乃至図１８）。ここで、フレーム数に端数があるので、黒表示及び白表示のいずれも、８フレームとする。黒及び白は輝度が飽和するので、０．５フレーム程度余分に電圧をかけても白輝度はほとんど変化しないので、支障はない。

次に、上位ビット表示期間（粗階調表示期間）と下位ビット表示期間（微階調表示期間）とに分けて多階調表示を行う。まず、粗階調表示として、グラデーション画像の各画素の階調データ（入力階調データ）を元に、上位ビット表示期間中に、０−３階調の範囲の階調データが入力されると、対応する画素を一律に３階調に、４−７階調の範囲の階調データが入力されると、対応する画素を一律に７階調に、８−１１階調の範囲の階調データが入力されると、対応する画素を一律に１１階調に、また、１２−１５階調の範囲の階調データが入力されると、対応する画素を一律に１５階調に表示させる（表３参照）。

このような粗階調の表示は、上位ビット表示期間として６フレームを確保することで実現できる。何故なら、６フレームで白（１５階調）→黒（０階調）に階調変化するので、白（１５階調）→３階調への階調変化（粗階調の際の最大階調変化）に要するフレーム数は、（１５−３）／（１５−０）ｘ７．５＝６だからである。

第１の実施形態では、上記したように、粗階調表示のために、２４フレームの上位ビット表示期間を必要としたが、この第３の実施形態では、上位ビット表示期間として、その１／４の６フレームを確保すれば充分である。これは、応答性の点で、第３の実施形態の電気泳動素子（１５Ｖ駆動で１２５ｍｓ）が、第１の実施形態のそれ１５Ｖ駆動で５００ｍｓ）よりも４倍程度優っていることによる（表１、表３）。

具体的には、１２−１５階調の階調データに対応する画素電極には、６フレーム分、０Ｖを印加する（図１５、表３）。この結果、該当する画素では、上位ビット表示期間中、白（１５階調）のままである。次に、８−１１階調の階調データに対応する画素電極には、２フレーム分＋１５Ｖを印加し、残りの４フレーム分０Ｖを印加する（図１６、表３）。これにより、該当する画素では、１１階調の輝度となる。同様に４−７階調の階調データに対応する画素電極には、４フレーム分＋１５Ｖを印加し、残りの２フレーム分０Ｖを印加する（図１７、表３）。これにより、該当する画素では、７階調の輝度となる。

そして、０−３階調の階調データに対応する画素電極には、６フレーム分＋１５Ｖを印加する（図１８、表３）。これにより、該当する画素では、３階調の輝度となる。このようにして、画像は、０−３階調の入力階調データによって３階調が、４−７階調の入力階調データによって７階調が、８−１１階調の入力階調データによって１１階調が、１２−１５階調の入力階調データによって１５階調が表示される。

次に続く下位ビット表示期間では、（1）３階調（粗階調）→０階調、１階調、２階調、３階調への微階調分離（きめ細やかな階調分離）、(２)７階調（粗階調）→４階調、５階調、６階調、７階調への微階調分離、(３)１１階調（粗階調）→８階調、９階調、１０階調、１１階調への微階調分離、(４)１５階調（粗階調）→１２階調、１３階調、１４階調、１５階調への微階調分離を実行する。

このとき、データドライバの基準電圧を８Ｖに下げて、電気泳動素子の応答速度を５００ｍｓに落とす。この結果、電気泳動素子の応答速度が、第１の実施形態のそれと同じになるため、各階調分離のために要する画素電極への電圧印加時間（フレーム数）は、上記した第１の実施形態（表１）と同様になる。それゆえ、下位ビット表示期間は、第１の実施形態のそれと同様に、６ビットである。

表３を参照すれば、入力階調データの階調間で、上位ビットが同一の階調同士では、上位ビット表示期間に画素電極に印加される駆動電圧波形は同一であり、下位ビットが同一の階調同士では、下位ビット表示期間に画素電極に印加される駆動電圧波形は同一であることが判る。それゆえ、入力画素データの階調の上位ビット又は下位ビットをフレーム毎に選択して、この選択結果に基づいて、駆動電圧を定めるＬＵＴ(Look Up Table)を用意すれば（表４）、図１５乃至図１８の駆動電圧波形を実現できる。

図１５乃至図１８に示す駆動電圧波形及び表３から明らかなように、この実施形態では、黒白リセット期間に１６フレームを要し、上位ビット表示期間に６フレームを要し、下位ビット表示期間として６フレームを要するので、これらの期間の総和である画像更新期間は、２８フレーム（＝０．４７秒）となる。これは、第１の実施形態の画像更新期間（１．５秒）の１／３である。それゆえ、第３の実施形態によれば、第１の実施形態と較べて画像更新期間を短縮できる。

ＬＵＴ生成・変換方法
表４には、第３の実施形態で用いられる駆動電圧波形に対応するＬＵＴ群ＷＦｎが示されている。第３の実施形態においても、ＬＵＴ生成・変換方法は、上記した第１の実施形態と同様であるので、その説明を省略する。

回路構成
図１９は、この発明の第３の実施形態である電子ペーパ表示装置を構成する電子ペーパコントローラの電気的構成を示すブロック図である。
この電子ペーパコントローラ１９Ｂは、表４に示されるＬＵＴ群データＷＦｎを用いて、図１５乃至図１８の駆動電圧波形を実現するための回路構成を有し、具体的には、図１９に示すように、データ書き込み回路２５と、電子ペーパ制御回路２７Ｂと、データ読み出し回路２８と、ＬＵＴ変換回路２９と、ドライバ電圧選択回路３５とから構成されている。ここで、電子ペーパ表示装置の全体構成は、第１の実施形態（図７）のそれと略同様であるので、必要に応じて、図７の構成各部を参照して説明する。なお、図１９において、第１の実施形態（図８）の構成部分と同一の各部については、同一の符号を付して、その説明を省略又は簡略化する。

電子ペーパ制御回路２７Ｂは、ＣＰＵからの画面更新命令ＣＯＭを受けると、制御信号ＣＴＬと、選択信号ＳＥＬと、階調データの読み出し要求信号ＲＥＱと、ＬＵＴデータＬｕｔとを生成して出力する。上記制御信号ＣＴＬは、クロックclk、水平同期信号Ｈsync、及び垂直同期信号Ｖsyncからなり、電子ペーパ部１４（図７）のゲートドライバ１７とデータドライバ１８とに入力される。

また、上記選択信号ＳＥＬは、フレーム毎に、階調データのうち、上位ビットと下位ビットのいずれを選択するかを示す信号で、フレーム毎にデータ読み出し回路２８とドライバ電圧選択回路３５とに入力される。また、階調データの読み出し要求信号ＲＥＱは、クロック毎（画素毎）に生成されてデータ読み出し回路２８に入力される。上記ＬＵＴデータＬｕｔは、電子ペーパ部１４（図７）の表示部１６に印加すべき電圧値を表わすドライバデータＤＡＴを決定するためのフレーム毎のＬＵＴで、この実施形態のＬＵＴ生成方法により実現され、フレーム毎にＬＵＴ変換回路２９に供給される。

ドライバ電圧選択回路３５は、フレーム毎に受信する選択信号ＳＥＬに従って、フレーム毎にデータドライバ（図７）１８に印加すべき基準電圧ＲＶを選択決定する。例えば、選択信号ＳＥＬが上位ビットを選択指定しているときは、上位ビット表示期間であるので、Ｖｕ＝＋１５Ｖ，０Ｖ，−１５Ｖを基準電圧ＲＶと決定してデータドライバ１８に供給する一方、選択信号ＳＥＬが下位ビットを選択指定しているときは、下位ビット表示期間であるので、＋８Ｖ，０Ｖ，−８Ｖを基準電圧ＲＶと決定してデータドライバ１８に供給する。ここで、選択信号ＳＥＬは、リセット期間中も、上位ビットを選択指定するように設定されているので、ドライバ電圧選択回路３５は、リセット期間中も、Ｖｕ＝＋１５Ｖ，０Ｖ，−１５Ｖを基準電圧ＲＶと決定してデータドライバ１８に供給する。なお、リセット信号に代えて、別途、リセット期間である旨の信号を送出しても良い。

回路の動作
次に、図１９及び図２０を参照して、上記構成の電子ペーパコントローラ１９Ｂの回路動作について説明する。図２０は、電子ペーパコントローラ（図１９）が実行する画像更新動作の流れを概略示すフローチャートである。
電子ペーパコントローラ１９Ｂの動作は、更新画面の階調データをグラフィックメモリ２０に格納する画像格納動作とグラフィックメモリ２０に格納した画像データを読み出して画像表示を行う画像更新動作とに分けられる。画像格納動作では、電子ペーパコントローラ１９Ｂは、例えば、記憶装置２３又は（データ送受信部２４を介して）外部から入力された更新画面の４ビットの階調データＮ[3:0]群をグラフィックメモリ２０に格納する。

電子ペーパコントローラ１９Ｂは、待ち受け状態（図２０のステップＱ１）で、ＣＰＵ２１（図７）からの画面更新命令ＣＯＭを受けると、ステップＱ２へ進み、画像更新動作を開始する。電子ペーパコントローラ１９Ｂは、ステップＱ２において、フレーム毎に、ＬＵＴデータＬｕｔを更新し、かつ、選択階調データＣＮＤが更新画面の階調データの上位ビットであるか下位ビットであるかを決定する。
次に、電子ペーパコントローラ１９Ｂは、フレーム毎に、データドライバ１８の基準電圧ＲＶを上位ビット用の基準電圧にするか、下位ビット用の基準電圧にするかを決定して出力する(ステップＱ３)。具体的には、電子ペーパ制御回路１９Ｂが送信した選択信号を、ドライバ電圧選択回路３５が受信して、選択信号ＳＥＬに従って、データドライバ１８の基準電圧ＲＶを決定して出力する。

次に、電子ペーパコントローラ１９Ｂは、グラフィックメモリ２０から更新画面の階調データＮ[3:0]と前の画面の階調データＣ[3:0]とを読み出す(ステップＱ４)。
次に、電子ペーパコントローラ１９Ｂは、ステップＱ２の選択決定に従って、読み出された階調データＮ[3:0]，Ｃ[3:0]から、上位ビット又は下位ビットの更新画面の階調データと、前の画面の階調データ（この例では、４ビットのまま）とから構成される選択階調データＣＮＤを作成する(ステップＱ５)。
次に、ステップＱ２で設定したＬＵＴを参照して、選択階調データＣＮＤをドライバデータＤＡＴに変換する（ステップＱ６）。次に、ドライバデータＤＡＴをデータドライバ１８に出力する（ステップＱ７）。

この後、ステップＱ８において、電子ペーパコントローラ１９Ｂは、当該フレームの表示処理が終了したか否かを判断し、判断の結果が否のときは、ステップＱ４に戻って、グラフィックメモリ２０からの更新画面を構成する次の画素の階調データＮ[3:0]と前の画面の階調データＣ[3:0]とを読み出して、上記動作処理を繰り返す。一方、ステップＱ８の判断の結果、当該フレームの表示処理が終了したときは、電子ペーパコントローラ１９Ｂは、ステップＱ９へ進み、画面更新処理が終了したか否かを判断する。ステップＱ９での判断の結果が否のときは、電子ペーパコントローラ１９Ｂは、ステップＱ２に戻って、ＬＵＴデータＬｕｔを更新し、かつ、次のフレームについて、選択階調データが更新画面の階調データの上位ビットであるか下位ビットであるかを決定する（以下、上記した処理を繰り返す）。一方、ステップＱ９での判断の結果、画面更新処理が終了したときは、当該一連の動作を終了する。

このように、この第３の実施形態によっても、上述の第１の実施形態で述べたと同様の効果を得ることができる。
加えて、この第３の実施形態によれば、応答性の良い電気泳動素子を備え、かつ、下位ビット表示期間の基準電圧＋Ｖｄ，０，−Ｖｄを上位ビット表示期間の基準電圧＋Ｖｕ，０，−Ｖｕよりも低く設定して（例えば、Ｖｄ＝８Ｖ、Ｖｕ＝１５Ｖ）、下位ビット表示期間のみ電気泳動素子の応答速度を遅くする設定としたので、フレーム周波数を上げることなく、きめ細やかな階調制御を実現できる。

にもかかわらず、この実施形態では、下位ビット表示期間のみ、電気泳動素子の応答速度を遅くするだけであり、黒白リセット期間及び上位ビット表示期間では、電気泳動素子の応答速度は速いので、画面の更新時間は、全体として、第１の実施形態のそれよりも短縮することができる。
また、フレーム周波数の上昇に頼らずに、画面更新速度の高速化を実現できるので、消費電力の増大を回避でき、データドライバやＴＦＴへの信号の書き込み不足等の問題も生じず、それゆえ、高精細パネルにも対応できる。

なお、第３の実施形態では、データドライバの基準電圧をフレーム毎に変更することで、上位ビット表示期間でのデータドライバの出力電圧と、下位表示期間でのデータドライバの出力電圧を変更するようにしている。しかしながら、これに限定するものではなく、例えば、データドライバを５値ドライバとし、ドライバデータが”０００”＝０Ｖ， “００１”＝−Ｖｕ，“０１０”＝Ｖｕ，“１０１”＝−Ｖｄ，“１１０”＝Ｖｄとして、上位ビット表示期間と下位ビット表示期間のＬＵＴ構成を変更することでも、上記したと同様の駆動電圧波形を実現できる。この場合の回路構成や回路動作は、上述の第１の実施形態１と同様になる。

以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られたものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、この発明は、リセット駆動方式のみならず、前画面参照駆動方式にも適用でき、リセット駆動方式と前画面参照駆動方式との複合方式にも適用できる。また、メモリ素子は、電気泳動素子に限定するものではなく、例えば、電気粉流体素子、及びコレステリック液晶等をメモリ素子として用いることができる。

電子書籍、電子新聞等の電子ペーパ表示装置に広く適用できる。

１４ 電子ペーパ部（表示部）
１５ 電子ペーパモジュール基板（駆動制御装置）
１６ 表示部（メモリ性を有する表示素子、電気泳動表示素子）
１８ データドライバ（駆動手段）
１９ 電子ペーパコントローラ（制御手段、駆動制御装置）
２７ 電子ペーパ制御回路（制御手段）
２９ ＬＵＴ変換回路（ルックアップテーブル）
３３ ＬＵＴ生成回路（ルックアップテーブル）
ＤＡＴ ドライバデータ

Claims (23)

1. メモリ性を有する表示素子からなる表示部と、該表示部を所定の出力電圧で駆動する駆動手段と、該駆動手段を制御する制御手段とを備え、画面更新の際には、更新画面の入力階調データに基づいて、複数のフレームにわたって駆動することで、前記表示部の画面を更新する画像表示装置であって、
   前記制御手段は、
   前記複数のフレームにわたる更新期間内の第１の表示期間では、前記駆動手段に、前記更新画面の階調データの上位ビットで特定される前記出力電圧で、前記更新画面を粗階調で駆動表示させ、この後、
   前記第１の表示期間に続く前記更新期間内の第２の表示期間では、前記駆動手段に、前記更新画面の階調データの下位ビットで特定される前記出力電圧で、前記更新画面を微階調で駆動表示させると共に、
   前記第２の表示期間では、前記第１の表示期間でのフレーム周波数に較べて、高周波のフレーム周波数で前記駆動手段を動作させる構成になされていることを特徴とするメモリ性を有する画像表示装置。
2. メモリ性を有する表示素子からなる表示部と、該表示部を所定の出力電圧で駆動する駆動手段と、該駆動手段を制御する制御手段とを備え、画面更新の際には、更新画面の入力階調データに基づいて、複数のフレームにわたって駆動することで、前記表示部の画面を更新する画像表示装置であって、
   前記制御手段は、
   前記複数のフレームにわたる更新期間内の第１の表示期間では、前記駆動手段に、前記更新画面の階調データの上位ビットで特定される前記出力電圧で、前記更新画面を粗階調で駆動表示させ、この後、
   前記第１の表示期間に続く前記更新期間内の第２の表示期間では、前記駆動手段に、前記更新画面の階調データの下位ビットで特定される前記出力電圧で、前記更新画面を微階調で駆動表示させると共に、
   フレーム毎に、前記駆動手段の出力電圧を定める駆動データを計算するための所定の変換係数群である、フレーム毎に定められたルックアップテーブルを備え、該ルックアップテーブルを参照して、フレーム毎の前記出力電圧が決定される構成になされていることを特徴とするメモリ性を有する画像表示装置。
3. メモリ性を有する表示素子からなる表示部と、該表示部を所定の出力電圧で駆動する駆動手段と、該駆動手段を制御する制御手段とを備え、画面更新の際には、更新画面の入力階調データに基づいて、複数のフレームにわたって駆動することで、前記表示部の画面を更新する画像表示装置であって、
   前記制御手段は、
   前記複数のフレームにわたる更新期間内の第１の表示期間では、前記駆動手段に、前記更新画面の階調データの上位ビットで特定される前記出力電圧で、前記更新画面を粗階調で駆動表示させ、この後、
   前記第１の表示期間に続く前記更新期間内の第２の表示期間では、前記駆動手段に、前記更新画面の階調データの下位ビットで特定される前記出力電圧で、前記更新画面を微階調で駆動表示させると共に、
   フレーム毎に、前の画面の階調データと、更新画面の階調データとから、前記駆動手段の出力電圧を定める駆動データを計算するための所定の変換係数群である、フレーム毎に定められたルックアップテーブルを備え、該ルックアップテーブルを参照して、フレーム毎の前記出力電圧が決定される構成になされていることを特徴とするメモリ性を有する画像表示装置。
4. メモリ性を有する表示素子からなる表示部と、該表示部を所定の出力電圧で駆動する駆動手段と、該駆動手段を制御する制御手段とを備え、画面更新の際には、更新画面の入力階調データに基づいて、複数のフレームにわたって駆動することで、前記表示部の画面を更新する画像表示装置であって、
   前記制御手段は、
   前記複数のフレームにわたる更新期間内の第１の表示期間では、前記駆動手段に、前記更新画面の階調データの上位ビットで、かつ、フレーム毎に特定される前記出力電圧で、前記更新画面を粗階調で駆動表示させ、この後、
   前記第１の表示期間に続く前記更新期間内の第２の表示期間では、前記駆動手段に、前記更新画面の階調データの下位ビットで、かつ、フレーム毎に特定される前記出力電圧で、前記更新画面を微階調で駆動表示させると共に、
   前記第２の表示期間では、前記第１の表示期間でのフレーム周波数に較べて、高周波のフレーム周波数で前記駆動手段を動作させる構成になされていることを特徴とするメモリ性を有する画像表示装置。
5. メモリ性を有する表示素子からなる表示部と、該表示部を所定の出力電圧で駆動する駆動手段と、該駆動手段を制御する制御手段とを備え、画面更新の際には、更新画面の入力階調データに基づいて、複数のフレームにわたって駆動することで、前記表示部の画面を更新する画像表示装置であって、
   前記制御手段は、
   前記複数のフレームにわたる更新期間内の第１の表示期間では、前記駆動手段に、前記更新画面の階調データの上位ビットで、かつ、フレーム毎に特定される前記出力電圧で、前記更新画面を粗階調で駆動表示させ、この後、
   前記第１の表示期間に続く前記更新期間内の第２の表示期間では、前記駆動手段に、前記更新画面の階調データの下位ビットで、かつ、フレーム毎に特定される前記出力電圧で、前記更新画面を微階調で駆動表示させると共に、
   フレーム毎に、前記駆動手段の出力電圧を定める駆動データを計算するための所定の変換係数群である、フレーム毎に定められたルックアップテーブルを備え、該ルックアップテーブルを参照して、フレーム毎の前記出力電圧が決定される構成になされていることを特徴とするメモリ性を有する画像表示装置。
6. メモリ性を有する表示素子からなる表示部と、該表示部を所定の出力電圧で駆動する駆動手段と、該駆動手段を制御する制御手段とを備え、画面更新の際には、更新画面の入力階調データに基づいて、複数のフレームにわたって駆動することで、前記表示部の画面を更新する画像表示装置であって、
   前記制御手段は、
   前記複数のフレームにわたる更新期間内の第１の表示期間では、前記駆動手段に、前記更新画面の階調データの上位ビットで、かつ、フレーム毎に特定される前記出力電圧で、前記更新画面を粗階調で駆動表示させ、この後、
   前記第１の表示期間に続く前記更新期間内の第２の表示期間では、前記駆動手段に、前記更新画面の階調データの下位ビットで、かつ、フレーム毎に特定される前記出力電圧で、前記更新画面を微階調で駆動表示させると共に、
   フレーム毎に、前の画面の階調データと、更新画面の階調データとから、前記駆動手段の出力電圧を定める駆動データを計算するための所定の変換係数群である、フレーム毎に定められたルックアップテーブルを備え、該ルックアップテーブルを参照して、フレーム毎の前記出力電圧が決定される構成になされていることを特徴とするメモリ性を有する画像表示装置。
7. 前記制御手段は、前記第２の表示期間では、前記第１の表示期間での出力電圧に較べて低電圧の出力電圧で前記駆動手段を動作させることで、前記第２の表示期間での前記表示素子の応答速度を前記第１の表示期間での前記表示素子の応答速度に較べて遅くすることを特徴とする請求項２、３、５又は６記載のメモリ性を有する画像表示装置。
8. 前記表示部が、メモリ性を有する電気泳動表示素子からなることを特徴とする請求項１ないし７の何れか一に記載のメモリ性を有する画像表示装置。
9. メモリ性を有する表示素子からなる表示部と、該表示部を所定の出力電圧で駆動する駆動手段と、該駆動手段を制御する制御手段とを備えてなる画像表示装置において、更新画面の入力階調データに基づいて、複数のフレームにわたって駆動することで、前記表示部の画面を更新する駆動方法であって、
   前記複数のフレームにわたる更新期間を、少なくとも、第１の表示期間と、第２の表示期間とに区分設定し、
   前記制御手段をして、
   前記第１の表示期間では、前記駆動手段に、前記更新画面の階調データの上位ビットで特定される前記出力電圧で、前記更新画面を粗階調で駆動表示させ、この後、
   前記第１の表示期間に続く前記第２の表示期間では、前記駆動手段に、前記更新画面の階調データの下位ビットで特定される前記出力電圧で、前記更新画面を微階調で駆動表示させると共に、
   前記第２の表示期間では、前記第１の表示期間でのフレーム周波数に較べて、高周波のフレーム周波数で前記駆動手段を動作させることを特徴とするメモリ性を有する画像表示装置の駆動方法。
10. メモリ性を有する表示素子からなる表示部と、該表示部を所定の出力電圧で駆動する駆動手段と、該駆動手段を制御する制御手段とを備えてなる画像表示装置において、更新画面の入力階調データに基づいて、複数のフレームにわたって駆動することで、前記表示部の画面を更新する駆動方法であって、
    前記複数のフレームにわたる更新期間を、少なくとも、第１の表示期間と、第２の表示期間とに区分設定し、
    前記制御手段をして、
    前記第１の表示期間では、前記駆動手段に、前記更新画面の階調データの上位ビットで特定される前記出力電圧で、前記更新画面を粗階調で駆動表示させ、この後、
    前記第１の表示期間に続く前記第２の表示期間では、前記駆動手段に、前記更新画面の階調データの下位ビットで特定される前記出力電圧で、前記更新画面を微階調で駆動表示させると共に、
    フレーム毎に、前記駆動手段の出力電圧を定める駆動データを計算するための所定の変換係数群である、フレーム毎に定めたルックアップテーブルを参照して、フレーム毎の前記出力電圧を決定することを特徴とするメモリ性を有する画像表示装置の駆動方法。
11. メモリ性を有する表示素子からなる表示部と、該表示部を所定の出力電圧で駆動する駆動手段と、該駆動手段を制御する制御手段とを備えてなる画像表示装置において、更新画面の入力階調データに基づいて、複数のフレームにわたって駆動することで、前記表示部の画面を更新する駆動方法であって、
    前記複数のフレームにわたる更新期間を、少なくとも、第１の表示期間と、第２の表示期間とに区分設定し、
    前記制御手段をして、
    前記第１の表示期間では、前記駆動手段に、前記更新画面の階調データの上位ビットで特定される前記出力電圧で、前記更新画面を粗階調で駆動表示させ、この後、
    前記第１の表示期間に続く前記第２の表示期間では、前記駆動手段に、前記更新画面の階調データの下位ビットで特定される前記出力電圧で、前記更新画面を微階調で駆動表示させると共に、
    フレーム毎に、前の画面の階調データと、更新画面の階調データとから、前記駆動手段の出力電圧を定める駆動データを計算するための所定の変換係数群である、フレーム毎に定めたルックアップテーブルを参照して、フレーム毎の前記出力電圧を決定することを特徴とするメモリ性を有する画像表示装置の駆動方法。
12. メモリ性を有する表示素子からなる表示部と、該表示部を所定の出力電圧で駆動する駆動手段と、該駆動手段を制御する制御手段とを備えてなる画像表示装置において、更新画面の入力階調データに基づいて、複数のフレームにわたって駆動することで、前記表示部の画面を更新する駆動方法であって、
    前記複数のフレームにわたる更新期間を、少なくとも、第１の表示期間と、第２の表示期間とに区分設定し、
    前記制御手段をして、
    前記第１の表示期間では、前記駆動手段に、前記更新画面の階調データの上位ビットで、かつ、フレーム毎に特定される前記出力電圧で、前記更新画面を粗階調で駆動表示させ、この後、
    前記第１の表示期間に続く前記第２の表示期間では、前記駆動手段に、前記更新画面の階調データの下位ビットで、かつ、フレーム毎に特定される前記出力電圧で、前記更新画面を微階調で駆動表示させると共に、
    前記第２の表示期間では、前記第１の表示期間でのフレーム周波数に較べて、高周波のフレーム周波数で前記駆動手段を動作させることを特徴とするメモリ性を有する画像表示装置の駆動方法。
13. メモリ性を有する表示素子からなる表示部と、該表示部を所定の出力電圧で駆動する駆動手段と、該駆動手段を制御する制御手段とを備えてなる画像表示装置において、更新画面の入力階調データに基づいて、複数のフレームにわたって駆動することで、前記表示部の画面を更新する駆動方法であって、
    前記複数のフレームにわたる更新期間を、少なくとも、第１の表示期間と、第２の表示期間とに区分設定し、
    前記制御手段をして、
    前記第１の表示期間では、前記駆動手段に、前記更新画面の階調データの上位ビットで、かつ、フレーム毎に特定される前記出力電圧で、前記更新画面を粗階調で駆動表示させ、この後、
    前記第１の表示期間に続く前記第２の表示期間では、前記駆動手段に、前記更新画面の階調データの下位ビットで、かつ、フレーム毎に特定される前記出力電圧で、前記更新画面を微階調で駆動表示させると共に、
    フレーム毎に、前記駆動手段の出力電圧を定める駆動データを計算するための所定の変換係数群である、フレーム毎に定めたルックアップテーブルを参照して、フレーム毎の前記出力電圧を決定することを特徴とするメモリ性を有する画像表示装置の駆動方法。
14. メモリ性を有する表示素子からなる表示部と、該表示部を所定の出力電圧で駆動する駆動手段と、該駆動手段を制御する制御手段とを備えてなる画像表示装置において、更新画面の入力階調データに基づいて、複数のフレームにわたって駆動することで、前記表示部の画面を更新する駆動方法であって、
    前記複数のフレームにわたる更新期間を、少なくとも、第１の表示期間と、第２の表示期間とに区分設定し、
    前記制御手段をして、
    前記第１の表示期間では、前記駆動手段に、前記更新画面の階調データの上位ビットで、かつ、フレーム毎に特定される前記出力電圧で、前記更新画面を粗階調で駆動表示させ、この後、
    前記第１の表示期間に続く前記第２の表示期間では、前記駆動手段に、前記更新画面の階調データの下位ビットで、かつ、フレーム毎に特定される前記出力電圧で、前記更新画面を微階調で駆動表示させると共に、
    フレーム毎に、前の画面の階調データと、更新画面の階調データとから、前記駆動手段の出力電圧を定める駆動データを計算するための所定の変換係数群である、フレーム毎に定めたルックアップテーブルを参照して、フレーム毎の前記出力電圧を決定することを特徴とするメモリ性を有する画像表示装置の駆動方法。
15. 前記第２の表示期間では、前記第１の表示期間での出力電圧に較べて低電圧の出力電圧で前記駆動手段を動作させることで、前記第２の表示期間での前記表示素子の応答速度を前記第１の表示期間での前記表示素子の応答速度に較べて遅くすることを特徴とする請求項１０、１１、１３又は１４記載のメモリ性を有する画像表示装置の駆動方法。
16. 前記表示部が、メモリ性を有する電気泳動表示素子からなることを特徴とする請求項９ないし１５の何れか一に記載のメモリ性を有する画像表示装置の駆動方法。
17. メモリ性を有する表示素子からなる表示部と、該表示部を所定の出力電圧で駆動する駆動手段と、該駆動手段を制御する制御手段とを備えてなる画像表示装置に用いられ、前制御手段として機能する駆動制御装置であって、
    更新画面の入力階調データに基づいて、複数のフレームにわたって駆動することで、前記表示部の画面を更新する際に、
    前記複数のフレームにわたる更新期間内の第１の表示期間では、前記駆動手段に、前記更新画面の階調データの上位ビットで特定される前記出力電圧で、前記更新画面を粗階調で駆動表示させ、この後、
    前記第１の表示期間に続く前記更新期間内の第２の表示期間では、前記駆動手段に、前記更新画面の階調データの下位ビットで特定される前記出力電圧で、前記更新画面を微階調で駆動表示させると共に、
    前記第２の表示期間では、前記第１の表示期間でのフレーム周波数に較べて、高周波のフレーム周波数で前記駆動手段を動作させる構成になされていることを特徴とするメモリ性を有する画像表示装置に用いられる駆動制御装置。
18. メモリ性を有する表示素子からなる表示部と、該表示部を所定の出力電圧で駆動する駆動手段と、該駆動手段を制御する制御手段とを備えてなる画像表示装置に用いられ、前制御手段として機能する駆動制御装置であって、
    更新画面の入力階調データに基づいて、複数のフレームにわたって駆動することで、前記表示部の画面を更新する際に、
    前記複数のフレームにわたる更新期間内の第１の表示期間では、前記駆動手段に、前記更新画面の階調データの上位ビットで特定される前記出力電圧で、前記更新画面を粗階調で駆動表示させ、この後、
    前記第１の表示期間に続く前記更新期間内の第２の表示期間では、前記駆動手段に、前記更新画面の階調データの下位ビットで特定される前記出力電圧で、前記更新画面を微階調で駆動表示させると共に、
    フレーム毎に、前記駆動手段の出力電圧を定める駆動データを計算するための所定の変換係数群である、フレーム毎に定められたルックアップテーブルを備え、
    該ルックアップテーブルを参照して、フレーム毎の前記出力電圧を決定する構成になされていることを特徴とするメモリ性を有する画像表示装置に用いられる駆動制御装置。
19. メモリ性を有する表示素子からなる表示部と、該表示部を所定の出力電圧で駆動する駆動手段と、該駆動手段を制御する制御手段とを備えてなる画像表示装置に用いられ、前制御手段として機能する駆動制御装置であって、
    更新画面の入力階調データに基づいて、複数のフレームにわたって駆動することで、前記表示部の画面を更新する際に、
    前記複数のフレームにわたる更新期間内の第１の表示期間では、前記駆動手段に、前記更新画面の階調データの上位ビットで特定される前記出力電圧で、前記更新画面を粗階調で駆動表示させ、この後、
    前記第１の表示期間に続く前記更新期間内の第２の表示期間では、前記駆動手段に、前記更新画面の階調データの下位ビットで特定される前記出力電圧で、前記更新画面を微階調で駆動表示させると共に、
    フレーム毎に、前の画面の階調データと、更新画面の階調データとから、前記駆動手段の出力電圧を定める駆動データを計算するための所定の変換係数群である、フレーム毎に定められたルックアップテーブルを備え、該ルックアップテーブルを参照して、フレーム毎の前記出力電圧を決定する構成になされていることを特徴とするメモリ性を有する画像表示装置に用いられる駆動制御装置。
20. メモリ性を有する表示素子からなる表示部と、該表示部を所定の出力電圧で駆動する駆動手段と、該駆動手段を制御する制御手段とを備えてなる画像表示装置に用いられ、前制御手段として機能する駆動制御装置であって、
    更新画面の入力階調データに基づいて、複数のフレームにわたって駆動することで、前記表示部の画面を更新する際に、
    前記複数のフレームにわたる更新期間内の第１の表示期間では、前記駆動手段に、前記更新画面の階調データの上位ビットで、かつ、フレーム毎に特定される前記出力電圧で、前記更新画面を粗階調で駆動表示させ、この後、
    前記第１の表示期間に続く前記更新期間内の第２の表示期間では、前記駆動手段に、前記更新画面の階調データの下位ビットで、かつ、フレーム毎に特定される前記出力電圧で、前記更新画面を微階調で駆動表示させると共に、
    前記第２の表示期間では、前記第１の表示期間でのフレーム周波数に較べて、高周波のフレーム周波数で前記駆動手段を動作させる構成になされていることを特徴とするメモリ性を有する画像表示装置に用いられる駆動制御装置。
21. メモリ性を有する表示素子からなる表示部と、該表示部を所定の出力電圧で駆動する駆動手段と、該駆動手段を制御する制御手段とを備えてなる画像表示装置に用いられ、前制御手段として機能する駆動制御装置であって、
    更新画面の入力階調データに基づいて、複数のフレームにわたって駆動することで、前記表示部の画面を更新する際に、
    前記複数のフレームにわたる更新期間内の第１の表示期間では、前記駆動手段に、前記更新画面の階調データの上位ビットで、かつ、フレーム毎に特定される前記出力電圧で、前記更新画面を粗階調で駆動表示させ、この後、
    前記第１の表示期間に続く前記更新期間内の第２の表示期間では、前記駆動手段に、前記更新画面の階調データの下位ビットで、かつ、フレーム毎に特定される前記出力電圧で、前記更新画面を微階調で駆動表示させると共に、
    フレーム毎に、前記駆動手段の出力電圧を定める駆動データを計算するための所定の変換係数群である、フレーム毎に定められたルックアップテーブルを備え、
    該ルックアップテーブルを参照して、フレーム毎の前記出力電圧を決定する構成になされていることを特徴とするメモリ性を有する画像表示装置に用いられる駆動制御装置。
22. メモリ性を有する表示素子からなる表示部と、該表示部を所定の出力電圧で駆動する駆動手段と、該駆動手段を制御する制御手段とを備えてなる画像表示装置に用いられ、前制御手段として機能する駆動制御装置であって、
    更新画面の入力階調データに基づいて、複数のフレームにわたって駆動することで、前記表示部の画面を更新する際に、
    前記複数のフレームにわたる更新期間内の第１の表示期間では、前記駆動手段に、前記更新画面の階調データの上位ビットで、かつ、フレーム毎に特定される前記出力電圧で、前記更新画面を粗階調で駆動表示させ、この後、
    前記第１の表示期間に続く前記更新期間内の第２の表示期間では、前記駆動手段に、前記更新画面の階調データの下位ビットで、かつ、フレーム毎に特定される前記出力電圧で、前記更新画面を微階調で駆動させると共に、
    フレーム毎に、前の画面の階調データと、更新画面の階調データとから、前記駆動手段の出力電圧を定める駆動データを計算するための所定の変換係数群である、フレーム毎に定められたルックアップテーブルを備え、該ルックアップテーブルを参照して、フレーム毎の前記出力電圧を決定する構成になされていることを特徴とするメモリ性を有する画像表示装置に用いられる駆動制御装置。
23. 前記第２の表示期間では、前記第１の表示期間での出力電圧に較べて低電圧の出力電圧で前記駆動手段を動作させることで、前記第２の表示期間での前記表示素子の応答速度を前記第１の表示期間での前記表示素子の応答速度に較べて遅くする機能を備えていることを特徴とする請求項１８、１９、２１又は２２記載のメモリ性を有する画像表示装置に用いられる駆動制御装置。

Images