JP5309949B2 - Compound semiconductor substrate, light emitting element, compound semiconductor substrate manufacturing method, and light emitting element manufacturing method - Google Patents
Compound semiconductor substrate, light emitting element, compound semiconductor substrate manufacturing method, and light emitting element manufacturing method Download PDFInfo
- Publication number
- JP5309949B2 JP5309949B2 JP2008317224A JP2008317224A JP5309949B2 JP 5309949 B2 JP5309949 B2 JP 5309949B2 JP 2008317224 A JP2008317224 A JP 2008317224A JP 2008317224 A JP2008317224 A JP 2008317224A JP 5309949 B2 JP5309949 B2 JP 5309949B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor substrate
- gaas
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明は、化合物半導体基板および発光素子に関し、特には(AlxGa1−x)yIn1−yP4元混晶からなるダブルへテロ構造が形成された化合物半導体基板および発光素子ならびに化合物半導体基板の製造方法および発光素子の製造方法に関するものである。 The present invention relates to a compound semiconductor substrate and a light-emitting element, and more particularly, a compound semiconductor substrate, a light-emitting element, and a compound semiconductor in which a double heterostructure composed of (Al x Ga 1-x ) y In 1-y P quaternary mixed crystal is formed. The present invention relates to a method for manufacturing a substrate and a method for manufacturing a light emitting element.
近年、例えば緑色から赤色の範囲にわたって比較的高輝度の発光が得られやすいことから、発光素子として、GaAs基板上に(AlxGa1−x)yIn1−yP(以下、単にAlGaInPと記載することがある)4元混晶からなる発光層をエピタキシャル成長させた化合物半導体基板から製造されたものがよく利用されている。 In recent years, for example, since it is easy to obtain light with relatively high luminance over a range from green to red, as a light emitting element, (Al x Ga 1-x ) y In 1-y P (hereinafter simply referred to as AlGaInP) is formed on a GaAs substrate. A material manufactured from a compound semiconductor substrate obtained by epitaxial growth of a light-emitting layer made of a quaternary mixed crystal is often used.
しかしながら、このようにAlGaInP等のGaAsと格子定数が異なる発光層をGaAs基板上に形成する場合、その格子定数の差が大きいほど、例えば発光素子の輝度やライフに与える影響は大きく、それらの諸特性が低下してしまっていた。また、化合物半導体基板に反りや転位が発生してしまうことがあった。 However, when a light emitting layer having a lattice constant different from that of GaAs such as AlGaInP is formed on a GaAs substrate, the larger the difference in the lattice constant, the greater the influence on the luminance and life of the light emitting element, for example. The characteristics had deteriorated. Further, warpage and dislocation may occur in the compound semiconductor substrate.
そこで、従来では、例えば特許文献1に開示されているように、AlGaInPをエピタキシャル成長させる時の温度において、AlGaInPとGaAsとの格子定数が整合するようにAlGaInPの組成を調整して発光層を形成する方法が行われていた。
また、GaAsからAlGaInPの格子定数まで徐々に混晶率が変化する層を形成したり、不整合を緩和する層を形成したりすることにより、エピタキシャル成長させたAlGaInP層の格子定数をGaAsの格子定数に近づける試みが行われていた。
Therefore, conventionally, as disclosed in, for example,
In addition, the lattice constant of the epitaxially grown AlGaInP layer can be changed to the lattice constant of GaAs by forming a layer whose mixed crystal ratio gradually changes from GaAs to the lattice constant of AlGaInP or by forming a layer that relaxes mismatch. An attempt was made to bring it closer to.
しかしながら、このような従来のエピタキシャル成長温度における格子定数を考慮した製造方法や、AlGaInPとGaAsとの格子定数の差を小さくするための層を間に形成する製造方法のみでは、製造された発光素子(化合物半導体基板)の輝度およびライフ等の諸特性が不安定であったり、必ずしも満足する結果が得られていなかった。 However, only the conventional manufacturing method in consideration of the lattice constant at the epitaxial growth temperature or the manufacturing method in which a layer for reducing the difference in lattice constant between AlGaInP and GaAs is formed between the manufactured light-emitting elements ( Various characteristics such as luminance and life of the compound semiconductor substrate) are unstable, or satisfactory results have not been obtained.
また、GaP窓層のキャリア濃度を調整(高濃度としない)することで、このような不安定性を抑えてきたが、この手法には限界があった。 Moreover, such instability has been suppressed by adjusting the carrier concentration of the GaP window layer (not at a high concentration), but this method has its limitations.
本発明は、このような問題点に鑑みてなされたもので、輝度およびライフ等の諸特性が優れた高品質の化合物半導体基板および発光素子ならびに化合物半導体基板の製造方法および発光素子の製造方法を提供することを目的とする。 The present invention has been made in view of such problems, and provides a high-quality compound semiconductor substrate and a light-emitting element having excellent characteristics such as luminance and life, a method for manufacturing the compound semiconductor substrate, and a method for manufacturing the light-emitting element. The purpose is to provide.
上記目的を達成するため、本発明は、少なくとも、GaAs基板上に(AlxGa1−x)yIn1−yP(ただし、0<x<1、0<y<1)からなるダブルへテロ構造とエピタキシャル成長させたGaP電流拡散層とが形成された化合物半導体基板であって、前記ダブルへテロ構造を構成する各層は、前記GaAs基板に対して、室温での格子不整合率が0%以上0.02%以下であるように格子定数が整合され、かつ前記GaAs基板のキャリア濃度が1〜2.5×1018/cm3であることを特徴とする化合物半導体基板を提供する。 To achieve the above object, the present invention is, at least, on a GaAs substrate (Al x Ga 1-x) y In 1-y P ( However, 0 <x <1,0 <y <1) a double consisting A compound semiconductor substrate in which a terror structure and an epitaxially grown GaP current diffusion layer are formed, and each layer constituting the double hetero structure has a lattice mismatch rate of 0% at room temperature with respect to the GaAs substrate. Provided is a compound semiconductor substrate characterized in that the lattice constant is matched so that it is 0.02% or less and the carrier concentration of the GaAs substrate is 1 to 2.5 × 10 18 / cm 3 .
このように、ダブルへテロ構造を構成する各層が、GaAs基板に対して、室温での格子不整合率が0%以上0.02%以下であるように格子定数が整合された化合物半導体基板であれば、室温においてGaAsとAlGaInPとの格子定数の差を極めて小さくすることができ、上記格子定数の差を要因とする基板の輝度やライフ等の諸特性への影響を効果的に抑制することが可能である。本発明のように、室温で上記の範囲内に格子定数を整合させることにより、より高輝度で、かつ寿命がより長い化合物半導体基板とすることができる。
また、GaAs基板のキャリア濃度を1〜2.5×1018/cm3とすることによって、化合物半導体基板の反りを所定の範囲に制御でき、後に発光素子等を形成する際にハンドリングを容易なものとすることができる。
Thus, each layer constituting the double heterostructure is a compound semiconductor substrate whose lattice constant is matched such that the lattice mismatch rate at room temperature is 0% or more and 0.02% or less with respect to the GaAs substrate. If there is, the difference in lattice constant between GaAs and AlGaInP at room temperature can be made extremely small, and the effects on various characteristics such as luminance and life of the substrate caused by the difference in the lattice constant can be effectively suppressed. Is possible. By matching the lattice constant within the above range at room temperature as in the present invention, a compound semiconductor substrate with higher luminance and longer life can be obtained.
Further, by setting the carrier concentration of the GaAs substrate to 1 to 2.5 × 10 18 / cm 3 , the warpage of the compound semiconductor substrate can be controlled within a predetermined range, and handling is easy when forming a light emitting element or the like later. Can be.
このとき、前記ダブルへテロ構造を構成する各層と前記GaAs基板との格子不整合率が0%以上0.02%以下であるように格子定数が整合されている室温は、25℃とすることができる。
このように、ダブルへテロ構造を構成する各層とGaAs基板との格子不整合率が0%以上0.02%以下であるように格子定数が整合されている室温が25℃であれば、十分に高品質で長寿命の化合物半導体基板とすることができる。
At this time, the room temperature at which the lattice constant is matched so that the lattice mismatch rate between each layer constituting the double heterostructure and the GaAs substrate is 0% or more and 0.02% or less is 25 ° C. Can do .
Thus, it is sufficient if the room temperature at which the lattice constant is matched so that the lattice mismatch rate between each layer constituting the double heterostructure and the GaAs substrate is 0% or more and 0.02% or less is 25 ° C. In addition, a high-quality and long-life compound semiconductor substrate can be obtained.
また、前記GaAs基板は、導電型がn型であることが好ましい。
このように、GaAs基板の導電型がn型であれば、高輝度発光素子として一般的に用いられる化合物半導体基板とすることができる。
The GaAs substrate preferably has n-type conductivity .
Thus, when the conductivity type of the GaAs substrate is n-type, a compound semiconductor substrate generally used as a high-luminance light emitting element can be obtained.
そして、前記化合物半導体基板の反りの大きさが、−50〜−400μmであることが好ましい。
このように、反りの大きさが−50〜−400μmの化合物半導体基板であれば、例えば発光素子を作製する際のハンドリングが困難になることを強く抑制することができ、従って素子作製の際の生産性が低下することを強く抑制することができる。
And it is preferable that the magnitude | size of the curvature of the said compound semiconductor substrate is -50--400 micrometers .
As described above, if the compound semiconductor substrate has a warpage of −50 to −400 μm, it is possible to strongly suppress, for example, difficulty in handling when manufacturing a light-emitting element. It can suppress strongly that productivity falls.
更に、上記の化合物半導体基板から製造された発光素子であれば(請求項5)、発光層のダブルへテロ構造を構成する各層と、GaAs基板との室温での格子定数の差が極めて小さく、格子定数の差を要因とする影響を抑制し、輝度やライフ等の諸特性が優れた発光素子とすることができる。 Furthermore, if it is a light emitting device manufactured from the above compound semiconductor substrate (Claim 5), the difference in lattice constant at room temperature between each layer constituting the double hetero structure of the light emitting layer and the GaAs substrate is extremely small, It is possible to suppress the influence caused by the difference in the lattice constant and to obtain a light emitting element having excellent characteristics such as luminance and life.
また、本発明では、少なくとも、GaAs基板上に(AlxGa1−x)yIn1−yP(ただし、0<x<1、0<y<1)からなるダブルへテロ構造とエピタキシャル成長させたGaP電流拡散層とが形成された化合物半導体基板を製造する方法であって、前記GaAs基板にキャリア濃度が1〜2.5×1018/cm3のものを用い、かつ前記ダブルへテロ構造を構成する各層を、前記GaAs基板に対して、室温で格子不整合率が0%以上0.02%以下で格子定数が整合するように、前記xおよびyを調整して(AlxGa1−x)yIn1−yPをエピタキシャル成長させて形成させることを特徴とする化合物半導体基板の製造方法を提供する。 Further, in the present invention, at least, on a GaAs substrate (Al x Ga 1-x) y In 1-y P ( However, 0 <x <1,0 <y <1) is a double hetero structure and the epitaxial growth consisting of A compound semiconductor substrate having a GaP current diffusion layer formed thereon, wherein the GaAs substrate has a carrier concentration of 1 to 2.5 × 10 18 / cm 3 and the double heterostructure X and y are adjusted (Al x Ga 1) so that the lattice constants are matched with the GaAs substrate at a lattice mismatch rate of 0% to 0.02% at room temperature. -x) y in 1-y P a is epitaxially grown to provide a manufacturing method of a compound semiconductor substrate, characterized in that to form.
このように、発光層であるダブルへテロ構造を構成する各層を、GaAs基板に対して、室温で格子不整合率が0%以上0.02%以下で格子定数が整合するように、xおよびyを調整して(AlxGa1−x)yIn1−yPをエピタキシャル成長させることによって形成すれば、GaAsとAlGaInPとの室温における格子定数の差を極めて小さくすることができ、上記格子定数の差を要因とする影響を効果的に抑制し、より高輝度かつ長寿命の化合物半導体基板を得ることができる。
また、キャリア濃度が1〜2.5×1018/cm3のGaAs基板を用いることによって、製造された化合物半導体基板の反りの大きさが、素子形成の際に扱いが困難となる程度になることを抑制することができ、つまり扱いが容易な化合物半導体基板とすることができる。
In this way, each of the layers constituting the double heterostructure, which is a light emitting layer, is arranged such that the lattice constant is matched with the GaAs substrate so that the lattice mismatch rate is 0% or more and 0.02% or less at room temperature. If y is adjusted to form (Al x Ga 1-x ) y In 1-y P by epitaxial growth, the difference in lattice constant between GaAs and AlGaInP at room temperature can be made extremely small. Therefore, the compound semiconductor substrate having higher brightness and longer life can be obtained.
Further, by using a GaAs substrate having a carrier concentration of 1 to 2.5 × 10 18 / cm 3 , the size of the warp of the manufactured compound semiconductor substrate becomes difficult to handle when forming an element. This can be suppressed, that is, the compound semiconductor substrate can be easily handled.
このとき、前記xおよびyの調整は、GaAsの格子定数をsroom、(AlxGa1−x)yIn1−yPの格子定数をaroomとしたときに、格子不整合率(aroom−sroom)/sroom×100[%]が、0以上0.02以下となるように調整・算出して行うことができる。
このように、xおよびyの調整を、GaAsの格子定数をsroom、(AlxGa1−x)yIn1−yPの格子定数をaroomとしたときに、格子不整合率(aroom−sroom)/sroom×100[%]が、0以上0.02以下となるように調整・算出して行うことができ、所望のAlGaInPの組成を簡便に得ることができる。
At this time, the adjustment of x and y is performed when the lattice constant of GaAs is s room and the lattice constant of (Al x Ga 1-x ) y In 1-y P is a room. room -s room) / s room × 100 [%] it is, can be carried out by adjusting and calculated so that 0 to 0.02.
As described above, the adjustment of x and y is performed when the lattice constant of GaAs is s room and the lattice constant of (Al x Ga 1-x ) y In 1-y P is a room. room -s room) / s room × 100 [%] it is, can be carried out by adjusting and calculated so that 0 to 0.02, can be easily obtained a composition having a desired AlGaInP.
また、前記(AlxGa1−x)yIn1−yPのエピタキシャル成長を、MOVPE法により行うことができる。
このように、(AlxGa1−x)yIn1−yPのエピタキシャル成長をMOVPE法により行うことができ、所望の組成のAlGaInPをエピタキシャル成長させることが可能である。
Further, the epitaxial growth of the (Al x Ga 1-x ) y In 1-y P can be performed by the MOVPE method .
Thus, it is possible to (Al x Ga 1-x) y In 1-y P epitaxial growth can be carried out by the MOVPE method, the epitaxial growth of AlGaInP having a desired composition.
このとき、前記ダブルへテロ構造を構成する各層と前記GaAs基板との格子不整合率が0%以上0.02%以下で格子定数が整合する室温を、25℃とすることができる。
このように、ダブルへテロ構造を構成する各層とGaAs基板との格子不整合率が0%以上0.02%以下で格子定数が整合する室温を25℃とすることにより、十分に高品質で長寿命の化合物半導体基板を得ることができる。
At this time, the room temperature lattice mismatch ratio between the GaAs substrate and the layers constituting the heterostructure the double lattice constant is matched with 0.02% to 0%, it is possible to 25 ° C..
Thus, by setting the room temperature at which the lattice mismatch between the layers constituting the double heterostructure and the GaAs substrate is 0% or more and 0.02% or less and the lattice constant is matched, the temperature is sufficiently high. A long-lived compound semiconductor substrate can be obtained.
そして、前記GaAs基板に、導電型がn型のものを用いることが好ましい。
このように、GaAs基板の導電型をn型とすることによって、高輝度発光素子として一般的な化合物半導体基板とすることができる。
The GaAs substrate is preferably an n-type conductivity type .
As described above, when the conductivity type of the GaAs substrate is n-type, it is possible to obtain a general compound semiconductor substrate as a high-luminance light emitting element.
更に、前記化合物半導体基板の反りの大きさを、−50〜−400μmとすることが好ましい。
このように、作製された化合物半導体基板の反りの大きさが−50〜−400μmであれば、作製された化合物半導体基板を用いて素子を製造する際に基板の搬送などが困難になることを抑制することができる。
Furthermore, it is preferable that the magnitude | size of the curvature of the said compound semiconductor substrate shall be -50--400 micrometers .
Thus, if the magnitude | size of curvature of the produced compound semiconductor substrate is -50--400 micrometers, conveyance of a board | substrate etc. will become difficult when manufacturing an element using the produced compound semiconductor substrate. Can be suppressed.
また、上記の化合物半導体基板の製造方法により製造された化合物半導体基板から発光素子を製造する方法であれば、発光層のダブルへテロ構造を構成する各層と、GaAs基板との室温での格子定数の差が極めて小さく、格子定数の差による影響を抑制して、輝度やライフ等の諸特性が優れた発光素子を得ることができる。 In addition, if the light emitting device is manufactured from the compound semiconductor substrate manufactured by the above method for manufacturing a compound semiconductor substrate, the lattice constant at room temperature between each layer constituting the double hetero structure of the light emitting layer and the GaAs substrate Thus, a light-emitting element having excellent characteristics such as luminance and life can be obtained by suppressing the influence of the difference in lattice constant.
このように、本発明によって、GaAs基板とAlGaInPとの室温での格子定数の差を極めて小さくして上記格子定数の差を要因とする諸特性への影響を効果的に抑制し、またキャリア濃度が1〜2.5×1018/cm3のGaAs基板を用いることにより、化合物半導体基板の反りを小さなものとすることができ、従って、輝度がより高く、ライフがより長い高品質の化合物半導体基板および発光素子を得ることが可能である。 As described above, according to the present invention, the difference in the lattice constant between the GaAs substrate and AlGaInP at room temperature is made extremely small to effectively suppress the influence on the characteristics caused by the difference in the lattice constant, and the carrier concentration. By using a GaAs substrate having a thickness of 1 to 2.5 × 10 18 / cm 3 , the warpage of the compound semiconductor substrate can be reduced, and therefore, a high-quality compound semiconductor having higher luminance and longer life. A substrate and a light-emitting element can be obtained.
以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
発光層として、ダブルへテロ構造を構成するAlGaInPの各層をGaAs基板上に形成する場合、従来では、例えば、このGaAsとAlGaInPとの格子定数との差を小さくするため、これらの間に緩和層を形成する方法が行われていた。
Hereinafter, although an embodiment is described about the present invention, the present invention is not limited to these.
When forming each layer of AlGaInP constituting a double hetero structure on a GaAs substrate as a light emitting layer, conventionally, for example, in order to reduce the difference between the lattice constant of GaAs and AlGaInP, a relaxation layer between them is used. The method of forming was performed.
また、他の方法として、AlGaInPをエピタキシャル成長させるときの温度(例えば、650〜800℃程度)において、AlGaInPとGaAsとの格子定数が整合するように、AlGaInPの組成を調整してAlGaInPのエピタキシャル成長が行われていた。
化合物半導体基板(発光素子)での反りや転位を効果的に防止するためにも、エピタキシャル成長温度で格子定数を整合させることが当然とされていた。
As another method, the epitaxial growth of AlGaInP is performed by adjusting the composition of AlGaInP so that the lattice constants of AlGaInP and GaAs are matched at the temperature at which AlGaInP is epitaxially grown (for example, about 650 to 800 ° C.). It was broken.
In order to effectively prevent warpage and dislocations in the compound semiconductor substrate (light emitting device), it has been natural to match the lattice constant at the epitaxial growth temperature.
しかしながら、これらの従来の方法では、得られた化合物半導体基板(発光素子)の輝度やライフ等の諸特性が低下してしまい、十分に良好な特性を得ることができなかった。 However, in these conventional methods, various properties such as luminance and life of the obtained compound semiconductor substrate (light emitting device) are deteriorated, and sufficiently good characteristics cannot be obtained.
そこで、本発明者らが、上記化合物半導体基板および発光素子について鋭意研究を重ねたところ、室温においてGaAsとAlGaInPの格子定数を整合させたものであり、かつ、その格子定数の整合が、格子不整合率が0%以上0.02%以下の極めて小さい値となるよう形成されたものであれば、上記諸特性が低下するのを効果的に防止することができることを発見した。 Therefore, the present inventors conducted extensive research on the compound semiconductor substrate and the light-emitting element. As a result, the lattice constants of GaAs and AlGaInP were matched at room temperature. It has been found that if the matching rate is formed to be an extremely small value of 0% or more and 0.02% or less, the above-described characteristics can be effectively prevented from being deteriorated.
上述したように、従来では、GaAsとAlGaInPの格子定数を整合させるにあたり、また、転位が増加すると輝度やライフの特性が低下すると信じられていたため、その転位の発生の防止や、あるいは反りが生じるのを効果的に防ぐために、AlGaInPのエピタキシャル成長時の温度において格子定数が整合されるようなAlGaInPの組成でエピタキシャル成長させるのが常識であった。 As described above, in the past, it was believed that the luminance and life characteristics would decrease when the lattice constants of GaAs and AlGaInP were matched, and when the dislocations increased, the occurrence of such dislocations would be prevented or warped. In order to effectively prevent this, it has been common knowledge to perform epitaxial growth with a composition of AlGaInP that matches the lattice constant at the temperature during the epitaxial growth of AlGaInP.
しかし、本発明者らは、まず、転位の発生は、実際は上記特性に余り影響を及ぼすものではなく、割れの発生は、加工方法を工夫することによって十分防止できることを見出した。
そして、さらに、輝度やライフ等のより優れた化合物半導体基板および発光素子を得るには、従来のようにエピタキシャル成長時の温度に基づくのではなく、室温においてGaAsとAlGaInPとの格子不整合率が0%以上0.02%以下となるようなAlGaInPの組成でエピタキシャル成長させることが重要であることを見出した。
However, the present inventors first found that the occurrence of dislocations does not actually affect the above characteristics so much, and the occurrence of cracks can be sufficiently prevented by devising the processing method.
Further, in order to obtain a compound semiconductor substrate and a light emitting device with better brightness and life, the lattice mismatch rate between GaAs and AlGaInP is 0 at room temperature instead of being based on the temperature during epitaxial growth as in the prior art. It has been found that it is important to perform epitaxial growth with a composition of AlGaInP so that it is not less than 0.02% and not more than 0.02%.
しかし、上述の範囲で格子整合させて作製した化合物半導体基板に反りが発生することがあり、発光素子形成の際に扱いが難しいことがあるという問題が発生した。
そこでこの反りを抑制するために更に鋭意研究を重ねたところ、反りの大きさはGaAs基板のキャリア濃度に関係があることが判った。
そしてGaAs基板のキャリア濃度と化合物半導体基板の反りの大きさの関係を調査するために、GaAs基板のキャリア濃度を1×1017〜3×1018/cm3と変化させて化合物半導体基板を作製してその反りの大きさを測定して関係を調査した結果、図3に示すように、GaAs基板のキャリア濃度が1〜2.5×1018/cm3の間である場合、そのGaAs基板上に形成した化合物半導体基板の反りの大きさが、実用上問題となることがない0〜−400μmの範囲にほぼ収まり、キャリア濃度が1×1018/cm3より小さい場合は化合物半導体基板の反りの大きさが−400μmを超え、またキャリア濃度が2.5×1018/cm3より大きい場合、化合物半導体基板の反りの大きさが0μmを超えて反対側に反ることを見出し、以上の知見から本発明を完成させた。
However, the compound semiconductor substrate manufactured by lattice matching in the above-described range may be warped, which causes a problem that it may be difficult to handle when forming a light emitting element.
In order to suppress this warpage, further earnest studies were conducted, and it was found that the magnitude of the warpage was related to the carrier concentration of the GaAs substrate.
In order to investigate the relationship between the carrier concentration of the GaAs substrate and the curvature of the compound semiconductor substrate, the compound semiconductor substrate is manufactured by changing the carrier concentration of the GaAs substrate from 1 × 10 17 to 3 × 10 18 / cm 3. As a result of investigating the relationship by measuring the magnitude of the warpage, as shown in FIG. 3, when the carrier concentration of the GaAs substrate is between 1 and 2.5 × 10 18 / cm 3 , the GaAs substrate When the warpage of the compound semiconductor substrate formed above is almost within the range of 0 to −400 μm, which does not cause a practical problem, and the carrier concentration is less than 1 × 10 18 / cm 3 , the size of the warpage exceeds -400Myuemu, also when the carrier concentration is greater than 2.5 × 10 18 / cm 3, on the opposite side size of the warp of the compound semiconductor substrate exceeds the 0μm Heading the Rukoto, it has led to the completion of the present invention from the above findings.
以下では、本発明の実施の形態について図を参照して具体的に説明をする。
図1に、本発明の化合物半導体基板の例を示す。
図1(a)に示すように、本発明の化合物半導体基板1は、例えば、GaAs基板2、バッファ層7、ダブルへテロ構造3、および電流拡散層8とで構成されている。
上記ダブルへテロ構造3は、少なくとも下クラッド層4、活性層5、上クラッド層6で構成された発光層であり、それぞれの層は(AlxGa1−x)yIn1−yPからなっている。
Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings.
FIG. 1 shows an example of a compound semiconductor substrate of the present invention.
As shown in FIG. 1A, the
ここで、この(AlxGa1−x)yIn1−yPからなるダブルへテロ構造3を構成する各層4、5、6は、いずれもGaAs基板2に対して、室温における格子不整合率が0%以上0.02%以下となるように格子定数が整合されている。
Here, each
すなわち、GaAs基板2と、ダブルへテロ構造3を構成する各層4、5、6とでは、室温における格子定数の差が極めて小さいものとなっている。したがって、これらの層における格子定数の差が引き起こす化合物半導体基板1の諸特性への影響を十分に抑制することができるため、特性が低下しにくくなり、高い特性を有するものとすることが可能である。
That is, the difference in lattice constant at room temperature is extremely small between the
これは、従来の化合物半導体基板のように、AlGaInPのエピタキシャル成長温度に合わせて格子定数を整合させたものよりも、むしろ室温で格子整合しており、これによって現実の使用において特性が低下するのをより効果的に防ぐことができ、従来よりも一層高品質の化合物半導体基板となる。 This is because the lattice constant is matched at room temperature rather than the lattice constant matched to the epitaxial growth temperature of AlGaInP as in the case of a conventional compound semiconductor substrate, which reduces the characteristics in actual use. This can be prevented more effectively, resulting in a compound semiconductor substrate of higher quality than before.
また、本発明の化合物半導体基板1において、GaAs基板2のキャリア濃度を1〜2.5×1018/cm3とする。
このようにGaAs基板のキャリア濃度が1〜2.5×1018/cm3であれば、化合物半導体基板の反りを小さなものとすることができ、発光素子等を製造する際のハンドリングを容易なものとすることができる。
より望ましくは、GaAs基板のキャリア濃度を1〜1.5×1018/cm3とすることがよい。このようなキャリア濃度範囲のGaAs基板を用いた化合物半導体基板であれば、バラツキが少なくより反りの小さな化合物半導体基板とすることができる。
In the
Thus, when the carrier concentration of the GaAs substrate is 1 to 2.5 × 10 18 / cm 3 , the warpage of the compound semiconductor substrate can be made small, and handling in manufacturing a light emitting element or the like is easy. Can be.
More preferably, the carrier concentration of the GaAs substrate is 1 to 1.5 × 10 18 / cm 3 . A compound semiconductor substrate using a GaAs substrate having such a carrier concentration range can be a compound semiconductor substrate with less variation and less warpage.
また、上記ダブルへテロ構造3とGaAs基板2との間にバッファ層7を設けることにより、GaAs基板2から不純物が拡散するのを効果的に防止することができるし、結晶欠陥による影響をより十分に除くことが可能である。
Further, by providing the
そして、上記ダブルへテロ構造3の上クラッド層6の上には、電流拡散層8が形成されている。このような電流拡散層8を形成したものであれば、電極12(図2参照)からの電流を拡散させることができるため、電極12の直下近傍だけでなく、広い範囲で効率良く発光させることが可能である。このような電流拡散層8の材質としては、例えばGaPが挙げられるが、特に限定されず、その都度適切な材質を選択することができる。
A
なお、上記では、図1(a)に示すような、GaAs基板2、バッファ層7、ダブルへテロ構造3、電流拡散層8のみから構成された化合物半導体基板1を例に挙げて説明したが、本発明の化合物半導体基板1は、当然この形態に限定されるものではない。
例えば、図1(b)に示すように、発光層からGaAs基板2の方へ向かった光を有効に取り出すために、ダブルへテロ構造3とバッファ層7との間にDBR層9が形成された化合物半導体基板1’としても良い。このようにして、ダブルへテロ構造3において発光された光をさらに効率良く取り出すことが可能である。
この他、電流拡散層8と上クラッド層6との間に、更なる電流の拡散層(不図示)が形成されたものであっても良い。このような更なる電流の拡散層によって、輝度等の特性がより向上されたものとすることができる。
In the above description, the
For example, as shown in FIG. 1B, a
In addition, a further current diffusion layer (not shown) may be formed between the
また、例えばドーパントの種類、層の厚さ等、上記の各層における条件も特に限定されるものではなく、所望の特性が得られるように適宜調整して形成されたものとすることができる。
上述したように、化合物半導体基板1の厚さが厚いものであれば、より反りや割れの発生を有効に防止することができるので、これを考慮して各層の厚さを調整したものとすることができる(例えば、基板全体の厚さが200から500μm程度になるように調整されたもの)。
また、それらを防止するための加工等が施されたものであっても良い。
Further, the conditions in each of the above layers, such as the type of dopant and the thickness of the layer, are not particularly limited, and can be appropriately adjusted so as to obtain desired characteristics.
As described above, if the thickness of the
Moreover, the thing etc. which gave the process for preventing them may be given.
そして化合物半導体基板の反りを−50〜−400μmとすることができる。
このように、化合物半導体基板の反りの大きさを上述の範囲とすることによって、例えば発光素子をその上に製造する際のダイシング工程や各工程間の移送の際のハンドリングを容易に行うことができるものとすることができる。
The warpage of the compound semiconductor substrate can be set to −50 to −400 μm.
As described above, by setting the size of the warpage of the compound semiconductor substrate in the above-described range, for example, a dicing process for manufacturing a light emitting element thereon and handling during transfer between the processes can be easily performed. Can be.
ここで、本発明における反りの+−について説明する。
本発明において、化合物半導体基板の反りの±方向は、図5(a)に示すように、GaAs基板2側が凸、つまりバッファ層7・ダブルヘテロ構造3・電流拡散層8側に凹の場合を−、図5(b)に示すように、GaAs基板2側が凹、つまりバッファ層7・ダブルヘテロ構造3・電流拡散層8側に凸の場合を+とする。
つまり、上述の化合物半導体基板の反りを−50〜−400μmとするとは、GaAs基板の基板内周部が基板外周部に比べて50〜400μm下に凸となるようにすることを表すものである。
Here, +-of the warp in the present invention will be described.
In the present invention, as shown in FIG. 5A, the ± direction of warpage of the compound semiconductor substrate is a case where the
In other words, the warpage of the compound semiconductor substrate described above being −50 to −400 μm represents that the substrate inner peripheral portion of the GaAs substrate is protruded 50 to 400 μm lower than the substrate outer peripheral portion. .
なお、ここでいう室温とは25℃を示すが、この25℃に限定されるものではない。例えば650〜800℃程度といったAlGaInPのエピタキシャル成長を行うときのような高温の範囲でなければ良い。したがって、例えば15〜35℃程度の範囲とすることもできる。 In addition, although room temperature here shows 25 degreeC, it is not limited to this 25 degreeC. For example, the temperature may not be in a high temperature range such as when epitaxial growth of AlGaInP such as about 650 to 800 ° C. is performed. Therefore, it can also be made into the range of about 15-35 degreeC, for example.
また、図2に示すように、本発明の発光素子10は、上記のような化合物半導体基板1に、さらにコンタクト層11および電極12、13が形成され、ダイシング工程等を経て素子化されたものである。
上述したように、この発光素子10は、ダブルへテロ構造3を構成し、AlGaInPからなる各層4、5、6が、GaAs基板2に対し、室温での格子不整合率が0%以上0.02%以下となるように形成されており、これらの層の格子定数の差が極めて小さく、特性を低下させる影響を抑えることができ、そのため輝度やライフ特性が優れたものである。
In addition, as shown in FIG. 2, the
As described above, the light-emitting
次に、上述したような本発明の化合物半導体基板1の製造方法について説明する。
まず、GaAs基板2を用意する。このGaAs基板2は、その厚さやドーパントの種類等、特に限定されず、所望の化合物半導体基板1を得られるよう適宜選択することができる。
しかし、キャリア濃度は、1〜2.5×1018/cm3とする。
これは、製造された化合物半導体基板の反りの大きさを、後に素子を作製する際の扱いが難しくなるような大きさになることを抑制するためである。また、電流拡散層を厚く(30μm以上)形成させた場合であってもライフなどの素子としての特性が悪化することを防止するためである。
Next, the manufacturing method of the
First, a
However, the carrier concentration is 1 to 2.5 × 10 18 / cm 3 .
This is to suppress the warpage of the manufactured compound semiconductor substrate from becoming a size that makes it difficult to handle the device later. In addition, even if the current diffusion layer is formed thick (30 μm or more), it is to prevent deterioration of the characteristics as an element such as life.
ここでGaAs基板の導電型をn型とすることができる。
このように、GaAs基板1の導電型をn型とすることで、高輝度発光素子として一般的な化合物半導体基板とすることができる。
Here, the conductivity type of the GaAs substrate can be n-type.
As described above, when the conductivity type of the
そして、このGaAs基板2の上に、バッファ層7をエピタキシャル成長させる。このようなバッファ層7を、後述のダブルへテロ構造3にさきがけて形成しておくことにより、転位の発生をより抑制することができるとともに、例えばGaAs基板2からの不純物の拡散を効果的に防止等することができ有効である。但し、本発明ではこのバッファ層の形成は任意である。
Then, the
さらに、このバッファ層7の上に、発光層となるダブルへテロ構造3を形成する。上述したように、このダブルへテロ構造3は、下クラッド層4、活性層5、上クラッド層6で構成されており、各層は、いずれも(AlxGa1−x)yIn1−yPから成っている。
本発明の製造方法では、GaAs基板2に対して、室温(例えば25℃)で格子不整合率が0%以上0.02%以下で格子定数が整合するように、この(AlxGa1−x)yIn1−yPのxおよびyの値を調整して(AlxGa1−x)yIn1−yPをエピタキシャル成長させて、上記各層4、5、6を形成する。
Further, on the
In the manufacturing method of the present invention, this (Al x Ga 1-1) is matched with the
ここで、上記xおよびyの調整方法について、より具体的に説明する。
これらxおよびyの調整方法としては、例えば、以下のように、GaAsおよび(AlxGa1−x)yIn1−yPの室温における格子定数を比較し、これらが整合するようにxおよびyを算出等により選定することによって行うことができる。なお、(AlxGa1−x)yIn1−yPの室温における格子定数は、表1に示すような既知の結晶の格子定数(室温)を用いることによって、以下のようにして推測することができる。
Here, the adjustment method of said x and y is demonstrated more concretely.
As a method for adjusting these x and y, for example, the lattice constants of GaAs and (Al x Ga 1-x ) y In 1-y P are compared at room temperature, and x and y are adjusted so that they match. This can be done by selecting y by calculation or the like. The lattice constant of (Al x Ga 1-x ) y In 1-y P at room temperature is estimated as follows by using the known crystal lattice constant (room temperature) as shown in Table 1. be able to.
上記(AlxGa1−x)yIn1−yPの組成式を変形すると、AlxyGa(1−x)yIn(1−y)Pとなる。したがって、この4元混晶は表1に示すAlP、GaP、InPを、それぞれxy、(1−x)y、(1−y)ずつ含むため、室温における(AlxGa1−x)yIn1−yPの格子定数aroomは、
aroom=0.54625xy+0.54512(1−x)y+0.58688(1−y)[nm]・・・・・・(1)
と表すことができる。
一方で、室温におけるGaAsの格子定数をsroomとすると、表1に示すように、
sroom=0.565325[nm]・・・・・・(2)
である。
Transforming composition formula of the (Al x Ga 1-x) y In 1-y P, the Al xy Ga (1-x) y In (1-y) P. Therefore, since this quaternary mixed crystal contains AlP, GaP, and InP shown in Table 1 respectively in xy, (1-x) y, and (1-y), (Al x Ga 1-x ) y In at room temperature. The lattice constant a room of 1-y P is
a room = 0.54625xy + 0.54512 (1-x) y + 0.58688 (1-y) [nm] (1)
It can be expressed as.
On the other hand, assuming that the lattice constant of GaAs at room temperature is s room , as shown in Table 1,
s room = 0.565325 [nm] (2)
It is.
また、(AlxGa1−x)yIn1−yPとGaAsの室温における格子不整合率Δaroomを以下の式で表す。
Δaroom=(aroom−sroom)/sroom×100[%]・・・・・・(3)
そして、本発明の製造方法では、上記(AlxGa1−x)yIn1−yPとGaAsの室温における格子不整合率Δaroomが0%以上0.02%以下になるようにするので、
0≦Δaroom≦0.02[%]・・・・・・(4)
となる。
Further, the lattice mismatch rate Δa room at room temperature between (Al x Ga 1-x ) y In 1-y P and GaAs is expressed by the following equation.
Δa room = (a room −s room ) / s room × 100 [%] (3)
In the manufacturing method of the present invention, the lattice mismatch ratio Δa room at room temperature between the (Al x Ga 1-x ) y In 1-y P and GaAs is set to 0% or more and 0.02% or less. ,
0 ≦ Δa room ≦ 0.02 [%] (4)
It becomes.
ここで、Alの混晶比はAlGaInP4元混晶のバンドギャップエネルギーを決めるので、まず、目標とする発光波長に対応する活性層5のAl混晶比xを選定する。
また、クラッド層4、6においては、発光に対して吸収体として作用せず、キャリアを閉じ込められるように、活性層のバンドギャップエネルギーよりも大きくする必要があり、例えば0.1eV以上大きくすると良い。
したがって、目標とする発光波長に対する活性層およびクラッド層のAl混晶比x、バンドギャップエネルギーEgの組み合わせは、例えば、目標発光波長が620nmのとき、これに対する活性層のAl混晶比x=0.17、バンドギャップエネルギーEg=2.00であり、クラッド層ではAl混晶比x≧0.7、バンドギャップエネルギーEg=2.28のような組み合わせとすることができる。当然、この組み合わせのみに限定されるものではなく、その都度選定することができる。
Here, since the Al mixed crystal ratio determines the band gap energy of the AlGaInP quaternary mixed crystal, first, the Al mixed crystal ratio x of the
In addition, in the cladding layers 4 and 6, it is necessary to make it larger than the band gap energy of the active layer so as to confine carriers without acting as an absorber with respect to light emission. .
Therefore, the combination of the Al mixed crystal ratio x and the band gap energy Eg of the active layer and the clad layer with respect to the target emission wavelength is, for example, when the target emission wavelength is 620 nm, the Al mixed crystal ratio x = 0 of the active layer with respect to this. .17, band gap energy Eg = 2.00, and in the clad layer, a combination of Al mixed crystal ratio x ≧ 0.7 and band gap energy Eg = 2.28 can be obtained. Of course, the present invention is not limited to this combination, and can be selected each time.
このようにして目標とする発光波長をもとに選定したxの値と、上記(1)〜(4)式によって、yの値を算出して選定することができる。
そして、上記のようにして選定されたxおよびyの組み合わせによる組成で、ダブルへテロ構造3を構成する下クラッド層4、活性層5、上クラッド層6のAlxyGa(1−x)yIn(1−y)Pを、順次エピタキシャル成長する。
In this way, the value of x selected based on the target emission wavelength and the above equations (1) to (4) can be calculated and selected.
The Al xy Ga (1-x) y of the
また、上記例では室温を25℃とし、この25℃における各結晶の格子定数を表1に挙げて用いたが、これに限定されない。例えば20℃、30℃、あるいは35℃等における(AlxGa1−x)yIn1−yP等の格子定数を求めるのであれば、特許文献1に開示されているように、さらに各結晶の線膨張係数を考慮することにより、新たにxおよびyの値を調整し、(AlxGa1−x)yIn1−yPの格子定数を得ることができる。
In the above example, the room temperature is set to 25 ° C., and the lattice constants of the respective crystals at 25 ° C. are listed in Table 1 but are not limited thereto. For example 20 ° C., as long as obtaining the (Al x Ga 1-x) y In the lattice constant of such 1-y P at 30 ° C., or 35 ° C. such as disclosed in
次に、上述したように、例えば上クラッド層6の上には、電流を十分に拡散させて、より広い範囲で効率良く発光させるために、電流拡散層8を形成することができる。
また、この電流拡散層8と上クラッド層6との間に、更なる電流の拡散層を形成することもできる。このような更なる電流の拡散層を更に形成することによって、より輝度等の特性を向上することが可能になる。
Next, as described above, for example, the
Further, a further current diffusion layer can be formed between the
なお、上記のGaAs基板2の上に形成するバッファ層7、下クラッド層4、活性層5、上クラッド層6、電流拡散層8等の形成方法は特に限定されないが、例えば従来と同様にして、MOVPE法等によってエピタキシャル成長して形成することができる。各層の形成のときに使用する装置も、従来と同様の装置を用いることができる。
そして、その各層の厚さやドーパントの種類、濃度、あるいは形成時の温度や時間といった形成条件も特に限定されることなく、常温で格子整合する所望の化合物半導体基板が得られるよう適宜設定することができる。
A method for forming the
The thickness of each layer, the type and concentration of the dopant, and the formation conditions such as the temperature and time during formation are not particularly limited, and can be appropriately set so as to obtain a desired compound semiconductor substrate that is lattice-matched at room temperature. it can.
このとき、前述したように、化合物半導体基板1に反りや割れが生じるのをより確実に防ぐために、化合物半導体基板1が十分な厚さを持つように各層の形成条件を設定すると良い。また、化合物半導体基板1を加工する際に、加工方法を工夫することによっても、割れの発生を抑制することができる。
上述したように、例えば基板全体が200から500μmの厚さになるように、GaAs基板2の厚さや電流拡散層8等の厚さを調整することが望ましい。
At this time, as described above, in order to prevent the
As described above, it is desirable to adjust the thickness of the
また、製造された化合物半導体基板の反りを−50〜−400μmとすることができる。
このように、反りの大きさを−50〜−400μmとすることで、後工程、例えば発光素子を製造する際のハンドリングを容易なものとすることができる。
Moreover, the curvature of the manufactured compound semiconductor substrate can be made into -50--400 micrometers.
Thus, by setting the magnitude of the warpage to be −50 to −400 μm, it is possible to facilitate the subsequent process, for example, handling when manufacturing a light emitting element.
以上のような製造方法によって、目標とする発光波長を有する光を取り出すことができ、かつ、輝度やライフ等の特性が優れた化合物半導体基板1を製造することができる。
そして、このようにして得られた化合物半導体基板1のさらに上にコンタクト層11および電極12を形成し、また、GaAs基板1側にも電極13を形成して、ダイシング等の工程を施して素子化することによって、本発明の発光素子10を得ることができる。
With the manufacturing method as described above, the
Then, the
以下、本発明の実施例および比較例をあげてさらに詳細に説明するが、本発明はこれに限定されない。
(実施例1、2)
GaAs基板上にダブルへテロ構造等を形成し、後述する表2に示す組成を有する図2に示すような本発明の発光素子を2種類(各々実施例1,2)製造して輝度およびライフの特性について測定を行った。
まず、厚さ250μm、面方位(100)15度off、シリコンドープ(キャリア濃度1×1018/cm3)のn型GaAs基板を用意した。
このGaAs基板上にMOVPE法によって、シリコンドープ(キャリア濃度1×1018/cm3)、厚さ0.5μmのGaAsバッファ層をエピタキシャル成長させた。
EXAMPLES Hereinafter, although the Example and comparative example of this invention are given and demonstrated in detail, this invention is not limited to this.
(Examples 1 and 2)
A double heterostructure or the like is formed on a GaAs substrate, and two types of light emitting devices of the present invention as shown in FIG. The characteristics were measured.
First, an n-type GaAs substrate having a thickness of 250 μm, a plane orientation (100) of 15 degrees off, and a silicon dope (carrier concentration of 1 × 10 18 / cm 3 ) was prepared.
A GaAs buffer layer having a silicon doping (carrier concentration of 1 × 10 18 / cm 3 ) and a thickness of 0.5 μm was epitaxially grown on the GaAs substrate by MOVPE.
次に、(AlxGa1−x)yIn1−yPから成るダブルへテロ構造をMOVPE法によってエピタキシャル成長させた。
このとき、まず、発光波長が(620nm)となるように、活性層のバンドギャップエネルギーからxの値を選定し、さらに本発明における室温での格子不整合率の範囲から、前述の式(1)〜(4)を用いてyの値を算出し選定した。
このようにしてxおよびyを調整して選定された活性層、下クラッド層および上クラッド層の(AlxGa1−x)yIn1−yPの具体的な組成を表2に示す。
Next, a double heterostructure composed of (Al x Ga 1-x ) y In 1-y P was epitaxially grown by the MOVPE method.
At this time, first, the value of x is selected from the band gap energy of the active layer so that the emission wavelength becomes (620 nm), and further, from the range of the lattice mismatch rate at room temperature in the present invention, the above formula (1 ) To (4) were used to calculate and select the value of y.
Table 2 shows specific compositions of (Al x Ga 1-x ) y In 1-y P in the active layer, the lower cladding layer, and the upper cladding layer selected by adjusting x and y in this way.
そして、MOVPE工程における各原料ガスの混合割合を調整することにより、表2に示すような組成の活性層、下クラッド層および上クラッド層をバッファ層の上に順次形成した。
なお、原料ガスには、TMAl、TMGa、TMIn、Cp2Mg(又はDEZn)、アルシン、ホスフィン、モノシランを用いた。また、炉内圧力を200hPa以下に減圧して行い、エピタキシャル成長温度は700℃とした。
Then, by adjusting the mixing ratio of each source gas in the MOVPE process, an active layer, a lower cladding layer, and an upper cladding layer having the composition shown in Table 2 were sequentially formed on the buffer layer.
Note that TMAl, TMGa, TMIn, Cp 2 Mg (or DEZn), arsine, phosphine, and monosilane were used as source gases. The furnace pressure was reduced to 200 hPa or less, and the epitaxial growth temperature was set to 700 ° C.
また、活性層はノンドープで厚さ1μm、下クラッド層はシリコンドープ(キャリア濃度5×1017/cm3)で厚さ2μm、上クラッド層はマグネシウムドープ(キャリア濃度1×1017/cm3)で厚さ2μmとした。
The active layer is non-doped and has a thickness of 1 μm, the lower cladding layer is silicon-doped (
以上のようにしてダブルへテロ構造を形成した後、この上にp型GaPをMOVPE法により形成した。
さらに、HVPE法によって電流拡散層としてp型GaP層をエピタキシャル成長した。
このp型GaP層は、亜鉛ドープ(キャリア濃度1×1018/cm3)で厚さは50μmとした。
After forming a double heterostructure as described above, p-type GaP was formed thereon by the MOVPE method.
Further, a p-type GaP layer was epitaxially grown as a current diffusion layer by the HVPE method.
This p-type GaP layer was zinc-doped (
この後、(Au−Be)/Auを蒸着してオーミック電極を形成した。また、GaAs基板側にも(Au−Ge)/Auを蒸着してオーミック電極を形成し、ダイシング等の工程を経て、チップサイズ250μmの本発明の発光素子を製造した。 Thereafter, (Au—Be) / Au was deposited to form an ohmic electrode. Further, (Au—Ge) / Au was deposited on the GaAs substrate side to form an ohmic electrode, and a light emitting device of the present invention having a chip size of 250 μm was manufactured through a process such as dicing.
このようにして製造された本発明の発光素子に対し、輝度およびライフの特性を測定した。測定時の温度は85℃、湿度は45%とし、電流20mAでの発光出力を測定し、また、50mA以上の電流を100時間通電させた後に再度発光出力を測定し、残光率(ライフ)を算出した。後述する比較例1〜4の測定結果とともに、この実施例1、2での測定結果を表3に示す。
なお、表3に示すように、輝度は実施例1で測定された値を基準として相対値で表した。
The luminance and life characteristics of the light emitting device of the present invention thus manufactured were measured. The measurement temperature is 85 ° C, the humidity is 45%, the light emission output is measured at a current of 20 mA, the light output is measured again after a current of 50 mA is applied for 100 hours, and the afterglow rate (life) Was calculated. Table 3 shows the measurement results of Examples 1 and 2 together with the measurement results of Comparative Examples 1 to 4 described later.
In addition, as shown in Table 3, the luminance was expressed as a relative value based on the value measured in Example 1.
また、2結晶X線回折法により、実施例1における上記ダブルへテロ構造の活性層およびGaAs基板の格子定数を測定しておいた結果も表3に示す。
測定用のX線として波長λ=1.5405ÅのCuKα1線を用い、GaAs基板とAlGaInP活性層の(400)面でのブラッグ角ω、ω’を測定し、GaAs基板の回折ピークに対するAlGaInP活性層の回折ピークとの差Δω(=ω’−ω)を求めた。
なお、このΔωから、ブラッグの反射条件から導き出される以下の(5)式により、格子定数の差Δdを求め、格子定数および格子不整合率を算出することができる。
Δd=d’−d=−(λ/2)・(cosω/sin2ω)・Δω……(5)
ここで、d、d’は、それぞれGaAs基板、AlGaInP活性層の格子定数である。
Table 3 also shows the results of measuring the lattice constants of the active layer of the double heterostructure and the GaAs substrate in Example 1 by the double crystal X-ray diffraction method.
Using CuKα1 ray of wavelength λ = 1.540540 as X-ray for measurement, Bragg angles ω and ω ′ at (400) plane of GaAs substrate and AlGaInP active layer are measured, and AlGaInP active layer with respect to diffraction peak of GaAs substrate The difference Δω (= ω′−ω) with respect to the diffraction peak was obtained.
From this Δω, the lattice constant difference Δd can be obtained by the following equation (5) derived from the Bragg reflection condition, and the lattice constant and the lattice mismatch rate can be calculated.
Δd = d′−d = − (λ / 2) · (cos ω / sin 2 ω) · Δω (5)
Here, d and d ′ are the lattice constants of the GaAs substrate and the AlGaInP active layer, respectively.
(比較例1、2)
上述の表2に示すような(AlxGa1−x)yIn1−yPとGaAsの室温での格子不整合率が0.02%を越えるように(AlxGa1−x)yIn1−yPの組成を変えた他は、実施例1、2と同様の手順で発光素子を計2種類(各々比較例1,2)製造し、実施例1、2と同様の特性の測定を行った。
表2、表3に、各例における(AlxGa1−x)yIn1−yPの組成や特性の測定結果を示す。
なお、比較例1(Δω=−100”)は、従来の製造方法のように、エピタキシャル成長温度(700℃)においてAlGaInPとGaAsの格子定数が整合するような組成でAlGaInPをエピタキシャル成長して製造したものである。
(Comparative Examples 1 and 2)
As shown in Table 2 above, the lattice mismatch rate of (Al x Ga 1-x ) y In 1-y P and GaAs at room temperature exceeds 0.02% (Al x Ga 1-x ) y Except for changing the composition of In 1-y P, a total of two types of light-emitting elements (Comparative Examples 1 and 2) were manufactured in the same procedure as in Examples 1 and 2, respectively. Measurements were made.
Tables 2 and 3 show the measurement results of the composition and characteristics of (Al x Ga 1-x ) y In 1-y P in each example.
Comparative Example 1 (Δω = −100 ″) was manufactured by epitaxially growing AlGaInP with a composition such that the lattice constants of AlGaInP and GaAs matched at the epitaxial growth temperature (700 ° C.) as in the conventional manufacturing method. It is.
ここで、格子定数について述べると、実際に2結晶X線回折法による測定された活性層の格子定数(表3参照)と、予め(1)〜(4)式等によりエピタキシャル成長前に設定していた組成における格子定数とは一致していた。 Here, the lattice constant will be described. The lattice constant of the active layer actually measured by the two-crystal X-ray diffraction method (refer to Table 3), the equations (1) to (4), etc. are set in advance before the epitaxial growth. It was consistent with the lattice constant in the composition.
次に、表2、表3に示す実施例1、2、比較例1、2を比較する。
輝度について、実施例1、2の本発明の発光素子のように、2結晶X線回折法を用いて測定されたΔωが0〜−50”のとき、すなわち、格子不整合率が0%以上0.02%以下のとき、輝度(実施例1に対する相対出力)を維持できることが判る。
なお、表3は活性層における室温での格子不整合率を示したものだが、実施例1、2において、下クラッド層および上クラッド層における格子不整合率もまた、本発明の格子不整合率の範囲内であった。
Next, Examples 1 and 2 and Comparative Examples 1 and 2 shown in Tables 2 and 3 are compared.
With respect to the luminance, when Δω measured using the two-crystal X-ray diffraction method is 0 to −50 ″ as in the light-emitting elements of the present invention in Examples 1 and 2, that is, the lattice mismatch rate is 0% or more. It can be seen that the luminance (relative output with respect to Example 1) can be maintained when it is 0.02% or less.
Table 3 shows the lattice mismatch rate at room temperature in the active layer. In Examples 1 and 2, the lattice mismatch rates in the lower cladding layer and the upper cladding layer are also the lattice mismatch rates of the present invention. It was in the range.
一方、比較例1、2のように、Δωが−50”よりも小さな値(マイナス側に大きな値)になると、すなわち格子不整合率が0.02%を越えると、輝度の高さは維持できたものの、残光率が悪くなっていくことが判る。 On the other hand, as in Comparative Examples 1 and 2, when Δω becomes a value smaller than −50 ″ (a value larger on the minus side), that is, when the lattice mismatch rate exceeds 0.02%, the high luminance is maintained. Although it was able to be done, it turns out that the afterglow rate worsens.
また、ライフについて、実施例1、2では50mAで100時間通電し続けた後でも、残光率は90%以上を維持できている。
一方比較例1、2では、残光率が90%よりも低くなってしまっており、実施例1、2の本発明の発光素子のほうが、比較例1、2の従来の発光素子よりも、よりライフ特性が優れていることが判る。
In addition, with respect to life, in Examples 1 and 2, the afterglow ratio was maintained at 90% or more even after the current was continuously supplied at 50 mA for 100 hours.
On the other hand, in Comparative Examples 1 and 2, the afterglow ratio is lower than 90%, and the light-emitting elements of the present invention in Examples 1 and 2 are more light-emitting than the conventional light-emitting elements in Comparative Examples 1 and 2. It can be seen that the life characteristics are more excellent.
(比較例3、4)
上述の表2に示すような(AlxGa1−x)yIn1−yPの組成を変えた他は、実施例1、2と同様の手順で発光素子を計2種類(各々比較例3,4)製造し、実施例1、2と同様の特性の測定を行った。
表2、表3に、各例における(AlxGa1−x)yIn1−yPの組成や特性の測定結果を示す。
表3に示すように、実施例1、2、比較例1、2とは異なり、Δωが正の値、すなわち、2結晶X線回折法において、エピタキシャル成長したAlGaInPにおけるブラッグ角ω’の方が、GaAs基板におけるブラッグ角ωよりも大きくなるような組成で製造した。
(Comparative Examples 3 and 4)
Except for changing the composition of (Al x Ga 1-x ) y In 1-y P as shown in Table 2 above, a total of two types of light-emitting elements were used in the same procedure as in Examples 1 and 2 (each comparative example) 3 and 4) The same characteristics as in Examples 1 and 2 were measured.
Tables 2 and 3 show the measurement results of the composition and characteristics of (Al x Ga 1-x ) y In 1-y P in each example.
As shown in Table 3, unlike Examples 1 and 2 and Comparative Examples 1 and 2, Δω is a positive value, that is, in the two-crystal X-ray diffraction method, the Bragg angle ω ′ in epitaxially grown AlGaInP is It was manufactured with a composition that was larger than the Bragg angle ω in the GaAs substrate.
このようにΔωが正となるように製造された発光素子の場合、ミスフィット転位が著しく顕在化してしまい、ライフ等に与える影響が極度に大きくなってしまう。したがって、このような発光素子は輝度や特にライフの特性が悪く、製品として使用することが難しい。なお、上記の理由から、通常、このようにΔωが正となるようにAlGaInPがエピタキシャル成長された発光素子が製造されることはない。 Thus, in the case of a light emitting device manufactured so that Δω is positive, misfit dislocations are remarkably manifested, and the influence on life and the like becomes extremely large. Therefore, such a light-emitting element has poor luminance and particularly life characteristics, and is difficult to use as a product. For the above reasons, a light emitting element in which AlGaInP is epitaxially grown so that Δω is positive is not normally manufactured.
(実施例3、比較例5、6)
GaAs基板のキャリア濃度を2×1018/cm3(実施例3)、7.5×1017/cm3(比較例5)、3×1018/cm3(比較例6)とした他は実施例1と同様の条件で化合物半導体基板を製造し、その反りの大きさを評価した。その後同様に発光素子を製造し、実施例1と同様の特性の測定を行い、通電時間に対する残光率(発光強度)の算出を行った。その結果を図4に示す。
(Example 3, Comparative Examples 5 and 6)
The carrier concentration of the GaAs substrate was 2 × 10 18 / cm 3 (Example 3), 7.5 × 10 17 / cm 3 (Comparative Example 5), and 3 × 10 18 / cm 3 (Comparative Example 6). A compound semiconductor substrate was manufactured under the same conditions as in Example 1, and the warpage was evaluated. Thereafter, a light emitting device was produced in the same manner, and the same characteristics as in Example 1 were measured, and the afterglow rate (light emission intensity) with respect to the energization time was calculated. The result is shown in FIG.
実施例3の化合物半導体基板の反りの大きさは−100μmであり、−500μmの比較例5や100μmの比較例6と異なり、実用上問題ない水準であることが判った。
また図4に示すように、GaAs基板のキャリア濃度を2×1018/cm3である実施例3の化合物半導体基板から作製された発光素子は、100hr通電後の残効率が90%であり、共に60%前後と劣化が激しい比較例5、6に比べ、十分に安定した発光素子であることがわかった。
The warpage of the compound semiconductor substrate of Example 3 was −100 μm, and it was found that the level was not problematic in practice, unlike Comparative Example 5 of −500 μm and Comparative Example 6 of 100 μm.
Further, as shown in FIG. 4, the light emitting device manufactured from the compound semiconductor substrate of Example 3 in which the carrier concentration of the GaAs substrate is 2 × 10 18 / cm 3 has a residual efficiency of 90% after 100 hr energization, Both were found to be sufficiently stable light-emitting elements as compared with Comparative Examples 5 and 6, which had a severe deterioration of around 60%.
以上のように、本発明のように、キャリア濃度が1〜2.5×1018/cm3であるGaAs基板を用い、かつダブルへテロ構造(AlGaInP)とGaAs基板との室温での格子不整合率が0%以上0.02%以下で格子定数が整合されるようにしてAlGaInPがエピタキシャル成長された発光素子(化合物半導体基板)であれば、従来のように、例えばエピタキシャル成長温度における上記の格子定数が整合するようにして形成された発光素子(化合物半導体基板)よりも、輝度やライフ等の特性が優れたものとすることができる。 As described above, as in the present invention, a GaAs substrate having a carrier concentration of 1 to 2.5 × 10 18 / cm 3 is used, and the lattice defect between the double heterostructure (AlGaInP) and the GaAs substrate at room temperature. In the case of a light emitting device (compound semiconductor substrate) in which AlGaInP is epitaxially grown so that the lattice constant is matched when the matching rate is 0% or more and 0.02% or less, for example, the above-described lattice constant at the epitaxial growth temperature is used. Thus, it is possible to make the characteristics such as luminance and life superior to those of a light emitting element (compound semiconductor substrate) formed so as to match.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
1、1’…本発明の化合物半導体基板、
2…GaAs基板、 3…ダブルへテロ構造、
4…下クラッド層、 5…活性層、 6…上クラッド層、
7…バッファ層、 8…電流拡散層、 9…DBR層、
10…本発明の発光素子、 11…コンタクト層、 12、13…電極。
1, 1 '... Compound semiconductor substrate of the present invention,
2 ...
4 ... lower cladding layer, 5 ... active layer, 6 ... upper cladding layer,
7 ... Buffer layer, 8 ... Current diffusion layer, 9 ... DBR layer,
DESCRIPTION OF
Claims (10)
前記ダブルへテロ構造を構成する各層は、前記GaAs基板に対して、室温での格子不整合率が0%以上0.02%以下であるように格子定数が整合され、かつ前記GaAs基板のキャリア濃度が1〜2.5×1018/cm3であり、
前記化合物半導体基板の反りの大きさが、−50〜−400μmであることを特徴とする化合物半導体基板。 At least, on a GaAs substrate (Al x Ga 1-x) y In 1-y P ( However, 0 <x <1,0 <y <1) GaP current spreading layer heterostructure and is epitaxially grown to a double consisting and A compound semiconductor substrate on which is formed,
Each layer constituting the double hetero structure has a lattice constant matched to the GaAs substrate so that a lattice mismatch rate at room temperature is 0% or more and 0.02% or less, and the carrier of the GaAs substrate. concentration 1~2.5 × 10 18 / cm 3 der is,
The compound semiconductor substrate is characterized in that the warpage of the compound semiconductor substrate is −50 to −400 μm .
前記GaAs基板にキャリア濃度が1〜2.5×1018/cm3のものを用い、かつ前記ダブルへテロ構造を構成する各層を、前記GaAs基板に対して、室温で格子不整合率が0%以上0.02%以下で格子定数が整合するように、前記xおよびyを調整して(AlxGa1−x)yIn1−yPをエピタキシャル成長させて形成させ、
前記化合物半導体基板の反りの大きさを、−50〜−400μmとすることを特徴とする化合物半導体基板の製造方法。 At least, on a GaAs substrate (Al x Ga 1-x) y In 1-y P ( However, 0 <x <1,0 <y <1) GaP current spreading layer heterostructure and is epitaxially grown to a double consisting and A method of manufacturing a compound semiconductor substrate on which is formed,
The GaAs substrate having a carrier concentration of 1 to 2.5 × 10 18 / cm 3 and each layer constituting the double heterostructure has a lattice mismatch rate of 0 with respect to the GaAs substrate at room temperature. (Al x Ga 1-x ) y In 1-y P is formed by epitaxial growth by adjusting the x and y so that the lattice constants are matched in the range of% to 0.02% ,
A method of manufacturing a compound semiconductor substrate, wherein the warpage of the compound semiconductor substrate is set to −50 to −400 μm .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008317224A JP5309949B2 (en) | 2008-12-12 | 2008-12-12 | Compound semiconductor substrate, light emitting element, compound semiconductor substrate manufacturing method, and light emitting element manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008317224A JP5309949B2 (en) | 2008-12-12 | 2008-12-12 | Compound semiconductor substrate, light emitting element, compound semiconductor substrate manufacturing method, and light emitting element manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010141201A JP2010141201A (en) | 2010-06-24 |
JP5309949B2 true JP5309949B2 (en) | 2013-10-09 |
Family
ID=42351058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008317224A Active JP5309949B2 (en) | 2008-12-12 | 2008-12-12 | Compound semiconductor substrate, light emitting element, compound semiconductor substrate manufacturing method, and light emitting element manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5309949B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012164847A1 (en) * | 2011-06-02 | 2012-12-06 | 信越半導体株式会社 | Compound semiconductor substrate, method for manufacturing same, and light emitting element using compound semiconductor substrate |
KR101393605B1 (en) * | 2012-08-01 | 2014-05-09 | 광전자 주식회사 | AlGaInP light emitting diode with rough GaN layer |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2642404B2 (en) * | 1988-05-13 | 1997-08-20 | 株式会社東芝 | Manufacturing method of semiconductor laser |
JP3635757B2 (en) * | 1995-12-28 | 2005-04-06 | 昭和電工株式会社 | AlGaInP light emitting diode |
JP2007214597A (en) * | 1999-06-09 | 2007-08-23 | Toshiba Corp | Semiconductor light emitting element |
-
2008
- 2008-12-12 JP JP2008317224A patent/JP5309949B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010141201A (en) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8829489B2 (en) | Nitride semiconductor template and light-emitting diode | |
US6495894B2 (en) | Photonic device, a substrate for fabricating a photonic device, a method for fabricating the photonic device and a method for manufacturing the photonic device-fabricating substrate | |
US8664663B2 (en) | Nitride semiconductor template and light-emitting diode including oxygen-doped layer and silicon-doped layer formed on the oxygen-doped layer | |
JP4510931B2 (en) | Nitride-based semiconductor light-emitting device and manufacturing method thereof | |
JP6328557B2 (en) | Aluminum nitride substrate and group III nitride laminate | |
JP6573076B2 (en) | UV light emitting device | |
JP4529846B2 (en) | III-V nitride semiconductor substrate and method for manufacturing the same | |
JP5559814B2 (en) | Nitride-based semiconductor light-emitting diode and manufacturing method thereof | |
TW202023066A (en) | Group iii nitride semiconductor light emitting element and method for producing same | |
US20160087153A1 (en) | ACTIVE REGION CONTAINING NANODOTS (ALSO REFERRED TO AS "QUANTUM DOTS") IN MOTHER CRYSTAL FORMED OF ZINC BLENDE-TYPE (ALSO REFERRED TO AS "CUBIC CRYSTAL-TYPE") AlyInxGal-y-xN CRYSTAL(Y . 0, X>0) GROWN ON Si SUBSTRATE, AND LIGHTEMITTING DEVICE USING THE SAME (LED AND LD) | |
JP7260089B2 (en) | nitride semiconductor | |
JP5309949B2 (en) | Compound semiconductor substrate, light emitting element, compound semiconductor substrate manufacturing method, and light emitting element manufacturing method | |
JP6649693B2 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
JP5768879B2 (en) | COMPOUND SEMICONDUCTOR SUBSTRATE, ITS MANUFACTURING METHOD, AND LIGHT EMITTING DEVICE USING THE COMPOUND SEMICONDUCTOR SUBSTRATE | |
JP7455255B2 (en) | Ultraviolet light emitting device and its manufacturing method | |
US9142622B2 (en) | Method of growing nitride semiconductor layer, nitride semiconductor device, and method of fabricating the same | |
KR102062382B1 (en) | Semiconductor device and method for fabricating the same | |
JP2004087762A (en) | Nitride-based semiconductor light emitting device | |
JP7133786B2 (en) | III-nitride semiconductor and manufacturing method thereof | |
JP2009212112A (en) | Epitaxial wafer | |
JP2010278262A (en) | Manufacturing method of epitaxial wafer for light emitting diode | |
JP2011198807A (en) | Compound semiconductor substrate, light emitting element, method of manufacturing compound semiconductor substrate, and method of manufacturing light emitting element | |
JP2010141195A (en) | Compound semiconductor substrate, light emitting element, method of manufacturing the compound semiconductor substrate, and method of manufacturing the light emitting element | |
TWI596797B (en) | Gallium nitride-based crystal and semiconductor device manufacturing method, and light-emitting device and method of manufacturing the light-emitting device | |
JP5326538B2 (en) | Compound semiconductor substrate, light emitting element, compound semiconductor substrate manufacturing method, and light emitting element manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120828 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130322 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130617 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5309949 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |