JP5304033B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5304033B2 JP5304033B2 JP2008146619A JP2008146619A JP5304033B2 JP 5304033 B2 JP5304033 B2 JP 5304033B2 JP 2008146619 A JP2008146619 A JP 2008146619A JP 2008146619 A JP2008146619 A JP 2008146619A JP 5304033 B2 JP5304033 B2 JP 5304033B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- semiconductor device
- manufacturing
- silane compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 190
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 125
- 238000000034 method Methods 0.000 claims abstract description 192
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 186
- -1 silane compound Chemical class 0.000 claims abstract description 110
- 229910000077 silane Inorganic materials 0.000 claims abstract description 106
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 238000010894 electron beam technology Methods 0.000 claims abstract description 54
- 238000001312 dry etching Methods 0.000 claims abstract description 47
- 239000011810 insulating material Substances 0.000 claims abstract description 12
- 238000005498 polishing Methods 0.000 claims description 46
- 239000012298 atmosphere Substances 0.000 claims description 45
- 239000007789 gas Substances 0.000 claims description 26
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 21
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 20
- 238000004528 spin coating Methods 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 239000001307 helium Substances 0.000 claims description 12
- 229910052734 helium Inorganic materials 0.000 claims description 12
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 12
- 229910052786 argon Inorganic materials 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- 239000001257 hydrogen Substances 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 82
- 229910008051 Si-OH Inorganic materials 0.000 abstract description 50
- 229910006358 Si—OH Inorganic materials 0.000 abstract description 50
- 230000002209 hydrophobic effect Effects 0.000 abstract 1
- 239000011229 interlayer Substances 0.000 description 107
- 239000010410 layer Substances 0.000 description 79
- 230000008439 repair process Effects 0.000 description 53
- 239000010949 copper Substances 0.000 description 49
- 230000004888 barrier function Effects 0.000 description 36
- 229910052751 metal Inorganic materials 0.000 description 35
- 239000002184 metal Substances 0.000 description 35
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 26
- 229910052753 mercury Inorganic materials 0.000 description 26
- 230000015572 biosynthetic process Effects 0.000 description 25
- 239000000523 sample Substances 0.000 description 24
- 229920002120 photoresistant polymer Polymers 0.000 description 22
- 239000000463 material Substances 0.000 description 21
- 239000000243 solution Substances 0.000 description 19
- 238000011156 evaluation Methods 0.000 description 18
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 16
- 238000009833 condensation Methods 0.000 description 14
- 230000005494 condensation Effects 0.000 description 14
- 239000011248 coating agent Substances 0.000 description 13
- 238000000576 coating method Methods 0.000 description 13
- 238000004544 sputter deposition Methods 0.000 description 13
- 230000001678 irradiating effect Effects 0.000 description 12
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 12
- 230000001133 acceleration Effects 0.000 description 11
- 150000001875 compounds Chemical class 0.000 description 11
- 238000005530 etching Methods 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 11
- 239000002243 precursor Substances 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 238000004380 ashing Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 10
- 239000012299 nitrogen atmosphere Substances 0.000 description 10
- 238000011084 recovery Methods 0.000 description 10
- 239000000126 substance Substances 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 239000002585 base Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910002808 Si–O–Si Inorganic materials 0.000 description 6
- 239000012300 argon atmosphere Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- CPUDPFPXCZDNGI-UHFFFAOYSA-N triethoxy(methyl)silane Chemical compound CCO[Si](C)(OCC)OCC CPUDPFPXCZDNGI-UHFFFAOYSA-N 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- NTIZESTWPVYFNL-UHFFFAOYSA-N Methyl isobutyl ketone Chemical compound CC(C)CC(C)=O NTIZESTWPVYFNL-UHFFFAOYSA-N 0.000 description 5
- UIHCLUNTQKBZGK-UHFFFAOYSA-N Methyl isobutyl ketone Natural products CCC(C)C(C)=O UIHCLUNTQKBZGK-UHFFFAOYSA-N 0.000 description 5
- 229940043265 methyl isobutyl ketone Drugs 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000009832 plasma treatment Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- CSNNHWWHGAXBCP-UHFFFAOYSA-L Magnesium sulfate Chemical compound [Mg+2].[O-][S+2]([O-])([O-])[O-] CSNNHWWHGAXBCP-UHFFFAOYSA-L 0.000 description 4
- 230000032683 aging Effects 0.000 description 4
- 239000003513 alkali Substances 0.000 description 4
- 238000009835 boiling Methods 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- 235000019441 ethanol Nutrition 0.000 description 4
- VLKZOEOYAKHREP-UHFFFAOYSA-N n-Hexane Chemical group CCCCCC VLKZOEOYAKHREP-UHFFFAOYSA-N 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 150000004756 silanes Chemical class 0.000 description 4
- 238000001179 sorption measurement Methods 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- DENFJSAFJTVPJR-UHFFFAOYSA-N triethoxy(ethyl)silane Chemical compound CCO[Si](CC)(OCC)OCC DENFJSAFJTVPJR-UHFFFAOYSA-N 0.000 description 4
- QQQSFSZALRVCSZ-UHFFFAOYSA-N triethoxysilane Chemical compound CCO[SiH](OCC)OCC QQQSFSZALRVCSZ-UHFFFAOYSA-N 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- ZWEHNKRNPOVVGH-UHFFFAOYSA-N 2-Butanone Chemical compound CCC(C)=O ZWEHNKRNPOVVGH-UHFFFAOYSA-N 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- DNIAPMSPPWPWGF-UHFFFAOYSA-N Propylene glycol Chemical compound CC(O)CO DNIAPMSPPWPWGF-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- DKGAVHZHDRPRBM-UHFFFAOYSA-N Tert-Butanol Chemical group CC(C)(C)O DKGAVHZHDRPRBM-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- BTHCBXJLLCHNMS-UHFFFAOYSA-N acetyloxysilicon Chemical compound CC(=O)O[Si] BTHCBXJLLCHNMS-UHFFFAOYSA-N 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 3
- LLFPRAAWYLMXJE-UHFFFAOYSA-N 2,2-bis(triethylsilyl)acetamide Chemical compound CC[Si](CC)(CC)C(C(N)=O)[Si](CC)(CC)CC LLFPRAAWYLMXJE-UHFFFAOYSA-N 0.000 description 2
- JESXATFQYMPTNL-UHFFFAOYSA-N 2-ethenylphenol Chemical compound OC1=CC=CC=C1C=C JESXATFQYMPTNL-UHFFFAOYSA-N 0.000 description 2
- KAKZBPTYRLMSJV-UHFFFAOYSA-N Butadiene Chemical group C=CC=C KAKZBPTYRLMSJV-UHFFFAOYSA-N 0.000 description 2
- GEXZUSWMGGSFGF-UHFFFAOYSA-N C(CC)C(C(=O)O[SiH3])(CCC)CCC Chemical compound C(CC)C(C(=O)O[SiH3])(CCC)CCC GEXZUSWMGGSFGF-UHFFFAOYSA-N 0.000 description 2
- QZTKHLISGWBZPS-UHFFFAOYSA-N C1(=CC=CC=C1)CCC(=O)O[SiH3] Chemical compound C1(=CC=CC=C1)CCC(=O)O[SiH3] QZTKHLISGWBZPS-UHFFFAOYSA-N 0.000 description 2
- YYOUFVCRUUUMBO-UHFFFAOYSA-N C=1C=CC=CC=1C(C(=O)O[SiH3])C1=CC=CC=C1 Chemical compound C=1C=CC=CC=1C(C(=O)O[SiH3])C1=CC=CC=C1 YYOUFVCRUUUMBO-UHFFFAOYSA-N 0.000 description 2
- BKRNLNVWJBJOEO-UHFFFAOYSA-N CC(=O)O[Si](C)(C)OC(=O)CC1=CC=CC=C1 Chemical class CC(=O)O[Si](C)(C)OC(=O)CC1=CC=CC=C1 BKRNLNVWJBJOEO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 2
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 2
- LRHPLDYGYMQRHN-UHFFFAOYSA-N N-Butanol Chemical compound CCCCO LRHPLDYGYMQRHN-UHFFFAOYSA-N 0.000 description 2
- IGFHQQFPSIBGKE-UHFFFAOYSA-N Nonylphenol Natural products CCCCCCCCCC1=CC=C(O)C=C1 IGFHQQFPSIBGKE-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- GJWAPAVRQYYSTK-UHFFFAOYSA-N [(dimethyl-$l^{3}-silanyl)amino]-dimethylsilicon Chemical compound C[Si](C)N[Si](C)C GJWAPAVRQYYSTK-UHFFFAOYSA-N 0.000 description 2
- VLFKGWCMFMCFRM-UHFFFAOYSA-N [diacetyloxy(phenyl)silyl] acetate Chemical compound CC(=O)O[Si](OC(C)=O)(OC(C)=O)C1=CC=CC=C1 VLFKGWCMFMCFRM-UHFFFAOYSA-N 0.000 description 2
- JLFZXEWJEUGNQC-UHFFFAOYSA-N [methyl-(silylamino)silyl]methane Chemical compound C[SiH](C)N[SiH3] JLFZXEWJEUGNQC-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- LJWBIAMZBJWAOW-UHFFFAOYSA-N benzhydryloxysilane Chemical compound C=1C=CC=CC=1C(O[SiH3])C1=CC=CC=C1 LJWBIAMZBJWAOW-UHFFFAOYSA-N 0.000 description 2
- ZKSSNJNAOXOHDW-UHFFFAOYSA-N benzyl(ethoxy)silane Chemical compound CCO[SiH2]CC1=CC=CC=C1 ZKSSNJNAOXOHDW-UHFFFAOYSA-N 0.000 description 2
- MVJXPNHSFZSFKK-UHFFFAOYSA-N benzyl(methoxy)silane Chemical compound CO[SiH2]CC1=CC=CC=C1 MVJXPNHSFZSFKK-UHFFFAOYSA-N 0.000 description 2
- SIOVKLKJSOKLIF-UHFFFAOYSA-N bis(trimethylsilyl)acetamide Chemical compound C[Si](C)(C)OC(C)=N[Si](C)(C)C SIOVKLKJSOKLIF-UHFFFAOYSA-N 0.000 description 2
- 238000006482 condensation reaction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000004132 cross linking Methods 0.000 description 2
- JHIVVAPYMSGYDF-UHFFFAOYSA-N cyclohexanone Chemical compound O=C1CCCCC1 JHIVVAPYMSGYDF-UHFFFAOYSA-N 0.000 description 2
- DIOQZVSQGTUSAI-UHFFFAOYSA-N decane Chemical compound CCCCCCCCCC DIOQZVSQGTUSAI-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- DGXPASZXUJQWLQ-UHFFFAOYSA-N diethyl(methoxy)silane Chemical compound CC[SiH](CC)OC DGXPASZXUJQWLQ-UHFFFAOYSA-N 0.000 description 2
- DVYUOQXRGHUWKE-UHFFFAOYSA-N dimethyl(2-phenylethoxy)silane Chemical compound C[SiH](C)OCCC1=CC=CC=C1 DVYUOQXRGHUWKE-UHFFFAOYSA-N 0.000 description 2
- XSAUEOCQIPDIQK-UHFFFAOYSA-N ethoxy(diethyl)silane Chemical compound CCO[SiH](CC)CC XSAUEOCQIPDIQK-UHFFFAOYSA-N 0.000 description 2
- DRUOQOFQRYFQGB-UHFFFAOYSA-N ethoxy(dimethyl)silicon Chemical compound CCO[Si](C)C DRUOQOFQRYFQGB-UHFFFAOYSA-N 0.000 description 2
- FJKCDSVHCNEOOS-UHFFFAOYSA-N ethoxy(diphenyl)silane Chemical compound C=1C=CC=CC=1[SiH](OCC)C1=CC=CC=C1 FJKCDSVHCNEOOS-UHFFFAOYSA-N 0.000 description 2
- WPQJZUITFQDUQP-UHFFFAOYSA-N ethoxy(dipropyl)silane Chemical compound CCC[SiH](CCC)OCC WPQJZUITFQDUQP-UHFFFAOYSA-N 0.000 description 2
- DFJDZTPFNSXNAX-UHFFFAOYSA-N ethoxy(triethyl)silane Chemical compound CCO[Si](CC)(CC)CC DFJDZTPFNSXNAX-UHFFFAOYSA-N 0.000 description 2
- RSIHJDGMBDPTIM-UHFFFAOYSA-N ethoxy(trimethyl)silane Chemical compound CCO[Si](C)(C)C RSIHJDGMBDPTIM-UHFFFAOYSA-N 0.000 description 2
- ZVJXKUWNRVOUTI-UHFFFAOYSA-N ethoxy(triphenyl)silane Chemical compound C=1C=CC=CC=1[Si](C=1C=CC=CC=1)(OCC)C1=CC=CC=C1 ZVJXKUWNRVOUTI-UHFFFAOYSA-N 0.000 description 2
- STBFUFDKXHQVMJ-UHFFFAOYSA-N ethoxy(tripropyl)silane Chemical compound CCC[Si](CCC)(CCC)OCC STBFUFDKXHQVMJ-UHFFFAOYSA-N 0.000 description 2
- ADLWTVQIBZEAGJ-UHFFFAOYSA-N ethoxy-methyl-diphenylsilane Chemical compound C=1C=CC=CC=1[Si](C)(OCC)C1=CC=CC=C1 ADLWTVQIBZEAGJ-UHFFFAOYSA-N 0.000 description 2
- SBRXLTRZCJVAPH-UHFFFAOYSA-N ethyl(trimethoxy)silane Chemical compound CC[Si](OC)(OC)OC SBRXLTRZCJVAPH-UHFFFAOYSA-N 0.000 description 2
- 125000000524 functional group Chemical group 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052943 magnesium sulfate Inorganic materials 0.000 description 2
- 235000019341 magnesium sulphate Nutrition 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- MDLRQEHNDJOFQN-UHFFFAOYSA-N methoxy(dimethyl)silicon Chemical compound CO[Si](C)C MDLRQEHNDJOFQN-UHFFFAOYSA-N 0.000 description 2
- QDVXOTZUGXHBAO-UHFFFAOYSA-N methoxy(dipropyl)silane Chemical compound CCC[SiH](OC)CCC QDVXOTZUGXHBAO-UHFFFAOYSA-N 0.000 description 2
- POPACFLNWGUDSR-UHFFFAOYSA-N methoxy(trimethyl)silane Chemical compound CO[Si](C)(C)C POPACFLNWGUDSR-UHFFFAOYSA-N 0.000 description 2
- BKXVGDZNDSIUAI-UHFFFAOYSA-N methoxy(triphenyl)silane Chemical compound C=1C=CC=CC=1[Si](C=1C=CC=CC=1)(OC)C1=CC=CC=C1 BKXVGDZNDSIUAI-UHFFFAOYSA-N 0.000 description 2
- FUMSHFZKHQOOIX-UHFFFAOYSA-N methoxy(tripropyl)silane Chemical compound CCC[Si](CCC)(CCC)OC FUMSHFZKHQOOIX-UHFFFAOYSA-N 0.000 description 2
- REQXNMOSXYEQLM-UHFFFAOYSA-N methoxy-dimethyl-phenylsilane Chemical compound CO[Si](C)(C)C1=CC=CC=C1 REQXNMOSXYEQLM-UHFFFAOYSA-N 0.000 description 2
- ALPYWOWTSPQXHR-UHFFFAOYSA-N methoxy-methyl-diphenylsilane Chemical compound C=1C=CC=CC=1[Si](C)(OC)C1=CC=CC=C1 ALPYWOWTSPQXHR-UHFFFAOYSA-N 0.000 description 2
- BFXIKLCIZHOAAZ-UHFFFAOYSA-N methyltrimethoxysilane Chemical compound CO[Si](C)(OC)OC BFXIKLCIZHOAAZ-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- SNQQPOLDUKLAAF-UHFFFAOYSA-N nonylphenol Chemical compound CCCCCCCCCC1=CC=CC=C1O SNQQPOLDUKLAAF-UHFFFAOYSA-N 0.000 description 2
- 150000003961 organosilicon compounds Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- BDERNNFJNOPAEC-UHFFFAOYSA-N propan-1-ol Chemical compound CCCO BDERNNFJNOPAEC-UHFFFAOYSA-N 0.000 description 2
- FZHAPNGMFPVSLP-UHFFFAOYSA-N silanamine Chemical class [SiH3]N FZHAPNGMFPVSLP-UHFFFAOYSA-N 0.000 description 2
- YFUOHLRSTYVNKU-UHFFFAOYSA-N silyl 2,2,2-triphenylacetate Chemical compound C1(=CC=CC=C1)C(C(=O)O[SiH3])(C1=CC=CC=C1)C1=CC=CC=C1 YFUOHLRSTYVNKU-UHFFFAOYSA-N 0.000 description 2
- ZCERHNFXRWHACE-UHFFFAOYSA-N silyl 2-ethylbutanoate Chemical compound C(C)C(C(=O)O[SiH3])CC ZCERHNFXRWHACE-UHFFFAOYSA-N 0.000 description 2
- PODNTAGUZUBQSO-UHFFFAOYSA-N silyl 2-propylpentanoate Chemical compound C(CC)C(C(=O)O[SiH3])CCC PODNTAGUZUBQSO-UHFFFAOYSA-N 0.000 description 2
- NLBUAIWOGVOKEC-UHFFFAOYSA-N silyl 3,3-diphenylpropanoate Chemical compound C=1C=CC=CC=1C(CC(=O)O[SiH3])C1=CC=CC=C1 NLBUAIWOGVOKEC-UHFFFAOYSA-N 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 150000005622 tetraalkylammonium hydroxides Chemical class 0.000 description 2
- JCVQKRGIASEUKR-UHFFFAOYSA-N triethoxy(phenyl)silane Chemical compound CCO[Si](OCC)(OCC)C1=CC=CC=C1 JCVQKRGIASEUKR-UHFFFAOYSA-N 0.000 description 2
- NBXZNTLFQLUFES-UHFFFAOYSA-N triethoxy(propyl)silane Chemical compound CCC[Si](OCC)(OCC)OCC NBXZNTLFQLUFES-UHFFFAOYSA-N 0.000 description 2
- HUZZQXYTKNNCOU-UHFFFAOYSA-N triethyl(methoxy)silane Chemical compound CC[Si](CC)(CC)OC HUZZQXYTKNNCOU-UHFFFAOYSA-N 0.000 description 2
- AAURKQPZJJMXER-UHFFFAOYSA-N triethylsilyl acetate Chemical compound CC[Si](CC)(CC)OC(C)=O AAURKQPZJJMXER-UHFFFAOYSA-N 0.000 description 2
- ZNOCGWVLWPVKAO-UHFFFAOYSA-N trimethoxy(phenyl)silane Chemical compound CO[Si](OC)(OC)C1=CC=CC=C1 ZNOCGWVLWPVKAO-UHFFFAOYSA-N 0.000 description 2
- HQYALQRYBUJWDH-UHFFFAOYSA-N trimethoxy(propyl)silane Chemical compound CCC[Si](OC)(OC)OC HQYALQRYBUJWDH-UHFFFAOYSA-N 0.000 description 2
- BPSIOYPQMFLKFR-UHFFFAOYSA-N trimethoxy-[3-(oxiran-2-ylmethoxy)propyl]silane Chemical compound CO[Si](OC)(OC)CCCOCC1CO1 BPSIOYPQMFLKFR-UHFFFAOYSA-N 0.000 description 2
- YUYCVXFAYWRXLS-UHFFFAOYSA-N trimethoxysilane Chemical compound CO[SiH](OC)OC YUYCVXFAYWRXLS-UHFFFAOYSA-N 0.000 description 2
- QHUNJMXHQHHWQP-UHFFFAOYSA-N trimethylsilyl acetate Chemical compound CC(=O)O[Si](C)(C)C QHUNJMXHQHHWQP-UHFFFAOYSA-N 0.000 description 2
- ARXJGSRGQADJSQ-UHFFFAOYSA-N 1-methoxypropan-2-ol Chemical compound COCC(C)O ARXJGSRGQADJSQ-UHFFFAOYSA-N 0.000 description 1
- AFXQOXNRTJFOJV-UHFFFAOYSA-N 2,3,4-triethylphenol Chemical compound CCC1=CC=C(O)C(CC)=C1CC AFXQOXNRTJFOJV-UHFFFAOYSA-N 0.000 description 1
- RLEWTHFVGOXXTN-UHFFFAOYSA-N 2,3-diethylphenol Chemical compound CCC1=CC=CC(O)=C1CC RLEWTHFVGOXXTN-UHFFFAOYSA-N 0.000 description 1
- XNWFRZJHXBZDAG-UHFFFAOYSA-N 2-METHOXYETHANOL Chemical compound COCCO XNWFRZJHXBZDAG-UHFFFAOYSA-N 0.000 description 1
- QIRNGVVZBINFMX-UHFFFAOYSA-N 2-allylphenol Chemical compound OC1=CC=CC=C1CC=C QIRNGVVZBINFMX-UHFFFAOYSA-N 0.000 description 1
- ZNQVEEAIQZEUHB-UHFFFAOYSA-N 2-ethoxyethanol Chemical compound CCOCCO ZNQVEEAIQZEUHB-UHFFFAOYSA-N 0.000 description 1
- QTWJRLJHJPIABL-UHFFFAOYSA-N 2-methylphenol;3-methylphenol;4-methylphenol Chemical compound CC1=CC=C(O)C=C1.CC1=CC=CC(O)=C1.CC1=CC=CC=C1O QTWJRLJHJPIABL-UHFFFAOYSA-N 0.000 description 1
- LCHYEKKJCUJAKN-UHFFFAOYSA-N 2-propylphenol Chemical compound CCCC1=CC=CC=C1O LCHYEKKJCUJAKN-UHFFFAOYSA-N 0.000 description 1
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 239000004254 Ammonium phosphate Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 229910000148 ammonium phosphate Inorganic materials 0.000 description 1
- 235000019289 ammonium phosphates Nutrition 0.000 description 1
- 125000001797 benzyl group Chemical group [H]C1=C([H])C([H])=C(C([H])=C1[H])C([H])([H])* 0.000 description 1
- 235000010290 biphenyl Nutrition 0.000 description 1
- 239000004305 biphenyl Substances 0.000 description 1
- 125000006267 biphenyl group Chemical group 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229930003836 cresol Natural products 0.000 description 1
- MNNHAPBLZZVQHP-UHFFFAOYSA-N diammonium hydrogen phosphate Chemical compound [NH4+].[NH4+].OP([O-])([O-])=O MNNHAPBLZZVQHP-UHFFFAOYSA-N 0.000 description 1
- 125000004177 diethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 125000000118 dimethyl group Chemical group [H]C([H])([H])* 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- PYGSKMBEVAICCR-UHFFFAOYSA-N hexa-1,5-diene Chemical group C=CCCC=C PYGSKMBEVAICCR-UHFFFAOYSA-N 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 230000007062 hydrolysis Effects 0.000 description 1
- 238000006460 hydrolysis reaction Methods 0.000 description 1
- WGCNASOHLSPBMP-UHFFFAOYSA-N hydroxyacetaldehyde Natural products OCC=O WGCNASOHLSPBMP-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 125000000959 isobutyl group Chemical group [H]C([H])([H])C([H])(C([H])([H])[H])C([H])([H])* 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- TVMXDCGIABBOFY-UHFFFAOYSA-N octane Chemical compound CCCCCCCC TVMXDCGIABBOFY-UHFFFAOYSA-N 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 150000002989 phenols Chemical class 0.000 description 1
- ZUOUZKKEUPVFJK-UHFFFAOYSA-N phenylbenzene Natural products C1=CC=CC=C1C1=CC=CC=C1 ZUOUZKKEUPVFJK-UHFFFAOYSA-N 0.000 description 1
- 125000000286 phenylethyl group Chemical group [H]C1=C([H])C([H])=C(C([H])=C1[H])C([H])([H])C([H])([H])* 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- LLHKCFNBLRBOGN-UHFFFAOYSA-N propylene glycol methyl ether acetate Chemical compound COCC(C)OC(C)=O LLHKCFNBLRBOGN-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
本発明は、半導体装置の製造方法に係り、特に、シリカ系絶縁膜を加工する工程を有する半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device including a step of processing a silica-based insulating film.
半導体集積回路の集積度の増加及び素子密度の向上に伴い、半導体素子の多層化への要求が高まっている。一方、高集積化に伴い配線間隔は狭くなり、配線間の容量増大による配線遅延が問題となってきている。 With the increase in the degree of integration of semiconductor integrated circuits and the increase in element density, there is an increasing demand for multilayer semiconductor elements. On the other hand, with high integration, the wiring interval is narrowed, and wiring delay due to increased capacitance between wirings has become a problem.
配線遅延Tは、配線抵抗及び配線間の容量により影響を受け、配線抵抗をR、配線間の容量をCとすると、
T ∝ CR
として表される。この式において、配線間隔をd、電極面積(対向する配線の側面の面積)をS、配線間に設けられている絶縁材料の誘電率をεr、真空誘電率をε0と表すと、配線間の容量Cは、
C =ε0εrS/d
として表される。したがって、配線遅延を小さくするには、絶縁膜の低誘電率化が有効な手段となる。
The wiring delay T is affected by the wiring resistance and the capacitance between the wirings. When the wiring resistance is R and the capacitance between the wirings is C,
T ∝ CR
Represented as: In this equation, when the wiring interval is represented by d, the electrode area (side area of the facing wiring) is represented by S, the dielectric constant of the insulating material provided between the wirings is represented by ε r , and the vacuum dielectric constant is represented by ε 0. The capacity C between
C = ε 0 ε r S / d
Represented as: Therefore, reducing the dielectric constant of the insulating film is an effective means for reducing the wiring delay.
従来、絶縁材料としては、二酸化珪素(SiO2)、窒化珪素(SiN)、燐珪酸ガラス(PSG)等の無機膜或いはポリイミドなどの有機系高分子が用いられてきた。しかしながら、半導体デバイスで最も用いられているCVD−SiO2膜の誘電率は約4程度である。また、低誘電率CVD膜として検討されているSiOF膜は誘電率約3.3〜3.5であるが、吸湿性が高く、吸湿に伴って誘電率が上昇してしまう。 Conventionally, as an insulating material, an inorganic film such as silicon dioxide (SiO 2 ), silicon nitride (SiN), phosphosilicate glass (PSG), or an organic polymer such as polyimide has been used. However, the dielectric constant of the CVD-SiO 2 film most used in semiconductor devices is about 4. Moreover, although the SiOF film | membrane currently examined as a low dielectric constant CVD film | membrane has a dielectric constant of about 3.3-3.5, a hygroscopic property is high and a dielectric constant will raise with moisture absorption.
さらに、近年、比誘電率が更に低い絶縁材料として、多孔質絶縁膜が注目されている。多孔質絶縁膜は、加熱により蒸発または分解する有機樹脂などを低誘電率被膜形成用材料に添加して、成膜時の加熱によりこれを蒸発又は分解して多孔質化するものである。 Furthermore, in recent years, a porous insulating film has attracted attention as an insulating material having a lower relative dielectric constant. The porous insulating film is obtained by adding an organic resin or the like that evaporates or decomposes by heating to a material for forming a low dielectric constant film, and evaporates or decomposes it by heating at the time of film formation to make it porous.
シリカ系の絶縁膜、特に多孔質絶縁膜は、多層配線を形成する工程において加工ダメージを受け、実効的な誘電率が上昇することがあった。これに対しては、ドライエッチング後の層間絶縁膜の表面をシラザン化合物で表面処理をした後に減圧乾燥をすることにより、ダメージ層の回復を行う方法が提案されている。また、シラザン或いはアルコキシシランやアセトキシシラン等のシラン化合物を絶縁膜に処理することにより、ダメージ層の回復を行う方法が提案されている。
しかしながら、本願発明者等が検討を行ったところ、加工後の絶縁膜の誘電率は、表面処理の直後には回復されるものの、1週間程度の大気放置で再び上昇することが判明した。 However, as a result of studies by the inventors of the present application, it has been found that the dielectric constant of the processed insulating film is recovered immediately after the surface treatment, but rises again after being left in the atmosphere for about one week.
本発明の目的は、シリカ系絶縁膜を用いた半導体装置の製造方法に関し、シリカ系絶縁膜の加工ダメージに起因する誘電率の増加を回復しうるとともに、大気放置による誘電率の増加を防止しうる半導体装置の製造方法を提供することにある。 An object of the present invention relates to a method of manufacturing a semiconductor device using a silica-based insulating film, and can recover an increase in dielectric constant due to processing damage of the silica-based insulating film and prevent an increase in dielectric constant due to leaving in the atmosphere. Another object of the present invention is to provide a method for manufacturing a semiconductor device.
実施形態の一観点によれば、半導体基板上に、シリカ系の絶縁材料の絶縁膜を形成する工程と、前記絶縁膜を加工する工程と、加工した前記絶縁膜にシラン化合物を作用させることにより、疎水化する工程と、前記絶縁膜を疎水化する工程の後、前記絶縁膜に光照射又は電子線照射を行う工程とを有する半導体装置の製造方法が提供される。 According to one aspect of the embodiment, a step of forming an insulating film of a silica-based insulating material on a semiconductor substrate, a step of processing the insulating film, and a silane compound acting on the processed insulating film There is provided a method for manufacturing a semiconductor device , comprising a step of hydrophobizing and a step of performing light irradiation or electron beam irradiation on the insulating film after the step of hydrophobizing the insulating film.
また、実施形態の他の一観点によれば、半導体基板上に、シリカ系の絶縁材料の絶縁膜を形成する工程と、前記絶縁膜に、ドライエッチングにより開口部を形成する工程と、前記開口部が形成された前記絶縁膜上に、導電膜を形成する工程と、前記絶縁膜上の導電膜を研磨により除去し、前記開口部内に埋め込まれた前記導電膜を含む配線を形成する工程とを有し、前記開口部を形成する工程と前記導電膜を形成する工程との間、及び前記配線を形成する工程の後の少なくとも一方に、前記絶縁膜にシラン化合物を作用させることにより疎水化する工程と、前記絶縁膜を疎水化する工程の後、前記絶縁膜に光照射又は電子線照射を行う工程とを更に有する半導体装置の製造方法が提供される。
According to another aspect of the embodiment, a step of forming an insulating film of a silica-based insulating material on a semiconductor substrate, a step of forming an opening in the insulating film by dry etching, and the opening Forming a conductive film on the insulating film in which the portion is formed, removing the conductive film on the insulating film by polishing, and forming a wiring including the conductive film embedded in the opening; And hydrophobizing the insulating film by acting a silane compound between at least one of the step of forming the opening and the step of forming the conductive film and after the step of forming the wiring. There is provided a method for manufacturing a semiconductor device, further comprising a step of performing a light irradiation or an electron beam irradiation on the insulating film after the step of hydrophobizing the insulating film.
開示の半導体装置の製造方法によれば、加工ダメージによる絶縁膜の誘電率の増加を回復させるとともに、大気放置による誘電率の増加を防止することができる。これにより、低誘電率で信頼性の高い絶縁膜を得ることができる。また、この絶縁膜を例えば多層配線構造の層間絶縁膜に適用することにより、半導体装置の応答速度を高速化することができる。 According to the disclosed method for manufacturing a semiconductor device, an increase in the dielectric constant of the insulating film due to processing damage can be recovered, and an increase in the dielectric constant due to leaving in the atmosphere can be prevented. Thereby, an insulating film having a low dielectric constant and high reliability can be obtained. Further, by applying this insulating film to, for example, an interlayer insulating film having a multilayer wiring structure, the response speed of the semiconductor device can be increased.
[第1実施形態]
本発明の第1実施形態による半導体装置の製造方法について図1乃至図3を用いて説明する。
[First Embodiment]
A method of manufacturing a semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS.
図1は本実施形態による半導体装置の製造方法を示すフローチャート、図2及び図3は本実施形態による半導体装置の製造方法を示す工程断面図である。 FIG. 1 is a flowchart showing a method for manufacturing a semiconductor device according to the present embodiment, and FIGS. 2 and 3 are process cross-sectional views showing the method for manufacturing a semiconductor device according to the present embodiment.
本実施形態による半導体装置の製造方法は、図1に示すように、シリカ系絶縁膜を堆積するステップ(ステップS11)と、シリカ系絶縁膜をパターニングするステップ(ステップS12)と、プラズマ処理により側壁堆積物を除去するステップ(ステップS13)と、シラン化合物によりドライエッチングのダメージを修復するステップ(ステップS14)と、光照射又は電子線照射によりSi−OHの縮合処理を行うステップ(ステップS15)とを有している。 As shown in FIG. 1, the semiconductor device manufacturing method according to the present embodiment includes a step of depositing a silica-based insulating film (step S11), a step of patterning the silica-based insulating film (step S12), and a side wall by plasma processing. A step of removing deposits (step S13), a step of repairing dry etching damage with a silane compound (step S14), a step of performing a condensation process of Si—OH by light irradiation or electron beam irradiation (step S15), have.
以下、各ステップについて、図2及び図3を用いて詳細に説明する。 Hereinafter, each step will be described in detail with reference to FIGS. 2 and 3.
まず、下地基板100上に、シリカ系の絶縁膜102を形成する(ステップS11)。なお、下地基板100とは、シリコン基板などの半導体基板そのもののみならず、MISトランジスタその他の素子や1層又は2層以上の配線層が形成された半導体基板をも含むものである。
First, a silica-based
シリカ系の絶縁膜102としては、例えば、プラズマSiO2膜,プラズマSiN膜,プラズマSiC:H膜,プラズマSiC:O:H膜,プラズマSiC:H:N膜,プラズマSiOC膜などのプラズマCVD膜、有機SOG膜,多孔質シリカなどの塗布型絶縁膜などを適用することができる。なお、SiC:H膜とは、SiC膜中にH(水素)を存在させてなる膜である。SiC:O:H膜とは、SiC膜中にO(酸素)とH(水素)とを存在させてなる膜である。SiC:H:N膜とは、SiC膜中にH(水素)とN(窒素)を存在させてなる膜である。これらのうち、材料単体の誘電率が低いという観点では、多孔質シリカなどの塗布型絶縁膜が好ましい。
Examples of the silica-based
多孔質シリカとしては、例えば有機SOGに熱分解性樹脂などを添加し、加熱により熱分解させることにより空孔を形成するテンプレートタイプと、アルカリ中でシリカ粒子を形成し、粒子間の間隙を利用して空孔を形成したノンテンプレートタイプとが挙げられる。このうち、微細な空孔を均一に形成できるノンプレートタイプが好適である。 As porous silica, for example, a thermal decomposable resin is added to organic SOG, and it is thermally decomposed by heating to form a void, and silica particles are formed in an alkali and the gap between the particles is used. And non-template type in which holes are formed. Among these, the non-plate type that can form fine pores uniformly is preferable.
ノンプレートタイプの多孔質シリカ材料としては、触媒化成工業社製のNCSシリーズ、JSR社製のLKDシリーズなどが挙げられる。 Examples of the non-plate type porous silica material include NCS series manufactured by Catalytic Chemical Industry Co., Ltd. and LKD series manufactured by JSR Co., Ltd.
また、その他のノンテンプレートタイプの多孔質シリカ材料としては、例えば、テトラアルキルアンモニウムハイドロオキサイド(TAAOH)の存在下で加水分解して得られる有機ケイ素化合物を含む液状組成物が好適である。この材料は、弾性率を10GPa以上且つ硬度を1GPa以上有しており、低誘電率と高強度の両立が可能である。有機ケイ素化合物としては、例えば、テトラアルコキシシラン、トリアルコキシシラン、メチルトリアルコキシシラン、エチルトリアルコキシシラン、プロピルトリアルコキシシラン,フェニルトリアルコキシシラン、ビニルトリアルコキシシラン、アリルトリアルコキシシラン、グリシジルトリアルコキシシラン、ジアルコキシシラン、ジメチルジアルコキシシラン、ジエチルジアルコキシシラン、ジプロピルジアルコキシシラン、ジフェニルジアルコキシシラン、ジビニルジアルコキシシラン、ジアリルジアルコキシシラン、ジグリシジルジアルコキシシラン、フェニルメチルジアルコキシシラン、フェニルエチルジアルコキシシラン、フェニルプロピルトリアルコキシシラン、フェニルビニルジアルコキシシラン、フェニルアリルジアルコキシシラン、フェニルグリシジルジアルコキシシラン、メチルビニルジアルコキシシラン、エチルビニルジアルコキシシラン、プロピルビニルジアルコキシシラン等を適用することができる。 As another non-template type porous silica material, for example, a liquid composition containing an organosilicon compound obtained by hydrolysis in the presence of tetraalkylammonium hydroxide (TAAOH) is suitable. This material has an elastic modulus of 10 GPa or more and a hardness of 1 GPa or more, and can achieve both low dielectric constant and high strength. Examples of the organosilicon compound include tetraalkoxysilane, trialkoxysilane, methyltrialkoxysilane, ethyltrialkoxysilane, propyltrialkoxysilane, phenyltrialkoxysilane, vinyltrialkoxysilane, allyltrialkoxysilane, and glycidyltrialkoxysilane. , Dialkoxysilane, dimethyl dialkoxysilane, diethyl dialkoxysilane, dipropyl dialkoxysilane, diphenyl dialkoxysilane, divinyl dialkoxysilane, diallyl dialkoxysilane, diglycidyl dialkoxysilane, phenylmethyl dialkoxysilane, phenylethyl Dialkoxysilane, phenylpropyltrialkoxysilane, phenylvinyldialkoxysilane, phenylallyldia Kokishishiran, phenyl glycidyl dialkoxysilane, can be applied methylvinyl dialkoxysilane, ethylvinyl dialkoxysilane, propyl vinyl dialkoxy silane.
塗布型多孔質シリカ膜の形成の際に用いる塗布溶液としては、多孔質被シリカ前駆体のシロキサン樹脂を溶解できれば特に限定されず、メチルアルコール,エチルアルコール,プロピルアルコール,イソプロピルアルコール,ブチルアルコール,イソブチルアルコール,tert−ブチルアルコールなどのアルコール系、フェノール,クレゾール,ジエチルフェノール,トリエチルフェノール,プロピルフェノール,ノニルフェノール,ビニルフェノール,アリルフェノール,ノニルフェノールなどのフェノール系、シクロヘキサノン,メチルイソブチルケトン,メチルエチルケトンなどのケトン系、メチルセロソルブ,エチルセロソルブなどのセロソルブ系、ヘキサン,オクタン,デカンなどの炭化水素系、プロピレングリコール,プロピレングリコールモノメチルエーテル,プロピレングリコールモノメチルエーテルアセテートなどのグリコール系などを適用することができる。 The coating solution used for forming the coating-type porous silica film is not particularly limited as long as it can dissolve the siloxane resin as the porous silica precursor, methyl alcohol, ethyl alcohol, propyl alcohol, isopropyl alcohol, butyl alcohol, isobutyl. Alcohols such as alcohol, tert-butyl alcohol, phenols such as phenol, cresol, diethylphenol, triethylphenol, propylphenol, nonylphenol, vinylphenol, allylphenol, nonylphenol, ketones such as cyclohexanone, methylisobutylketone, methylethylketone, Cellosolves such as methyl cellosolve and ethyl cellosolve, hydrocarbons such as hexane, octane and decane, propylene glycol, propylene Glycol monomethyl ether, or the like can be used glycol such as propylene glycol monomethyl ether acetate.
また、塗布型の絶縁材料を用いた絶縁膜は、例えば、上記絶縁材料を下地基板上に塗布する工程と、下地基板を80〜350℃の温度で加熱処理する工程と、下地基板を350〜450℃の温度でキュアする工程とにより形成することができる。なお、基板を80〜350℃の温度で加熱処理する工程及び基板を350〜450℃の温度でキュアする工程は、酸素濃度が100ppm以下の不活性ガス雰囲気中で行うことが望ましい。これは、絶縁膜の酸化による耐湿性の低下を防止するためである。 The insulating film using the coating-type insulating material includes, for example, a step of applying the insulating material on a base substrate, a step of heat-treating the base substrate at a temperature of 80 to 350 ° C., and a base substrate of 350 to And a step of curing at a temperature of 450 ° C. Note that the step of heat-treating the substrate at a temperature of 80 to 350 ° C. and the step of curing the substrate at a temperature of 350 to 450 ° C. are preferably performed in an inert gas atmosphere having an oxygen concentration of 100 ppm or less. This is to prevent a decrease in moisture resistance due to oxidation of the insulating film.
次いで、絶縁膜102上に、例えばCVD法により、例えばSiO2のハードマスク104を形成する(図2(a))。
Next, a
次いで、フォトリソグラフィにより、ハードマスク104上に、所定の領域に開口部108を有するフォトレジスト膜106を形成する。
Next, a
次いで、フォトレジスト膜106をマスクとしてハードマスク104をドライエッチングし、フォトレジスト膜106の開口部108のパターンをハードマスク104に転写する(図2(b))。
Next, the
次いで、例えば酸素プラズマを用いたアッシングにより、フォトレジスト膜106を除去する。
Next, the
次いで、パターニングしたハードマスク104をマスクとして絶縁膜102をドライエッチングし、絶縁膜102に開口部110を形成する(ステップS12)。絶縁膜102のドライエッチングは、シリカ系の絶縁膜に配線溝やビアホールを形成できれば特に限定されない。例えば、CF4,CHF3,C2F6,C3F8,C4F10のような炭化フッ素系ガスの単独若しくは混合ガス、又はこのガスにアルゴン(Ar)、窒素(N2)、酸素(O2)、水素(H2)などを混合したガス等を、真空チャンバ内で、例えば、圧力50mTorr、パワー200Wの条件でプラズマ化することにより行うことができる。
Next, the
このドライエッチング過程において、絶縁膜102の開口部110の側壁部分には、ダメージ層112が形成される(図中、×印の領域)。ダメージ層112とは、プラズマダメージによって結合が切断され、水分を吸着しやすい状態となっている領域であり、ダメージ層112内にはSi−OH結合が生成されている。
In this dry etching process, a
また、絶縁膜102の開口部110の側壁部分には、ドライエッチング過程で生成される副生成物が堆積されて、側壁堆積物114が形成されることがある(図2(c))。例えばフッ素系のエッチングガスを用いてシリカ系の絶縁膜をドライエッチングした場合には、開口部110の側壁部分には、CFxポリマ系の側壁堆積物114が付着する。
In addition, by-products generated in the dry etching process may be deposited on the side wall portion of the opening 110 of the
次いで、必要に応じて、酸素、アルゴン、水素若しくは窒素又はこれらのうちの複数のガスを含むプラズマにより、パターニング後の絶縁膜102を処理する(ステップS13)。これにより、開口部110の側壁部分に形成されていた側壁堆積物114を除去することができる(図3(a))。
Next, if necessary, the patterned insulating
このプラズマ処理は、側壁堆積物114を除去するためのものである。開口部110の側壁部分に側壁堆積物114が残存したままでは、後工程のダメージ修復処理の効果を十分に得ることができない。そこで、絶縁膜102のドライエッチングに、特にフッ素系のエッチングガスを用いる場合には、このプラズマ処理を行うことが望ましい。
This plasma treatment is for removing the
なお、上記プロセスでは、フォトレジスト膜106のパターンを転写したハードマスク104を用いて絶縁膜102をパターニングしたが、ハードマスク104を用いずに、フォトレジスト膜106を直接マスクとして絶縁膜102をパターニングするようにしてもよい。この場合、開口部110の形成後にフォトレジスト膜106を除去するが、通常は酸素プラズマによるアッシングによってフォトレジスト膜106を除去するため、ステップS13と同様の効果を期待できる。フォトレジスト膜106のアッシングと同時に側壁堆積物114の除去が十分に行われるような場合等には、ステップS13のプラズマ処理は、必ずしも必要はない。酸素プラズマによるアッシングに加えて、ステップS13のプラズマ処理を行うようにしてもよい。
In the above process, the insulating
また、ステップS13のプラズマ処理を行う代わりに、例えば、フッ酸、フッ化アンモニウム、リン酸アンモニウム等の薬液を用いて側壁堆積物114を除去するようにしてもよい。
Further, instead of performing the plasma treatment in step S13, the
次いで、シラン化合物を用いて、絶縁膜102に開口部110を形成する際のドライエッチングによって導入されたダメージを修復する処理を行う(ステップS14)。この処理により、絶縁膜102の開口部110の側壁部分のダメージ層112のダメージが修復される(図中、修復層116)(図3(b))。
Next, using a silane compound, a treatment for repairing damage introduced by dry etching when the
この処理は、具体的には、ドライエッチングの際のダメージによって生成されたSi−OHとシラン化合物とを反応させるためのものである。Si−OHとシラン化合物とを反応できる処理であれば特に限定されるものではなく、好ましくは、スピンコート法、常圧又は真空中でシラン化合物の上記にて処理するベーパ(vapor)法等を適用することができる。これらのうち、表面張力の影響を受けにくいベーパ法がより好ましい。 Specifically, this treatment is for reacting Si—OH produced by damage during dry etching with a silane compound. The treatment is not particularly limited as long as it is a treatment capable of reacting Si-OH with a silane compound, and preferably a spin coating method, a vapor method in which the silane compound is treated as described above under normal pressure or vacuum, and the like. Can be applied. Among these, the vapor method which is not easily affected by the surface tension is more preferable.
ベーパ法では、シラン化合物を絶縁膜102内へ拡散させる目的及び修復部分をより強固にするために、基板温度を50〜350℃に加熱すことが望ましい。また、スピンコート法では、スピンコータによって常温で処理を行うが、修復部分をより強固にするために、スピンコート後にベーク処理を行ってもよい。この場合、50〜350℃の範囲で、単一又は複数の温度でベークを行うことが望ましい。
In the vapor method, it is desirable to heat the substrate temperature to 50 to 350 ° C. in order to diffuse the silane compound into the insulating
処理温度は、50〜350℃の温度範囲で、シラン化合物の種類等に応じて適宜選択することが望ましい。処理温度の上限は、主としてシラン化合物の沸点によって規定され、シラン化合物の沸点以下の温度とする。処理温度の下限を50℃とするのは、それ未満の温度ではシラン化合物によりダメージを修復する効果が十分に得られないからである。 It is desirable that the treatment temperature is appropriately selected in the temperature range of 50 to 350 ° C. according to the type of the silane compound. The upper limit of the treatment temperature is mainly defined by the boiling point of the silane compound and is set to a temperature equal to or lower than the boiling point of the silane compound. The lower limit of the treatment temperature is set to 50 ° C. because the effect of repairing damage by the silane compound cannot be sufficiently obtained at a temperature lower than that.
ダメージ修復処理に適用可能なシラン化合物としては、ドライエッチングの際のダメージによって生成されたSi−OHと反応する官能基を含んでいれば特に限定されないが、例えば、ジメチルジシラザン,テトラメチルジシラザン,ヘキサメチルジシラザンなどのシラザン化合物、ビス(トリメチルシリル)アセトアミド,ビス(トリエチルシリル)アセトアミドなどのシリルアミド化合物、トリメトキシシラン,トリエトキシシラン,メチルトリメトキシシラン,メチルトリエトキシシラン,ジメチルメトキシシラン,ジメチルエトキシシラン,トリメチルメトキシシラン,トリメチルエトキシシラン,エチルトリメトキシシラン,エチルトリエトキシシラン,ジエチルメトキシシラン,ジエチルエトキシシラン,トリエチルメトキシシラン,トリエチルエトキシシラン,プロピルトリメトキシシラン,プロピルトリエトキシシラン,ジプロピルメトキシシラン,ジプロピルエトキシシラン,トリプロピルメトキシシラン,トリプロピルエトキシシラン,フェニルトリメトキシシラン,フェニルトリエトキシシラン,ジフェニルメトキシシラン,ジフェニルエトキシシラン,トリフェニルメトキシシラン,トリフェニルエトキシシラン,フェニルメチルメトキシシラン,フェニルメチルエトキシシラン,ジメチルフェニルメトキシシラン,ジメチルフェニルエトキシシラン,ジフェニルメチルメトキシシラン,ジフェニルメチルエトキシシランなどのアルコキシシラン化合物、トリアセトキシシラン,トリエトキシシラン,メチルトリエトキシシラン,ジメチルアセトキシシラン,トリメチルアセトキシシラン,エチルトリエトキシシラン,ジエチルアセトキシシラン,トリエチルアセトキシシラン,ジプロピルアセトキシシラン,トリプロピルアセトキシシラン,フェニルトリアセトキシシラン,ジフェニルアセトキシシラン,トリフェニルアセトキシシラン,フェニルメチルアセトキシシラン,ジメチルフェニルアセトキシシラン,ジフェニルメチルアセトキシシランなどのアセトキシシラン化合物などを適用することができる。 The silane compound applicable to the damage repair treatment is not particularly limited as long as it contains a functional group that reacts with Si-OH generated by damage during dry etching. For example, dimethyldisilazane, tetramethyldisilazane Silazane compounds such as hexamethyldisilazane, silylamide compounds such as bis (trimethylsilyl) acetamide and bis (triethylsilyl) acetamide, trimethoxysilane, triethoxysilane, methyltrimethoxysilane, methyltriethoxysilane, dimethylmethoxysilane, dimethyl Ethoxysilane, trimethylmethoxysilane, trimethylethoxysilane, ethyltrimethoxysilane, ethyltriethoxysilane, diethylmethoxysilane, diethylethoxysilane, triethylmethoxysilane , Triethylethoxysilane, propyltrimethoxysilane, propyltriethoxysilane, dipropylmethoxysilane, dipropylethoxysilane, tripropylmethoxysilane, tripropylethoxysilane, phenyltrimethoxysilane, phenyltriethoxysilane, diphenylmethoxysilane, Alkoxysilane compounds such as diphenylethoxysilane, triphenylmethoxysilane, triphenylethoxysilane, phenylmethylmethoxysilane, phenylmethylethoxysilane, dimethylphenylmethoxysilane, dimethylphenylethoxysilane, diphenylmethylmethoxysilane, diphenylmethylethoxysilane, Acetoxysilane, triethoxysilane, methyltriethoxysilane, dimethylacetoxysila , Trimethylacetoxysilane, ethyltriethoxysilane, diethylacetoxysilane, triethylacetoxysilane, dipropylacetoxysilane, tripropylacetoxysilane, phenyltriacetoxysilane, diphenylacetoxysilane, triphenylacetoxysilane, phenylmethylacetoxysilane, dimethylphenylacetoxy Acetoxysilane compounds such as silane and diphenylmethylacetoxysilane can be used.
上述のダメージ修復処理により、ダメージ層112内のSi−OHがSi−CH3となり、疎水性を高めることができる。しかしながら、上記シラン化合物の分子質量が大きいことが立体障害となり、総てのSi−OHをSi−CH3に転換することが困難である。この結果、このままの状態で大気放置を行うとSi−OHに徐々に水分が吸着され、絶縁膜102の誘電率上昇を引き起こす。
By the damage repair process described above, Si—OH in the
そこで、本実施形態による半導体装置の製造方法では、シラン化合物によるダメージ修復処理の後に、残存しているSi−OHを縮合(脱水縮合)してSi−O−Si結合を形成することにより、Si−OHに水分が吸着されるのを防止する(ステップS15)。Si−OHの縮合処理は、基板を30〜400℃に加熱しながら光照射又は電子線照射処理を行うことにより、実現することができる(図3(c))。 Therefore, in the method for manufacturing the semiconductor device according to the present embodiment, after the damage repair process using the silane compound, the remaining Si—OH is condensed (dehydrated) to form Si—O—Si bonds, thereby forming Si The moisture is prevented from being adsorbed to -OH (step S15). The Si—OH condensation treatment can be realized by performing light irradiation or electron beam irradiation treatment while heating the substrate to 30 to 400 ° C. (FIG. 3C).
光照射による縮合処理では、波長170〜700nmの光を照射することができれば特に限定されず、例えばエキシマランプ、水銀ランプ、メタルはライドランプ等を適用することができる。光照射時の基板温度は、30〜400℃が好ましい。 The condensation treatment by light irradiation is not particularly limited as long as light having a wavelength of 170 to 700 nm can be irradiated. For example, an excimer lamp, a mercury lamp, and a metal can be a ride lamp. The substrate temperature during light irradiation is preferably 30 to 400 ° C.
雰囲気は、酸素濃度が150ppm以下とすることが望ましく、窒素、ヘリウム(He)若しくはアルゴン又はこれらのうちの複数のガス中、或いは真空中を適用することができる。真空中(減圧下)で行う場合、窒素、ヘリウム若しくはアルゴン又はこれらのうちの複数のガスを、マスフローメータ等を使用して、真空チャンバ内の圧力が所定圧力になるように制御しながら導入するようにしてもよい。 The atmosphere preferably has an oxygen concentration of 150 ppm or less, and nitrogen, helium (He), argon, a plurality of these gases, or a vacuum can be used. When performing in vacuum (under reduced pressure), nitrogen, helium, argon, or a plurality of these gases are introduced while controlling the pressure in the vacuum chamber to a predetermined pressure using a mass flow meter or the like. You may do it.
電子線照射による縮合処理では、真空中で、加速電圧が1〜15kVの電子線を照射することが望ましい。加速電圧が1kV未満では十分な効果を期待できず、加速電圧が15kVより高いと絶縁膜にダメージを与える虞があるからである。 In the condensation treatment by electron beam irradiation, it is desirable to irradiate an electron beam having an acceleration voltage of 1 to 15 kV in a vacuum. This is because if the acceleration voltage is less than 1 kV, a sufficient effect cannot be expected, and if the acceleration voltage is higher than 15 kV, the insulating film may be damaged.
光照射又は電子線照射の際の処理温度は、30〜400℃の温度範囲において、シリカ系絶縁膜の種類等に応じて適宜選択することが望ましい。処理温度の上限は、主として絶縁膜を形成するシリカ系絶縁膜の耐熱温度によって規定され、シリカ系絶縁膜の耐熱温度未満の温度とする。処理温度の下限を30℃とするのは、それ未満の温度では縮合反応が十分に生じないからである。 It is desirable that the treatment temperature at the time of light irradiation or electron beam irradiation is appropriately selected in the temperature range of 30 to 400 ° C. according to the type of the silica-based insulating film. The upper limit of the processing temperature is mainly defined by the heat-resistant temperature of the silica-based insulating film that forms the insulating film, and is set to a temperature lower than the heat-resistant temperature of the silica-based insulating film. The lower limit of the treatment temperature is 30 ° C. because the condensation reaction does not sufficiently occur at a temperature lower than that.
このようにして、シラン化合物によるダメージ修復処理の後にSi−OHの縮合処理を行うことにより、絶縁膜の吸湿性を大幅に低下させることができる。これにより、大気に放置に伴う水分の吸着が大幅に低減され、水分の吸着により誘電率が上昇することを効果的に防止することができる。 Thus, by performing the Si—OH condensation treatment after the damage repair treatment with the silane compound, the hygroscopicity of the insulating film can be significantly reduced. Thereby, the adsorption | suction of the water | moisture content accompanying leaving to air | atmosphere is reduced significantly, and it can prevent effectively that a dielectric constant raises by adsorption | suction of a water | moisture content.
このように、本実施形態によれば、ドライエッチングの際の加工ダメージによる絶縁膜の誘電率の増加を回復させるとともに、大気放置による誘電率の増加を防止することができる。 As described above, according to the present embodiment, it is possible to recover the increase in the dielectric constant of the insulating film due to processing damage during dry etching and to prevent the increase in the dielectric constant due to being left in the atmosphere.
[第2実施形態]
本発明の第2実施形態による半導体装置の製造方法について図4乃至図14を用いて説明する。なお、図1乃至図3に示す第1実施形態による半導体装置の製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
[Second Embodiment]
A method for fabricating a semiconductor device according to the second embodiment of the present invention will be described with reference to FIGS. Components similar to those of the semiconductor device manufacturing method according to the first embodiment shown in FIGS. 1 to 3 are denoted by the same reference numerals, and description thereof is omitted or simplified.
図4乃至図14は本実施形態による半導体装置の製造方法を示す工程断面図である。 4 to 14 are process cross-sectional views illustrating the method for fabricating the semiconductor device according to the present embodiment.
本実施形態では、第1実施形態の製造方法をより具体的な半導体装置の製造方法に適用した例について説明する。 In the present embodiment, an example in which the manufacturing method of the first embodiment is applied to a more specific method for manufacturing a semiconductor device will be described.
まず、例えばシリコン基板である半導体基板10に、例えばLOCOS(LOCal Oxidation of Silicon)法により、素子領域14を画定する素子分離膜12を形成する。素子分離膜12は、STI(Shallow Trench Isolation)法により形成してもよい。
First, an
次いで、素子領域14上に、通常のMOSトランジスタの製造方法と同様にして、半導体基板10上にゲート絶縁膜16を介して形成されたゲート電極18と、ゲート電極18の両側の半導体基板10内に形成されたソース/ドレイン領域22とを有するMOSトランジスタ24を形成する(図4(a))。
Next, a
次いで、MOSトランジスタ24が形成された半導体基板10上に、例えばCVD法により例えばシリコン酸化膜(SiO2)を形成する。
Next, for example, a silicon oxide film (SiO 2 ) is formed on the
次いで、例えばCMP(Chemical Mechanical Polishing:化学的機械的研磨)法によりこのシリコン酸化膜の表面を研磨して平坦化し、シリコン酸化膜よりなり表面が平坦化された層間絶縁膜26を形成する。
Next, the surface of the silicon oxide film is polished and flattened by, for example, a CMP (Chemical Mechanical Polishing) method, and an
次いで、層間絶縁膜26上に、例えばプラズマCVD法により、例えば膜厚50nmのシリコン窒化膜(SiN)を堆積し、シリコン窒化膜のストッパ膜28を形成する。ストッパ膜28は、後述する工程において、CMPにより研磨する際の研磨ストッパとして、層間絶縁膜38等に配線溝46を形成する際のエッチングストッパとして、それぞれ機能する。ストッパ膜28としては、シリコン窒化膜のほか、SiC:H膜、SiC:O:H膜、SiC:N膜等を適用することができる。
Next, a silicon nitride film (SiN) of, eg, a 50 nm-thickness is deposited on the
次いで、フォトリソグラフィ及びドライエッチングにより、ストッパ膜28及び層間絶縁膜26に、ソース/ドレイン領域22に達するコンタクトホール30を形成する(図4(b))。
Next, contact holes 30 reaching the source /
次いで、全面に、例えばスパッタ法により、例えば膜厚50nmの窒化チタン(TiN)膜を堆積し、TiN膜のバリアメタル32を形成する。
Next, a titanium nitride (TiN) film of, eg, a 50 nm-thickness is deposited on the entire surface by, eg, sputtering, to form a
次いで、バリアメタル32上に、例えばCVD法により、例えば膜厚1μmのタングステン(W)膜34を形成する。
Next, a tungsten (W)
次いで、例えばCMP法により、ストッパ膜28の表面が露出するまでタングステン膜34及びバリアメタル32を研磨し、コンタクトホール30内に埋め込まれ、密着層32及びタングステン膜34を含むコンタクトプラグ35を形成する(図4(c))。
Next, the
次いで、コンタクトプラグ35が埋め込まれたストッパ膜28上に、例えばプラズマCVD法により、例えば膜厚30nmのSiC:O:H膜を堆積し、SiC:O:H膜の絶縁膜36を形成する。SiC:O:H膜は、SiC膜中に酸素と水素とを存在させてなる緻密性の高い膜であり、水分等の拡散を防止するバリア膜として機能する。
Next, an SiC: O: H film having a film thickness of, for example, 30 nm is deposited on the
次いで、絶縁膜36上に、例えば膜厚160nmの多孔質シリカ材料の層間絶縁膜38を形成する(図5(a))。層間絶縁膜38の形成には、第1実施形態による半導体装置の製造方法においてシリカ系の絶縁膜102の形成に用いた種々の多孔質シリカ材料及び成膜方法を適用することができる。
Next, an
次いで、層間絶縁膜38上に、例えばプラズマCVD法により、例えば膜厚30nmのシリコン酸化膜(SiO2)を堆積し、シリコン酸化膜の絶縁膜40を形成する(図5(b))。
Next, a silicon oxide film (SiO 2 ) of, eg, a 30 nm-thickness is deposited on the
次いで、フォトリソグラフィにより、絶縁膜40上に、配線幅100nm、スペース100nmの第1層目の配線51の形成予定領域を露出する開口部44が形成されたフォトレジスト膜42を形成する(図6(a))。
Next, a
次いで、例えばCF4ガス及びCHF3ガスを用いたドライエッチングにより、フォトレジスト膜42をマスクとして及びストッパ膜28をストッパとして、絶縁膜40、層間絶縁膜38及び絶縁膜36を順次エッチングし、絶縁膜40、層間絶縁膜38及び絶縁膜36に配線51を埋め込むための配線溝46を形成する(図6(b))。このドライエッチングにより、配線溝46の内壁には、Si−OHが生成されたダメージ層112(図中、×印)が形成される。
Next, the insulating
次いで、例えば酸素プラズマを用いたアッシングにより、フォトレジスト膜42を除去する。なお、配線溝46を形成する際のドライエッチングにおいて、配線溝46の内壁に側壁堆積物が形成されている場合には、このアッシング工程において同時に除去することができる。
Next, the
次いで、シラン化合物、例えばヘキサメチルジシラザンを3cc滴下し、1000rpm、60秒でスピンコートした後、ホットプレートにて、例えば120℃、60秒のベーク処理と250℃、60秒のベーク処理とをこの順で行う。これにより、配線溝46を形成する際のドライエッチングによって導入されたダメージ層内のSi−OHがSi−CH3となり、配線溝46の内壁のダメージ層112が修復される(図中、修復層116)(図7(a))。
Next, 3 cc of a silane compound such as hexamethyldisilazane is dropped, and spin coating is performed at 1000 rpm for 60 seconds, followed by baking at 120 ° C. for 60 seconds and 250 ° C. for 60 seconds on a hot plate. Perform in this order. As a result, Si—OH in the damaged layer introduced by dry etching when forming the
なお、本実施形態のダメージ修復処理に用いるシラン化合物及びそれを用いた処理方法には、第1実施形態による半導体装置の製造方法において絶縁膜102のダメージ層112の修復処理に用いた種々のシラン化合物及びそれを用いた処理方法を適用することができる。
Note that the silane compound used in the damage repair process of this embodiment and the process method using the same include various silanes used in the repair process of the damaged
次いで、基板を窒素雰囲気中で例えば400℃に加熱した状態で、高圧水銀ランプ(例えば、ウシオ電機社製、UVL−7000H4−N)を用い、例えば波長が200〜600nmの紫外線を、例えば10分間照射する(図7(b))。これにより、シラン化合物によるダメージ修復処理後に残存しているSi−OHが縮合してSi−O−Si結合となり、Si−OHに水分が吸着されるのを防止することができる。 Next, in a state where the substrate is heated to, for example, 400 ° C. in a nitrogen atmosphere, a high pressure mercury lamp (for example, UVL-7000H4-N manufactured by Ushio Inc.) is used, for example, ultraviolet rays having a wavelength of 200 to 600 nm are applied for, for example, 10 minutes. Irradiate (FIG. 7B). Thereby, Si—OH remaining after the damage repairing process by the silane compound is condensed to form a Si—O—Si bond, and moisture can be prevented from being adsorbed to the Si—OH.
なお、Si−OHの縮合処理に用いる光照射には、第1実施形態に示した種々の方法及び条件を用いることができる。また、第1実施形態に示したように、光照射の代わりに電子線照射を行ってもよい。電子線照射には、第1実施形態に示した種々の方法及び条件を用いることができる。 Various methods and conditions described in the first embodiment can be used for light irradiation used for the Si—OH condensation treatment. Further, as shown in the first embodiment, electron beam irradiation may be performed instead of light irradiation. Various methods and conditions shown in the first embodiment can be used for electron beam irradiation.
次いで、全面に、例えばスパッタ法により、例えば膜厚10nmの窒化タンタル(TaN)膜を堆積し、TaN膜のバリアメタル48を形成する。バリアメタル48は、後述の工程で形成する銅配線からCuが絶縁膜中に拡散するのを防止するためのものである。
Next, a tantalum nitride (TaN) film of, eg, a 10 nm-thickness is deposited on the entire surface by, eg, sputtering, to form a TaN
次いで、バリアメタル48上に、例えばスパッタ法により、例えば膜厚10nmのCu膜を堆積し、Cu膜のシード膜(図示せず)を形成する。
Next, a Cu film of, eg, a 10 nm-thickness is deposited on the
次いで、例えば電気めっき法により、シード膜をシードとしてCu膜を堆積し、シード層と併せたトータルの膜厚が例えば600nmのCu膜50を形成する。
Next, a Cu film is deposited by, for example, electroplating using the seed film as a seed, and a
次いで、CMP法により、絶縁膜40上のCu膜50及びバリアメタル48を研磨により除去し、配線溝46内に埋め込まれバリアメタル48及びCu膜50を含む配線51を形成する。なお、このような配線51の製造プロセスは、シングルダマシン法と称される。
Next, the
次いで、全面に、例えばCVD法により、例えば膜厚30nmのSiC:O:H膜を堆積し、SiC:O:H膜の絶縁膜52を形成する(図8(a))。絶縁膜52は、水分の拡散及びCu配線からのCuの拡散を防止するバリア膜として機能するものである。
Next, an SiC: O: H film of, eg, a 30 nm-thickness is deposited on the entire surface by, eg, CVD, to form an insulating
次いで、絶縁膜52上に、多孔質シリカ材料の層間絶縁膜54を形成する。多孔質シリカ材料の層間絶縁膜54の形成方法には、例えば上述の層間絶縁膜38と同様の方法を適用できる。層間絶縁膜54の膜厚は、例えば180nmとする。
Next, an
次いで、層間絶縁膜54上に、例えばプラズマCVD法により、例えば膜厚30nmのSiO2(酸化シリコン)膜を堆積し、SiO2膜の絶縁膜56を形成する(図8(b))。
Next, an SiO 2 (silicon oxide) film of, eg, a 30 nm-thickness is deposited on the
次いで、絶縁膜56上に、多孔質シリカ材料の層間絶縁膜58を形成する。多孔質シリカ材料の層間絶縁膜58の形成方法には、例えば上述の層間絶縁膜38と同様の方法を適用できる。層間絶縁膜58の膜厚は、例えば160nmとする。
Next, an
次いで、層間絶縁膜58上に、例えばプラズマCVD法により、例えば膜厚30nmのSiO2(酸化シリコン)膜を堆積し、SiO2膜の絶縁膜60を形成する(図9)。
Next, an SiO 2 (silicon oxide) film of, eg, a 30 nm-thickness is deposited on the
次いで、フォトリソグラフィにより、絶縁膜60上に、配線51に達するビアホールの形成予定領域を露出する開口部64が形成されたフォトレジスト膜62を形成する。
Next, a
次いで、例えばCF4ガス及びCHF3ガスを用いたドライエッチングにより、フォトレジスト膜62をマスクとして、絶縁膜60、層間絶縁膜58、絶縁膜56、層間絶縁膜54及び絶縁膜52を順次エッチングし、絶縁膜60、層間絶縁膜58、絶縁膜56、層間絶縁膜54及び絶縁膜52に配線51に達するビアホール66を形成する(図10)。なお、各絶縁膜は、エッチングガスの組成比やエッチングの際の圧力等を適宜変化させることにより、順次エッチングすることが可能である。このドライエッチングにより、ビアホール66の内壁には、Si−OHが生成されたダメージ層112(図中、×印)が形成される。
Next, the insulating
次いで、例えばアッシングにより、フォトレジスト膜62を除去する。なお、ビアホール66を形成する際のドライエッチングにおいて、ビアホール66の内壁に側壁堆積物が形成されている場合には、このアッシング工程において同時に除去することができる。
Next, the
次いで、フォトリソグラフィにより、ビアホール66が開口された絶縁膜60上に、第2層目の配線77bの形成予定領域を露出する開口部70が形成されたフォトレジスト膜68を形成する。
Next, a
次いで、例えばCF4ガス及びCHF3ガスを用いたドライエッチングにより、フォトレジスト膜68をマスクとして絶縁膜60、層間絶縁膜58及び絶縁膜56を順次エッチングし、絶縁膜60、層間絶縁膜58及び絶縁膜56に配線77bを埋め込むための配線溝72を形成する(図11)。配線溝72は、ビアホール66と繋がった状態となる。このドライエッチングにより、配線溝72の内壁には、Si−OHが生成されたダメージ層112(図中、×印)が形成される。
Next, the insulating
次いで、例えばアッシングにより、フォトレジスト膜68を除去する。なお、配線溝72を形成する際のドライエッチングにおいて、配線溝72の内壁に側壁堆積物が形成されている場合には、このアッシング工程において同時に除去することができる。
Next, the
次いで、シラン化合物、例えばヘキサメチルジシラザンを3cc滴下し、1000rpm、60秒でスピンコートした後、ホットプレートにて、例えば120℃、60秒のベーク処理と250℃、60秒のベーク処理とをこの順で行う。これにより、ビアホール66及び配線溝72を形成する際のドライエッチングによって導入されたダメージ層内のSi−OHがSi−CH3となり、ビアホール66及び配線溝72の内壁のダメージ層112が修復される(図中、修復層116)(図12)。
Next, 3 cc of a silane compound such as hexamethyldisilazane is dropped, and spin coating is performed at 1000 rpm for 60 seconds, followed by baking at 120 ° C. for 60 seconds and 250 ° C. for 60 seconds on a hot plate. Perform in this order. Thereby, Si—OH in the damaged layer introduced by dry etching when forming the via
なお、本実施形態のダメージ修復処理に用いるシラン化合物及びそれを用いた処理方法には、第1実施形態による半導体装置の製造方法において絶縁膜のダメージ層の修復処理に用いた種々のシラン化合物及びそれを用いた処理方法を適用することができる。 In addition, the silane compound used for the damage repair process of this embodiment and the treatment method using the same include various silane compounds used for the repair process of the damaged layer of the insulating film in the semiconductor device manufacturing method according to the first embodiment, and A processing method using the same can be applied.
次いで、基板を窒素雰囲気中で例えば400℃に加熱した状態で、高圧水銀ランプ(例えば、ウシオ電機社製、UVL−7000H4−N)を用い、例えば波長が200〜600nmの紫外線を、例えば10分間照射する(図13)。これにより、シラン化合物によるダメージ修復処理後に残存しているSi−OHが縮合してSi−O−Si結合となり、Si−OHに水分が吸着されるのを防止することができる。 Next, in a state where the substrate is heated to, for example, 400 ° C. in a nitrogen atmosphere, a high pressure mercury lamp (for example, UVL-7000H4-N manufactured by Ushio Inc.) is used, for example, ultraviolet rays having a wavelength of 200 to 600 nm are applied for, for example, 10 minutes. Irradiate (FIG. 13). Thereby, Si—OH remaining after the damage repairing process by the silane compound is condensed to form a Si—O—Si bond, and moisture can be prevented from being adsorbed to the Si—OH.
なお、Si−OHの縮合処理に用いる光照射には、第1実施形態に示した種々の方法及び条件を用いることができる。また、第1実施形態に示したように、光照射の代わりに電子線照射を行ってもよい。電子線照射には、第1実施形態に示した種々の方法及び条件を用いることができる。 Various methods and conditions described in the first embodiment can be used for light irradiation used for the Si—OH condensation treatment. Further, as shown in the first embodiment, electron beam irradiation may be performed instead of light irradiation. Various methods and conditions shown in the first embodiment can be used for electron beam irradiation.
次いで、全面に、例えばスパッタ法により、例えば膜厚10nmのTaN膜を堆積し、TaN膜のバリアメタル74を形成する。バリアメタル74は、後述の工程で形成する銅配線からCuが絶縁膜中に拡散するのを防止するためのものである。
Next, a TaN film of, eg, a 10 nm-thickness is deposited on the entire surface by, eg, sputtering, to form a
次いで、バリアメタル74上に、例えばスパッタ法により、例えば膜厚10nmのCu膜を堆積し、Cu膜のシード膜(図示せず)を形成する。
Next, a Cu film of, eg, a 10 nm-thickness is deposited on the
次いで、例えば電気めっき法により、シード膜をシードとしてCu膜を堆積し、シード層と併せたトータルの膜厚が例えば1400nmのCu膜76を形成する。
Next, a Cu film is deposited by, for example, electroplating using the seed film as a seed, and a
次いで、CMP法により、絶縁膜60上のCu膜76及びバリアメタル74を研磨により除去し、ビアホール66内に埋め込まれバリアメタル74及びCu膜76を含むコンタクトプラグ77aと、配線溝72内に埋め込まれバリアメタル74及びCu膜76を含む配線77bとを一体且つ一括して形成する。なお、このようにコンタクトプラグ77aと配線77bとを一括して形成する製造プロセスは、デュアルダマシン法と称される。
Next, the
次いで、全面に、例えばCVD法により、例えば膜厚30nmのSiC:O:H膜を堆積し、SiC:O:H膜の絶縁膜78を形成する(図14)。絶縁膜78は、水分の拡散及びCu配線からのCuの拡散を防止するバリア膜として機能するものである。
Next, a SiC: O: H film of, eg, a 30 nm-thickness is deposited on the entire surface by, eg, CVD, to form an insulating
この後、必要に応じて上記と同様の工程を適宜繰り返し、図示しない第3層目の配線等を形成し、本実施形態による半導体装置を完成する。 Thereafter, if necessary, the same steps as described above are repeated as appropriate to form a third-layer wiring (not shown) and the like, thereby completing the semiconductor device according to the present embodiment.
このように、本実施形態によれば、ドライエッチングの際の加工ダメージによる絶縁膜の誘電率の増加を回復させるとともに、大気放置による誘電率の増加を防止することができる。これにより、低誘電率で信頼性の高い絶縁膜を得ることができる。また、この絶縁膜を例えば多層配線構造の層間絶縁膜に適用することにより、半導体装置の応答速度を高速化することができる。 As described above, according to the present embodiment, it is possible to recover the increase in the dielectric constant of the insulating film due to processing damage during dry etching and to prevent the increase in the dielectric constant due to being left in the atmosphere. Thereby, an insulating film having a low dielectric constant and high reliability can be obtained. Further, by applying this insulating film to, for example, an interlayer insulating film having a multilayer wiring structure, the response speed of the semiconductor device can be increased.
[第3実施形態]
本発明の第3実施形態による半導体装置の製造方法について図15及び図16を用いて説明する。
[Third Embodiment]
A method for fabricating a semiconductor device according to the third embodiment of the present invention will be described with reference to FIGS.
図15は本実施形態による半導体装置の製造方法を示すフローチャート、図16は本実施形態による半導体装置の製造方法を示す工程断面図である。 FIG. 15 is a flowchart showing the semiconductor device manufacturing method according to the present embodiment. FIG. 16 is a process cross-sectional view showing the semiconductor device manufacturing method according to the present embodiment.
本実施形態による半導体装置の製造方法は、図1に示すように、シリカ系絶縁膜を堆積するステップ(ステップS31)と、シリカ系絶縁膜を研磨するステップ(ステップS32)と、シラン化合物によりドライエッチングのダメージを修復するステップ(ステップS33と、光照射又は電子線照射によりSi−OHの縮合処理を行うステップ(ステップS34)とを有している。 As shown in FIG. 1, the semiconductor device manufacturing method according to the present embodiment includes a step of depositing a silica-based insulating film (step S31), a step of polishing the silica-based insulating film (step S32), and a dry process using a silane compound. There are a step of repairing etching damage (step S33, and a step of performing Si—OH condensation processing by light irradiation or electron beam irradiation (step S34).
以下、各ステップについて、図16を用いて詳細に説明する。 Hereinafter, each step will be described in detail with reference to FIG.
まず、下地基板200上に、シリカ系の絶縁膜202を形成する(ステップS11)(図16(a))。なお、下地基板200は、シリコン基板などの半導体基板そのもののみならず、MISトランジスタその他の素子や1層又は2層以上の配線層が形成された半導体基板をも含むものである。
First, a silica-based insulating
シリカ系の絶縁膜202としては、第1実施形態のシリカ系絶縁膜102と同様の材料を適用することができる。成膜方法についても第1実施形態の場合と同様である。
As the silica-based insulating
次いで、絶縁膜202の表面を、例えば化学的機械的研磨(CMP)法により、所定の膜厚まで研磨する。このとき、研磨した絶縁膜202の表面には、研磨に伴うダメージが導入されたダメージ層204が形成される(図16(b))。
Next, the surface of the insulating
なお、研磨に伴うダメージとは、主として、CMPの際に用いる酸・アルカリの薬液によるダメージである。酸・アルカリの薬液により絶縁膜中に導入されるダメージも、第1及び第2実施形態のドライエッチングの場合と同様、Si−OH結合を生成するものである。 The damage caused by polishing is mainly damage caused by an acid / alkali chemical used in CMP. The damage introduced into the insulating film by the acid / alkali chemical solution also generates Si—OH bonds as in the case of the dry etching of the first and second embodiments.
次いで、シラン化合物を用いて、絶縁膜202を研磨する際に導入されたダメージを修復する処理を行う(ステップS33)。この処理により、絶縁膜202の表面のダメージ層204のダメージが修復される(図中、修復層206)(図16(c))。
Next, a treatment for repairing damage introduced when the insulating
この処理は、具体的には、研磨の際のダメージによって生成されたSi−OHとシラン化合物とを反応させるためのものである。Si−OHとシラン化合物とを反応できる処理であれば特に限定されるものではなく、好ましくは、スピンコート法、常圧又は真空中でシラン化合物の上記にて処理するベーパ(vapor)法等を適用することができる。これらのうち、表面張力の影響を受けにくいベーパ法がより好ましい。 Specifically, this treatment is for reacting Si—OH produced by damage during polishing with a silane compound. The treatment is not particularly limited as long as it is a treatment capable of reacting Si-OH with a silane compound, and preferably a spin coating method, a vapor method in which the silane compound is treated as described above under normal pressure or vacuum, and the like. Can be applied. Among these, the vapor method which is not easily affected by the surface tension is more preferable.
ベーパ法では、シラン化合物を絶縁膜202内へ拡散させる目的及び修復部分をより強固にするために、基板温度を50〜350℃に加熱することが望ましい。また、スピンコート法では、スピンコータによって常温で処理を行うが、修復部分をより強固にするために、スピンコート後にベーク処理を行ってもよい。この場合、50〜350℃の範囲で、単一又は複数の温度でベークを行うことが望ましい。
In the vapor method, it is desirable to heat the substrate temperature to 50 to 350 ° C. in order to diffuse the silane compound into the insulating
処理温度は、50〜350℃の温度範囲で、シラン化合物の種類等に応じて適宜選択することが望ましい。処理温度の上限は、主としてシラン化合物の沸点によって規定され、シラン化合物の沸点以下の温度とする。処理温度の下限を50℃とするのは、それ未満の温度ではシラン化合物によりダメージを修復する効果が十分に得られないからである。 It is desirable that the treatment temperature is appropriately selected in the temperature range of 50 to 350 ° C. according to the type of the silane compound. The upper limit of the treatment temperature is mainly defined by the boiling point of the silane compound and is set to a temperature equal to or lower than the boiling point of the silane compound. The lower limit of the treatment temperature is set to 50 ° C. because the effect of repairing damage by the silane compound cannot be sufficiently obtained at a temperature lower than that.
ダメージ修復処理に適用可能なシラン化合物としては、ドライエッチングの際のダメージによって生成されたSi−OHと反応する官能基を含んでいれば特に限定されないが、例えば、ジメチルジシラザン,テトラメチルジシラザン,ヘキサメチルジシラザンなどのシラザン化合物、ビス(トリメチルシリル)アセトアミド,ビス(トリエチルシリル)アセトアミドなどのシリルアミド化合物、トリメトキシシラン,トリエトキシシラン,メチルトリメトキシシラン,メチルトリエトキシシラン,ジメチルメトキシシラン,ジメチルエトキシシラン,トリメチルメトキシシラン,トリメチルエトキシシラン,エチルトリメトキシシラン,エチルトリエトキシシラン,ジエチルメトキシシラン,ジエチルエトキシシラン,トリエチルメトキシシラン,トリエチルエトキシシラン,プロピルトリメトキシシラン,プロピルトリエトキシシラン,ジプロピルメトキシシラン,ジプロピルエトキシシラン,トリプロピルメトキシシラン,トリプロピルエトキシシラン,フェニルトリメトキシシラン,フェニルトリエトキシシラン,ジフェニルメトキシシラン,ジフェニルエトキシシラン,トリフェニルメトキシシラン,トリフェニルエトキシシラン,フェニルメチルメトキシシラン,フェニルメチルエトキシシラン,ジメチルフェニルメトキシシラン,ジメチルフェニルエトキシシラン,ジフェニルメチルメトキシシラン,ジフェニルメチルエトキシシランなどのアルコキシシラン化合物、トリアセトキシシラン,トリエトキシシラン,メチルトリエトキシシラン,ジメチルアセトキシシラン,トリメチルアセトキシシラン,エチルトリエトキシシラン,ジエチルアセトキシシラン,トリエチルアセトキシシラン,ジプロピルアセトキシシラン,トリプロピルアセトキシシラン,フェニルトリアセトキシシラン,ジフェニルアセトキシシラン,トリフェニルアセトキシシラン,フェニルメチルアセトキシシラン,ジメチルフェニルアセトキシシラン,ジフェニルメチルアセトキシシランなどのアセトキシシラン化合物などを適用することができる。 The silane compound applicable to the damage repair treatment is not particularly limited as long as it contains a functional group that reacts with Si-OH generated by damage during dry etching. For example, dimethyldisilazane, tetramethyldisilazane Silazane compounds such as hexamethyldisilazane, silylamide compounds such as bis (trimethylsilyl) acetamide and bis (triethylsilyl) acetamide, trimethoxysilane, triethoxysilane, methyltrimethoxysilane, methyltriethoxysilane, dimethylmethoxysilane, dimethyl Ethoxysilane, trimethylmethoxysilane, trimethylethoxysilane, ethyltrimethoxysilane, ethyltriethoxysilane, diethylmethoxysilane, diethylethoxysilane, triethylmethoxysilane , Triethylethoxysilane, propyltrimethoxysilane, propyltriethoxysilane, dipropylmethoxysilane, dipropylethoxysilane, tripropylmethoxysilane, tripropylethoxysilane, phenyltrimethoxysilane, phenyltriethoxysilane, diphenylmethoxysilane, Alkoxysilane compounds such as diphenylethoxysilane, triphenylmethoxysilane, triphenylethoxysilane, phenylmethylmethoxysilane, phenylmethylethoxysilane, dimethylphenylmethoxysilane, dimethylphenylethoxysilane, diphenylmethylmethoxysilane, diphenylmethylethoxysilane, Acetoxysilane, triethoxysilane, methyltriethoxysilane, dimethylacetoxysila , Trimethylacetoxysilane, ethyltriethoxysilane, diethylacetoxysilane, triethylacetoxysilane, dipropylacetoxysilane, tripropylacetoxysilane, phenyltriacetoxysilane, diphenylacetoxysilane, triphenylacetoxysilane, phenylmethylacetoxysilane, dimethylphenylacetoxy Acetoxysilane compounds such as silane and diphenylmethylacetoxysilane can be used.
上述のダメージ修復処理により、ダメージ層204内のSi−OHがSi−CH3となり、疎水性を高めることができる。しかしながら、上記シラン化合物の分子質量が大きいことが立体障害となり、総てのSi−OHをSi−CH3に転換することが困難である。この結果、このままの状態で大気放置を行うとSi−OHに徐々に水分が吸着され、絶縁膜202の誘電率上昇を引き起こす。
By the damage repair process described above, Si—OH in the
そこで、本実施形態による半導体装置の製造方法では、シラン化合物によるダメージ修復処理の後に、残存しているSi−OHを縮合(脱水縮合)してSi−O−Si結合を形成することにより、Si−OHに水分が吸着されるのを防止する(ステップS15)。Si−OHの縮合処理は、基板を30〜400℃に加熱しながら光照射又は電子線照射処理を行うことにより、実現することができる(図16(d))。 Therefore, in the method for manufacturing the semiconductor device according to the present embodiment, after the damage repair process using the silane compound, the remaining Si—OH is condensed (dehydrated) to form Si—O—Si bonds, thereby forming Si The moisture is prevented from being adsorbed to -OH (step S15). The Si—OH condensation treatment can be realized by performing light irradiation or electron beam irradiation treatment while heating the substrate to 30 to 400 ° C. (FIG. 16D).
光照射による縮合処理では、波長170〜700nmの光を照射することができれば特に限定されず、例えばエキシマランプ、水銀ランプ、メタルはライドランプ等を適用することができる。光照射時の基板温度は、30〜400℃が好ましい。 The condensation treatment by light irradiation is not particularly limited as long as light having a wavelength of 170 to 700 nm can be irradiated. For example, an excimer lamp, a mercury lamp, and a metal can be a ride lamp. The substrate temperature during light irradiation is preferably 30 to 400 ° C.
雰囲気は、酸素濃度が150ppm以下とすることが望ましく、窒素、ヘリウム(He)若しくはアルゴン又はこれらのうちの複数のガス中、或いは真空中を適用することができる。真空中(減圧下)で行う場合、窒素、ヘリウム若しくはアルゴン又はこれらのうちの複数のガスを、マスフローメータ等を使用して、真空チャンバ内の圧力が所定圧力になるように制御しながら導入するようにしてもよい。 The atmosphere preferably has an oxygen concentration of 150 ppm or less, and nitrogen, helium (He), argon, a plurality of these gases, or a vacuum can be used. When performing in vacuum (under reduced pressure), nitrogen, helium, argon, or a plurality of these gases are introduced while controlling the pressure in the vacuum chamber to a predetermined pressure using a mass flow meter or the like. You may do it.
電子線照射による縮合処理では、真空中で、加速電圧が1〜15kVの電子線を照射することが望ましい。加速電圧が1kV未満では十分な効果を期待できず、加速電圧が15kVより高いと絶縁膜にダメージを与える虞があるからである。 In the condensation treatment by electron beam irradiation, it is desirable to irradiate an electron beam having an acceleration voltage of 1 to 15 kV in a vacuum. This is because if the acceleration voltage is less than 1 kV, a sufficient effect cannot be expected, and if the acceleration voltage is higher than 15 kV, the insulating film may be damaged.
光照射又は電子線照射の際の処理温度は、30〜400℃の温度範囲において、シリカ系絶縁膜の種類等に応じて適宜選択することが望ましい。処理温度の上限は、主として絶縁膜を形成するシリカ系絶縁膜の耐熱温度によって規定され、シリカ系絶縁膜の耐熱温度未満の温度とする。処理温度の下限を30℃とするのは、それ未満の温度では縮合反応が十分に生じないからである。 It is desirable that the treatment temperature at the time of light irradiation or electron beam irradiation is appropriately selected in the temperature range of 30 to 400 ° C. according to the type of the silica-based insulating film. The upper limit of the processing temperature is mainly defined by the heat resistant temperature of the silica-based insulating film forming the insulating film, and is set to a temperature lower than the heat resistant temperature of the silica-based insulating film. The lower limit of the treatment temperature is 30 ° C. because the condensation reaction does not sufficiently occur at a temperature lower than that.
このようにして、シラン化合物によるダメージ修復処理の後にSi−OHの縮合処理を行うことにより、絶縁膜の吸湿性を大幅に低下させることができる。これにより、大気に放置に伴う水分の吸着が大幅に低減され、水分の吸着により誘電率が上昇することを効果的に防止することができる。 Thus, by performing the Si—OH condensation treatment after the damage repair treatment with the silane compound, the hygroscopicity of the insulating film can be significantly reduced. Thereby, the adsorption | suction of the water | moisture content accompanying leaving to air | atmosphere is reduced significantly, and it can prevent effectively that a dielectric constant raises by adsorption | suction of a water | moisture content.
このように、本実施形態によれば、研磨によって導入されたダメージによる絶縁膜の誘電率の増加を回復させるとともに、大気放置による誘電率の増加を防止することができる。 As described above, according to the present embodiment, it is possible to recover the increase in the dielectric constant of the insulating film due to the damage introduced by the polishing, and to prevent the increase in the dielectric constant due to being left in the atmosphere.
[第4実施形態]
本発明の第4実施形態による半導体装置の製造方法について図17乃至図21を用いて説明する。なお、図1乃至図16に示す第1乃至第3実施形態による半導体装置の製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
[Fourth Embodiment]
A method for fabricating a semiconductor device according to the fourth embodiment of the present invention will be explained with reference to FIGS. The same components as those in the semiconductor device manufacturing method according to the first to third embodiments shown in FIGS. 1 to 16 are denoted by the same reference numerals, and the description thereof is omitted or simplified.
図17乃至図21は本実施形態による半導体装置の製造方法を示す工程断面図である。 17 to 21 are process cross-sectional views illustrating the method for fabricating the semiconductor device according to the present embodiment.
本実施形態では、第3実施形態の製造方法を、第2実施形態による半導体装置の製造方法に適用した例を説明する。 In the present embodiment, an example in which the manufacturing method of the third embodiment is applied to the manufacturing method of the semiconductor device according to the second embodiment will be described.
まず、例えば図4(a)乃至図5(b)に示す第2実施形態による半導体装置の製造方法と同様にして、半導体基板10上に、素子分離膜12、MOSトランジスタ24、層間絶縁膜26、ストッパ膜、コンタクトプラグ35、絶縁膜36、層間絶縁膜38及び絶縁膜40を形成する(図17(a))。
First, in the same way as in the method for manufacturing the semiconductor device according to the second embodiment shown in FIGS. 4A to 5B, for example, the
次いで、例えば図6(a)乃至図6(b)に示す第2実施形態による半導体装置の製造方法と同様にして、絶縁膜40、層間絶縁膜及び絶縁膜36に、配線51を埋め込むための配線溝46を形成する。
Next, for example, in the same way as in the method of manufacturing the semiconductor device according to the second embodiment shown in FIGS. 6A to 6B, the
次いで、例えば図7(a)乃至図7(b)に示す第2実施形態による半導体装置の製造方法と同様にして、シラン化合物による処理及び紫外線照射を行い、配線溝46を形成する際のドライエッチングによって導入されたダメージ層を修復する(図中、修復層116)(図17(b))。
Next, for example, in the same way as in the method of manufacturing the semiconductor device according to the second embodiment shown in FIGS. 7A to 7B, the treatment with the silane compound and the ultraviolet irradiation are performed, and the dry process for forming the
次いで、全面に、例えばスパッタ法により、例えば膜厚50nmの窒化チタン(TaN)膜を堆積し、TaN膜のバリアメタル48を形成する。
Next, a titanium nitride (TaN) film of, eg, a 50 nm-thickness is deposited on the entire surface by, eg, sputtering, to form a TaN
次いで、バリアメタル48上に、例えばスパッタ法により、例えば膜厚10nmのCu膜を堆積し、Cu膜のシード膜(図示せず)を形成する。
Next, a Cu film of, eg, a 10 nm-thickness is deposited on the
次いで、例えば電気めっき法により、シード膜をシードとしてCu膜を堆積し、シード層と併せたトータルの膜厚が例えば600nmのCu膜50を形成する。
Next, a Cu film is deposited by, for example, electroplating using the seed film as a seed, and a
次いで、CMP法により、絶縁膜40上のCu膜50及びバリアメタル48を研磨により除去し、配線溝46内に埋め込まれバリアメタル48及びCu膜50を含む配線51を形成する。CMPに用いるスラリーは、配線51の材料や絶縁膜40の材料等に応じて適宜選択することが望ましい。この研磨工程により、絶縁膜40内には、Si−OHが生成されたダメージ層が形成される。
Next, the
なお、配線51を形成する工程では、研磨の際に用いる酸・アルカリの薬液が絶縁膜40に作用し、膜中にSi−OH結合を形成する。本願明細書では、絶縁膜に何らかの物理的・化学的な作用を及ぼす工程を、絶縁膜を加工する工程と表現する。すなわち、絶縁膜を加工する工程には、ドライエッチング等によって絶縁膜をパターニングする工程、研磨により絶縁膜上の導電膜を除去する工程、絶縁膜の一部を研磨により除去する工程等が含まれる。
In the step of forming the
次いで、シラン化合物、例えばヘキサメチルジシラザンを3cc滴下し、1000rpm、60秒でスピンコートした後、ホットプレートにて、例えば120℃、60秒のベーク処理と250℃、60秒のベーク処理とをこの順で行う。これにより、配線51を形成する際の研磨によって導入された絶縁膜40内のSi−OHがSi−CH3となり、絶縁膜40のダメージが修復される。
Next, 3 cc of a silane compound such as hexamethyldisilazane is dropped, and spin coating is performed at 1000 rpm for 60 seconds. Perform in this order. As a result, Si—OH in the insulating
なお、本実施形態のダメージ修復処理に用いるシラン化合物及びそれを用いた処理方法には、第3実施形態による半導体装置の製造方法において絶縁膜202のダメージ層204の修復処理に用いた種々のシラン化合物及びそれを用いた処理方法を適用することができる。
The silane compound used in the damage repair process of this embodiment and the process method using the same include various silanes used in the repair process of the damaged
次いで、基板を窒素雰囲気中で例えば400℃に加熱した状態で、高圧水銀ランプ(例えば、ウシオ電機社製、UVL−7000H4−N)を用い、例えば波長が200〜600nmの紫外線を、例えば10分間照射する(図18(a))。これにより、シラン化合物によるダメージ修復処理後に残存しているSi−OHが縮合してSi−O−Si結合となり、Si−OHに水分が吸着されるのを防止することができる。 Next, in a state where the substrate is heated to, for example, 400 ° C. in a nitrogen atmosphere, a high pressure mercury lamp (for example, UVL-7000H4-N manufactured by Ushio Inc.) is used, for example, ultraviolet rays having a wavelength of 200 to 600 nm are applied for, for example, 10 minutes. Irradiate (FIG. 18A). Thereby, Si—OH remaining after the damage repairing process by the silane compound is condensed to form a Si—O—Si bond, and moisture can be prevented from being adsorbed to the Si—OH.
なお、Si−OHの縮合処理に用いる光照射には、第3実施形態に示した種々の方法及び条件を用いることができる。また、第3実施形態に示したように、光照射の代わりに電子線照射を行ってもよい。電子線照射には、第3実施形態に示した種々の方法及び条件を用いることができる。 Various methods and conditions shown in the third embodiment can be used for light irradiation used for the Si—OH condensation treatment. Further, as shown in the third embodiment, electron beam irradiation may be performed instead of light irradiation. Various methods and conditions shown in the third embodiment can be used for electron beam irradiation.
次いで、配線51が埋め込まれた絶縁膜40上に、例えば図8(a)乃至図9に示す第2実施形態による半導体装置の製造方法と同様にして、絶縁膜52、層間絶縁膜54及び絶縁膜60を形成する(図18(b))。なお、本実施形態では絶縁膜60/層間絶縁膜54/絶縁膜52の三層構造を用いているが、第2実施形態の場合と同様にエッチングストッパ用の絶縁膜56を含む構造としてもよい。本実施形態の場合、層間絶縁膜54としては、例えば膜厚180nmの多孔質シリカ膜を用いることができる。
Next, on the insulating
次いで、例えば図10乃至図11に示す第2実施形態による半導体装置の製造方法と同様にして、絶縁膜52及び層間絶縁膜54に配線51に達するビアホール66を、層間絶縁膜54及び絶縁膜60に配線77bを埋め込むための配線溝72を、形成する。
Next, for example, in the same manner as in the method of manufacturing the semiconductor device according to the second embodiment shown in FIGS. 10 to 11, via
次いで、例えば図12乃至図13に示す第2実施形態による半導体装置の製造方法と同様にして、シラン化合物による処理及び紫外線照射を行い、ビアホール66及び配線溝46を形成する際のドライエッチングによって導入されたダメージ層を修復する(図中、修復層116)(図19)。
Next, for example, in the same way as in the method of manufacturing the semiconductor device according to the second embodiment shown in FIGS. 12 to 13, treatment with a silane compound and ultraviolet irradiation are performed and dry etching is performed when forming the via
次いで、全面に、例えばスパッタ法により、例えば膜厚10nmのTaN膜を堆積し、TaN膜のバリアメタル74を形成する。
Next, a TaN film of, eg, a 10 nm-thickness is deposited on the entire surface by, eg, sputtering, to form a
次いで、バリアメタル74上に、例えばスパッタ法により、例えば膜厚10nmのCu膜を堆積し、Cu膜のシード膜(図示せず)を形成する。
Next, a Cu film of, eg, a 10 nm-thickness is deposited on the
次いで、例えば電気めっき法により、シード膜をシードとしてCu膜を堆積し、シード層と併せたトータルの膜厚が例えば1400nmのCu膜76を形成する。
Next, a Cu film is deposited by, for example, electroplating using the seed film as a seed, and a
次いで、CMP法により、絶縁膜60上のCu膜76及びバリアメタル74を研磨により除去し、ビアホール66内に埋め込まれバリアメタル74及びCu膜76を含むコンタクトプラグ77aと、配線溝72内に埋め込まれバリアメタル74及びCu膜76を含む配線77bとを一体且つ一括して形成する。CMPに用いるスラリーは、コンタクトプラグ77a及び配線77bの材料や絶縁膜60の材料等に応じて適宜選択することが望ましい。この研磨工程により、絶縁膜60内には、Si−OHが生成されたダメージ層が形成される。
Next, the
次いで、シラン化合物、例えばヘキサメチルジシラザンを3cc滴下し、1000rpm、60秒でスピンコートした後、ホットプレートにて、例えば120℃、60秒のベーク処理と250℃、60秒のベーク処理とをこの順で行う。これにより、コンタクトプラグ77a及び配線77bを形成する際の研磨によって導入された絶縁膜60内のSi−OHがSi−CH3となり、絶縁膜60のダメージが修復される。
Next, 3 cc of a silane compound such as hexamethyldisilazane is dropped, and spin coating is performed at 1000 rpm for 60 seconds, followed by baking at 120 ° C. for 60 seconds and 250 ° C. for 60 seconds on a hot plate. Perform in this order. Thus, Si—OH in the insulating
なお、本実施形態のダメージ修復処理に用いるシラン化合物及びそれを用いた処理方法には、第3実施形態による半導体装置の製造方法において絶縁膜202のダメージ層204の修復処理に用いた種々のシラン化合物及びそれを用いた処理方法を適用することができる。
The silane compound used in the damage repair process of this embodiment and the process method using the same include various silanes used in the repair process of the damaged
次いで、基板を窒素雰囲気中で例えば400℃に加熱した状態で、高圧水銀ランプ(例えば、ウシオ電機社製、UVL−7000H4−N)を用い、例えば波長が200〜600nmの紫外線を、例えば10分間照射する(図20)。これにより、シラン化合物によるダメージ修復処理後に残存しているSi−OHが縮合してSi−O−Si結合となり、Si−OHに水分が吸着されるのを防止することができる。 Next, in a state where the substrate is heated to, for example, 400 ° C. in a nitrogen atmosphere, a high pressure mercury lamp (for example, UVL-7000H4-N manufactured by Ushio Inc.) is used, for example, ultraviolet rays having a wavelength of 200 to 600 nm are applied for, for example, 10 minutes. Irradiate (FIG. 20). Thereby, Si—OH remaining after the damage repairing process by the silane compound is condensed to form a Si—O—Si bond, and moisture can be prevented from being adsorbed to the Si—OH.
なお、Si−OHの縮合処理に用いる光照射には、第3実施形態に示した種々の方法及び条件を用いることができる。また、第3実施形態に示したように、光照射の代わりに電子線照射を行ってもよい。電子線照射には、第3実施形態に示した種々の方法及び条件を用いることができる。 Various methods and conditions shown in the third embodiment can be used for light irradiation used for the Si—OH condensation treatment. Further, as shown in the third embodiment, electron beam irradiation may be performed instead of light irradiation. Various methods and conditions shown in the third embodiment can be used for electron beam irradiation.
次いで、全面に、例えばCVD法により、例えば膜厚30nmのSiC:O:H膜を堆積し、SiC:O:H膜の絶縁膜78を形成する(図21)。
Next, a SiC: O: H film of, eg, a 30 nm-thickness is deposited on the entire surface by, eg, CVD, to form an insulating
この後、必要に応じて上記と同様の工程を適宜繰り返し、図示しない第3層目の配線等を形成し、本実施形態による半導体装置を完成する。 Thereafter, if necessary, the same steps as described above are repeated as appropriate to form a third-layer wiring (not shown) and the like, thereby completing the semiconductor device according to the present embodiment.
このように、本実施形態によれば、絶縁膜を加工する際の加工ダメージによる絶縁膜の誘電率の増加を回復させるとともに、大気放置による誘電率の増加を防止することができる。これにより、低誘電率で信頼性の高い絶縁膜を得ることができるので、この絶縁膜を例えば多層配線構造の層間絶縁膜に適用することにより、半導体装置の応答速度を高速化することができる。 Thus, according to the present embodiment, it is possible to recover the increase in the dielectric constant of the insulating film due to processing damage when processing the insulating film, and to prevent the increase in the dielectric constant due to being left in the atmosphere. As a result, an insulating film having a low dielectric constant and high reliability can be obtained. By applying this insulating film to, for example, an interlayer insulating film having a multilayer wiring structure, the response speed of the semiconductor device can be increased. .
[第5実施形態]
本発明の第5実施形態による半導体装置の製造方法について図22乃至図26を用いて説明する。なお、図1乃至図21に示す第1乃至第4実施形態による半導体装置の製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
[Fifth Embodiment]
A method for fabricating a semiconductor device according to the fifth embodiment of the present invention will be explained with reference to FIGS. The same components as those in the method of manufacturing the semiconductor device according to the first to fourth embodiments shown in FIGS. 1 to 21 are denoted by the same reference numerals, and description thereof will be omitted or simplified.
図22乃至図26は本実施形態による半導体装置の製造方法を示す工程断面図である。 22 to 26 are process cross-sectional views illustrating the method for fabricating the semiconductor device according to the present embodiment.
本実施形態では、第3実施形態の製造方法を、第2実施形態による半導体装置の製造方法に適用した他の例を説明する。 In the present embodiment, another example in which the manufacturing method of the third embodiment is applied to the manufacturing method of the semiconductor device according to the second embodiment will be described.
まず、例えば図4(a)乃至図5(b)に示す第2実施形態による半導体装置の製造方法と同様にして、半導体基板10上に、素子分離膜12、MOSトランジスタ24、層間絶縁膜26、ストッパ膜、コンタクトプラグ35、絶縁膜36、層間絶縁膜38及び絶縁膜40を形成する(図22(a))。
First, in the same way as in the method for manufacturing the semiconductor device according to the second embodiment shown in FIGS. 4A to 5B, for example, the
次いで、例えば図6(a)乃至図6(b)に示す第2実施形態による半導体装置の製造方法と同様にして、絶縁膜40、層間絶縁膜及び絶縁膜36に、配線51を埋め込むための配線溝46を形成する。
Next, for example, in the same way as in the method of manufacturing the semiconductor device according to the second embodiment shown in FIGS. 6A to 6B, the
次いで、例えば図7(a)乃至図7(b)に示す第2実施形態による半導体装置の製造方法と同様にして、シラン化合物による処理及び紫外線照射を行い、配線溝46を形成する際のドライエッチングによって導入されたダメージ層を修復する(図中、修復層116)(図22(b))。
Next, for example, in the same way as in the method of manufacturing the semiconductor device according to the second embodiment shown in FIGS. 7A to 7B, the treatment with the silane compound and the ultraviolet irradiation are performed, and the dry process for forming the
次いで、全面に、例えばスパッタ法により、例えば膜厚10nmの窒化タンタル(TaN)膜を堆積し、TaN膜のバリアメタル48を形成する。
Next, a tantalum nitride (TaN) film of, eg, a 10 nm-thickness is deposited on the entire surface by, eg, sputtering, to form a TaN
次いで、バリアメタル48上に、例えばスパッタ法により、例えば膜厚10nmのCu膜を堆積し、Cu膜のシード膜(図示せず)を形成する。
Next, a Cu film of, eg, a 10 nm-thickness is deposited on the
次いで、例えば電気めっき法により、シード膜をシードとしてCu膜を堆積し、シード層と併せたトータルの膜厚が例えば600nmのCu膜50を形成する。
Next, a Cu film is deposited by, for example, electroplating using the seed film as a seed, and a
次いで、CMP法により、層間絶縁膜38上のCu膜50、バリアメタル48及び絶縁膜40を研磨により除去し、配線溝46内に埋め込まれバリアメタル48及びCu膜50を含む配線51を形成する。
Next, the
本実施形態では、配線51を形成する際の研磨工程において絶縁膜40をも除去している。絶縁膜40は配線溝46を形成する際のハードマスクとして用いるものであるが、一般的に層間絶縁膜38の材料よりも誘電率の高い材料により形成される。そこで、本実施形態では、層間絶縁膜の低誘電率化の観点から、配線51を形成する際の研磨工程において絶縁膜40をも除去している。研磨により絶縁膜40を除去する場合、この研磨工程により、下層の層間絶縁膜38内には、Si−OHが生成されたダメージ層が形成される。
In the present embodiment, the insulating
次いで、例えば図18(a)に示す第4実施形態による半導体装置の製造方法と同様にして、シラン化合物による処理及び紫外線照射を行い、配線51を形成する際の研磨によって層間絶縁膜38内に導入されたダメージを修復する(図23(a))。
Next, for example, in the same way as in the method of manufacturing the semiconductor device according to the fourth embodiment shown in FIG. 18A, the treatment with the silane compound and the ultraviolet irradiation are performed, and the
研磨により絶縁膜40まで除去する場合、下層の層間絶縁膜38内にダメージが導入され、層間絶縁膜38の誘電率が増加することがある。しかしながら、上述のダメージ修復処理を行うことにより層間絶縁膜38内に導入されたダメージが修復され、層間絶縁膜38の誘電率が増加するのを防止することができる。また、絶縁膜40を除去することで、層間絶縁膜の更なる低誘電率化を図ることができる。
When the insulating
次いで、配線51が埋め込まれた層間絶縁膜38上に、例えば図18(b)に示す第3実施形態による半導体装置の製造方法と同様にして、絶縁膜52、層間絶縁膜54及び絶縁膜60を形成する(図23(b))。なお、本実施形態では絶縁膜60/層間絶縁膜54/絶縁膜52の三層構造を用いているが、第2実施形態の場合と同様にエッチングストッパ用の絶縁膜56を含む構造としてもよい。
Next, the insulating
次いで、例えば図10乃至図11に示す第2実施形態による半導体装置の製造方法と同様にして、絶縁膜52及び層間絶縁膜54に配線51に達するビアホール66を、層間絶縁膜54及び絶縁膜60に配線77bを埋め込むための配線溝72を、形成する。
Next, for example, in the same manner as in the method of manufacturing the semiconductor device according to the second embodiment shown in FIGS. 10 to 11, via
次いで、例えば図12乃至図13に示す第2実施形態による半導体装置の製造方法と同様にして、シラン化合物による処理及び紫外線照射を行い、ビアホール66及び配線溝46を形成する際のドライエッチングによって導入されたダメージ層を修復する(図中、修復層116)(図24)。
Next, for example, in the same way as in the method of manufacturing the semiconductor device according to the second embodiment shown in FIGS. 12 to 13, treatment with a silane compound and ultraviolet irradiation are performed and dry etching is performed when forming the via
次いで、全面に、例えばスパッタ法により、例えば膜厚10nmのTaN膜を堆積し、TaN膜のバリアメタル74を形成する。
Next, a TaN film of, eg, a 10 nm-thickness is deposited on the entire surface by, eg, sputtering, to form a
次いで、バリアメタル74上に、例えばスパッタ法により、例えば膜厚10nmのCu膜を堆積し、Cu膜のシード膜(図示せず)を形成する。
Next, a Cu film of, eg, a 10 nm-thickness is deposited on the
次いで、例えば電気めっき法により、シード膜をシードとしてCu膜を堆積し、シード層と併せたトータルの膜厚が例えば1400nmのCu膜76を形成する。
Next, a Cu film is deposited by, for example, electroplating using the seed film as a seed, and a
次いで、CMP法により、絶縁膜60上のCu膜76及びバリアメタル74を研磨により除去し、ビアホール66内に埋め込まれバリアメタル74及びCu膜76を含むコンタクトプラグ77aと、配線溝72内に埋め込まれバリアメタル74及びCu膜76を含む配線77bとを一体且つ一括して形成する。
Next, the
本実施形態では、コンタクトプラグ77a及び配線77bを形成する際の研磨工程において絶縁膜60をも除去している。絶縁膜60はビアホール66及び配線溝46を形成する際のハードマスクとして用いるものであるが、一般的に層間絶縁膜54の材料よりも誘電率の高い材料により形成される。そこで、本実施形態では、層間絶縁膜の低誘電率化の観点から、コンタクトプラグ77a及び配線77bを形成する際の研磨工程において絶縁膜60をも除去している。研磨により絶縁膜60を除去する場合、この研磨工程により、下層の層間絶縁膜54内には、Si−OHが生成されたダメージ層が形成される。
In the present embodiment, the insulating
次いで、例えば図19に示す第4実施形態による半導体装置の製造方法と同様にして、シラン化合物による処理及び紫外線照射を行い、コンタクトプラグ77a及び配線77bを形成する際の研磨によって層間絶縁膜54内に導入されたダメージを修復する(図25)。
Next, for example, in the same manner as in the method of manufacturing the semiconductor device according to the fourth embodiment shown in FIG. 19, the treatment with the silane compound and the ultraviolet irradiation are performed to polish the
研磨により絶縁膜60まで除去する場合、下層の層間絶縁膜54内にダメージが導入され、層間絶縁膜54の誘電率が増加することがある。しかしながら、上述のダメージ修復処理を行うことにより層間絶縁膜54内に導入されたダメージが修復され、層間絶縁膜54の誘電率が増加するのを防止することができる。また、絶縁膜60を除去することで、層間絶縁膜の更なる低誘電率化を図ることができる。
When the insulating
次いで、全面に、例えばCVD法により、例えば膜厚30nmのSiC:O:H膜を堆積し、SiC:O:H膜の絶縁膜78を形成する(図26)。
Next, a SiC: O: H film of, eg, a 30 nm-thickness is deposited on the entire surface by, eg, CVD, to form an insulating
この後、必要に応じて上記と同様の工程を適宜繰り返し、図示しない第3層目の配線等を形成し、本実施形態による半導体装置を完成する。 Thereafter, if necessary, the same steps as described above are repeated as appropriate to form a third-layer wiring (not shown) and the like, thereby completing the semiconductor device according to the present embodiment.
このように、本実施形態によれば、絶縁膜を加工する際の加工ダメージによる絶縁膜の誘電率の増加を回復させるとともに、大気放置による誘電率の増加を防止することができる。これにより、低誘電率で信頼性の高い絶縁膜を得ることができるので、この絶縁膜を例えば多層配線構造の層間絶縁膜に適用することにより、半導体装置の応答速度を高速化することができる。 Thus, according to the present embodiment, it is possible to recover the increase in the dielectric constant of the insulating film due to processing damage when processing the insulating film, and to prevent the increase in the dielectric constant due to being left in the atmosphere. As a result, an insulating film having a low dielectric constant and high reliability can be obtained. By applying this insulating film to, for example, an interlayer insulating film having a multilayer wiring structure, the response speed of the semiconductor device can be increased. .
[変形実施形態]
本発明は、上記実施形態に開示の半導体装置の構造及びその製造方法に限定されるものではなく、シリカ系絶縁膜を有する半導体装置の製造に広く適用することができる。半導体装置を形成する各層の膜厚や構成材料についても、適宜変更することができる。
[Modified Embodiment]
The present invention is not limited to the structure of the semiconductor device and the manufacturing method thereof disclosed in the above embodiments, and can be widely applied to the manufacture of semiconductor devices having a silica-based insulating film. The film thickness and constituent materials of each layer forming the semiconductor device can be changed as appropriate.
[実施例1]
テトラエトキシシラン20.8g(0.1mol)、メチルトリエトキシシラン17.8g(0.1mol)、グリシドキシプロピルトリメトキシシラン23.6g(0.1mol)、メチルイソブチルケトン39.6g、200mlを反応容器に仕込み、1%のテトラメチルアンモニウムハイドロオキサイド水溶液を16.2g(0.9mol)を10分間で滴下し、滴下終了後2時間の熟成反応を行った。
[Example 1]
Tetraethoxysilane 20.8 g (0.1 mol), methyltriethoxysilane 17.8 g (0.1 mol), glycidoxypropyltrimethoxysilane 23.6 g (0.1 mol), methyl isobutyl ketone 39.6 g, 200 ml The reaction vessel was charged, and 16.2 g (0.9 mol) of 1% tetramethylammonium hydroxide aqueous solution was added dropwise over 10 minutes. After completion of the addition, an aging reaction was performed for 2 hours.
次に、硫酸マグネシウム5gを添加して過剰の水分を除去した後、ロータリーエバポレータによって、熟成反応により生成したエタノールを反応溶液が50mlになるまで除去した。得られた反応溶液にメチルイソブチルケトンを20ml添加し、多孔質シリカ前駆体塗布溶液を作製した。 Next, 5 g of magnesium sulfate was added to remove excess water, and then the ethanol produced by the aging reaction was removed with a rotary evaporator until the reaction solution reached 50 ml. 20 ml of methyl isobutyl ketone was added to the obtained reaction solution to prepare a porous silica precursor coating solution.
作製した多孔質シリカ前駆体塗布溶液を低抵抗基板上にスピンコートし、250℃、3分間のプリベークを行った後、FT−IRを用いて950cm−1付近のSi−OHの吸収強度から算出したところ、架橋率は75%であった。 The prepared porous silica precursor coating solution is spin-coated on a low resistance substrate, prebaked at 250 ° C. for 3 minutes, and then calculated from the absorption intensity of Si—OH near 950 cm −1 using FT-IR. As a result, the crosslinking rate was 75%.
次いで、このように作製した多孔質シリカ前駆体塗布溶液を、膜厚が400nmとなるように、スピンコート法によりシリコン基板300上に塗布した。
Next, the porous silica precursor coating solution thus prepared was applied onto the
次いで、シリコン基板200上に塗布した多孔質シリカ前駆体塗布溶液を、250℃、3分間の条件でプリベークした。
Next, the porous silica precursor coating solution coated on the
次いで、窒素雰囲気の電気炉にて400℃、30分間の条件で、プリベークした多孔質シリカ前駆体塗布溶液のキュアを行い、シリカ系多孔質絶縁膜302を形成した(図27(a))。 Next, the pre-baked porous silica precursor coating solution was cured in an electric furnace in a nitrogen atmosphere at 400 ° C. for 30 minutes to form a silica-based porous insulating film 302 (FIG. 27A).
次いで、このように形成したシリカ系多孔質絶縁膜302を、RIEエッチャーにて、エッチングガスとしてCHF3/CF4の混合ガスを用い、CHF3流量を50sccm、CF4流量を100sccm、チャンバ圧力を50mTorr、パワーを200Wとして、膜厚が200nmになるようにドライエッチングした。なお、これにより、シリカ系多孔質絶縁膜302は、膜厚が減少するとともに、表面にダメージ層304が形成される(図27(b))。
Next, the silica-based porous
次いで、ドライエッチングを行ったシリカ系多孔質絶縁膜302上に、ヘキサメチルジシラザンを3cc滴下し、1000rpm、60秒の条件でスピンコートを行った。
Next, 3 cc of hexamethyldisilazane was dropped on the silica-based porous
次いで、ホットプレートにて、120℃、60秒のベーク処理と、250℃、60秒のベーク処理とを、この順で行った。なお、これにより、ダメージ層304は修復され、シリカ系多孔質絶縁膜302の表面には修復層306が形成される(図27(c))。
Next, a baking process at 120 ° C. for 60 seconds and a baking process at 250 ° C. for 60 seconds were performed in this order on a hot plate. As a result, the damaged
次いで、基板を窒素雰囲気中で400℃に加熱した状態で、高圧水銀ランプ(ウシオ電機社製、UVL−7000H4−N)により、シリカ系多孔質絶縁膜に波長200〜600nmの紫外線を10分間照射した(図27(d))。 Next, with the substrate heated to 400 ° C. in a nitrogen atmosphere, the silica-based porous insulating film was irradiated with ultraviolet rays having a wavelength of 200 to 600 nm for 10 minutes with a high-pressure mercury lamp (manufactured by Ushio Inc., UVL-7000H4-N). (FIG. 27 (d)).
表1に、各工程後並びに1週間の大気放置後におけるシリカ系多孔質絶縁膜302の誘電率を水銀プローバで測定した容量から算出した結果をまとめる。
Table 1 summarizes the results of calculating the dielectric constant of the silica-based porous
表1に示すように、シリカ系多孔質絶縁膜302の成膜直後の誘電率は2.24であった。この膜にドライエッチングを施すことにより、ダメージ層304の形成によって誘電率は2.86まで上昇した。その後、シラン化合物による回復処理を行うことにより、誘電率は2.36まで回復したが、成膜直後の値までは戻らかなった。しかしながら、シラン化合物による回復処理の後に更に紫外線照射を行うことにより、誘電率は成膜直後の値に近い2.26まで回復した。更に、1週間の大気放置を行った後も、誘電率は2.25であり、成膜直後に低い値を維持していた。
As shown in Table 1, the dielectric constant immediately after the formation of the silica-based porous
[実施例2]
図27(d)の工程において光照射の代わりに電子線照射を行うほかは実施例1の場合と同様にして、評価試料を作製した。電子線照射は、真空中で基板を400℃に加熱し、加速電圧を10kVとして1分間照射することにより行った。
[Example 2]
An evaluation sample was prepared in the same manner as in Example 1 except that electron beam irradiation was performed instead of light irradiation in the step of FIG. The electron beam irradiation was performed by heating the substrate to 400 ° C. in a vacuum and irradiating it with an acceleration voltage of 10 kV for 1 minute.
表1に、各工程後並びに1週間の大気放置後におけるシリカ系多孔質絶縁膜の誘電率を水銀プローバで測定した容量から算出した結果をまとめる。 Table 1 summarizes the results of calculating the dielectric constant of the silica-based porous insulating film after each step and after standing for 1 week in the atmosphere from the capacity measured with a mercury probe.
表1に示すように、シリカ系多孔質絶縁膜の成膜直後の誘電率は2.24であった。この膜にドライエッチングを施すことにより、ダメージ層の形成によって誘電率は2.86まで上昇した。その後、シラン化合物による回復処理を行うことにより、誘電率は2.36まで回復したが、成膜直後の値までは戻らかなった。しかしながら、シラン化合物による回復処理の後に更に電子線照射を行うことにより、誘電率は成膜直後の値に近い2.28まで回復した。更に、1週間の大気放置を行った後も、誘電率は2.26であり、成膜直後に低い値を維持していた。 As shown in Table 1, the dielectric constant immediately after the formation of the silica-based porous insulating film was 2.24. By subjecting this film to dry etching, the dielectric constant increased to 2.86 due to the formation of the damaged layer. Thereafter, by performing a recovery treatment with a silane compound, the dielectric constant recovered to 2.36, but it did not return to the value immediately after film formation. However, by performing further electron beam irradiation after the recovery treatment with the silane compound, the dielectric constant recovered to 2.28, which is close to the value immediately after film formation. Further, even after being left in the atmosphere for 1 week, the dielectric constant was 2.26, and the low value was maintained immediately after film formation.
[比較例1]
図27(d)の工程において光照射及び電子線照射を行わないほかは実施例1及び実施例2の場合と同様にして、評価試料を作製した。
[Comparative Example 1]
An evaluation sample was prepared in the same manner as in Example 1 and Example 2 except that light irradiation and electron beam irradiation were not performed in the step of FIG.
表1に、各工程後並びに1週間の大気放置後におけるシリカ系多孔質絶縁膜の誘電率を水銀プローバで測定した容量から算出した結果をまとめる。 Table 1 summarizes the results of calculating the dielectric constant of the silica-based porous insulating film after each step and after standing for 1 week in the atmosphere from the capacity measured with a mercury probe.
表1に示すように、シリカ系多孔質絶縁膜の成膜直後の誘電率は2.24であった。この膜にドライエッチングを施すことにより、ダメージ層の形成によって誘電率は2.86まで上昇した。その後、シラン化合物による回復処理を行うことにより、誘電率は2.36まで回復したが、成膜直後の値までは戻らかなった。その後、光照射及び電子線照射を行わずに1週間の大気放置を行ったところ、誘電率は2.52まで増加した。 As shown in Table 1, the dielectric constant immediately after the formation of the silica-based porous insulating film was 2.24. By subjecting this film to dry etching, the dielectric constant increased to 2.86 due to the formation of the damaged layer. Thereafter, by performing a recovery treatment with a silane compound, the dielectric constant recovered to 2.36, but it did not return to the value immediately after film formation. Then, when it was left in the atmosphere for 1 week without performing light irradiation and electron beam irradiation, the dielectric constant increased to 2.52.
[実施例3]
上記第2実施形態による半導体装置の製造方法により、第3層目の配線層までを形成した。なお、第3層目の配線層は、第2層目の配線層と同様のプロセス条件により形成した。
[Example 3]
Up to the third wiring layer was formed by the semiconductor device manufacturing method according to the second embodiment. The third wiring layer was formed under the same process conditions as the second wiring layer.
試作した半導体装置の多層配線を用いて100万個の連続ビアの歩留まりを測定したところ、91%であった。また、層間絶縁膜の実効的な誘電率を層間容量により測定したところ、2.60であった。また、200℃、1000時間の高温放置を行った後に配線抵抗を測定したところ、抵抗上昇は認められなかった。 The yield of 1 million continuous vias was measured using the multilayer wiring of the prototype semiconductor device and found to be 91%. The effective dielectric constant of the interlayer insulating film was measured by interlayer capacitance and found to be 2.60. Further, when the wiring resistance was measured after leaving at 200 ° C. for 1000 hours, no increase in resistance was observed.
[実施例4]
シラン化合物によるダメージ修復処理後の紫外線照射を、ヘリウム雰囲気中で行うほかは、実施例3と同様のプロセスで半導体装置を製造した。具体的には、ダメージ修復処理後の紫外線照射を、ヘリウム雰囲気中で基板を400℃に加熱した状態で、高圧水銀ランプ(ウシオ電機社製、UVL−7000H4−N)を用い、波長が200〜600nmの紫外線を10分間照射することにより行った。
[Example 4]
A semiconductor device was manufactured by the same process as in Example 3 except that the ultraviolet irradiation after the damage repair treatment with the silane compound was performed in a helium atmosphere. Specifically, ultraviolet irradiation after damage repairing treatment was performed using a high-pressure mercury lamp (UVL-7000H4-N, manufactured by Ushio Electric Co., Ltd.) in a state where the substrate was heated to 400 ° C. in a helium atmosphere, and the wavelength was 200 to 200. This was performed by irradiating 600 nm ultraviolet rays for 10 minutes.
試作した半導体装置の多層配線を用いて100万個の連続ビアの歩留まりを測定したところ、94%であった。また、層間絶縁膜の実効的な誘電率を層間容量により測定したところ、2.58であった。また、200℃、1000時間の高温放置を行った後に配線抵抗を測定したところ、抵抗上昇は認められなかった。 When the yield of 1 million continuous vias was measured using the multilayer wiring of the prototype semiconductor device, it was 94%. The effective dielectric constant of the interlayer insulating film was measured by interlayer capacitance and found to be 2.58. Further, when the wiring resistance was measured after leaving at 200 ° C. for 1000 hours, no increase in resistance was observed.
[実施例5]
シラン化合物によるダメージ修復処理後の紫外線照射を、アルゴン雰囲気中で行うほかは、実施例3と同様のプロセスで半導体装置を製造した。具体的には、ダメージ修復処理後の紫外線照射を、アルゴン雰囲気中で基板を400℃に加熱した状態で、高圧水銀ランプ(ウシオ電機社製、UVL−7000H4−N)を用い、波長が200〜600nmの紫外線を10分間照射することにより行った。
[Example 5]
A semiconductor device was manufactured by the same process as in Example 3 except that the ultraviolet irradiation after the damage repair treatment with the silane compound was performed in an argon atmosphere. Specifically, ultraviolet irradiation after damage repairing treatment was performed using a high-pressure mercury lamp (UVL-7000H4-N manufactured by Ushio Electric Co., Ltd.) in a state where the substrate was heated to 400 ° C. in an argon atmosphere, and the wavelength was 200 to 200 ° C. This was performed by irradiating 600 nm ultraviolet rays for 10 minutes.
試作した半導体装置の多層配線を用いて100万個の連続ビアの歩留まりを測定したところ、93%であった。また、層間絶縁膜の実効的な誘電率を層間容量により測定したところ、2.61であった。また、200℃、1000時間の高温放置を行った後に配線抵抗を測定したところ、抵抗上昇は認められなかった。 The yield of 1 million continuous vias was measured using the multilayer wiring of the prototype semiconductor device and found to be 93%. The effective dielectric constant of the interlayer insulating film was measured by interlayer capacitance and found to be 2.61. Further, when the wiring resistance was measured after leaving at 200 ° C. for 1000 hours, no increase in resistance was observed.
[実施例6]
シラン化合物によるダメージ修復処理後の紫外線照射を、真空中で行うほかは、実施例3と同様のプロセスで半導体装置を製造した。具体的には、ダメージ修復処理後の紫外線照射を、真空中で基板を400℃に加熱した状態で、高圧水銀ランプ(ウシオ電機社製、UVL−7000H4−N)を用い、波長が200〜600nmの紫外線を10分間照射することにより行った。
[Example 6]
A semiconductor device was manufactured by the same process as in Example 3 except that the ultraviolet irradiation after the damage repair treatment with the silane compound was performed in vacuum. Specifically, UV irradiation after damage repair processing is performed using a high-pressure mercury lamp (UVL-7000H4-N, manufactured by USHIO INC.) In a state where the substrate is heated to 400 ° C. in a vacuum, and the wavelength is 200 to 600 nm. The ultraviolet rays were irradiated for 10 minutes.
試作した半導体装置の多層配線を用いて100万個の連続ビアの歩留まりを測定したところ、96%であった。また、層間絶縁膜の実効的な誘電率を層間容量により測定したところ、2.52であった。また、200℃、1000時間の高温放置を行った後に配線抵抗を測定したところ、抵抗上昇は認められなかった。 The yield of 1 million continuous vias was measured using the multilayer wiring of the prototype semiconductor device and found to be 96%. The effective dielectric constant of the interlayer insulating film was measured by interlayer capacitance and found to be 2.52. Further, when the wiring resistance was measured after leaving at 200 ° C. for 1000 hours, no increase in resistance was observed.
[実施例7]
シラン化合物によるダメージ修復処理後に、紫外線照射の代わりに電子線照射を行うほかは、実施例3と同様のプロセスで半導体装置を製造した。電子線照射は、真空中で基板を400℃に加熱した状態で、加速電圧10kVで1分間照射することにより行った。
[Example 7]
A semiconductor device was manufactured in the same process as in Example 3 except that electron beam irradiation was performed instead of ultraviolet irradiation after the damage repair treatment with the silane compound. The electron beam irradiation was performed by irradiating the substrate at 400 ° C. in vacuum for 1 minute at an acceleration voltage of 10 kV.
試作した半導体装置の多層配線を用いて100万個の連続ビアの歩留まりを測定したところ、90%であった。また、層間絶縁膜の実効的な誘電率を層間容量により測定したところ、2.63であった。また、200℃、1000時間の高温放置を行った後に配線抵抗を測定したところ、抵抗上昇は認められなかった。 The yield of 1 million continuous vias was measured using the multilayer wiring of the prototype semiconductor device and found to be 90%. The effective dielectric constant of the interlayer insulating film was measured by interlayer capacitance and found to be 2.63. Further, when the wiring resistance was measured after leaving at 200 ° C. for 1000 hours, no increase in resistance was observed.
[比較例2]
実施例3のプロセスにおいて、シラン化合物によるダメージ修復処理、並びに光照射及び電子線照射処理を行わずに、半導体装置を製造した。
[Comparative Example 2]
In the process of Example 3, a semiconductor device was manufactured without performing damage repair treatment with a silane compound, light irradiation, and electron beam irradiation treatment.
試作した半導体装置の多層配線を用いて100万個の連続ビアの歩留まりを測定したところ、72%であった。また、層間絶縁膜の実効的な誘電率を層間容量により測定したところ、2.96であった。また、200℃、1000時間の高温放置を行った後に配線抵抗を測定したところ、ビア個数の45%で抵抗上昇が認められた。 The yield of 1 million continuous vias was measured using the multilayer wiring of the prototype semiconductor device and found to be 72%. The effective dielectric constant of the interlayer insulating film was measured by interlayer capacitance and found to be 2.96. Further, when the wiring resistance was measured after leaving at 200 ° C. for 1000 hours, an increase in resistance was observed in 45% of the number of vias.
[比較例3]
実施例3のプロセスにおいて、シラン化合物によるダメージ修復処理のみを行い、光照射及び電子線照射処理を行わずに、半導体装置を製造した。
[Comparative Example 3]
In the process of Example 3, only the damage repair process with the silane compound was performed, and the semiconductor device was manufactured without performing the light irradiation and the electron beam irradiation process.
試作した半導体装置の多層配線を用いて100万個の連続ビアの歩留まりを測定したところ、81%であった。また、層間絶縁膜の実効的な誘電率を層間容量により測定したところ、2.82であった。また、200℃、1000時間の高温放置を行った後に配線抵抗を測定したところ、ビア個数の18%で抵抗上昇が認められた。 When the yield of 1 million continuous vias was measured using the multilayer wiring of the prototype semiconductor device, it was 81%. The effective dielectric constant of the interlayer insulating film was measured by interlayer capacitance and found to be 2.82. Further, when the wiring resistance was measured after leaving at a high temperature of 200 ° C. for 1000 hours, an increase in resistance was observed in 18% of the number of vias.
[実施例8]
テトラエトキシシラン20.8g(0.1mol)、メチルトリエトキシシラン17.8g(0.1mol)、グリシドキシプロピルトリメトキシシラン23.6g(0.1mol)、メチルイソブチルケトン39.6g、200mlを反応容器に仕込み、1%のテトラメチルアンモニウムハイドロオキサイド水溶液を16.2g(0.9mol)を10分間で滴下し、滴下終了後2時間の熟成反応を行った。
[Example 8]
Tetraethoxysilane 20.8 g (0.1 mol), methyltriethoxysilane 17.8 g (0.1 mol), glycidoxypropyltrimethoxysilane 23.6 g (0.1 mol), methyl isobutyl ketone 39.6 g, 200 ml The reaction vessel was charged, and 16.2 g (0.9 mol) of 1% tetramethylammonium hydroxide aqueous solution was added dropwise over 10 minutes. After completion of the addition, an aging reaction was performed for 2 hours.
次に、硫酸マグネシウム5gを添加して過剰の水分を除去した後、ロータリーエバポレータによって、熟成反応により生成したエタノールを反応溶液が50mlになるまで除去した。得られた反応溶液にメチルイソブチルケトンを20ml添加し、配線分離層用の多孔質シリカ前駆体塗布溶液を作製した。 Next, 5 g of magnesium sulfate was added to remove excess water, and then the ethanol produced by the aging reaction was removed with a rotary evaporator until the reaction solution reached 50 ml. 20 ml of methyl isobutyl ketone was added to the resulting reaction solution to prepare a porous silica precursor coating solution for a wiring separation layer.
作製した多孔質シリカ前駆体塗布溶液を低抵抗基板上にスピンコートし、250℃、3分間のプリベークを行った後、FT−IRを用いて950cm−1付近のSi−OHの吸収強度から算出したところ、架橋率は75%であった。 The prepared porous silica precursor coating solution is spin-coated on a low resistance substrate, prebaked at 250 ° C. for 3 minutes, and then calculated from the absorption intensity of Si—OH near 950 cm −1 using FT-IR. As a result, the crosslinking rate was 75%.
次いで、このように作製した多孔質シリカ前駆体塗布溶液を、膜厚が400nmとなるように、スピンコート法により下地基板200としてのシリコン基板上に塗布した。
Next, the porous silica precursor coating solution thus prepared was applied onto a silicon substrate as the
次いで、下地基板200上に塗布した多孔質シリカ前駆体塗布溶液を、250℃、3分間の条件でプリベークした。
Next, the porous silica precursor coating solution coated on the
次いで、窒素雰囲気の電気炉にて400℃、30分間の条件で、プリベークした多孔質シリカ前駆体塗布溶液のキュアを行い、シリカ系多孔質絶縁膜202を形成した(図16(a)参照)。 Next, the pre-baked porous silica precursor coating solution was cured in an electric furnace in a nitrogen atmosphere at 400 ° C. for 30 minutes to form a silica-based porous insulating film 202 (see FIG. 16A). .
次いで、このように形成したシリカ系多孔質絶縁膜202を、化学的機械的研磨(CMP)装置にて研磨した。なお、これにより、シリカ系多孔質絶縁膜202は、膜厚が減少するとともに、表面にダメージ層204が形成される(図16(b)参照)。
Next, the silica-based porous
次いで、研磨したシリカ系多孔質絶縁膜202の表面を、0.5%の弗酸水溶液で洗浄した。
Next, the surface of the polished silica-based porous
次いで、研磨したシリカ系多孔質絶縁膜202上に、ヘキサメチルジシラザンを3cc滴下し、1000rpm、60秒の条件でスピンコートを行った。
Next, 3 cc of hexamethyldisilazane was dropped onto the polished silica-based porous
次いで、ホットプレートにて、120℃、60秒のベーク処理と、250℃、60秒のベーク処理とを、この順で行った。なお、これにより、ダメージ層204は修復され、シリカ系多孔質絶縁膜202の表面には修復層206が形成される(図16(c)参照)。
Next, a baking process at 120 ° C. for 60 seconds and a baking process at 250 ° C. for 60 seconds were performed in this order on a hot plate. As a result, the damaged
次いで、基板を窒素雰囲気中で400℃に加熱した状態で、高圧水銀ランプ(ウシオ電機社製、UVL−7000H4−N)により、シリカ系多孔質絶縁膜に波長200〜600nmの紫外線を10分間照射した(図15(d))。 Next, with the substrate heated to 400 ° C. in a nitrogen atmosphere, the silica-based porous insulating film was irradiated with ultraviolet rays having a wavelength of 200 to 600 nm for 10 minutes with a high-pressure mercury lamp (manufactured by Ushio Inc., UVL-7000H4-N). (FIG. 15D).
表2に、各工程後並びに1週間の大気放置後におけるシリカ系多孔質絶縁膜202の誘電率を水銀プローバで測定した容量から算出した結果をまとめる。
Table 2 summarizes the results of calculating the dielectric constant of the silica-based porous
表2に示すように、シリカ系多孔質絶縁膜202の成膜直後の誘電率は2.24であった。この膜を研磨することにより、ダメージ層204の形成によって誘電率は3.12まで上昇した。その後、シラン化合物による回復処理を行うことにより、誘電率は2.39まで回復したが、成膜直後の値までは戻らかなった。しかしながら、シラン化合物による回復処理の後に更に紫外線照射を行うことにより、誘電率は成膜直後の値に近い2.25まで回復した。更に、1週間の大気放置を行った後も、誘電率は2.25であり、成膜直後に低い値を維持していた。
As shown in Table 2, the dielectric constant immediately after the formation of the silica-based porous
[実施例9]
図16(d)の工程において光照射の代わりに電子線照射を行うほかは実施例8の場合と同様にして、評価試料を作製した。電子線照射は、真空中で基板を400℃に加熱し、加速電圧を10kVとして1分間照射することにより行った。
[Example 9]
An evaluation sample was prepared in the same manner as in Example 8 except that electron beam irradiation was performed instead of light irradiation in the step of FIG. The electron beam irradiation was performed by heating the substrate to 400 ° C. in a vacuum and irradiating it with an acceleration voltage of 10 kV for 1 minute.
表2に、各工程後並びに1週間の大気放置後におけるシリカ系多孔質絶縁膜の誘電率を水銀プローバで測定した容量から算出した結果をまとめる。 Table 2 summarizes the results of calculating the dielectric constant of the silica-based porous insulating film after each step and after standing for 1 week in the atmosphere from the capacity measured with a mercury probe.
表2に示すように、シリカ系多孔質絶縁膜202の成膜直後の誘電率は2.24であった。この膜を研磨することにより、ダメージ層204の形成によって誘電率は3.12まで上昇した。その後、シラン化合物による回復処理を行うことにより、誘電率は2.39まで回復したが、成膜直後の値までは戻らかなった。しかしながら、シラン化合物による回復処理の後に更に紫外線照射を行うことにより、誘電率は成膜直後の値に近い2.25まで回復した。更に、1週間の大気放置を行った後も、誘電率は2.26であり、成膜直後に低い値を維持していた。
As shown in Table 2, the dielectric constant immediately after the formation of the silica-based porous
[比較例4]
図16(d)の工程において光照射及び電子線照射を行わないほかは実施例1及び実施例2の場合と同様にして、評価試料を作製した。
[Comparative Example 4]
An evaluation sample was prepared in the same manner as in Example 1 and Example 2 except that light irradiation and electron beam irradiation were not performed in the step of FIG.
表2に、各工程後並びに1週間の大気放置後におけるシリカ系多孔質絶縁膜の誘電率を水銀プローバで測定した容量から算出した結果をまとめる。 Table 2 summarizes the results of calculating the dielectric constant of the silica-based porous insulating film after each step and after standing for 1 week in the atmosphere from the capacity measured with a mercury probe.
表2に示すように、シリカ系多孔質絶縁膜の成膜直後の誘電率は2.24であった。この膜を研磨することにより、ダメージ層204の形成によって誘電率は3.12まで上昇した。その後、シラン化合物による回復処理を行うことにより、誘電率は2.39まで回復したが、成膜直後の値までは戻らかなった。その後、光照射及び電子線照射を行わずに1週間の大気放置を行ったところ、誘電率は2.55まで増加した。 As shown in Table 2, the dielectric constant immediately after the formation of the silica-based porous insulating film was 2.24. By polishing this film, the dielectric constant increased to 3.12. Thereafter, by performing a recovery treatment with a silane compound, the dielectric constant recovered to 2.39, but it did not return to the value immediately after film formation. Thereafter, when the substrate was left in the atmosphere for 1 week without light irradiation or electron beam irradiation, the dielectric constant increased to 2.55.
[実施例10]
図16(d)の工程において光照射の際の熱処理温度を変更したほかは、実施例8の場合と同様にして、評価試料を作製した。光照射の際の熱処理温度は、30℃、60℃、100℃、150℃、200℃、250℃、300℃、350℃、400℃とし、それぞれについて評価試料を作製した。
[Example 10]
An evaluation sample was produced in the same manner as in Example 8 except that the heat treatment temperature at the time of light irradiation was changed in the step of FIG. The heat treatment temperatures at the time of light irradiation were 30 ° C., 60 ° C., 100 ° C., 150 ° C., 200 ° C., 250 ° C., 300 ° C., 350 ° C., and 400 ° C., and evaluation samples were prepared for each.
表3に、評価試料作製直後並びに1週間の大気放置後におけるシリカ系多孔質絶縁膜の誘電率を水銀プローバで測定した容量から算出した結果をまとめる。 Table 3 summarizes the results of calculating the dielectric constant of the silica-based porous insulating film immediately after producing the evaluation sample and after being left in the atmosphere for one week from the capacity measured with a mercury probe.
表3に示すように、各評価試料の作製直後におけるシリカ系多孔質絶縁膜202の誘電率は、2.24〜2.26とほぼ一定であった。また、1週間の大気放置を行った後も、誘電率は2.24〜2.26であり、評価試料作製直後と同等の低い値を維持していた。
As shown in Table 3, the dielectric constant of the silica-based porous
[実施例11]
図16(d)の工程において電子線照射の際の熱処理温度を変更したほかは、実施例9の場合と同様にして、評価試料を作製した。電子線照射の際の熱処理温度は、30℃、60℃、100℃、150℃、200℃、250℃、300℃、350℃、400℃とし、それぞれについて評価試料を作製した。
[Example 11]
An evaluation sample was produced in the same manner as in Example 9 except that the heat treatment temperature at the time of electron beam irradiation was changed in the step of FIG. The heat treatment temperatures during electron beam irradiation were 30 ° C., 60 ° C., 100 ° C., 150 ° C., 200 ° C., 250 ° C., 300 ° C., 350 ° C., and 400 ° C., and evaluation samples were prepared for each.
表3に、評価試料作製直後並びに1週間の大気放置後におけるシリカ系多孔質絶縁膜の誘電率を水銀プローバで測定した容量から算出した結果をまとめる。 Table 3 summarizes the results of calculating the dielectric constant of the silica-based porous insulating film immediately after producing the evaluation sample and after being left in the atmosphere for one week from the capacity measured with a mercury probe.
表3に示すように、各評価試料の作製直後におけるシリカ系多孔質絶縁膜202の誘電率は、2.24〜2.26とほぼ一定であった。また、1週間の大気放置を行った後も、誘電率は2.24〜2.26であり、評価試料作製直後と同等の低い値を維持していた。
As shown in Table 3, the dielectric constant of the silica-based porous
[比較例5]
図16(d)の工程において光照射及び電子線照射を行わないほかは実施例10及び実施例11の場合と同様にして、評価試料を作製した。
[Comparative Example 5]
Evaluation samples were prepared in the same manner as in Examples 10 and 11 except that light irradiation and electron beam irradiation were not performed in the step of FIG.
表3に、評価試料作成直後並びに1週間の大気放置後におけるシリカ系多孔質絶縁膜の誘電率を水銀プローバで測定した容量から算出した結果をまとめる。 Table 3 summarizes the results of calculating the dielectric constant of the silica-based porous insulating film immediately after the evaluation sample was created and after being left in the atmosphere for one week from the capacity measured with a mercury probe.
表3に示すように、各評価試料の作製直後におけるシリカ系多孔質絶縁膜202の誘電率は、2.34〜2.39と、光照射又は電子線照射を行った実施例10,11の場合よりも高かった。また、1週間の大気放置を行ったところ、誘電率は2.52〜2.56まで増加した。
As shown in Table 3, the dielectric constant of the silica-based porous
[実施例12]
上記第4実施形態による半導体装置の製造方法により、第3層目の配線層までを形成した。ドライエッチング並びに研磨の後に行うシラン化合物によるダメージ修復処理後の紫外線照射は、窒素雰囲気中で行った。なお、第3層目の配線層は、第2層目の配線層と同様のプロセス条件により形成した。
[Example 12]
Up to the third wiring layer was formed by the semiconductor device manufacturing method according to the fourth embodiment. The ultraviolet irradiation after the damage repair treatment with the silane compound performed after dry etching and polishing was performed in a nitrogen atmosphere. The third wiring layer was formed under the same process conditions as the second wiring layer.
試作した半導体装置の多層配線を用いて100万個の連続ビアの歩留まりを測定したところ、91%であった。また、層間絶縁膜の実効的な誘電率を層間容量により測定したところ、2.60であった。また、200℃、1000時間の高温放置を行った後に配線抵抗を測定したところ、抵抗上昇は認められなかった。 The yield of 1 million continuous vias was measured using the multilayer wiring of the prototype semiconductor device and found to be 91%. The effective dielectric constant of the interlayer insulating film was measured by interlayer capacitance and found to be 2.60. Further, when the wiring resistance was measured after leaving at 200 ° C. for 1000 hours, no increase in resistance was observed.
[実施例13]
ドライエッチング並びに研磨の後に行うシラン化合物によるダメージ修復処理後の紫外線照射を、ヘリウム雰囲気中で行うほかは、実施例12と同様のプロセスで半導体装置を製造した。具体的には、ダメージ修復処理後の紫外線照射を、ヘリウム雰囲気中で基板を400℃に加熱した状態で、高圧水銀ランプ(ウシオ電機社製、UVL−7000H4−N)を用い、波長が200〜600nmの紫外線を10分間照射することにより行った。
[Example 13]
A semiconductor device was manufactured in the same process as in Example 12, except that the ultraviolet irradiation after the damage repair treatment with the silane compound performed after dry etching and polishing was performed in a helium atmosphere. Specifically, ultraviolet irradiation after damage repairing treatment was performed using a high-pressure mercury lamp (UVL-7000H4-N, manufactured by Ushio Electric Co., Ltd.) in a state where the substrate was heated to 400 ° C. in a helium atmosphere, and the wavelength was 200 to 200. This was performed by irradiating 600 nm ultraviolet rays for 10 minutes.
試作した半導体装置の多層配線を用いて100万個の連続ビアの歩留まりを測定したところ、94%であった。また、層間絶縁膜の実効的な誘電率を層間容量により測定したところ、2.58であった。また、200℃、1000時間の高温放置を行った後に配線抵抗を測定したところ、抵抗上昇は認められなかった。 When the yield of 1 million continuous vias was measured using the multilayer wiring of the prototype semiconductor device, it was 94%. The effective dielectric constant of the interlayer insulating film was measured by interlayer capacitance and found to be 2.58. Further, when the wiring resistance was measured after leaving at 200 ° C. for 1000 hours, no increase in resistance was observed.
[実施例14]
ドライエッチング並びに研磨の後に行うシラン化合物によるダメージ修復処理後の紫外線照射を、アルゴン雰囲気中で行うほかは、実施例12と同様のプロセスで半導体装置を製造した。具体的には、ダメージ修復処理後の紫外線照射を、アルゴン雰囲気中で基板を400℃に加熱した状態で、高圧水銀ランプ(ウシオ電機社製、UVL−7000H4−N)を用い、波長が200〜600nmの紫外線を10分間照射することにより行った。
[Example 14]
A semiconductor device was manufactured by the same process as in Example 12 except that the ultraviolet irradiation after the damage repair treatment with the silane compound performed after dry etching and polishing was performed in an argon atmosphere. Specifically, ultraviolet irradiation after damage repairing treatment was performed using a high-pressure mercury lamp (UVL-7000H4-N manufactured by Ushio Electric Co., Ltd.) in a state where the substrate was heated to 400 ° C. in an argon atmosphere, and the wavelength was 200 to 200 ° C. This was performed by irradiating 600 nm ultraviolet rays for 10 minutes.
試作した半導体装置の多層配線を用いて100万個の連続ビアの歩留まりを測定したところ、93%であった。また、層間絶縁膜の実効的な誘電率を層間容量により測定したところ、2.61であった。また、200℃、1000時間の高温放置を行った後に配線抵抗を測定したところ、抵抗上昇は認められなかった。 The yield of 1 million continuous vias was measured using the multilayer wiring of the prototype semiconductor device and found to be 93%. The effective dielectric constant of the interlayer insulating film was measured by interlayer capacitance and found to be 2.61. Further, when the wiring resistance was measured after leaving at 200 ° C. for 1000 hours, no increase in resistance was observed.
[実施例15]
ドライエッチング並びに研磨の後に行うシラン化合物によるダメージ修復処理後の紫外線照射を、真空中で行うほかは、実施例12と同様のプロセスで半導体装置を製造した。具体的には、ダメージ修復処理後の紫外線照射を、真空中で基板を400℃に加熱した状態で、高圧水銀ランプ(ウシオ電機社製、UVL−7000H4−N)を用い、波長が200〜600nmの紫外線を10分間照射することにより行った。
[Example 15]
A semiconductor device was manufactured in the same process as in Example 12 except that the ultraviolet irradiation after the damage repair treatment with the silane compound performed after dry etching and polishing was performed in vacuum. Specifically, UV irradiation after damage repair processing is performed using a high-pressure mercury lamp (UVL-7000H4-N, manufactured by USHIO INC.) In a state where the substrate is heated to 400 ° C. in a vacuum, and the wavelength is 200 to 600 nm. The ultraviolet rays were irradiated for 10 minutes.
試作した半導体装置の多層配線を用いて100万個の連続ビアの歩留まりを測定したところ、96%であった。また、層間絶縁膜の実効的な誘電率を層間容量により測定したところ、2.52であった。また、200℃、1000時間の高温放置を行った後に配線抵抗を測定したところ、抵抗上昇は認められなかった。 The yield of 1 million continuous vias was measured using the multilayer wiring of the prototype semiconductor device and found to be 96%. The effective dielectric constant of the interlayer insulating film was measured by interlayer capacitance and found to be 2.52. Further, when the wiring resistance was measured after leaving at 200 ° C. for 1000 hours, no increase in resistance was observed.
[実施例16]
シラン化合物によるダメージ修復処理後に、紫外線照射の代わりに電子線照射を行うほかは、実施例12と同様のプロセスで半導体装置を製造した。電子線照射は、真空中で基板を400℃に加熱した状態で、加速電圧10kVで1分間照射することにより行った。
[Example 16]
A semiconductor device was manufactured in the same process as in Example 12 except that electron beam irradiation was performed instead of ultraviolet irradiation after damage repair treatment with a silane compound. The electron beam irradiation was performed by irradiating the substrate at 400 ° C. in vacuum for 1 minute at an acceleration voltage of 10 kV.
試作した半導体装置の多層配線を用いて100万個の連続ビアの歩留まりを測定したところ、90%であった。また、層間絶縁膜の実効的な誘電率を層間容量により測定したところ、2.63であった。また、200℃、1000時間の高温放置を行った後に配線抵抗を測定したところ、抵抗上昇は認められなかった。 The yield of 1 million continuous vias was measured using the multilayer wiring of the prototype semiconductor device and found to be 90%. The effective dielectric constant of the interlayer insulating film was measured by interlayer capacitance and found to be 2.63. Further, when the wiring resistance was measured after leaving at 200 ° C. for 1000 hours, no increase in resistance was observed.
[比較例6]
実施例12のプロセスにおいて、シラン化合物によるダメージ修復処理、並びに光照射及び電子線照射処理を行わずに、半導体装置を製造した。
[Comparative Example 6]
In the process of Example 12, a semiconductor device was manufactured without performing damage repair treatment with a silane compound, light irradiation, and electron beam irradiation treatment.
試作した半導体装置の多層配線を用いて100万個の連続ビアの歩留まりを測定したところ、72%であった。また、層間絶縁膜の実効的な誘電率を層間容量により測定したところ、2.82であった。また、200℃、1000時間の高温放置を行った後に配線抵抗を測定したところ、ビア個数の45%で抵抗上昇が認められた。 The yield of 1 million continuous vias was measured using the multilayer wiring of the prototype semiconductor device and found to be 72%. The effective dielectric constant of the interlayer insulating film was measured by interlayer capacitance and found to be 2.82. Further, when the wiring resistance was measured after leaving at 200 ° C. for 1000 hours, an increase in resistance was observed in 45% of the number of vias.
[比較例7]
実施例12のプロセスにおいて、シラン化合物によるダメージ修復処理のみを行い、光照射及び電子線照射処理を行わずに、半導体装置を製造した。
[Comparative Example 7]
In the process of Example 12, only the damage repair process with the silane compound was performed, and the semiconductor device was manufactured without performing the light irradiation and the electron beam irradiation process.
試作した半導体装置の多層配線を用いて100万個の連続ビアの歩留まりを測定したところ、81%であった。また、層間絶縁膜の実効的な誘電率を層間容量により測定したところ、2.82であった。また、200℃、1000時間の高温放置を行った後に配線抵抗を測定したところ、ビア個数の18%で抵抗上昇が認められた。 When the yield of 1 million continuous vias was measured using the multilayer wiring of the prototype semiconductor device, it was 81%. The effective dielectric constant of the interlayer insulating film was measured by interlayer capacitance and found to be 2.82. Further, when the wiring resistance was measured after leaving at a high temperature of 200 ° C. for 1000 hours, an increase in resistance was observed in 18% of the number of vias.
[実施例17]
上記第5実施形態による半導体装置の製造方法により、第3層目の配線層までを形成した。ドライエッチング並びに研磨の後に行うシラン化合物によるダメージ修復処理後の紫外線照射は、窒素雰囲気中で行った。なお、第3層目の配線層は、第2層目の配線層と同様のプロセス条件により形成した。
[Example 17]
Up to the third wiring layer was formed by the semiconductor device manufacturing method according to the fifth embodiment. The ultraviolet irradiation after the damage repair treatment with the silane compound performed after dry etching and polishing was performed in a nitrogen atmosphere. The third wiring layer was formed under the same process conditions as the second wiring layer.
試作した半導体装置の多層配線を用いて100万個の連続ビアの歩留まりを測定したところ、94%であった。また、層間絶縁膜の実効的な誘電率を層間容量により測定したところ、2.49であった。また、200℃、1000時間の高温放置を行った後に配線抵抗を測定したところ、抵抗上昇は認められなかった。 When the yield of 1 million continuous vias was measured using the multilayer wiring of the prototype semiconductor device, it was 94%. The effective dielectric constant of the interlayer insulating film was measured by interlayer capacitance and found to be 2.49. Further, when the wiring resistance was measured after leaving at 200 ° C. for 1000 hours, no increase in resistance was observed.
[実施例18]
ドライエッチング並びに研磨の後に行うシラン化合物によるダメージ修復処理後の紫外線照射を、ヘリウム雰囲気中で行うほかは、実施例17と同様のプロセスで半導体装置を製造した。具体的には、ダメージ修復処理後の紫外線照射を、ヘリウム雰囲気中で基板を400℃に加熱した状態で、高圧水銀ランプ(ウシオ電機社製、UVL−7000H4−N)を用い、波長が200〜600nmの紫外線を10分間照射することにより行った。
[Example 18]
A semiconductor device was manufactured in the same process as in Example 17 except that the ultraviolet irradiation after the damage repair treatment with the silane compound performed after dry etching and polishing was performed in a helium atmosphere. Specifically, ultraviolet irradiation after damage repairing treatment was performed using a high-pressure mercury lamp (UVL-7000H4-N, manufactured by Ushio Electric Co., Ltd.) in a state where the substrate was heated to 400 ° C. in a helium atmosphere, and the wavelength was 200 to 200. This was performed by irradiating 600 nm ultraviolet rays for 10 minutes.
試作した半導体装置の多層配線を用いて100万個の連続ビアの歩留まりを測定したところ、96%であった。また、層間絶縁膜の実効的な誘電率を層間容量により測定したところ、2.47であった。また、200℃、1000時間の高温放置を行った後に配線抵抗を測定したところ、抵抗上昇は認められなかった。 The yield of 1 million continuous vias was measured using the multilayer wiring of the prototype semiconductor device and found to be 96%. The effective dielectric constant of the interlayer insulating film was measured by interlayer capacitance and found to be 2.47. Further, when the wiring resistance was measured after leaving at 200 ° C. for 1000 hours, no increase in resistance was observed.
[実施例19]
ドライエッチング並びに研磨の後に行うシラン化合物によるダメージ修復処理後の紫外線照射を、アルゴン雰囲気中で行うほかは、実施例17と同様のプロセスで半導体装置を製造した。具体的には、ダメージ修復処理後の紫外線照射を、アルゴン雰囲気中で基板を400℃に加熱した状態で、高圧水銀ランプ(ウシオ電機社製、UVL−7000H4−N)を用い、波長が200〜600nmの紫外線を10分間照射することにより行った。
[Example 19]
A semiconductor device was manufactured by the same process as in Example 17 except that the ultraviolet irradiation after the damage repair treatment with the silane compound performed after dry etching and polishing was performed in an argon atmosphere. Specifically, ultraviolet irradiation after damage repairing treatment was performed using a high-pressure mercury lamp (UVL-7000H4-N manufactured by Ushio Electric Co., Ltd.) in a state where the substrate was heated to 400 ° C. in an argon atmosphere, and the wavelength was 200 to 200 ° C. This was performed by irradiating 600 nm ultraviolet rays for 10 minutes.
試作した半導体装置の多層配線を用いて100万個の連続ビアの歩留まりを測定したところ、97%であった。また、層間絶縁膜の実効的な誘電率を層間容量により測定したところ、2.47であった。また、200℃、1000時間の高温放置を行った後に配線抵抗を測定したところ、抵抗上昇は認められなかった。 The yield of 1 million continuous vias was measured using the multilayer wiring of the prototype semiconductor device and found to be 97%. The effective dielectric constant of the interlayer insulating film was measured by interlayer capacitance and found to be 2.47. Further, when the wiring resistance was measured after leaving at 200 ° C. for 1000 hours, no increase in resistance was observed.
[実施例20]
ドライエッチング並びに研磨の後に行うシラン化合物によるダメージ修復処理後の紫外線照射を、真空中で行うほかは、実施例17と同様のプロセスで半導体装置を製造した。具体的には、ダメージ修復処理後の紫外線照射を、真空中で基板を400℃に加熱した状態で、高圧水銀ランプ(ウシオ電機社製、UVL−7000H4−N)を用い、波長が200〜600nmの紫外線を10分間照射することにより行った。
[Example 20]
A semiconductor device was manufactured in the same process as in Example 17 except that the ultraviolet irradiation after the damage repair treatment with the silane compound performed after dry etching and polishing was performed in vacuum. Specifically, UV irradiation after damage repair processing is performed using a high-pressure mercury lamp (UVL-7000H4-N, manufactured by USHIO INC.) In a state where the substrate is heated to 400 ° C. in a vacuum, and the wavelength is 200 to 600 nm. The ultraviolet rays were irradiated for 10 minutes.
試作した半導体装置の多層配線を用いて100万個の連続ビアの歩留まりを測定したところ、95%であった。また、層間絶縁膜の実効的な誘電率を層間容量により測定したところ、2.46であった。また、200℃、1000時間の高温放置を行った後に配線抵抗を測定したところ、抵抗上昇は認められなかった。 The yield of 1 million continuous vias was measured using the multilayer wiring of the prototype semiconductor device and found to be 95%. The effective dielectric constant of the interlayer insulating film was measured by interlayer capacitance and found to be 2.46. Further, when the wiring resistance was measured after leaving at 200 ° C. for 1000 hours, no increase in resistance was observed.
[実施例21]
シラン化合物によるダメージ修復処理後に、紫外線照射の代わりに電子線照射を行うほかは、実施例17と同様のプロセスで半導体装置を製造した。電子線照射は、真空中で基板を400℃に加熱した状態で、加速電圧10kVで1分間照射することにより行った。
[Example 21]
A semiconductor device was manufactured in the same process as in Example 17 except that electron beam irradiation was performed instead of ultraviolet irradiation after damage repair treatment with a silane compound. The electron beam irradiation was performed by irradiating the substrate at 400 ° C. in vacuum for 1 minute at an acceleration voltage of 10 kV.
試作した半導体装置の多層配線を用いて100万個の連続ビアの歩留まりを測定したところ、93%であった。また、層間絶縁膜の実効的な誘電率を層間容量により測定したところ、2.47であった。また、200℃、1000時間の高温放置を行った後に配線抵抗を測定したところ、抵抗上昇は認められなかった。 The yield of 1 million continuous vias was measured using the multilayer wiring of the prototype semiconductor device and found to be 93%. The effective dielectric constant of the interlayer insulating film was measured by interlayer capacitance and found to be 2.47. Further, when the wiring resistance was measured after leaving at 200 ° C. for 1000 hours, no increase in resistance was observed.
[比較例8]
実施例17のプロセスにおいて、シラン化合物によるダメージ修復処理、並びに光照射及び電子線照射処理を行わずに、半導体装置を製造した。
[Comparative Example 8]
In the process of Example 17, a semiconductor device was manufactured without performing damage repair treatment with a silane compound, light irradiation, and electron beam irradiation treatment.
試作した半導体装置の多層配線を用いて100万個の連続ビアの歩留まりを測定したところ、65%であった。また、層間絶縁膜の実効的な誘電率を層間容量により測定したところ、2.76であった。また、200℃、1000時間の高温放置を行った後に配線抵抗を測定したところ、ビア個数の58%で抵抗上昇が認められた。 The yield of 1 million continuous vias was measured using the multilayer wiring of the prototype semiconductor device and found to be 65%. The effective dielectric constant of the interlayer insulating film was measured by interlayer capacitance and found to be 2.76. Further, when the wiring resistance was measured after leaving at a high temperature of 200 ° C. for 1000 hours, an increase in resistance was observed in 58% of the number of vias.
[比較例9]
実施例17のプロセスにおいて、シラン化合物によるダメージ修復処理のみを行い、光照射及び電子線照射処理を行わずに、半導体装置を製造した。
[Comparative Example 9]
In the process of Example 17, only the damage repair process with the silane compound was performed, and the semiconductor device was manufactured without performing the light irradiation and the electron beam irradiation process.
試作した半導体装置の多層配線を用いて100万個の連続ビアの歩留まりを測定したところ、67%であった。また、層間絶縁膜の実効的な誘電率を層間容量により測定したところ、2.75であった。また、200℃、1000時間の高温放置を行った後に配線抵抗を測定したところ、ビア個数の26%で抵抗上昇が認められた。 The yield of 1 million continuous vias was measured using the multilayer wiring of the prototype semiconductor device, which was 67%. The effective dielectric constant of the interlayer insulating film was measured by interlayer capacitance and found to be 2.75. Further, when the wiring resistance was measured after leaving at 200 ° C. for 1000 hours, an increase in resistance was observed in 26% of the number of vias.
以上の実施形態に関し、更に以下の付記を開示する。 Regarding the above embodiment, the following additional notes are disclosed.
(付記1) 半導体基板上に、シリカ系の絶縁材料の絶縁膜を形成する工程と、
前記絶縁膜を加工する工程と、
加工した前記絶縁膜にシラン化合物を作用させることにより、疎水化する工程と、
前記絶縁膜に光照射又は電子線照射を行う工程と
を有することを特徴とする半導体装置の製造方法。
(Appendix 1) Forming an insulating film of a silica-based insulating material on a semiconductor substrate;
Processing the insulating film;
Making the processed insulating film hydrophobized by acting a silane compound;
And a step of irradiating the insulating film with light or electron beam.
(付記2) 付記1記載の半導体装置の製造方法において、
前記絶縁膜を加工する工程では、ドライエッチングにより前記絶縁膜を加工する
ことを特徴とする半導体装置の製造方法。
(Additional remark 2) In the manufacturing method of the semiconductor device of Additional remark 1,
In the process of processing the insulating film, the insulating film is processed by dry etching.
(付記3) 付記1記載の半導体装置の製造方法において、
前記絶縁膜を加工する工程では、研磨により前記絶縁膜を加工する
ことを特徴とする半導体装置の製造方法。
(Additional remark 3) In the manufacturing method of the semiconductor device of Additional remark 1,
In the step of processing the insulating film, the insulating film is processed by polishing.
(付記4) 付記1乃至3のいずれか1項に記載の半導体装置の製造方法において、
前記絶縁膜を加工する工程の後、前記絶縁膜に前記シラン化合物を作用させる工程の前に、前記絶縁膜を、酸素、アルゴン、水素若しくは窒素、又はこれらから選択される複数のガスの混合ガスのプラズマで処理する工程を更に有する
ことを特徴とする半導体装置の製造方法。
(Appendix 4) In the method for manufacturing a semiconductor device according to any one of appendices 1 to 3,
After the step of processing the insulating film and before the step of causing the silane compound to act on the insulating film, the insulating film is formed of oxygen, argon, hydrogen, nitrogen, or a mixed gas selected from these gases. A method of manufacturing a semiconductor device, further comprising the step of processing with plasma.
(付記5) 付記4記載の半導体装置の製造方法において、
前記絶縁膜をプラズマで処理する工程では、前記絶縁膜を加工する工程で生成され前記絶縁膜に付着する副生成物を除去する
ことを特徴とする半導体装置の製造方法。
(Additional remark 5) In the manufacturing method of the semiconductor device of Additional remark 4,
In the step of processing the insulating film with plasma, a by-product generated in the step of processing the insulating film and attached to the insulating film is removed.
(付記6) 付記1乃至3のいずれか1項に記載の半導体装置の製造方法において、
前記絶縁膜を加工する工程の後、前記絶縁膜に前記シラン化合物を作用させる工程の前に、前記絶縁膜を加工する工程で生成され前記絶縁膜に付着する副生成物を、薬液により除去する工程を更に有する
ことを特徴とする半導体装置の製造方法。
(Appendix 6) In the method for manufacturing a semiconductor device according to any one of appendices 1 to 3,
After the step of processing the insulating film, before the step of allowing the silane compound to act on the insulating film, the by-product generated in the step of processing the insulating film and adhering to the insulating film is removed with a chemical solution. The manufacturing method of the semiconductor device characterized by further including a process.
(付記7) 付記1乃至6のいずれか1項に記載の半導体装置の製造方法において、
前記絶縁膜に光照射又は電子線照射を行う工程は、30〜400℃の温度範囲で行う
ことを特徴とする半導体装置の製造方法。
(Appendix 7) In the method for manufacturing a semiconductor device according to any one of appendices 1 to 6,
The method for performing light irradiation or electron beam irradiation on the insulating film is performed in a temperature range of 30 to 400 ° C. A method for manufacturing a semiconductor device.
(付記8) 付記1乃至7のいずれか1項に記載の半導体装置の製造方法において、
前記絶縁膜に光照射又は電子線照射を行う工程は、酸素濃度が150ppm以下の雰囲気で行う
ことを特徴とする半導体装置の製造方法。
(Supplementary note 8) In the method for manufacturing a semiconductor device according to any one of supplementary notes 1 to 7,
The method of performing light irradiation or electron beam irradiation on the insulating film is performed in an atmosphere having an oxygen concentration of 150 ppm or less.
(付記9) 付記8記載の半導体装置の製造方法において、
前記雰囲気は、窒素、ヘリウム若しくはアルゴン、又はこれらから選択される複数のガスの混合ガスの雰囲気である
ことを特徴とする半導体装置の製造方法。
(Supplementary note 9) In the method for manufacturing a semiconductor device according to supplementary note 8,
The method of manufacturing a semiconductor device, wherein the atmosphere is an atmosphere of nitrogen, helium, argon, or a mixed gas of a plurality of gases selected from these.
(付記10) 付記8記載の半導体装置の製造方法において、
前記雰囲気は、真空である
ことを特徴とする半導体装置の製造方法。
(Additional remark 10) In the manufacturing method of the semiconductor device of Additional remark 8,
The atmosphere is a vacuum. A method of manufacturing a semiconductor device, wherein:
(付記11) 付記1乃至10のいずれか1項に記載の半導体装置の製造方法において、
前記絶縁膜にシラン化合物を作用させる工程は、20〜350℃の温度範囲で行う
ことを特徴とする半導体装置の製造方法。
(Appendix 11) In the method for manufacturing a semiconductor device according to any one of appendices 1 to 10,
The step of causing the silane compound to act on the insulating film is performed in a temperature range of 20 to 350 ° C.
(付記12) 付記1乃至11のいずれか1項に記載の半導体装置の製造方法において、
前記絶縁膜にシラン化合物を作用させる工程では、前記シラン化合物を含む蒸気を前記絶縁膜に照射する
ことを特徴とする半導体装置の製造方法。
(Appendix 12) In the method for manufacturing a semiconductor device according to any one of appendices 1 to 11,
In the step of causing a silane compound to act on the insulating film, the insulating film is irradiated with vapor containing the silane compound.
(付記13) 付記1乃至11のいずれか1項に記載の半導体装置の製造方法において、
前記絶縁膜にシラン化合物を作用させる工程では、前記シラン化合物を、前記絶縁膜上にスピンコート法により塗布する
ことを特徴とする半導体装置の製造方法。
(Supplementary note 13) In the method for manufacturing a semiconductor device according to any one of supplementary notes 1 to 11,
In the step of allowing a silane compound to act on the insulating film, the silane compound is applied onto the insulating film by a spin coating method.
(付記14) 付記13記載の半導体装置の製造方法において、
前記シラン化合物を前記絶縁膜上に塗布した後、50〜350℃の温度範囲で加熱する
ことを特徴とする半導体装置の製造方法。
(Supplementary Note 14) In the method for manufacturing a semiconductor device according to Supplementary Note 13,
A method of manufacturing a semiconductor device, wherein the silane compound is applied on the insulating film and then heated in a temperature range of 50 to 350 ° C.
(付記15) 付記1乃至14のいずれか1項に記載の半導体装置の製造方法において、
前記シラン化合物は、シラザン系シラン化合物、アミド系シラン化合物、アルコキシ系シラン化合物、又はアセトキシ系シラン化合物である
ことを特徴とする半導体装置の製造方法。
(Supplementary note 15) In the method for manufacturing a semiconductor device according to any one of supplementary notes 1 to 14,
The method of manufacturing a semiconductor device, wherein the silane compound is a silazane silane compound, an amide silane compound, an alkoxy silane compound, or an acetoxy silane compound.
(付記16) 付記1乃至15のいずれか1項に記載の半導体装置の製造方法において、
前記絶縁膜は、多孔質シリカ系絶縁膜を含む積層膜である
ことを特徴とする半導体装置の製造方法。
(Supplementary Note 16) In the method for manufacturing a semiconductor device according to any one of supplementary notes 1 to 15,
The said insulating film is a laminated film containing a porous silica type insulating film. The manufacturing method of the semiconductor device characterized by the above-mentioned.
(付記17) 付記1乃至15のいずれか1項に記載の半導体装置の製造方法において、
前記絶縁膜は、プラズマCVD法により成膜したSiOC膜を含む積層膜である
ことを特徴とする半導体装置の製造方法。
(Supplementary note 17) In the method for manufacturing a semiconductor device according to any one of supplementary notes 1 to 15,
The method for manufacturing a semiconductor device, wherein the insulating film is a laminated film including a SiOC film formed by a plasma CVD method.
(付記18) 半導体基板上に、シリカ系の絶縁材料の絶縁膜を形成する工程と、
前記絶縁膜に、ドライエッチングにより開口部を形成する工程と、
前記開口部が形成された前記絶縁膜上に、導電膜を形成する工程と、
前記絶縁膜上の導電膜を研磨により除去し、前記開口部内に埋め込まれた前記導電膜を含む配線を形成する工程とを有し、
前記開口部を形成する工程と前記導電膜を形成する工程との間、及び前記配線を形成する工程の後の少なくとも一方に、前記絶縁膜にシラン化合物を作用させることにより疎水化する工程と、前記絶縁膜に光照射又は電子線照射を行う工程とを更に有する
ことを特徴とする半導体装置の製造方法。
(Appendix 18) A step of forming an insulating film of a silica-based insulating material on a semiconductor substrate;
Forming an opening in the insulating film by dry etching;
Forming a conductive film on the insulating film in which the opening is formed;
Removing the conductive film on the insulating film by polishing, and forming a wiring including the conductive film embedded in the opening,
A step of hydrophobizing the insulating film by acting a silane compound between at least one of the step of forming the opening and the step of forming the conductive film and after the step of forming the wiring; The method further includes the step of performing light irradiation or electron beam irradiation on the insulating film.
(付記19) 付記18記載の半導体装置の製造方法において、
前記絶縁膜を形成する工程では、第1の絶縁膜と、前記第1の絶縁膜上に形成された前記第2の絶縁膜を形成し、
前記配線を形成する工程では、前記導電膜とともに前記第2の絶縁膜を除去する
ことを特徴とする半導体装置の製造方法。
(Supplementary note 19) In the method for manufacturing a semiconductor device according to
In the step of forming the insulating film, the first insulating film and the second insulating film formed on the first insulating film are formed,
In the step of forming the wiring, the second insulating film is removed together with the conductive film. A method of manufacturing a semiconductor device, wherein:
(付記20) 付記19記載の半導体装置の製造方法において、
前記第2の絶縁膜は、前記開口部を形成する際のハードマスクである
ことを特徴とする半導体装置の製造方法。
(Supplementary note 20) In the method for manufacturing a semiconductor device according to supplementary note 19,
The method for manufacturing a semiconductor device, wherein the second insulating film is a hard mask for forming the opening.
10…半導体基板
12…素子分離膜
14…素子領域
16…ゲート絶縁膜
18…ゲート電極
22…ソース/ドレイン領域
24…MOSトランジスタ
26…層間絶縁膜
28…ストッパ膜
30…コンタクトホール
32,48,74…バリアメタル
34…タングステン膜
35,77a…コンタクトプラグ
36,40,52,56,60,78…絶縁膜
38,54,58…多孔質の層間絶縁膜
42,62,68…フォトレジスト膜
44,64,70…開口部
46,72…配線溝
50,76…Cu膜
51,77b…配線
52,78…Cu拡散防止用の絶縁膜
66…ビアホール
100…下地基板
102…絶縁膜
104…ハードマスク
106…フォトレジスト膜
108,110…開口部
112…ダメージ層
114…側壁堆積物
116…修復層
200…下地基板
202…絶縁膜
204…ダメージ層
206…修復層
300…シリコン基板
302…シリカ系多孔質絶縁膜
304…ダメージ層
306…修復層
DESCRIPTION OF
Claims (10)
前記絶縁膜を加工する工程と、
加工した前記絶縁膜にシラン化合物を作用させることにより、疎水化する工程と、
前記絶縁膜を疎水化する工程の後、前記絶縁膜に光照射又は電子線照射を行う工程と
を有することを特徴とする半導体装置の製造方法。 Forming an insulating film of a silica-based insulating material on a semiconductor substrate;
Processing the insulating film;
Making the processed insulating film hydrophobized by acting a silane compound;
And a step of performing light irradiation or electron beam irradiation on the insulating film after the step of hydrophobizing the insulating film .
前記絶縁膜を加工する工程の後、前記絶縁膜に前記シラン化合物を作用させる工程の前に、前記絶縁膜を、酸素、アルゴン、水素若しくは窒素、又はこれらから選択される複数のガスの混合ガスのプラズマで処理する工程を更に有する
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
After the step of processing the insulating film and before the step of causing the silane compound to act on the insulating film, the insulating film is formed of oxygen, argon, hydrogen, nitrogen, or a mixed gas selected from these gases. A method of manufacturing a semiconductor device, further comprising the step of processing with plasma.
前記絶縁膜に光照射又は電子線照射を行う工程は、30〜400℃の温度範囲で行う
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device of Claim 1 or 2,
The method for performing light irradiation or electron beam irradiation on the insulating film is performed in a temperature range of 30 to 400 ° C. A method for manufacturing a semiconductor device.
前記絶縁膜に光照射又は電子線照射を行う工程は、酸素濃度が150ppm以下の雰囲気で行う
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to any one of claims 1 to 3,
The method of performing light irradiation or electron beam irradiation on the insulating film is performed in an atmosphere having an oxygen concentration of 150 ppm or less.
前記雰囲気は、窒素、ヘリウム若しくはアルゴン、又はこれらから選択される複数のガスの混合ガスの雰囲気である
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 4,
The method of manufacturing a semiconductor device, wherein the atmosphere is an atmosphere of nitrogen, helium, argon, or a mixed gas of a plurality of gases selected from these.
前記雰囲気は、真空である
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 4,
The atmosphere is a vacuum. A method of manufacturing a semiconductor device, wherein:
前記絶縁膜にシラン化合物を作用させる工程は、20〜350℃の温度範囲で行う
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The step of causing the silane compound to act on the insulating film is performed in a temperature range of 20 to 350 ° C.
前記絶縁膜にシラン化合物を作用させる工程では、前記シラン化合物を含む蒸気を前記絶縁膜に照射する
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to any one of claims 1 to 7,
In the step of causing a silane compound to act on the insulating film, the insulating film is irradiated with vapor containing the silane compound.
前記絶縁膜にシラン化合物を作用させる工程では、前記シラン化合物を、前記絶縁膜上にスピンコート法により塗布する
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to any one of claims 1 to 7,
In the step of allowing a silane compound to act on the insulating film, the silane compound is applied onto the insulating film by a spin coating method.
前記絶縁膜に、ドライエッチングにより開口部を形成する工程と、
前記開口部が形成された前記絶縁膜上に、導電膜を形成する工程と、
前記絶縁膜上の導電膜を研磨により除去し、前記開口部内に埋め込まれた前記導電膜を含む配線を形成する工程とを有し、
前記開口部を形成する工程と前記導電膜を形成する工程との間、及び前記配線を形成する工程の後の少なくとも一方に、前記絶縁膜にシラン化合物を作用させることにより疎水化する工程と、前記絶縁膜を疎水化する工程の後、前記絶縁膜に光照射又は電子線照射を行う工程とを更に有する
ことを特徴とする半導体装置の製造方法。 Forming an insulating film of a silica-based insulating material on a semiconductor substrate;
Forming an opening in the insulating film by dry etching;
Forming a conductive film on the insulating film in which the opening is formed;
Removing the conductive film on the insulating film by polishing, and forming a wiring including the conductive film embedded in the opening,
A step of hydrophobizing the insulating film by acting a silane compound between at least one of the step of forming the opening and the step of forming the conductive film and after the step of forming the wiring; After the step of hydrophobizing the insulating film, the method further includes a step of performing light irradiation or electron beam irradiation on the insulating film.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008146619A JP5304033B2 (en) | 2007-08-31 | 2008-06-04 | Manufacturing method of semiconductor device |
TW097130523A TWI375274B (en) | 2007-08-31 | 2008-08-11 | Method of manufacturing semiconductor device |
US12/199,297 US20090061633A1 (en) | 2007-08-31 | 2008-08-27 | Method of manufacturing semiconductor device |
KR1020080085130A KR101013483B1 (en) | 2007-08-31 | 2008-08-29 | Method for manufacturing semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007225627 | 2007-08-31 | ||
JP2007225627 | 2007-08-31 | ||
JP2008146619A JP5304033B2 (en) | 2007-08-31 | 2008-06-04 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009076855A JP2009076855A (en) | 2009-04-09 |
JP5304033B2 true JP5304033B2 (en) | 2013-10-02 |
Family
ID=40611504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008146619A Expired - Fee Related JP5304033B2 (en) | 2007-08-31 | 2008-06-04 | Manufacturing method of semiconductor device |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5304033B2 (en) |
KR (1) | KR101013483B1 (en) |
TW (1) | TWI375274B (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5544893B2 (en) * | 2010-01-20 | 2014-07-09 | 東京エレクトロン株式会社 | Substrate processing method and storage medium |
TWI581331B (en) * | 2012-07-13 | 2017-05-01 | 應用材料股份有限公司 | Method to reduce dielectric constant of a porous low-k film |
JP6206096B2 (en) | 2013-10-31 | 2017-10-04 | 富士通株式会社 | Manufacturing method of semiconductor device |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0829932B2 (en) * | 1987-08-26 | 1996-03-27 | 東京応化工業株式会社 | Method for improving film quality of silica-based coating |
JP2000264969A (en) | 1999-03-16 | 2000-09-26 | Ge Toshiba Silicones Co Ltd | Condensation type silicone composition, cured product, surface modification method thereof, and planographic plate |
JP4982012B2 (en) * | 2001-02-22 | 2012-07-25 | 株式会社アルバック | Method for producing hydrophobic porous SOG film |
JP2002353308A (en) * | 2001-05-28 | 2002-12-06 | Toshiba Corp | Semiconductor device and its manufacturing method |
KR100510914B1 (en) * | 2003-07-18 | 2005-08-26 | 매그나칩 반도체 유한회사 | Method of manufacturing a semiconductor device |
JP5110239B2 (en) * | 2004-05-11 | 2012-12-26 | Jsr株式会社 | Method for forming organic silica film, composition for film formation |
US7357977B2 (en) * | 2005-01-13 | 2008-04-15 | International Business Machines Corporation | Ultralow dielectric constant layer with controlled biaxial stress |
JP4877454B2 (en) * | 2005-03-18 | 2012-02-15 | Jsr株式会社 | Surface hydrophobization method, semiconductor device and method for manufacturing the same |
JP5019741B2 (en) * | 2005-11-30 | 2012-09-05 | 東京エレクトロン株式会社 | Semiconductor device manufacturing method and substrate processing system |
-
2008
- 2008-06-04 JP JP2008146619A patent/JP5304033B2/en not_active Expired - Fee Related
- 2008-08-11 TW TW097130523A patent/TWI375274B/en not_active IP Right Cessation
- 2008-08-29 KR KR1020080085130A patent/KR101013483B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20090023276A (en) | 2009-03-04 |
TWI375274B (en) | 2012-10-21 |
TW200921788A (en) | 2009-05-16 |
JP2009076855A (en) | 2009-04-09 |
KR101013483B1 (en) | 2011-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5380797B2 (en) | Manufacturing method of semiconductor device | |
US7741224B2 (en) | Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics | |
US8889544B2 (en) | Dielectric protection layer as a chemical-mechanical polishing stop layer | |
JP4667165B2 (en) | Manufacturing method of semiconductor device | |
JP2001077196A (en) | Manufacture of semiconductor device | |
JP2004241776A (en) | Chemical treatment of low-k dielectric film | |
JP2001185547A (en) | Capping layer for extremely low dielectric constant films | |
JP2008117903A (en) | Manufacturing method of semiconductor device | |
CN1832128A (en) | Method for fabricating interconnect structure and interconnect structure fabricated therefrom | |
JP2004088047A (en) | Method for manufacturing semiconductor device | |
JP2007273494A (en) | Insulating film forming composition and method for manufacturing semiconductor device | |
US20090061633A1 (en) | Method of manufacturing semiconductor device | |
US9236294B2 (en) | Method for forming semiconductor device structure | |
JP5304033B2 (en) | Manufacturing method of semiconductor device | |
JP2004259753A (en) | Semiconductor device and method of manufacturing the same | |
CN102047411B (en) | Semiconductor device and manufacture method thereof | |
JP5396837B2 (en) | Manufacturing method of semiconductor device | |
JP4868742B2 (en) | Semiconductor device | |
CN100557778C (en) | Insulating film, semiconductor device and manufacturing method thereof | |
JP4408816B2 (en) | Manufacturing method of semiconductor device | |
JP4028032B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2004165660A (en) | Method for forming porous material film of semiconductor device | |
JP5565314B2 (en) | Semiconductor device manufacturing method and manufacturing apparatus thereof | |
JP2006351877A (en) | LAMINATE MANUFACTURING METHOD, SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD | |
JP2004186593A (en) | Low dielectric constant insulating film, method of manufacturing the same, and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130610 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |