[go: up one dir, main page]

JP5288979B2 - クロック位相推定装置 - Google Patents

クロック位相推定装置 Download PDF

Info

Publication number
JP5288979B2
JP5288979B2 JP2008257544A JP2008257544A JP5288979B2 JP 5288979 B2 JP5288979 B2 JP 5288979B2 JP 2008257544 A JP2008257544 A JP 2008257544A JP 2008257544 A JP2008257544 A JP 2008257544A JP 5288979 B2 JP5288979 B2 JP 5288979B2
Authority
JP
Japan
Prior art keywords
signal
phase estimation
clock phase
clock
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008257544A
Other languages
English (en)
Other versions
JP2010088035A (ja
Inventor
裕康 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008257544A priority Critical patent/JP5288979B2/ja
Publication of JP2010088035A publication Critical patent/JP2010088035A/ja
Application granted granted Critical
Publication of JP5288979B2 publication Critical patent/JP5288979B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

本発明は、復調に使用するクロックの位相を推定するクロック位相推定装置に関する。
無線通信システムの受信装置では、変調信号を復調する際に使用するクロックのタイミングを、送信装置で変調した際のクロックのタイミングと同期させる処理が行われている。この処理は、一般的にクロック同期と呼ばれ、クロック同期を実現する技術の一つに、受信したアナログ信号から変調時の位相(以下「クロック位相」とする)を推定し、推定したクロック位相に基づいてクロック同期を確立する技術がある。
具体的には、受信したアナログ信号を増幅後に中間周波数へ周波数変換し、直交検波を行う。ここで、直交検波後のベースバンド信号の同相成分と直交成分の2つの成分をそれぞれ2乗後に加算し、クロック位相推定用信号を得る。その後、クロック位相推定用信号に対してDFT(Discrete Fourier Transform)処理を行って周波数領域の信号を生成し、クロック位相を推定する。このような技術が下記非特許文献1において開示されている。
松本洋一、他著 「全ディジタル化高速クロック再生回路の一検討−蓄積型クロック再生法−」電気情報通信学会 信学技報SAT90-31(P.13-18) 図2
しかしながら、上記従来の技術によれば、クロック位相を推定する際、送受信側の波形整形用フィルタのロールオフ率が小さい場合(低ロールオフ率の場合)、クロック位相の推定精度が低下する、という問題があった。
また、上記低ロールオフ率の受信信号を用いてクロック位相推定を行う場合には、推定精度を向上させるために、クロック位相の推定に使用する受信信号の観測時間(DFT処理において使用する積分器で積分する時間)を長くする必要がある。しかしながら、バースト信号等のような離散的な信号の受信時は、信号のない時間にノイズの影響を受けるため、クロック位相の推定精度が低下する、という問題があった。
本発明は、上記に鑑みてなされたものであって、低ロールオフ率の受信信号においても、クロック位相の推定精度の低下を防ぐことが可能なクロック位相推定装置を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、受信信号を直交検波した後の信号のうち、クロック位相の推定に使用する信号の同相成分および直交成分に対して個別にリミタ処理を行うリミタ手段と、通常の通信よりもロールオフ率の高いフィルタを用いて波形整形を行うことにより、前記リミタ処理後の各信号から個別にクロック成分を抽出するクロック成分抽出手段と、前記クロック成分抽出手段により抽出された各クロック成分をそれぞれ2乗し、2乗した値を加算してその結果をクロック位相推定用信号とするクロック位相推定用信号算出手段と、クロック位相推定用信号に基づいてクロック位相を推定する位相推定手段と、を備えることを特徴とする。
この発明によれば、低ロールオフ率の受信信号の場合であってもクロック位相の推定精度の低下を防ぐことができる、という効果を奏する。
以下に、本発明にかかるクロック位相推定装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
最初に、本発明にかかるクロック位相推定装置(クロック位相推定部)を含む受信装置について説明する。図1は、受信装置の構成例を示す図である。この受信装置は、アンテナ部100と、RF部110と、IF部120と、直交検波部130と、クロック位相推定部140と、クロック再生部150と、検波部160と、から構成される。
本実施の形態の受信装置は、アンテナ部100で信号を受信し、RF部110で受信信号を増幅後、IF部120で増幅後の受信信号を中間周波数に変換し、さらに直交検波部130でベースバンド信号に変換する。ベースバンド信号は、同相成分(Ich)と直交成分(Qch)の2つの成分を含む。直交検波部130は、ベースバンド信号をクロック位相推定部140と検波部160へ出力する。クロック位相推定部140は、ベースバンド信号から送信装置側のクロック位相の推定を行う。そして、推定されたクロック位相に基づいて、クロック再生部150が、検波部160におけるデータサンプル抽出のためのクロック再生を行う。なお、本実施の形態では、変調方式としてQPSK(Quadrature Phase Shift Keying:4値位相変調)を採用する場合について説明する。QPSKでは、振幅成分がデータシンボルの変化に従って変動するため、振幅情報にはクロック成分が含まれる。
つづいて、本実施の形態のクロック位相推定部140について説明する。図2は、クロック位相推定部140の構成例を示す図である。クロック位相推定部140は、リミタ部1と、フィルタ部2と、2乗器3と、フィルタ部4と、2乗器5と、加算器6と、DFT(Discrete Fourier Transform)処理部7と、位相算出部8から構成される。また、DFT処理部7は、乗算器71と、積分器72と、乗算器73と、積分器74と、を備える。
リミタ部1は、ベースバンド信号の雑音成分を抑圧する。フィルタ部2,4はクロック成分を抽出する。2乗器3は、フィルタ部2出力の同相成分を2乗する。2乗器5は、フィルタ部4出力の直交成分を2乗する。その後、加算器6は、2乗器3および2乗器5で算出された2乗値を加算する。DFT処理部7は、加算器6の出力信号に対してDFT処理を行う。具体的には、乗算器71が、加算器6の出力信号に対してクロック周波数成分を乗算し、積分器72が、乗算器71の出力信号に対して平均化を行いクロックの同相成分(X)を算出する。また、乗算器73が、加算器6の出力信号に対してクロック周波数成分を乗算し、積分器74が、乗算器73の出力信号に対して平均化を行いクロックの直交成分(Y)を算出する。位相算出部11は、同相成分(X)と直交成分(Y)に基づいて位相を算出する。
つづいて、上記のように構成されるクロック位相推定部140の動作をより詳細に説明する。リミタ部1は、直交検波部130からベースバンド信号の同相成分(Ich)と直交成分(Qch)を入力し、この信号を通過させることにより雑音成分を抑圧する。このとき、リミタ部1を通過した後の信号のコンステレーションは、信号振幅が一定となる。図3は、リミタ部1通過後の信号振幅を示す図である。信号振幅が一定で定包絡線となり、コンステレーションは円状になる。
フィルタ部2は、リミタ部1通過後の信号を入力する。また、フィルタ部4は、リミタ部1通過後の信号を入力する。フィルタ部2,4では、振幅成分が一定となった信号から、クロック成分を抽出する。図4は、フィルタ部2,4の構成例を示す図である。フィルタ部2,4は、同一の構成であり、逆sinc補正フィルタ部21とフル・ロールオフフィルタ部22から構成される。逆sinc補正フィルタ部21は、リミタ部1通過後の信号をインパルス応答系に変換する。フル・ロールオフフィルタ部22は、逆sinc補正フィルタ部21において変換後の信号を通常の通信よりもロールオフ率が高い信号波形に整形する。
ここで、ロールオフ率について説明する。図5は、ロールオフ率αを変えたときの周波数スペクトラム形状を示す図である。ロールオフ率αを0〜1まで変化させたものである。ここで「T」はシンボル周期とする。ロールオフ率αが低い(「0」に近い)ほど、占有する帯域幅が減少し、周波数利用効率は改善する。しかしながら、通過帯域から阻止域に急峻に減衰するため信号波形は理想的なサンプリング点(ナイキスト点)以外でのインパルス応答波形の変動が大きく、また、タイミングジッタによる影響を受けやすく、クロック位相の推定誤差が大きくなる。一方、ロールオフ率αが高い(「1」に近い)ほど、占有する帯域幅が増加し、周波数利用効率は悪化する。しかしながら、通過帯域から阻止域への減衰が緩やかになるため信号波形はナイキスト点以外でのインパルス応答波形の変動が小さく、また、タイミングジッタによる影響を受けにくく、クロック位相の推定誤差が小さくなる。
本実施の形態は、従来から一般的に使用されている受信フィルタの特徴、詳細には、「ロールオフ率αが大きいほど信号波形は緩やかになり、タイミングジッタによる影響を受けにくく、クロック位相の推定誤差が小さくなること」、を利用するものである。すなわち、通常の通信においては、ロールオフ率が低いほど伝送効率が良いため、低いロールオフ率の状態で送受信を行い、クロック位相を推定するときには、クロック位相の推定に使用する信号のみ、通常の通信よりもロールオフ率を高くする波形整形を実施する。これにより、クロック位相の推定誤差が小さくなり、その結果、クロック位相の推定精度の低下を防ぐことができる。
そこで、フル・ロールオフフィルタ部22では、リミタ部1によって雑音成分を抑圧した振幅成分が一定の信号からクロック成分を抽出するとともに、抽出した信号を擬似的にフル・ロールオフ率αが高い(α=1またはα=1に近い)波形に整形することで、クロック位相の推定精度の低下を防ぐ。なお、フル・ロールオフフィルタ部22の前に、逆sinc補正の特性を有する逆sinc補正フィルタ部21を設け、リミタ部1のリミタ処理により矩形波となった信号をインパルス応答系に戻す。逆sinc補正フィルタ部21の周波数スペクトルは式(1)によって表される。
H(f)=(πfT)/sin(πfT) (1)
(「T」はシンボル周期)
本実施の形態のクロック位相推定部140は、リミタ部1、フィルタ部2,4を備え、上記処理を行うことにより、クロック位相の推定に使用する信号を通常の通信よりもロールオフ率の高い波形に整形する。フィルタ部2,4によるフィルタ処理以降の処理については、従来と同様の処理である。たとえば、2乗器3は、フィルタ部2の出力である同相成分を入力し、2乗値を算出する。また、2乗器5は、フィルタ部4の出力である直交成分を入力し、2乗値を算出する。加算器6は、2乗器3,5からの出力を加算してクロック位相推定用信号を生成する。
その後、DFT処理部7は、DFT処理を行い、クロック周波数成分に相当する信号の抽出を行う。詳細には、DFT処理部7は、加算器6からのクロック位相推定用信号に対して、乗算器71でクロック周波数成分である「cos(ω・k・Ts)」を乗算した後、積分器72で平均化することによりクロックの同相成分(X)を得る。同様に、加算器6からのクロック位相推定用信号に対して、乗算器73でクロック周波数成分である「sin(ω・k・Ts)」を乗算した後、積分器74で平均化することによりクロックの直交成分(Y)を得る。なお、「ω」は角周波数、「k」はサンプル番号、「Ts」はサンプル周期とする。最後に、位相算出部8が、同相成分(X)と直交成分(Y)に基づいて、式(2)よりクロック位相θを算出(推定)し、推定したクロック位相θをクロック再生部150へ出力する。
θ=tan-1(Y/X) (2)
以上説明したように、本実施の形態では、クロック位相推定部において、リミタ処理により雑音成分の抑圧を行い、リミタ通過後の信号を補正して、通常の通信よりもロールオフ率の高いフル・ロールオフ波形の信号に波形整形した後、クロック位相を推定することとした。これにより、低ロールオフ率の受信信号においてもクロック位相の推定精度の低下を防ぐことができる。
また、雑音成分を抑圧することにより、低C/N(Carrier to Noise Ratio:搬送波電力対雑音比)の場合においても、クロック位相の推定精度の低下を防ぐことができる。
さらに、クロック位相の推定精度の低下を防ぐことができるので、クロック再生時のタイミングジッタを抑えることが可能となる。また、ナイキスト点に相当するサンプルデータを抽出するときの精度を低下させずに通信品質の劣化を回避できる。
なお、本実施の形態では、加算器6の出力信号であるクロック位相推定用信号に基づいてDFT処理を実施してクロック位相を推定する方法を説明したが、これに限定するものではない。たとえば、DFT以降の処理をゼロクロス法等の処理に置き換えてクロック位相を推定することも可能である。
また、本実施の形態では、変調信号としてQPSKを例に説明をしたが、これに限定するものではない。たとえば、変調多値数をとる8PSK,16QAM(16 Quadrature Amplitude Modulation)等、またはGMSK(Gaussian filtered Minimum Shift Keying)等の定包絡線を有する変調方式においても適用が可能である。
また、本実施の形態では、クロック成分抽出用のフィルタ処理は、逆sinc補正フィルタ処理の後、フル・ロールオフフィルタ処理を行う構成としているが、前記処理の前後関係については特段の規定はない。そのため、フル・ロールオフフィルタ処理の後に、逆sinc補正フィルタ処理を行ってもよい。また、フィルタ処理の削減のため、逆sinc補正フィルタとフル・ロールオフフィルタで使用するインパルス応答を畳み込んだものをフィルタ係数として用いることで、たとえば、1つのFIR(Finite Impulse Response)フィルタで構成してもよい。
実施の形態2.
実施の形態1では受信信号として連続信号を想定して説明したが、本実施の形態では、離散的な信号であるバースト信号を受信する場合について説明する。ここでは、実施の形態1と異なる点について説明する。
図6は、本実施の形態にかかるクロック位相推定部140の構成例を示す図である。クロック位相推定部140は、2乗器9,10と、加算器11と、フィルタ部12と、乗算器13と、を備える。2乗器9は、ベースバンド信号の同相成分の2乗値を算出する。2乗器10は、ベースバンド信号の直交成分の2乗値を算出する。加算器11は、2乗器9,10からの2乗値を加算して信号電力を得る。フィルタ部12は、信号電力を平滑化する。乗算器13は、クロック位相推定用信号に対して、平滑化後の信号電力に比例した重み付けを行う。その他の構成については、前述した実施の形態1と同様のため説明を省略する。
つづいて、本実施の形態のクロック位相推定部140の動作を詳細に説明する。2乗器9は、直交検波部130からのベースバンド信号の同相成分(Ich)の2乗値を算出する。また、2乗器10は、直交成分(Qch)の2乗値を算出する。加算器11は、2乗器9,10からの2乗値を加算して受信信号の信号電力を算出する。信号電力には雑音成分が含まれるため、フィルタ部12は、信号電力の平滑化を行う。平滑化は、たとえば、移動平均フィルタ等の簡易なフィルタリング処理を行うことで実現可能である。乗算器13は、加算器6から出力されたクロック位相推定用信号に対して、フィルタ部12から出力された平滑化後の信号電力に比例した重み付けを行う。乗算器13は、重み付け後のクロック位相推定用信号をDFT処理部7へ出力する。以降の処理は前述の処理と同様である。
一般的に、バースト信号では、信号の無い(受信していない)期間ではノイズが多くなる。そのため、その期間で算出されるクロック位相推定用信号はノイズの影響を受けるため、このクロック位相推定用信号に基づいてクロック位相の推定をしても精度は低下する。DFT処理部7において、積分器72,74における積分に要する時間(観測期間)は、バースト信号のシンボルサイズよりも長い。そのため、観測期間には、受信装置が信号を受信している期間と、受信していない期間の両方が存在する。その結果、DFT処理は、ノイズの影響を受けたクロック位相推定用信号と、ノイズの影響を受けていないクロック位相推定用信号と、の両方の信号に基づいて行うことになり、全体としてクロック位相の推定精度は低下していた。
そこで、本実施の形態では、加算器6から出力されたクロック位相推定用信号に対して、信号電力を乗算して重み付けを行う。受信装置が信号を受信している期間では信号電力は大きく、信号を受信していない期間では信号電力は小さい。そのため、受信装置が信号を受信している期間においてクロック位相推定用信号に信号電力を乗算した値は、信号を受信していない期間においてクロック位相推定用信号に信号電力を乗算した値よりも大きな値となる。すなわち、信号を受信している期間のクロック位相推定用信号の重みを大きくし、信号を受信していない期間のクロック位相推定用信号の重みを小さくする。これにより、DFT処理において、ノイズの影響を受けているクロック位相推定用信号の影響度を小さくすることができ、クロック位相の推定精度の低下を防ぐことができる。
以上説明したように、本実施の形態では、クロック位相を推定するためのクロック位相推定用信号に対して、受信信号の信号電力に比例した重み付けを行うこととした。これにより、バースト信号を受信する場合において、クロック位相の推定精度の低下を防ぐことができる。
また、クロック位相を精度よく推定できるため、クロック位相成分を抽出しやすいようにあらかじめバースト信号にプリアンブルパターン(既知パターン)を挿入する必要が無い。これにより、プリアンブルパターン挿入による伝送効率の低下を防ぐことができる。
実施の形態3.
本実施の形態では、受信装置がダイバーシチ対応の場合について説明する。ダイバーシチ対応の受信装置の各ブランチの構成は、実施の形態2と同様に、クロック位相推定用信号に対して信号電力に比例した重み付けを行う構成とする。ここでは、前述した実施の形態2と異なる点について説明する。
図7は、本実施の形態のクロック位相推定部140の構成例を示す図である。このクロック位相推定部140は、ブランチ#1,#2と、加算器14と、を備える。ブランチ#1,#2は同一の構成であり、実施の形態2におけるDFT処理部7へ入力する前段までの構成(リミタ部1,フィルタ部2,2乗器3,フィルタ部4,2乗器5,加算器6,2乗器9,10,加算器11,フィルタ部12,乗算器13)と同一である。加算器14は、各ブランチにおいて受信信号の信号電力に比例して重み付けが行われたクロック位相推定用信号を合成する。その他の構成については、実施の形態2と同様のため説明を省略する。
つづいて、本実施の形態のクロック位相推定部140の動作を詳細に説明する。各ブランチにおいて、実施の形態2と同様に、クロック位相推定用信号に対して受信信号の信号電力に比例した重み付けを実施する。本実施の形態の受信装置は、ダイバーシチ対応のため、ブランチ毎に受信信号の信号電力は異なると考えられる。そのため、信号電力に基づいて重み付けを実施することにより、受信状態のよいブランチのクロック位相推定用信号を重視することができる。
その後、加算器14は、各ブランチから出力された重み付け後のクロック位相推定用信号を合成する。合成後のクロック位相推定用信号においては、受信状態のよいブランチのクロック位相推定用信号の比率が大きい。加算器14は、合成後のクロック位相推定用信号をDFT処理部7へ出力する。以降の処理は前述の処理と同様である。
以上説明したように、本実施の形態では、クロック位相を推定するためのクロック位相推定用信号に対して、ブランチ毎に信号電力に比例した重み付けを行った後に、各ブランチの信号を合成することとした。これにより、受信状態のよいブランチのクロック位相推定用信号を重視してクロック位相の推定を行うことができるため、ダイバーシチ受信時においても、クロック位相の推定精度の低下を防ぐことができる。
なお、本実施の形態では、ブランチが2つの場合を想定して説明したが、これに限定するものではない。加算器14に入力されるブランチ毎のクロック位相推定用信号を増やすことにより、2ブランチ以上のダイバーシチ受信にも対応することが可能である。
また、本実施の形態では、実施の形態2に基づいて説明したが、実施の形態1のように重み付けをしない場合についても適用することが可能である。
以上のように、本発明にかかるクロック位相推定装置は、復調に使用するクロックの位相の推定する場合に有用であり、特に、低ロールオフ率の信号を受信する受信装置に適している。
受信装置の構成例を示す図である。 実施の形態1のクロック位相推定部の構成例を示す図である。 リミタ部通過後の信号のコンステレーションを示す図である。 フィルタ部の構成例を示す図である。 ロールオフ率を変えたときの周波数スペクトラム形状を示す図である。 実施の形態2のクロック位相推定部の構成例を示す図である。 実施の形態3のクロック位相推定部の構成例を示す図である。
符号の説明
1 リミタ部
2,4,12 フィルタ部
3,5,9,10 2乗器
6,11,14 加算器
7 DFT処理部
8 位相算出部
13,71,73 乗算器
72,74 積分器
100 アンテナ部
110 RF部
120 IF部
130 直交検波部
140 クロック位相推定部
150 クロック再生部
160 検波部

Claims (9)

  1. 受信信号を直交検波した後の信号のうち、クロック位相の推定に使用する信号の同相成分および直交成分に対して個別にリミタ処理を行うリミタ手段と、
    通常の通信よりもロールオフ率の高いフィルタを用いて波形整形を行うことにより、前記リミタ処理後の各信号から個別にクロック成分を抽出するクロック成分抽出手段と、
    前記クロック成分抽出手段により抽出された各クロック成分をそれぞれ2乗し、2乗した値を加算してその結果をクロック位相推定用信号とするクロック位相推定用信号算出手段と、
    クロック位相推定用信号に基づいてクロック位相を推定する位相推定手段と、
    を備え、
    前記クロック成分抽出手段は、
    逆sinc関数により、前記リミタ処理後の信号をインパルス応答系の信号に変換する逆sinc補正フィルタ手段と、
    前記変換後の信号を通常の通信よりもロールオフ率が高い信号波形に整形するフル・ロールオフフィルタ手段と、
    を備えることを特徴とするクロック位相推定装置。
  2. 受信信号を直交検波した後の信号のうち、クロック位相の推定に使用する信号の同相成分および直交成分に対して個別にリミタ処理を行うリミタ手段と、
    通常の通信よりもロールオフ率の高いフィルタを用いて波形整形を行うことにより、前記リミタ処理後の各信号から個別にクロック成分を抽出するクロック成分抽出手段と、
    前記クロック成分抽出手段により抽出された各クロック成分をそれぞれ2乗し、2乗した値を加算してその結果をクロック位相推定用信号とするクロック位相推定用信号算出手段と、
    クロック位相推定用信号に基づいてクロック位相を推定する位相推定手段と、
    を備え、
    前記クロック成分抽出手段は、
    前記リミタ処理後の信号を通常の通信よりもロールオフ率が高い信号波形に整形するフル・ロールオフフィルタ手段と、
    逆sinc関数により、前記整形後の信号をインパルス応答系の信号に変換する逆sinc補正フィルタ手段と、
    を備えることを特徴とするクロック位相推定装置。
  3. 前記フル・ロールオフフィルタ手段は、ロールオフ率を1とすることを特徴とする請求項またはに記載のクロック位相推定装置。
  4. 前記位相推定手段は、
    クロック位相推定用信号に対してDFT(Discrete Fourier Transform)処理を行うことを特徴とする請求項1,2または3に記載のクロック位相推定装置。
  5. 受信信号を直交検波した後の信号のうち、クロック位相の推定に使用する信号の同相成分および直交成分に対して個別にリミタ処理を行うリミタ手段と、
    通常の通信よりもロールオフ率の高いフィルタを用いて波形整形を行うことにより、前記リミタ処理後の各信号から個別にクロック成分を抽出するクロック成分抽出手段と、
    前記クロック成分抽出手段により抽出された各クロック成分をそれぞれ2乗し、2乗した値を加算してその結果をクロック位相推定用信号とするクロック位相推定用信号算出手段と、
    クロック位相推定用信号に基づいてクロック位相を推定する位相推定手段と、
    受信信号を直交検波した後の信号に基づいて受信平均電力を求める平均電力算出手段と、
    前記受信平均電力に基づいて、前記クロック位相推定用信号算出手段により算出されたクロック位相推定用信号に重み付けを行う重み付け手段と、
    を備え、
    前記位相推定手段は、前記重み付け後のクロック位相推定用信号に基づいてクロック位相を推定することを特徴とするクロック位相推定装置。
  6. さらに、
    受信信号を直交検波した後の信号に基づいて受信平均電力を求める平均電力算出手段と、
    前記受信平均電力に基づいて、前記クロック位相推定用信号算出手段により算出されたクロック位相推定用信号に重み付けを行う重み付け手段と、
    を備え、
    前記位相推定手段は、前記重み付け後のクロック位相推定用信号に基づいてクロック位相を推定することを特徴とする請求項1〜のいずれか1つに記載のクロック位相推定装置。
  7. 複数のブランチを備えるダイバーシチ対応の受信装置内のクロック位相推定装置であって、
    前記ブランチ毎に、前記リミタ手段と前記クロック成分抽出手段と前記クロック位相推定用信号算出手段と前記平均電力算出手段と前記重み付け手段とを備え、
    さらに、
    各ブランチにより重み付けされたクロック位相推定用信号を合成する合成手段、
    を備え、
    前記位相推定手段は、前記合成手段により合成後のクロック位相推定用信号に基づいてクロック位相を推定することを特徴とする請求項5または6に記載のクロック位相推定装置。
  8. 複数のブランチを備えるダイバーシチ対応の受信装置内のクロック位相推定装置であって、
    前記ブランチ毎に、
    受信信号を直交検波した後の信号のうち、クロック位相の推定に使用する信号の同相成分および直交成分に対して個別にリミタ処理を行うリミタ手段と、
    通常の通信よりもロールオフ率の高いフィルタを用いて波形整形を行うことにより、前記リミタ処理後の各信号から個別にクロック成分を抽出するクロック成分抽出手段と、
    前記クロック成分抽出手段により抽出された各クロック成分をそれぞれ2乗し、2乗した値を加算してその結果をクロック位相推定用信号とするクロック位相推定用信号算出手段と、
    クロック位相推定用信号に基づいてクロック位相を推定する位相推定手段と、
    を備え、
    さらに、
    各ブランチにより算出されたクロック位相推定用信号を合成する合成手段、
    を備え、
    前記位相推定手段は、前記合成手段により合成後のクロック位相推定用信号に基づいてクロック位相を推定することを特徴とするクロック位相推定装置。
  9. 複数のブランチを備えるダイバーシチ対応の受信装置内のクロック位相推定装置であって、
    前記ブランチ毎に、前記リミタ手段と前記クロック成分抽出手段と前記クロック位相推定用信号算出手段とを備え、
    さらに、
    各ブランチにより算出されたクロック位相推定用信号を合成する合成手段、
    を備え、
    前記位相推定手段は、前記合成手段により合成後のクロック位相推定用信号に基づいてクロック位相を推定することを特徴とする請求項1〜のいずれか1つに記載のクロック位相推定装置。
JP2008257544A 2008-10-02 2008-10-02 クロック位相推定装置 Active JP5288979B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008257544A JP5288979B2 (ja) 2008-10-02 2008-10-02 クロック位相推定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008257544A JP5288979B2 (ja) 2008-10-02 2008-10-02 クロック位相推定装置

Publications (2)

Publication Number Publication Date
JP2010088035A JP2010088035A (ja) 2010-04-15
JP5288979B2 true JP5288979B2 (ja) 2013-09-11

Family

ID=42251495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008257544A Active JP5288979B2 (ja) 2008-10-02 2008-10-02 クロック位相推定装置

Country Status (1)

Country Link
JP (1) JP5288979B2 (ja)

Also Published As

Publication number Publication date
JP2010088035A (ja) 2010-04-15

Similar Documents

Publication Publication Date Title
JP5113834B2 (ja) Ofdm受信装置及びofdm受信方法
US8837616B2 (en) Equalization of a distributed pilot OFDM signal
WO2014132599A1 (ja) 受信装置、位相誤差推定方法、及び位相誤差補正方法
EP1913748B1 (en) Enhanced qpsk or dqpsk data demodulation for direct sequence spreading (dss) system waveforms using orthogonal or near-orthogonal spreading sequences
EP2289216B1 (en) Methods for estimating a residual frequency error in a communications system
EP3185500B1 (en) Frequency offset and modulation index estimation in bluetooth low energy, ble, communication devices
JP4470377B2 (ja) 移動通信システムにおける伝搬路推定方法
CN110300079B (zh) 一种msk信号相干解调方法及系统
JP5707202B2 (ja) 受信装置
JP5624527B2 (ja) シングルキャリア受信装置
JP2008530951A (ja) 予め符号化された部分応答信号用の復調器および受信器
EP1913705B1 (en) Adaptive synchronization enhancement technique for serial modulated waveforms
JP3475066B2 (ja) 復調装置
WO2004025826A1 (en) Direct conversion receiver and receiving method
KR20120087859A (ko) 멀티-신호 캡처를 이용한 통신 수신기 개량
CN113115430A (zh) 一种高速突发数字解调系统
US8743946B2 (en) Frequency-domain equalization and combining for single carrier transmission
US7936813B2 (en) Diversity GMSK-receiver with interference cancellation and methods therein
JP5288979B2 (ja) クロック位相推定装置
JP3768439B2 (ja) ダイバーシティ受信装置
KR100653181B1 (ko) 주파수 옵셋 보상 기능을 가지는 넌­코히런트 동기직접변환 수신 장치
JP5175253B2 (ja) シングルキャリア受信装置
JP4044022B2 (ja) Mfsk受信システム
JP7324102B2 (ja) Sc-fde方式の受信装置
JP4335125B2 (ja) タイミング同期回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130604

R150 Certificate of patent or registration of utility model

Ref document number: 5288979

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250