[go: up one dir, main page]

JP5278052B2 - マトリクスコンバータ回路 - Google Patents

マトリクスコンバータ回路 Download PDF

Info

Publication number
JP5278052B2
JP5278052B2 JP2009052828A JP2009052828A JP5278052B2 JP 5278052 B2 JP5278052 B2 JP 5278052B2 JP 2009052828 A JP2009052828 A JP 2009052828A JP 2009052828 A JP2009052828 A JP 2009052828A JP 5278052 B2 JP5278052 B2 JP 5278052B2
Authority
JP
Japan
Prior art keywords
voltage
current
matrix converter
power supply
shunt resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009052828A
Other languages
English (en)
Other versions
JP2010207050A (ja
Inventor
敬三 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009052828A priority Critical patent/JP5278052B2/ja
Publication of JP2010207050A publication Critical patent/JP2010207050A/ja
Application granted granted Critical
Publication of JP5278052B2 publication Critical patent/JP5278052B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Ac-Ac Conversion (AREA)

Description

本発明は、複数個の双方向スイッチにより構成され、商用電源の交流電力を直接所望の周波数の交流電力に変換させる機能を有したマトリクスコンバータ回路技術に関する。
このようなマトリクスコンバータ回路として、以下のようなものが提案されている。一般的な3相マトリクスコンバータ回路としては、3相電源からの交流電力を直接所望の周波数の交流出力に変換し、変換した交流出力で負荷を駆動するものが実用化されている。例えば、特許文献1に示すようなマトリクスコンバータ回路が提案されており、高効率化、回路の小型化に優位性を有している。
一方、単相電源からの交流電力を直接所望周波数の交流出力に変換し、変換した交流出力でモータ駆動する、いわゆる単相マトリクスコンバータ回路としては、例えば、特許文献2に記載されたマトリクスコンバータ回路およびモータ駆動装置が提案されている。
これは、双方向スイッチを介して単相交流電源を直接モータに接続し、双方向スイッチをPWM制御することにより、モータを駆動するものである。交流電源の電源電圧の正負関係を検出し、それに基づいて直流電源用制御部の6個の出力信号から12個の双方向スイッチ回路用制御信号を出力する制御信号再生成部により、損失の少ない小型で安価なモータ駆動装置が提案されている。
特開2004−229492号公報 特開2005−45912号公報
しかしながら、特許文献1のような従来のマトリクスコンバータ回路は、大振幅で駆動するモータの端子で電流を検出するために、カレントトランスで電流を検出する必要があり、そのカレントトランスは高価なものであった。
しかし、古くから知られているインバータ装置を用いて交流−交流変換を行うには、一旦は交流電力を直流電力に変換した後、更にインバータ装置で直流電力を交流電力に変換する必要があり、トータルの交流電力の変換効率は必ずしも良くなかった。
本発明は、かかる問題点に鑑みてなされたものであり、その目的とするところは、マトリクスコンバータ回路、特に単相交流電源を3相交流に変換する直接型変換器において、モータに流れる負荷電流を安定に検出でき、モータの制御が可能な、安価で高性能のマトリクスコンバータ回路を実現することを目的としている。
本発明に係るマトリクスコンバータ回路は、単相の交流電源からの交流電力を3相の交流電力に変換し負荷に供給するマトリクスコンバータ回路において、
前記3相の相毎に設けられ前記交流電源の端子間に直列に接続された2つの双方向スイッチからなる相駆動回路と、前記2つの双方向スイッチのうち一方と前記交流電源の一端との間に設けられたシャント抵抗と、前記シャント抵抗の端子間電圧を検出して前記負荷に流れる電流を検出する電流検出手段とを備えたものである。
このことにより、高価な電流センサを使用せず、安価な構成にて電流を制御するため、
安価で高性能のマトリクスコンバータ回路が実現される。
以上のように本発明によれば、安価な構成にて負荷電流を検出し、制御を行うことにより、高性能の運転が実現され、マトリクスコンバータ回路の低コスト化、高性能化を実現することができる。
第1の発明は、単相の交流電源からの交流電力を3相の交流電力に変換し負荷に供給するマトリクスコンバータ回路において、前記3相の相毎に設けられ前記交流電源の端子間に直列に接続された2つの双方向スイッチからなる相駆動回路と、前記2つの双方向スイッチのうち一方と前記交流電源の一端との間に設けられたシャント抵抗と、前記シャント抵抗の端子間電圧を検出して前記負荷に流れる電流を検出する電流検出手段とを備えたマトリクスコンバータ回路とするものである。
この構成により、高価な電流センサを使用せず、安価な構成にて電流を制御するため、安価で高性能のマトリクスコンバータ回路が実現される。
第2の発明は、特に、第1の発明の電流検出手段は、シャント抵抗に接続された双方向スイッチがオンした区間内で前記シャント抵抗の端子間電圧を検知して負荷に流れる電流を検出することで、電源電圧に応じたマトリクスコンバータ回路の動作に対応して、正確に電流を検出することができるマトリクスコンバータ回路を安価に構成できる。
第3の発明は、特に、第1の発明の電流検出手段は、交流電源の極性に応じてシャント抵抗の端子間電圧の正負を切り替えて負荷に流れる電流を検出することで、交流電源の極性が切り替わる毎に検出電圧の極性を切り替えて負荷電流を検出するので、交流電源の極性が切り替わっても、安定にPWM制御することができるマトリクスコンバータ回路が実現される。
第4の発明は、特に、第1〜第3の発明の相駆動回路の駆動をPWM制御で行うスイッチング素子制御手段を備え、前記電流検出手段は、前記スイッチング素子制御手段のキャリア信号の最大値もしくは最小値となるタイミングで前記シャント抵抗の端子間電圧を検出し負荷の電流を検出することで、マトリクスコンバータ回路のPWM変調の変調波に同期して確実に動作し、負荷の電流を正確に検出することができるマトリクスコンバータ回路が実現される。
第5の発明は、特に、第4の発明の電流検出手段に電源供給を行う電源回路を備え、前記電源回路の低電位側は、シャント抵抗を接続した交流電源の一端に接続されていることで、負荷の電流を検出してPWM制御することが可能となり、安価で高性能のマトリクスコンバータ回路が実現される。
第6の発明は、特に、第5の発明の電源回路は、交流電源からの交流電圧を整流する整流回路と、前記整流回路の出力電圧を所定の直流電圧に変換するレギュレータとから構成されたことで、簡単で安価な制御装置の構成にて電流を検出し制御することが可能となり、安価で高性能のマトリクスコンバータ回路が実現される。
第7の発明は、特に、第1〜第6のいずれか1つの発明の電流検出手段は、負荷に電流が流れていないタイミングで検出したシャント抵抗の端子間電圧をオフセット値とし、前記負荷に流れる電流値をシャント抵抗の端子間電圧値から前記オフセット値を減算して検出することで、簡単に正確な負荷電流を正確に検出して制御することが可能となり、高性
能のマトリクスコンバータ回路を安価に構成できる。
第8の発明は、特に、第1〜第7のいずれか1つの発明の双方向スイッチは、窒化ガリウム(GaN)半導体により構成されていることで、小さなオン電圧でスイッチング駆動できるから、変換ロスを少なくして変換効率の高いマトリクスコンバータ回路を実現することができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、本実施の形態によって本発明が限定されるものではない。
(実施の形態1)
図1は、この実施形態に係るマトリクスコンバータ回路の要部構成を示す構成図である。
図1に示すように、交流電源1の一端には双方向スイッチ2、4、6が接続され、他端には双方向スイッチ3、5、7が接続された形で駆動回路が構成されている。直列接続された双方向スイッチ2と双方向スイッチ3は、1相分の相駆動回路を構成し、その中間接続点にはモータ8の3相巻線の一端が接続される。
また、直列接続された双方向スイッチ4と双方向スイッチ5は、別の1相分の相駆動回路を構成し、その中間接続点にはモータ8の3相巻線の別の一端が接続される。更に、直列に接続された双方向スイッチ6と双方向スイッチ7は、更に別の1相分の相駆動回路を構成し、その中間接続点にはモータ8の3相巻線の別の一端が接続されている。
電流検出手段10は、シャント抵抗9a、9b、9cの端子間電圧を検出するシャント電圧検出手段11と、シャント電圧検出手段11で検出した電圧値を用いて負荷電流の値を出力する電流値出力手段12と、シャント電圧検出手段11及び電流値出力手段12を動作させるタイミング信号を生成する電流検出タイミング制御手段13とから構成される。
電流値出力手段12は、シャント電圧検出手段11で検知したシャント抵抗の端子間電圧値に基づいて負荷電流の値を表す信号を出力する。
スイッチング素子制御手段14は、交流電源1の端子間に直列接続された双方向スイッチ2,3,4,5,6,7それぞれの2つのゲート入力を個別に制御し、双方向スイッチ2,3,4,5,6,7の順方向導通と逆方向導通を個別に制御する。
なお、図1では、双方向スイッチ2〜7を構成するスイッチング素子のうち順方向導通するものはスイッチング素子2a,3a,4a,5a,6a,7aで図示し、逆方向導通するものはスイッチング素子2b,3b,4b,5b,6b,7bで図示しており、双方向スイッチ2を構成するスイッチング素子の対2aと2bは互いに逆向きに並列接続されており、その他の双方向スイッチ3〜7も同様な構成になっている。
交流電源1の一端は、基準電位17に接続されると共に、双方向スイッチ3、5、7との間にそれぞれシャント抵抗9a、9b、9cが接続されている。電流検出手段10は、シャント抵抗9a、9b、9cの端子間電圧が入力され、負荷となるモータ8に流れる電流を検出する。電源電圧検出手段16は、交流電源1の電圧値を検出する。電源回路15は、交流電源1の交流電力を所定の直流電圧(例えば、5V)に変換して、電流検出手段10へ電源供給する。
図2は、一例である双方向スイッチの素子構成図である。図2に示すように、双方向スイッチ2は、逆向きに並列接続された1対のスイッチング素子2a、2bで構成され、それぞれゲート信号の入力端が設けられている。そして、スイッチング素子2a、2bは、この入力端にゲート信号を入力することにより、スイッチング素子2aおよび2bを個別にON/OFFして双方向に通電することができ、双方向スイッチ2の通流方向を制御することができるものである。
同様に、双方向スイッチ3はスイッチング素子3a、3bで構成され、双方向スイッチ4はスイッチング素子4a、4bで構成され、双方向スイッチ5はスイッチング素子5a、5bで構成され、双方向スイッチ6はスイッチング素子6a、6bで構成され、双方向スイッチ7はスイッチング素子7a、7bで構成される。ただし、図2に示す双方向スイッチは、通電方向と逆向きのスイッチング素子の素子耐圧が低くなるため、その現象が双方向スイッチの耐圧を低下させる要因となるので、高電圧の回路動作には向かない。
図3は、高耐圧化を図ったその他の双方向スイッチの素子構成図である。図3に示すように、双方向スイッチ2は、逆向きに配置したスイッチング素子23a、23bと、それに直列に接続された逆阻止ダイオード22a、22bとによって素子を複合化して構成している。この場合、逆阻止ダイオード22a、22bにより、スイッチング素子23a、23bの導通方向とは逆の電流を阻止することができ、高耐圧の双方向スイッチを実現できる。
なお、図1の双方向スイッチ2〜7は、図2の素子構成で図示しているが、実際は回路耐圧を配慮すると、図3のように複数の素子を複合化した双方向スイッチを採用するか、次に述べる図4のような窒化ガリウム(GaN)を基材とした双方向スイッチを採用して、回路の高耐圧化を図った方が好ましい。
図4は、窒化ガリウム(GaN)を材料とした双方向スイッチング素子の構成図である。図4に示すように、この双方向スイッチング素子26は2つのゲート入力24、25を備えており、1つは順方向導通用のゲート入力25であり、もう1つは逆方向導通用のゲート入力24となっている。この双方向スイッチング素子26は、窒化ガリウム(GaN)を基材とした半導体基板に作り込まれたものであり、図3に示すように複数の素子を複合して構成していないため、オン動作したときの端子間電圧(オン電圧)が小さく、図3に示す双方向スイッチより電力損失が小さく、図2に示す双方向スイッチより高い耐圧を示す利点がある。
そのため、この双方向スイッチング素子26をスイッチング回路に適用すると、スイッチング素子の端子間で電圧降下を少なくして、出力に繋がる負荷に多くの電力を伝達することができ、マトリクスコンバータ回路のようなスイッチング回路の電源効率を高めることができる。
図5は、電源回路15の構成を示す回路図である。図5に示すように、交流電源1に接続されたダイオード(または整流回路)150により、交流電源1の交流電圧を整流し、整流した電圧をコンデンサ151で平滑して直流電圧を得て、更にレギュレータ152により所定の直流電圧に安定化した直流電源電圧VDDを出力する。
この電源回路15は、マトリクスコンバータ回路に用いる種々の制御回路に電源供給するもので、種々の制御回路とともに基準電位17に共通に接続しているため、3個のシャント抵抗9a、9b、9cの端子間電圧を検出する電流検出手段10の信号処理を容易にしている。
図6は、電源電圧検出手段16の構成を示す回路図である。図6に示すように、電源電圧検出手段16は、交流電源1の端子間に分圧抵抗161,162を直列接続し、その中間接続点に電源電圧換算手段163を接続して構成される。そして、分圧抵抗161,162により電圧レベルが変換された信号は、電源電圧換算手段163で換算係数を掛けられ、その出力側に接続されるスイッチング素子制御手段14の制御で使用可能なレベルに変換される。
図7は、電流検出手段10の一部を構成するシャント電圧検出手段11の回路図であり、1相分のシャント電圧検出手段11と周辺回路を含んだ構成を抜き出して図示している。
図7に示すように、電圧レベルシフト手段110は、シャント抵抗9aに接続され、シャント抵抗9aの端子間電圧を種々の制御回路で信号処理し易い電圧レベルに変換する。この場合、シャント抵抗9aの端子間電圧は、基準電位点17に対して正負に変動するため、その変動範囲を制御装置で処理し易い電圧範囲(0〜5V)に変換する。この電圧レベルシフトは、抵抗とオペアンプで構成される。
オフセット記憶手段111は、このマトリスクコンバータ回路によってモータ8を起動する前のタイミングで発生したオフセット記憶タイミング信号が与えられることにより、即ち、負荷電流が流れない状態でオフセット記憶タイミング信号が与えられることにより、電圧レベルシフト手段110が出力するシャント抵抗の端子間電圧値を記憶する。
そして、シャント電圧検出手段11は、マトリクスコンバータ回路を起動した通常の運転時には、シャント抵抗9aの端子間電圧値からこのオフセット記憶手段111に記憶された値を減算した電圧値を出力する。これにより、電流が流れていない時の出力値を正確に設定することができ、検出精度を高めることができる。
図8は電流値出力手段12の1相分の回路構成を表す回路図である。図8に示すように、電流値出力手段12は、電流検出タイミング制御手段13から出力される電流検出タイミング信号が入力されると、電流検出タイミング信号に基づいてサンプルホールド手段120を動作させ、シャント電圧検出手段11の出力電圧をサンプルホールド手段120により電圧レベルをサンプルホールドする。
サンプルホールドした電圧値は、電流方向判断手段121により符号を合わせた後、電流換算手段122により電圧値を電流値に換算して電流検出値として出力する。
図9は、図1に示すスイッチング素子制御手段14の具体的な回路構成を示す回路図であり、スイッチング素子制御手段14について詳細に説明する。
図9に示すように、PWM発生手段1403は、一般的なインバータ装置で使用される三角波のキャリア信号を使用した3相のPWM信号を出力する機能を有したものであり、振幅Vcのキャリア信号と、位相が120度ずつ異なる3相の駆動電圧とを比較することにより、3相のPWM信号、即ちU相PWM信号、V相PWM信号およびW相PWM信号を生成する。
スイッチング素子制御手段14は、この3相のPWM信号を使用して、6個の双方向スイッチ2〜7用の12本のゲート信号を生成し、双方向スイッチ2〜7をON/OFF制御する。U相を制御する双方向スイッチ2,3と、V相およびW相を制御する双方向スイッチ4,5,6,7は同様に動作するので、U相用の回路動作を代表して説明し、V相およびW相の回路動作の説明を省略する。
図9に示すように、電圧極性判別手段1401は、電源電圧検出手段16(図6を参照)で検出した電源電圧検出値が入力され、交流電源1の瞬時電圧が正ならば1、負ならば0の論理信号を出力する。
U相の制御信号生成部1413は、AND回路1404〜1407およびOR回路1408〜1411によって構成され、電圧極性判別手段1401の論理信号と、その論理信号をインバータ1402で反転した反転信号と、PWM発生手段1403から出力するU相PWM信号と、そのU相PWM信号をインバータ1412で反転した反転信号とが入力され、4つの駆動信号、即ちU相ゲート信号U2a、U2b、U3aおよびU3bを生成する。
U相ゲート信号U2aは図1に示すスイッチング素子2aのゲートに入力され、スイッチング素子2aは、U相ゲート信号U2aに応じてU相上アームを構成する双方向スイッチ2の下向き電流をON/OFF制御する。
U相ゲート信号U2bは図1に示すスイッチング素子2bのゲートに入力され、スイッチング素子2bは、U相ゲート信号U2bに応じて双方向スイッチ2の上向き電流をON/OFF制御する。
U相ゲート信号U3aは図1に示すスイッチング素子3aのゲートに入力され、スイッチング素子3aは、U相ゲート信号U3aに応じてU相下アームを構成する双方向スイッチ3の下向き電流をON/OFF制御する。
U相ゲート信号U3bは図1に示すスイッチング素子3bのゲートに入力され、スイッチング素子3bは、U相ゲート信号U3bに応じて双方向スイッチ3の上向き電流をON/OFF制御する。
以上のような動作は、V相の制御信号生成部1414及びW相の制御信号生成部1415でも同様に行われ、V相の制御信号生成部1414の駆動信号、即ちV相ゲート信号V4a、V4b、V5a及びV5bはスイッチング素子4a,4b,5a及び5bの駆動を制御する。また、W相の制御信号生成部1414の駆動信号、即ちW相ゲート信号V6a、V6b、V7a及びV7bはスイッチング素子6a,6b,7a及び7bの駆動を制御する。
次に、図1に示すマトリクスコンバータ回路の電流検出動作について、図10及び図11を用いて詳細に説明する。図10は交流電源1の電圧が基準電位より高い場合(正の場合)の動作波形を示す動作波形図であり、図11は交流電源1の電圧が基準電位より低い場合(負の場合)の動作波形を示す動作波形図である。
図1及び図10に示すように、三角波のキャリア信号が駆動電圧より大きくなる時刻t1からt2の区間及び時刻t4からt5の区間は、スイッチング素子2aがオン状態になり、電流がスイッチング素子2aを通って交流電源1からモータ8へと流れる。そして、その他の区間はスイッチング素子2aがオフ状態になる。
三角波のキャリア信号が駆動電圧より小さくなる時刻t0からt1の区間、および時刻t2からt4の区間は、スイッチング素子3aがオン状態となり、モータ8からの電流がスイッチング素子3aおよびシャント抵抗9aを通って接地電位点17側へ流れる。そして、その他の区間はスイッチング素子3aがオフ状態になる。
スイッチング素子2b及び3bは、交流電源1の瞬時電圧が正の期間中は常にゲートにHレベルが入力される。これによって、スイッチング素子2b及び3bは、ダイオードのように作用し、通常の時はOFF状態を維持しているが、モータ8のU相端子に異常電圧が発生した時にのみに導通する。即ち、スイッチング素子2bは、モータ1のU相電圧が交流電源1の瞬時電圧より高くなる異常電圧が発生した時に導通し、スイッチング素子3bは、モータ1のU相電圧が接地電位より低くなる異常電圧が発生した時に導通して、過大な異常電圧に対する保護機能を発揮する。
スイッチング素子3aがオンすると、モータ8に流れる負荷電流は増加し、逆にスイッチング素子3aがオフすると負荷電流は減少する。そして、スイッチング素子3aがオンすると、モータ8を流れる負荷電流はシャント抵抗9aを流れ、シャント抵抗9aの端子間に負荷電流に応じた電圧が励起される。
シャント抵抗9aの端子間電圧は、スイッチング素子3aがオンしている区間だけ出力され、スイッチング素子3aがオフしている区間はゼロとなる。そこで、スイッチング素子3aがオンしている区間、即ちシャント抵抗9aの端子間にモータ8の負荷電流が流れて電圧降下を発生する区間中にシャント抵抗9aの端子間電圧を検出する。
この場合、キャリア信号の谷部のタイミング、即ち時刻t3およびt6のタイミングでシャント抵抗9aの端子間電圧を検出するのが好ましく、例えば、電流検出タイミング手段13により、時刻t3及びt6のタイミングで微分パルスを発生させ、その微分パルスを電流検出タイミング信号として電流出力手段12に印加し、電流検出値をサンプルホールドする。
このようにすると、時刻t3及びt6のタイミングでサンプルホールドする負荷電流の検出値を更新して検出することができる。また、モータ8をスイッチング駆動する際に生じるリンギングノイズの影響を受けずに、モータ8の負荷電流を正確に測定することができ、正確な電流検出に基づいてモータ8の負荷電流を安定に制御することが可能になる。
なお、スイッチング素子2a,3aをスイッチングする時、それらの個々のスイッチング動作に遅れ時間が生じて、スイッチング素子2aと3aが同時に導通する瞬間が生じると、その期間内にスイッチング素子2aと3aが交流電源1の端子間を短絡することになり、過大電流が流れることでスイッチング素子2a,3aが破損する可能性がある。
そのような問題に対処するため、ON/OFFの切り替わりタイミングを外す手法が多用されるが、そのような手法を用いるとスイッチング素子2aと3aの両方が同時にOFFする期間が生じ、その時、モータ8の誘起電圧によって高い異常電圧が発生する危険性が高くなる。
このような不都合に対処するため、スイッチング素子2b、3bは、交流電源1の瞬時電圧が正の場合は、常にゲートにHレベルを入力して、通常の時はオフ状態を維持し、モータ8の端子に異常電圧が発生すると導通するように、ダイオードのように機能して双方向スイッチ2〜7を保護している。
次に、図11を用いて交流電源1の瞬時電圧が基準電位より低くなる場合(負の場合)の動作を説明する。
図11に示すように、三角波のキャリア信号がU相の駆動電圧より大きくなる時刻t1からt3の区間および時刻t4からt6の区間は、スイッチング素子3bのゲートに入力されるゲート信号U3bがHレベルになることに応じて、スイッチング素子3bがオン状
態になり、負荷電流がシャント抵抗9a及びスイッチング素子3bを通り接地電位点17からモータ8へと流れる。そして、その他の区間はスイッチング素子3bがオフ状態になる。
また、三角波のキャリア信号が駆動電圧より小さくなる時刻t0からt1の区間及び時刻t3からt4の区間は、スイッチング素子2bのゲートに入力されるゲート信号U2bがHレベルになることに応じて、スイッチング素子2bがオン状態になり、モータ8からの負荷電流がスイッチング素子2bを通って交流電源1側に流れる。そして、その他の区間はスイッチング素子2bがオフ状態になる。
スイッチング素子2a及び3aは、交流電源1の瞬時電圧が負の期間中は常にゲートにHレベルが入力される。これによって、スイッチング素子2a及び3aは、ダイオードのように作用し、通常の時はOFF状態を維持しているが、モータ8のU相端子に異常電圧が発生した時にのみに導通する。即ち、スイッチング素子2aは、モータ1のU相電圧が交流電源1の瞬時電圧より低くなる異常電圧が発生した時に導通し、スイッチング素子3aは、モータ1のU相電圧が接地電位より高くなる異常電圧が発生した時に導通して、過大な異常電圧に対する保護機能を発揮する。
スイッチング素子3bがオンすると、モータ8に流れる負荷電流は増加し、逆にスイッチング素子3bがオフの場合には負荷電流が減少する。そして、スイッチング素子3bがオンすると、モータ8を流れる負荷電流はシャント抵抗9aを流れ、負荷電流に応じた電圧がシャント抵抗9aの端子間に励起される。シャント抵抗9aの端子間には、スイッチング素子3bがオンしている区間だけ負の電圧降下を出力し、スイッチング素子3bがオフしている区間はゼロとなる。そこで、スイッチング素子3bがオンしている区間、即ちシャント抵抗9aの端子間に負荷電流に応じた電圧降下が発生する区間中にシャント抵抗9aの端子間電圧を検出する。
この場合、キャリア信号の山部のタイミング、即ち時刻t2およびt5のタイミングでシャント抵抗9aの端子間電圧を検出するのが好ましく、例えば、電流検出タイミング手段13により、時刻t2及びt5のタイミングで微分パルスを発生させ、その微分パルスを電流検出タイミング信号として電流値出力手段12に印加し、電流検出値をサンプルホールドする。
このようにすると、時刻t2及びt5のタイミングで負荷電流の検出値を更新して検出すると共に、モータ8をスイッチング駆動する際に生じるリンギングノイズの影響を受けずにモータ8の負荷電流を正確に測定することができ、正確な電流検出に基づいてモータ8の負荷電流を安定に制御することが可能になる。
また、交流電源1の瞬時電圧が負の場合は、スイッチング素子2a,3aのゲートにHレベルを常に印加するので、交流電源1の瞬時電圧が正の時にPWM制御を行っていたスイッチング素子2a,3aは、今度はスイッチング素子2b,3bと入れ替わりに保護回路として機能する。
以上に説明したように、本実施形態におけるマトリクスコンバータ回路は、シャント抵抗の端子間電圧をサンプルホールドしてモータの負荷電流に対応した電流の検出を行うことができるので、負荷電流値を検出して制御する高性能のマトリクスコンバータ回路を安価に構成できる。
以上説明したように本発明は、マトリクスコンバータ回路に関し、3相モータを駆動す
るような応用に用いられ、低コスト、高性能運転の特徴が必要なマトリクスコンバータ回路について有用である。
本発明による本実施形態に係るマトリクスコンバータ回路の回路図 同マトリクスコンバータ回路に用いる双方向スイッチの素子構成図 同双方向スイッチの別の素子構成図 同双方向スイッチの別の素子構成図 本実施形態に係るマトリクスコンバータ回路の電源回路の回路図 同マトリクスコンバータ回路の電源電圧検出手段の回路図 同マトリクスコンバータ回路のシャント電圧検出手段の回路図 同マトリクスコンバータ回路の電流値出力手段の回路図 同マトリクスコンバータ回路のスイッチング素子制御手段の回路図 同マトリクスコンバータ回路の電流値出力動作を説明する動作波形図 同マトリクスコンバータ回路の電流値出力動作を説明する動作波形図
1 交流電源
2,3,4,5,6,7 双方向スイッチ
8 モータ
9a、9b、9c シャント抵抗
10 電流検出手段

Claims (8)

  1. 単相の交流電源からの交流電力を3相の交流電力に変換し負荷に供給するマトリクスコンバータ回路において、
    前記3相の相毎に設けられ前記交流電源の端子間に直列に接続された2つの双方向スイッチからなる相駆動回路と、前記2つの双方向スイッチのうち一方と前記交流電源の一端との間に設けられたシャント抵抗と、前記シャント抵抗の端子間電圧を検出して前記負荷に流れる電流を検出する電流検出手段とを備えたマトリクスコンバータ回路。
  2. 電流検出手段は、シャント抵抗に接続された双方向スイッチがオンした区間内で前記シャント抵抗の端子間電圧を検知して負荷に流れる電流を検出することを特徴とする請求項1記載のマトリクスコンバータ回路。
  3. 電流検出手段は、交流電源の極性に応じてシャント抵抗の端子間電圧の正負を切り替えて負荷に流れる電流を検出することを特徴とする請求項1記載のマトリクスコンバータ回路。
  4. 相駆動回路の駆動をPWM制御で行うスイッチング素子制御手段を備え、前記電流検出手段は、前記スイッチング素子制御手段のキャリア信号の最大値もしくは最小値となるタイミングで前記シャント抵抗の端子間電圧を検出し負荷の電流を検出することを特徴とする請求項1〜3のいずれか1項に記載のマトリクスコンバータ回路。
  5. 電流検出手段に電源供給を行う電源回路を備え、前記電源回路の低電位側は、シャント抵抗を接続した交流電源の一端に接続されていることを特徴とする請求項4記載のマトリクスコンバータ回路。
  6. 電源回路は、交流電源からの交流電圧を整流する整流回路と、前記整流回路の出力電圧を所定の直流電圧に変換するレギュレータとから構成されたことを特徴とする請求項5記載のマトリクスコンバータ回路。
  7. 電流検出手段は、負荷に電流が流れていないタイミングで検出したシャント抵抗の端子間電圧をオフセット値とし、前記負荷に流れる電流値をシャント抵抗の端子間電圧値から前記オフセット値を減算して検出することを特徴とする請求項1〜6のいずれか1項に記載のマトリクスコンバータ回路。
  8. 双方向スイッチは、窒化ガリウム(GaN)半導体により構成されていることを特徴とする請求項1〜7のいずれか1項に記載のマトリクスコンバータ回路。
JP2009052828A 2009-03-06 2009-03-06 マトリクスコンバータ回路 Expired - Fee Related JP5278052B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009052828A JP5278052B2 (ja) 2009-03-06 2009-03-06 マトリクスコンバータ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009052828A JP5278052B2 (ja) 2009-03-06 2009-03-06 マトリクスコンバータ回路

Publications (2)

Publication Number Publication Date
JP2010207050A JP2010207050A (ja) 2010-09-16
JP5278052B2 true JP5278052B2 (ja) 2013-09-04

Family

ID=42967962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009052828A Expired - Fee Related JP5278052B2 (ja) 2009-03-06 2009-03-06 マトリクスコンバータ回路

Country Status (1)

Country Link
JP (1) JP5278052B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012160615A1 (ja) * 2011-05-26 2012-11-29 パナソニック株式会社 交流変換回路、交流変換方法、および記録媒体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4880828B2 (ja) * 2001-06-19 2012-02-22 株式会社東芝 インバータ装置
JP4196765B2 (ja) * 2002-11-29 2008-12-17 株式会社日立製作所 マトリクスコンバータ
JP2005006478A (ja) * 2003-06-16 2005-01-06 Matsushita Electric Ind Co Ltd 双方向スイッチ回路およびモータ駆動装置
JP2005045912A (ja) * 2003-07-22 2005-02-17 Matsushita Electric Ind Co Ltd マトリクスコンバータ回路およびモータ駆動装置
JP4539237B2 (ja) * 2004-08-30 2010-09-08 パナソニック株式会社 インバータ装置
JP2006165387A (ja) * 2004-12-09 2006-06-22 Sumitomo Electric Ind Ltd 双方向型電界効果トランジスタおよびマトリクスコンバータ

Also Published As

Publication number Publication date
JP2010207050A (ja) 2010-09-16

Similar Documents

Publication Publication Date Title
CN101682292B (zh) 逆变器装置及其输出电压检测方法
JP4893251B2 (ja) マトリクスコンバータおよびそれを備えた装置
JP5822773B2 (ja) 電力変換装置
JP6032393B2 (ja) 整流回路
JP6201296B2 (ja) 電力変換装置の制御装置
US8159851B2 (en) Matrix converter
US8283880B2 (en) Motor drive device with function of switching to power regenerative operation mode
US8797768B2 (en) Power conversion device including short circuit detection device
US9768701B2 (en) Synchronous rectifier control using sensing of alternating current component
JP2011004449A (ja) マトリクスコンバータ回路
JP4687839B2 (ja) 3相電源欠相検出回路
JP2019033556A (ja) ゲート駆動装置および電力変換装置
JP2013183595A (ja) 半導体装置
JP2018133892A (ja) パワー半導体のゲート駆動装置およびゲート駆動方法
JP2008072857A (ja) モータ駆動装置
JP5278052B2 (ja) マトリクスコンバータ回路
JP2008187874A (ja) 三相交流電源の欠相検出装置
JP2005051959A (ja) 電力変換装置のノイズ低減方法および回路
JP6702202B2 (ja) 回転電機システム
JP2012090448A (ja) モータ駆動装置
WO2015114789A1 (ja) 電力変換装置
JP2007282444A (ja) 電力変換器の制御回路
JP4466346B2 (ja) 半導体電力変換装置の地絡検出回路
JP2015119594A (ja) 半導体装置の駆動制御装置
JP4622640B2 (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111227

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20120112

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20121214

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130506

LAPS Cancellation because of no payment of annual fees