JP5270300B2 - Switching converter - Google Patents
Switching converter Download PDFInfo
- Publication number
- JP5270300B2 JP5270300B2 JP2008277750A JP2008277750A JP5270300B2 JP 5270300 B2 JP5270300 B2 JP 5270300B2 JP 2008277750 A JP2008277750 A JP 2008277750A JP 2008277750 A JP2008277750 A JP 2008277750A JP 5270300 B2 JP5270300 B2 JP 5270300B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- switching
- output
- converter
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、通常動作時のスイッチング損失を増加することなく、出力短絡時に、メインスイッチング素子を保護するスイッチングコンバータに関する。 The present invention relates to a switching converter that protects a main switching element when an output is short-circuited without increasing switching loss during normal operation.
従来、スイッチングコンバータにおける一次側検出の過電流保護回路としては、一般に、定電力垂下型が周知である。ところが、この従来の定電力垂下型の過電流保護回路を採用した場合であっても、出力電圧の立ち上がり時、過電流時、出力短絡時(デットショート時)等の過渡動作時には、スイッチング素子等が破壊しないように使用電気部品類は、電流定格等の大きいものを使用しなければならないという問題があった。 Conventionally, a constant power drooping type is generally known as an overcurrent protection circuit for primary side detection in a switching converter. However, even when this conventional constant power drooping type overcurrent protection circuit is adopted, switching elements, etc. are required during transient operation such as output voltage rise, overcurrent, and output short-circuit (dead short). However, there is a problem that the electric parts used must have a large current rating so as not to break.
そのため、上記の問題点を解決するために、立ち上がり時およびデットショート時の出力容量を低減し、スイッチング素子等の低価格化および安全性の向上を図った過電流保護回路が提案されている(例えば、特許文献1参照。)。
上記の回路は、図5に示すように、1次側フォワード回路の定電力過電流検出回路のコンパレータIC1の基準電圧VREFを分圧する抵抗R10、R11のR10側に並列にフォトカプラPC2の受光部と直列な抵抗R12を接続し、2次側出力電圧の分圧抵抗R13、R14間にシャントレギュレータIC2の基準端子を接続し、また、出力電圧端子間に電流制限抵抗R15、フォトカプラPC2の発光部、シャントレギュレータIC2を接続している。これにより、低減型保護特性を介して二段階の定電力垂下動作を実現するものである。 As shown in FIG. 5, the circuit described above includes a light receiving unit of the photocoupler PC2 in parallel with the R10 side of the resistors R10 and R11 that divide the reference voltage VREF of the comparator IC1 of the constant power overcurrent detection circuit of the primary side forward circuit. Is connected in series with the resistor R12 in series, the reference terminal of the shunt regulator IC2 is connected between the voltage divider resistors R13 and R14 of the secondary output voltage, and the current limiting resistor R15 and the light emission of the photocoupler PC2 are connected between the output voltage terminals. And the shunt regulator IC2 are connected. Thus, a two-stage constant power drooping operation is realized through the reduced protection characteristic.
しかしながら、上記の過電流保護回路を用いたとしても、出力が短絡された場合、動作が停止するまでの間、メインのスイッチング素子は、過大な電流が流れた状態でスイッチング動作を行うため、スイッチング動作時のメインのスイッチング素子にサージ電圧が発生する。このため、例えば、メインのスイッチング素子がFETの場合には、このFETのドレイン−ソース間耐圧にマージンをもつ必要がある。ところが、耐圧の高いFETを選定すると、ON抵抗が大きくなりコンバータの効率が低下してしまうという問題があった。 However, even if the above-described overcurrent protection circuit is used, when the output is short-circuited, the main switching element performs the switching operation with excessive current flowing until the operation stops. A surge voltage is generated in the main switching element during operation. For this reason, for example, when the main switching element is an FET, it is necessary to provide a margin for the drain-source breakdown voltage of the FET. However, when a high breakdown voltage FET is selected, there is a problem that the ON resistance increases and the efficiency of the converter decreases.
また、従来のスイッチングコンバータでは、図4に示すように、メインのスイッチング素子であるFET(Q1)のゲートに抵抗R1を接続し、この抵抗R1を用いて、FET(Q1)のスイッチングスピード調整を行っていた。つまり、この回路構成によれば、抵抗R1の定数を大きくすることにより、FET(Q1)のスイッチングスピードを遅くして、出力短絡時に、FET(Q1)のドレイン―ソース間にかかる電圧を下げることができる。 Further, in the conventional switching converter, as shown in FIG. 4, a resistor R1 is connected to the gate of the FET (Q1) which is the main switching element, and the switching speed of the FET (Q1) is adjusted using the resistor R1. I was going. That is, according to this circuit configuration, by increasing the constant of the resistor R1, the switching speed of the FET (Q1) is slowed down, and the voltage applied between the drain and source of the FET (Q1) is reduced when the output is short-circuited. Can do.
ところが、抵抗R1の定数を大きくすると、通常動作時においても、スイッチングスピードが遅くなってしまうため、図5のポイント「A」および「A´」、「B」および「B´」に示すように、通常動作時においても、出力短絡時と同様に、FET(Q1)にかかるサージ電圧が減少するために、スイッチングコンバータの効率を低下させてしまうという問題があった。 However, if the constant of the resistor R1 is increased, the switching speed is reduced even during normal operation. Therefore, as shown at points “A”, “A ′”, “B”, and “B ′” in FIG. Even during normal operation, the surge voltage applied to the FET (Q1) is reduced as in the case of an output short-circuit, so that the efficiency of the switching converter is lowered.
そこで、本発明は、上述の課題を鑑みてなされたものであり、通常動作時のスイッチング損失を増加させることなく、耐圧の低いメインスイッチング素子で構成が可能なスイッチングコンバータを提供することを目的とする。 Accordingly, the present invention has been made in view of the above-described problems, and an object of the present invention is to provide a switching converter that can be configured with a main switching element having a low withstand voltage without increasing switching loss during normal operation. To do.
本発明は、上述の課題を解決するために、以下の事項を提案している。 The present invention proposes the following items in order to solve the above-described problems.
(1)本発明は、出力短絡時に、スイッチングコンバータのメインスイッチング素子を保護するスイッチングコンバータであって、前記メインスイッチング素子の充放電抵抗と並列にスイッチング素子を接続し、出力電圧が予め定められた閾値電圧以上である期間では、通常動作状態であるとして、前記スイッチング素子をオン状態とし、出力電圧が前記閾値電圧未満である期間では、出力の短絡状態であるとして、前記スイッチング素子をオフ状態とすることを特徴とするスイッチングコンバータを提案している。 (1) The present invention is a switching converter that protects a main switching element of a switching converter when an output is short-circuited, the switching element is connected in parallel with the charge / discharge resistance of the main switching element, and an output voltage is predetermined. In a period that is equal to or higher than the threshold voltage , the switching element is turned on, assuming that the switching element is in a normal operation state, and in a period in which the output voltage is less than the threshold voltage , the switching element is turned off, assuming that the output is in a short circuit state. The switching converter characterized by doing is proposed.
この発明によれば、メインスイッチング素子の充放電抵抗と並列にスイッチング素子を接続し、出力電圧が閾値電圧以上である期間では、通常動作状態であるとして、スイッチング素子をオン状態とし、出力電圧が閾値電圧未満である期間では、出力の短絡状態であるとして、スイッチング素子をオフ状態とする。したがって、出力短絡時のときだけ、スイッチング素子をオフとして、充放電抵抗によって、メインスイッチング素子のスイッチングスピードを低下させることができ、メインスイッチング素子にかかるサージ電圧を抑制することができる。また、通常動作状態には、スイッチング素子をオン状態として、充放電抵抗をショートするため、通常動作時のスイッチング損失の増加を防止することができる。 According to the invention, to connect the switching element in parallel with the discharge resistance of the main switching device, during a period the output voltage is the threshold voltage or more, as in the normal operation state, the switching element is turned on, the output voltage In a period less than the threshold voltage , the switching element is turned off, assuming that the output is in a short circuit state. Therefore, only when the output is short-circuited, the switching element is turned off, and the switching speed of the main switching element can be reduced by the charge / discharge resistance, and the surge voltage applied to the main switching element can be suppressed. In the normal operation state, the switching element is turned on and the charge / discharge resistance is short-circuited, so that an increase in switching loss during the normal operation can be prevented.
(2)本発明は、(1)のスイッチングコンバータについて、前記メインスイッチング素子がFETであり、前記充放電抵抗が前記FETのゲートに接続され、前記充放電抵抗の値が、前記出力の短絡状態で、スイッチングスピードを十分に低下させる程度に大きい値であることを特徴とするスイッチングコンバータを提案している。 (2) In the switching converter according to (1), the main switching element is an FET, the charge / discharge resistor is connected to the gate of the FET, and the value of the charge / discharge resistor is a short-circuit state of the output Therefore, a switching converter having a large value enough to sufficiently reduce the switching speed is proposed.
この発明によれば、充放電抵抗の値が、出力の短絡状態で、スイッチングスピードを十分に低下させる程度に大きい値である。したがって、出力短絡時におけるメインスイッチング素子のスイッチングスピードを十分に低下させることができ、メインスイッチング素子にかかるサージ電圧を十分に抑制することができる。 According to the present invention, the value of the charge / discharge resistance is a value large enough to sufficiently reduce the switching speed in the output short-circuit state. Therefore, the switching speed of the main switching element when the output is short-circuited can be sufficiently reduced, and the surge voltage applied to the main switching element can be sufficiently suppressed.
(3)本発明は、(1)または(2)のスイッチングコンバータについて、前記スイッチングコンバータが、フォワードコンバータであることを特徴とするスイッチングコンバータを提案している。 (3) The present invention proposes a switching converter according to (1) or (2), wherein the switching converter is a forward converter.
本発明によれば、メインスイッチング素子の充放電用抵抗と並列にスイッチング素子を接続し、出力短絡時には、このスイッチング素子をオフ状態とすることにより、メインスイッチング素子のスイッチングスピードを低下させることが可能になる。これにより、出力短絡時のメインスイッチング素子にかかるサージ電圧を抑制することができるという効果がある。 According to the present invention, it is possible to reduce the switching speed of the main switching element by connecting the switching element in parallel with the charging / discharging resistor of the main switching element and turning off the switching element when the output is short-circuited. become. Thereby, there is an effect that the surge voltage applied to the main switching element when the output is short-circuited can be suppressed.
また、通常動作時には、スイッチング素子をオン状態にして、充放電用抵抗をショートすることから、通常動作時のスイッチング損失の増加を防止することができるという効果がある。 In addition, during normal operation, the switching element is turned on and the charging / discharging resistor is short-circuited, so that an increase in switching loss during normal operation can be prevented.
さらに、出力短絡時のメインスイッチング素子にかかるサージ電圧を抑制することができることから、従来よりも低い耐圧のメインスイッチング素子を選定することができるため、スイッチングコンバータ全体のコストダウンを図ることができるという効果がある。 Furthermore, since the surge voltage applied to the main switching element when the output is short-circuited can be suppressed, it is possible to select a main switching element having a lower withstand voltage than that of the conventional one, so that the cost of the entire switching converter can be reduced. effective.
以下、本発明の実施の形態について図面を参照しながら説明する。なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. Note that the constituent elements in the present embodiment can be appropriately replaced with existing constituent elements and the like, and various variations including combinations with other existing constituent elements are possible. Therefore, the description of the present embodiment does not limit the contents of the invention described in the claims.
<スイッチングコンバータの構成>
図1および図2を用いて、本発明に係るスイッチングコンバータの構成について説明する。なお、本実施形態においては、スイッチングコンバータとしてフォワードコンバータを例に説明する。
<Configuration of switching converter>
The configuration of the switching converter according to the present invention will be described with reference to FIGS. 1 and 2. In this embodiment, a forward converter will be described as an example of a switching converter.
本実施形態に係るスイッチングコンバータは、図1に示すように、メインスイッチング素子Q1と、充放電抵抗R1と、スイッチSW1と、電力変換用出力トランスT1と、整流用スイッチング素子Q2と、転流用スイッチング素子Q3と、出力チョークコイルL3と、平滑コンデンサC1と、同期整流駆動回路10と、パルス幅制御回路20と、スイッチング駆動回路30と、出力電圧検出部40とから構成されている。
As shown in FIG. 1, the switching converter according to the present embodiment includes a main switching element Q1, a charge / discharge resistor R1, a switch SW1, a power conversion output transformer T1, a rectifying switching element Q2, and a commutation switching. The device includes an element Q3, an output choke coil L3, a smoothing capacitor C1, a synchronous
直流入力端子間には、トランスT1の一次巻線L1とメインスイッチング素子Q1とが直列に接続されている。なお、メインスイッチング素子Q1としては、FET(電解効果型トランジスタ)等を用いてもよい。また、メインスイッチング素子Q1のゲートは、並列に接続されたスイッチSW1および充放電抵抗R1を介して、スイッチング駆動回路30の出力端子が接続されている。
Between the DC input terminals, the primary winding L1 of the transformer T1 and the main switching element Q1 are connected in series. As the main switching element Q1, an FET (electrolytic effect transistor) or the like may be used. The gate of the main switching element Q1 is connected to the output terminal of the
このスイッチング駆動回路30には、パルス幅制御回路20の出力端子が接続され、トランスT1の二次巻線間には整流用のスイッチング素子Q2および転流用のスイッチング素子Q3が直列に接続されている。各スイッチング素子Q2、Q3はFETで構成され、各ゲートには同期整流駆動回路10の各出力端子が接続されている。なお、スイッチング素子Q2、Q3に代えて、ショットキーバリアダイオードを用いてもよい。
The
また、この同期整流駆動回路10には、パルス幅制御回路20の出力端子が接続され、整流用および転流用スイッチング素子Q2、Q3と同期整流駆動回路10とをもって同期整流回路が構成されている。また、転流用のスイッチング素子Q3のドレインソース間には、チョークコイルL3と平滑コンデンサC1とが直列に接続され、平滑コンデンサC1の両端は負荷に接続されている。さらに、出力電圧検出部40の出力がスイッチSW1の制御端子に接続されている。
Further, the output terminal of the pulse
<スイッチングコンバータの動作>
以下、通常動作時および出力短絡時のスイッチングコンバータの動作について説明する。
通常動作時には、スイッチSW1がオン状態となり、スイッチSW1のオン抵抗にほぼ等しい抵抗値を介して、スイッチング駆動回路30によって駆動されるメインスイッチング素子Q1のオンオフ動作によって、直流入力電圧Vinは高周波電圧に変換される。
<Operation of switching converter>
Hereinafter, the operation of the switching converter during normal operation and when the output is short-circuited will be described.
During normal operation, the switch SW1 is turned on, and the DC input voltage Vin is changed to a high frequency voltage by the on / off operation of the main switching element Q1 driven by the
この高周波電圧は、トランスT1により変換されて、その二次巻線L2からは所定の周波数のパルス正電圧Bが出力される。このパルス正電圧Bは、同期整流駆動回路10で駆動されるスイッチング素子Q2、Q3の相補的なオンオフ動作により整流される。これが同期整流回路による整流作用である。
The high-frequency voltage is converted by the transformer T1, and a pulse positive voltage B having a predetermined frequency is output from the secondary winding L2. The pulse positive voltage B is rectified by complementary on / off operations of the switching elements Q2 and Q3 driven by the synchronous
転流用トランジスタQ3のドレインソース間から得られる整流出力をチョークコイルL3および平滑コンデンサC1の平滑回路で平滑化され、平滑コンデンサC1の両端からは負荷に供給する直流出力Voutが得られる。 The rectified output obtained between the drain and source of the commutating transistor Q3 is smoothed by the smoothing circuit of the choke coil L3 and the smoothing capacitor C1, and the DC output Vout supplied to the load is obtained from both ends of the smoothing capacitor C1.
なお、同期整流駆動回路10は、図2に示すように、パルス幅制御回路20の制御信号Aに同期して、各スイッチング素子Q2、Q3の駆動信号X、Yを生成して出力する。すなわち、メインスイッチング素子Q1のターンオンに合わせて整流用スイッチング素子Q2をオンする一方、メインスイッチング素子Q1のターンオフに合わせて、整流用スイッチング素子Q2をオフする。
As shown in FIG. 2, the synchronous
転流用スイッチング素子Q3には、メインスイッチング素子Q1および整流用スイッチング素子Q2に対して、反転したオンオフ信号Yが与えられる。このことで、整流用スイッチング素子Q2と転流用スイッチング素子Q3とが交互にオンオフ動作を行う。 The commutation switching element Q3 is supplied with an inverted on / off signal Y with respect to the main switching element Q1 and the rectifying switching element Q2. Thus, the rectifying switching element Q2 and the commutation switching element Q3 alternately perform on / off operations.
すなわち、通常動作時においては、スイッチSW1がオン状態となり、スイッチSW1のオン抵抗にほぼ等しい抵抗値を介して、メインスイッチング素子Q1がスイッチング駆動回路30によって駆動されるため、メインスイッチング素子Q1のスイッチングスピードが低下することがない。そのため、スイッチングコンバータのスイッチング損失の低下を防止することができる。
That is, during normal operation, the switch SW1 is turned on, and the main switching element Q1 is driven by the switching
一方で、出力短絡時には、出力電圧が低下する。出力電圧検出部40は、出力電圧と所定の閾値とを比較し、出力電圧がこの閾値を下回った場合には、出力が短絡状態であると判断し、スイッチSW1がオフ状態になるように、スイッチSW1の制御端子に信号を与える。
On the other hand, when the output is short-circuited, the output voltage decreases. The output
すなわち、出力短絡時においては、スイッチSW1が出力電圧検出部40により、強制的にオフ状態とされるため、充放電抵抗R1が有する抵抗値を介して、メインスイッチング素子Q1がスイッチング駆動回路30によって駆動される。ここで、充放電抵抗R1の抵抗値は、メインスイッチング素子Q1のスイッチングスピードを十分に低下させる程度に大きい値であるため、メインスイッチング素子Q1のスイッチングスピードを十分に低下させることによって、図3のポイント「C」および「C´」に示すように、出力短絡時のみ、メインスイッチング素子Q1のドレイン―ソース間に発生するサージ電圧を抑制することができる。
That is, when the output is short-circuited, the switch SW1 is forcibly turned off by the output
したがって、本実施形態によれば、通常動作時においては、スイッチSW1をオン状態として、メインスイッチング素子Q1のスイッチングスピードの低下を抑制して、スイッチングコンバータのスイッチング損失の低下を防止する。一方で、出力短絡時においては、スイッチSW1を強制的にオフ状態とし、メインスイッチング素子Q1のスイッチングスピードを十分に低下させる程度に大きい値を有する充放電抵抗R1を介して、メインスイッチング素子Q1のスイッチング駆動を行うことにより、メインスイッチング素子Q1のスイッチングスピードを十分に低下させ、メインスイッチング素子Q1のドレイン―ソース間に発生するサージ電圧を抑制することができる。 Therefore, according to the present embodiment, during normal operation, the switch SW1 is turned on to suppress a decrease in switching speed of the main switching element Q1, thereby preventing a decrease in switching loss of the switching converter. On the other hand, when the output is short-circuited, the switch SW1 is forcibly turned off, and the main switching element Q1 is connected via the charging / discharging resistor R1 having a value large enough to sufficiently reduce the switching speed of the main switching element Q1. By performing the switching drive, the switching speed of the main switching element Q1 can be sufficiently reduced, and the surge voltage generated between the drain and source of the main switching element Q1 can be suppressed.
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えば、本実施形態においては、出力の短絡を出力電圧のモニターによって、行う例について説明したが、これによらず、トランスの1次側あるいは2次側の電流値をモニターして行ってもよい。 Note that the present invention is not limited to the above-described embodiments, and various modifications and applications are possible without departing from the spirit of the present invention. For example, in the present embodiment, the example in which the output short circuit is performed by monitoring the output voltage has been described. However, the current value on the primary side or the secondary side of the transformer may be monitored regardless of this. .
また、本実施形態では、スイッチングコンバータとしてフォワードコンバータを例示して説明したが、これに限らず他の形態のスイッチングコンバータでもよく、また、絶縁型および非絶縁型にも適用することができる。 In the present embodiment, the forward converter is exemplified as the switching converter. However, the present invention is not limited to this and may be a switching converter of another form, and can be applied to an insulating type and a non-insulating type.
Q1・・・メインスイッチング素子
Q2・・・スイッチング素子
Q3・・・スイッチング素子
SW1・・・スイッチ
C1・・・平滑コンデンサ
R1・・・充放電抵抗
T1・・・トランス
L3・・・チョークコイル
Ra・・・抵抗
R10・・・抵抗
R11・・・抵抗
R12・・・抵抗
R13・・・抵抗
R14・・・抵抗
R15・・・抵抗
PC1・・・フォトカプラ
PC2・・・フォトカプラ
IC1・・・コンパレータ
IC2・・・シャントレギュレータ
10・・・同期整流回路
20・・・パルス幅制御回路
30・・・スイッチング駆動回路
40・・・出力電圧検出部
Q1 ... Main switching element Q2 ... Switching element Q3 ... Switching element SW1 ... Switch C1 ... Smoothing capacitor R1 ... Charge / discharge resistor T1 ... Transformer L3 ... Choke coil Ra /・ ・ Resistance R10 ... Resistance R11 ... Resistance R12 ... Resistance R13 ... Resistance R14 ... Resistance R15 ... Resistance PC1 ... Photocoupler PC2 ... Photocoupler IC1 ... Comparator IC2 ...
Claims (3)
前記メインスイッチング素子の充放電抵抗と並列にスイッチング素子を接続し、出力電圧が予め定められた閾値電圧以上である期間では、通常動作状態であるとして、前記スイッチング素子をオン状態とし、
出力電圧が前記閾値電圧未満である期間では、出力の短絡状態であるとして、前記スイッチング素子をオフ状態とすることを特徴とするスイッチングコンバータ。 A switching converter that protects the main switching element of the switching converter when the output is short-circuited,
A switching element is connected in parallel with the charge / discharge resistor of the main switching element, and in a period in which the output voltage is equal to or higher than a predetermined threshold voltage , the switching element is turned on as a normal operation state,
In the period when the output voltage is less than the threshold voltage , the switching element is turned off, assuming that the output is in a short circuit state.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008277750A JP5270300B2 (en) | 2008-10-29 | 2008-10-29 | Switching converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008277750A JP5270300B2 (en) | 2008-10-29 | 2008-10-29 | Switching converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010110076A JP2010110076A (en) | 2010-05-13 |
JP5270300B2 true JP5270300B2 (en) | 2013-08-21 |
Family
ID=42298968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008277750A Expired - Fee Related JP5270300B2 (en) | 2008-10-29 | 2008-10-29 | Switching converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5270300B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05235722A (en) * | 1992-02-19 | 1993-09-10 | Energy Support Corp | Switching element drive circuit |
JPH05336732A (en) * | 1992-06-02 | 1993-12-17 | Toshiba Corp | Igbt gate circuit |
JPH09163730A (en) * | 1995-12-01 | 1997-06-20 | Tohoku Oki Denki Kk | Insulating-type overcurrent protective circuit |
JPH1146478A (en) * | 1997-07-28 | 1999-02-16 | Minolta Co Ltd | Switching power supply |
JP4223379B2 (en) * | 2003-12-10 | 2009-02-12 | 三菱電機株式会社 | Switching device control device and motor drive circuit control device |
JP4364651B2 (en) * | 2004-01-07 | 2009-11-18 | 三菱電機株式会社 | Booster and motor controller |
-
2008
- 2008-10-29 JP JP2008277750A patent/JP5270300B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010110076A (en) | 2010-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11824453B2 (en) | Secondary controller for use in synchronous flyback converter | |
KR101931448B1 (en) | System and method for a startup cell circuit | |
US6618274B2 (en) | Synchronous rectifier controller to eliminate reverse current flow in a DC/DC converter output | |
CN107408889B (en) | Power converter | |
US7120036B2 (en) | Switching-mode power supply having a synchronous rectifier | |
WO2012105112A1 (en) | Dc-dc converter | |
US20090201705A1 (en) | Energy converting apparatus, and semiconductor device and switching control method used therein | |
WO2006095328A2 (en) | Switched mode power converter and method of operation thereof | |
KR102482820B1 (en) | Insulated switching power supply | |
US9490717B2 (en) | Switching power supply circuit | |
US6999325B2 (en) | Current/voltage converter arrangement | |
US9564819B2 (en) | Switching power supply circuit | |
JP2007274852A (en) | Dc/dc converter | |
JP5417235B2 (en) | Overvoltage protection circuit for non-isolated converter | |
JPH11150952A (en) | Switching dc power supply equipment | |
US8891263B2 (en) | Inverter apparatus having power supply circuit | |
JP5270300B2 (en) | Switching converter | |
JP5076997B2 (en) | Isolated DC-DC converter | |
EP1372253A1 (en) | Apparatus and method for reducing BUS voltage stress in a single-stage single switch power factor correction circuit | |
JP6942040B2 (en) | Insulated switching power supply | |
JP7024784B2 (en) | AC / DC conversion circuit and power factor improvement circuit | |
JP5381169B2 (en) | DC-DC converter | |
JP2002051551A (en) | Switching power supply | |
JPH08103080A (en) | High input power factor power supply circuit and overvoltage protection circuit for said power supply | |
WO2022185404A1 (en) | Switching power supply device and electric power supply system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130509 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5270300 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |