JP5256518B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5256518B2 JP5256518B2 JP2010077864A JP2010077864A JP5256518B2 JP 5256518 B2 JP5256518 B2 JP 5256518B2 JP 2010077864 A JP2010077864 A JP 2010077864A JP 2010077864 A JP2010077864 A JP 2010077864A JP 5256518 B2 JP5256518 B2 JP 5256518B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- terminal
- main body
- screw
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Connections By Means Of Piercing Elements, Nuts, Or Screws (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、半導体装置およびその製造方法に関し、より特定的には、電極となるピン端子およびネジブロック端子の配置の変化に対応することができる半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof, and more specifically to a semiconductor device that can cope with a change in arrangement of pin terminals and screw block terminals that serve as electrodes and a manufacturing method thereof.
産業機器のインバータ駆動などに用いられる半導体装置には、IGBT(Insulated Gate Bipolar Transistor)等のスイッチング素子の数やパッケージの数に対応したさまざ
まな形態があり、たとえば1in1、2in1、7in1などと表記される。1in1は、1つのスイッチング素子が1つのパッケージに搭載された半導体装置を表し、2in1は、2つのスイッチング素子が1つのパッケージに搭載された半導体装置を表わす。そして、7in1は、3相インバータ用途としての6つのスイッチング素子とブレーキ用途としての1つのスイッチング素子との合計7つのスイッチング素子が1つのパッケージに搭載された半導体装置を表わす。
Semiconductor devices used for inverter drive of industrial equipment have various forms corresponding to the number of switching elements such as IGBTs (Insulated Gate Bipolar Transistors) and the number of packages. The 1 in 1 represents a semiconductor device in which one switching element is mounted in one package, and 2 in 1 represents a semiconductor device in which two switching elements are mounted in one package. 7in1 represents a semiconductor device in which a total of seven switching elements including six switching elements for three-phase inverter applications and one switching element for brake applications are mounted in one package.
また、これらの半導体装置(たとえばパワー半導体パッケージ)には、外部の機器等と接続するためにネジブロック端子やピン端子が取付けられる。半導体装置には、そのネジブロック端子やピン端子の取付位置が形態に応じて容易に変えられる構造が採用されている。つまり、半導体装置のパッケージを構成するケース部材には、その周縁に沿って複数の固定位置を設けるために側壁部から延在する壁状の固定部材が所定の間隔を隔てて形成されている。ネジブロック端子およびピン端子は、その形態に対応した所定の位置に位置する固定部材によって固定されることになる。ネジブロック端子がケース部材に固定された形態の半導体装置を開示した文献として、たとえば特開2008−10656号公報(特許文献1)や特開2008−130984号公報(特許文献2)がある。 In addition, screw block terminals and pin terminals are attached to these semiconductor devices (for example, power semiconductor packages) in order to connect to external devices and the like. The semiconductor device employs a structure in which the mounting positions of the screw block terminals and pin terminals can be easily changed according to the form. That is, the case member constituting the package of the semiconductor device is formed with a wall-like fixing member extending from the side wall portion at a predetermined interval in order to provide a plurality of fixing positions along the periphery. The screw block terminal and the pin terminal are fixed by a fixing member located at a predetermined position corresponding to the form. As documents disclosing the semiconductor device in which the screw block terminal is fixed to the case member, there are, for example, Japanese Unexamined Patent Application Publication No. 2008-10656 (Patent Document 1) and Japanese Unexamined Patent Application Publication No. 2008-130984 (Patent Document 2).
特開2008−10656号公報および特開2008−130984号公報には、ブロック本体と、ブロック本体に固定されたナットと、ブロック本体に保持され、かつナットおよび半導体搭載基板を電気的に接続する電極とを有するネジブロック端子が、半導体搭載基板に電気的に接続された半導体装置が開示されている。しかし上記各文献におけるネジブロック端子は、これを使用するときに当該半導体装置に加わる温度サイクルにより発生する熱応力に起因する不具合に対する対策がなされていない。 Japanese Patent Application Laid-Open Nos. 2008-10656 and 2008-130984 disclose a block main body, a nut fixed to the block main body, and an electrode that is held by the block main body and electrically connects the nut and the semiconductor mounting substrate. A semiconductor device is disclosed in which a screw block terminal having the following is electrically connected to a semiconductor mounting substrate. However, the screw block terminal in each of the above documents does not take measures against problems caused by thermal stress generated by a temperature cycle applied to the semiconductor device when the screw block terminal is used.
たとえば特開2008−10656号公報に開示されるネジ端子(ネジブロック端子)は、電極に形成された孔とネジ端子本体に形成された突起部とが嵌合されることにより、当該ネジ端子を組み立てる際に熱応力に起因する電極の位置ずれや浮きが起こることが抑制される。これは突起部と孔とが互いに干渉することにより、電極が位置ずれや浮きを起こすことが抑制されるためである。なおここで浮きとは、電極がネジ端子本体や半導体搭載基板に対する所望の位置に対して上側に浮かぶ現象のことである。 For example, a screw terminal (screw block terminal) disclosed in Japanese Patent Application Laid-Open No. 2008-10656 is formed by fitting a hole formed in an electrode and a protrusion formed in a screw terminal main body so that the screw terminal is It is possible to prevent the electrode from being displaced or floated due to thermal stress during assembly. This is because the protrusions and the holes interfere with each other to prevent the electrodes from being displaced or lifted. Here, “floating” refers to a phenomenon in which the electrode floats upward with respect to a desired position with respect to the screw terminal body or the semiconductor mounting substrate.
また特開2008−130984号公報に開示されるネジブロック端子は、ナットに外部端子を取り付ける際にボルトで締め付ける応力が1箇所に集中することを抑制するための突出接触部が備えられている。しかしいずれの文献に開示されるネジブロック端子も、特に組み立て後の使用時における温度サイクルに対する考慮がなされていない。 In addition, the screw block terminal disclosed in Japanese Patent Application Laid-Open No. 2008-130984 is provided with a protruding contact portion for suppressing the stress tightened with a bolt when an external terminal is attached to a nut from being concentrated in one place. However, in any of the screw block terminals disclosed in any document, consideration is not given to a temperature cycle particularly in use after assembly.
たとえば特開2008−10656号公報のネジ端子は、当該半導体装置の使用時に温度サイクルが加わっても、ネジ端子本体の突起部により電極の変位が抑制される。 For example, in the screw terminal disclosed in Japanese Patent Application Laid-Open No. 2008-10656, even when a temperature cycle is applied when the semiconductor device is used, the displacement of the electrode is suppressed by the protruding portion of the screw terminal body.
銅やアルミニウムなどの金属材料からなるベース板を用いたモジュール(パワー半導体パッケージ)では、使用中の温度サイクルにより、ベース板が比較的容易に変形する。しかしベース板の上に配置された、たとえば樹脂材料やセラミックなどの絶縁材料からなる半導体搭載基板は、温度変化による変形量が比較的少ない。このため当該半導体搭載基板のうち、上記ネジ端子の電極との接続部において特に大きな熱応力が加わる。温度サイクルが加わることにより上記接続部に繰り返し大きな熱応力が加わると、特に電極の変位量が小さければ、電極がベース板の変形に追随できなくなる。すると電極と半導体搭載基板との接続部において半導体搭載基板にクラックなどの不具合が発生する可能性がある。 In a module (power semiconductor package) using a base plate made of a metal material such as copper or aluminum, the base plate is relatively easily deformed by a temperature cycle during use. However, the semiconductor mounting substrate made of an insulating material such as a resin material or ceramic disposed on the base plate has a relatively small amount of deformation due to a temperature change. For this reason, a particularly large thermal stress is applied to the connection portion of the semiconductor mounting substrate with the screw terminal electrode. When a large thermal stress is repeatedly applied to the connecting portion due to the application of a temperature cycle, the electrode cannot follow the deformation of the base plate particularly when the displacement amount of the electrode is small. Then, a defect such as a crack may occur in the semiconductor mounting substrate at the connection portion between the electrode and the semiconductor mounting substrate.
また特開2008−130984号公報のネジブロック端子は、そもそも温度サイクルや熱応力が加わることを考慮した構成とされていない。 In addition, the screw block terminal disclosed in Japanese Patent Application Laid-Open No. 2008-130984 is not originally configured with consideration given to the application of a temperature cycle and thermal stress.
本発明は、上記のような問題点を解消するためになされたものである。その目的は、モジュールの組み立て(アセンブリ)時の加熱に起因する電極の位置ずれや浮きが抑制されるとともに、当該モジュールの使用時の温度サイクルに起因する、特に基板と電極との接合箇所における応力集中が抑制される半導体装置、およびその製造方法を提供することである。 The present invention has been made to solve the above problems. The purpose is to suppress the displacement and floating of the electrode due to heating during assembly of the module, and stress due to the temperature cycle during use of the module, particularly at the junction between the substrate and the electrode. It is an object of the present invention to provide a semiconductor device in which concentration is suppressed and a manufacturing method thereof.
本発明に係る半導体装置は、半導体搭載基板と、開口を有し、半導体搭載基板を収納する筐体と、開口を構成する周縁において固定され、半導体搭載基板と電気的に接続された端子とを備える半導体装置である。上記端子は、端子本体と、端子本体に保持され、かつ半導体搭載基板と電気的に接続される電極とを含む。上記電極は、半導体搭載基板の主表面に交差する第1の方向において移動可能であり、かつ電極を端子本体に組み込む際に電極が端子本体に保持されるように端子本体に保持されている。上記端子本体は突起部を有する。上記電極には、第1の孔が形成され第1の方向に延びる第1の電極部と、第1の電極部に対して屈曲しており、半導体搭載基板の主表面に対向する主表面を有する第2の電極部とを有している。上記突起部が第1の孔に嵌合され、第1の孔の、第1の方向の長さは、突起部の、第1の方向の長さよりも400μm以上長い。 A semiconductor device according to the present invention includes a semiconductor mounting substrate, a housing having an opening and accommodating the semiconductor mounting substrate, and a terminal fixed at a peripheral edge constituting the opening and electrically connected to the semiconductor mounting substrate. A semiconductor device is provided. The terminal includes a terminal main body and an electrode held by the terminal main body and electrically connected to the semiconductor mounting substrate. The electrode is movable in a first direction intersecting the main surface of the semiconductor mounting substrate, and is held by the terminal body so that the electrode is held by the terminal body when the electrode is incorporated into the terminal body. The terminal body has a protrusion. The electrode has a first electrode portion formed with a first hole extending in the first direction and a main surface facing the main surface of the semiconductor mounting substrate that is bent with respect to the first electrode portion. And a second electrode portion. The protrusion is fitted into the first hole, and the length of the first hole in the first direction is 400 μm or more longer than the length of the protrusion in the first direction.
本発明に係る、上記半導体装置の製造方法は、半導体装置を構成する各部材を形成する工程と、各部材同士を組み立てる工程とを備えている。上記形成する工程は、端子を形成する工程を含んでいる。上記端子を形成する工程は、端子本体と、電極とを準備する工程と、端子本体と、電極とを組み立てて端子を完成する工程とを有する。上記準備する工程において電極を準備する際に、電極の、端子を搭載する半導体搭載基板の主表面に交差する第1の方向に延びる第1の電極部に、第1の電極部の主表面を貫通する位置決め用の孔を形成する。上記各部材同士を組み立てる工程において、位置決め用の孔を貫通する治具を用いて電極を端子本体に対して位置決めする。 The manufacturing method of the semiconductor device according to the present invention includes a step of forming each member constituting the semiconductor device and a step of assembling the members. The step of forming includes a step of forming a terminal. The step of forming the terminal includes a step of preparing a terminal main body and an electrode, and a step of assembling the terminal main body and the electrode to complete the terminal. When preparing the electrode in the preparing step, the main surface of the first electrode portion is attached to the first electrode portion extending in the first direction intersecting the main surface of the semiconductor mounting substrate on which the terminal is mounted. A through hole for positioning is formed. In the step of assembling the members, the electrode is positioned with respect to the terminal body using a jig that penetrates the positioning hole.
本発明によれば、使用時の温度サイクルに起因する、特に基板と電極との接合箇所における応力集中が抑制される半導体装置が提供される。これは当該半導体装置の端子を構成する電極が、半導体搭載基板の主表面に交差する第1の方向、すなわち浮きが発生する方向に沿った方向において移動可能なように保持されているためである。したがって当該接合箇所における基板の損壊を抑制することができる。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor device with which the stress concentration resulting from the temperature cycle at the time of use is suppressed especially in the junction location of a board | substrate and an electrode is provided. This is because the electrodes constituting the terminals of the semiconductor device are held so as to be movable in the first direction intersecting the main surface of the semiconductor mounting substrate, that is, the direction along which the floating occurs. . Accordingly, it is possible to suppress the substrate from being damaged at the junction.
また本発明の製造方法によれば、電極部に形成した孔に治具が貫通された状態で半導体装置の組み立てが行なわれる。したがって当該治具が電極の位置ずれや浮きの発生を抑制するため、組み立て時においても電極の位置を精密に制御することができる。以上より、本発明によれば、組み立て時と使用時の双方における不具合を抑制することが可能な半導体装置を提供することができる。 Further, according to the manufacturing method of the present invention, the semiconductor device is assembled in a state where the jig is passed through the hole formed in the electrode portion. Therefore, since the jig suppresses the occurrence of displacement and floating of the electrode, the position of the electrode can be precisely controlled even during assembly. As mentioned above, according to this invention, the semiconductor device which can suppress the malfunction at the time of an assembly and use can be provided.
以下、図面を参照しながら、本発明の各実施の形態について説明する。なお、各実施の形態において、同一の機能を果たす要素には同一の参照符号を付し、その説明は、特に必要がなければ繰り返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each embodiment, elements having the same function are denoted by the same reference numerals, and the description thereof will not be repeated unless particularly necessary.
(実施の形態1)
図1および図2を参照して、本実施の形態における半導体装置としてのパワー半導体パッケージは、ベース板5と、その上に載置された半導体搭載基板(絶縁基板)1と、ベース板5に固着された、筐体としてのマザーケース11と、固定部材21と、端子としてのネジブロック端子31およびピン端子51とを備えている。ベース板5は銅や銅合金などの放熱性に優れた材料からなり、その上に半導体搭載基板1が載置されている。半導体搭載基板1はセラミックなどの絶縁基板からなり、その表面に銅箔や銅版の配線パターンが形成されており、配線パターン上にはパワー半導体素子などが固着されている。マザーケース11は、略長方形であり、開口13を有している。ベース板5にマザーケース11を固着することで、開口13の内部に半導体搭載基板1が収納されている。開口13を構成する周縁12は、主に4つの周縁12a〜12dを有している。周縁12aおよび12cと、周縁12bおよび12dとの各々は互いに平行である。固定部材は複数の固定位置22を有しており、複数の固定位置22の各々は周縁12a〜12dの各々に沿って形成されている。ネジブロック端子31およびピン端子51の各々は周縁12において固定されており、任意の固定位置22にある固定部材21を用いて固定されている。図1においては、周縁12aには12個のピン端子51が2個1組で等間隔に配置されており、周縁12bには2個のネジブロック端子31が配置されている。周縁12cには4個のネジブロック端子31が等間隔で配置されており、周縁12dには4個のピン端子51が2個1組で配置されている。ネジブロック端子31は、ネジブロック端子31自体が有する電極32によって半導体搭載基板1と電気的に接続されており、ピン端子51は図示しないワイヤにより半導体搭載基板1と電気的に接続されている。
(Embodiment 1)
1 and 2, a power semiconductor package as a semiconductor device in the present embodiment includes a
図1〜図3を参照して、固定部材21は、複数の壁本体23aと、複数の接続部23bと、底部23cとを有している。複数の壁本体23aの各々は、周縁12に対して平行に延在しており、周縁12に沿って等間隔で配置されている。複数の接続部23bの各々は、複数の壁本体23aの各々と周縁12とを接続しており、周縁12に沿って等間隔で配置されている。複数の壁本体23aと周縁12によって溝が形成されており、この溝が複数の接続部23bによって複数の固定位置22に区画されている。底部23cは水平方向であって、周縁12の反対側に延在している。
1 to 3, the fixing
底部23cは厚肉部24と薄肉部25とを有している。複数の固定位置22の各々に対応する位置に薄肉部25の各々が形成されており、薄肉部25同士の間に厚肉部24が形成されている。つまり、厚肉部24および薄肉部25は周縁12に沿って交互に形成されている。
The
なお、マザーケース11および固定部材21は、たとえば熱可塑性の樹脂などよりなっている。具体的な樹脂材料としてはPPS(ポリフェニレンサルファイド)やPBT(ポリブチレンテレフタレート)などが挙げられる。
The
図5におけるネジブロック端子は図4のV−V線に沿った断面図で示されている。図4および図5を参照して、本実施の形態のネジブロック端子31(端子)は、ネジ端子本体35(端子本体)と、ナット34と、電極32と、突起部38とを有している。ネジ端子本体35は、図4に示すように、前方に張り出し下方に延在した張出部35aを有する略直方体の形状を有している。図4のネジ端子本体35は、奥行き側の下方の一部にネジ端子本体35が刳り貫かれた領域が存在し、張出部35aの付根側の切り欠き部がR形状を有している。しかしネジ端子本体35はこのような形状に限られず、上記刳り貫かれた領域を有さない構成であってもよいし、上記切り欠き部がR形状ではなく直方体状となった構成であってもよい。
The screw block terminal in FIG. 5 is shown in a cross-sectional view along the line VV in FIG. 4 and 5, the screw block terminal 31 (terminal) of the present embodiment includes a screw terminal main body 35 (terminal main body), a
またナット34は中空部分36に固定されており、ネジ端子本体35の直方体部分の上面には電極32が配置されている。電極32はナット34を覆っており、ナット34と同軸の開口33を有している。電極32は張出部35aの内部を通ってその先端部37が張出部35aの前方下方に延在しており、張出部35aによって保持されている。突起部38は、張出部35aからネジ端子本体35の直方体部分がR形状に刳り貫かれた側面(図6の側面35b)に向けて延在しており、その先端が図6の縦方向に広がっている。突起部38は、平面視において固定位置22(図3)に対応した形状を有している。なお図6において先端部37は模式的に示しており、縦方向の寸法は実際とは異なる。
The
特に図5を参照して、突起部38を所望の固定位置22に上部から嵌合させる(圧入する)ことによって、ネジブロック端子31はマザーケース11に固定される。ネジブロック端子31が固定された状態では、電極32の先端部37が半導体搭載基板1に接触し、張出部35aの一部が底部23c上に配置される。その結果、ナット34と半導体搭載基板1とが電気的に接続される。ネジブロック端子31は固定位置22から周縁12を跨いでマザーケース11の側部へ延在する。ネジ端子本体35および突起部38は同一の樹脂よりなっている。
In particular, referring to FIG. 5, the
なお階段状に屈曲した先端部37は、図4における左側が一部欠損した状態となっている。しかし当該先端部37はこのような形状に限られず、たとえば欠損した領域が存在しない態様であってもよいし、図4における右側が一部欠損した態様であってもよい。
Note that the
ここで、特に図4および図5を参照して、電極32は、たとえば銅や銅合金、ニッケルやニッケル合金などの金属材料が平板状になった構造体からなる。そして上記構造体は数箇所において屈曲された形状となっている。このように平板が屈曲された形状を有するため、電極32は、ネジ端子本体35に容易に保持される。
Here, with particular reference to FIGS. 4 and 5, the
またネジ端子本体35の張出部35aの側面には、ネジ端子本体35が電極32の方に屈曲した爪42が形成されている。爪42は電極32(第1の電極部)の端部を把持する把持部(第1の把持部)として機能しており、電極32と爪42とは係合している。これにより、電極32はネジ端子本体35に保持されている。
Further, a
上記のように屈曲された電極32のうち、開口33を有し、ネジブロック端子31が半導体搭載基板1に接続されたときに半導体搭載基板1の主表面に交差する(たとえば垂直な)方向(第1の方向)に延びる第1の電極部の一部に、第1の電極部を貫通する孔41(第1の孔)が形成されている。なおここでは電極32のうち、第1の電極部に対して屈曲しており、ネジブロック端子31が半導体搭載基板1に接続されたときに半導体搭載基板1の主表面に沿う(たとえば平行な)方向(第2の方向)に延びる領域を第2の電極部ということにする。またここで主表面とは、表面のうちもっとも面積の大きい主要な面をいうことにする。
Of the
またネジ端子本体35は、たとえばマザーケース11や固定部材21などと同じく、たとえば熱可塑性の樹脂などよりなっている。具体的な樹脂材料としてはPPS(ポリフェニレンサルファイド)やPBT(ポリブチレンテレフタレート)などが挙げられる。そしてネジ端子本体35には本体突起部40(突起部)を有する。本体突起部40はネジ端子本体35と同じ材質からなり、ネジ端子本体35の外表面の一部が凸状に盛り上がった形状を有している。
The screw terminal
本体突起部40は、ネジ端子本体35のうち、上記第1の方向に延びる外表面上の一部に形成されることが好ましい。言い換えれば、ネジブロック端子31が組み立てられたときに、第1の方向に延び、第1の電極部と接触するネジ端子本体35の外表面上の一部に形成されることが好ましい。
The
本体突起部40と孔41とは、いずれも第1の電極部の平面視においてたとえば円形状や楕円形状を有するように形成される。しかしこれらの形状に限られず、たとえば矩形状を有するように形成されてもよい。また本体突起部40と孔41とは、ネジブロック端子31が組み立てられたときに本体突起部40が孔41に嵌合される位置となるように形成されることが好ましい。言い換えれば、本体突起部40と孔41とが互いに対向する位置となるように形成されることが好ましい。
Both the
ここで、孔41の、第1の方向における長さは、本体突起部40の、第1の方向における長さよりも400μm以上800μm以下だけ長いことが好ましい。ただし図2や図4などにおいては、孔41の第1の方向における長さが、本体突起部40の第1の方向における長さよりも長いことをやや誇張して図示している。
Here, the length of the
次に、上記のネジブロック端子31を含む、本実施の形態のパワー半導体パッケージの製造方法について、ネジブロック端子31の製造方法を中心に説明する。
Next, a method for manufacturing the power semiconductor package of the present embodiment including the
まず図1のパワー半導体パッケージを構成する半導体搭載基板1やベース板5、マザーケース11や固定部材21、ネジブロック端子31やピン端子51などの各部材が形成される。このなかで特にネジブロック端子31が形成される際には、まずネジブロック端子31を構成するネジ端子本体35と、ナット34と、電極32とが準備される。ネジ端子本体35には突起部38や本体突起部40が形成される。
First, each member such as the
なお電極32の、第2の電極部の隅は平面視における円弧形状となっている。しかしこのような形状に限らず、たとえば平面視における三角形状や矩形状など任意の形状とすることができる。
The corner of the second electrode portion of the
その後、上述したネジブロック端子31を構成する各部品が図4や図5に示すネジブロック端子31となるように組み立てられる。このとき、ネジ端子本体35を電極32に組み込む際には、予め先端部37のみが階段状に折り曲げられ、開口33や孔41が形成された金属製の平板が、ネジ端子本体35の下方から、張出部35aを上方に向けて貫通するように差し込まれる。ここで上記平板のうち、張出部35aに差し込まれた領域が第1の電極部となる。このときネジ端子本体35の本体突起部40が、上記平板に形成された孔41に嵌合される。その後、張出部35aの上方に食み出した上記平板を屈曲することにより、第2の電極部としてネジ端子本体35の上部に保持される。このようにして図4や図5に示すネジ端子本体35が形成される。
Thereafter, the components constituting the
以上のようにネジ端子本体35を含む各部材が形成された後、これらの各部材同士が図1に示すパワー半導体パッケージとなるように組み立てられる。このときネジ端子本体35の電極32の先端部37は、半導体搭載基板1の主表面のうち、配線パターンが形成された領域の上に、たとえば半田付けにより接続される。
After each member including the screw terminal
ここで、本実施の形態の作用効果について説明する。
本実施の形態のネジブロック端子31は、電極32がネジ端子本体35に組み込まれる際に、電極32の孔41にネジ端子本体35の本体突起部40が嵌合される。このため、組み立てられたネジブロック端子31が半導体搭載基板1の主表面上に接続される際(パワー半導体パッケージの組み立ての際)、先端部37が半田付けされる際の接着力不足により電極32が上方へ浮いたり位置ずれを起こす不具合を抑制することができる。これは孔41が本体突起部40に干渉することにより、電極32の上方への変位が制限されるためである。
Here, the effect of this Embodiment is demonstrated.
In the
また上記パワー半導体パッケージの使用時に、当該パワー半導体パッケージに温度サイクルが加わると、ベース板5や半導体搭載基板1、電極32やネジ端子本体35も繰り返し加熱および冷却される。このときベース板5は金属材料からなるため温度変化に応じて上下方向に変形するが、セラミックなどの絶縁材料からなる半導体搭載基板1は変形量が小さい。ここで電極32は本体突起部40に干渉されるが、孔41の、第1の方向つまりベース板5が変形する方向に関する長さが、本体突起部40の第1の方向に関する長さよりも十分に長いため、電極32はベース板5の変形に応じて第1の方向に移動することができる。このため半導体搭載基板1の、電極32(先端部37)との接続部に応力が集中してクラックなどの不具合が発生することが抑制される。
Further, when a temperature cycle is applied to the power semiconductor package during use of the power semiconductor package, the
孔41の第1の方向に関する長さは、使用時の温度サイクルに起因する変形量を吸収するために十分大きく(本体突起部40の第1の方向の長さよりも400μm以上長い)、かつ組み立て時の電極の浮きを抑制するために十分小さい(本体突起部40の第1の方向の長さよりも800μm以下長い)。このため、本実施の形態の半導体装置は、組み立て時の電極の浮きを抑制しつつ、モジュール使用時の温度サイクルに起因する半導体搭載基板1のクラック発生を抑制することができる。
The length of the
なお、孔41の第1の方向に関する長さが、本体突起部40の第1の方向の長さよりも400μm以上長いことが好ましいのは、当該半導体装置の使用時の、温度サイクルに起因するベース板5の上下方向の変位量が約200μmであるためである。このため、初期状態においてたとえば本体突起部40が(第1の方向に関して)孔41のほぼ中央部にて嵌合されていれば、ベース板5の上下方向に変位しても電極32(孔41)は本体突起部40に干渉されることなく移動可能となる。
The length of the
以上のように、本実施の形態のネジブロック端子31の電極32は、組み立て時にネジ端子本体35の本体突起部40により保持され、かつ使用時の温度変化に応じて第1の方向に移動可能な構成となっている。つまり組み立て時の電極32の位置ずれや浮きなどの不具合、および使用時の半導体搭載基板1のクラック発生などの不具合の両方が抑制され、高品質な半導体装置を提供することができる。
As described above, the
なお本実施の形態の変形例として、たとえば図7を参照して、ネジ端子本体35の外周部(両側から電極32を挟む領域)が爪43を含んでいてもよい。爪43は第2の電極部の端部を把持する把持部(第2の把持部)として機能しており、電極32と爪43とは係合している。図7のネジブロック端子31は上記の爪43が形成されていることを除いて、図4のネジブロック端子31と同様である。
As a modification of the present embodiment, for example, referring to FIG. 7, the outer peripheral portion (region where
このようにすれば、たとえば当該パワー半導体パッケージの使用時に、電極32がベース板5の変位に応じて移動する場合においても、爪43が第2の電極部の、図7の手前側から奥側へ延在する方向(第2の方向)の変位を抑制する役割を有する。このため爪43が、電極32の位置ずれを抑制することができる。
In this way, for example, when the
さらに本実施の形態の別の変形例として、たとえば図8を参照して、ネジ端子本体35が電極32を把持する爪42の、第1の電極部にその主表面同士が対向する領域42aの幅(図8中に矢印で示す)が2mm以上であることが好ましい。図8のネジブロック端子31は上記の爪42の態様を除いて、図7のネジブロック端子31と同様である。
Furthermore, as another modified example of the present embodiment, referring to FIG. 8, for example, a
上記のように電極32はネジ端子本体35の下方から上方へ差し込むように組み込まれるため、上記爪42の幅の大きさに関係なく、電極32はネジ端子本体35により把持される。しかし上記のように爪42が十分な幅を有することにより、爪42と、爪42に交差するネジ端子本体35の外周部(両側から電極32を挟む部分)との両方から電極32が把持される。特に爪42は第1の電極部の端部を強固に把持することができる。このため、電極32がより確実に把持される。
As described above, the
さらに本実施の形態の別の変形例として、たとえば図9を参照して、ネジ端子本体35の第2の電極部の一部に孔46(第2の孔)が形成されている。またネジ端子本体35には、ネジブロック端子31が組み立てられた状態で孔46に嵌合する位置決め用突起部47が形成されている。
Furthermore, as another modification of the present embodiment, referring to FIG. 9, for example, a hole 46 (second hole) is formed in a part of the second electrode portion of
図9のネジブロック端子31においては孔46と位置決め用突起部47とが2つずつ形成されている。しかしこれらが形成される個数は任意である。
In the
ここで孔46の上記第2の方向に関する長さは、位置決め用突起部47の上記第2の方向に関する長さよりも400μm以上長いことが好ましい。
Here, the length of the
このようにすれば、上記孔46を貫通する位置決め用突起部47が、たとえば図7のネジブロック端子31の爪43と同様に、第2の電極部の、図7の手前側から奥側への変位を抑制する役割を有する。これは上述した本体突起部40が孔41と干渉することと同様の理由による。したがって孔46と位置決め用突起部47とにより、電極32の位置ずれを抑制することができる。
In this way, the
(実施の形態2)
図11におけるネジブロック端子は図10のXI−XI線に沿った断面図で示されている。図10および図11を参照して、本実施の形態のネジブロック端子31は、第1の電極部に孔41が形成されておらず、第1の電極部はその全体が平板状の電極部で充填されている。またネジ端子本体35には本体突起部40が形成されていない。図10のネジブロック端子31は上記の差異を除いて、図8のネジブロック端子31と同様である。
(Embodiment 2)
The screw block terminal in FIG. 11 is shown in a cross-sectional view along the line XI-XI in FIG. Referring to FIG. 10 and FIG. 11, the
本実施の形態のネジブロック端子31のように、本体突起部40および孔41が形成されていない場合、当該ネジブロック端子31が半導体搭載基板1上に接続される(組み立ての)際に電極32が浮きや位置ずれを起こす可能性がある。これは電極32が本体突起部40により干渉され、上方への位置ずれを抑制する効果がなくなるためである。これを抑制するため、ネジ端子本体35が、図8のネジブロック端子31と同様に、幅が2mm以上の爪42(第1の電極部の端部を把持する把持部)を有することが好ましい。
When the
このようにすれば、当該ネジブロック端子31の先端部37が半導体搭載基板1上に接続されるときの接着力不足に起因した電極32の上方への浮きなどの不具合が、幅の広い爪42の有する、より強固な把持力により抑制される。したがって実施の形態1のネジブロック端子31と同様に、組み立て時の加熱に起因する電極32の上方への浮きなどの不具合が抑制される。
In this way, a problem such as the upward lifting of the
また当該ネジブロック端子31が搭載されたパワー半導体パッケージの使用時の温度サイクルによりベース板5(図1参照)が上下方向に繰り返し変位したとき、電極32はベース板5の変位に追随して上下方向に移動することができる。これは電極32は本体突起部40により干渉されず、ネジ端子本体35に保持されている状態であるためである。したがって実施の形態1のネジブロック端子31と同様に、モジュール使用時に電極32がベース板5の変位に追随できないために電極32と半導体搭載基板1との接続部に応力が集中し、半導体搭載基板1にクラックが発生する不具合が抑制される。
In addition, when the base plate 5 (see FIG. 1) is repeatedly displaced in the vertical direction due to a temperature cycle during use of the power semiconductor package on which the
また爪43が形成されていることにより、モジュール使用時に電極32が上下方向に変位したとしても、たとえば第2の電極部の位置が第2の方向に動いて位置ずれを起こす可能性を低減することができる。ただし図10においては電極32の第2の方向に関する位置ずれを抑制するために爪43が形成されているが、その代わりに図9に示す孔46と位置決め用突起部47が形成された構成であってもよい。
In addition, since the
以上のように、本実施の形態のネジブロック端子31の電極32は、組み立て時にネジ端子本体35の本体突起部40により保持され、かつ使用時の温度変化に応じて第1の方向に移動可能な構成となっている。つまり組み立て時の電極32の位置ずれや浮きなどの不具合、および使用時の半導体搭載基板1のクラック発生などの不具合の両方が抑制され、高品質な半導体装置を提供することができる。
As described above, the
本発明の実施の形態2は、以上に述べた各点についてのみ、本発明の実施の形態1と異なる。すなわち、本発明の実施の形態2について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態1に順ずる。 The second embodiment of the present invention is different from the first embodiment of the present invention only in each point described above. That is, the configuration, conditions, procedures, effects, and the like that have not been described above for the second embodiment of the present invention are all in accordance with the first embodiment of the present invention.
(実施の形態3)
図14におけるネジブロック端子31は図13のXIV−XIV線に沿った断面図で示されている。図12〜図14を参照して、本実施の形態のネジブロック端子31は、第1の電極部に孔41が形成されているが、本体突起部40が形成されていない。またネジ端子本体35の本体突起部40が形成されている箇所とほぼ同じ箇所に、平面視における大きさが孔41とほぼ同様である凹部41aが形成されている。図13のネジブロック端子31は上記の差異を除いて、図8のネジブロック端子31と同様である。
(Embodiment 3)
The
本実施の形態のネジブロック端子31が半導体搭載基板1に接続される際には、図12に示すように、電極32の位置決め用に形成された孔41(位置決め用の孔)を貫通してその奥の上記凹部41aに達する、たとえば棒状の治具45が差し込まれる。これにより、当該治具45が本体突起部40(図4参照)と同様に、先端部37の半導体搭載基板1への接続時に電極32が位置ずれや浮きを起こすことを抑制する。これは治具45が孔41を貫通して、ネジ端子本体35に形成された凹部に干渉することにより、電極32のネジ端子本体35に対する変位が制限されるためである。
When the
このように治具45は、実施の形態1の本体突起部40と同様の機能を有するものであるため、その延在方向に交差する断面がなすたとえば円形の大きさは、本体突起部40の当該大きさと同様であることが好ましい。
Thus, the
しかし治具45はネジブロック端子31を構成する部品ではないため、パワー半導体パッケージの組み立て後の使用時には図13や図14に示すように、電極32の変位を拘束する治具や突起部は存在しない。このため実施の形態2と同様に、電極32はベース板5の上下方向の変形に追随して移動することができる。したがって先端部37と半導体搭載基板1との接続部における、半導体搭載基板1のクラック発生が抑制される。
However, since the
以上のように、本実施の形態のネジブロック端子31の電極32は、組み立て時にネジ端子本体35の本体突起部40により保持され、かつ使用時の温度変化に応じて第1の方向に移動可能な構成となっている。つまり組み立て時の電極32の位置ずれや浮きなどの不具合、および使用時の半導体搭載基板1のクラック発生などの不具合の両方が抑制され、高品質な半導体装置を提供することができる。
As described above, the
なお図12、図13のネジブロック端子31においては電極32の第2の方向に関する位置ずれを抑制するために爪43が形成されているが、その代わりに図9に示す孔46と位置決め用突起部47が形成された構成であってもよい。
12 and 13, the
本発明の実施の形態3は、以上に述べた各点についてのみ、本発明の実施の形態1と異なる。すなわち、本発明の実施の形態3について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態1に順ずる。 The third embodiment of the present invention is different from the first embodiment of the present invention only in each point described above. That is, the configuration, conditions, procedures, effects, and the like that have not been described above for the third embodiment of the present invention are all in accordance with the first embodiment of the present invention.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
本発明は、パワー半導体パッケージの組み立て時および実使用時の双方における不具合の発生を抑制する技術として、特に優れている。 The present invention is particularly excellent as a technique for suppressing occurrence of defects both during assembly and actual use of a power semiconductor package.
1 半導体搭載基板、5 ベース板、11 マザーケース、12,12a,12b,12c,12d 周縁、13 開口、21 固定部材、22 固定位置、23a 壁本体、23b 接続部、23c 底部、24 厚肉部、25 薄肉部、31 ネジブロック端子、32 電極、33 開口、34 ナット、35 ネジ端子本体、35a 張出部、35b 側面、36 中空部分、37 先端部、38 突起部、40 本体突起部、41,46 孔、41a 凹部、42,43 爪、42a 領域、45 治具、47 位置決め用突起部、51 ピン端子。
DESCRIPTION OF
Claims (5)
開口を有し、前記半導体搭載基板を収納する筐体と、
前記開口を構成する周縁において固定され、前記半導体搭載基板と電気的に接続された端子とを備える半導体装置であり、
前記端子は、端子本体と、前記端子本体に保持され、かつ前記半導体搭載基板と電気的に接続される電極とを含み、
前記電極は、前記半導体搭載基板の主表面に交差する第1の方向において移動可能であり、かつ前記電極を前記端子本体に組み込む際に前記電極が前記端子本体に保持されるように前記端子本体に保持されており、
前記端子本体は突起部を有し、
前記電極には、第1の孔が形成され前記第1の方向に延びる第1の電極部と、前記第1の電極部に対して屈曲しており、前記半導体搭載基板の主表面に対向する主表面を有する第2の電極部とを有しており、
前記突起部が前記第1の孔に嵌合され、
前記第1の孔の、前記第1の方向の長さは、前記突起部の、前記第1の方向の長さよりも400μm以上長い、半導体装置。 A semiconductor mounting substrate;
A housing having an opening and storing the semiconductor mounting substrate;
A semiconductor device comprising a terminal fixed at a peripheral edge constituting the opening and electrically connected to the semiconductor mounting substrate;
The terminal includes a terminal body, and an electrode that is held by the terminal body and is electrically connected to the semiconductor mounting substrate,
The terminal body is movable in a first direction intersecting a main surface of the semiconductor mounting substrate, and the terminal body is held by the terminal body when the electrode is incorporated into the terminal body. Held in the
The terminal body has a protrusion,
The electrode is formed with a first hole and extends in the first direction, and is bent with respect to the first electrode portion, and faces the main surface of the semiconductor mounting substrate. A second electrode portion having a main surface,
The protrusion is fitted into the first hole;
The length of the first hole in the first direction is a semiconductor device that is 400 μm or more longer than the length of the protrusion in the first direction .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010077864A JP5256518B2 (en) | 2010-03-30 | 2010-03-30 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010077864A JP5256518B2 (en) | 2010-03-30 | 2010-03-30 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011210990A JP2011210990A (en) | 2011-10-20 |
JP5256518B2 true JP5256518B2 (en) | 2013-08-07 |
Family
ID=44941735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010077864A Active JP5256518B2 (en) | 2010-03-30 | 2010-03-30 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5256518B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6203095B2 (en) * | 2014-03-20 | 2017-09-27 | 三菱電機株式会社 | Semiconductor device |
CN110915313B (en) | 2017-06-07 | 2021-03-09 | Abb电网瑞士股份公司 | Power semiconductor module |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH098191A (en) * | 1995-06-20 | 1997-01-10 | Origin Electric Co Ltd | Power semiconductor device |
JP4242401B2 (en) * | 2006-06-29 | 2009-03-25 | 三菱電機株式会社 | Semiconductor device |
JP4890208B2 (en) * | 2006-11-24 | 2012-03-07 | 三菱電機株式会社 | Semiconductor device |
JP5041798B2 (en) * | 2006-12-15 | 2012-10-03 | 三菱電機株式会社 | Semiconductor device |
-
2010
- 2010-03-30 JP JP2010077864A patent/JP5256518B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011210990A (en) | 2011-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103887273B (en) | Semiconductor module | |
JP6004001B2 (en) | Semiconductor device | |
JP7156025B2 (en) | semiconductor equipment | |
JP5871704B2 (en) | Wiring board | |
EP3267477B1 (en) | Semiconductor module | |
US9991242B2 (en) | Semiconductor device, method of manufacturing a semiconductor device, and positioning jig | |
JP3198019U (en) | Semiconductor device | |
CN106796934A (en) | Semiconductor device | |
JP6165025B2 (en) | Semiconductor module | |
JP5743564B2 (en) | Electronic circuit device and manufacturing method thereof | |
JP6314433B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5256518B2 (en) | Semiconductor device | |
JP6044412B2 (en) | Connection structure between lead terminal and circuit board, circuit structure and electrical connection box | |
JP2019009183A (en) | Semiconductor device | |
KR102212340B1 (en) | Chip substrate comprising junction groove in lens insert | |
JP2018157070A (en) | Semiconductor device | |
JP2009146950A (en) | Semiconductor device, and manufacturing method thereof | |
JP2005158883A (en) | Circuit board | |
WO2013080588A1 (en) | Structure for attaching diode | |
JP7156172B2 (en) | semiconductor equipment | |
JP5217013B2 (en) | Power conversion device and manufacturing method thereof | |
JP5145168B2 (en) | Semiconductor device | |
JP2014232832A (en) | Power supply device and beam lead | |
JP5674537B2 (en) | Electrical component module | |
JP2014216458A (en) | Beam lead and power supply device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130402 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5256518 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |