JP5246748B2 - 表示装置およびこれを備える電子機器 - Google Patents

Description

本発明は、例えば、表示装置、およびこれを備える電子機器に関する。

近年、表示装置上、特に薄膜トランジスターを用いた液晶表示装置において光センサー機能を搭載する技術の開発が進んでいる（例えば特許文献１）。光センサーを搭載する目的は（１）外光を測定して輝度等を調整することで消費電力低減・画質向上を図る、（２）バックライトを測定し輝度あるいは色度を調整する、（３）指やライトペンの位置を認識しタッチキーとして使用する、の３つがあげられる。光センサーとしては薄膜トランジスター、ＰＩＮ（p-intrinsic-n）ダイオード、ＰＮダイオードなどがあげられる。いずれの場合も受光部はシリコン薄膜であって、製造上のコストを増大させないため、表示のスイッチング素子を構成するシリコン薄膜と同一製造工程で製造されることが望ましい。

特開２００６−１１８９６５号公報

光照度測定の精度やデザイン上の観点から、光センサーの設置位置は表示装置の表示領域に近づけて配置することが好ましが、駆動回路内蔵型液晶表示装置では駆動回路より内側に光センサーを配置することが困難である。また、このように配置する場合、光センサーが表示領域駆動の電気的なノイズの影響を受けやすく、また、表示領域からの迷光による影響も無視できなくなるため、光センサーの精度低下が課題となり、特に液晶表示装置において共通電位反転駆動を行った場合はこの課題が顕著になる。

上記課題を解決するための本発明の一側面によれば、表示用のアクティブマトリクス回路と、アクティブマトリクス回路に接続され駆動信号を伝達する複数のバスラインと、複数のバスラインに駆動信号を出力する駆動回路を基板上に備えた表示装置であって、基板上に光センサーを備え、光センサーは、複数のバスラインで区切られた複数のサブ領域に配置され、複数のサブ領域はアクティブマトリクス回路と駆動回路の間に配置され、表示装置は、アクティブマトリクス回路に接続される複数の画素電極と、第１の電位と第１の電位よりも低い第２の電位の間で反転駆動される共通電極と、複数の画素電極と共通電極の間に印加される電界により配向状態が変化する液晶素子と、光センサーに接続されたセンサー配線と、アクティブマトリクス回路の外周部の互いに異なる辺に配置された複数のサブ領域における光センサーの電位もしくは電流をそれぞれ検出する複数の検出回路と、複数の検出回路による検出結果のうち、少なくとも２つの検出結果が変化した場合に出力を変化させる多数決回路と、をさらに備え、複数の検出回路は、同じタイミングであって共通電極が第１の電位又は第２の電位のいずれか一方のタイミングで、センサー配線の電位もしくは電流を検出する表示装置が提供される。
かかる構成により、駆動回路内蔵型ディスプレイであっても、光センサーを表示領域の近傍に配置できるため、外光照度が正確に測定でき、搭載する電子機器のデザイン自由度も向上する。また、共通電極を反転駆動する、いわゆるコモンＡＣ駆動によって液晶表示装置の消費電力を下げつつ、共通電極の反転による電磁的ノイズや共通電極との結合容量によるセンサー配線電位の変動による精度低下を防止できる。また、辺単位での結果の多数決をとるため、特定の辺のみ影がかかったり、逆に光があたったりした時にも誤動作せず、さらに精度よく外光を検出できる。

以下、本発明を具体化した実施の形態について図面に基づいて説明する。

［第１の実施の形態］
図１は本実施例に係る液晶表示装置９１０の斜視構成図（一部断面図）である。液晶表示装置９１０は、アクティブマトリクス基板１０１と対向基板９１２とをシール材９２３により一定の間隔で貼り合わせ、ネマティック相液晶材料９２２を挟持してなる。アクティブマトリクス基板１０１上には図示しないがポリイミドなどからなる配向材料が塗布されラビング処理されて配向膜が形成されている。また、対向基板９１２は、図示しないが画素に対応したカラーフィルタと、光抜けを防止し、コントラストを向上させるための低反射・低透過率樹脂よりなるブラックマトリクス９４０と、アクティブマトリクス基板１０１上の対向導通部３３０（３３０−１，３３０−２）と短絡されるＩＴＯ膜でなる共通電極としての対向電極９３０が形成される。ネマティック相液晶材料９２２と接触する面にはポリイミドなどからなる配向材料が塗布され、アクティブマトリクス基板１０１の配向膜のラビング処理の方向とは直交する方向にラビング処理されている。

さらに対向基板９１２の外側には、上偏光板９２４を、アクティブマトリクス基板１０１の外側には、下偏光板９２５を各々配置し、互いの偏光方向が直交するよう（クロスニコル状）に配置する。さらに下偏光板９２５下には、バックライトユニット９２６と導光板９２７が配置され、バックライトユニット９２６から導光板９２７に向かって光が照射され、導光板９２７はバックライトユニット９２６からの光をアクティブマトリクス基板１０１に向かって垂直かつ均一な面光源となるように光を反射屈折させることで液晶表示装置９１０の光源として機能する。バックライトユニット９２６は、本実施例ではＬＥＤユニットであるが、冷陰極間（ＣＣＦＬ）であってもよい。バックライトユニット９２６はコネクタ９２９を通じて電子機器本体に接続され、電源を供給されるが、本実施例では電源が適宜適切な電流・電圧に調整されることでバックライトユニット９２６からの光量が調整される機能を有する。

図示しないが、さらに必要に応じて、周囲を外殻で覆っても良いし、あるいは上偏光板９２４のさらに上に保護用のガラスやアクリル板を取り付けても良いし、視野角改善のため光学補償フィルムを貼っても良い。

また、アクティブマトリクス基板１０１は、対向基板９１２から張り出す張り出し部９２１が設けられ、その張り出し部９２１にある信号入力端子３２０には、可撓性基板としてのＦＰＣ９２８が実装され電気的に接続されている。可撓性基板としてのＦＰＣ９２８は電子機器本体に接続され、必要な電源、制御信号等を供給される。

さらに液晶表示装置９１０上には第１の第１辺受光開口部９９１−１〜第３の第１辺受光開口部９９１−３、第１の第２辺受光開口部９９２−１〜第４の第２辺受光開口部９９２−４、第１の第３辺受光開口部９９３−１〜第３の第３辺受光開口部９９３−３、第１の第４辺受光開口部９９４−１〜第４の第４辺受光開口部９９４−４が、それぞれ対向基板９１２上のブラックマトリクス９４０を部分的に除去することで形成されており、外部の光がこれらの開口部を通ってアクティブマトリクス基板１０１上に到達するようになっている。

図２はアクティブマトリクス基板１０１のブロック図である。アクティブマトリクス基板１０１上の表示領域３１０には、アクティブマトリクス回路として、４８０本の走査線２０１（２０１−１〜２０１−４８０）と１９２０本のデータ線２０２（２０２−１〜２０２−１９２０）が直交して形成されており、４８０本の容量線２０３（２０３−１〜２０３−４８０）は走査線２０１（２０１−１〜２０１−４８０）と並行に配置されている。容量線２０３（２０３−１〜２０３−４８０）は相互に短絡され、共通電位配線３３５と接続され、さらに２個の対向導通部３３０（３３０−１〜３３０−２）と接続されて信号入力端子３２０より０Ｖ−５Ｖの反転信号、反転時間は３５μ秒である共通電位を与えられる。走査線２０１（２０１−１〜２０１−４８０）は走査線駆動回路３０１に接続され、またデータ線２０２（２０２−１〜２０２−１９２０）はデータ線駆動回路３０２及びプリチャージ回路３０３に接続され、それぞれ適切に駆動される。また走査線駆動回路３０１、データ線駆動回路３０２、プリチャージ回路３０３は信号入力端子３２０から駆動に必要な信号を供給される。信号入力端子３２０は張り出し部９２１上に配置される。走査線駆動回路３０１、データ線駆動回路３０２、プリチャージ回路３０３はアクティブマトリクス基板１０１上にポリシリコン薄膜トランジスターを集積することで形成されており、後述する画素スイッチング素子４０１（４０１−ｎ−ｍ）と同一工程で製造される、いわゆる駆動回路内蔵型の液晶表示装置となっている。

また、走査線駆動回路３０１と表示領域３１０に挟まれた領域には４８０個の光センサーとしての第１辺光センサー３５１−１〜３５１−４８０が光センサー３５１として配置される。ｎ番目の第ｎの第１辺光センサー３５１−ｎは走査線２０１−ｎと走査線２０１−ｎ＋１の間の領域（サブ領域の一例）にそれぞれ配置される。ここで、第８１の第１辺光センサー３５１−８１〜第１６０の第１辺光センサー３５１−１６０は第１の第１辺受光開口部９９１−１と、第２４１の第１辺光センサー３５１−２４１〜第３２０の第１辺光センサー３５１−３２０は第２の第１辺受光開口部９９１−２と、第４０１の第１辺光センサー３５１−４０１〜第４８０の第１辺光センサー３５１−４８０は第３の第１辺受光開口部９９１−３と、それぞれ平面的に重なって配置される。これらの第１の第１辺受光開口部９９１−１〜第３の第１辺受光開口部９９１−３いずれかと平面的に重なる第ｎの第１辺光センサー３５１−ｎを総称して第１辺受光センサー群と呼ぶ。また、第１の第１辺受光開口部９９１−１〜第３の第１辺受光開口部９９１−３のいずれとも重ならない第ｎの第１辺光センサー３５１−ｎを総称して第１辺遮光センサー群と呼ぶ。

同様に、プリチャージ回路３０３と表示領域３１０に挟まれた領域には１９２０個の光センサーとしての第２辺光センサー３５２−１〜３５２−１９２０が光センサー３５２として配置される。第ｎの第２辺光センサー３５２−ｎはデータ線２０２−ｎとデータ線２０２−ｎ＋１の間の領域（サブ領域の一例）にそれぞれ配置される。ここで、第１の第２辺光センサー３５２−１〜第２４０の第２辺光センサー３５２−２４０は第１の第２辺受光開口部９９２−１と、第４８１の第２辺光センサー３５２−４８１〜第７２０の第２辺光センサー３５２−７２０は第２の第２辺受光開口部９９２−２と、第９６１の第２辺光センサー３５２−９６１〜第１２００の第２辺光センサー３５２−１２００は第３の第２辺受光開口部９９２−３と、第１４４１の第２辺光センサー３５２−１４４１〜第１６８０の第２辺光センサー３５２−１６８０は第４の第２辺受光開口部９９２−４と、それぞれ平面的に重なって配置される。これらの第１の第２辺受光開口部９９２−１〜第４の第２辺受光開口部９９２−４いずれかと平面的に重なる第ｎの第２辺光センサー３５２−ｎを総称して第２辺受光センサー群と呼ぶ。また、第１の第２辺受光開口部９９２−１〜第４の第２辺受光開口部９９２−４のいずれとも重ならない第ｎの第２辺光センサー３５２−ｎを総称して第２辺遮光センサー群と呼ぶ。

同様に、走査線駆動回路３０１と表示領域３１０を挟んで対向する周縁部には光センサーとしての４８０個の第３辺光センサー３５３−１〜３５３−４８０が光センサー３５３として配置される。第ｎの第３辺光センサー３５３−ｎは容量線２０３−ｎと容量線２０３−ｎ−１の間の領域にそれぞれ配置される。ここで、第１の第３辺光センサー３５３−１〜第８０の第３辺光センサー３５３−８０は第１の第３辺受光開口部９９３−１と、第１６１の第３辺光センサー３５３−１６１〜第２４０の第３辺光センサー３５３−２４０は第２の第３辺受光開口部９９３−２と、第３２１の第３辺光センサー３５３−３２１〜第４００の第３辺光センサー３５３−４００は第３の第３辺受光開口部９９３−３と、それぞれ平面的に重なって配置される。これらの第１の第３辺受光開口部９９３−１〜第３の第３辺受光開口部９９３−３いずれかと平面的に重なる第ｎの第３辺光センサー３５３−ｎを総称して第３辺受光センサー群と呼ぶ。また、第１の第３辺受光開口部９９３−１〜第３の第３辺受光開口部９９３−３のいずれとも重ならない第ｎの第３辺光センサー３５３−ｎを総称して第３辺遮光センサー群と呼ぶ。

同様に、データ線駆動回路３０２と表示領域３１０に挟まれた領域には光センサーとしての１９２０個の第４辺光センサー３５４−１〜３５４−１９２０が光センサー３５４として配置される。第ｎの第４辺光センサー３５４−ｎはデータ線２０２−ｎとデータ線２０２−ｎ＋１の間の領域にそれぞれ配置される。ここで、第２４１の第４辺光センサー３５４−２４１〜第４８０の第４辺光センサー３５４−４８０は第１の第４辺受光開口部９９４−１と、第７２１の第４辺光センサー３５４−７２１〜第９６０の第４辺光センサー３５４−９６０は第２の第４辺受光開口部９９４−２と、第１２０１の第４辺光センサー３５４−１２０１〜第１４４０の第４辺光センサー３５４−１４４０は第３の第４辺受光開口部９９４−３と、第１６８１の第４辺光センサー３５４−１６８１〜第１９２０の第４辺光センサー３５４−１９２０は第４の第４辺受光開口部９９４−４と、それぞれ平面的に重なって配置される。これらの第１の第４辺受光開口部９９４−１〜第４の第４辺受光開口部９９４−４いずれかと平面的に重なる第ｎの第４辺光センサー３５４−ｎを総称して第４辺受光センサー群と呼ぶ。また、第１の第４辺受光開口部９９４−１〜第４の第４辺受光開口部９９４−４のいずれとも重ならない第ｎの第４辺光センサー３５４−ｎを総称して第４辺遮光センサー群と呼ぶ。

ここで、第１辺受光センサー群は配線ＳＥＮＳＥ（ＳＥＮＳＥ１）と配線ＶＳＨ（ＶＳＨ１）に接続される。第１辺遮光センサー群は配線ＳＥＮＳＥ１と配線ＶＳＬ（ＶＳＬ１）と配線ＶＤＢＴ（ＶＤＢＴ１）に接続される。第２辺受光センサー群は配線ＳＥＮＳＥ（ＳＥＮＳＥ２）と配線ＶＳＨ（ＶＳＨ２）に接続される。第２辺遮光センサー群は配線ＳＥＮＳＥ２と配線ＶＳＬ（ＶＳＬ２）と配線ＶＤＢＴ（ＶＤＢＴ２）に接続される。第３辺受光センサー群は配線ＳＥＮＳＥ（ＳＥＮＳＥ３）と配線ＶＳＨ（ＶＳＨ３）に接続される。第３辺遮光センサー群は配線ＳＥＮＳＥ３と配線ＶＳＬ（ＶＳＬ３）と配線ＶＤＢＴ（ＶＤＢＴ３）に接続される。第４辺受光センサー群は配線ＳＥＮＳＥ（ＳＥＮＳＥ４）と配線ＶＳＨ（ＶＳＨ４）に接続される。第４辺遮光センサー群は配線ＳＥＮＳＥ４と配線ＶＳＬ（ＶＳＬ４）と配線ＶＤＢＴ（ＶＤＢＴ４）に接続される。

配線ＳＥＮＳＥ１と配線ＶＳＨ１と配線ＶＳＬ１と配線ＶＤＢＴ１は検出回路３６０として第１の検出回路３６０−１に接続される。配線ＳＥＮＳＥ２と配線ＶＳＨ２と配線ＶＳＬ２と配線ＶＤＢＴ２は検出回路３６０として第２の検出回路３６０−２に接続される。配線ＳＥＮＳＥ３と配線ＶＳＨ３と配線ＶＳＬ３と配線ＶＤＢＴ３は検出回路３６０として第３の検出回路３６０−３に接続される。配線ＳＥＮＳＥ４と配線ＶＳＨ４と配線ＶＳＬ４と配線ＶＤＢＴ４は検出回路３６０として第４の検出回路３６０−４に接続される。

第１の検出回路３６０−１からの出力配線ＯＵＴ１と第２の検出回路３６０−２からの出力配線ＯＵＴ２と第３の検出回路３６０−３からの出力配線ＯＵＴ３と第４の検出回路３６０−４からの出力配線ＯＵＴ４は多数決回路３７０に接続され、多数決回路３７０からの出力配線ＯＵＴは信号入力端子３２０の一つを介して外部回路に接続される。

図３は表示領域３１０におけるｍ番目のデータ線２０２−ｍとｎ番目の走査線２０１−ｎの交差部付近の回路図である。走査線２０１−ｎとデータ線２０２−ｍの各交点にはＮチャネル型電界効果ポリシリコン薄膜トランジスターよりなる画素スイッチング素子４０１−ｎ−ｍが形成されており、そのゲート電極は走査線２０１−ｎに、ソース・ドレイン電極はそれぞれデータ線２０２−ｍと画素電極４０２（４０２−ｎ−ｍ）に接続されている。画素電極４０２−ｎ−ｍ及び同一電位に短絡される電極は容量線２０３−ｎと補助容量コンデンサー４０３（４０３−ｎ−ｍ）を形成し、また液晶表示装置として組み立てられた際には液晶素子をはさんで対向電極９３０とやはりコンデンサーを形成する。

図４は本実施例での電子機器の具体的な構成を示すブロック図である。液晶表示装置９１０は図１で説明した液晶表示装置であって、外部電源回路７８４、映像処理回路７８０が可撓性基板としてのＦＰＣ９２８およびコネクタ９２９を通じて必要な信号と電源を液晶表示装置９１０に供給する。中央演算回路７８１は外部Ｉ／Ｆ回路７８２を介して入出力機器７８３からの入力データを取得する。ここで入出力機器７８３とは例えばキーボード、マウス、トラックボール、ＬＥＤ、スピーカー、アンテナなどである。中央演算回路７８１は外部からのデータをもとに各種演算処理を行い、結果をコマンドとして映像処理回路７８０あるいは外部Ｉ／Ｆ回路７８２へ転送する。映像処理回路７８０は中央演算回路７８１からのコマンドに基づき映像情報を更新し、液晶表示装置９１０への信号を変更することで、液晶表示装置９１０の表示映像が変化する。また、液晶表示装置９１０上の多数決回路３７０からの出力配線ＯＵＴが可撓性基板としてのＦＰＣ９２８を通じて中央演算回路７８１に入力され、中央演算回路７８１は二値出力信号（ＯＵＴ）のパルス長を対応する離散値に変換する。次に中央演算回路７８１はＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）よりなる参照テーブル７８５にアクセスし、変換した離散値を適切なバックライトユニット９２６の電圧に対応する値に再変換し、外部電源回路７８４に送信する。外部電源回路７８４はこの送信された値に対応した電圧の電位電源を液晶表示装置９１０内のバックライトユニット９２６にコネクタ９２９を通じて供給する。バックライトユニット９２６の輝度は外部電源回路７８４より供給される電圧によって変化するので、液晶表示装置９１０の全白表示時輝度も変化することになる。ここで電子機器とは具体的にはモニター、ＴＶ、ノートパソコン、ＰＤＡ（Personal Digital(Data) Assistants）、デジタルカメラ、ビデオカメラ、携帯電話、携帯フォトビューワー、携帯ビデオプレイヤー、携帯ＤＶＤプレイヤー、携帯オーディオプレイヤーなどである。

なお、本実施例では電子機器上の中央演算回路７８１によってバックライトユニット９２６の輝度を制御したが、例えば液晶表示装置９１０内にドライバーＩＣ及びＥＥＰＲＯＭを備えた構成とし、このドライバーＩＣに、二値出力信号（ＯＵＴ）から離散値への変換機能と、ＥＥＰＲＯＭを参照しての再変換機能と、バックライトユニット９２６への出力電圧の調整機能とを持たせても良い。また、参照テーブルを用いず、数値計算によって離散値からバックライトユニット９２６の電圧に対応する値に再変換するように構成しても良い。

図５は図３で示した画素表示領域の回路図の実際の構成を示す平面図である。図５の凡例に示す通り、各網掛けの異なる部位はそれぞれ異なる材料配線であることを示し、同じ網掛けで示した部位は同じ材料配線であることを示す。クロム薄膜（Ｃｒ）、ポリシリコン薄膜（Ｐｏｌｙ−Ｓｉ）、モリブデン薄膜（Ｍｏ）、アルミ・ネオジウム合金薄膜（ＡｌＮｄ）、酸化インディウム・錫薄膜（Indium tin Oxiced＝ＩＴＯ）の５層薄膜より構成されてなり、それぞれの層間には酸化シリコン、窒化シリコン、有機絶縁膜のいずれかあるいはそれらを積層した絶縁膜が形成される。具体的にはクロム薄膜（Ｃｒ）は膜厚１００ｎｍ、ポリシリコン薄膜（Ｐｏｌｙ−Ｓｉ）は膜厚５０ｎｍ、モリブデン薄膜（Ｍｏ）は膜厚２００ｎｍ、アルミ・ネオジウム合金薄膜（ＡｌＮｄ）は膜厚５００ｎｍ、酸化インディウム・錫薄膜（ＩＴＯ）は膜厚１００ｎｍとする。また、クロム薄膜（Ｃｒ）とポリシリコン薄膜（Ｐｏｌｙ−Ｓｉ）の間には１００ｎｍの窒化シリコン膜と１００ｎｍの酸化シリコン膜を積層した下地絶縁膜が形成され、ポリシリコン薄膜（Ｐｏｌｙ−Ｓｉ）とモリブデン薄膜（Ｍｏ）の間には１００ｎｍの酸化シリコン膜からなるゲート絶縁膜が形成され、モリブデン薄膜（Ｍｏ）とアルミ・ネオジウム合金薄膜（ＡｌＮｄ）の間には２００ｎｍの窒化シリコン膜と５００ｎｍの酸化シリコン膜を積層した層間絶縁膜が形成され、アルミ・ネオジウム合金薄膜（ＡｌＮｄ）と酸化インディウム・錫薄膜（ＩＴＯ）の間には２００ｎｍの窒化シリコン膜と平均１μｍの有機平坦化膜を積層した保護絶縁膜が形成され、互いの配線間を絶縁しており、適切な位置にコンタクトホールを開口して互いに接続される。なお、図５中にはクロム薄膜（Ｃｒ）パターンは存在しない。

図５で示すように、データ線２０２−ｍはアルミ・ネオジウム合金薄膜（ＡｌＮｄ）により形成され、コンタクトホールを介して画素スイッチング素子４０１−ｎ−ｍのソース電極に接続される。走査線２０１−ｎはモリブデン薄膜（Ｍｏ）で構成され、画素スイッチング素子４０１−ｎ−ｍのゲート電極を兼用する。容量線２０３−ｎは走査線２０１−ｎと同じ配線材料から構成され、画素電極４０２−ｎ−ｍは酸化インディウム・錫薄膜よりなり、画素スイッチング素子４０１−ｎ−ｍのドレイン電極にコンタクトホールを通じて接続される。また、画素スイッチング素子４０１−ｎ−ｍのドレイン電極はリンを高濃度ドープされたｎ＋型ポリシリコン薄膜よりなる容量部電極６０５にも接続され、容量線２０３−ｎと平面的に重なって補助容量コンデンサー４０３−ｎ−ｍを構成する。

図６は画素スイッチング素子４０１−ｎ−ｍの構造を説明するための図５のＡ−Ａ'線部に対応する液晶表示装置９１０の一部の断面構造を示す図である。なお、図を見やすくするために縮尺は一定でない。アクティブマトリクス基板１０１は無アルカリガラスよりなる厚さ０．６ｍｍの絶縁基板であって、その上に２００ｎｍの窒化シリコン膜と３００ｎｍの酸化シリコン膜を積層した下地絶縁膜を介してポリシリコン薄膜よりなるシリコンアイランド６０２が配置され、走査線２０１−ｎはシリコンアイランド６０２と前述のゲート絶縁膜を挟んで上方に配置される。走査線２０１−ｎとオーバーラップする領域ではシリコンアイランド６０２はリンイオンが全く、あるいはごく低濃度しかドープされていない真性半導体領域６０２Ｉであり、その左右にリンイオンが低濃度にドープされたシート抵抗２０ｋΩ程度のｎ−領域６０２Ｌが存在し、さらにその左右にリンイオンが高濃度にドープされたシート抵抗１ｋΩ程度のｎ＋領域６０２Ｎが存在する、ＬＤＤ（Lightly Doped Drain）構造である。左右のｎ＋領域６０２Ｎはコンタクトホールを介してソース電極６０３、ドレイン電極６０４と接続しており、ソース電極６０３はデータ線２０２−ｍと、ドレイン電極６０４は画素電極４０２−ｎ−ｍとそれぞれ接続している。画素電極４０２−ｎ−ｍと対向基板９１２上の共通電極としての対向電極９３０との間にはネマティック相液晶材料９２２が存在する。また、画素電極４０２−ｎ−ｍと一部重なるようにしてブラックマトリクス９４０が対向基板９１２上に形成されている。なお、画素スイッチング素子４０１−ｎ−ｍの光リーク電流が問題になる場合はシリコンアイランド６０２下にＣｒ膜よりなる遮光層を形成しても良い。本実施例では光リーク電流はほとんど問題ではなく、かつこのような構造をとると、画素スイッチング素子４０１−ｎ−ｍの移動度が下がるため、シリコンアイランド６０２下のＣｒ膜は除去する構成を選択した。

図７は補助容量コンデンサー４０３−ｎ−ｍの構造を説明するための図５のＢ−Ｂ'線部に対する液晶表示装置９１０の一部の断面構造を示す図であり、ドレイン電極６０４と繋がる容量部電極６０５と容量線２０３−ｎがゲート絶縁膜をはさんで重なることで蓄積容量を形成している。

図８は第１辺受光センサー群の一つである第ｎの第１辺光センサー３５１−ｎの平面拡大図である。凡例は図５と同様である。また、図９は図８の線Ｃ−Ｃ'線部に対応する液晶表示装置９１０の一部の断面構造を示す図である。第ｎの第１辺光センサー３５１−ｎは、アノード領域６１０Ｐ（６１０Ｐ−ｎ）、真性領域６１０Ｉ（６１０Ｉ−ｎ）、カソード領域６１０Ｎ（６１０Ｎ−ｎ）によって形成されてなる。アノード領域６１０Ｐ−ｎ、真性領域６１０Ｉ−ｎ、カソード領域６１０Ｎ−ｎはいずれも画素スイッチング素子４０１−ｎ−ｍを形成するのと同じポリシリコン薄膜（Ｐｏｌｙ−Ｓｉ）よりなる同一のアイランドパターンに適切な不純物注入を行うことでそれぞれが形成される。具体的にはアノード領域６１０Ｐ−ｎにはボロンイオンが高濃度に注入されてシート抵抗約２ｋΩになるよう調整され、カソード領域６１０Ｎ−ｎにはリンイオンが高濃度に注入されてシート抵抗約１ｋΩになるよう調整される。真性領域６１０Ｉ−ｎにはボロンイオン、リンイオンはいずれもごく微量のみ注入、あるいは全く注入されず、真性半導体として形成される。このように第ｎの第１辺光センサー３５１−ｎはラテラル型ＰＩＮ接合ダイオードとして形成される。真性領域６１０Ｉ−ｎのサイズは接合面に平行な方向には１００μｍ、垂直な方向には１０μｍである。

また、第ｎの第１辺光センサー３５１−ｎは全域をクロム薄膜（Ｃｒ）よりなる遮光電極６１１（６１１−ｎ）及び画素電極４０２−ｎ−ｍを構成するのと同じ酸化インディウム・錫薄膜（ＩＴＯ）よりなる透明シールド電極６１２として透明シールド電極６１２−ｎと重なって形成される。遮光電極６１１−ｎはバックライトユニット９２６の光が第ｎの第１辺光センサー３５１−ｎに入射することを防ぐ遮光膜として機能する。また、透明シールド電極６１２−ｎは電磁ノイズによる照度検出精度低下を防止する。第ｎの第１辺光センサー３５１−ｎは第ｋの第１辺受光開口部９９１−ｋと重なっている。第ｋの第１辺受光開口部９９１−ｋでは対向基板９１２上のブラックマトリクス９４０が除去されているため、外光は第ｋの第１辺受光開口部９９１−ｋを通して第ｎの第１辺光センサー３５１−ｎに到達するように形成される。ｋはｎに対応した数字であって、ｎ＝８１〜１６０はｋ＝１に、ｎ＝２４１〜３２０はｋ＝２に、ｎ＝４０１〜８０はｋ＝３に対応する。

ここでアノード領域６１０Ｐ−ｎはコンタクトホールを介してアノード電極６１５（６１５−ｎ）に接続される。また、カソード領域６１０Ｎ−ｎはコンタクトホールを介してカソード電極６１６（６１６−ｎ）に接続され。遮光電極６１１−ｎおよび透明シールド電極６１２−ｎはコンタクトホールを介してＢＴ電極６１７（６１７−ｎ）に接続される。さらに図示しないが、アノード電極６１５−ｎは配線ＳＥＮＳＥ１に接続され、カソード電極６１６−ｎは配線ＶＳＨ１に接続され、ＢＴ電極６１７−ｎも配線ＶＳＨ１に接続される。

なお、第１辺遮光センサー群の一つである第ｎ'の第１辺光センサー３５１−ｎ'は第ｋの第１辺受光開口部９９１−ｋと重なっていないことと、アノード電極６１５（６１５−ｎ'）が配線ＶＳＬ１に、カソード電極６１６（６１６−ｎ'）が配線ＳＥＮＳＥ１に、ＢＴ電極６１７（６１７−ｎ'）が配線ＶＤＢＴ１に接続されることを除いて第１辺受光センサー群の一つである第ｎの第１辺光センサー３５１−ｎと同じであるので説明は省略する。

なお、本実施例では遮光電極６１１−ｎ、透明シールド電極６１２−ｎを個別にアイランド化し、互いに間隙ができるように形成しているが、第１辺受光センサー群と第１辺遮光センサー群が隣り合っている個所、すなわちｎ＝８０とｎ＝８１の間、ｎ＝１６０とｎ＝１６１の間、ｎ＝２４０とｎ＝２４１の間、ｎ＝３２０とｎ＝３２１の間、ｎ＝４００とｎ＝４０１の間以外は互いに同電位であるので短絡させてもよい。いずれにせよ、遮光電極間の間隙は本実施例のようになんらかの金属電極で覆うと間隙からの迷光が防止でき、さらに好ましくは金属電極としてはバスラインを用いると回路面積を削減できる。

図１０は第２辺受光センサー群の一つである第ｍの第２辺光センサー３５２−ｍの平面拡大図である。凡例は図５と同様である。第ｍの第２辺光センサー３５２−ｍは、アノード領域６２０Ｐ（６２０Ｐ−ｍ）、真性領域６２０Ｉ（６２０Ｉ−ｍ）、カソード領域６２０Ｎ（６２０Ｎ−ｍ）によって形成されてなり、データ線２０２−ｍとデータ線２０２−ｍ＋１の間に配置され、第ｊの第２辺受光開口部９９２−ｊと重なって形成される。ｊはｍに対応した数字であって、ｍ＝１〜２４０はｊ＝１に、ｍ＝４８１〜７２０はｊ＝２に、ｍ＝９６１〜１２００はｊ＝３に、ｍ＝１４４１〜１６８０はｊ＝４に、それぞれ対応する。

アノード領域６２０Ｐ−ｍ、真性領域６２０Ｉ−ｍ、カソード領域６２０Ｎ−ｍはそれぞれ、接合面に平行な長さが２５μｍであるほかは図８のアノード領域６１０Ｐ−ｎ、真性領域６１０Ｉ−ｎ、カソード領域６１０Ｎ−ｎと同一の構成であるので説明は省略する。また、第ｍの第２辺光センサー３５２−ｍは全域を遮光電極６２１（６２１−ｍ）及び透明シールド電極６２２（６２２−ｍ）と重なって形成されるが、これらはそれぞれ図８の遮光電極６１１−ｎ及び透明シールド電極６１２−ｎと同一の構成であるので説明を省略する。また、アノード領域６２０Ｐ−ｍはアノード電極６２５（６２５−ｍ）と、カソード領域６２０Ｎ−ｍはカソード電極６２６（６２６−ｍ）と、遮光電極６２１−ｍおよび透明シールド電極６２２−ｍはＢＴ電極６２７（６２７−ｍ）と、それぞれコンタクトホールを介して接続されるが、これらも図８のアノード電極６１５−ｎ、カソード電極６１６−ｎ、ＢＴ電極６１７−ｎとそれぞれ同一の構成であるので説明を省略する。図１０のＤ−Ｄ'に沿った断面図も記号を除いて図９のＣ−Ｃ'の断面図と相違ないので説明を省略する。

なお、第２辺遮光センサー群の一つである第ｍ'の第２辺光センサー３５２−ｍ'は第ｊの第２辺受光開口部９９２−ｊと重なっていないことと、アノード電極６２５（６２５−ｍ'）が配線ＶＳＬ２に、カソード電極６２６（６２６−ｍ'）が配線ＳＥＮＳＥ２に、ＢＴ電極６２７（６２７−ｍ'）が配線ＶＤＢＴ２に接続されることを除いて第２辺受光センサー群の一つである第ｍの第２辺光センサー３５２−ｍと同じである。

第ｎの第３辺光センサー３５３−ｎは第ｎの第１辺光センサー３５１−ｎと比較し、容量線２０３−ｎ−１と容量線２０３−ｎの間に位置し、図８に示したレイアウトは１８０度回転し、配線ＳＥＮＳＥ１、配線ＶＳＨ１、配線ＶＳＬ１、配線ＶＤＢＴ１に接続する部分を配線ＳＥＮＳＥ３、配線ＶＳＨ３、配線ＶＳＬ３、配線ＶＤＢＴ３に接続することが異なる他は同様であるので説明を省略する。また、同様に、第ｍの第４辺光センサー３５４−ｍは第ｍの第２辺光センサー３５２−ｍと比較し、図１０に示したレイアウトは１８０度回転し、配線ＳＥＮＳＥ２、配線ＶＳＨ２、配線ＶＳＬ２、配線ＶＤＢＴ２に接続する部分を配線ＳＥＮＳＥ４、配線ＶＳＨ４、配線ＶＳＬ４、配線ＶＤＢＴ４に接続することが異なる他は同様であるので説明を省略する。

図１１は検出回路３６０として第ｎの検出回路３６０−ｎ（ｎ＝１〜４）を示す回路図である。配線ＳＭＰ、配線ＶＣＨＧ、配線ＲＳＴ、配線ＶＳＬ、配線ＶＳＨは信号入力端子３２０と接続され、外部電源回路７８４より適切な電位・信号を供給される。ここで配線ＶＣＨＧは電位ＶＶＣＨＧ（＝２．０Ｖ）、配線ＶＳＬは電位ＶＶＳＬ（＝０．０Ｖ）、配線ＶＳＨは電位ＶＶＳＨ（＝５．０Ｖ）を供給される。なお、ここで配線ＶＳＬの電位ＶＶＳＬは液晶表示装置９１０のＧＮＤである。出力配線ＯＵＴｎは多数決回路３７０に接続される。

また、配線ＶＤＢＴ（ＶＤＢＴｎ）は第１のスイッチＳＷ１の一端に、配線ＶＳＬ（ＶＳＬｎ）は第２のスイッチＳＷ２の一端に、配線ＶＳＨ（ＶＳＨｎ）は第３のスイッチＳＷ３の一端に、配線ＳＥＮＳＥ（ＳＥＮＳＥｎ）は第４のスイッチＳＷ４の一端に、それぞれ接続される。ここで第１のスイッチＳＷ１〜第４のスイッチＳＷ４はＣＭＯＳ伝送ゲートで構成される。第１のスイッチＳＷ１の他端は配線ＶＣＨＧに、第２のスイッチＳＷ２の他端は配線ＶＳＬに、第３のスイッチＳＷ３の他端は配線ＣＳＨに、第４のスイッチＳＷ４の他端はノードＳＩＮに、それぞれ接続される。第１のスイッチＳＷ１〜第４のスイッチＳＷ４を構成する全てのｎチャネル型トランジスターのゲート電極は配線ＳＭＰに接続され、全てのｐチャネル型トランジスターのゲート電極はインバーター回路ＩＮＶ１の出力端子に接続される。またインバーター回路ＩＮＶ１の入力端子は配線ＳＭＰに接続される。

ノードＳＩＮは第１のコンデンサーＣ１の一端に接続され、第１のコンデンサーＣ１の他端はノードＡに接続される。初期化トランジスターＮＣのソース電極は配線ＶＣＨＧに接続され、電位ＶＶＣＨ（＝２．０Ｖ）電源を供給される。初期化トランジスターＮＣのゲート電極は配線ＲＳＴに接続され、ドレイン電極は配線ＳＥＮＳＥｎに接続される。ノードＡはさらに第１のＮ型トランジスターＮ１のゲート電極と第１のＰ型トランジスターＰ１のゲート電極とリセットトランジスターＮＲのドレイン電極に接続され、さらに第２のコンデンサーＣ２の一端に接続される。第２のコンデンサーＣ２の他端は配線ＲＳＴに接続される。第１のＮ型トランジスターＮ１のドレイン電極と第１のＰ型トランジスターＰ１のドレイン電極とリセットトランジスターＮＲのソース電極はノードＢに接続され、ノードＢはさらに第２のＮ型トランジスターＮ２のゲート電極と第２のＰ型トランジスターＰ２のゲート電極に接続される。第２のＮ型トランジスターＮ２のドレイン電極と第２のＰ型トランジスターＰ２のドレイン電極はノードＣに接続され、ノードＣはさらに第３のＮ型トランジスターＮ３のゲート電極と第３のＰ型トランジスターＰ３のゲート電極に接続される。第３のＮ型トランジスターＮ３のドレイン電極と第３のＰ型トランジスターＰ３のドレイン電極はノードＤに接続され、ノードＤはさらに第４のＮ型トランジスターＮ４のゲート電極と第４のＰ型トランジスターＰ４のゲート電極に接続される。第４のＮ型トランジスターＮ４のドレイン電極と第４のＰ型トランジスターＰ４のドレイン電極は出力配線ＯＵＴｎに接続され、出力配線ＯＵＴｎはさらに第５のＮ型トランジスターＮ５のドレイン電極にも接続される。第５のＮ型トランジスターＮ５のゲート電極と第５のＰ型トランジスターＰ５のゲート電極は配線ＲＳＴに接続され、第５のＰ型トランジスターＰ５のドレイン電極は第４のＰ型トランジスターＰ４のソース電極に接続される。第１のＮ型トランジスターＮ１〜第５のＮ型トランジスターＮ５のソース電極は配線ＶＳＬに接続され、電位ＶＶＳＬ（＝０Ｖ）を供給されてなる。また第１のＰ型トランジスターＰ１〜第３のＰ型トランジスターＰ３及び第５のＰ型トランジスターＰ５のソース電極は配線ＶＳＨに接続され、電位ＶＶＳＨ（＝＋５Ｖ）を供給されてなる。また、インバーター回路ＩＮＶ１には＋９Ｖと−４Ｖの電源が供給される。

ここで本実施例では第１のＮ型トランジスターＮ１のチャネル幅は１０μｍであり、第２のＮ型トランジスターＮ２のチャネル幅は３５μｍであり、第３のＮ型トランジスターＮ３のチャネル幅は１００μｍであり、第４のＮ型トランジスターＮ４のチャネル幅は１５０μｍであり、第５のＮ型トランジスターＮ５のチャネル幅は１５０μｍであり、第６のＮ型トランジスターＮ１１のチャネル幅は４μｍであり、第７のＮ型トランジスターＮ２１のチャネル幅は２００μｍであり、第１のＰ型トランジスターＰ１のチャネル幅は１０μｍであり、第２のＰ型トランジスターＰ２のチャネル幅は３５μｍであり、第３のＰ型トランジスターＰ３のチャネル幅は１００μｍであり、第４のＰ型トランジスターＰ４のチャネル幅は３００μｍであり、第５のＰ型トランジスターＰ５のチャネル幅は３００μｍであり、第６のＰ型トランジスターＰ１１のチャネル幅は２００μｍであり、第７のＰ型トランジスターＰ２１のチャネル幅は４μｍであり、リセットトランジスターＮＲのチャネル幅は２μｍであり、初期化トランジスターＮＣのチャネル幅は５０μｍであり、第１のスイッチＳＷ１〜第４のスイッチＳＷ４を構成するＮ型トランジスター及びＰ型トランジスターのチャネル幅は１００μｍであり、インバーター回路ＩＮＶ１及びインバーター回路ＩＮＶ２を構成するＮ型トランジスター及びＰ型トランジスターのチャネル幅は５０μｍであり、これら全てのＮ型トランジスターのチャネル長は８μｍであり、これら全てのＰ型トランジスターのチャネル長は６μｍであり、全てのＮ型トランジスターの移動度は８０ｃｍ²／Ｖｓｅｃであり、全てのＰ型トランジスターの移動度は６０ｃｍ²／Ｖｓｅｃであり、全てのＮ型トランジスターの閾値電圧（Ｖｔｈ）は＋１．０Ｖであり、全てのＰ型トランジスターの閾値電圧（Ｖｔｈ）は−１．０Ｖであり、第１のコンデンサーＣ１の容量は１ｐＦであり、第２のコンデンサーＣ２の容量は３８ｆＦである。

図１２は配線ＲＳＴ、配線ＳＭＰ、共通電位配線３３５、走査線２０１−１、走査線２０１−２に印加される信号のタイミングチャートである。なお、図の見易さを優先して縦横軸のスケールは一定でない。走査線２０１−１、走査線２０１−２は走査線駆動回路３０１によって駆動され、１６．７ｍ秒毎に３１．２μ秒間選択される。走査線２０１−２は走査線２０１−１が選択されてから３４．６μ秒後に選択され、以下走査線２０１−３，２０１−４，…，と３４．６μ秒間隔で選択されていく。共通電位配線３３５は、３４．６μ秒毎にＨｉｇｈ電位（＝５Ｖ）とＬｏｗ電位（＝０Ｖ）間で反転されるが、１６．７ｍ秒毎に位相が半周期ずれる。このため、走査線２０１−ｎは選択される毎に共通電位配線３３５に印加されている極性が反転している、いわゆる１Ｈコモン反転駆動を行われている。ＲＳＴ信号は走査線２０１−１が選択される３２．９μ秒前に２７．７μ秒間選択される。このとき、共通電位配線３３５の電位は必ずＬｏｗ電位（＝０Ｖ）であり、全ての走査線２０１−１〜２０１−４８０は選択されてない。ＳＭＰ信号は共通電位配線３３５がＬｏｗである期間に、共通電位配線３３５の反転タイミングより３．５μ秒後に２７．７μ秒間選択される。ＲＳＴ信号がＯＮである期間はＳＭＰ信号も必ずＯＮである。ここでＲＳＴ信号、ＳＭＰ信号、走査線２０１−ｎは選択時、すなわちＨｉｇｈ電位は＋９Ｖであり、非選択時、すなわちＬｏｗ電位は−４Ｖである。

このように構成すると、配線ＲＳＴがＨｉｇｈ（＝＋９Ｖ）のタイミングでは配線ＳＥＮＳＥｎ及びノードＳＩＮには電位ＶＶＣＨＧ（＝２．０Ｖ）が充電される。また、配線ＶＤＢＴｎには電位ＶＶＣＨＧが、配線ＶＳＬｎには電位ＶＶＳＬが、配線ＶＳＨには電位ＶＶＳＨがそれぞれ充電される。また、リセットトランジスターＮＲがＯＮするので、ノードＡとノードＢは短絡し、本実施例において、両ノードは２．５Ｖに充電される。なお、配線ＲＳＴがＨｉｇｈ（＝９Ｖ）である間は第５のＮ型トランジスターＮ５がＯＮし、第５のＰ型トランジスターＰ５がＯＦＦしているので出力配線ＯＵＴｎは０Ｖである。

配線ＲＳＴが２７．７μ秒後にＬｏｗ（＝−４Ｖ）になると、リセットトランジスターＮＲがＯＦＦし、ノードＡとノードＢは電気的に切り離され、ノードＡは第２のコンデンサーＣ２の結合によって配線ＲＳＴと同時に電位が０．５Ｖ下がり、２．０Ｖとなる。配線ＲＳＴが２７．７μ秒後にＬｏｗ（＝−４Ｖ）になった瞬間では配線ＳＥＮＳＥｎは電位ＶＶＣＨＧ（＝２．０Ｖ）であり、配線ＶＳＬｎは電位ＶＶＳＬ（＝０．０Ｖ）であり、配線ＶＳＨｎは電位ＶＶＳＨ（＝５．０Ｖ）である。従って、第１辺の受光センサー群から第４辺の受光センサー群には逆バイアス３．０Ｖが印加され、第１辺の遮光センサーから第４辺の遮光センサー群には逆バイアス２．０Ｖが印加される。また、出力配線ＯＵＴｎからは電位ＶＶＳＬが出力される。このとき、第１辺の受光センサー群から第４辺の受光センサー群と第１辺の遮光センサー群から第４辺の遮光センサー群に流れる熱電流はおおむね等しくなり、配線ＳＥＮＳＥｎには第１辺の受光センサー群から第４辺の受光センサー群に照射される外光の照度に比例した光電流Ｉｐｈｏｔｏが流れこみ、配線ＳＥＮＳＥｎの電位は光電流Ｉｐｈｏｔｏに比例した速度で上昇していく。配線ＶＳＨｎ、配線ＶＳＬｎにも電流は流れ、ともに配線ＳＥＮＳＥｎの電位に少し近づくが、６９．２μ秒毎に配線ＳＭＰがＨｉｇｈ（＝９Ｖ）になるタイミングで第２のスイッチＳＷ２及び第３のスイッチＳＷ３はＯＮになって元の電位に戻り、ほとんど変化はない。

なお、配線ＳＥＮＳＥｎの電位が変化する速度と第ｎ辺の受光センサー群に照射される光量の関係は一次式で表され、その傾きを示す係数は配線ＳＥＮＳＥｎ及びそれに接続される第ｎ辺の受光センサー群のアノード電極及び第ｎ辺の遮光センサー群のカソード電極の負荷容量の総和によって定まるが、本実施例ではこの傾きを示す係数は第１辺から第４辺（ｎ＝１〜４）で差がない、すなわち第１辺の受光センサー群から第４辺の受光センサー群の一定光量での「光電流Ｉｐｈｏｔｏ」÷「配線ＳＥＮＳＥｎ」の容量は各辺で等しくなるように調整されている。

このように配線ＲＳＴがＬｏｗ（＝−４Ｖ）である期間、ノードＡはフローティング状態になっているため、第１のコンデンサーＣ１との容量結合によってノードＳＩＮと結合して電位が同時に上昇をしていき、ノードＡ及びノードＳＩＮが２．５Ｖとなった時に出力配線ＯＵＴｎの電位はＨｉｇｈ（＝５Ｖ）には反転する。

本実施例では第１辺の受光センサー群から第４辺の受光センサー群が表示領域３１０に近く配置されており、アノード電極６１５−ｎ、カソード電極６１６−ｎ、ＢＴ電極６１７−ｎが共通電位配線３３５と交差している。また、走査線２０１−ｎ、データ線２０２−ｍ、容量線２０３−ｎいずれかと遮光電極経由での容量も存在しており、これらの容量を通じて電磁的なノイズが入りやすい。特に共通電位配線３３５と配線ＳＥＮＳＥｎは無視できない容量によって結合し、共通電位配線３３５の極性によって配線ＳＥＮＳＥｎの電位が上下してしまう。一例を図１２に配線ＳＥＮＳＥｎのタイミングチャートとして示す。このように、配線ＳＥＮＳＥｎは共通電位配線３３５がＬｏｗ（＝０Ｖ）→Ｈｉｇｈ（＝５Ｖ）に反転すると容量結合によりΔＶ電位が上昇し、Ｈｉｇｈ（＝５Ｖ）→Ｌｏｗ（＝０Ｖ）に反転するとΔＶ電位が下がる。しかし、本実施例ではＳＭＰ信号がＯＮのタイミングでのみノードＳＩＮと配線ＳＥＮＳＥｎが導通するため、図１２に示すように、ノードＳＩＮでは極性反転時に変動しない。従って、共通電位配線３３５の反転による誤動作が生じない。

同様に本実施例では配線ＶＤＢＴｎ、配線ＶＳＬｎ、配線ＶＳＨｎ（ｎ＝１〜４）もＳＭＰ信号がＯＮのタイミングでのみそれぞれ配線ＶＣＨＧ、配線ＶＳＬ、配線ＶＳＨと導通しており、ＳＭＰ信号がＯＦＦのタイミングではフローティング状態にある。このように構成すると、配線ＶＤＢＴｎ、配線ＶＳＬｎ、配線ＶＳＨｎ（ｎ＝１〜４）も共通電位配線３３５の極性反転時に容量結合で約ΔＶだけ電位が変動する。従って共通電位配線３３５の極性が反転しても第１辺の受光センサー群から第４辺の受光センサー群及び第１辺の遮光センサー群から第４辺の遮光センサー群に印加されるバイアスは変化せず、従って第１辺の受光センサー群から第４辺の受光センサー群に流れる光電流Ｉｐｈｏｔｏと熱電流及び第１辺の遮光センサー群から第４辺の遮光センサー群に流れる熱電流は共通電位配線３３５の極性によらず一定である。

本実施例ではΔＶが比較的大きいためこのような構成をとったが、ΔＶが比較的小さく１Ｖ未満の場合は第１のスイッチＳＷ１、第２のスイッチＳＷ２、第４のスイッチＳＷ４を除去することも可能である。このような場合の検出回路の別構成例である検出回路３６０'として第ｎの検出回路３６０'−ｎの回路図を図１３に示す。本別実施例では図１１に示した第ｎの検出回路３６０−ｎに比べ、第１のスイッチＳＷ１〜第４のスイッチＳＷ４が除去され、配線ＶＤＢＴｎは配線ＶＣＨＧと、配線ＶＳＬｎは配線ＶＳＬと、配線ＶＳＨｎは配線ＶＳＨと、配線ＳＥＮＳＥｎとノードＳＩＮはそれぞれ短絡される。このような構成をとるとノードＳＩＮは共通電位配線３３５の極性に応じて振幅を示す（ちょうど図１２の配線ＳＥＮＳＥｎで示したチャートのようになる）。このため、このまま全期間にわたって検出動作を行うと、共通電位配線３３５がＨｉｇｈ（＝５Ｖ）に反転した時に誤動作を起こしてしまう。そこで、第３のＮ型トランジスターＮ３〜第５のＮ型トランジスターＮ５及び第３のＰ型トランジスターＰ３〜第５のＰ型トランジスターＰ５を除去し、変わりに第２のＮ型トランジスターＮ２と第２のＰ型トランジスターＰ２のドレイン電極を第１のＮＡＮＤ回路ＮＡＮＤ１の入力端子の一つに接続し、第１のＮＡＮＤ回路ＮＡＮＤ１の入力端子の他方をＳＭＰ信号に接続し、第１のＮＡＮＤ回路ＮＡＮＤ１の出力端子を第２のＮＡＮＤ回路ＮＡＮＤ２の入力端子の一方に接続し、第２のＮＡＮＤ回路ＮＡＮＤ２の入力端子の他方を第３のＮＡＮＤ回路ＮＡＮＤ３の出力端子に接続し、第３のＮＡＮＤ回路ＮＡＮＤ３の入力端子の一方を第２のＮＡＮＤ回路ＮＡＮＤ２の出力端子に接続し、第３のＮＡＮＤ回路ＮＡＮＤ３の入力端子の他方をインバーター回路ＩＮＶ３の出力端子に接続し、インバーター回路ＩＮＶ３の入力端子を配線ＲＳＴに接続する。第１のＮＡＮＤ回路ＮＡＮＤ１〜第３のＮＡＮＤ回路ＮＡＮＤ３及びインバーター回路ＩＮＶ３の電源は配線ＶＳＨ及び配線ＶＳＬに接続する。その他の回路の構成・動作は図１１と同じであるので同じ記号を付与することで説明は省略する。このように構成するとノードＳＩＮの電位が２．５Ｖ以上であってかつＳＭＰ信号がＨｉｇｈの時のみ、第１のＮＡＮＤ回路ＮＡＮＤ１の出力はＬｏｗとなる。第２のＮＡＮＤ回路ＮＡＮＤ２と第３のＮＡＮＤ回路ＮＡＮＤ３はＲＳフリップフロップになっており、第１のＮＡＮＤ回路ＮＡＮＤ１の出力が負極性のセット信号、インバーター回路ＩＮＶ３の出力が負極性のリセット信号なっている。すなわち、ＲＥＳＥＴ信号がＨｉｇｈ（＝９Ｖ）になった時に出力配線ＯＵＴｎへの出力はＬｏｗにラッチされ、ノードＳＩＮの電位が２．５Ｖ以上であってかつＳＭＰ信号がＨｉｇｈになった最初のタイミングで出力配線ＯＵＴｎへの出力はＨｉｇｈにラッチされる。従って、共通電位配線３３５がＨｉｇｈ（＝５Ｖ）の期間の検出動結果は無効とされるので、誤動作を起こすことがない。

図１４は多数決回路３７０の回路図である。第４のＮＡＮＤ回路ＮＡＮＤ１１、第５のＮＡＮＤ回路ＮＡＮＤ１２、第６のＮＡＮＤ回路ＮＡＮＤ１３、第７のＮＡＮＤ回路ＮＡＮＤ１４、第８のＮＡＮＤ回路ＮＡＮＤ１５、第９のＮＡＮＤ回路ＮＡＮＤ１６の入力端子にはそれぞれ出力配線ＯＵＴ１〜ＯＵＴ４のうちいずれか２本を順列組み合わせで接続される。第４のＮＡＮＤ回路ＮＡＮＤ１１、第５のＮＡＮＤ回路ＮＡＮＤ１２、第６のＮＡＮＤ回路ＮＡＮＤ１３の出力端子は第１０のＮＡＮＤ回路ＮＡＮＤ２１の入力端子に接続され、第７のＮＡＮＤ回路ＮＡＮＤ１４、第８のＮＡＮＤ回路ＮＡＮＤ１５、第９のＮＡＮＤ回路ＮＡＮＤ１６の出力端子は第１１のＮＡＮＤ回路ＮＡＮＤ２２の入力端子に接続され、第１０のＮＡＮＤ回路ＮＡＮＤ２１、第１１のＮＡＮＤ回路ＮＡＮＤ２２の出力端子は第１のＮＯＲ回路３０の入力端子に接続され、第１のＮＯＲ回路３０の出力端子はインバーター回路ＩＮＶ４の入力端子に接続され、インバーター回路ＩＮＶ４の出力端子は出力配線ＯＵＴへ接続される。第４のＮＡＮＤ回路ＮＡＮＤ１１、第５のＮＡＮＤ回路ＮＡＮＤ１２、第６のＮＡＮＤ回路ＮＡＮＤ１３、第７のＮＡＮＤ回路ＮＡＮＤ１４、第８のＮＡＮＤ回路ＮＡＮＤ１５、第９のＮＡＮＤ回路ＮＡＮＤ１６、第１０のＮＡＮＤ回路ＮＡＮＤ２１、第１１のＮＡＮＤ回路ＮＡＮＤ２２、第１のＮＯＲ回路３０の電源は配線ＶＳＨ及び配線ＶＳＬに接続される。この回路は出力配線ＯＵＴ１〜ＯＵＴ４のうち、いずれか２つ以上の配線がＨｉｇｈ（＝５Ｖ）になったときに出力配線ＯＵＴへＨｉｇｈ（＝５Ｖ）を出力し、出力配線ＯＵＴ１〜ＯＵＴ４の全てがＬｏｗ（＝０Ｖ）であるか、いずれか一つのみがＨｉｇｈ（＝５Ｖ）の時には出力配線ＯＵＴへＬｏｗ（＝０Ｖ）を出力する回路である。このように構成すると、配線ＲＳＴがＬｏｗ（＝−４Ｖ）になってから出力配線ＯＵＴがＨｉｇｈ（＝５Ｖ）に反転するまでの時間は第１辺の受光センサー群から第４辺の受光センサー群のうち、２番目に光の照射量が大きい辺の光照射量に反比例することになる。本実施例ではこのような多数決回路３７０を搭載し、各辺の照度検出結果のうち、最も照度の高い結果を除外することでその辺に外環境光より強いスポット光があたった時に誤動作することを防止している。また、もっとも照度の低い結果、及び照度が２番目に低い結果も除外されるので、例えば指などの影が４辺のうち２辺にかかっても正しい結果が得られるのである。

図１５は本実施例における出力配線ＯＵＴからの出力に基づく外部光の検出照度とバックライト輝度の設定例である。外部照度がごく低いうちはバックライト輝度を緩やかに変化させ、徐々に変化を急にして外部照度５００ルクスで輝度変化を最大にしてその後、また緩やかに変化させるＳ字曲線に設定され、１５００ルクス以上では最大輝度を保つように設定している。電子機器の特性に応じてこの曲線は自由に設定してよいし、輝度の明滅を防ぐため一定期間の平均値で緩やかに変化させてもよいし、輝度と照度の関係にヒステリシスを持たせても良い。また、待機時と操作時など、電子機器の操作状態等に応じて曲線を変化させても良い。

このように、本実施例では受光開口部を表示領域とごく近接させているにも関わらず、コモン反転駆動法を用いても誤動作せず、光検出の精度が高いために常に最適な輝度に表示装置を設定でき、視認性が向上すると共に消費電力低減に寄与する。また、１辺〜２辺が指で覆われたり、スポット光が１箇所にあたったりしても外環境光を正確に測定し、バックライト輝度を常に最適に保つことができる。

［第２の実施の形態］
図１６は第２の実施例に係る第１辺受光センサー群の一つである第ｎの第１辺光センサー３５１−ｎの平面拡大図であって、第１の実施例の図８に対応する図である。凡例は図５と同様である。以下、図１６を図８との相違点を中心に説明する。

図１６では図８と相違して、走査線２０１−ｎは遮光電極６１１−ｎと平面的に重なる領域ではコンタクトホールを介してアルミ・ネオジウム合金薄膜（ＡｌＮｄ）で形成された配線で構成され、走査線２０１−ｎと遮光電極６１１−ｎとの間にはモリブデン薄膜（Ｍｏ）で構成される共通電位枝配線６１８−ｎが形成される。共通電位枝配線６１８−ｎは共通電位配線３３５とコンタクトホールを介して接続され、共通電位（ＣＯＭ）を与えられる。その他の点において、図１６は図８と相違ないので同じ記号を付与することで説明は省略する。

図１７は第２の実施例に係る第２辺受光センサー群の一つである第ｎの第２辺光センサー３５２−ｎの平面拡大図であって、第１の実施例の図１０に対応する図である。凡例は図５と同様である。以下、図１７を図１０との相違点を中心に説明する。

図１７では図１０と相違して、データ線２０２−ｎと遮光電極６２１（６２１−ｎ）とが平面的に重なる領域間にはモリブデン薄膜（Ｍｏ）で構成される共通電位枝配線６２８−ｎが形成される。共通電位枝配線６２８−ｎは共通電位配線３３５とコンタクトホールを介して接続され、共通電位（ＣＯＭ）を与えられる。その他の点において、図１７は図１０と相違ないので同じ記号を付与することで説明は省略する。

本実施例におけるアクティブマトリクス基板１０１、液晶表示装置９１０の構成は第１の実施例と同様であり、電子機器の構成、外光照度と輝度の設定なども第１の実施例であるので説明は省略する。

本実施例では第１の実施例と比較し、走査線２０１−ｎと遮光電極６１１−ｎが平面的に重なっている部分、およびデータ線２０２−ｎと遮光電極６２１−ｎが平面的に重なっている部分では共通電位配線３３５に繋がった共通電位枝配線６１８−ｎ，６２８−ｎが間に配置されているので、直接の交差容量を持たない。このため、走査線２０１−ｎ、データ線２０２−ｎの電位が変化した時、すなわち走査線２０１−ｎが走査線駆動回路３０１で選択されたタイミングやデータ線２０２−ｎにデータ線駆動回路３０２あるいはプリチャージ回路３０３によって異なる電位（画像）に書き込みをされた際にも遮光電極６１１−ｎおよび遮光電極６２１−ｎの電位が変動しにくい。遮光電極６１１−ｎおよび遮光電極６２１−ｎの電位が変動すると配線ＳＥＮＳＥ１、配線ＳＥＮＳＥ２の電位も容量結合によって変動するので、本実施例は第１の実施例に比べ、さらに精度が高い照度測定が可能になるのである。また、間にはさむシールドのための配線を共通電位配線３３５に接続することで、新たにシールド用の電源を配線する必要がない。共通電位配線３３５は画質維持のためにもともと低インピーダンスで配置されているので、シールド電位として使用するには極めて有効である。共通電位配線３３５は反転駆動されるので遮光電極へのノイズになるという問題点があるが、本実施例では第１の実施例で述べたのと同様の駆動を行っているために共通電位配線との容量結合による電位変動での精度低下がない。一方で、本実施例は共通電位配線３３５の容量が増大してしまうため、消費電力が増大する等の問題がある。第１の実施例の構成と第２の実施例の構成のどちらを選択するかは以上のメリット・デメリットを勘案した上で電子機器の使用用途等に応じて選択すればよい。

なお、本実施例では第ｎの第１辺光センサー３５１−ｎ、第ｎの第２辺光センサー３５２−ｎに重なる遮光電極に関してのみ対策を行ったが、必要に応じ同様の対策を第ｎの第３辺光センサー３５３−ｎ、第ｎの第４辺光センサー３５４−ｎにも講じればよい。

［第２の実施の形態］
図１８は第３の実施例に係るアクティブマトリクス基板１０２のブロック図であり、以下、第１の実施例の図２に示したアクティブマトリクス基板１０１との差異を説明し、第１の実施例の図２と同じ構成であるものについては同一の記号を付与することで説明は省略する。本実施例では第１の実施例における第１辺光センサー３５１−１〜３５１−４８０にかわって光センサーとしての第１辺光センサー３５１'−１〜３５１'−４８０が、第２辺光センサー３５２−１〜３５２−１９２０にかわって光センサーとしての第２辺光センサー３５２'−１〜３５２'−１９２０が、第３辺光センサー３５３−１〜３５３−４８０にかわって光センサーとしての第３辺光センサー３５３'−１〜３５３'−４８０が、第４辺光センサー３５４−１〜３５４−１９２０にかわって光センサーとしての第４辺光センサー３５４'−１〜３５４'−１９２０が、それぞれ光センサー３５１'，３５２'，３５３'，３５４'として配置されている。また、第１の検出回路３６０−１〜第４の検出回路３６０−４にかわって検出回路３６１が配置される。

第１辺光センサー３５１'−１〜３５１'−４８０のうち、第１の第１辺受光開口部９９１−１〜第３の第１辺受光開口部９９１−３と重なるもの（第１辺受光センサー群）は配線ＳＥＮＳＥ（ＳＥＮＳＥＰ）と、いずれとも重ならないもの（第１辺遮光センサー群）は配線ＳＥＮＳＥ（ＳＥＮＳＥＤ）と、それぞれ接続される。同様に第２辺光センサー３５２'−１〜３５２'−１９２０のうち、第１の第２辺受光開口部９９２−１〜第４の第２辺受光開口部９９２−４と重なるもの（第２辺受光センサー群）は配線ＳＥＮＳＥＰと、いずれとも重ならないもの（第２辺遮光センサー群）は配線ＳＥＮＳＥＤと、第３辺光センサー３５３'−１〜３５３'−４８０のうち、第１の第３辺受光開口部９９３−１〜第３の第３辺受光開口部９９３−３と重なるもの（第３辺受光センサー群）は配線ＳＥＮＳＥＰと、いずれとも重ならないもの（第３辺遮光センサー群）は配線ＳＥＮＳＥＤと、第４辺光センサー３５４'−１〜３５４'−１９２０のうち、第１の第４辺受光開口部９９４−１〜第４の第４辺受光開口部９９４−４と重なるもの（第４辺受光センサー群）は配線ＳＥＮＳＥＰと、いずれとも重ならないもの（第４辺遮光センサー群）は配線ＳＥＮＳＥＤと、それぞれ接続される。配線ＳＥＮＳＥＤと配線ＳＥＮＳＥＰは検出回路３６１に接続され、検出回路３６１の出力配線ＯＵＴは信号入力端子３２０を通じて外部へ接続される。

図１９は第３の実施例に係る第１辺受光センサー群の一つである第ｎの第１辺光センサー３５１'−ｎの平面拡大図であって、第１の実施例の図８に対応する図である。凡例は図５と同様である。以下、図１９を図８との相違点を中心に説明する。

図１９の第ｎの第１辺光センサー３５１'−ｎはアノード領域６１０Ｐ'（６１０Ｐ'−ｎ）、真性領域６１０Ｉ'（６１０Ｉ'−ｎ）、カソード領域６１０Ｎ'（６１０Ｎ'−ｎ）によって構成されるラテラル型ＰＩＮダイオードであり、これらはそれぞれ第１の実施例の図８で説明したアノード領域６１０Ｐ−ｎ、真性領域６１０Ｉ−ｎ、カソード領域６１０Ｎ−ｎと同一の構成であるので説明は省略する。アノード領域６１０Ｐ'−ｎはコンタクトホールを介してアノード電極６１５'（６１５'−ｎ）に接続され、アノード電極６１５'−ｎは配線ＳＥＮＳＥＰに接続される。カソード領域６１０Ｎ'−ｎ、遮光電極６１１'（６１１'−ｎ）、透明シールド電極６１２'として透明シールド電極６１２'−ｎはそれぞれコンタクトホールを介して共通電位配線３３５に接続され、共通電位（ＣＯＭ）を与えられる。その他の点において、図１９は図８と相違ないので同じ記号を付与することで説明は省略する。

第１辺遮光センサー群の一つである第ｎ'の第１辺光センサー３５１'−ｎ'については、第１の第１辺受光開口部９９１−１〜第３の第１辺受光開口部９９１−３のいずれとも重ならないこと、アノード電極６１５'（６１５'−ｎ'）は配線ＳＥＮＳＥＤに接続されることを除いて図１９の説明と同様であるので省略する。

図２０は第３の実施例に係る第２辺受光センサー群の一つである第ｍの第２辺光センサー３５２'−ｍの平面拡大図であって、第１の実施例の図１０に対応する図である。凡例は図５と同様である。以下、図２０を図１０との相違点を中心に説明する。

図２０の第ｍの第２辺光センサー３５２'−ｍはアノード領域６２０Ｐ'（６２０Ｐ'−ｍ）、真性領域６２０Ｉ'（６２０Ｉ'−ｍ）、カソード領域６２０Ｎ'（６２０Ｎ'−ｍ）によって構成されるラテラル型ＰＩＮダイオードであり、これらはそれぞれ第１の実施例の図１０で説明したアノード領域６２０Ｐ−ｍ、真性領域６２０Ｉ−ｍ、カソード領域６２０Ｎ−ｍと同一の構成であるので説明は省略する。アノード領域６２０Ｐ'−ｍはコンタクトホールを介してアノード電極６２５'（６２５'−ｍ）に接続され、アノード電極６２５'−ｍは配線ＳＥＮＳＥＰに接続される。カソード領域６２０Ｎ'−ｍ、透明シールド電極６２２'（６２２'−ｎ）、遮光電極６２１'（６２１'−ｎ）はそれぞれコンタクトホールを介して共通電位配線３３５に接続され、共通電位（ＣＯＭ）を与えられる。その他の点において、図２０は図１０と相違ないので同じ記号を付与することで説明は省略する。

第２辺遮光センサー群の一つである第ｎ'の第２辺光センサー３５２'−ｎ'については、第１の第２辺受光開口部９９２−１〜第４の第２辺受光開口部９９２−４のいずれとも重ならないこと、アノード電極６２５'（６２５'−ｎ'）は配線ＳＥＮＳＥＤに接続されることを除いて図１９の説明と同様であるので省略する。

第ｎの第３辺光センサー３５３'−ｎは第ｎの第１辺光センサー３５１'−ｎと比較し、容量線２０３−ｎ−１と容量線２０３−ｎの間に位置し、図２０に示したレイアウトが１８０度回転している他は同様であるので説明は省略する。また、第ｎの第４辺光センサー３５４'−ｎは第ｎの第２辺光センサー３５２'−ｎと比較し、図２０に示したレイアウトが１８０度回転している他は同様であるので説明は省略する。

図２１は検出回路３６１の回路図である。配線ＳＭＰ１、配線ＳＭＰ２、配線ＲＳＴ、配線ＶＣＨＧ、配線ＶＳＬ、配線ＶＳＨは信号入力端子３２０と接続され、外部電源回路７８４より適切な電位・信号を供給される。ここで配線ＶＣＨＧは電位ＶＶＣＨＧ（＝−２．０Ｖ）、配線ＶＳＬは電位ＶＶＳＬ（＝０．０Ｖ）、配線ＶＳＨは電位ＶＶＳＨ（＝５．０Ｖ）を供給される。なお、ここで配線ＶＳＬの電位ＶＶＳＬは液晶表示装置９１０のＧＮＤである。出力配線ＯＵＴｎは信号入力端子３２０と接続され、外部回路へ出力される。

配線ＳＥＮＳＥＤは第５のスイッチＳＷ５の一端に、配線ＳＥＮＳＥＰは第６のスイッチＳＷ６の一端に、それぞれ接続される。第５のスイッチＳＷ５及び第６のスイッチＳＷ６の他端はともにノードＳＩＮ'に接続される。ここで第５のスイッチＳＷ５〜第６のスイッチＳＷ６はＣＭＯＳ伝送ゲートで構成される。第５のスイッチＳＷ５を構成するｎチャネル型トランジスターのゲート電極は配線ＳＭＰ１に接続され、ｐチャネル型トランジスターのゲート電極はインバーター回路ＩＮＶ５の出力端子に接続される。インバーター回路ＩＮＶ５の入力端子は配線ＳＭＰ１に接続される。また第６のスイッチＳＷ６を構成するｎチャネル型トランジスターのゲート電極は配線ＳＭＰ２に接続され、ｐチャネル型トランジスターのゲート電極はインバーター回路ＩＮＶ６の出力端子に接続される。インバーター回路ＩＮＶ６の入力端子は配線ＳＭＰ２に接続される。

また、ノードＳＩＮ'は第３のコンデンサーＣ３の一端と初期化トランジスターＮＣ'のドレイン電極に接続され、第３のコンデンサーＣ３の他端はノードＡ'に接続される。初期化トランジスターＮＣ'のソース電極は配線ＶＣＨＧに接続され、電位ＶＶＣＨＧ（＝−２．０Ｖ）電源を供給される。初期化トランジスターＮＣ'のゲート電極は配線ＲＳＴに接続される。ノードＡ'はさらに第６のＮ型トランジスターＮ'１のゲート電極と第６のＰ型トランジスターＰ'１のゲート電極とリセットトランジスターＮＲ'のドレイン電極に接続され、さらに第４のコンデンサーＣ４の一端に接続される。第４のコンデンサーＣ４の他端は配線ＲＳＴに接続される。

第６のＮ型トランジスターＮ'１のドレイン電極と第６のＰ型トランジスターＰ'１のドレイン電極とリセットトランジスターＮＲ'のソース電極はノードＢ'に接続され、ノードＢ'はさらに第７のＮ型トランジスターＮ'２のゲート電極と第７のＰ型トランジスターＰ'２のゲート電極に接続される。第７のＮ型トランジスターＮ'２のドレイン電極と第７のＰ型トランジスターＰ'２のドレイン電極はノードＣ'に接続され、ノードＣ'はさらに第８のＮ型トランジスターＮ'３のゲート電極と第８のＰ型トランジスターＰ'３のゲート電極に接続される。第８のＮ型トランジスターＮ'３のドレイン電極と第８のＰ型トランジスターＰ'３のドレイン電極はノードＤ'に接続され、ノードＤ'はさらに第９のＮ型トランジスターＮ'４のゲート電極と第９のＰ型トランジスターＰ'４のゲート電極に接続される。第９のＮ型トランジスターＮ'４のドレイン電極と第９のＰ型トランジスターＰ'４のドレイン電極は出力配線ＯＵＴに接続され、出力配線ＯＵＴはさらに第１０のＮ型トランジスターＮ'５のドレイン電極にも接続される。第１０のＮ型トランジスターＮ'５のゲート電極と第１０のＰ型トランジスターＰ'５のゲート電極は配線ＲＳＴに接続され、第１０のＰ型トランジスターＰ'５のドレイン電極は第９のＰ型トランジスターＰ'４のソース電極に接続される。第６のＮ型トランジスターＮ'１〜第１０のＮ型トランジスターＮ'５のソース電極は配線ＶＳＬに接続され、電位ＶＶＳＬ（＝０Ｖ）を供給されてなる。また第６のＰ型トランジスターＰ'１〜第８のＰ型トランジスターＰ'３及び第１０のＰ型トランジスターＰ'５のソース電極は配線ＶＳＨに接続され、電位ＶＶＳＨ（＝＋５Ｖ）を供給されてなる。また、インバーター回路ＩＮＶ５及びインバーター回路ＩＮＶ６には＋９Ｖと−４Ｖの電源が供給される。

ここで本実施例では第６のＮ型トランジスターＮ'１のチャネル幅は１０μｍであり、第７のＮ型トランジスターＮ'２のチャネル幅は３５μｍであり、第８のＮ型トランジスターＮ'３のチャネル幅は１００μｍであり、第９のＮ型トランジスターＮ'４のチャネル幅は１５０μｍであり、第１０のＮ型トランジスターＮ'５のチャネル幅は１５０μｍであり、第６のＰ型トランジスターＰ'１のチャネル幅は１０μｍであり、第７のＰ型トランジスターＰ'２のチャネル幅は３５μｍであり、第８のＰ型トランジスターＰ'３のチャネル幅は１００μｍであり、第９のＰ型トランジスターＰ'４のチャネル幅は３００μｍであり、第１０のＰ型トランジスターＰ'５のチャネル幅は３００μｍであり、リセットトランジスターＮＲ'のチャネル幅は１０μｍであり、初期化トランジスターＮＣ'のチャネル幅は１５０μｍであり、第５のスイッチＳＷ５〜第６のスイッチＳＷ６を構成するＮ型トランジスター及びＰ型トランジスターのチャネル幅は１００μｍであり、インバーター回路ＩＮＶ５及びインバーター回路ＩＮＶ６を構成するＮ型トランジスター及びＰ型トランジスターのチャネル幅は５０μｍであり、これら全てのＮ型トランジスターのチャネル長は８μｍであり、これら全てのＰ型トランジスターのチャネル長は６μｍであり、全てのＮ型トランジスターの移動度は８０ｃｍ²／Ｖｓｅｃであり、全てのＰ型トランジスターの移動度は６０ｃｍ²／Ｖｓｅｃであり、全てのＮ型トランジスターの閾値電圧（Ｖｔｈ）は＋１．０Ｖであり、全てのＰ型トランジスターの閾値電圧（Ｖｔｈ）は−１．０Ｖであり、第３のコンデンサーＣ３の容量は１ｐＦであり、第４のコンデンサーＣ４の容量は３８ｆＦである。

次に図２２は本実施例のタイミングチャートである。図の見易さを優先して縦横軸のスケールは一定でない。共通電位配線３３５、走査線２０１−１、走査線２０１−２、配線ＲＳＴについては第１の実施例において図１２で説明したとおりであるので説明は省略する。配線ＳＭＰ１は共通電位配線３３５がＬｏｗ（＝０Ｖ）の時に１３．８μ秒選択され、周期６９．２μ秒である。配線ＳＭＰ２は同じく共通電位配線３３５がＬｏｗの時に、配線ＳＭＰ１に引き続き１３．８μ秒選択される。配線ＳＭＰ１、配線ＳＭＰ２は選択時、すなわち電位がＨｉｇｈの時に＋９Ｖであって非選択時、すなわち電位がＬｏｗの時に−４Ｖである信号である。

このように回路を構成すると、共通電位配線３３５がＬｏｗ（＝０Ｖ）の期間ではまず配線ＳＭＰ１が選択され、配線ＳＥＮＳＥＤがノードＳＩＮ'と接続され、同時にノードＡ'とノードＢ'がリセットトランジスターＮＲ'によって短絡され、２．５Ｖに充電される。この間は出力配線ＯＵＴへの出力は必ずＬｏｗ（＝０Ｖ）である。次に１３．８μ秒後に配線ＳＭＰ１が非選択になると同時に配線ＳＭＰ２が選択され、配線ＳＥＮＳＥＰがノードＳＩＮ'と接続され、ノードＡ'とノードＢ'が電気的に分離されると同時に第４のコンデンサーＣ４によってノードＡ'の電位は２．０Ｖに低下する。この後、第５のスイッチＳＷ５を通じてノードＳＩＮ'の電位は配線ＳＥＮＳＥＤの電位から配線ＳＥＮＳＥＰに向けて変動し、容量結合によってノードＡ'の電位も変動する。すなわち、配線ＳＭＰ２が非選択になる直前では、ノードＡの電位は「２．０Ｖ」＋「配線ＳＥＮＳＥＰの電位」−「配線ＳＥＮＳＥＤの電位」となり、これが２．５Ｖを超えると検出回路３６１は出力配線ＯＵＴへＨｉｇｈを出力する。配線ＳＥＮＳＥＤの電位は第１辺の遮光センサー群から第４辺の遮光センサー群に流れる熱電流に比例した傾きで変化し、配線ＳＥＮＳＥＰの電位は第１辺の受光センサー群から第４辺の受光センサー群に流れる「熱電流」＋「光電流Ｉｐｈｏｔｏ」に比例した傾きで変化するから、配線ＳＥＮＳＥＰと配線ＳＥＮＳＥＤの電位差は光電流Ｉｐｈｏｔｏに比例した傾きで変化する。ここから、第１の実施例と同じように、配線ＲＳＴが非選択になってから出力配線ＯＵＴが最初にＨｉｇｈになるまでの期間は外光照度の逆数と比例することになるのである。

次に共通電位配線３３５がＨｉｇｈ（＝５Ｖ）に反転する前に配線ＳＭＰ１、配線ＳＭＰ２はともに非選択となり、共通電位配線３３５がＨｉｇｈ（＝５Ｖ）である期間は選択されることは無い。図１２のチャートとして、配線ＳＥＮＳＥＤ、配線ＳＥＮＳＥＰに示すように配線ＳＥＮＳＥＤ、配線ＳＥＮＳＥＰは共通電位配線３３５がＨｉｇｈ（＝５Ｖ）に反転すると、容量結合で電位が約５Ｖ上昇する。しかし、同じく図１２に示すように、この期間は第５のスイッチＳＷ５及び第６のスイッチＳＷ６が閉じているので、ノードＳＩＮ'の電位は影響を受けない。従って、第１の実施例と同様に共通電位配線３３５の反転の影響を受けずに高精度な検出が可能である。

本実施例の検出回路３６１の構成は第１の実施例の検出回路３６０の構成に比べ、回路内のノードＡがフローティングになる期間が短く、比較的ノイズに強い利点がある。一方、第５のスイッチＳＷ５と第６のスイッチＳＷ６のスイッチングノイズの影響を受けやすく、精度において劣る場合がある。どちらの構成をとるかは両者の利点を勘案して選択すればよい。いずれの構成においてもリセット動作を終える（実施例でいうと配線ＲＳＴの電位がＬｏｗに戻る）タイミングでの共通電位（ＣＯＭ）と、検出回路３６１が動作する（実施例でいうと配線ＳＭＰ、配線ＳＭＰ１、配線ＳＭＰ２がＨｉｇｈになる）期間での共通電位（ＣＯＭ）が一致していることが肝要であって、そのような構成となっている回路であれば、本明細書で事例としてあげた回路以外の既知のあらゆる回路で検出回路３６１は構成してよい。

本実施例における液晶表示装置は図１に示した第１の実施例での液晶表示装置９１０とアクティブマトリクス基板１０１をアクティブマトリクス基板１０２置き換える以外は相違ないので説明は省略する。また、電子機器の構成、外光照度と輝度の設定なども第１の実施例であるので説明は省略する。

本実施例では光センサーに接続する電源は共通電位配線３３５の共通電位（ＣＯＭ）を使用している。本実施例では遮光電極・透明電極も共通電位配線３３５に接続されるため、光センサーはほとんど完全に共通電位配線３３５の共通電位（ＣＯＭ）に結合され、配線ＳＥＮＳＥＰおよび配線ＳＥＮＳＥＤは共通電位配線３３５と同じ周期・位相で概略同じ電位で振幅されることになる。このため、共通電位配線３３５の極性によってダイオードに印加されるバイアスはほぼ変化しない。また、第１の実施例に比べ、配線数が大幅に削減できるので、液晶表示装置の外形寸法を小さくすることができる。一方で、検出回路３６１の電源電位はＤＣ電位でよいから、走査線駆動回路３０１やデータ線駆動回路３０２の電源電位と共用することができ、供給する電源数をいたずらに増加させることがない。なお、共通電位配線３３５の電位変動やノイズ増大によって画質等への懸念がある場合は他の電源電位を光センサーへ供給するような構成としてももちろん差し支えない。

また、本実施例では全辺の配線ＳＥＮＳＥＰと配線ＳＥＮＳＥＤを接続し、一つの検出回路３６１と接続したが、第１の実施例のように各辺で配線ＳＥＮＳＥＰと配線ＳＥＮＳＥＤを分離して各辺に検出回路３６１−１〜３６１−４を配置し、その出力を第１の実施例で示した多数決回路３７０で判定するようにしてもよい。また逆に、第１の実施例での第ｎの検出回路３６０−ｎを一つとして、各辺の配線を短絡してもよい。本実施例のように各辺を短絡して検出回路を一つとすれば回路規模が大きく削減でき、液晶表示装置９１０の外形を小さくできる。一方で、検出できる外光照度は各辺の外光照度の平均になるので、指などで大きく外光をさえぎった場合は外光照度を実際より暗く検出してしまう。どちらを選択するかは電子機器の構成、操作方法、液晶表示装置のサイズなどで決めれば良い。

また、本明細書の各実施例では表示領域３１０の４辺に光センサーを配置したが、外形等の制限がある場合は３辺もしくはそれ以下としてもよいのはもちろんである。

本発明は実施例の形態に限定されるものではなく、ＴＮモードではなく垂直配向モード（ＶＡモード）、横電界を利用したＩＰＳモード、フリンジ電界を利用したＦＦＳモードなどの液晶表示装置に利用しても構わない。また、全透過型のみならず全反射型、反射透過兼用型であっても構わない。また、液晶表示装置ではなく、有機ＥＬディスプレイ、フィールドエミッション型ディスプレイに用いても良いし、液晶表示装置以外の半導体装置に用いても良い。

また、本実施例で示したような外光にあわせた表示輝度の制御だけでなく、表示装置の輝度や色度を測定してこれをフィードバックし、ムラや経年変化のない表示装置に用いても構わない。

本発明の実施例に係る液晶表示装置９１０の斜視図。 本発明の第１および第２の実施例に係るアクティブマトリクス基板１０１の構成図。 本発明の実施例に係るアクティブマトリクス基板１０１の画素回路図。 本発明の電子機器の実施例を示すブロック図。 本発明の実施例に係るアクティブマトリクス基板１０１の画素部の平面図。 図５Ａ−Ａ'に沿った断面図。 図５Ｂ−Ｂ'に沿った断面図。 本発明の第１の実施例に係る第１辺受光センサー群の一つである第ｎの第１辺光センサー３５１−ｎの平面拡大図。 図８Ｃ−Ｃ'に沿った断面図。 本発明の第１の実施例に係る第２辺受光センサー群の一つである第ｎの第２辺光センサー３５２−ｎの平面拡大図。 本発明の実施例に係る第ｎの検出回路３６０−ｎの回路図。 本発明の実施例に係るタイミングチャート。 本発明の別実施例に係る第ｎの検出回路３６０'−ｎの回路図。 本発明の実施例に係る多数決回路３７０の回路図。 本発明の実施例に係る外部光の検出照度とバックライト輝度の設定図。 本発明の第２の実施例に係る第１辺受光センサー群の一つである第ｎの第１辺光センサー３５１−ｎの平面拡大図。 本発明の第２の実施例に係る第２辺受光センサー群の一つである第ｎの第２辺光センサー３５２−ｎの平面拡大図。 本発明の第３の実施例に係るアクティブマトリクス基板１０２の構成図。 本発明の第３の実施例に係る第１辺受光センサー群の一つである第ｎの第１辺光センサー３５１'−ｎの平面拡大図。 本発明の第３の実施例に係る第２辺受光センサー群の一つである第ｎの第２辺光センサー３５２'−ｎの平面拡大図。 本発明の第３の実施例に係る検出回路３６１の回路図。 本発明の第３の実施例に係るタイミングチャート。

符号の説明

１０１，１０２…アクティブマトリクス基板、２０１，２０１−１〜２０１−４８０…走査線、２０２，２０２−１〜２０２−１９２０…データ線、２０３，２０３−１〜２０３−４８０…容量線、３０１…走査線駆動回路、３０２…データ線駆動回路、３０３…プリチャージ回路、３１０…表示領域、３２０…信号入力端子、３３０…対向導通部、３３５…共通電位配線、３５１，３５１'，３５２，３５２'，３５３，３５３'，３５４，３５４'…光センサー、３５１−１〜３５１−４８０，３５１'−１〜３５１'−４８０…光センサーとしての第１辺光センサー、３５２−１〜３５２−１９２０，３５２'−１〜３５２'−１９２０…光センサーとしての第２辺光センサー、３５３−１〜３５３−４８０，３５３'−１〜３５３'−４８０…光センサーとしての第３辺光センサー、３５４−１〜３５４−１９２０，３５４'−１〜３５４'−１９２０…光センサーとしての第４辺光センサー、３６０，３６０'，３６１…検出回路、３７０…多数決回路、４０１…画素スイッチング素子、４０２…画素電極、４０３…補助容量コンデンサー、６０２…シリコンアイランド、６０３…ソース電極、６０４…ドレイン電極、６１０Ｐ，６１０Ｐ'，６２０Ｐ，６２０Ｐ'…アノード領域、６１０Ｎ，６１０Ｎ'，６２０Ｎ，６２０Ｎ'…カソード領域、６１０Ｉ，６１０Ｉ'，６２０Ｉ，６２０Ｉ'…真性領域、６１１，６１１'，６２１，６２１'…遮光電極、６１２，６２２，６２２'…透明シールド電極、６１５，６１５'，６２５，６２５'…アノード電極、６１６，６２６…カソード電極、６１７，６２７…ＢＴ電極、７８０…映像処理回路、７８１…中央演算回路、７８２…外部Ｉ／Ｆ回路、７８４…外部電源回路、７８５…参照テーブル、７８３…入出力機器、９１０…液晶表示装置、９１２…対向基板、９２１…張り出し部、９２２…ネマティック相液晶材料、９２３…シール材、９２４…上偏光板、９２５…下偏光板、９２６…バックライトユニット、９２７…導光板、９２８…可撓性基板としてのＦＰＣ、９２９…コネクタ、９３０…共通電極としての対向電極、９４０…ブラックマトリクス、９９１−１〜９９１−３…第１の第１辺受光開口部〜第３の第１辺受光開口部、９９２−１〜９９２−４…第１の第２辺受光開口部〜第４の第２辺受光開口部、９９３−１〜９９３−３…第１の第３辺受光開口部〜第３の第３辺受光開口部、９９４−１〜９９４−４…第１の第４辺受光開口部〜第４の第４辺受光開口部、ＳＥＮＳＥ，ＶＳＨ，ＶＳＬ，ＶＤＢＴ，ＶＣＨＧ…配線。

Claims (11)

1. 表示用のアクティブマトリクス回路と、
   前記アクティブマトリクス回路に接続され駆動信号を伝達する複数のバスラインと、前記複数のバスラインに駆動信号を出力する駆動回路を基板上に備えた表示装置であって、
   前記基板上に光センサーを備え、
   前記光センサーは、前記複数のバスラインで区切られた複数のサブ領域に配置され、
   前記複数のサブ領域は前記アクティブマトリクス回路と前記駆動回路の間に配置され、
   前記表示装置は、
   前記アクティブマトリクス回路に接続される複数の画素電極と、
   第１の電位と前記第１の電位よりも低い第２の電位の間で反転駆動される共通電極と、
   前記複数の画素電極と前記共通電極の間に印加される電界により配向状態が変化する液晶素子と、
   前記光センサーに接続されたセンサー配線と、
   前記アクティブマトリクス回路の外周部の互いに異なる辺に配置された前記複数のサブ領域における前記光センサーの電位もしくは電流をそれぞれ検出する複数の検出回路と、
   前記複数の検出回路による検出結果のうち、少なくとも２つの検出結果が変化した場合に出力を変化させる多数決回路と、
   をさらに備え、
   前記複数の検出回路は、同じタイミングであって前記共通電極が前記第１の電位又は前記第２の電位のいずれか一方のタイミングで、前記センサー配線の電位もしくは電流を検出する
   表示装置。
2. 前記光センサーと平面的に重なる領域に配置され、バックライトを遮光するための複数の遮光電極で形成される第１の電極と、前記バスラインと平面的に重なる領域に配置され、前記共通電極と接続される第２の電極と、をさらに備える
   請求項１に記載の表示装置。
3. 前記第１の電極は、前記第２の電極の電位固定先として用いられる
   請求項２に記載の表示装置。
   
4. 前記複数の遮光電極間のギャップには、前記バスライン又は前記第２の電極が配置される
   請求項２又は３に記載の表示装置。
5. 前記複数の検出回路は、前記センサー配線の電位を初期状態に戻すリセット動作を繰り返し行い、
   前記リセット動作は、前記共通電極が前記第１の電位又は前記第２の電位のいずれか他方のタイミングに行われる
   請求項１〜４のいずれか１項に記載の表示装置。
6. 前記センサー配線は、前記共通電極と同じタイミングで電位が変動する
   請求項１〜５のいずれか１項に記載の表示装置。
7. 前記センサー配線は、前記共通電極と短絡されている
   請求項１〜６のいずれか１項に記載の表示装置。
8. 前記センサー配線は、前記共通電極が前記第１の電位又は前記第２の電位のいずれか他方の期間中に、外部から電位を供給される電源配線に接続され、一方の期間にフローティング状態になる
   請求項１〜７のいずれか１項に記載の表示装置。
9. 前記光センサーは、薄膜ポリシリコンを用いたＰＩＮ接合ダイオードもしくはＰＮ接合ダイオードであり、
   前記駆動回路は、薄膜ポリシリコンを用いたトランジスターにより構成されてなる
   請求項１〜８のいずれか１項に記載の表示装置。
10. 請求項１〜９のいずれか１項に記載の表示装置を備えた電子機器。
11. 前記表示装置に重ねて配置されるタッチパネルをさらに備えた
    請求項１０に記載の電子機器。