JP5239970B2 - リーク電流算出プログラム、リーク電流算出装置及びリーク電流算出方法 - Google Patents
リーク電流算出プログラム、リーク電流算出装置及びリーク電流算出方法 Download PDFInfo
- Publication number
- JP5239970B2 JP5239970B2 JP2009065123A JP2009065123A JP5239970B2 JP 5239970 B2 JP5239970 B2 JP 5239970B2 JP 2009065123 A JP2009065123 A JP 2009065123A JP 2009065123 A JP2009065123 A JP 2009065123A JP 5239970 B2 JP5239970 B2 JP 5239970B2
- Authority
- JP
- Japan
- Prior art keywords
- partial circuit
- information
- circuit group
- partial
- leakage current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004364 calculation method Methods 0.000 title claims description 135
- 238000000034 method Methods 0.000 claims description 71
- 238000004886 process control Methods 0.000 claims description 8
- 238000010187 selection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 25
- 239000000284 extract Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 238000000342 Monte Carlo simulation Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002922 simulated annealing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000008571 general function Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
110 入力部
120 出力部
130 記憶部
131 部分回路情報記憶部
132 部分回路群情報記憶部
133 選択基準値情報記憶部
140 制御部
141 部分回路情報取得部
142 部分回路群情報生成部
143 リーク差分値算出部
144 選択基準値算出部
145 部分回路群選択部
146 入力信号パターン限定部
147 部分回路情報更新部
148 処理制御部
149 最大リーク電流値算出部
400 コンピュータ
410 入力部
420 出力部
430 HDD(Hard Disk Drive)
431 リーク電流算出プログラム
432 リーク電流算出用データ
440 RAM(Random Access Memory)
441 リーク電流算出プロセス
450 CPU(Central Processing Unit)
500 バス
Claims (5)
- 集積回路におけるリーク電流値を算出するリーク電流算出プログラムであって、
前記集積回路を構成する部分回路ごとに、入力信号のパターンと、当該入力信号のパターンに対して発生するリーク電流値とを対応付けた部分回路情報を取得する取得手順と、
前記取得手順によって取得された部分回路ごとの部分回路情報に基づいて、互いに接続された前記部分回路である部分回路群ごとに、当該部分回路群に含まれる部分回路と、入力信号のパターンと、当該入力信号のパターンに対して発生するリーク電流値とを対応付けた部分回路群情報を生成する生成手順と、
各前記部分回路群に含まれる全部分回路のリーク電流値の最大値どうしを合計して得られる仮リーク最大値と、前記部分回路群ごとの部分回路群情報に含まれるリーク電流値の最大値との差分であるリーク差分値を、前記部分回路群ごとに算出するリーク差分値算出手順と、
前記リーク差分値算出手順によって算出されたリーク差分値に基づいて、前記部分回路群から1の部分回路群を選択する選択手順と、
前記選択手順によって選択された1の部分回路群の部分回路群情報に含まれる入力信号のパターンを、上位のリーク電流値に対応する入力信号のパターンに限定する限定手順と、
前記限定手順によって入力信号のパターンが限定された前記1の部分回路群の部分回路群情報を、前記部分回路ごとの部分回路情報に追加すると共に、前記1の部分回路群に含まれる部分回路の部分回路情報を、前記部分回路ごとの部分回路情報から削除することで、前記取得手順によって取得された部分回路情報を更新する更新手順と、
前記更新手順による処理回数が所定の回数に到達するまで、前記各手順に繰り返し処理を実行させる処理制御手順と、
前記更新手順による処理回数が所定の回数に到達したときに、前記更新手順によって更新された部分回路情報に含まれる部分回路ごとのリーク電流値の情報を用いて、前記集積回路の最大リーク電流値を算出する最大リーク電流算出手順と
をコンピュータに実行させることを特徴とするリーク電流算出プログラム。 - 前記生成手順は、一入力多出力のツリー状に互いに接続された部分回路である部分回路群の部分回路群情報を、他の部分回路群の部分回路群情報に優先して生成することを特徴とする請求項1に記載のリーク電流算出プログラム。
- 前記生成手順は、多入力一出力のツリー状に互いに接続された部分回路である部分回路群の部分回路群情報を、他の部分回路群の部分回路群情報に優先して生成することを特徴とする請求項1又は2に記載のリーク電流算出プログラム。
- 集積回路におけるリーク電流値を算出するリーク電流算出装置であって、
前記集積回路を構成する部分回路ごとに、入力信号のパターンと、当該入力信号のパターンに対して発生するリーク電流値とを対応付けた部分回路情報を取得する取得手段と、
前記取得手段によって取得された部分回路ごとの部分回路情報に基づいて、互いに接続された前記部分回路である部分回路群ごとに、当該部分回路群に含まれる部分回路と、入力信号のパターンと、当該入力信号のパターンに対して発生するリーク電流値とを対応付けた部分回路群情報を生成する生成手段と、
各前記部分回路群に含まれる全部分回路のリーク電流値の最大値どうしを合計して得られる仮リーク最大値と、前記部分回路群ごとの部分回路群情報に含まれるリーク電流値の最大値との差分であるリーク差分値を、前記部分回路群ごとに算出するリーク差分値算出手段と、
前記リーク差分値算出手段によって算出されたリーク差分値に基づいて、前記部分回路群から1の部分回路群を選択する選択手段と、
前記選択手段によって選択された1の部分回路群の部分回路群情報に含まれる入力信号のパターンを、上位のリーク電流値に対応する入力信号のパターンに限定する限定手段と、
前記限定手段によって入力信号のパターンが限定された前記1の部分回路群の部分回路群情報を、前記部分回路ごとの部分回路情報に追加すると共に、前記1の部分回路群に含まれる部分回路の部分回路情報を、前記部分回路ごとの部分回路情報から削除することで、前記取得手段によって取得された部分回路情報を更新する更新手段と、
前記更新手段による処理回数が所定の回数に到達するまで、前記各手段に繰り返し処理を実行させる処理制御手段と、
前記更新手段による処理回数が所定の回数に到達したときに、前記更新手段によって更新された部分回路情報に含まれる部分回路ごとのリーク電流値の情報を用いて、前記集積回路の最大リーク電流値を算出する最大リーク電流算出手段と
を備えたことを特徴とするリーク電流算出装置。 - コンピュータを用いて集積回路におけるリーク電流値を算出するリーク電流算出方法であって、
前記コンピュータが有するプロセッサが、前記集積回路を構成する部分回路ごとに、入力信号のパターンと、当該入力信号のパターンに対して発生するリーク電流値とを対応付けた部分回路情報を取得し前記コンピュータが備えるメモリに書き込む取得ステップと、
前記コンピュータが有するプロセッサが、前記取得ステップによって取得された部分回路ごとの部分回路情報に基づいて、互いに接続された前記部分回路である部分回路群ごとに、当該部分回路群に含まれる部分回路と、入力信号のパターンと、当該入力信号のパターンに対して発生するリーク電流値とを対応付けた部分回路群情報を生成し前記コンピュータが備えるメモリに書き込む生成ステップと、
前記コンピュータが有するプロセッサが、各前記部分回路群に含まれる全部分回路のリーク電流値の最大値どうしを合計して得られる仮リーク最大値と、前記部分回路群ごとの部分回路群情報に含まれるリーク電流値の最大値との差分であるリーク差分値を、前記部分回路群ごとに算出し前記コンピュータが備えるメモリに書き込むリーク差分値算出ステップと、
前記コンピュータが有するプロセッサが、前記リーク差分値算出ステップによって算出されたリーク差分値に基づいて、前記部分回路群から1の部分回路群を選択する選択ステップと、
前記コンピュータが有するプロセッサが、前記選択ステップによって選択された1の部分回路群の部分回路群情報に含まれる入力信号のパターンに対し、リーク電流値の最大値から降順に所定の個数分の対応する入力信号のパターンのみを取り出し前記コンピュータが備えるメモリに書き込む限定ステップと、
前記コンピュータが有するプロセッサが、前記限定ステップによって取り出された入力信号のパターンに対応する前記1の部分回路群の部分回路群情報を、前記部分回路ごとの部分回路情報に追加すると共に、前記1の部分回路群に含まれる部分回路の部分回路情報を、前記部分回路ごとの部分回路情報から削除することで、前記取得ステップによって取得された部分回路情報を更新し前記コンピュータが備えるメモリに書き込む更新ステップと、
前記コンピュータが有するプロセッサが、前記更新ステップによる処理回数が所定の回数に到達するまで、前記各ステップに繰り返し処理を実行させる処理制御ステップと、
前記更新ステップによる処理回数が所定の回数に到達したときに、前記更新ステップによって更新された部分回路情報に含まれる部分回路ごとのリーク電流値の情報を用いて、前記集積回路の最大リーク電流値を算出し前記コンピュータが備えるメモリに書き込む最大リーク電流算出ステップと
を含んだことを特徴とするリーク電流算出方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009065123A JP5239970B2 (ja) | 2009-03-17 | 2009-03-17 | リーク電流算出プログラム、リーク電流算出装置及びリーク電流算出方法 |
US12/720,033 US8407642B2 (en) | 2009-03-17 | 2010-03-09 | Leak current calculation apparatus and method for calculating leak current |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009065123A JP5239970B2 (ja) | 2009-03-17 | 2009-03-17 | リーク電流算出プログラム、リーク電流算出装置及びリーク電流算出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010218289A JP2010218289A (ja) | 2010-09-30 |
JP5239970B2 true JP5239970B2 (ja) | 2013-07-17 |
Family
ID=42736981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009065123A Expired - Fee Related JP5239970B2 (ja) | 2009-03-17 | 2009-03-17 | リーク電流算出プログラム、リーク電流算出装置及びリーク電流算出方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8407642B2 (ja) |
JP (1) | JP5239970B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8698505B2 (en) * | 2009-08-06 | 2014-04-15 | Yokogawa Electric Corporation | Measurement apparatus detecting consumption current of a display |
JP6108693B2 (ja) * | 2012-06-08 | 2017-04-05 | キヤノン株式会社 | パターン作成方法 |
CN111781418B (zh) * | 2020-06-22 | 2023-10-10 | 北京智芯微电子科技有限公司 | 低压配电网剩余电流监测方法、设备及系统 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3012015B2 (ja) * | 1991-03-18 | 2000-02-21 | 富士通株式会社 | 半導体集積回路の消費電流測定装置 |
FR2808626B1 (fr) * | 2000-05-04 | 2002-06-14 | Schneider Electric Ind Sa | Systeme de transport et de distribution d'energie electrique |
JP2002015022A (ja) * | 2000-06-28 | 2002-01-18 | Nec Microsystems Ltd | 消費電力計算装置、消費電力計算方法および消費電力計算プログラムを記録した記録媒体 |
JP2002215705A (ja) * | 2001-01-23 | 2002-08-02 | Toshiba Corp | 回路自動生成装置、回路自動生成方法及び回路自動生成プログラムを記録した記録媒体 |
US7137080B2 (en) * | 2003-08-22 | 2006-11-14 | International Business Machines Corporation | Method for determining and using leakage current sensitivities to optimize the design of an integrated circuit |
US7256621B2 (en) * | 2005-03-25 | 2007-08-14 | Fujitsu Limited | Keeper circuits having dynamic leakage compensation |
US7120046B1 (en) * | 2005-05-13 | 2006-10-10 | Micron Technology, Inc. | Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines |
JP4395800B2 (ja) * | 2007-09-18 | 2010-01-13 | 日本電気株式会社 | 電力管理システムおよび電力管理方法 |
-
2009
- 2009-03-17 JP JP2009065123A patent/JP5239970B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-09 US US12/720,033 patent/US8407642B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010218289A (ja) | 2010-09-30 |
US20100237878A1 (en) | 2010-09-23 |
US8407642B2 (en) | 2013-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11392741B2 (en) | Computer implemented system and method for generating a layout of a cell defining a circuit component | |
JP2009140495A (ja) | 確率的相互接続構造設計のためのシステムおよび方法 | |
WO2012124117A1 (ja) | タイミングエラー除去方法、設計支援装置、及びプログラム | |
CN109543247A (zh) | 基于nsga-ⅱ的模拟集成电路参数优化设计方法及装置 | |
JP5239970B2 (ja) | リーク電流算出プログラム、リーク電流算出装置及びリーク電流算出方法 | |
CN107305591A (zh) | 用于优化标准单元的可制造性的方法和系统 | |
Dhotre et al. | Machine learning based test pattern analysis for localizing critical power activity areas | |
JP5561274B2 (ja) | 電源設計システム、電源設計方法、及び電源設計用プログラム | |
US7559042B2 (en) | Layout evaluating apparatus | |
JP2012221389A (ja) | 回路シミュレーション方法および回路シミュレーション装置 | |
JP5895843B2 (ja) | 電源設計システム、電源設計方法、及び電源設計プログラム | |
US8984468B1 (en) | Method to adaptively calculate resistor mesh in IC designs | |
US20120110531A1 (en) | Defect and yield prediction for segments of an integrated circuit | |
JP5737044B2 (ja) | 回路のレイアウト装置,処理方法およびプログラム | |
JP5262663B2 (ja) | 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム | |
JP2014085729A (ja) | 抽出プログラム、抽出装置及び抽出方法 | |
JP5321624B2 (ja) | 論理回路検証装置、論理回路検証方法およびプログラム | |
JP5194461B2 (ja) | 電流密度制限チェック方法及び電流密度制限チェック装置 | |
US7353479B2 (en) | Method for placing probing pad and computer readable recording medium for storing program thereof | |
Chang et al. | Late Breaking Results: Flexible Chip Placement via Reinforcement Learning | |
JP5239745B2 (ja) | 電流判定プログラム、電流判定装置および電流判定方法 | |
JP2009031927A (ja) | 接地工事の工法選択システム | |
JP3071767B2 (ja) | 自動配置配線方法及び自動配線システム並びにその記録媒体 | |
TWI245177B (en) | Method for placing probing pad and computer readable recording medium for storing program thereof | |
Lee et al. | Optimal double via insertion with on-track preference |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130318 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |