JP5231890B2 - 固体撮像装置とその製造方法 - Google Patents

Description

本発明は、固体撮像装置とその製造方法に係わり、特に、縦型転送ゲートを有する撮像装置とその製造方法に関する。

近年、デジタルスチルカメラやカメラ付き携帯電話への応用として小型カメラモジュールの市場が注目されている。カメラモジュールの小型化に伴い、ＣＣＤ、ＣＭＯＳイメージセンサなどの撮像素子は、年々微細化されている。しかしながら、センサ性能の向上と微細化が相反するため、微細化が段々と困難になっていくことが予測されている。性能と微細化が相反する端的な例は、フォトダイオードの平面的な面積の減少である。すなわち、フォトダイオードの平面的な面積の減少により微細化が可能であるが、フォトダイオードに蓄積される電荷量が減少する。フォトダイオードに蓄積される電荷量は、センサ性能を決める重要な要素の一つであり、フォトダイオードに蓄積される電荷量の減少は、センサ性能を低下させる。フォトダイオードの面積を拡大するためには、一つの画素内のフォトダイオード以外の部品、例えば転送ゲート電極の微細化が鍵となる。

従来、横型転送ゲート電極を有する固体撮像素子は、半導体基板上にゲート絶縁膜を介して転送ゲート電極が形成されている。半導体基板中には、電荷蓄積領域、シールド層、電荷転送先拡散層が形成されている。光入射経路を通って入射した光は、電荷蓄積領域で光電変換され電気信号となる。転送ゲート電極をオンとすることにより、電荷蓄積領域に蓄積された電荷は電荷転送チャネルを通って電荷転送先拡散層に読み出される。電荷転送チャネルが基板表面に対して水平であることから、横型転送と呼ばれる。電荷の転送距離は、転送ゲート電極のゲート長で決まる。このため、十分な変調度を確保するためには、十分なゲート長が必要であり、素子の微細化が困難であると言う問題がある。また、横型転送であるが故に、電荷転送先拡散層は、転送ゲート電極の電荷蓄積領域と反対側に形成する必要があり、平面的な画素面積を微細化するのが困難であると言う問題があった。

尚、関連技術として、光電変換部における光の入射効率を向上させるため、ゲート電極が基板を貫通するように形成された固体撮像装置が開発されている（例えば特許文献１参照）。
特開２００７−９６２７１号公報

本発明は、画素面積の微細化が可能であり、十分な変調度を確保することが可能な固体撮像装置とその製造方法を提供しようとするものである。

本発明の固体撮像装置の態様は、半導体基板と、前記半導体基板上に形成された第１導電型の電荷蓄積領域と、前記電荷蓄積領域内に形成された第２導電型のウェル領域と、前記ウェル領域内に形成され、底部が前記電荷蓄積領域に達するトレンチと、前記電荷蓄積領域内で前記トレンチの周囲に形成された第１導電型の第１の拡散層と、前記トレンチ内にゲート絶縁膜を介在して形成された転送ゲート電極と、前記ウェル領域の表面に形成された第１導電型の第２の拡散層とを具備することを特徴とする。

本発明の固体撮像装置の製造方法は、半導体基板上に第１導電型の電荷蓄積領域を形成し、前記電荷蓄積領域内に第２導電型のウェル領域を形成し、前記第２導電型のウェル領域内に底部が前記電荷蓄積領域に達するトレンチを形成し、前記電荷蓄積領域内で前記トレンチの周囲に第１導電型の第１の拡散層を形成し、前記トレンチ内壁にゲート絶縁膜を形成し、前記トレンチ内部をゲート電極材料で埋め込み、前記第２導電型のウェル領域表面に第１導電型の第２の拡散層を形成することを特徴とする。

本発明によれば、画素面積の微細化が可能であり、十分な変調度を確保することが可能な固体撮像装置とその製造方法を提供できる。

以下、本発明の実施の形態について、図面を参照して説明する。

図１は、第１の実施形態に係る縦型転送ゲートを有する固体撮像装置を示す断面図である。以下、固体撮像装置の１画素を単に撮像素子とも言う。例えばＰ型の半導体基板１上に、例えばＮ型のエピタキシャル層により構成された電荷蓄積領域１２が形成されている。この電荷蓄積領域１２上に、例えばＰ型のウェル領域１３が形成されている。電荷蓄積領域１２、及びＰ型ウェル領域１３内に、半導体基板１１に達する例えばＰ型の拡散層１４が形成されている。このＰ型拡散層１４は、画素間を分離する画素分離領域を構成する。

さらに、Ｐ型ウェル領域１３及びＰ型拡散層１４上に、例えばシリコン酸化膜１５が形成されている。このシリコン酸化膜１５、ウェル領域１３及び電荷蓄積領域１２内にトレンチ１７が形成される。電荷蓄積領域１２内のトレンチ１７底部周囲に例えばＮ型の拡散層１８が形成され、トレンチ１７の周囲でＮ型拡散層１８内に例えばＰ型のシールド層１９が形成されている。

また、トレンチ１７の内壁にゲート絶縁膜２０が形成され、このゲート絶縁膜２０を介して転送ゲート電極２１がトレンチ１７に埋め込まれている。Ｐ型ウェル領域１３の表面領域でトレンチ１７の周囲に例えばＮ型拡散層により構成された電荷転送先拡散層２２が形成されている。さらに、電荷蓄積領域１２の表面には、Ｐ型シールド層２３が形成されている。トレンチ１７底部に形成されたＮ型の拡散層１８、電荷転送先拡散層２２、ゲート絶縁膜２０及び転送ゲート電極２１により、ＮチャネルＭＯＳトランジスタが形成される。また、転送ゲート電極２１は、撮像素子を構成する電荷蓄積領域１２の中央部から周辺部に偏倚した位置に形成されている。

上記構成において、矢印Ａで示す光入射経路を通って入射した光は、電荷蓄積領域１２で光電変換され、電気信号となる。この状態において、転送ゲート電極２１をハイレベルとすると、Ｐ型ウェル領域１３内のＮ型拡散層１８と電荷転送先拡散層２２との間に電荷転送チャネルが形成される。この電荷転送チャネルを通って、電荷蓄積領域１２に蓄積された電荷が図示矢印Ｂで示すように電荷転送先拡散層２２に読み出される。電荷転送チャネルが基板表面に対して垂直に形成されるため、この構造は縦型転送と呼ばれる。

次に、図２乃至図５を参照して、第１の実施形態に係る固体撮像装置の製造方法（ＣＭＯＳイメージセンサ製造プロセス）について説明する。

図２に示すように、例えばＰ型（シリコン）半導体基板１１上にＮ型エピタキシャル層１２が形成される。このエピタキシャル層１２のＮ型不純物濃度は、例えば１×１０^１５〜１×１０^１６ｃｍ^−３である。このエピタキシャル層１２の一部にＰ型の不純物がイオン注入法により導入され、Ｐ型のウェル領域１３が形成される。不純物のドーズ量は、例えば１×１０^１２〜１×１０^１４ｃｍ^−２である。

次に、図３に示すように、撮像素子間を分離するため、例えばＰ型の不純物が高加速イオン注入法により、半導体基板１１に達するように導入される。これにより、拡散層１４が形成される。この拡散層１４の不純物のドーズ量は、例えば１×１０^１１〜１×１０^１３ｃｍ^−２である。この拡散層１４は、イオン注入法に限らず、Ｐ型拡散層を埋め込むことにより形成することも可能である。

次に、図４に示すように、全面に例えばシリコン酸化膜１５が形成され、このシリコン酸化膜１５上にシリコン窒化膜１６が形成される。次いで、通常のリソグラフィ技術及びＲＩＥ（Reactive Ion Etching）技術を用いて、シリコン窒化膜１６、シリコン酸化膜１５、Ｐ型ウェル領域１３を貫通し、Ｎ型エピタキシャル層１２に到達するトレンチ１７が形成される。

次に、図５に示すように、電荷蓄積領域１２内で、トレンチ１７の周囲にＮ型拡散層１８が形成され、Ｎ型拡散層１８内で、トレンチ１７の周囲にＰ型シールド層１９が形成される。Ｎ型拡散層１８の不純物濃度は、電荷蓄積領域１２の不純物濃度より高く設定されている。すなわち、電荷蓄積領域１２の不純物濃度は、後述する転送ゲート電極の近傍が他の部分より高く設定されている。

Ｎ型拡散層１８は、例えばトレンチ１７内に垂直にＮ型不純物イオンを注入し、その後、熱処理により、注入されたイオンを電荷蓄積領域１２内に拡散させることにより形成される。また、Ｐ型シールド層１９も、例えばトレンチ１７の底部に、垂直にＰ型不純物イオンを注入し、この注入されたイオンを熱処理により電荷蓄積領域１２内に拡散させることにより形成できる。

別の製造方法としては、トレンチ１７の底部に、例えばＮ型不純物を含むシリケートガラスを堆積し、この後、熱処理によりＮ型不純物をトレンチ１７の底部及び側壁から電荷蓄積領域１２内に固相拡散させることにより形成できる。また、Ｐ型シールド層１９も、トレンチ１７の底部に、例えばＰ型不純物を含むシリケートガラスを堆積し、このＰ型不純物を熱処理によりトレンチ１７の底部及び側壁から電荷蓄積領域１２内に固相拡散させることにより形成できる。Ｎ型拡散層１８の不純物濃度は、例えば１×１０^１６〜１×１０^１７ｃｍ^−３であり、Ｐ型シールド層１９の不純物濃度は、例えば１×１０^１８〜１×１０^１９ｃｍ^−３である。

次に、図６に示すように、トレンチ１７の内壁にゲート絶縁膜２０が形成され、ポリシリコン層２１ａが堆積されてトレンチ１７が埋め込まれる。この後、シリコン窒化膜１６をストッパとして例えばＣＭＰ（Chemical Mechanical Polishing）により、ポリシリコン層２１ａが平坦化され、転送ゲート電極２１が形成される。

次に、シリコン窒化膜１６が除去された後、トレンチ１７周囲のＰウェル領域１３内に、例えばＮ型不純物が導入され、図１に示すように、電荷転送先拡散層２２が形成される。Ｎ型不純物のドーズ量は、例えば１×１０^１５〜１×１０^１６ｃｍ^−２である。更に、電荷蓄積領域１２の表面に１×１０^１８〜１×１０^１９ｃｍ^−３程度のＰ型シールド層２３が形成される。

上記第１の実施形態によれば、電荷蓄積領域１２と電荷転送先拡散層２２との間に縦型転送ゲート電極２１を設けている。このため、電荷転送先拡散層２２を電荷蓄積領域１２の上方に設けることができる。したがって、画素の平面積を低減でき、画素を微細化することが可能である。

また、電荷蓄積領域１２と電荷転送先拡散層２２との間に縦型転送ゲート電極２１を設けているため、電荷蓄積領域１２から電荷転送先拡散層２２への電荷の転送距離は、縦型転送ゲート電極２１のゲート長としてのトレンチ深さにより規定される。このため、十分な変調度を確保するには、トレンチの深さを深くすれば良い。したがって、画素の平面積を大きくすること無く、転送ゲートのチャネル長を適切に調整することができ、画素の微細化と変調度の向上の両方を実現することが可能である。

また、縦型転送ゲート電極２１が形成されるトレンチの断面積を小さくすることにより、電荷蓄積領域１２の面積に対する縦型転送ゲート電極２１の面積を小さくすることができる。したがって、電荷蓄積領域１２の面積を増大することなく、相対的に光の受光部であるフォトダイオードを大きくすることが可能であり、センサ性能を向上させることができる。

（第２の実施形態）
図７〜図１３は、本発明の第２の実施形態を示している。第２の実施形態において、第１の実施形態と同一部分には同一符号を付し、異なる部分について説明する。

第２の実施形態は、例えばＳＯＩ基板を用いて固体撮像装置が形成される。
図７は、ＳＯＩ基板３０を示している。ＳＯＩ基板３０は、半導体基板３１、ＢＯＸ（Buried Oxide）層３２、ＳＯＩ（Silicon On Insulator）層３３により構成されている。ＳＯＩ層３３はＰ型結晶シリコンであり、その不純物濃度は、例えば１×１０^１８〜１×１０^２０ｃｍ^−３程度である。

次に、図８に示すように、ＳＯＩ層３３の上に、例えばＮ型のエピタキシャル層３４が形成される。このエピタキシャル層３４の不純物濃度は、例えば１×１０^１５〜１×１０^１７ｃｍ^−３程度である。

次に、図９に示すように、第１の実施形態と同様のＣＭＯＳイメージセンサ製造プロセスを用いて、電荷蓄積領域１２、Ｐ型ウェル領域１３、Ｐ型の画素間を分離する拡散層１４、トレンチ１７、Ｎ型拡散層１８、Ｐ型シールド層１９、ゲート絶縁膜２０、転送ゲート電極２１、電荷転送先拡散層２２を有する固体撮像装置が形成される。この後、基板表面に図示せぬＭＯＳＦＥＴなどの周辺回路が形成される。

次に、図１０に示すように、配線３６などを含む層間絶縁膜及びパッシベーション膜３５が形成される。

次に、図１１に示すように、張り合わせ技術を用いて、支持基板３７が層間絶縁膜及びパッシベーション膜３５に接着される。ここで、支持基板３７は、半導体基板である必要は無く、ガラス基板などのように、固体撮像装置を支持できるものであればよい。

この後、図１２に示すように、研磨法、又はウェットエッチング法などを用いて、ＳＯＩ基板を構成する半導体基板３１とＢＯＸ層３２が除去され、ＳＯＩ層３３が露出される。

次に、図１３に示すように、ＳＯＩ層３３上で、少なくとも撮像素子上の全面に反射防止膜３８が形成される。ここで、反射防止膜３８は、単層膜又は積層膜のいずれでも良く、屈折率を適切に選ぶことにより、撮像素子の感度を高めることができる。さらに、反射防止膜３８上にカラーフィルタ３９とマイクロレンズ４０が形成される。

上記構成において、矢印で示す光入射経路に従って入射された光は、マイクロレンズ４０、カラーフィルタ３９、反射防止膜３８を透過してフォトダイオードを構成する電荷蓄積領域１２に導かれ、電気信号に変換される。電荷蓄積領域１２に蓄積された電荷は、転送ゲート電極２１がハイレベルとされると、Ｐ型ウェル領域１３に形成された転送チャネルを介して電荷転送先拡散層２２に転送される。

上記第２の実施形態によれば、転送ゲート電極２１を有する固体撮像装置において、電荷蓄積領域１２側から光が入射される。このため、電荷蓄積領域１２の全面を光入射経路として使用することができるため、光の受光部であるフォトダイオードを大きくすることが可能であり、センサ性能を向上させることができる。

また、電荷蓄積領域１２の全面を光入射経路として使用することができるため、電荷蓄積領域１２に対する転送ゲート電極２１の形成位置の自由度を増加することができる。すなわち、第１の実施形態において、転送ゲート電極２１は、電荷蓄積領域１２の中央部から偏倚された位置に形成した。

しかし、第２の実施形態によれば、図１４に示すように、転送ゲート電極２１を電荷蓄積領域１２の中央部に形成することが可能である。したがって、電荷蓄積領域１２をより有効に活用することが可能であり、電荷蓄積領域１２を微細化することにより画素の更なる微細化が可能である。

（変形例）
図１５は、第１、第２の実施形態の変形例を示しており、第１、第２の実施形態と同一部分には同一符号を付している。

図１５に示す変形例は、Ｐ型ウェル領域１３の不純物濃度を第１、第２の実施形態に比較して十分高く設定した場合を示している。この場合、Ｎ型拡散層１８、Ｐ型シールド層１９を省略することが可能であり、トレンチ１７は、Ｐ型ウェル領域１３内に形成されている。この変形例の場合、Ｎ型拡散層１８、Ｐ型シールド層１９を省略できるため、一層光の受光部であるフォトダイオードを大きくすることが可能であり、センサ性能を向上させることができる。

その他、本発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。

第１の実施形態に係る固体撮像装置を示す断面図。 第１の実施形態に係る固体撮像装置の製造方法を示す断面図。 図２に示す製造工程に続く工程を示す断面図。 図３に示す製造工程に続く工程を示す断面図。 図４に示す製造工程に続く工程を示す断面図。 図５に示す製造工程に続く工程を示す断面図。 第２の実施形態に係る固体撮像装置の製造方法を示す断面図。 図７に示す製造工程に続く工程を示す断面図。 図８に示す製造工程に続く工程を示す断面図。 図９に示す製造工程に続く工程を示す断面図。 図１０に示す製造工程に続く工程を示す断面図。 図１１に示す製造工程に続く工程を示す断面図。 図１２に示す製造工程に続く工程を示す断面図。 第２の実施形態の固体撮像装置の変形例を示す断面図。 第１、第２の実施形態の固体撮像装置の変形例を示す断面図。

符号の説明

１１、３１…半導体基板、１２…電荷蓄積領域、１３…Ｐ型ウェル領域、１４…画素分離用拡散層、１７…トレンチ、１８…Ｎ型拡散層、１９…Ｐ型シールド層、２０…ゲート絶縁膜、２１…（縦型）転送ゲート電極、３７…支持基板。

Claims (4)

1. 半導体基板と、
   前記半導体基板上に形成された第１導電型の電荷蓄積領域と、
   前記電荷蓄積領域内に形成された第２導電型のウェル領域と、
   前記ウェル領域内に形成され、底部が前記電荷蓄積領域に達するトレンチと、
   前記電荷蓄積領域内で前記トレンチの周囲に形成された第１導電型の第１の拡散層と、
   前記トレンチ内にゲート絶縁膜を介在して形成された転送ゲート電極と、
   前記ウェル領域の表面に形成された第１導電型の第２の拡散層と
   を具備することを特徴とする固体撮像装置。
2. 前記第１の拡散層と前記転送ゲート電極の間に第２導電型のシールド層を具備することを特徴とする請求項１記載の固体撮像装置。
3. 前記第１の拡散層の不純物濃度は、前記電荷蓄積領域の不純物濃度より高いことを特徴とする請求項１記載の固体撮像装置。
4. 半導体基板上に第１導電型の電荷蓄積領域を形成し、
   前記電荷蓄積領域内に第２導電型のウェル領域を形成し、
   前記第２導電型のウェル領域内に底部が前記電荷蓄積領域に達するトレンチを形成し、
   前記電荷蓄積領域内で前記トレンチの周囲に第１導電型の第１の拡散層を形成し、
   前記トレンチ内壁にゲート絶縁膜を形成し、
   前記トレンチ内部をゲート電極材料で埋め込み、
   前記第２導電型のウェル領域表面に第１導電型の第２の拡散層を形成することを特徴とする固体撮像装置の製造方法。

Images