JP5188438B2 - Wiring board and electronic module - Google Patents
Wiring board and electronic module Download PDFInfo
- Publication number
- JP5188438B2 JP5188438B2 JP2009079904A JP2009079904A JP5188438B2 JP 5188438 B2 JP5188438 B2 JP 5188438B2 JP 2009079904 A JP2009079904 A JP 2009079904A JP 2009079904 A JP2009079904 A JP 2009079904A JP 5188438 B2 JP5188438 B2 JP 5188438B2
- Authority
- JP
- Japan
- Prior art keywords
- glass ceramic
- ceramic layer
- wiring board
- thermal expansion
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002241 glass-ceramic Substances 0.000 claims description 96
- 239000004020 conductor Substances 0.000 claims description 27
- 239000000395 magnesium oxide Substances 0.000 description 12
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 12
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 12
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 9
- ODINCKMPIJJUCX-UHFFFAOYSA-N Calcium oxide Chemical compound [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- BRPQOXSCLDDYGP-UHFFFAOYSA-N calcium oxide Chemical compound [O-2].[Ca+2] BRPQOXSCLDDYGP-UHFFFAOYSA-N 0.000 description 6
- 239000000292 calcium oxide Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、異なる材料からなる複数の層を含む配線基板および電子モジュールに関するものである。 The present invention relates to a wiring board and an electronic module including a plurality of layers made of different materials.
例えば、電子モジュールの分野において、異なる材料からなる複数の層を含む配線基板がある。例示的な複数の層は、複数のガラスセラミック層である。配線基板は、複数の層の間に形成された導体パターンを有している。 For example, in the field of electronic modules, there is a wiring board including a plurality of layers made of different materials. An exemplary plurality of layers is a plurality of glass ceramic layers. The wiring board has a conductor pattern formed between a plurality of layers.
上記配線基板は、異なる材料からなる複数の層を有していることにより、複数の層において熱膨張率の差が生じる。複数の層の間に導体パターンが形成されている場合には、特に、複数の層のうち熱膨張率の小さい方の層と導体パターンとの熱膨張率の差によって応力が生じる可能性があり、例えば配線基板にクラックが生じる可能性があった。 Since the wiring board has a plurality of layers made of different materials, a difference in thermal expansion coefficient occurs between the plurality of layers. When a conductor pattern is formed between a plurality of layers, stress may occur due to the difference in the coefficient of thermal expansion between the layer having the smaller coefficient of thermal expansion and the conductor pattern. For example, there is a possibility that a crack may occur in the wiring board.
本発明の一つの態様によれば、配線基板は、第１ガラスセラミック層と、第１ガラスセラミック層に積層された第２ガラスセラミック層と、第１ガラスセラミック層と第２ガラスセラミック層との間に形成された導体パターンと、導体パターンを覆っている第３ガラスセラミック層とを含んでいる。第２ガラスセラミック層は、第１ガラスセラミック層より小さい熱膨張率を有している。第３ガラスセラミック層は、第１ガラスセラミック層と第２ガラスセラミック層との間において導体パターンの形成領域を含む部分的領域に形成されており、導体パターンの熱膨張率と第２ガラスセラミック層の熱膨張率との間の範囲に含まれる熱膨張率を有している。 According to one aspect of the present invention, a wiring board includes a first glass ceramic layer, a second glass ceramic layer laminated on the first glass ceramic layer, a first glass ceramic layer, and a second glass ceramic layer. A conductive pattern formed therebetween and a third glass ceramic layer covering the conductive pattern are included. The second glass ceramic layer has a smaller coefficient of thermal expansion than the first glass ceramic layer. The third glass ceramic layer is formed in a partial region including the conductive pattern formation region between the first glass ceramic layer and the second glass ceramic layer, and the thermal expansion coefficient of the conductive pattern and the second glass ceramic layer The coefficient of thermal expansion included in the range between the coefficients of thermal expansion.
本発明の他の態様によれば、電子モジュールは、配線基板と、配線基板に実装された電子モジュールとを含んでいる。 According to another aspect of the present invention, an electronic module includes a wiring board and an electronic module mounted on the wiring board.
本発明の一つの態様によれば、配線基板は、第３ガラスセラミック層を含んでいることにより、第２ガラスセラミック層と導体パターンとの熱膨張率の差によって生じる応力を低減させることができる。 According to one aspect of the present invention, since the wiring board includes the third glass ceramic layer, it is possible to reduce the stress caused by the difference in thermal expansion coefficient between the second glass ceramic layer and the conductor pattern. .
本発明の他の態様によれば、電子モジュールは、第３ガラスセラミック層を含んでいることにより、第２ガラスセラミック層と導体パターンとの熱膨張率の差によって生じる応力を低減させることができる。 According to another aspect of the present invention, since the electronic module includes the third glass ceramic layer, it is possible to reduce the stress caused by the difference in thermal expansion coefficient between the second glass ceramic layer and the conductor pattern. .
以下、本発明の例示的な実施形態について図面を参照して説明する。 Hereinafter, exemplary embodiments of the present invention will be described with reference to the drawings.
図１に示されているように、本発明の一つの実施形態における電子モジュールは、配線基板１と、配線基板１に実装された電子部品２とを含んでいる。
As shown in FIG. 1, the electronic module according to one embodiment of the present invention includes a
配線基板１は、複数の第１ガラスセラミック層１１と、複数の第１ガラスセラミック層１１を挟んでいる複数の第２ガラスセラミック層１２と、第１ガラスセラミック層１１と第２ガラスセラミック層１２との間に形成された複数の導体パターン１３とを含んでいる。図１において拡大して示されているように、配線基板１は、第１ガラスセラミック層１１と第２ガラスセラミック層１２との間に設けられた第３ガラスセラミック層１４をさらに含んでいる。
The
複数の第１ガラスセラミック層１１は、互いに積層されている。複数の第２ガラスセラミック層１２は、配線基板１において最上層および最下層に設けられている。第２ガラスセラミック層１２は、第１ガラスセラミック層１１に積層されている。第２ガラスセラミック層１２は、第１ガラスセラミック層１１とは異なる熱膨張率を有している。第２ガラスセラミック層１２の例示的な熱膨張率は、８．２から８．７ｐｐｍ／ｋまでの範囲に含まれる。第１ガラスセラミック層１１の例示的な熱膨張率は、８．９から９．３ｐｐｍ／ｋまでの範囲に含まれる。第２ガラスセラミック層１２は、第１ガラスセラミック層１１より小さい熱膨張率を有している。
The plurality of first glass
例示的な第１ガラスセラミック層１１は、二酸化ケイ素（ＳｉＯ２）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）および酸化アルミニウム（Ａｌ２Ｏ３）を含んでいる。ＳｉＯ２、ＭｇＯ、ＣａＯおよびＡｌ２Ｏ３の例示的な重量パーセントの比は、次の通りである。
ＳｉＯ２：ＭｇＯ：ＣａＯ：Ａｌ２Ｏ３＝３０：１２．５：１２．５：４５
The exemplary first glass
SiO 2 : MgO: CaO: Al 2 O 3 = 30: 12.5: 12.5: 45
例示的な第２ガラスセラミック層１２は、二酸化ケイ素（ＳｉＯ２）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）および酸化アルミニウム（Ａｌ２Ｏ３）を含んでいる。ＳｉＯ２、ＭｇＯ、ＣａＯおよびＡｌ２Ｏ３の例示的な重量パーセントの比は、次の通りである。
ＳｉＯ２：ＭｇＯ：ＣａＯ：Ａｌ２Ｏ３＝３０：１５：１５：４０
The exemplary second glass
SiO 2 : MgO: CaO: Al 2 O 3 = 30: 15: 15: 40
導体パターン１３は、第１ガラスセラミック層１１と第２ガラスセラミック層１２との間に形成されている。導体パターン１３の下面は、第１ガラスセラミック層１１に接している。導体パターン１３の例示的な材料は、銀（Ａｇ）である。導体パターン１３の他の例示的な材料は、銅（Ｃｕ）である。
The
第３ガラスセラミック層１４は、導体パターン１３を覆っている。“覆っている”とは、第３ガラスセラミック層１４が、導体パターン１３の少なくとも上面に対応して設けられていることをいう。本実施形態において、第３ガラスセラミック層１４は、導体パターン１３の上面および側面を囲んでおり、導体パターン１３の上面および側面に接している。
The third glass
第３ガラスセラミック層１４は、第１ガラスセラミック層１１の熱膨張率と第２ガラスセラミック層１２の熱膨張率との間の範囲に含まれる熱膨張係率を有している。第３ガラスセラミック層１４の例示的な熱膨張率は、９．４から９．８ｐｐｍ／ｋまでの範囲に含まれる。
The third glass
例示的な第３ガラスセラミック層１４は、二酸化ケイ素（ＳｉＯ２）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）および酸化アルミニウム（Ａｌ２Ｏ３）を含んでいる。ＳｉＯ２、ＭｇＯ、ＣａＯおよびＡｌ２Ｏ３の例示的な重量パーセントの比は、次の通りである。
ＳｉＯ２：ＭｇＯ：ＣａＯ：Ａｌ２Ｏ３＝３６：６：６：５２
The exemplary third glass
SiO 2 : MgO: CaO: Al 2 O 3 = 36: 6: 6: 52
本実施形態における配線基板１は、第３ガラスセラミック層１４を含んでいることにより、第２ガラスセラミック層１２と導体パターン１３との熱膨張率の差によって生じる応力に関して低減されている。従って、配線基板１は、導体パターン１３の保護に関して改善されている。
Since the
図２に示されているように、第３ガラスセラミック層１４は、導体パターン１３の形成領域１３０を含む部分的領域に形成されている。“部分的領域”とは、第１ガラスセラミック層１１と第２ガラスセラミック層１２とが対向している領域の一部分であることをいう。図２において、第３ガラスセラミック層１４の形成領域が符号１４０によって示されている。図２において、第３ガラスセラミック層１４の構造を示すことを目的に、第２ガラスセラミック層１２は省略されている。
As shown in FIG. 2, the third glass
本実施形態の配線基板において、第３ガラスセラミック層１４が部分的領域に設けられていることにより、配線基板は、焼成の際における自己拘束の効果を十分に得られる。さらに詳細には、第２ガラスセラミック層１２が第１ガラスセラミック層１１に接していることにより、第２ガラスセラミック層１２の第１ガラスセラミック層１１に対する拘束に関する効果は十分に得られる。
In the wiring board of the present embodiment, the third glass
本実施形態の配線基板は、第３ガラスセラミック層１４を含んでいることにより、電子部品２の実装などにおける過熱処理の際に、第２ガラスセラミック層１２と導体パターン１３との熱膨張率の差によって生じる応力に関して低減されている。従って、配線基板１は、導体パターン１３の保護に関して改善されている。
Since the wiring board of the present embodiment includes the third glass
以下、配線基板１の例示的な製造方法について説明する。図３に示されているように、製造方法は、工程３０２および３０４を含んでいる。工程３０２は、ガラスセラミック予備積層体を準備することである。工程３０４は、ガラスセラミック予備積層体を焼成することである。
Hereinafter, an exemplary method for manufacturing the
図４に示されているように、工程３０２は、第１ガラスセラミック層１１用の第１ガラスセラミックシート４１１を準備することを含んでいる。
As shown in FIG. 4, the
工程３０２は、第１ガラスセラミックシートに導体パターン１３用の導体ペースト４１３を印刷することを含んでいる。
Step 302 includes printing the
工程３０２は、導体ペースト４１３を覆うように、第１ガラスセラミックシート４１１に第３ガラスセラミック層１４用の第３ガラスセラミックペースト４１４を印刷することを含んでいる。第３ガラスセラミックペースと４１４は、第１ガラスセラミックシート４１１の上面において部分的に設けられる。
Step 302 includes printing the third glass
工程３０２は、第３ガラスセラミックペースト４１４を覆うように、第１ガラスセラミックシート４１１に第２ガラスセラミック層１２用の第２ガラスセラミックペースト４１２を印刷することを含んでいる。
Step 302 includes printing the second glass
工程３０２は、ガラスセラミック予備成形体４１５と複数の第１ガラスセラミックシートとを積層することを含んでいる。
Step 302 includes laminating a glass
本実施形態の配線基板は、第３ガラスセラミック層１４を含んでいることにより、工程３０４の後に配線基板が冷却される際に、第２ガラスセラミック層１２と導体パターン１３との熱膨張率の差によって生じる応力に関して低減されている。従って、配線基板１は、導体パターン１３の保護に関して改善されている。
Since the wiring board of the present embodiment includes the third
Claims (3)
前記第１ガラスセラミック層より小さい熱膨張率を有しており、前記第１ガラスセラミック層に積層された第２ガラスセラミック層と、
前記第１ガラスセラミック層と前記第２ガラスセラミック層との間に形成された導体パターンと、
前記導体パターンの熱膨張率と前記第２ガラスセラミック層の熱膨張率との間の範囲に含まれる熱膨張率を有しており、前記導体パターンを覆っているとともに、前記第１ガラスセラミック層と前記第２ガラスセラミック層との間において前記導体パターンの形成領域を含む部分的領域に形成された第３ガラスセラミック層と、
を備えた配線基板。 A first glass ceramic layer;
A second glass ceramic layer having a smaller coefficient of thermal expansion than the first glass ceramic layer and laminated to the first glass ceramic layer;
A conductor pattern formed between the first glass ceramic layer and the second glass ceramic layer;
The first glass ceramic layer has a coefficient of thermal expansion included in a range between the coefficient of thermal expansion of the conductor pattern and the coefficient of thermal expansion of the second glass ceramic layer, covers the conductor pattern, and A third glass ceramic layer formed in a partial region including the conductive pattern forming region between the second glass ceramic layer and the second glass ceramic layer;
Wiring board equipped with.
前記第２ガラスセラミック層が、８．２から８．７ｐｐｍ／ｋまでの範囲に含まれる熱膨張率を有しており、
前記第３ガラスセラミック層は、９．４から９．８ｐｐｍ／ｋまでの範囲に含まれる熱膨張率を有していることを特徴とする請求項１記載の配線基板。 The first glass ceramic layer has a coefficient of thermal expansion included in a range of 8.9 to 9.3 ppm / k;
The second glass ceramic layer has a coefficient of thermal expansion included in a range of 8.2 to 8.7 ppm / k;
2. The wiring board according to claim 1, wherein the third glass ceramic layer has a thermal expansion coefficient included in a range of 9.4 to 9.8 ppm / k.
前記配線基板に実装された電子部品と、
を備えた電子モジュール。 The wiring board according to claim 1 or 2,
Electronic components mounted on the wiring board;
With electronic module.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009079904A JP5188438B2 (en) | 2009-03-27 | 2009-03-27 | Wiring board and electronic module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009079904A JP5188438B2 (en) | 2009-03-27 | 2009-03-27 | Wiring board and electronic module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010232515A JP2010232515A (en) | 2010-10-14 |
| JP5188438B2 true JP5188438B2 (en) | 2013-04-24 |
Family
ID=43048045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009079904A Expired - Fee Related JP5188438B2 (en) | 2009-03-27 | 2009-03-27 | Wiring board and electronic module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5188438B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6065355B2 (en) * | 2011-09-20 | 2017-01-25 | 株式会社村田製作所 | Multilayer ceramic substrate and manufacturing method thereof |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0696953A (en) * | 1991-01-22 | 1994-04-08 | Taiyo Yuden Co Ltd | Laminated inductor element and its manufacture |
| US5682018A (en) * | 1991-10-18 | 1997-10-28 | International Business Machines Corporation | Interface regions between metal and ceramic in a metal/ceramic substrate |
| JP3503206B2 (en) * | 1994-09-09 | 2004-03-02 | 株式会社村田製作所 | Multilayer ceramic electronic component and method of manufacturing the same |
| JPH09172258A (en) * | 1995-12-19 | 1997-06-30 | Sumitomo Metal Ind Ltd | Glass-ceramic multilayer wiring board and manufacturing method thereof |
| JP4606115B2 (en) * | 2004-10-20 | 2011-01-05 | 京セラ株式会社 | Multilayer substrate and manufacturing method thereof |
-
2009
- 2009-03-27 JP JP2009079904A patent/JP5188438B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010232515A (en) | 2010-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101548816B1 (en) | Printed circuit board and method of manufacturing the same | |
| JP4270395B2 (en) | Multilayer ceramic electronic components | |
| JP4793447B2 (en) | Multilayer ceramic substrate, method for manufacturing the same, and electronic component | |
| JP4788544B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
| WO2015005306A1 (en) | Laminate ceramic capacitor | |
| KR20160053715A (en) | Printed circuit board and manufacturing method thereof | |
| JP5188438B2 (en) | Wiring board and electronic module | |
| JP2003246680A (en) | Method of manufacturing multilayered ceramic substrate | |
| US20140216800A1 (en) | Wiring board with built-in electronic component | |
| KR20110019536A (en) | Ceramic substrate and its manufacturing method | |
| JP2008085212A (en) | Low-temperature fired ceramic circuit board | |
| JP2015053463A (en) | Printed circuit board | |
| JP4746422B2 (en) | Capacitor manufacturing method and capacitor | |
| JP2013077739A (en) | Wiring board, electronic device provided with the wiring board, and electronic module device | |
| JP5527048B2 (en) | Ceramic multilayer substrate | |
| JP2008159725A (en) | Ceramic multilayer substrate and manufacturing method thereof | |
| CN101299905B (en) | Circuit board and manufacturing method thereof | |
| JP2011009288A (en) | Substrate built-in chip resistor and method of manufacturing the same | |
| JP2004296860A (en) | Multilayer coil and its manufacturing method | |
| JP5724806B2 (en) | Ceramic multilayer substrate and manufacturing method thereof | |
| JP5516608B2 (en) | Manufacturing method of ceramic laminated substrate | |
| KR100992273B1 (en) | Multilayer ceramic substrate | |
| KR100992238B1 (en) | Manufacturing method of non-contraction ceramic substrate | |
| JP3975862B2 (en) | Power module substrate and manufacturing method thereof | |
| WO2023095402A1 (en) | Electronic component-embedded substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5188438 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |