JP5169322B2 - 変数最適化装置、変数最適化プログラム、コンパイラ、変数最適化方法、及びコンパイル方法 - Google Patents
変数最適化装置、変数最適化プログラム、コンパイラ、変数最適化方法、及びコンパイル方法 Download PDFInfo
- Publication number
- JP5169322B2 JP5169322B2 JP2008054361A JP2008054361A JP5169322B2 JP 5169322 B2 JP5169322 B2 JP 5169322B2 JP 2008054361 A JP2008054361 A JP 2008054361A JP 2008054361 A JP2008054361 A JP 2008054361A JP 5169322 B2 JP5169322 B2 JP 5169322B2
- Authority
- JP
- Japan
- Prior art keywords
- array
- variable
- formula
- expression
- calculated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005457 optimization Methods 0.000 title claims description 99
- 238000000034 method Methods 0.000 title claims description 52
- 230000014509 gene expression Effects 0.000 claims description 235
- 238000001514 detection method Methods 0.000 claims description 66
- 238000003491 array Methods 0.000 claims description 38
- 230000008569 process Effects 0.000 claims description 34
- 238000013519 translation Methods 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 6
- 238000012217 deletion Methods 0.000 description 5
- 230000037430 deletion Effects 0.000 description 5
- 230000004927 fusion Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Devices For Executing Special Programs (AREA)
Description
複数の配列を演算する配列式を含む中間コードを読み出し、前記中間コードから、配列式を複数検出する配列式検出部と、
前記配列式検出部で検出された複数の配列式でそれぞれ演算される複数の配列のそれぞれについて、配列の寸法を表す寸法式を当該配列の上限を表す変数と下限を表す変数とを用いて計算し、第1の変数を用いて寸法式が計算された第1の配列の寸法と、第2の変数を用いて寸法式が計算された第2の配列の寸法と、は、前記第1の配列と前記第2の配列とが同じ配列式で演算される場合に、同じ寸法である、という関係を表す関係式を決定する変数関係確定部と、
前記第1の配列と前記第2の配列とを演算する配列式が前記中間コードから検出された配列式検出位置よりも前の位置で、前記第1の変数若しくは前記第2の変数の値を定義する前定義式を検出し、前記配列式検出位置よりも後の位置で、前記第1の変数若しくは前記第2の変数の値を定義する後定義式を検出する変数定義検出部と、
前記変数関係確定部で決定された関係式に基づいて、前記複数の配列式でそれぞれ演算される複数の配列の寸法式の内で、前記変数定義検出部で前定義式が検出された位置から、前記変数定義検出部で後定義式が検出された位置までの位置で検出された配列式で演算される配列の寸法式であって前記第1の変数を用いて計算された寸法式を、前記第2の変数を用いて計算された寸法式に置換する寸法式置換部と、
前記寸法式置換部で置換された寸法式と同じ寸法式で表される寸法の配列を演算する複数の配列式にそれぞれ従って、繰り返し実行される複数のループ処理から当該複数のループ処理に共通した共通演算式を削除し、かつ当該複数のループ処理を融合させるループ最適化を行う最適化部と、
を備えることを特徴とする。
コンピュータを、
複数の配列を演算する配列式を含む中間コードを読み出し、前記中間コードから、配列式を複数検出する配列式検出部、
前記配列式検出部で検出された複数の配列式でそれぞれ演算される複数の配列のそれぞれについて、配列の寸法を表す寸法式を当該配列の上限を表す変数と下限を表す変数とを用いて計算し、第1の変数を用いて寸法式が計算された第1の配列の寸法と、第2の変数を用いて寸法式が計算された第2の配列の寸法と、は、前記第1の配列と前記第2の配列とが同じ配列式で演算される場合に、同じ寸法である、という関係を表す関係式を決定する変数関係確定部、
前記第1の配列と前記第2の配列とを演算する配列式が前記中間コードから検出された配列式検出位置よりも前の位置で、前記第1の変数若しくは前記第2の変数の値を定義する前定義式を検出し、前記配列式検出位置よりも後の位置で、前記第1の変数若しくは前記第2の変数の値を定義する後定義式を検出する変数定義検出部、
前記変数関係確定部で決定された関係式に基づいて、前記複数の配列式でそれぞれ演算される複数の配列の寸法式の内で、前記変数定義検出部で前定義式が検出された位置から、前記変数定義検出部で後定義式が検出された位置までの位置で検出された配列式で演算される配列の寸法式であって前記第1の変数を用いて計算された寸法式を、前記第2の変数を用いて計算された寸法式に置換する寸法式置換部、
前記寸法式置換部で置換された寸法式と同じ寸法式で表される寸法の配列を演算する複数の配列式にそれぞれ従って、繰り返し実行される複数のループ処理から当該複数のループ処理に共通した共通演算式を削除し、かつ当該複数のループ処理を融合させるループ最適化を行う最適化部、
前記最適化部でループ最適化された中間コードに基づいて、オブジェクトプログラムを生成するコード生成部、
として機能させることを特徴とする。
コンピュータが、複数の配列を演算する配列式を含む中間コードを読み出し、前記中間コードから、配列式を複数検出する配列式検出ステップと、
前記コンピュータが、前記配列式検出ステップで検出された複数の配列式でそれぞれ演算される複数の配列のそれぞれについて、配列の寸法を表す寸法式を当該配列の上限を表す変数と下限を表す変数とを用いて計算し、第1の変数を用いて寸法式が計算された第1の配列の寸法と、第2の変数を用いて寸法式が計算された第2の配列の寸法と、は、前記第1の配列と前記第2の配列とが同じ配列式で演算される場合に、同じ寸法である、という関係を表す関係式を決定する変数関係確定ステップと、
前記コンピュータが、前記第1の配列と前記第2の配列とを演算する配列式が前記中間コードから検出された配列式検出位置よりも前の位置で、前記第1の変数若しくは前記第2の変数の値を定義する前定義式を検出し、前記配列式検出位置よりも後の位置で、前記第1の変数若しくは前記第2の変数の値を定義する後定義式を検出する変数定義検出ステップと、
前記コンピュータが、前記変数関係確定ステップで決定された関係式に基づいて、前記複数の配列式でそれぞれ演算される複数の配列の寸法式の内で、前記変数定義検出ステップで前定義式が検出された位置から、前記変数定義検出ステップで後定義式が検出された位置までの位置で検出された配列式で演算される配列の寸法式であって前記第1の変数を用いて計算された寸法式を、前記第2の変数を用いて計算された寸法式に置換する寸法式置換ステップと、
前記コンピュータが、前記寸法式置換ステップで置換された寸法式と同じ寸法式で表される寸法の配列を演算する複数の配列式にそれぞれ従って、繰り返し実行される複数のループ処理から当該複数のループ処理に共通した共通演算式を削除し、かつ当該複数のループ処理を融合させるループ最適化を行う最適化ステップと、
を有することを特徴とする。
コンピュータが、複数の配列を演算する配列式を含む中間コードを読み出し、前記中間コードから、配列式を複数検出する配列式検出ステップと、
前記コンピュータが、前記配列式検出ステップで検出された複数の配列式でそれぞれ演算される複数の配列のそれぞれについて、配列の寸法を表す寸法式を当該配列の上限を表す変数と下限を表す変数とを用いて計算し、第1の変数を用いて寸法式が計算された第1の配列の寸法と、第2の変数を用いて寸法式が計算された第2の配列の寸法と、は、前記第1の配列と前記第2の配列とが同じ配列式で演算される場合に、同じ寸法である、という関係を表す関係式を決定する変数関係確定ステップと、
前記コンピュータが、前記第1の配列と前記第2の配列とを演算する配列式が前記中間コードから検出された配列式検出位置よりも前の位置で、前記第1の変数若しくは前記第2の変数の値を定義する前定義式を検出し、前記配列式検出位置よりも後の位置で、前記第1の変数若しくは前記第2の変数の値を定義する後定義式を検出する変数定義検出ステップと、
前記コンピュータが、前記変数関係確定ステップで決定された関係式に基づいて、前記複数の配列式でそれぞれ演算される複数の配列の寸法式の内で、前記変数定義検出ステップで前定義式が検出された位置から、前記変数定義検出ステップで後定義式が検出された位置までの位置で検出された配列式で演算される配列の寸法式であって前記第1の変数を用いて計算された寸法式を、前記第2の変数を用いて計算された寸法式に置換する寸法式置換ステップと、
前記コンピュータが、前記寸法式置換ステップで置換された寸法式と同じ寸法式で表される寸法の配列を演算する複数の配列式にそれぞれ従って、繰り返し実行される複数のループ処理から当該複数のループ処理に共通した共通演算式を削除し、かつ当該複数のループ処理を融合させるループ最適化を行う最適化ステップと、
前記コンピュータが、前記最適化ステップでループ最適化された中間コードに基づいて、オブジェクトプログラムを生成するコード生成ステップと、
を有することを特徴とする。
コンピュータを、
複数の配列を演算する配列式を含む中間コードを読み出し、前記中間コードから、配列式を複数検出する配列式検出部、
前記配列式検出部で検出された複数の配列式でそれぞれ演算される複数の配列のそれぞれについて、配列の寸法を表す寸法式を当該配列の上限を表す変数と下限を表す変数とを用いて計算し、第1の変数を用いて寸法式が計算された第1の配列の寸法と、第2の変数を用いて寸法式が計算された第2の配列の寸法と、は、前記第1の配列と前記第2の配列とが同じ配列式で演算される場合に、同じ寸法である、という関係を表す関係式を決定する変数関係確定部、
前記第1の配列と前記第2の配列とを演算する配列式が前記中間コードから検出された配列式検出位置よりも前の位置で、前記第1の変数若しくは前記第2の変数の値を定義する前定義式を検出し、前記配列式検出位置よりも後の位置で、前記第1の変数若しくは前記第2の変数の値を定義する後定義式を検出する変数定義検出部、
前記変数関係確定部で決定された関係式に基づいて、前記複数の配列式でそれぞれ演算される複数の配列の寸法式の内で、前記変数定義検出部で前定義式が検出された位置から、前記変数定義検出部で後定義式が検出された位置までの位置で検出された配列式で演算される配列の寸法式であって前記第1の変数を用いて計算された寸法式を、前記第2の変数を用いて計算された寸法式に置換する寸法式置換部、
前記寸法式置換部で置換された寸法式と同じ寸法式で表される寸法の配列を演算する複数の配列式にそれぞれ従って、繰り返し実行される複数のループ処理から当該複数のループ処理に共通した共通演算式を削除し、かつ当該複数のループ処理を融合させるループ最適化を行う最適化部、
として機能させることを特徴とする。
11:中間コード生成部
12、15:変数最適化部
13:最適化部
14:コード生成部
21:宣言情報・配列式検出手段
22:参照配列検出手段
23:変数関係確定手段
24:変数定義検出手段
25:変数置換手段
26:参照配列・連続出現配列式検出手段
27:寸法比較手段
28:分岐追加手段
31:ソースプログラム
32、36、37:中間コード
33:宣言情報テーブル、配列式テーブル
34、39:参照配列テーブル
35:確定変数テーブル
38:オブジェクトプログラム
40:最適化候補配列式リスト
Claims (6)
- 複数の配列を演算する配列式を含む中間コードを読み出し、前記中間コードから、配列式を複数検出する配列式検出部と、
前記配列式検出部で検出された複数の配列式でそれぞれ演算される複数の配列のそれぞれについて、配列の寸法を表す寸法式を当該配列の上限を表す変数と下限を表す変数とを用いて計算し、第1の変数を用いて寸法式が計算された第1の配列の寸法と、第2の変数を用いて寸法式が計算された第2の配列の寸法と、は、前記第1の配列と前記第2の配列とが同じ配列式で演算される場合に、同じ寸法である、という関係を表す関係式を決定する変数関係確定部と、
前記第1の配列と前記第2の配列とを演算する配列式が前記中間コードから検出された配列式検出位置よりも前の位置で、前記第1の変数若しくは前記第2の変数の値を定義する前定義式を検出し、前記配列式検出位置よりも後の位置で、前記第1の変数若しくは前記第2の変数の値を定義する後定義式を検出する変数定義検出部と、
前記変数関係確定部で決定された関係式に基づいて、前記複数の配列式でそれぞれ演算される複数の配列の寸法式の内で、前記変数定義検出部で前定義式が検出された位置から、前記変数定義検出部で後定義式が検出された位置までの位置で検出された配列式で演算される配列の寸法式であって前記第1の変数を用いて計算された寸法式を、前記第2の変数を用いて計算された寸法式に置換する寸法式置換部と、
前記寸法式置換部で置換された寸法式と同じ寸法式で表される寸法の配列を演算する複数の配列式にそれぞれ従って、繰り返し実行される複数のループ処理から当該複数のループ処理に共通した共通演算式を削除し、かつ当該複数のループ処理を融合させるループ最適化を行う最適化部と、
を備える変数最適化装置。 - 前記配列式検出部で検出された複数の配列式の内で、連続して処理される複数の配列式のそれぞれで演算される複数の配列の寸法が翻訳時にそれぞれ同一であると確定しているか否かを、前記変数関係確定部で計算された寸法式に基づいて判別する寸法判別部と、
前記変数関係確定部で前記複数の配列の寸法がそれぞれ同一であると翻訳時には確定していないと判別されると、実行時に前記複数の配列の寸法がそれぞれ同じ場合に実行される寸法同一時処理と、前記複数の配列の寸法がそれぞれ同じでない場合に実行される寸法非同一時処理と、に処理を分岐する処理を追加する分岐追加部と、をさらに備え、
前記最適化部は、前記連続して処理される複数の配列式にそれぞれ従って、繰り返し実行される複数のループ処理をループ最適化した処理を前記寸法同一時処理とする、
ことを特徴とする請求項1に記載の変数最適化装置。 - コンピュータを、
複数の配列を演算する配列式を含む中間コードを読み出し、前記中間コードから、配列式を複数検出する配列式検出部、
前記配列式検出部で検出された複数の配列式でそれぞれ演算される複数の配列のそれぞれについて、配列の寸法を表す寸法式を当該配列の上限を表す変数と下限を表す変数とを用いて計算し、第1の変数を用いて寸法式が計算された第1の配列の寸法と、第2の変数を用いて寸法式が計算された第2の配列の寸法と、は、前記第1の配列と前記第2の配列とが同じ配列式で演算される場合に、同じ寸法である、という関係を表す関係式を決定する変数関係確定部、
前記第1の配列と前記第2の配列とを演算する配列式が前記中間コードから検出された配列式検出位置よりも前の位置で、前記第1の変数若しくは前記第2の変数の値を定義する前定義式を検出し、前記配列式検出位置よりも後の位置で、前記第1の変数若しくは前記第2の変数の値を定義する後定義式を検出する変数定義検出部、
前記変数関係確定部で決定された関係式に基づいて、前記複数の配列式でそれぞれ演算される複数の配列の寸法式の内で、前記変数定義検出部で前定義式が検出された位置から、前記変数定義検出部で後定義式が検出された位置までの位置で検出された配列式で演算される配列の寸法式であって前記第1の変数を用いて計算された寸法式を、前記第2の変数を用いて計算された寸法式に置換する寸法式置換部、
前記寸法式置換部で置換された寸法式と同じ寸法式で表される寸法の配列を演算する複数の配列式にそれぞれ従って、繰り返し実行される複数のループ処理から当該複数のループ処理に共通した共通演算式を削除し、かつ当該複数のループ処理を融合させるループ最適化を行う最適化部、
として機能させるための変数最適化プログラム。 - コンピュータが、複数の配列を演算する配列式を含む中間コードを読み出し、前記中間コードから、配列式を複数検出する配列式検出ステップと、
前記コンピュータが、前記配列式検出ステップで検出された複数の配列式でそれぞれ演算される複数の配列のそれぞれについて、配列の寸法を表す寸法式を当該配列の上限を表す変数と下限を表す変数とを用いて計算し、第1の変数を用いて寸法式が計算された第1の配列の寸法と、第2の変数を用いて寸法式が計算された第2の配列の寸法と、は、前記第1の配列と前記第2の配列とが同じ配列式で演算される場合に、同じ寸法である、という関係を表す関係式を決定する変数関係確定ステップと、
前記コンピュータが、前記第1の配列と前記第2の配列とを演算する配列式が前記中間コードから検出された配列式検出位置よりも前の位置で、前記第1の変数若しくは前記第2の変数の値を定義する前定義式を検出し、前記配列式検出位置よりも後の位置で、前記第1の変数若しくは前記第2の変数の値を定義する後定義式を検出する変数定義検出ステップと、
前記コンピュータが、前記変数関係確定ステップで決定された関係式に基づいて、前記複数の配列式でそれぞれ演算される複数の配列の寸法式の内で、前記変数定義検出ステップで前定義式が検出された位置から、前記変数定義検出ステップで後定義式が検出された位置までの位置で検出された配列式で演算される配列の寸法式であって前記第1の変数を用いて計算された寸法式を、前記第2の変数を用いて計算された寸法式に置換する寸法式置換ステップと、
前記コンピュータが、前記寸法式置換ステップで置換された寸法式と同じ寸法式で表される寸法の配列を演算する複数の配列式にそれぞれ従って、繰り返し実行される複数のループ処理から当該複数のループ処理に共通した共通演算式を削除し、かつ当該複数のループ処理を融合させるループ最適化を行う最適化ステップと、
を有する変数最適化方法。 - コンピュータを、
複数の配列を演算する配列式を含む中間コードを読み出し、前記中間コードから、配列式を複数検出する配列式検出部、
前記配列式検出部で検出された複数の配列式でそれぞれ演算される複数の配列のそれぞれについて、配列の寸法を表す寸法式を当該配列の上限を表す変数と下限を表す変数とを用いて計算し、第1の変数を用いて寸法式が計算された第1の配列の寸法と、第2の変数を用いて寸法式が計算された第2の配列の寸法と、は、前記第1の配列と前記第2の配列とが同じ配列式で演算される場合に、同じ寸法である、という関係を表す関係式を決定する変数関係確定部、
前記第1の配列と前記第2の配列とを演算する配列式が前記中間コードから検出された配列式検出位置よりも前の位置で、前記第1の変数若しくは前記第2の変数の値を定義する前定義式を検出し、前記配列式検出位置よりも後の位置で、前記第1の変数若しくは前記第2の変数の値を定義する後定義式を検出する変数定義検出部、
前記変数関係確定部で決定された関係式に基づいて、前記複数の配列式でそれぞれ演算される複数の配列の寸法式の内で、前記変数定義検出部で前定義式が検出された位置から、前記変数定義検出部で後定義式が検出された位置までの位置で検出された配列式で演算される配列の寸法式であって前記第1の変数を用いて計算された寸法式を、前記第2の変数を用いて計算された寸法式に置換する寸法式置換部、
前記寸法式置換部で置換された寸法式と同じ寸法式で表される寸法の配列を演算する複数の配列式にそれぞれ従って、繰り返し実行される複数のループ処理から当該複数のループ処理に共通した共通演算式を削除し、かつ当該複数のループ処理を融合させるループ最適化を行う最適化部、
前記最適化部でループ最適化された中間コードに基づいて、オブジェクトプログラムを生成するコード生成部、
として機能させるためのコンパイラ。 - コンピュータが、複数の配列を演算する配列式を含む中間コードを読み出し、前記中間コードから、配列式を複数検出する配列式検出ステップと、
前記コンピュータが、前記配列式検出ステップで検出された複数の配列式でそれぞれ演算される複数の配列のそれぞれについて、配列の寸法を表す寸法式を当該配列の上限を表す変数と下限を表す変数とを用いて計算し、第1の変数を用いて寸法式が計算された第1の配列の寸法と、第2の変数を用いて寸法式が計算された第2の配列の寸法と、は、前記第1の配列と前記第2の配列とが同じ配列式で演算される場合に、同じ寸法である、という関係を表す関係式を決定する変数関係確定ステップと、
前記コンピュータが、前記第1の配列と前記第2の配列とを演算する配列式が前記中間コードから検出された配列式検出位置よりも前の位置で、前記第1の変数若しくは前記第2の変数の値を定義する前定義式を検出し、前記配列式検出位置よりも後の位置で、前記第1の変数若しくは前記第2の変数の値を定義する後定義式を検出する変数定義検出ステップと、
前記コンピュータが、前記変数関係確定ステップで決定された関係式に基づいて、前記複数の配列式でそれぞれ演算される複数の配列の寸法式の内で、前記変数定義検出ステップで前定義式が検出された位置から、前記変数定義検出ステップで後定義式が検出された位置までの位置で検出された配列式で演算される配列の寸法式であって前記第1の変数を用いて計算された寸法式を、前記第2の変数を用いて計算された寸法式に置換する寸法式置換ステップと、
前記コンピュータが、前記寸法式置換ステップで置換された寸法式と同じ寸法式で表される寸法の配列を演算する複数の配列式にそれぞれ従って、繰り返し実行される複数のループ処理から当該複数のループ処理に共通した共通演算式を削除し、かつ当該複数のループ処理を融合させるループ最適化を行う最適化ステップと、
前記コンピュータが、前記最適化ステップでループ最適化された中間コードに基づいて、オブジェクトプログラムを生成するコード生成ステップと、
を有するコンパイル方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008054361A JP5169322B2 (ja) | 2008-03-05 | 2008-03-05 | 変数最適化装置、変数最適化プログラム、コンパイラ、変数最適化方法、及びコンパイル方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008054361A JP5169322B2 (ja) | 2008-03-05 | 2008-03-05 | 変数最適化装置、変数最適化プログラム、コンパイラ、変数最適化方法、及びコンパイル方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009211458A JP2009211458A (ja) | 2009-09-17 |
JP5169322B2 true JP5169322B2 (ja) | 2013-03-27 |
Family
ID=41184528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008054361A Expired - Fee Related JP5169322B2 (ja) | 2008-03-05 | 2008-03-05 | 変数最適化装置、変数最適化プログラム、コンパイラ、変数最適化方法、及びコンパイル方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5169322B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020003265A1 (en) * | 2018-06-29 | 2020-01-02 | Beijing Bytedance Network Technology Co., Ltd. | Conditions of usage of luts |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63198130A (ja) * | 1987-02-13 | 1988-08-16 | Nec Corp | ル−プ最適命令列選択方式 |
JPS6418876A (en) * | 1987-07-14 | 1989-01-23 | Nec Corp | Production system for vector instruction column |
JPH02118732A (ja) * | 1988-10-28 | 1990-05-07 | Toshiba Corp | プログラム処理方式 |
JP2815178B2 (ja) * | 1989-06-30 | 1998-10-27 | 富士通株式会社 | コンパイラ装置 |
JP2701246B2 (ja) * | 1991-05-07 | 1998-01-21 | 日本電気株式会社 | コンパイラのベクトル化処理方式 |
JPH05257707A (ja) * | 1992-03-13 | 1993-10-08 | Hitachi Ltd | コンパイル方式 |
JP3695798B2 (ja) * | 1995-08-25 | 2005-09-14 | 富士通株式会社 | コンピュータシステムおよびコード生成最適化制御方法 |
JP2002073579A (ja) * | 2000-08-29 | 2002-03-12 | Hitachi Ltd | 分散共有メモリ向けコンパイル方法 |
JP2003256214A (ja) * | 2002-02-27 | 2003-09-10 | Hitachi Ltd | 配列拡張によるループ変換方法 |
-
2008
- 2008-03-05 JP JP2008054361A patent/JP5169322B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009211458A (ja) | 2009-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060195828A1 (en) | Instruction generator, method for generating instructions and computer program product that executes an application for an instruction generator | |
CN111104335B (zh) | 一种基于多层次分析的c语言缺陷检测方法及装置 | |
US20090249307A1 (en) | Program analysis apparatus, program analysis method, and program storage medium | |
JP2013156786A (ja) | ソフトウェアの構造可視化プログラムおよびシステム | |
CN108563561B (zh) | 一种程序隐性约束提取方法及系统 | |
CN116166236A (zh) | 代码推荐方法、装置、计算机设备及存储介质 | |
CN112631925B (zh) | 一种单变量原子违背缺陷的检测方法 | |
US9715374B2 (en) | Multi-branch determination syntax optimization apparatus | |
US20010044930A1 (en) | Loop optimization method and a compiler | |
JP5169322B2 (ja) | 変数最適化装置、変数最適化プログラム、コンパイラ、変数最適化方法、及びコンパイル方法 | |
JP6002507B2 (ja) | ソフトウェア検証用プログラムおよびソフトウェア検証システム | |
Sargsyan et al. | Scalable and accurate clones detection based on metrics for dependence graph | |
US20170039044A1 (en) | Compiling apparatus and compiling method | |
CN112313626B (zh) | 异步处理器架构上的死锁检测及同步感知优化的方法 | |
JP5227646B2 (ja) | コンパイラ及びそのコード生成方法 | |
US20160371066A1 (en) | Computer that performs compiling, compiling method and storage medium that stores compiler program | |
JP2007041804A (ja) | プログラム生成装置、プログラム検証装置および検証プログラム | |
JPWO2017204139A1 (ja) | データ処理装置、データ処理方法、およびプログラム記録媒体 | |
JP6748357B2 (ja) | 解析装置、解析プログラムおよび解析方法 | |
JP3584204B2 (ja) | 原始プログラム自動変換装置 | |
JPH09160784A (ja) | 並列化コンパイル方式 | |
JP2008015665A (ja) | プログラム解析方法及びプログラム解析装置 | |
JP2007249262A (ja) | 配列範囲外アクセス検出方式及び方法 | |
da Cunha | Recommendation Engine for Parallel Loops | |
JP6086420B2 (ja) | 設計記述間差分解析装置、設計記述間差分解析プログラムおよび設計記述間差分解析方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5169322 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |