[go: up one dir, main page]

JP5166297B2 - 酸化珪素膜の形成方法、半導体メモリ装置の製造方法およびコンピュータ読み取り可能な記憶媒体 - Google Patents

酸化珪素膜の形成方法、半導体メモリ装置の製造方法およびコンピュータ読み取り可能な記憶媒体 Download PDF

Info

Publication number
JP5166297B2
JP5166297B2 JP2009011027A JP2009011027A JP5166297B2 JP 5166297 B2 JP5166297 B2 JP 5166297B2 JP 2009011027 A JP2009011027 A JP 2009011027A JP 2009011027 A JP2009011027 A JP 2009011027A JP 5166297 B2 JP5166297 B2 JP 5166297B2
Authority
JP
Japan
Prior art keywords
oxide film
silicon oxide
film
plasma
oxidation treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009011027A
Other languages
English (en)
Other versions
JP2010171128A (ja
JP2010171128A5 (ja
Inventor
義郎 壁
淳一 北川
紀久夫 山部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009011027A priority Critical patent/JP5166297B2/ja
Priority to US12/550,788 priority patent/US8026187B2/en
Publication of JP2010171128A publication Critical patent/JP2010171128A/ja
Publication of JP2010171128A5 publication Critical patent/JP2010171128A5/ja
Application granted granted Critical
Publication of JP5166297B2 publication Critical patent/JP5166297B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H10D30/694—IGFETs having charge trapping gate insulators, e.g. MNOS transistors characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、酸化珪素膜の形成方法、半導体メモリ装置の製造方法およびコンピュータ読み取り可能な記憶媒体に関する。
半導体装置の一種であるフラッシュメモリは、セルのサイズが小さく大容量化が可能であるとともに、衝撃耐性にも優れているため、近年急速に需要が拡大している。フラッシュメモリの代表的な方式として、コントロールゲート電極とフローティング電極の間にＯＮＯ（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ）構造の絶縁膜を形成し、コントロールゲート電極と対をなすフローティングゲート電極に電子を注入したり、除去したりすることにより、データの書込み、消去を行う方式のものが知られている。
また、フラッシュメモリには、ＳＯＮＯＳ（Ｓｉｌｉｃｏｎ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）型やＭＯＮＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）型と呼ばれる積層構造を有するものが知られている。これらのタイプのフラッシュメモリでは、二酸化珪素膜（Ｏｘｉｄｅ）に挟まれた窒化珪素膜（Ｎｉｔｒｉｄｅ）を電荷蓄積層として情報の保持が行われる。つまり、半導体基板（Ｓｉｌｉｃｏｎ）とコントロールゲート電極（ＳｉｌｉｃｏｎまたはＭｅｔａｌ）との間に電圧を印加することによって、電荷捕獲層の窒化珪素膜に電子を注入してデータを保存したり、窒化珪素膜に蓄積された電子を除去したりして、データの保存と消去を行っている。
フラッシュメモリは、記憶媒体として上記のように優れた特性を有しているが、データの書き込み回数に制限があるという問題がある。フラッシュメモリのトンネル酸化膜は、電荷蓄積層（上記フローティングゲート電極や窒化珪素膜など）に注入した電荷を保持するために、絶縁性を長期間維持することが必要である。しかし、電圧を印加してトンネル酸化膜に電子を通過させるデータ書き込み動作や消去動作が数十万回も繰り返されるうちに、トンネル酸化膜が劣化してリーク電流が増加し（ＳＩＬＣ；Ｓｔｒｅｓｓ Ｉｎｄｕｃｅｄ Ｌｅａｋａｇｅ Ｃｕｒｒｅｎｔ）、絶縁膜としての機能が低下していく。このようなトンネル酸化膜の劣化によって、フラッシュメモリの製品寿命に制約が生じ、信頼性を低下させる一因になっていた。
トンネル酸化膜は、通常、シリコン表面を酸化処理することによって形成される二酸化珪素膜である。シリコンを酸化する方法としては、一般にＷＶＧ（Water Vapor Generator）を使用した熱酸化やＩＳＳＧ（Ｉｎ−Ｓｉｔｕ Ｓｔｅａｍ Ｇｅｎｅｒａｔｉｏｎ）に代表される熱ラジカル酸化などの熱酸化と、プラズマを利用して酸化を行うプラズマ酸化とが知られているが、トンネル酸化膜の場合、フラッシュメモリに高い信頼性を与える目的で、高品質な絶縁膜である熱酸化膜（熱ラジカル酸化膜を含む）が用いられている。熱酸化膜は、シリコン表面を８００℃以上の高温で熱酸化することにより形成される。しかし、熱酸化膜を使用しても、データ書き込み動作や消去動作を繰り返す間にトンネル酸化膜の劣化が進むため、その改善が求められていた。
特許文献１では、ゲート絶縁膜の絶縁性能を向上させてリーク電流の低減を図るため、絶縁膜に酸素プラズマによる改質処理を行った後、熱アニールによる改質処理を行う方法が提案されている（特許文献１）。しかし、この特許文献１は、ＣＶＤ法によって形成された絶縁膜を改質の対象とするものである。一般にＣＶＤ法により得られた酸化珪素膜に比べて、シリコンを熱酸化して得られた熱酸化膜は、緻密で、格段に高品質であるため、熱酸化膜の性質をさらに向上させることについては、これまでほとんど注意が払われてこなかった。
絶縁膜の信頼性を示す指標として、ＴＤＤＢ（絶縁膜経時破壊）から得られる二つのパラメータが知られている。一つは、絶縁膜に電気ストレスを与えて絶縁破壊するまでの総電荷量で表すＱｂｄ特性であり、もう一つは、電気ストレスに対する電圧シフト量を表すＲｄ特性（劣化速度）である（非特許文献１）。フラッシュメモリのトンネル酸化膜としての信頼性を評価する上でも、上記二つのパラメータを考慮する必要があると考えられる。
特開２００４−３５６５２８号（特許請求の範囲など）
Ｚ．Ｌｕ，ｅｔ ａｌ．，ＩＷＤＴＦ，１２３（２００８）
本発明者らは、トンネル酸化膜として使用される酸化珪素膜の信頼性について、上記二つのパラメータを基準に評価した。その結果、後記実施例に示したように、Ｒｄ特性に関して、熱酸化膜はプラズマ酸化膜よりも優れている反面、Ｑｂｄ特性に関して、熱酸化膜よりもプラズマ酸化膜が優れていることに着目した。つまり、熱酸化膜とプラズマ酸化膜において、Ｑｂｄ特性とＲｄ特性がトレードオフの関係にあるが、Ｑｂｄ特性とＲｄ特性を両立させた酸化珪素膜を形成できれば、トンネル酸化膜として使用した場合にフラッシュメモリの信頼性をさらに高めることが可能である、という着想を得た。
したがって、本発明の目的は、優れたＱｂｄ特性とＲｄ特性を兼ね備えた良質な酸化珪素膜を形成する方法を提供し、もって信頼性の高い半導体デバイスを提供することである。
上記課題を解決するため、本発明の第１の観点に係る酸化珪素膜の形成方法は、被処理体の表面に露出したシリコンをプラズマ密度が１×１０ １０ 〜５×１０ １２ ／ｃｍ ３ の高密度プラズマによってプラズマ酸化処理し、酸化珪素膜を形成する第１の酸化処理工程と、前記酸化珪素膜を、さらに熱酸化処理する第２の酸化処理工程と、を備え、前記第２の酸化処理工程後の酸化珪素膜の目標膜厚が、４ｎｍ以上１０ｎｍ以下の範囲内であるとともに、前記第１の酸化処理工程では、前記目標膜厚の７０％以上９８％以下の範囲内の膜厚で前記酸化珪素膜を形成し、前記第２の酸化処理工程では、前記目標膜厚に達するまで増膜させることを特徴とする。
本発明の酸化珪素膜の形成方法において、前記第１の酸化処理工程の処理圧力が、６．７Ｐａ以上２６７Ｐａ以下の範囲内であることが好ましい。
また、本発明の酸化珪素膜の形成方法において、前記第１の酸化処理工程は、希ガスと酸素ガスと水素ガスと含有する処理ガスによりプラズマを生成させ、前記処理ガスの全流量に対して前記酸素ガスの流量比率が０．２％以上１０％以下の範囲内であることが好ましい。
また、本発明の酸化珪素膜の形成方法において、前記第１の酸化処理工程における処理温度が、２００℃以上６００℃以下の範囲内であることが好ましい。
また、本発明の酸化珪素膜の形成方法において、前記第１の酸化処理工程は、複数の孔を有する平面アンテナにより処理容器内にマイクロ波を導入して処理ガスのプラズマを生成させるプラズマ処理装置において行うことが好ましい。
また、本発明の酸化珪素膜の形成方法において、前記第２の酸化処理工程は、酸化雰囲気において８００℃以上１１００℃以下の範囲内の温度に加熱して行うことが好ましい。
また、本発明の酸化珪素膜の形成方法において、前記第２の酸化処理工程では、ウエット熱酸化処理を行うことが好ましい。
また、本発明の酸化珪素膜の形成方法において、前記酸化珪素膜が、半導体メモリ装置のトンネル酸化膜であることが好ましい。
また、本発明の酸化珪素膜の形成方法は、前記酸化珪素膜が、半導体メモリ装置においてフローティングゲート電極とコントロールゲート電極との間を絶縁するための絶縁膜であることが好ましい。
また、本発明の酸化珪素膜の形成方法において、前記酸化珪素膜が、半導体装置の素子領域を区画する素子分離膜であることが好ましい。
本発明の第２の観点に係る半導体メモリ装置の製造方法は、シリコン層上に、トンネル酸化膜を介して電荷蓄積層とゲート電極が形成されてなる半導体メモリ装置の製造方法であって、
前記トンネル酸化膜を、上記第１の観点の酸化珪素膜の形成方法により形成する。
本発明の第３の観点のコンピュータ読み取り可能な記憶媒体は、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、前記制御プログラムは、実行時に、被処理体に対して所定の処理を行うための複数の処理チャンバを有する処理システムにおいて、被処理体の表面に露出したシリコンをプラズマ密度が１×１０ １０ 〜５×１０ １２ ／ｃｍ ３ の高密度プラズマによってプラズマ酸化処理し、酸化珪素膜を形成する第１のステップと、前記酸化珪素膜を、酸化雰囲気中で熱酸化処理する第２のステップと、を含み、前記第２のステップ後の酸化珪素膜の目標膜厚が、４ｎｍ以上１０ｎｍ以下の範囲内であるとともに、前記第１のステップでは、前記目標膜厚の７０％以上９８％以下の範囲内の膜厚で前記酸化珪素膜を形成し、前記第２のステップでは、前記目標膜厚に達するまで増膜させる酸化珪素膜の形成方法が行なわれるように、コンピュータに前記処理システムを制御させるものである。
本発明の酸化珪素膜の形成方法によれば、シリコンをプラズマ酸化処理して酸化珪素膜を形成した後、さらに熱酸化処理することにより、優れたＱｂｄ特性とＲｄ特性を兼ね備えた良質な酸化珪素膜を形成することができる。本発明方法によって形成された酸化珪素膜は、不純物やダングリングボンド等の欠陥が少なく、電気的ストレスが繰り返し加えられるアプリケーションに有利に利用できる。
基板処理システムの概略構成を示す平面図である。 本発明方法の実施に適したプラズマ処理装置の一例を示す概略断面図である。 平面アンテナの構造を示す図面である。 制御部の構成例を示す説明図である。 本発明方法の実施に適した熱酸化処理装置の一例を示す概略断面図である。 本発明の一実施の形態に係る酸化珪素膜の形成方法の手順の概略を示すフローチャートである。 本発明の一実施の形態に係る酸化珪素膜の形成方法の主要な工程を説明する説明図である。 試験例１のＴＤＤＢ試験におけるＶ−ｔ曲線を示すグラフ図面である。 試験例１のＴＤＤＢ試験におけるＱｂｄ測定の結果を示すグラフ図面である。 ＳｉＯ２表面およびＳｉＯ２／Ｓｉ界面の平均粗さ（ＲＭＳ）を示すグラフ図面である。 酸化珪素膜の膜厚とウエットエッチングレートとの関係を示すグラフ図面である。 ＳＩＳｕＲ法におけるＲＭＳ変化量（ΔＲＭＳ）の注入電荷量（Ｑｉｎｊ）依存性を示すグラフ図面である。 ＳＩＳｕＲ法におけるＲＭＳ変化量（ΔＲＭＳ）の定電流ストレス（ＣＣＳ）依存性を示すグラフ図面である。 試験例２におけるＱｂｄ測定の結果を示すグラフ図面である。 試験例２におけるＳＩＬＣ測定の結果を示すグラフ図面である。 試験例３におけるＶ−ｔ曲線を示すグラフ図面である。 試験例３におけるＱｂｄ試験の結果を示すグラフ図面である。 本発明方法を適用可能な半導体メモリ装置の構成例を示す概略断面図である。 本発明方法を適用可能な別の半導体メモリ装置の構成例を示す概略断面図である。
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。まず、図１を参照しながら本発明の実施の形態に係る絶縁膜の形成方法が行われる基板処理システムについて説明を行う。図１は、例えば基板としての半導体ウエハ（以下、単に「ウエハ」と記す）Ｗに対し、例えばプラズマ酸化処理および熱酸化処理を行なうように構成された基板処理システム２００を示す概略構成図である。この基板処理システム２００は、マルチチャンバ構造のクラスタツールとして構成されている。
基板処理システム２００は、主要な構成として、ウエハＷに対して各種の処理を行う４つのプロセスモジュール１００ａ，１００ｂ，１０１ａ，１０１ｂと、これらのプロセスモジュール１００ａ，１００ｂ，１０１ａ，１０１ｂに対してゲートバルブＧ１を介して接続された真空側搬送室１０３と、この真空側搬送室１０３にゲートバルブＧ２を介して接続された２つのロードロック室１０５ａ，１０５ｂと、これら２つのロードロック室１０５ａ，１０５ｂに対してゲートバルブＧ３を介して接続されたローダーユニット１０７とを備えている。
４つのプロセスモジュール１００ａ，１００ｂ，１０１ａ，１０１ｂは、ウエハＷに対して同じ内容の処理を行うものであってもよいし、あるいはそれぞれ異なる内容の処理を行うものであってもよい。本実施の形態では、プロセスモジュール１００ａ，１００ｂでは、ウエハＷのシリコンをプラズマ酸化して酸化珪素膜を形成するプラズマ酸化処理を行い、プロセスモジュール１０１ａ，１０１ｂでは、プラズマ酸化により形成された酸化珪素膜をさらに熱酸化処理できるように構成されている。
真空引き可能に構成された真空側搬送室１０３には、プロセスモジュール１００ａ，１００ｂ，１０１ａ，１０１ｂやロードロック室１０５ａ，１０５ｂに対してウエハＷの受け渡しを行う第１の基板搬送装置としての搬送装置１０９が設けられている。この搬送装置１０９は、互いに対向するように配置された一対の搬送アーム部１１１ａ，１１１ｂを有している。各搬送アーム部１１１ａ，１１１ｂは同一の回転軸を中心として、屈伸及び旋回可能に構成されている。また、各搬送アーム部１１１ａ，１１１ｂの先端には、それぞれウエハＷを載置して保持するためのフォーク１１３ａ，１１３ｂが設けられている。搬送装置１０９は、これらのフォーク１１３ａ，１１３ｂ上にウエハＷを載置した状態で、プロセスモジュール１００ａ，１００ｂ，１０１ａ，１０１ｂ間、あるいはプロセスモジュール１００ａ，１００ｂ，１０１ａ，１０１ｂとロードロック室１０５ａ，１０５ｂとの間でウエハＷの搬送を行う。
ロードロック室１０５ａ，１０５ｂ内には、それぞれウエハＷを載置する載置台１０６ａ，１０６ｂが設けられている。ロードロック室１０５ａ，１０５ｂは、真空状態と大気開放状態を切り替えられるように構成されている。このロードロック室１０５ａ，１０５ｂの載置台１０６ａ，１０６ｂを介して、真空側搬送室１０３と大気側搬送室１１９（後述）との間でウエハＷの受け渡しが行われる。
ローダーユニット１０７は、ウエハＷの搬送を行う第２の基板搬送装置としての搬送装置１１７が設けられた大気側搬送室１１９と、この大気側搬送室１１９に隣接配備された３つのロードポートＬＰと、大気側搬送室１１９の他の側面に隣接配備され、ウエハＷの位置測定を行なう位置測定装置としてのオリエンタ１２１とを有している。
大気側搬送室１１９は、例えば窒素ガスや清浄空気をダウンフローさせる循環設備（図示省略）を備え、クリーンな環境が維持されている。大気側搬送室１１９は、平面視矩形形状をなしており、その長手方向に沿ってガイドレール１２３が設けられている。このガイドレール１２３に搬送装置１１７がスライド移動可能に支持されている。つまり、搬送装置１１７は図示しない駆動機構により、ガイドレール１２３に沿ってＸ方向へ移動可能に構成されている。この搬送装置１１７は、上下２段に配置された一対の搬送アーム部１２５ａ，１２５ｂを有している。各搬送アーム部１２５ａ，１２５ｂは屈伸及び旋回可能に構成されている。各搬送アーム部１２５ａ，１２５ｂの先端には、それぞれウエハＷを載置して保持する保持部材としてのフォーク１２７ａ，１２７ｂが設けられている。搬送装置１１７は、これらのフォーク１２７ａ，１２７ｂ上にウエハＷを載置した状態で、ロードポートＬＰのウエハカセットＣＲと、ロードロック室１０５ａ，１０５ｂと、オリエンタ１２１との間でウエハＷの搬送を行う。
ロードポートＬＰは、ウエハカセットＣＲを載置できるようになっている。ウエハカセットＣＲは、複数枚のウエハＷを同じ間隔で多段に載置して収容できるように構成されている。
オリエンタ１２１は、図示しない駆動モータによって回転される回転板１３３と、この回転板１３３の外周位置に設けられ、ウエハＷの周縁部を検出するための光学センサ１３５とを備えている。
以上のような構成を有する基板処理システム２００においては、以下の手順でウエハＷに対するプラズマ酸化処理、ＣＶＤ処理およびプラズマ改質処理が行われる。まず、大気側搬送室１１９の搬送装置１１７のフォーク１２７ａ，１２７ｂのいずれかを用い、ロードポートＬＰのウエハカセットＣＲより１枚のウエハＷが取り出され、オリエンタ１２１で位置合わせした後、ロードロック室１０５ａ（または１０５ｂ）に搬入される。ウエハＷが載置台１０６ａ（または１０６ｂ）に載置された状態のロードロック室１０５ａ（または１０５ｂ）では、ゲートバルブＧ３が閉じられ、内部が真空状態に減圧排気される。その後、ゲートバルブＧ２が開放され、真空側搬送室１０３内の搬送装置１０９のフォーク１１３ａ，１１３ｂによってウエハＷがロードロック室１０５ａ（または１０５ｂ）から運び出される。
搬送装置１０９によりロードロック室１０５ａ（または１０５ｂ）から運び出されたウエハＷは、まず、プロセスモジュール１００ａ，１００ｂのいずれかに搬入され、ゲートバルブＧ１を閉じた後でウエハＷに対してプラズマ酸化処理が行われる。
次いで、前記ゲートバルブＧ１が開放され、酸化珪素膜が形成されたウエハＷが搬送装置１０９によりプロセスモジュール１００ａ（または１００ｂ）から真空状態のままプロセスモジュール１０１ａ，１０１ｂのいずれか片方に搬入される。そして、ゲートバルブＧ１を閉じた後でウエハＷに対して熱酸化処理が行われる。
次いで、前記ゲートバルブＧ１が開放され、酸化珪素膜が形成されたウエハＷが搬送装置１０９によりプロセスモジュール１０１ａ（または１０１ｂ）から真空状態のまま搬出され、ロードロック室１０５ａ（または１０５ｂ）に搬入される。そして、前記とは逆の手順でロードポートＬＰのウエハカセットＣＲに処理済みのウエハＷが収納され、基板処理システム２００における１枚のウエハＷに対する処理が完了する。なお、基板処理システム２００における各処理装置の配置は、効率的に処理を行うことができる配置であれば、いかなる配置構成でもよい。さらに、基板処理システム２００におけるプロセスモジュールの数は４つに限らず、５つ以上であってもよい。
図２は、プロセスモジュール１００ａ，１００ｂを構成するプラズマ処理装置１００の概略構成を模式的に示す断面図である。また、図３は、図２のプラズマ処理装置１００の平面アンテナを示す平面図である。
プラズマ処理装置１００は、複数のスロット状の孔を有する平面アンテナ、特にＲＬＳＡ（Ｒａｄｉａｌ Ｌｉｎｅ Ｓｌｏｔ Ａｎｔｅｎｎａ；ラジアルラインスロットアンテナ）にて処理容器内にマイクロ波を導入することにより、高密度かつ低電子温度のマイクロ波励起プラズマを発生させ得るＲＬＳＡマイクロ波プラズマ処理装置として構成されている。プラズマ処理装置１００では、１×１０１０〜５×１０１２／ｃｍ３のプラズマ密度で、かつ０．７〜２ｅＶの低電子温度を有するプラズマによる処理が可能である。従って、プラズマ処理装置１００は、各種半導体装置の製造過程において、シリコンを酸化して酸化珪素膜（ＳｉＯ２膜）を形成する目的で好適に利用できる。
プラズマ処理装置１００は、主要な構成として、気密に構成された処理容器１と、処理容器１内にガスを供給するガス供給装置１８と、処理容器１内を減圧排気するための、真空ポンプ２４を備えた排気機構と、処理容器１の上部に設けられ、処理容器１内にマイクロ波を導入するマイクロ波導入機構２７と、これらプラズマ処理装置１００の各構成部を制御する制御部５０と、を備えている。
処理容器１は、接地された略円筒状の容器により形成されている。なお、処理容器１は角筒形状の容器により形成してもよい。処理容器１は、アルミニウム等の金属またはその合金からなる底壁１ａと側壁１ｂとを有している。
処理容器１の内部には、被処理体であるウエハＷを水平に支持するための載置台２が設けられている。載置台２は、熱伝導性の高い材質例えばＡｌＮ等のセラミックスにより構成されている。この載置台２は、排気室１１の底部中央から上方に延びる円筒状の支持部材３により支持されている。支持部材３は、例えばＡｌＮ等のセラミックスにより構成されている。
また、載置台２には、その外縁部をカバーし、ウエハＷをガイドするためのカバーリング４が設けられている。このカバーリング４は、例えば石英、ＡｌＮ、Ａｌ２Ｏ３、ＳｉＮ等の材質で構成された環状部材である。
また、載置台２には、温度調節機構としての抵抗加熱型のヒータ５が埋め込まれている。このヒータ５は、ヒータ電源５ａから給電されることにより載置台２を加熱して、その熱で被処理基板であるウエハＷを均一に加熱する。
また、載置台２には、熱電対（ＴＣ）６が配備されている。この熱電対６によって載置台２の温度計測を行うことにより、ウエハＷの加熱温度を例えば室温から９００℃までの範囲で制御可能となっている。
また、載置台２には、ウエハＷを支持して昇降させるためのウエハ支持ピン（図示せず）が設けられている。各ウエハ支持ピンは、載置台２の表面に対して突没可能に設けられている。
処理容器１の内周には、石英からなる円筒状のライナー７が設けられている。また、載置台２の外周側には、処理容器１内を均一排気するため、多数の排気孔８ａを有する石英製のバッフルプレート８が環状に設けられている。このバッフルプレート８は、複数の支柱９により支持されている。
処理容器１の底壁１ａの略中央部には、円形の開口部１０が形成されている。底壁１ａにはこの開口部１０と連通し、下方に向けて突出する排気室１１が設けられている。この排気室１１には、排気管１２が接続されており、この排気管１２を介して真空ポンプ２４に接続されている。
処理容器１の上部には、中央部が開口した環状の蓋枠１３が接合されている。開口の内周は、内側（処理容器内空間）へ向けて突出し、環状の支持部１３ａを形成している。
処理容器１の側壁１ｂには、環状をなすガス導入部１５が設けられている。このガス導入部１５は、酸素含有ガスやプラズマ励起用ガスを供給するガス供給装置１８に接続されている。なお、ガス導入部１５はノズル状またはシャワー状に設けてもよい。
また、処理容器１の側壁１ｂには、プラズマ処理装置１００と、これに隣接する搬送室１０３との間で、ウエハＷの搬入出を行うための搬入出口１６と、この搬入出口１６を開閉するゲートバルブＧ１とが設けられている。
ガス供給装置１８は、ガス供給源（例えば、不活性ガス供給源１９ａ、酸素含有ガス供給源１９ｂ、水素ガス供給源１９ｃ）と、配管（例えば、ガスライン２０ａ、２０ｂ、２０ｃ）と、流量制御装置（例えば、マスフローコントローラ２１ａ、２１ｂ、２１ｃ）と、バルブ（例えば、開閉バルブ２２ａ，２２ｂ、２２ｃ）とを有している。なお、ガス供給装置１８は、上記以外の図示しないガス供給源として、例えば処理容器１内雰囲気を置換する際に用いるパージガス供給源等を有していてもよい。
不活性ガスとしては、例えばＮ２ガスや希ガスなどを用いることができる。希ガスとしては、例えばＡｒガス、Ｋｒガス、Ｘｅガス、Ｈｅガスなどを用いることができる。これらの中でも、経済性に優れている点でＡｒガスを用いることが特に好ましい。また、酸素含有ガスとしては、例えば酸素ガス（Ｏ２）、水蒸気（Ｈ２Ｏ）、一酸化窒素（ＮＯ）、一酸化二窒素（Ｎ２Ｏ）などを用いることができる。
不活性ガス、酸素含有ガスおよび水素ガスは、ガス供給装置１８の不活性ガス供給源１９ａ、酸素含有ガス供給源１９ｂおよび水素ガス供給源１９ｃから、それぞれガスライン２０ａ、２０ｂ、２０ｃを介してガス導入部１５に至り、ガス導入部１５から処理容器１内に導入される。なお、水素ガスは必要に応じて供給される。各ガス供給源に接続する各々のガスライン２０ａ、２０ｂ、２０ｃには、マスフローコントローラ２１ａ、２１ｂ、２１ｃおよびその前後の１組の開閉バルブ２２ａ，２２ｂ、２２ｃが設けられている。このようなガス供給装置１８の構成により、供給されるガスの切替えや流量等の制御が出来るようになっている。
排気機構は、真空ポンプ２４と、図示しない配管を備えている。真空ポンプ２４は、例えばターボ分子ポンプなどの高速真空ポンプなどを備えている。前記のように、真空ポンプ２４は、排気管１２を介して処理容器１の排気室１１に接続されている。処理容器１内のガスは、排気室１１の空間１１ａ内へ均一に流れ、さらに空間１１ａから真空ポンプ２４を作動させることにより、排気管１２を介して外部へ排気される。これにより、処理容器１内を所定の真空度、例えば０．１３３Ｐａまで高速に減圧することが可能となっている。
次に、マイクロ波導入機構２７の構成について説明する。マイクロ波導入機構２７は、主要な構成として、透過板２８、平面アンテナ３１、遅波材３３、カバー部材３４、導波管３７、マッチング回路３８およびマイクロ波発生装置３９を備えている。
マイクロ波を透過させる透過板２８は、蓋枠１３において内周側に張り出した支持部１３ａ上に配備されている。透過板２８は、誘電体、例えば石英やＡｌ２Ｏ３、ＡｌＮ等のセラミックスから構成されている。この透過板２８と支持部１３ａとの間は、シール部材２９を介して気密にシールされている。したがって、処理容器１内は気密に保持される。
平面アンテナ３１は、透過板２８の上方において、載置台２と対向するように設けられている。平面アンテナ３１は、円板状をなしている。なお、平面アンテナ３１の形状は、円板状に限らず、例えば四角板状でもよい。この平面アンテナ３１は、蓋枠１３の上端に係止されている。
平面アンテナ３１は、例えば表面が金または銀メッキされた銅板またはアルミニウム板から構成されている。平面アンテナ３１は、マイクロ波を放射する多数のスロット状のマイクロ波放射孔３２を有している。マイクロ波放射孔３２は、所定のパターンで平面アンテナ３１を貫通して形成されている。
個々のマイクロ波放射孔３２は、例えば図３に示すように、細長い長方形状（スロット状）をなしている。そして、典型的には隣接するマイクロ波放射孔３２が「Ｔ」字状に配置されている。また、このように所定の形状（例えばＴ字状）に組み合わせて配置されたマイクロ波放射孔３２は、さらに全体として同心円状に配置されている。
マイクロ波放射孔３２の長さや配列間隔は、マイクロ波の波長（λｇ）に応じて決定される。例えば、マイクロ波放射孔３２の間隔は、λｇ／４〜λｇとなるように配置される。なお、図３においては、同心円状に形成された隣接するマイクロ波放射孔３２どうしの間隔をΔｒで示している。なお、マイクロ波放射孔３２の形状は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔３２の配置形態は特に限定されず、同心円状のほか、例えば、螺旋状、放射状等に配置することもできる。
平面アンテナ３１の上面には、真空よりも大きい誘電率を有する遅波材３３が設けられている。この遅波材３３は、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。遅波材３３の材質としては、例えば石英、ポリテトラフルオロエチレン樹脂、ポリイミド樹脂などを用いることができる。
なお、平面アンテナ３１と透過板２８との間、また、遅波材３３と平面アンテナ３１との間は、それぞれ接触させても離間させてもよいが、接触させることが好ましい。
処理容器１の上部には、これら平面アンテナ３１および遅波材３３を覆うように、カバー部材３４が設けられている。カバー部材３４は、例えばアルミニウムやステンレス鋼等の金属材料によって形成されている。このカバー部材３４と平面アンテナ３１とで偏平導波路が形成されている。蓋枠１３の上端とカバー部材３４とは、シール部材３５によりシールされている。また、カバー部材３４の内部には、冷却水流路３４ａが形成されている。この冷却水流路３４ａに冷却水を通流させることにより、カバー部材３４、遅波材３３、平面アンテナ３１および透過板２８を冷却できるようになっている。なお、カバー部材３４は接地されている。
カバー部材３４の上壁（天井部）の中央には、開口部３６が形成されており、この開口部３６には導波管３７が接続されている。導波管３７の他端側には、マッチング回路３８を介してマイクロ波を発生するマイクロ波発生装置３９が接続されている。
導波管３７は、上記カバー部材３４の開口部３６から上方へ延出する断面円形状の同軸導波管３７ａと、この同軸導波管３７ａの上端部にモード変換器４０を介して接続された水平方向に延びる矩形導波管３７ｂとを有している。モード変換器４０は、矩形導波管３７ｂ内をＴＥモードで伝播するマイクロ波をＴＥＭモードに変換する機能を有している。
同軸導波管３７ａの中心には内導体４１が延在している。この内導体４１は、その下端部において平面アンテナ３１の中心に接続固定されている。このような構造により、マイクロ波は、同軸導波管３７ａの内導体４１を介してカバー部材３４と平面アンテナ３１とで形成される偏平導波路へ放射状に効率よく均一に伝播され、平面アンテナ３１のマイクロ波放射孔（スロット）３２より処理容器内に導入されて、プラズマが生成される。
以上のような構成のマイクロ波導入機構２７により、マイクロ波発生装置３９で発生したマイクロ波が導波管３７を介して平面アンテナ３１へ伝搬され、さらに透過板２８を介して処理容器１内に導入されるようになっている。なお、マイクロ波の周波数としては、例えば２．４５ＧＨｚが好ましく用いられ、他に８．３５ＧＨｚ、１．９８ＧＨｚ等を用いることもできる。
プラズマ処理装置１００の各構成部は、制御部５０に接続されて制御される構成となっている。制御部５０は、コンピュータを有しており、例えば図４に示したように、ＣＰＵを備えたプロセスコントローラ５１と、このプロセスコントローラ５１に接続されたユーザーインターフェース５２および記憶部５３を備えている。プロセスコントローラ５１は、プラズマ処理装置１００において、例えば温度、圧力、ガス流量、マイクロ波出力などのプロセス条件に関係する各構成部（例えば、ヒータ電源５ａ、ガス供給装置１８、真空ポンプ２４、マイクロ波発生装置３９など）を統括して制御する制御手段である。
ユーザーインターフェース５２は、工程管理者がプラズマ処理装置１００を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置１００の稼働状況を可視化して表示するディスプレイ等を有している。また、記憶部５３には、プラズマ処理装置１００で実行される各種処理をプロセスコントローラ５１の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記録されたレシピが保存されている。
そして、必要に応じて、ユーザーインターフェース５２からの指示等にて任意のレシピを記憶部５３から呼び出してプロセスコントローラ５１に実行させることで、プロセスコントローラ５１の制御下、プラズマ処理装置１００の処理容器１内で所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、フラッシュメモリ、ＤＶＤ、ブルーレイディスクなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
このように構成されたプラズマ処理装置１００では、６００℃以下の低温で下地層等へのダメージフリーなプラズマ処理を行うことができる。また、プラズマ処理装置１００は、プラズマの均一性に優れていることから、例えば３００ｍｍ径以上の大型のウエハＷに対してもウエハＷの面内で処理の均一性を実現できる。
図５は、プロセスモジュール１０１ａ，１０１ｂを構成する熱酸化処理装置の概略構成を示す断面図である。この熱酸化処理装置１０１は、制御性がよい短時間加熱が可能な装置であり、例えばウエハＷに形成した薄膜等を、酸化性ガス雰囲気下で８００〜１１００℃程度の高温領域で、短時間で熱酸化処理可能がＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓ）装置として用いることができる。
図５において、符号７１は、円筒状の処理容器であり、この処理容器７１の下方には下部発熱ユニット７２が着脱可能に設けられ、また、処理容器７１の上方には、下部発熱ユニット７２と対向するように上部発熱ユニット７４が着脱可能に設けられている。下部発熱ユニット７２は、水冷ジャケット７３の上面に複数配列された加熱手段としてのタングステンランプ７６を有している。同様に、上部発熱ユニット７４は、水冷ジャケット７５と、その下面に複数配列された加熱手段としてのタングステンランプ７６とを有している。なお、ランプとしては、タングステンランプ７６に限らず、例えば、ハロゲンランプ、Ｘｅランプ、水銀ランプ、フラッシュランプ等でもよい。このように、処理容器７１内において互いに対向して配備された各タングステンランプ７６は、図示しない電源に接続されており、そこからの電力供給量を制御部５０により調節することで、発熱量を制御できるようになっている。
下部発熱ユニット７２と上部発熱ユニット７４との間には、ウエハＷを支持するための支持部７７が設けられている。この支持部７７は、ウエハＷを処理容器７１内の処理空間に保持した状態で支持するためのウエハ支持ピン７７ａと、処理中にウエハＷの温度を計測するためのホットライナー７８を支持するライナー設置部７７ｂを有している。また、支持部７７は、図示しない回転機構と連結されており、支持部７７を全体として鉛直軸廻りに回転させる。これにより、処理中にウエハＷが所定速度で回転し、熱処理の均一化が図られる。
処理容器７１の下方には、パイロメーター８１が配置されており、熱処理中にホットライナー７８からの熱線を、ポート８１ａおよび光ファイバー８１ｂを介してパイロメーター８１で計測することにより、間接的にウエハＷの温度を把握できるようになっている。なお、直接ウエハＷの温度を計測するようにしてもよい。
また、ホットライナー７８の下方には、下部発熱ユニット７２のタングステンランプ７６との間に石英部材７９が介在配備されており、図示のように前記ポート８１ａは、この石英部材７９に設けられている。なお、ポート８１ａを複数配備することも可能である。さらに、ウエハＷの上方にも、上部発熱ユニット７４のタングステンランプ７６との間に石英部材８０ａが介在配備されている。また、ウエハＷを囲繞するように、処理容器７１の内周面にも石英部材８０ｂが配設されている。なお、ウエハＷを支持して昇降させるためのリフターピン（図示せず）が、ホットライナー７８を貫通して設けられており、ウエハＷの搬入出に使用される。
下部発熱ユニット７２と処理容器７１との間、および上部発熱ユニット７４と処理容器７１との間には、それぞれシール部材（図示せず）が介在されており、処理容器７１内は気密状態となる。
また、処理容器７１の側部には、ガス導入管８２に接続されたガス供給装置８３が配備されており、図示しない流量制御装置によって、処理容器７１の処理空間内に、例えばＯ２ガス、ＮＯ、Ｎ２Ｏ、Ｈ２Ｏ（Ｏ２とＨ２から水蒸気ジェネレータで生成させる）などの酸化性ガスや、必要に応じてさらに希ガスなどの不活性ガスや、Ｎ２、Ｈ２等を導入できるようになっている。また、処理容器７１の下部には、排気管８４が設けられており、図示しない真空ポンプ等の排気装置により、処理容器７１内を減圧できるように構成されている。
熱酸化処理装置１０１の各構成部も、プラズマ処理装置１００と同様に、制御部５０に接続されて制御される構成となっている。そして、ユーザーインターフェース５２からの指示等にて任意のレシピを記憶部５３から呼び出してプロセスコントローラ５１に実行させることで、プロセスコントローラ５１の制御下で、熱酸化処理装置１０１での熱酸化処理が行われる。例えば、プロセスコントローラ５１によって下部発熱ユニット７２と上部発熱ユニット７４に設けられた各タングステンランプ７６への電力供給量を制御することにより、ウエハＷの加熱速度や加熱温度を調節できる。また、ガス供給装置８３から処理容器７１内へ供給される酸化性ガスの流量や比率を調節できる。
次に、基板処理システム２００において行われる、トンネル酸化膜としての酸化珪素膜の形成方法について図６および図７を参照しながら説明する。図６は、酸化珪素膜の成膜手順の流れを示すフロー図であり、図７は、その主要な工程を説明する工程図である。
本実施の形態の酸化珪素膜の形成方法は、例えば図６に示したステップＳ１からステップＳ５の手順により実施される。まず、図６のステップＳ１では、真空側搬送室１０３内の搬送装置１０９により、処理対象のウエハＷをプラズマ処理装置（例えばプロセスモジュール１００ａまたは１００ｂ）に搬入する。
次に、ステップＳ２では、図７（ａ）に示したように、ウエハＷのシリコン層５０１の表面をプラズマ酸化処理する。これにより、図７（ｂ）に示したように、シリコン層５０１の上に酸化珪素膜５０３が形成される。プラズマ酸化処理の手順と条件は、以下のとおりである。
［プラズマ酸化処理の手順］
まず、プラズマ処理装置１００の処理容器１内を減圧排気しながら、ガス供給装置１８の不活性ガス供給源１９ａ、酸素含有ガス供給源１９ｂおよび必要に応じて水素ガス供給源１９ｃから、Ａｒガス、Ｏ２ガスおよび必要に応じてＨ２ガスを所定の流量でそれぞれガス導入部１５を介して処理容器１内に導入する。このようにして、処理容器１内を所定の圧力に調節する。処理ガスに水素を含めることにより、酸化レートを高めることができるので有利である。
次に、マイクロ波発生装置３９で発生させた所定周波数例えば２．４５ＧＨｚのマイクロ波を、マッチング回路３８を介して導波管３７に導く。導波管３７に導かれたマイクロ波は、矩形導波管３７ｂおよび同軸導波管３７ａを順次通過し、内導体４１を介して平面アンテナ３１に供給される。つまり、マイクロ波は、矩形導波管３７ｂ内ではＴＥモードで伝搬し、このＴＥモードのマイクロ波はモード変換器４０でＴＥＭモードに変換されて、同軸導波管３７ａを介してカバー部材３４と平面アンテナ３１とにより構成される偏平導波路を伝搬していく。そして、マイクロ波は、平面アンテナ３１に貫通形成されたスロット状のマイクロ波放射孔３２から透過板２８を介して処理容器１内におけるウエハＷの上方空間に放射される。この際のマイクロ波出力は、例えば２００ｍｍ径以上のウエハＷを処理する場合には、１０００Ｗ以上４０００Ｗ以下の範囲内から目的に応じて選択することができる。
平面アンテナ３１から透過板２８を経て処理容器１に放射されたマイクロ波により、処理容器１内で電磁界が形成され、ＡｒガスおよびＯ２ガス（さらに必要に応じてＨ２ガスがそれぞれプラズマ化する。この励起されたプラズマは、マイクロ波が平面アンテナ３１の多数のマイクロ波放射孔３２から放射されることにより、略１×１０１０〜５×１０１２／ｃｍ３の高密度で、かつウエハＷ近傍では、略１．２ｅＶ以下の低電子温度を有する。このようにして形成されるプラズマは、下地膜へのイオン等によるプラズマダメージがない。そして、プラズマ中の活性種Ｏ２ ＋イオンやＯ（１Ｄ２）ラジカルの作用によりウエハＷにプラズマ酸化処理が行われる。すなわち、ウエハＷ表面のシリコンが酸化されることにより、Ｓｉ−Ｏ結合が形成されて酸化珪素膜が形成される。
［プラズマ酸化処理条件］
プラズマ酸化処理の処理ガスとしては、希ガスと酸素含有ガスとを含むガスを用いることが好ましい。希ガスとしてはＡｒガスを、酸素含有ガスとしてはＯ２ガスを、それぞれ使用することが好ましい。このとき、全処理ガスに対するＯ２ガスの体積流量比率（Ｏ２ガス流量／全処理ガス流量の百分率）は、プラズマ中の活性種としてＯ２ ＋イオンやＯ（１Ｄ２）ラジカルを優勢にする観点から、０．２％以上１０％以下の範囲内とすることが好ましく、０．５％以上３％以下の範囲内とすることがより好ましい。また、全処理ガスに対するＨ２ガスの体積流量比率（Ｈ２ガス流量／全処理ガス流量の百分率）は、プラズマ酸化処理のレートを高める観点から、０．２％以上１０％以下の範囲内とすることが好ましく、０．２％以上２％以下の範囲内とすることがより好ましい。
プラズマ酸化処理では、例えばＡｒガスの流量は５００ｍＬ／ｍｉｎ（ｓｃｃｍ）以上５０００ｍＬ／ｍｉｎ（ｓｃｃｍ）以下の範囲内、Ｏ２ガスの流量は０．５ｍＬ／ｍｉｎ（ｓｃｃｍ）以上１０００ｍＬ／ｍｉｎ（ｓｃｃｍ）以下の範囲内から、Ｈ２ガスの流量は０．５ｍＬ／ｍｉｎ（ｓｃｃｍ）以上１００ｍＬ／ｍｉｎ（ｓｃｃｍ）以下の範囲内から、上記流量比になるように設定することが好ましい。
また、処理圧力は、プラズマ中の活性種としてＯ２ ＋イオンおよびＯ（１Ｄ２）ラジカルを優勢にする観点から、６．７Ｐａ以上２６７Ｐａ以下の範囲内が好ましく、６．７Ｐａ以上１３３Ｐａ以下の範囲内がより好ましい。プラズマ酸化処理における処理圧力が２６７Ｐａを超えると、プラズマ中の酸化活性種としてラジカルが支配的になるため、酸化レートが低下するとともに、Ｓｉ／ＳｉＯ２界面の平坦性が得られにくくなる。
また、マイクロ波のパワー密度は、プラズマ中で活性種のＯ２ ＋イオンやＯ（１Ｄ２）ラジカルを効率よく生成させる観点から、０．５１Ｗ／ｃｍ２以上２．５６Ｗ／ｃｍ２以下の範囲内とすることが好ましい。なお、マイクロ波のパワー密度は、透過板２８の面積１ｃｍ２あたりに供給されるマイクロ波パワーを意味する（以下、同様である）。例えば２００ｍｍ径以上のウエハＷを処理する場合には、マイクロ波パワーを１０００Ｗ以上５０００Ｗ以下の範囲内とすることが好ましい。
また、ウエハＷの加熱温度は、載置台２の温度として、例えば２００℃以上６００℃以下の範囲内とすることが好ましく、４００℃以上６００℃以下の範囲内に設定することがより好ましい。
以上の条件は、制御部５０の記憶部５３にレシピとして保存されている。そして、プロセスコントローラ５１がそのレシピを読み出してプラズマ処理装置１００の各構成部例えばガス供給装置１８、真空ポンプ２４、マイクロ波発生装置３９、ヒータ電源５ａなどへ制御信号を送出することにより、所望の条件でプラズマ酸化処理が行われる。
以上のプラズマ酸化処理工程でウエハＷのシリコン層５０１に形成される酸化珪素膜５０３の膜厚Ｔ１は、最終的な目標膜厚から、後に行われる熱酸化処理工程での増膜分を差し引いた膜厚とすることが好ましい。すなわち、膜厚Ｔ１は、目標膜厚の７０％〜９８％の範囲内とすることが好ましく、８０％〜９５％の範囲内とすることがより好ましい。酸化珪素膜５０３の膜厚Ｔ１が、目標膜厚の７０％未満では、プラズマ酸化による界面平坦化の効果が十分に得られない可能性があり、膜厚Ｔ１が目標膜厚の９８％超の場合には、熱酸化処理による膜質の改善効果が十分に得られない場合がある。
次に、ステップＳ３では、酸化珪素膜５０３が形成されたウエハＷを熱酸化処理装置１０１（プロセスモジュール１０１ａまたは１０１ｂ）に移送する。この移送は、真空側搬送室１０３内の搬送装置１０９によって真空状態のまま実施される。次に、ステップＳ４では、図７（ｃ）に示したように、酸化珪素膜５０３に対して熱酸化処理を実施する。熱酸化処理装置１０１を用いて行われる熱酸化処理の手順および条件は、以下のとおりである。
［熱酸化処理の手順］
まず、熱酸化処理装置１０１において、処理容器７１内のウエハ支持部７７にウエハＷをセットした後、気密な空間を形成する。次いで、プロセスコントローラ５１の制御の下、図示しない電源から所定の電力を下部発熱ユニット７２および上部発熱ユニット７４の各タングステンランプ７６の発熱体（図示省略）に供給してオン（入）にすると、各発熱体が発熱し、発生した熱線が石英部材７９および石英部材８０ａを通過してウエハＷに至り、レシピに基づく条件（昇温レート、加熱温度、ガス流量など）でウエハＷが上下から急速に加熱される。ウエハＷを加熱しながら、ガス供給装置８３から所定の流量でＯ２ガス等の酸素含有ガスを導入するとともに、図示しない排気装置を作動させて排気管８４から排気を行うことにより、処理容器７１内を減圧状態の酸化雰囲気とする。
熱酸化処理の間は、図示しない回転機構により支持部７７を全体として鉛直軸廻り、つまり水平方向に例えば８０ｒｐｍの回転速度で回転させることにより、ウエハWを回転させる。その結果、ウエハＷへの供給熱量の均一性が確保される。また、熱処理中にはホットライナー７８の温度をパイロメーター８１により計測し、間接的にウエハWの温度を計測できる。パイロメーター８１により計測された温度データは、プロセスコントローラ５１にフィードバックされ、レシピにおける設定温度との間に差がある場合には、タングステンランプ７６への電力供給が調節される。
熱処理が終了した後は、下部発熱ユニット７２および上部発熱ユニット７４のタングステンランプ７６をオフ（切）にするとともに、処理容器７１内に、図示しないパージポートより窒素等のパージガスを流し込みつつ排気管８４から排気してウエハＷを冷却した後、搬出する。
［熱酸化処理の条件］
熱酸化処理の酸素含有ガスとしては、処理容器７１内で酸化雰囲気を形成できるガスであれば特に制約はないが、例えばＯ２ガス、ＮＯガス、Ｎ２Ｏガス、Ｈ２Ｏ（水蒸気）などが好ましく、これらに不活性ガスとしてのＡｒ等の希ガスや、Ｎ２、Ｈ２等を混入してもよい。本発明方法では、特にＨ２Ｏを用いるウエット熱酸化処理がＴＤＤＢ特性（ＲｄおよびＱｂｄ）の改善効果が大きいので望ましい。このとき、酸素含有ガスの流量は０．５ｍＬ／ｍｉｎ（ｓｃｃｍ）以上１０００ｍＬ／ｍｉｎ（ｓｃｃｍ）以下の範囲内で設定することができる。
また、処理圧力は、１０Ｐａ以上２０，０００Ｐａ以下の範囲内が好ましく、１２Ｐａ以上１８，０００Ｐａ以下の範囲内がより好ましい。
また、ウエハＷの加熱温度は、パイロメーター８１の計測温度として、例えば８０００℃以上１１００℃以下の範囲内とすることが好ましく、９００℃以上１１００℃以下の範囲内に設定することがより好ましい。
以上の条件は、制御部５０の記憶部５３にレシピとして保存されている。そして、プロセスコントローラ５１がそのレシピを読み出して熱酸化処理装置１０１の各構成部例えばガス供給装置８３、真空ポンプ２４、下部発熱ユニット７２および上部発熱ユニット７４（タングステンランプ７６）などへ制御信号を送出することにより、所望の条件で熱酸化処理が行われる。
ステップＳ４の熱酸化処理により、図７（ｄ）に示したように、膜厚Ｔ２で酸化珪素膜５０５が形成される。この膜厚Ｔ２は、目標膜厚であり、Ｔ２＞Ｔ１である。膜厚Ｔ２は、フラッシュメモリ素子のトンネル酸化膜としての用途の場合、４ｎｍ以上１０ｎｍ以下とすることが好ましく、４ｎｍ以上８ｎｍ以下とすることがより好ましい。
以上のように酸化珪素膜５０５を形成した後、ステップＳ５で真空搬送室１０３内の搬送装置１０９により処理済のウエハＷを熱酸化処理装置１０１（プロセスモジュール１０１ａまたは１０１ｂ）から搬出し、前記手順でロードポートＬＰのウエハカセットＣＲに収納する。
次に、本発明の基礎となった実験データについて説明する。
試験例１：
以下に示す成膜方法で成膜した酸化珪素膜をゲート絶縁膜として用い、ｐ型シリコンの（１００）面上にポリシリコン電極を形成したＭＯＳキャパシタ［アクティブサイズ（ゲート面積）２×２μｍ］を製造し、定電流ストレス０．１Ａ／ｃｍ２、測定点５６箇所で絶縁膜経時破壊（ＴＤＤＢ）試験を行い、Ｒｄ特性およびＱｂｄ特性を測定した。また、成膜した酸化珪素膜の物理的性質についても調べた。
方法Ｐ：シリコン基板をプラズマ酸化して酸化珪素膜（Ｐ−Ｏｘ膜）を形成した。
・処理時間１００秒；膜厚８．５ｎｍ
方法Ｔｈ：シリコン基板を熱酸化して酸化珪素膜（Ｔｈ−Ｏｘ膜）を形成した。
・処理時間４２０秒；膜厚８．５ｎｍ
方法ＴＰ：シリコン基板を熱酸化後、酸化珪素膜をプラズマ酸化処理して酸化珪素膜（ＴＰ−Ｏｘ膜）を形成した。
・熱酸化４２０秒（膜厚８．５ｎｍ）
・プラズマ酸化１００秒（膜厚０．５ｎｍ）
方法ＰＴ：シリコン基板をプラズマ酸化処理して形成した酸化珪素膜を、熱酸化処理して酸化珪素膜（ＰＴ−Ｏｘ膜）を形成した。
・プラズマ酸化１００秒（膜厚８．５ｎｍ）
・熱酸化３０秒（膜厚０．５ｎｍ）
［プラズマ酸化条件］
図２と同様の構成のプラズマ処理装置を使用した。
Ａｒガス流量；５００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｏ２ガス流量；５ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｈ２ガス流量；５ｍＬ／ｍｉｎ（ｓｃｃｍ）
流量百分率（Ｏ２／Ａｒ＋Ｏ２＋Ｈ２）；約１％
処理圧力；１３３Ｐａ
載置台２の温度；４００℃
マイクロ波パワー；２７５０Ｗ
マイクロ波パワー密度；１．４Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
［熱酸化条件］
水蒸気ジェネレータ（ＷＶＧ）付きファーネスを使用した。
Ｏ２ガス流量；９００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｈ２ガス流量；４５０ｍＬ／ｍｉｎ（ｓｃｃｍ）
処理圧力；１５０００Ｐａ
処理温度；９５０℃
図８は、０．１Ａ／ｃｍ２で定電流ストレスを加えた場合のΔＶｇの電荷ストレス依存性（Ｖ−ｔ測定）の結果を示しており、横軸は電圧ストレスによる注入電荷量（Ｑｉｎｊ）である。また、Ｒｄ特性を図中に記載した。ＰＴ−Ｏｘ膜はＴｈ−Ｏｘ膜と同等に低く優れたＲｄ特性を示す一方で、Ｐ−Ｏｘ膜およびＴＰ−Ｏｘ膜はＰＴ−Ｏｘ膜やＴｈ−Ｏｘ膜よりもＲｄが高かった。
図９は、Ｑｂｄ測定の結果であり、縦軸はワイブルプロット、横軸はＱｂｄ値である。また、図中のｍの値は、プロットの傾きを示している。図９から、Ｑｂｄ特性は、ＰＴ−Ｏｘ膜、Ｐ−Ｏｘ膜、Ｔｈ−Ｏｘ膜、ＴＰ−Ｏｘ膜の順に優れており、特にＰＴ−Ｏｘ膜はＴｈ−Ｏｘ膜やＰ−Ｏｘ膜よりも優れたＱｂｄ特性を示した。一方、ＴＰ−Ｏｘ膜は、Ｔｈ−Ｏｘ膜、Ｐ−Ｏｘ膜よりもＱｂｄ特性が悪化していた。
このように、プラズマ酸化と熱酸化の組み合わせでも、処理順序によって電気的特性に大きな違いが生じており、プラズマ酸化処理で形成した酸化珪素膜に熱酸化処理を行った場合、Ｒｄ特性やＱｂｄ特性を改善する効果が得られた。
また、ワイブルプロットの傾きｍは、ＰＴ−Ｏｘ膜とＰ−Ｏｘ膜が共に７．７と急峻で良好な傾きを示しており、Ｑｂｄのばらつきが少ない酸化珪素膜であることが確認できた。
また、図１０は、上記方法で形成された酸化珪素膜（ＳｉＯ２）の表面およびと酸化珪素膜（ＳｉＯ２）とＳｉとの界面の原子間力顕微鏡（ＡＦＭ）による平均粗さ（ＲＭＳ）を示している。この図１０から、ＰＴ−Ｏｘ膜のＳｉＯ２表面およびＳｉＯ２／Ｓｉ界面は、Ｔｈ−Ｏｘ膜のＳｉＯ２表面およびＳｉＯ２／Ｓｉ界面よりも格段に平坦であり、Ｐ−Ｏｘ膜と同等の界面平坦性を示すことが確認された。この結果は、図９のワイブルプロットの分布（傾きｍ）の結果と整合していた。
図１１は、上記方法で成膜された酸化珪素膜について希フッ酸（ＤＨＦ；ＨＦ：Ｈ２Ｏ＝１：３００）を用いてウエットエッチングした結果を示している。Ｐ−Ｏｘ膜は、Ｔｈ−Ｏｘ膜に比べてエッチングレートが速かった。一方、ＰＴ−Ｏｘ膜はＴｈ−Ｏｘ膜と近似しており、特に界面から４ｎｍ以内の領域では、二つの膜のエッチングレートはほぼ同等であった。この結果は、プラズマ酸化膜が熱処理によって緻密に改質された可能性を示唆している。
図１２および図１３は、ＳＩＳｕＲ法［Ｓｔｒｅｓｓ Ｉｎｄｕｃｅｄ ｅｔｃｈｅｄ ｏｘｉｄｅ Ｓｕｒｆａｃｅ Ｒｏｕｇｈｎｅｓｓ ｍｅｔｈｏｄ；Ｋ．Ｙａｍａｂｅ，ｅｔ ａｌ．，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３８，Ｌ１４５３（１９９９）参照］に従い、酸化珪素膜の半分までエッチングした露出面のストレス前後の平均粗さ（ＲＭＳ）の変化量（ストレス後ＲＭＳ−ストレス前ＲＭＳ）を示している。図１２は、１０−３Ａ／ｃｍ２の定電流ストレスにおけるＲＭＳ変化量の注入電荷量（Ｑｉｎｊ）依存性を示し、図１３は、注入電荷量（Ｑｉｎｊ）が１Ｃ／ｃｍ２であるときのＲＭＳ変化量の定電流ストレス（ＣＣＳ）依存性を示している。図１２および図１３より、エッチング露出面の粗さは、ストレス後に増加していることから、ストレスによってトラップサイトが形成されたことがわかる。しかし、ＰＴ−Ｏｘ膜のＲＭＳ変化量は、Ｔｈ−Ｏｘ膜に比べて明らかに小さく、ストレスによる影響を受けにくいことがわかった。また、図１０に示したＳｉＯ２表面およびＳｉＯ２／Ｓｉ界面の結果と図１２および図１３のＳＩＳｕＲ法の結果とは同様の傾向を示していることから、ＳｉＯ２表面やＳｉＯ２界面の平坦性は酸化珪素膜のダメージを制御する上で重要な要素であることが判明した。
酸化珪素膜の絶縁破壊には、二つの成分が関与していると考えられる。一つは、絶縁膜全体が平均的に劣化する「平均成分」であり、もう一つは、絶縁膜が局所的に劣化する「変動成分」である。平均成分の評価は、Ｖ−ｔ測定（図８参照）において現れる直線領域の傾き（Ｒｄ）の大小によって判断が可能であり、Ｒｄの値が小さいほど劣化の進行が遅く、耐久性に優れた膜になる。一方、変動成分は、ＳｉＯ２表面やＳｉＯ２／Ｓｉ界面の粗さに依存すると考えられ、平坦であるほど変動成分が小さく、耐久性に優れた膜になる。従って、Ｒｄの値が小さく、かつ、ＳｉＯ２表面やＳｉＯ２／Ｓｉ界面が平坦な酸化珪素膜を作成できれば、優れた絶縁特性を持つはずである。本発明方法では、プラズマ酸化処理して形成した酸化珪素膜に熱酸化処理を行うことによって、熱酸化処理による酸化珪素膜の全体的な膜質の改善と、プラズマ酸化処理によるＳｉＯ２表面やＳｉ／ＳｉＯ２界面の平坦性の改善とを両立させることができた。つまり、本発明方法により、熱酸化処理による平均成分の改善の優位性と、プラズマ酸化処理による変動成分の改善の優位性を兼ね備えた酸化珪素膜を形成できた。
以上に示した結果において、ＰＴ−Ｏｘ膜では、通常のプラズマ処理（方法Ｐ）と同等の平坦なＳｉＯ２表面、ＳｉＯ２／Ｓｉ界面を維持しながら、膜中のトラップサイトの生成は、Ｔｈ−Ｏｘ膜よりも抑制されていた。従って、プラズマ酸化処理して形成した酸化珪素膜に熱酸化処理を行うことによって、緻密で耐久性に優れた信頼性の高い酸化珪素膜を形成できることが確認された。
試験例２：
試験例１において、酸化珪素膜の膜厚を５．５ｎｍとした以外は、試験例１と同様にしてＰ−Ｏｘ膜、Ｔｈ−Ｏｘ膜およびＴＰ−Ｏｘ膜を形成した。なお、ＰＴ−Ｏｘ膜では、プラズマ酸化処理して形成した膜厚４．５ｎｍ＋熱酸化処理して形成した膜厚１．０ｎｍの酸化珪素膜とした。そして、ＭＯＳキャパシタ［アクティブサイズ（ゲート面積）２×２μｍ］を製造し、定電流ストレス０．５Ａ／ｃｍ２、測定点５６箇所で絶縁膜経時破壊（ＴＤＤＢ）試験を行い、試験例１と同様にＱｂｄ特性を測定した。
図１４に示すとおり、膜厚が５．５ｎｍと薄くした場合でも、Ｑｂｄ特性は試験例１と同様の傾向であった（ここでは、結果のみ図示する）。
また、Ｐ−Ｏｘ膜、Ｔｈ−Ｏｘ膜およびＴＰ−Ｏｘ膜について、定電流ストレス（ＣＣＳ）を加え（注入電荷量は１Ｃ／ｃｍ２とした）、初期リーク電流（ＪFresh）が１０−７Ａ／ｃｍ２に達する電圧におけるＳＩＬＣ（Ｓｔｒｅｓｓ Ｉｎｄｕｃｅｄ Ｌｅａｋａｇｅ Ｃｕｒｒｅｎｔ;ＪSILC）を測定した。図１５に示すとおり、ＳＩＬＣは、ＰＴ−Ｏｘ膜が最も低く、Ｔｈ−Ｏｘ膜、Ｐ−Ｏｘ膜の順に高くなっており、ＰＴ−Ｏｘ膜は、Ｔｈ−Ｏｘ膜よりも３０％も低い値を示した。以上の結果から、プラズマ酸化処理して形成した酸化珪素膜に熱酸化処理を行うことによって形成される酸化珪素膜は、熱酸化処理により形成した酸化珪素膜に比べて、優れたＱｂｄ特性およびＳＩＬＣ特性を有することが確認できた。
試験例３：
プラズマ酸化処理により形成した酸化珪素膜に、異なる条件での熱処理（熱酸化処理を含む）を組み合わせて酸化珪素膜を形成し、試験例１と同様にＭＯＳキャパシタを作成し、電気的特性の評価を行った。目標膜厚はいずれも８ｎｍとし、熱処理における昇温、降温のタイミングは条件を揃えて行った。
成膜方法Ｐ：シリコン基板を１０３秒間プラズマ酸化処理して酸化珪素膜（Ｐ−Ｏｘ膜）を形成した。
成膜方法ＰＮ：シリコン基板を１０３秒間プラズマ酸化処理した後、３０秒間Ｎ２アニール処理して酸化珪素膜（ＰＮ−Ｏｘ膜）を形成した。
成膜方法ＰＤ：シリコン基板を９３秒間プラズマ酸化処理した後、３０秒間ドライ酸化処理して酸化珪素膜（ＰＤ−Ｏｘ膜）を形成した。
成膜方法ＰＷ：シリコン基板を８３秒間プラズマ酸化処理した後、３０秒間ウエット酸化処理して酸化珪素膜（ＰＷ−Ｏｘ膜）を形成した。
［プラズマ酸化条件］
試験例１と同様の条件とした。
［Ｎ２アニール条件］
減圧アニール装置を使用した。
Ｎ２ガス流量；１３５０ｍＬ／ｍｉｎ（ｓｃｃｍ）
処理圧力；１５０００Ｐａ
処理温度；９５０℃
［ドライ酸化条件］
Ｏ２ガス流量；１３５０ｍＬ／ｍｉｎ（ｓｃｃｍ）
処理圧力；１５０００Ｐａ
処理温度；９５０℃
［ウエット酸化条件］
水蒸気ジェネレータ付きファーネスを使用した。
Ｏ２ガス流量；９００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｈ２ガス流量；４５０ｍＬ／ｍｉｎ（ｓｃｃｍ）
処理圧力；１５０００Ｐａ
処理温度；９５０℃
図１６は、ΔＶｇの電荷ストレス依存性を示しており、横軸は電圧ストレスによる注入電荷量（Ｖ−ｔ測定）である。ＰＷ−Ｏｘ膜は最も優れたＲｄ特性（Ｒｄ＝０．００６０Ｖ・ｃｍ２／Ｃ）を示し、次に、ＰＤ−Ｏｘ膜（Ｒｄ＝０．００９１Ｖ・ｃｍ２／Ｃ）、さらにＰ−Ｏｘ膜（Ｒｄ＝０．０１１６Ｖ・ｃｍ２／Ｃ）、ＰＮ−Ｏｘ膜（Ｒｄ＝０．０１５６Ｖ・ｃｍ２／Ｃ）の順であった。
図１７は、Ｑｂｄ特性の結果であり、縦軸はワイブルプロット、横軸はＱｂｄ値である。図１７から、Ｑｂｄ特性は、ＰＷ−Ｏｘ膜、ＰＤ−Ｏｘ膜、Ｐ−Ｏｘ膜／ＰＮ−Ｏｘ膜（ほぼ同じ）の順に優れていた。
以上の結果から、プラズマ酸化処理後に、ウエット酸化処理またはドライ酸化処理を行うことにより酸化珪素膜の耐久性が高まり、膜を長寿命化できるが、Ｎ２アニールでは効果がないことが判明した。これは、Ｎ２アニールよりも熱酸化の方がプラズマ酸化膜の改質効果が大きいこと、並びにＮ２アニールでは、Ｓｉ−ＯＨ結合、Ｓｉ−Ｈ結合などの弱い結合からＨ原子の脱離が生じ、結合欠損サイトが増加してトラップサイトが増加したことが原因であると考えられる。また、熱酸化処理の中でも、ウエット酸化が特に好ましいことが判明した。これは、膜中のトラップサイトに−ＯＨが結合して、結合欠損を減少させたためと考えられる。なお、酸化珪素膜の耐久性を向上させる効果は、ウエット酸化の一種であるＩＳＳＧによる熱ラジカル酸化でも同様に得られる。
以上のように、プラズマ酸化処理後に熱酸化処理を行うことにより、Ｑｂｄ特性とＲｄ特性を両立させて酸化珪素膜の寿命を長期化できることが確認された。従って、本発明方法によって形成された酸化珪素膜は、不純物やダングリングボンド等の欠陥が少なく、電気的ストレスが繰り返し加えられるアプリケーション、例えばフラッシュメモリ等の半導体メモリ装置におけるトンネル酸化膜やフローティングゲート電極・コントロールゲート電極間の絶縁用の酸化珪素膜、パワートランジスタ、パワーＭＯＳＦＥＴなどのパワーデバイス（電力用半導体素子）におけるゲート絶縁膜等の用途に好ましく利用できる。
また、本発明方法により形成されるシリコン酸化膜は、フラッシュメモリ素子のトンネル酸化膜として利用できる。例えば、図１８に示したようなＳＯＮＯＳ構造の半導体メモリ装置３００のトンネル酸化膜として好適に利用できる。この半導体メモリ装置３００は、半導体層としてのｐ型のシリコン基板２０１と、このｐ型のシリコン基板２０１上に積層形成されたトンネル酸化膜２１１と、第１の窒化珪素膜２１２と、第２の窒化珪素膜２１３と、第３の窒化珪素膜２１４と、ブロック酸化珪素膜２１５と、さらにその上に積層されたコントロールゲート電極２１６とを備えている。このうち、第１の窒化珪素膜２１２、第２の窒化珪素膜２１３、第３の窒化珪素膜２１４は、主に電荷を蓄積する領域としての窒化珪素膜積層体２０２ａを形成している。また、シリコン基板２０１には、ゲート電極２１６の両側に位置するように、表面から所定の深さでｎ型拡散層である第１のソース・ドレイン２０４および第２のソース・ドレイン２０５が形成され、両者の間はチャネル形成領域２０６となっている。なお、図１８における符号２２０は、半導体メモリ装置３００の素子領域を区画する二酸化珪素（ＳｉＯ２）からなる素子分離膜である。そして、トンネル酸化膜２１１の形成に本発明方法を適用することにより、電気的ストレスを繰返し加えても耐久性に優れたトンネル酸化膜２１１が得られるので、半導体メモリ装置３００に高い信頼性を付与することができる。
また、本発明方法により形成されるシリコン酸化膜は、例えば図１９に示したようなフローティングゲート構造の半導体メモリ装置３０１のトンネル酸化膜としても好適に利用できる。この半導体メモリ装置３０１は、半導体層としてのｐ型のシリコン基板２０１と、このｐ型のシリコン基板２０１上に積層形成されたトンネル酸化膜２２１と、フローティングゲート電極２２２と、ＯＮＯ構造をなす酸化珪素膜２２３、窒化珪素膜２２４および酸化珪素膜２２５と、さらにその上に積層されたコントロールゲート電極２２６を備えている。また、シリコン基板２０１には、表面から所定の深さでｎ型拡散層である第１のソース・ドレイン２０４および第２のソース・ドレイン２０５が形成され、両者の間はチャネル形成領域２０６となっている。図１９における符号２２０は、半導体メモリ装置３０１の素子領域を区画する二酸化珪素（ＳｉＯ２）からなる素子分離膜である。そして、トンネル酸化膜２２１の形成に本発明方法を適用することにより、電気的ストレスを繰返し加えても耐久性に優れたトンネル酸化膜２２１が得られるので、半導体メモリ装置３０１に高い信頼性を付与することができる。
ここでは代表的な手順の一例を挙げて、本発明方法を半導体メモリ装置３００の製造に適用した例について説明を行う。まず、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法やＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法などの手法で素子分離膜２２０が形成されたシリコン基板２０１を準備し、その表面に、例えば本発明方法によってトンネル酸化膜２１１を形成する。
次に、トンネル酸化膜２１１の上に、プラズマＣＶＤ法によって第１の窒化珪素膜２１２、第２の窒化珪素膜２１３および第３の窒化珪素膜２１４を順次形成する。
次に、第３の窒化珪素膜２１４の上に、ブロック酸化珪素膜２１５を形成する。このブロック酸化珪素膜２１５は、例えばＣＶＤ法によって形成することができる。さらに、ブロック酸化珪素膜２１５の上に、例えばＣＶＤ法によってポリシリコン層や金属層、あるいは金属シリサイド層などを成膜してコントロールゲート電極２１６となる電極層を形成する。
次に、フォトリソグラフィー技術を用い、パターン形成したレジストをマスクとして、前記電極層、ブロック酸化珪素膜２１５〜トンネル酸化膜２１１をエッチングすることにより、パターン形成されたコントロールゲート電極２１６と複数の絶縁膜を有するゲート積層構造体が得られる。次に、ゲート積層構造体の両側に隣接するシリコン表面にｎ型不純物を高濃度にイオン注入し、第１のソース・ドレイン２０４および第２のソース・ドレイン２０５を形成する。このようにして、図１８に示した構造の半導体メモリ装置３００を製造できる。
なお、本発明方法を適用可能な半導体メモリ装置は、図１８および図１９の構成に限るものではない。
また、本発明方法は、Ｓｉ／ＳｉＯ２界面を平坦化する効果が大きく電気的ストレスへの耐久性に優れた酸化珪素膜を形成できるので、例えば図１９に示したような構成の半導体メモリ装置３０１において、ポリシリコンなどからなるフローティングゲート電極２２２とコントロールゲート電極２２６との間を絶縁するＯＮＯ構造の一部である酸化珪素膜２２３の形成にも好ましく適用できる。
さらに、半導体メモリ装置に限らず、各種半導体デバイスにおける素子分離膜（一例として、図１８、図１９における素子分離膜２２０を参照）の形成にも、本発明方法を適用することが可能であり、その場合も優れたＳｉ／ＳｉＯ２界面の制御性が期待できる。
また、本発明方法は、半導体メモリ装置のトンネル酸化膜の形成に限らず、例えばパワートランジスタ、パワーＭＯＳＦＥＴなどのパワーデバイス（電力用半導体素子）におけるゲート絶縁膜等の形成にも適用できる。
以上、本発明の実施の形態を述べたが、本発明は上記実施の形態に制約されることはなく、種々の変形が可能である。例えば、上記実施の形態では、プラズマ酸化処理にＲＬＳＡ方式のマイクロ波プラズマ処理装置を用いたが、例えばＩＣＰプラズマ方式、ＥＣＲプラズマ方式、表面反射波プラズマ方式、マグネトロンプラズマ方式等の他の方式のプラズマ処理装置を用いることができる。また、熱酸化処理についても、枚葉方式の熱酸化処理装置に限らず、他の方式の熱酸化処理装置例えばバッチ式の熱酸化炉、枚葉式またはバッチ式の熱ラジカル酸化装置等を用いることが可能である。
１…処理容器、２…載置台、３…支持部材、５…ヒータ、１２…排気管、１５…ガス導入部、１６…搬入出口、１８…ガス供給装置、１９ａ…不活性ガス供給源、１９ｂ…酸素含有ガス供給源、１９ｃ…水素ガス供給源、２４…真空ポンプ、２８…透過板、２９…シール部材、３１…平面アンテナ、３２…マイクロ波放射孔、３７…導波管、３７ａ…同軸導波管、３７ｂ…矩形導波管、３９…マイクロ波発生装置、５０…制御部、５１…プロセスコントローラ、５２…ユーザーインターフェース、５３…記憶部、１００…プラズマ処理装置、１０１…熱酸化処理装置、２００…基板処理システム、５０１…シリコン層、５０３，５０５…酸化珪素膜、Ｗ…半導体ウエハ（基板）

Claims (12)

  1. 被処理体の表面に露出したシリコンをプラズマ密度が１×１０ １０ 〜５×１０ １２ ／ｃｍ ３ の高密度プラズマによってプラズマ酸化処理し、酸化珪素膜を形成する第１の酸化処理工程と、
    前記酸化珪素膜を、さらに熱酸化処理する第２の酸化処理工程と、
    を備え、
    前記第２の酸化処理工程後の酸化珪素膜の目標膜厚が、４ｎｍ以上１０ｎｍ以下の範囲内であるとともに、前記第１の酸化処理工程では、前記目標膜厚の７０％以上９８％以下の範囲内の膜厚で前記酸化珪素膜を形成し、前記第２の酸化処理工程では、前記目標膜厚に達するまで増膜させることを特徴とする酸化珪素膜の形成方法。
  2. 前記第１の酸化処理工程の処理圧力が、６．７Ｐａ以上２６７Ｐａ以下の範囲内であることを特徴とする請求項１に記載の酸化珪素膜の形成方法。
  3. 前記第１の酸化処理工程では、希ガスと酸素ガスと水素ガスと含有する処理ガスによりプラズマを生成させ、前記処理ガスの全流量に対して前記酸素ガスの流量比率が０．２％以上１０％以下の範囲内であることを特徴とする請求項１または請求項２に記載の酸化珪素膜の形成方法。
  4. 前記第１の酸化処理工程における処理温度が、２００℃以上６００℃以下の範囲内であることを特徴とする請求項１から請求項３のいずれか１項に記載の酸化珪素膜の形成方法。
  5. 前記第１の酸化処理工程は、複数の孔を有する平面アンテナにより処理容器内にマイクロ波を導入して処理ガスのプラズマを生成させるプラズマ処理装置において行うことを特徴とする請求項１から請求項４のいずれか１項に記載の酸化珪素膜の形成方法。
  6. 前記第２の酸化処理工程は、酸化雰囲気において被処理体を８００℃以上１１００℃以下の範囲内の温度に加熱して行うことを特徴とする請求項１から請求項５のいずれか１項に記載の酸化珪素膜の形成方法。
  7. 前記第２の酸化処理工程では、ウエット熱酸化処理を行うことを特徴とする請求項１から請求項６のいずれか１項に記載の酸化珪素膜の形成方法。
  8. 前記酸化珪素膜が、半導体メモリ装置のトンネル酸化膜であることを特徴とする請求項１から請求項７のいずれか１項に記載の酸化珪素膜の形成方法。
  9. 前記酸化珪素膜が、半導体メモリ装置において、フローティングゲート電極とコントロールゲート電極との間を絶縁するための絶縁膜であることを特徴とする請求項１から請求項７のいずれか１項に記載の酸化珪素膜の形成方法。
  10. 前記酸化珪素膜が、半導体装置の素子領域を区画する素子分離膜であることを特徴とする請求項１から請求項７のいずれか１項に記載の酸化珪素膜の形成方法。
  11. シリコン層上に、トンネル酸化膜を介して電荷蓄積層とゲート電極が形成されてなる半導体メモリ装置の製造方法であって、
    前記トンネル酸化膜を、請求項１から請求項７のいずれか１項に記載の酸化珪素膜の形成方法により形成することを特徴とする半導体メモリ装置の製造方法。
  12. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
    前記制御プログラムは、実行時に、被処理体に対して所定の処理を行うための複数の処理チャンバを有する処理システムにおいて、被処理体の表面に露出したシリコンをプラズマ密度が１×１０ １０ 〜５×１０ １２ ／ｃｍ ３ の高密度プラズマによってプラズマ酸化処理し、酸化珪素膜を形成する第１のステップと、前記酸化珪素膜を、酸化雰囲気中で熱酸化処理する第２のステップと、を含み、前記第２のステップ後の酸化珪素膜の目標膜厚が、４ｎｍ以上１０ｎｍ以下の範囲内であるとともに、前記第１のステップでは、前記目標膜厚の７０％以上９８％以下の範囲内の膜厚で前記酸化珪素膜を形成し、前記第２のステップでは、前記目標膜厚に達するまで増膜させる酸化珪素膜の形成方法が行なわれるように、コンピュータに前記処理システムを制御させるものであることを特徴とするコンピュータ読み取り可能な記憶媒体。
JP2009011027A 2009-01-21 2009-01-21 酸化珪素膜の形成方法、半導体メモリ装置の製造方法およびコンピュータ読み取り可能な記憶媒体 Active JP5166297B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009011027A JP5166297B2 (ja) 2009-01-21 2009-01-21 酸化珪素膜の形成方法、半導体メモリ装置の製造方法およびコンピュータ読み取り可能な記憶媒体
US12/550,788 US8026187B2 (en) 2009-01-21 2009-08-31 Method of forming silicon oxide film and method of production of semiconductor memory device using this method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009011027A JP5166297B2 (ja) 2009-01-21 2009-01-21 酸化珪素膜の形成方法、半導体メモリ装置の製造方法およびコンピュータ読み取り可能な記憶媒体

Publications (3)

Publication Number Publication Date
JP2010171128A JP2010171128A (ja) 2010-08-05
JP2010171128A5 JP2010171128A5 (ja) 2012-03-08
JP5166297B2 true JP5166297B2 (ja) 2013-03-21

Family

ID=42337295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009011027A Active JP5166297B2 (ja) 2009-01-21 2009-01-21 酸化珪素膜の形成方法、半導体メモリ装置の製造方法およびコンピュータ読み取り可能な記憶媒体

Country Status (2)

Country Link
US (1) US8026187B2 (ja)
JP (1) JP5166297B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5479304B2 (ja) * 2010-11-10 2014-04-23 信越半導体株式会社 シリコン単結晶ウェーハの熱酸化膜形成方法
KR101854609B1 (ko) 2011-12-27 2018-05-08 삼성전자주식회사 게이트 절연층의 형성 방법
US10622449B2 (en) * 2012-04-05 2020-04-14 X-Fab Semiconductor Foundries Gmbh Method of fabricating a tunnel oxide layer and a tunnel oxide layer for a semiconductor device
EP2772934A1 (en) 2013-02-28 2014-09-03 Singulus Technologies AG Method and system for naturally oxidizing a substrate
US10945313B2 (en) * 2015-05-27 2021-03-09 Applied Materials, Inc. Methods and apparatus for a microwave batch curing process
CN110945632A (zh) 2017-07-19 2020-03-31 环球晶圆日本股份有限公司 三维结构体的制造方法、垂直晶体管的制造方法、垂直晶体管用晶元以及垂直晶体管用基板
KR102516580B1 (ko) 2018-09-13 2023-03-30 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US11629409B2 (en) * 2019-05-28 2023-04-18 Applied Materials, Inc. Inline microwave batch degas chamber
TW202141693A (zh) * 2020-03-10 2021-11-01 美商應用材料股份有限公司 選擇性氧化及簡化預清潔

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5314470B2 (ja) * 1974-05-22 1978-05-17
JPS51125698A (en) * 1975-04-03 1976-11-02 Mitsubishi Electric Corp The formation of silicon dioxide film
JP3439580B2 (ja) * 1995-09-26 2003-08-25 株式会社リコー シリコン酸化膜の形成方法および形成装置
JPH09223752A (ja) * 1996-02-16 1997-08-26 Hitachi Ltd 不揮発性半導体記憶装置の製造方法
US6461984B1 (en) * 1997-03-18 2002-10-08 Korea Advanced Institute Of Science & Technology Semiconductor device using N2O plasma oxide and a method of fabricating the same
JP3233281B2 (ja) * 1999-02-15 2001-11-26 日本電気株式会社 ゲート酸化膜の形成方法
JP3384795B2 (ja) * 1999-05-26 2003-03-10 忠弘 大見 プラズマプロセス装置
KR20060009395A (ko) 2001-01-25 2006-01-31 동경 엘렉트론 주식회사 기판의 처리 방법
CN100390945C (zh) * 2002-03-29 2008-05-28 东京毅力科创株式会社 基底绝缘膜的形成方法
JP4408653B2 (ja) 2003-05-30 2010-02-03 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
JP4965849B2 (ja) 2004-11-04 2012-07-04 東京エレクトロン株式会社 絶縁膜形成方法およびコンピュータ記録媒体
JP4718189B2 (ja) * 2005-01-07 2011-07-06 東京エレクトロン株式会社 プラズマ処理方法
CN101069274B (zh) * 2005-04-15 2010-05-19 东京毅力科创株式会社 半导体装置的制造方法和等离子体氮化处理方法
KR100648194B1 (ko) * 2005-07-27 2006-11-23 삼성전자주식회사 반도체 장치의 제조 방법
JP2007201507A (ja) 2007-05-01 2007-08-09 Tokyo Electron Ltd 基板処理方法および基板処理装置

Also Published As

Publication number Publication date
US20100184267A1 (en) 2010-07-22
JP2010171128A (ja) 2010-08-05
US8026187B2 (en) 2011-09-27

Similar Documents

Publication Publication Date Title
JP5166297B2 (ja) 酸化珪素膜の形成方法、半導体メモリ装置の製造方法およびコンピュータ読み取り可能な記憶媒体
US8034179B2 (en) Method for insulating film formation, storage medium from which information is readable with computer, and processing system
JP5955394B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP2012216631A (ja) プラズマ窒化処理方法
JPWO2009099252A1 (ja) 絶縁膜のプラズマ改質処理方法
JP4633729B2 (ja) 半導体装置の製造方法およびプラズマ酸化処理方法
JP5339327B2 (ja) プラズマ窒化処理方法および半導体装置の製造方法
JP6721695B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
WO2008038787A1 (en) Method for forming silicon oxide film, plasma processing apparatus and storage medium
JP2012216632A (ja) プラズマ処理方法、及び素子分離方法
US7910495B2 (en) Plasma oxidizing method, plasma processing apparatus, and storage medium
JP4739215B2 (ja) 酸化膜の形成方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置
JP5357487B2 (ja) シリコン酸化膜の形成方法、コンピュータ読み取り可能な記憶媒体およびプラズマ酸化処理装置
JP2006310736A (ja) ゲート絶縁膜の製造方法および半導体装置の製造方法
JP2012079785A (ja) 絶縁膜の改質方法
JP5374748B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP5374749B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP5291467B2 (ja) プラズマ酸化処理方法、記憶媒体、及び、プラズマ処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5166297

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250