JP5164641B2 - 電流狭窄型半導体発光素子の製造方法 - Google Patents

Description

本発明は、半導体発光素子の製造方法に関するものであって、特に、電流狭窄構造を有する半導体発光素子の製造方法に関する。

一般に、スポットキュアリング、殺菌、分析分光器やセンサー等の用途に用いられる半導体発光素子に要求される性能として、高い発光効率を有することが挙げられる。このような要求を満足させるため、従来、半導体発光素子内部に電流阻止層または電流狭窄層を設け、発光層に効果的に電流を注入させることにより、発光効率を向上させる技術が知られている。

半導体発光素子に電流狭窄層または電流狭窄層を設ける技術を開示した例としては、例えば、特許文献１〜３が挙げられる。

特許文献１および２には、半導体層内に島状の電流阻止層または電流狭窄層を設けた、いわゆる埋め込み型の電流狭窄型半導体発光素子が開示されている。しかしながら、前記電流阻止層または電流狭窄層を半導体層内に埋設する場合、エッチング等の付加的な作業工程が必要となるため、エピタキシャル成長を複数回で行わなければならず、作業性の悪化やコスト増加といった問題があり、さらに、前記エッチング工程後に成長させる半導体層に、前記エッチングに起因する欠陥が生じ、結晶品質が低下することにより、発光効率が低下してしまうという問題もある。

特開２００３−２４３７０３号公報 特開２００３−８６８４１号公報

一方、特許文献３には、半導体層上に電流狭窄層を形成し、この電流狭窄層および電流狭窄層の開口部分上に電極を形成した電流狭窄型半導体発光素子が開示されている。この技術によれば、上述したような作業性の悪化およびコスト増加、並びに結晶品質の低下の問題は改善されているものの、前記電流狭窄層の開口部分上に電極を設けているため、発光層で発生した光が前記電極に吸収され、発光効率が低下してしまうという問題がある。

特開平１１−１５０２９６号公報

上記問題に加え、特許文献１〜３に記載された半導体発光素子においては、発光層で発生した光は、素子表面だけではなく裏面にも等方的に向かうこととなり、裏面に向かった光は基板によって吸収され、または基板を透過してしまい、素子表面から十分な光を取り出すことができず、発光効率が低下してしまうという問題がある。

本発明の目的は、高発光効率を有する電流狭窄型半導体発光素子を低コストで製造することができる電流狭窄型半導体発光素子の製造方法を提供することにある。

上記目的を達成するため、本発明の要旨構成は以下の通りである。

（１）結晶成長基板の上面の側に、ＭＯＣＶＤ法により、電流狭窄層、第２導電型積層体、発光層、第１導電型積層体を順次エピタキシャル成長させて形成する成長工程を有する電流狭窄型半導体発光素子の製造方法であって、前記成長工程後に、前記第１導電型積層体の、前記発光層とは反対側に、ピーク波長が２００〜３５０ｎｍの範囲において高い反射率の反射面を有するＳｉ材料からなる支持基板を接着する工程と、前記結晶成長基板を除去する工程と、前記電流狭窄層に第２開口を形成する工程と、前記第２開口の面積よりも小さな面積の第１開口をもつ第１電極層を、前記電流狭窄層に隣接する第２導電型積層体の表面の一部が露出するように形成する工程と、前記支持基板の下面の側に、第２電極層を形成する工程とを具えることを特徴とする電流狭窄型半導体発光素子の製造方法。

（２）結晶成長基板の上面の側に、ＭＯＣＶＤ法により、第１導電型積層体、発光層、第２導電型積層体、電流狭窄層を順次エピタキシャル成長させて形成する成長工程を有する電流狭窄型半導体発光素子の製造方法であって、前記成長工程後に、前記電流狭窄層の、発光層とは反対側に、中間基板を接着する工程と、前記結晶成長基板を除去する工程と、前記第１導電型積層体の、前記発光層とは反対側に、ピーク波長が２００〜３５０ｎｍの範囲において高い反射率の反射面を有するＳｉ材料からなる支持基板を接着する工程と、前記中間基板を除去する工程と、前記電流狭窄層に第２開口を形成する工程と、前記第２開口の面積よりも小さな面積の第１開口をもつ第１電極層を、前記電流狭窄層に隣接する第２導電型積層体の表面の一部が露出するように形成する工程と、前記支持基板の下面の側に、第２電極層を形成する工程とを具えることを特徴とする電流狭窄型半導体発光素子の製造方法。

（３）結晶成長基板の上面の側に、ＭＯＣＶＤ法により、第１導電型積層体、発光層、第２導電型積層体、電流狭窄層を順次エピタキシャル成長させて形成する成長工程を有する電流狭窄型半導体発光素子の製造方法であって、前記成長工程後に、前記結晶成長基板を除去する工程と、前記成長工程後に、前記電流狭窄層の、発光層とは反対側に、中間基板を接着する工程と、前記第１導電型積層体の、前記発光層とは反対側に、ピーク波長が２００〜３５０ｎｍの範囲において高い反射率の反射面を有するＳｉ材料からなる支持基板を接着する工程と、前記中間基板を除去する工程と、前記第１導電型積層体の上面の一部を露出させる工程と、前記電流狭窄層に第２開口を形成する工程と、前記第２開口形成工程後、前記第２開口の面積よりも小さな面積の第１開口をもつ第１電極層を、前記電流狭窄層に隣接する第２導電型積層体の表面の一部が露出するように形成する工程と、前記露出させた前記第１導電型積層体上に第２電極層を形成する工程とを具えることを特徴とする電流狭窄型半導体発光素子の製造方法。

また、本発明の電流狭窄型半導体発光素子の製造方法は、第２導電型積層体上に所定形状の電流狭窄層を形成する工程を有し、かつ、所定の波長範囲において高い反射率の反射面を有するＳｉ材料からなる基板を設けることにより、高発光効率を有する電流狭窄型半導体発光素子を低コストで製造することができる。

次に、本発明の半導導体発光素子の実施形態について図面を参照しながら説明する。図１は、この発明に従う半導体発光素子の断面構造を模式的に示したものである。

図１に示す本発明に従う電流狭窄型半導体発光素子１は、第１導電型積層体２、発光層３、第２導電型積層体４、電流狭窄層５、第１開口６ａを有する第１電極６、および、前記発光層３の、前記第２導電型積層体４とは反対側に配設される第２電極７を具え、前記電流狭窄層５は前記第２導電型積層体４を露出する第２開口５ａを有し、前記第２開口５ａは前記第１開口６ａと中心を同じくしてなり、前記第２開口５ａの面積（以下、「狭窄開口面積」という。）は前記第１開口６ａの面積（以下、「発光開口面積」という。）よりも大きく、前記第１電極６の一部が前記第２導電型積層体４と接し、かつ前記第１開口６ａから前記第２導電型積層体４の一部が露出するように配置され
前記第１導電型積層体の、前記発光層側とは反対側に、ピーク波長が２００〜３５０ｎｍの範囲に対し、高い反射率の反射面を具え、このような構成を採用することにより、発光効率を向上させることを可能にしたものである。ここで、前記第１開口６ａおよび前記第２開口５ａの形状は、いずれも円形、矩形等の対照形状であればよく、本発明の一実施形態において、前記狭窄開口面積および前記発光開口面積は、それぞれ半導体発光素子１の横断面における幅方向の長さである狭窄径Ｄ１、発光径Ｄ２に対応するものとして説明する。なお、図中のハッチングは、説明のため、便宜上施したものである。

前記第１導電型積層体２は、ｎ型不純物またはｐ型不純物をドープしたGaN、AlGaN、InGaN、InAlGaN系材料からなるｎ型またはｐ型積層体２であり、前記発光層３は、GaN、AlGaN、InGaN、InAlGaN系材料からなり、前記第２導電型積層体４は、前記第１導電型積層体とは逆導電型の不純物をドープしたGaN、AlGaN、InGaN、InAlGaN系材料からなるｐ型またはｎ型積層体４であるのが好ましい。また、前記電流狭窄層５は、ｎ型またはｉ型のGaN、AlGaN、InGaN、InAlGaN系材料または絶縁体であるAlN材料若しくはSiO₂材料からなるのが好ましい。図１は、一例として、前記第１導電型積層体２がｎ型積層体２であり、前記第２導電型積層体４がｐ型積層体４である場合を示したものである。

前記ｎ型積層体２は、ｎ−コンタクト層２ａおよびこのｎ−コンタクト層上２ａに設けられたｎ−クラッド層２ｂを有するのが好ましく、前記ｐ型積層体４は、ｐ−電子ブロック層４ａ、このｐ−電子ブロック層４ａ上に設けられたｐ−クラッド層４ｂおよびこのｐ−クラッド層４ｂ上に設けられたｐ−コンタクト層４ｃを有するのが好ましい。また、前記発光層３は、多重量子井戸層３であるのが好ましい。

前記ｎ−コンタクト層２ａおよび前記ｎ−クラッド層２ｂは、好適にはそれぞれ１〜５μｍ、および２００〜１０００ｎｍの厚さを有し、前記ｐ−電子ブロック層４ａ、前記ｐ−クラッド層４ｂおよび前記ｐ−コンタクト層４ｃは、好適にはそれぞれ５〜５０ｎｍ、２００〜５００μｍおよび１０〜５０ｎｍの厚さを有するのが好ましく、前記発光層３は、好適には２０〜１５０ｎｍの厚さを有するのが好ましい。また、前記電流狭窄層５は、好適には０．８〜１．５μｍの厚さを有するのが好ましい。これらは、発光素子として良好に機能し、かつ、光の吸収、結晶歪みの増大、順方向電圧の上昇を十分に回避するのに好適な範囲である。

本発明の電流狭窄型半導体発光素子１では、電流狭窄層５が前記第１電極６の直下位置に配設されているため、前記狭窄径Ｄ１と前記発光径Ｄ２とが一致する場合には、前記発光素子１には電流がほとんど流れない。このため、本発明では、前記狭窄径Ｄ１は、前記発光径Ｄ２よりも大きい必要がある。

本発明の発光素子の場合、前記狭窄径Ｄ１が小さくなるほど、順方向電圧Ｖ_ｆが高くなる傾向にあり、また、前記発光径Ｄ２を前記狭窄径Ｄ１対比で小さくするほど、前記第１電極層６の電極面積は増加するので、順方向電圧Ｖ_ｆは低下するものの、前記発光径Ｄ２が小さくなるため、総発光出力Ｐ_０は減少する傾向にある。

このため、本発明では、高い総発光出力Ｐ_０と低い順方向電圧Ｖ_ｆの双方をバランスよく満足させるには、前記狭窄径Ｄ１を、前記発光径Ｄ２との対比で適正に設定することが好ましい。

前記反射面８の、ピーク波長が２００〜３５０ｎｍの範囲に対する反射率は、６０％以上であるのが好ましい。製品として要求される発光効率を十分に実現させるためである。図２に、一例として、Ｓｉ、ＧａＡｓ、ＳｉＣおよびサファイアの、光の波長（ｎｍ）と反射率（％）との関係を示すグラフを示す。なお、図２に示す反射率は、所定波長の光を、入射角度５°でＡｌ反射鏡に入射させたときの反射光を紫外可視分光光度計を用いて測定し、これらの値を１００％として相対値を算出したものである。

図２から、波長２００〜３５０ｎｍの光に対して、Ｓｉの反射率は６０％以上、ＧａＡｓの反射率は４５％以上であり、波長２００〜２６５ｎｍの光に対しては、Ｓｉの反射率は７０％以上、ＧａＡｓの反射率は６０％以上であることがわかる。したがって、前記反射面８を構成する好適な材料としては、ＳｉまたはＧａＡｓが好ましく、より好適には、Ｓｉとするのが好ましい。

前記第１導電型積層体２は、Ｓｉ材料からなる基板９上に配設され、前記反射面８は、前記基板９の上面であるのが好ましい。

前記基板９と前記第１導電型積層体２との間にＡｌＮ材料からなるバッファ層１０を具えてもよい。基板９との格子不整合に起因する転位を抑え、バッファ層１０上に積層する結晶の転位密度を下げるためである。
また、図示しないが、バッファ層１０に接してリフトオフのための分離層を設けても良い。また、後述するようにバッファ層１０が絶縁のＡｌＮ材料の場合、狭窄層として使用することも出来る。
本実施例では、サファイアなどの仮の基板上にバッファ層１０を介して素子を形成した後、貼り付けやリフトオフなどの手法によりＳｉ材料からなる基板９上に移設したが、Ｓｉ基板上に直接バッファ層１０を成長させ、その上に素子形成する方が、工程が省略されてより好ましい。

前記第２電極７は、前記Ｓｉ材料からなる基板９の、前記発光層３とは反対側に配設されるのが好ましい。素子に流れる電流が均等になってジュール熱が減少し、また、発光部分が素子中心にくることにより、発光効率を向上させることができるためである。また、図１に示すように、前記第２電極７を、一部露出した前記第１導電型積層体２の上面に配設してもよい。

次に、本発明の電流狭窄型半導体発光素子の製造方法の一例について、以下で説明する。
本発明の第１実施形態に従う電流狭窄型半導体発光素子２１の製造方法は、図３(ａ)〜(ｅ)に示すように、結晶成長基板３１の上面の側に、ＭＯＣＶＤ法により、電流狭窄層２５、第２導電型積層体２４、発光層２３、第１導電型積層体２２を順次エピタキシャル成長させて形成し、その後、前記第１導電型積層体２２の、前記発光層２３とは反対側に、、ピーク波長が２００〜３５０ｎｍの範囲において高い反射率の反射面を有するＳｉ材料からなる支持基板２９を接着した後、前記結晶成長基板３１を除去する。また、前記電流狭窄層２５に第２開口２５ａを形成し、この第２開口２５ａの面積よりも小さな面積の第１開口２６ａをもつ第１電極層２６を、前記電流狭窄層２５に隣接する第２導電型積層体２４の表面２４Ａの一部２４Ａ_１が露出するように形成する。その後、前記支持基板２９の下面の側に、第２電極層２７を形成することにより、本発明の電流狭窄型半導体発光素子を製造することができる。

前記第１導電型積層体２２は、ｐ型不純物をドープしたGaN、AlGaN、InGaN、InAlGaN系材料からなるｐ型積層体２２であり、前記発光層３は、GaN、AlGaN、InGaN、InAlGaN系材料からなり、前記第２導電型積層体２４は、ｎ型不純物をドープしたGaN、AlGaN、InGaN、InAlGaN系材料からなるｎ型積層体２４であるのが好ましい。また、前記電流狭窄層５は、絶縁体であるAlN材料からなるのが好ましい。

前記ｐ型積層体２２は、ｐ−クラッド層およびこのｐ−コンタクト層上に成長させたｐ−コンタクト層を有するのが好ましく、前記ｎ型積層体２４は、ｎ−コンタクト層、このｎ−コンタクト層上に成長させたｎ−クラッド層を有するのが好ましい。また、前記発光層２３は、多重量子井戸層２３であるのが好ましい。また、図示しないが、ｐ型積層体２２と発光層２３との間にｐ−電子ブロック層を有しても良い。

前記ｐ−コンタクト層および前記ｐ−クラッド層は、好適にはそれぞれ１〜５μｍ、および２００〜１０００ｎｍの厚さを有し、前記ｎ−電子ブロック層、前記ｎ−クラッド層および前記ｎ−コンタクト層は、好適にはそれぞれ５〜５０ｎｍ、２００〜５００μｍおよび１０〜５０ｎｍの厚さを有するのが好ましく、前記発光層２３は、好適には２０〜１５０ｎｍの厚さを有するのが好ましい。また、前記電流狭窄層２５は、好適には０．８〜１．５μｍの厚さを有するのが好ましい。これらは、発光素子として良好に機能し、かつ、光の吸収、結晶歪みの増大、順方向電圧の上昇を十分に回避するのに好適な範囲である。

本発明の第２実施形態に従う電流狭窄型半導体発光素子４１の製造方法は、図４(ａ)〜(ｆ)に示すように、結晶成長基板５１の上面の側に、ＭＯＣＶＤ法により、第１導電型積層体４２、発光層４３、第２導電型積層体４４、電流狭窄層４５を順次エピタキシャル成長させて形成し、その後、前記電流狭窄層４５の、発光層４３とは反対側に、中間基板５２を接着して、前記結晶成長基板５１を除去し、前記第１導電型積層体４２の、前記発光層４３とは反対側に、ピーク波長が２００〜３５０ｎｍの範囲において高い反射率の反射面を有するＳｉ材料からなる支持基板４９を接着する。その後、前記中間基板５２を除去し、前記電流狭窄層４５に第２開口４５ａを形成し、この第２開口４５ａの面積よりも小さな面積の第１開口４６ａをもつ第１電極層４６を、前記電流狭窄層４５に隣接する第２導電型積層体４４の表面４４Ａの一部４４Ａ１が露出するように形成する。その後、前記支持基板４９の下面の側に、第２電極層４７を形成することにより、本発明の電流狭窄型半導体発光素子を製造することができる。
また、前記基板５１と前記第１導電型積層体４２との間にＡｌＮ材料からなるバッファ層５０を形成し、前記基板５１の除去の際に同時に除去（分離）してもよい。
ここで、中間基板５２は接着と除去が容易で、支持基板４９の接着時に耐えられるものであり、除去の際に他の部位に影響が無いものであることが好ましい。例えばSiやGaAsなどの半導体基板や金属基板、樹脂などである。

本発明の第３実施形態に従う電流狭窄型半導体発光素子６１の製造方法は、図５(ａ)〜(ｇ)に示すように、結晶成長基板７１の上面の側に、ＭＯＣＶＤ法により、第１導電型積層体６２、発光層６３、第２導電型積層体６４、電流狭窄層６５を順次エピタキシャル成長させて形成し、その後、前記電流狭窄層６５の、前記発光層６３とは反対側に、中間基板７２を接着し、前記結晶成長基板７１を除去して、前記第１導電型積層体６２の前記発光層６３とは反対側に、ピーク波長が２００〜３５０ｎｍの範囲において高い反射率の反射面を有するＳｉ材料からなる支持基板６９を接着する。また、前記中間基板７２を除去し、前記他の基板６９を接着後、前記第１導電型積層体６２の上面の一部を露出させる。また、前記電流狭窄層６５に第２開口６５ａを形成し、この第２開口６５ａの面積よりも小さな面積の第１開口６６ａをもつ第１電極層６６を、前記電流狭窄層６５に隣接する第２導電型積層体６４の表面６４Ａの一部６４Ａ_１が露出するように形成し、また、前記露出させた前記第１導電型積層体６６上に第２電極層６７を形成することにより、本発明の電流狭窄型半導体発光素子を製造することができる。
また、前記基板７１と前記第１導電型積層体６２との間にＡｌＮ材料からなるバッファ層７０を形成してもよい。

上述したところは、この発明の実施形態の一例を示したにすぎず、請求の範囲において
種々の変更を加えることができる。

［実験例１］
（実施例１）
図３（ａ）に示すように、サファイア基板３１の上面の側に、ＭＯＣＶＤ法により、その後電流狭窄層となるＡｌＮバッファ層２５（厚さ：１０００ｎｍ）、ｎ型積層体である第１導電型積層体２４（厚さ：２５００ｎｍ）、発光層２３（厚さ：９０ｎｍ）、および、ｐ型積層体である第２導電型積層体２２（厚さ：２４０ｎｍ）を、１回のエピタキシャル成長で順次形成した。
前記第１導電型積層体２４は、ＳｉドープＡｌ_0.5Ｇａ_0.5Ｎからなるｎ−コンタクト層（厚さ：２μｍ）、および、ＳｉドープＡｌ_0.48Ｇａ_0.52Ｎからなるｎ−クラッド層（厚さ：５００ｎｍ）を順次成長させたｎ型積層体とする。
前記発光層２３は、Ｉｎ_0.01Ａｌ_0.42Ｇａ_0.57Ｎのバリア層およびＩｎ_0.01Ａｌ_0.34Ｇａ_0.65Ｎの井戸層からなるＩｎＡｌＧａＮの多重量子井戸層とする。
また、前記第２導電型積層体２２は、ＭｇドープＡｌ_0.70Ｇａ_0.30Ｎからなるｐ−電子ブロック層（厚さ：２０ｎｍ）、ＭｇドープＡｌ_0.50Ｇａ_0.50Ｎからなるｐ−クラッド層（厚さ：２００ｎｍ）、ＭｇドープＧａＮからなるｐ−コンタクト層（厚さ：２０ｎｍ）を順次成長させたｐ型積層体とする

次に図３（ｂ）および図３（ｃ）に示すように、前記第２導電型積層体２２に、ピーク波長が２００〜３５０ｎｍの範囲に対し、高い反射率を有するＳｉ基板２９（厚さ：３００μｍ）を接着した後、前記サファイア基板３１をリフトオフにより除去した。

次に、図３（ｄ）に示すように、前記構造体の上下を反転させた後、ウェットエッチング法により、前記ＡｌＮ電流狭窄層２５に円形の第２開口２５ａを形成し、前記第２開口２５ａの径Ｄ１（狭窄径Ｄ１：１５０μｍ）よりも小さな径Ｄ２（発光径Ｄ２：１００μｍ）の円形の第１開口２６ａをもつ第１電極２６（厚さ：２００ｎｍ）を、前記電流狭窄層２５に隣接する第２導電型積層体２４の表面２４Ａの一部２４Ａ_１が露出するように形成した。
また、前記Ｓｉ基板２９上に、第２電極２７（厚さ：２μｍ）を形成することにより、本発明の第１実施形態に従う電流狭窄型半導体発光素子（サイズ：３００μｍ×３００μｍ）を得た。なお、発光波長は３００ｎｍになるように調整した。

（実施例２）
図４（ａ）に示すように、サファイア基板５１の上面の側に、ＭＯＣＶＤ法により、ＡｌＮバッファ層５０（厚さ：１０００ｎｍ）、ｎ型積層体である第１導電型積層体４２（厚さ：２５００ｎｍ）、発光層４３（厚さ：９０ｎｍ）、および、ｐ型積層体である第２導電型積層体４４（厚さ：２４０ｎｍ）を順次形成した後、前記第２導電型積層体４４とは逆導電型、この例ではｎ型の電流狭窄層４５（厚さ：１μｍ）を、１回のエピタキシャル成長で順次形成した。
前記第１導電型積層体４２は、ＳｉドープＡｌ_0.5Ｇａ_0.5Ｎからなるｎ−コンタクト層（厚さ：２μｍ）、および、ＳｉドープＡｌ_0.48Ｇａ_0.52Ｎからなるｎ−クラッド層（厚さ：５００ｎｍ）を順次成長させたｎ型積層体とする。
前記発光層４３は、Ｉｎ_0.01Ａｌ_0.42Ｇａ_0.57Ｎのバリア層およびＩｎ_0.01Ａｌ_0.34Ｇａ_0.65Ｎの井戸層からなるＩｎＡｌＧａＮの多重量子井戸層とする。
また、前記第２導電型積層体４４は、ＭｇドープＡｌ_0.70Ｇａ_0.30Ｎからなるｐ−電子ブロック層（厚さ：２０ｎｍ）、ＭｇドープＡｌ_0.50Ｇａ_0.50Ｎからなるｐ−クラッド層（厚さ：２００ｎｍ）、ＭｇドープＧａＮからなるｐ−コンタクト層（厚さ：２０ｎｍ）を順次成長させたｐ型積層体とする。

次に図４（ｂ）および図４（ｃ）に示すように、前記電流狭窄層４５上に適当な中間基板５２を接着した後、前記サファイア基板５１および前記ＡｌＮバッファ層５０をリフトオフにより除去した。その後、図４（ｄ）および図４（ｅ）に示すように、前記サファイア基板５１および前記ＡｌＮバッファ層５０の除去により露出した前記第１導電型積層体４２上に、ピーク波長が２００〜３５０ｎｍの範囲に対し、高い反射率を有するＳｉ基板４９（厚さ：３００μｍ）を接着した後、前記適当な中間基板５２を除去した。

次に、図４（ｆ）に示すように、ウェットエッチング法により、前記電流狭窄層４５に円形の第２開口４５ａを形成し、前記第２開口４５ａの径Ｄ１（狭窄径Ｄ１：１５０μｍ）よりも小さな径Ｄ２（発光径Ｄ２：１００μｍ）の円形の第１開口４６ａをもつ第１電極４６（厚さ：２μｍ）を、前記電流狭窄層４５に隣接する第２導電型積層体４４の表面４４Ａの一部４４Ａ_１が露出するように形成した。
また、前記Ｓｉ基板４９上に、第２電極４７（厚さ：２００ｍ）を形成することにより、本発明の第２実施形態に従う電流狭窄型半導体発光素子（サイズ：３００μｍ×３００μｍ）を得た。なお、発光波長は３００ｎｍになるように調整した。

（実施例３）
図５（ａ）に示すように、サファイア基板７１の上面の側に、ＭＯＣＶＤ法により、ＡｌＮバッファ層７０（厚さ：１μｍ）、ｎ型積層体である第１導電型積層体６２（厚さ：２５００ｎｍ）、発光層６３（厚さ：９０ｎｍ）、および、ｐ型積層体である第２導電型積層体６４（厚さ：２４０ｎｍ）を順次形成した後、前記第２導電型積層体６４とは逆導電型、この例ではｎ型のＡｌ_0.7Ｇａ_0.3Ｎからなる電流狭窄層６５（厚さ：１μｍ）を、１回のエピタキシャル成長で順次形成した。
前記第１導電型積層体６２は、ＳｉドープＡｌ_0.5Ｇａ_0.5Ｎからなるｎ−コンタクト層２ａ（厚さ：２μｍ）、および、ＳｉドープＡｌ_0.48Ｇａ_0.52Ｎからなるｎ−クラッド層２ｂ（厚さ：５００ｎｍ）を順次成長させたｎ型積層体とする。
前記発光層６３は、Ｉｎ_0.01Ａｌ_0.42Ｇａ_0.57Ｎのバリア層およびＩｎ_0.01Ａｌ_0.34Ｇａ_0.65Ｎの井戸層からなるＩｎＡｌＧａＮの多重量子井戸層とする。
また、前記第２導電型積層体６４は、ＭｇドープＡｌ_0.70Ｇａ_0.30Ｎからなるｐ−電子ブロック層（厚さ：２０ｎｍ）、ＭｇドープＡｌ_0.50Ｇａ_0.50Ｎからなるｐ−クラッド層（厚さ：２００ｎｍ）、ＭｇドープＧａＮからなるｐ−コンタクト層（厚さ：２０ｎｍ）を順次成長させたｐ型積層体とする。

次に図５（ｂ）および図５（ｃ）に示すように、前記電流狭窄層６５上に適当な中間基板７２を接着した後、前記サファイア基板７１をリフトオフにより除去した。その後、図５（ｄ）および図５（ｅ）に示すように、前記サファイア基板７１の除去により露出した前記ＡｌＮバッファ層７０上に、ピーク波長が２００〜３５０ｎｍの範囲に対し、高い反射率を有するＳｉ基板６９（厚さ：３００μｍ）を接着した後、前記適当な中間基板７２を除去した。

次に、図５（ｆ）に示すように、ドライエッチングにより前記第１導電型積層体６２の一部を露出させた。また、図５（ｇ）に示すように、ウェットエッチング法により、前記電流狭窄層６５に円形の第２開口６５ａを形成し、前記第２開口の径Ｄ１（狭窄径Ｄ１：１５０μｍ）よりも小さな径Ｄ２（発光径Ｄ２：１００μｍ）の円形の第１開口６６ａをもつ第１電極６６（厚さ：２μｍ）を、前記電流狭窄層６５に隣接する第２導電型積層体６４の表面６４Ａの一部６４Ａ_１が露出するように形成した。
また、前記露出した第１導電型積層体６２上に、第２電極６７（厚さ：２００ｍ）を形成することにより、本発明の第３実施形態に従う電流狭窄型半導体発光素子（サイズ：３００μｍ×３００μｍ）を得た。なお、発光波長は３００ｎｍになるように調整した。

（比較例１）
図６に示すように、ｐ−クラッド層上に電流狭窄層１０５を形成し、エッチング工程を行った後、再度ｐ−コンタクト層を結晶成長させたこと以外は、実施例３と同様な方法で電流狭窄型半導体発光素子を得た。

（比較例２）
図７に示すように、ウェットエッチング法により、電流狭窄層２０５に第２開口を形成し、この第２開口にかぶさるように第１電極２０６を形成したこと以外は、実施例３と同様な方法で電流狭窄型半導体発光素子を得た。

（比較例３）
図８に示すように、Ｓｉ基板を接着せずに、サファイア基板３０９のままであること以外は、実施例３と同様な方法で電流狭窄型半導体発光素子を得た。

（比較例４）
図９に示すように、電流狭窄層を形成しないこと以外は、実施例３と同様な方法で電流狭窄型半導体発光素子を得た。

（性能評価）
実施例１〜３および比較例１〜４について、２０ｍＡの電流を流したときの発光出力Ｐ_０（μＷ）の測定結果を表１に示す。

表１の結果より、実施例１〜３の電流狭窄型半導体発光素子は、電流狭窄層を設けない比較例４、および、反射面を有さない比較例３よりも総発光出力が大きいことがわかる。また、電流狭窄層および反射面を有する比較例１および比較例２と比較しても、電流狭窄層を適切に配置した実施例１〜３は、総発光出力が格段に向上していることがわかる。

［実験例２］
上記実施例３の電流狭窄型半導体発光素子について、狭窄径Ｄ１および発光径Ｄ２を変化させたサンプルＮｏ．１〜４を作製し、これらサンプルＮｏ．１〜４に２０ｍＡの電流を流したときの、発光出力Ｐ_０（μＷ）と順方向電圧Ｖ_ｆ（Ｖ）を測定した結果を表２に示す。

表２の結果から、高い総発光出力Ｐ_０と低い順方向電圧Ｖ_ｆの双方をバランスよく満足するために好適な、狭窄径Ｄ１の発光径Ｄ２に対する比は、１．５〜２．０が好ましい。

また、本発明の電流狭窄型半導体発光素子の製造方法は、第２導電型積層体上に所定形状の電流狭窄層を形成する工程を有し、かつ、所定の波長範囲において高い反射率の反射面を設けることにより、高発光効率を有する電流狭窄型半導体発光素子を低コストで製造することができる。

本発明に従う電流狭窄型半導体発光素子の断面構造を示す模式図である。 種々の材料における入射光波長と反射率との関係を示すグラフである。 本発明の第１実施形態に従う電流狭窄型半導体発光素子の断面構造を示す模式図である。 本発明の第２実施形態に従う電流狭窄型半導体発光素子の断面構造を示す模式図である。 本発明の第３実施形態に従う電流狭窄型半導体発光素子の断面構造を示す模式図である。 比較例１に従う電流狭窄型半導体発光素子の断面構造を示す模式図である。 比較例２に従う電流狭窄型半導体発光素子の断面構造を示す模式図である。 比較例３に従う電流狭窄型半導体発光素子の断面構造を示す模式図である。 比較例４に従う電流狭窄型半導体発光素子の断面構造を示す模式図である。

符号の説明

１ 電流狭窄型半導体発光素子
２ 第１導電型積層体
２ａ ｎ−コンタクト層
２ｂ ｎ−クラッド層
３ 発光層
４ 第２導電型積層体
４ａ ｐ−電子ブロック層
４ｂ ｐ−クラッド層
４ｃ ｐ−コンタクト層
４Ａ 第１表面
４Ａ_１ 第１表面の一部
５ 電流狭窄層
５ａ 第２開口
６ 第１電極
６ａ 第１開口
７ 第２電極
８ 反射面
９ Ｓｉ基板
１０ バッファ層
Ｄ１ 狭窄径
Ｄ２ 発光径
１０５ 電流狭窄層
１０６ 第１電極
２０５ 電流狭窄層
３０５ 電流狭窄層
３０６ 第１電極
３０９ サファイア基板
４０６ 第１電極

Claims (3)

1. 結晶成長基板の上面の側に、ＭＯＣＶＤ法により、電流狭窄層、第２導電型積層体、発光層、第１導電型積層体を順次エピタキシャル成長させて形成する成長工程を有する電流狭窄型半導体発光素子の製造方法であって、
   前記成長工程後に、前記第１導電型積層体の、前記発光層とは反対側に、ピーク波長が２００〜３５０ｎｍの範囲において高い反射率の反射面を有するＳｉ材料からなる支持基板を接着する工程と、
   前記結晶成長基板を除去する工程と、
   前記電流狭窄層に第２開口を形成する工程と、
   前記第２開口の面積よりも小さな面積の第１開口をもつ第１電極層を、前記電流狭窄層に隣接する第２導電型積層体の表面の一部が露出するように形成する工程と、
   前記支持基板の下面の側に、第２電極層を形成する工程と
   を具えることを特徴とする電流狭窄型半導体発光素子の製造方法。
2. 結晶成長基板の上面の側に、ＭＯＣＶＤ法により、第１導電型積層体、発光層、第２導電型積層体、電流狭窄層を順次エピタキシャル成長させて形成する成長工程を有する電流狭窄型半導体発光素子の製造方法であって、
   前記成長工程後に、前記電流狭窄層の、発光層とは反対側に、中間基板を接着する工程と、
   前記結晶成長基板を除去する工程と、
   前記第１導電型積層体の、前記発光層とは反対側に、ピーク波長が２００〜３５０ｎｍの範囲において高い反射率の反射面を有するＳｉ材料からなる支持基板を接着する工程と、
   前記中間基板を除去する工程と、
   前記電流狭窄層に第２開口を形成する工程と、
   前記第２開口の面積よりも小さな面積の第１開口をもつ第１電極層を、前記電流狭窄層に隣接する第２導電型積層体の表面の一部が露出するように形成する工程と、
   前記支持基板の下面の側に、第２電極層を形成する工程と
   を具えることを特徴とする電流狭窄型半導体発光素子の製造方法。
3. 結晶成長基板の上面の側に、ＭＯＣＶＤ法により、第１導電型積層体、発光層、第２導電型積層体、電流狭窄層を順次エピタキシャル成長させて形成する成長工程を有する電流狭窄型半導体発光素子の製造方法であって、
   前記成長工程後に、前記結晶成長基板を除去する工程と、
   前記成長工程後に、前記電流狭窄層の、発光層とは反対側に、中間基板を接着する工程と、
   前記第１導電型積層体の、前記発光層とは反対側に、ピーク波長が２００〜３５０ｎｍの範囲において高い反射率の反射面を有するＳｉ材料からなる支持基板を接着する工程と、
   前記中間基板を除去する工程と、
   前記第１導電型積層体の上面の一部を露出させる工程と、
   前記電流狭窄層に第２開口を形成する工程と、
   前記第２開口形成工程後、前記第２開口の面積よりも小さな面積の第１開口をもつ第１電極層を、前記電流狭窄層に隣接する第２導電型積層体の表面の一部が露出するように形成する工程と、
   前記露出させた前記第１導電型積層体上に第２電極層を形成する工程と
   を具えることを特徴とする電流狭窄型半導体発光素子の製造方法。

Images