[go: up one dir, main page]

JP5153082B2 - Semiconductor element - Google Patents

Semiconductor element Download PDF

Info

Publication number
JP5153082B2
JP5153082B2 JP2006083503A JP2006083503A JP5153082B2 JP 5153082 B2 JP5153082 B2 JP 5153082B2 JP 2006083503 A JP2006083503 A JP 2006083503A JP 2006083503 A JP2006083503 A JP 2006083503A JP 5153082 B2 JP5153082 B2 JP 5153082B2
Authority
JP
Japan
Prior art keywords
layer
ohmic electrode
semiconductor
insulating film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006083503A
Other languages
Japanese (ja)
Other versions
JP2007258576A (en
Inventor
広樹 大保
邦生 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006083503A priority Critical patent/JP5153082B2/en
Publication of JP2007258576A publication Critical patent/JP2007258576A/en
Application granted granted Critical
Publication of JP5153082B2 publication Critical patent/JP5153082B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体層が導電性基板に接着された半導体素子に関する。   The present invention relates to a semiconductor element in which a semiconductor layer is bonded to a conductive substrate.

現在、高価なGaN基板ではなく、安価なサファイア基板に窒化物系半導体層等を含む第1導電型半導体層、活性層、第2導電型半導体層を順次成長させることによって製造される半導体素子が知られている。このようにサファイア基板上に半導体層を成長させた場合、サファイア基板が絶縁性のため、サファイア基板の裏面に第1導電型半導体層と電気的に接続される電極を形成することができない。従って、第1導電型半導体層の一部が露出するように第2導電型半導体層及び活性層をエッチング等によって部分的に除去した後、露出した第1導電型半導体層上に電極を作製している。このように電極を形成した場合、第1導電型半導体層及び第2導電型半導体層に形成される電極が同じ向きの面上に形成されるので、光出力を向上させるためには、電極が形成された面を下面として、電極が形成されていない面から光を照射するように構成されるフリップチップ方式が採用されている。   Currently, there is a semiconductor device manufactured by sequentially growing a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer including a nitride-based semiconductor layer on an inexpensive sapphire substrate instead of an expensive GaN substrate. Are known. When the semiconductor layer is grown on the sapphire substrate in this manner, the sapphire substrate is insulative, and thus an electrode that is electrically connected to the first conductivity type semiconductor layer cannot be formed on the back surface of the sapphire substrate. Therefore, the second conductive semiconductor layer and the active layer are partially removed by etching or the like so that a part of the first conductive semiconductor layer is exposed, and then an electrode is formed on the exposed first conductive semiconductor layer. ing. When the electrodes are formed in this way, the electrodes formed in the first conductive type semiconductor layer and the second conductive type semiconductor layer are formed on the same orientation surface. A flip chip system is adopted in which the formed surface is the bottom surface and light is irradiated from the surface where no electrode is formed.

しかしながら、このようなフリップチップ方式では、この半導体発光素子を発光装置として組み立てる際に、同じ向きの面に両電極が形成されているため、正確に半導体発光素子を配置しなければ両電極が短絡する等の問題が生じるので、組立歩留まりの低下といった問題があった。また、サファイア基板は熱伝導性が低いため、半導体発光素子に大電流を流した際に発熱する熱を充分に逃がすことができず、半導体発光素子が劣化しやすいといった問題があった。   However, in such a flip-chip method, when assembling the semiconductor light emitting element as a light emitting device, both electrodes are formed on the same orientation surface. This causes a problem such as a decrease in assembly yield. Further, since the sapphire substrate has low thermal conductivity, there is a problem that heat generated when a large current is passed through the semiconductor light emitting element cannot be sufficiently released, and the semiconductor light emitting element is likely to deteriorate.

そこで、サファイア基板等の絶縁性の安価な基板に成長させた半導体層を導電性基板に貼りかえることによって作製される半導体素子及びその製造方法が知られている。   Therefore, a semiconductor element manufactured by replacing a semiconductor layer grown on an inexpensive insulating substrate such as a sapphire substrate with a conductive substrate and a manufacturing method thereof are known.

例えば、特許文献1に記載の半導体素子の製造方法では、サファイア基板に窒化物系半導体層を含む半導体層を成長させた後、半導体層の一方の全面に渡ってオーミック電極を形成する。次に、導電性接着層を介して、熱伝導性の高いp型GaAs等からなる導電性基板をオーミック電極上に接着した後、サファイア基板を分離する。そして、導電性基板の露出している面と、サファイア基板が分離されて露出した半導体層の面にそれぞれp側電極及びn側電極を形成することによって、p側電極とn側電極が対向する面に形成された半導体素子を作製している。このように特許文献1の半導体素子では、対向する面に両電極を設けることによって、組み立てる際のアライメントを簡単化することができるので、組立歩留まりを向上させることができた。また、熱伝導性の高い導電性基板上に半導体層を接着することによって、放熱性を高め、電圧印加時の熱等による半導体発光素子の劣化を抑制することができた。
特開平9−8403号公報
For example, in the method for manufacturing a semiconductor device described in Patent Document 1, after a semiconductor layer including a nitride-based semiconductor layer is grown on a sapphire substrate, an ohmic electrode is formed over one entire surface of the semiconductor layer. Next, a conductive substrate made of p-type GaAs or the like having high thermal conductivity is bonded onto the ohmic electrode through the conductive adhesive layer, and then the sapphire substrate is separated. Then, the p-side electrode and the n-side electrode are opposed to each other by forming the p-side electrode and the n-side electrode on the exposed surface of the conductive substrate and the surface of the semiconductor layer exposed by separating the sapphire substrate, respectively. A semiconductor element formed on the surface is manufactured. As described above, in the semiconductor element of Patent Document 1, by providing both electrodes on the opposing surfaces, the alignment during assembly can be simplified, so that the assembly yield can be improved. In addition, by adhering a semiconductor layer on a conductive substrate having high thermal conductivity, heat dissipation was improved, and deterioration of the semiconductor light emitting element due to heat or the like during voltage application could be suppressed.
Japanese Patent Laid-Open No. 9-8403

しかしながら、上記特許文献1の半導体素子では、駆動時間の増大に伴い動作電圧が次第に大きくなるという課題があった。   However, the semiconductor element disclosed in Patent Document 1 has a problem that the operating voltage gradually increases as the driving time increases.

本発明は、斯かる課題に鑑み創案されたものであり、動作電圧の増加を抑制することのできる半導体素子を提供することを目的としている。   The present invention has been made in view of such a problem, and an object thereof is to provide a semiconductor element capable of suppressing an increase in operating voltage.

本発明に係る半導体素子は、窒化物系半導体を含む活性層を備える半導体層と、前記半導体層が導電性接着層を介して接着される導電性基板と、前記半導体層の前記導電性基板と対向する一面上に設けられたオーミック電極と、前記オーミック電極と前記導電性接着層との間に設けられ、前記オーミック電極を覆う絶縁膜と、前記絶縁膜を貫通し、前記オーミック電極と前記導電性基板とを電気的に接続するための接続用電極と、を備え前記オーミック電極は、前記半導体層の一面の一部を露出して設けられており、前記絶縁膜は、前記オーミック電極から露出する前記半導体層の一面上を覆って設けられていることを特徴とする。   A semiconductor device according to the present invention includes a semiconductor layer including an active layer including a nitride-based semiconductor, a conductive substrate to which the semiconductor layer is bonded via a conductive adhesive layer, and the conductive substrate of the semiconductor layer. An ohmic electrode provided on one opposing surface, an insulating film provided between the ohmic electrode and the conductive adhesive layer, covering the ohmic electrode, and penetrating the insulating film, the ohmic electrode and the conductive A connection electrode for electrically connecting to the conductive substrate, the ohmic electrode is provided by exposing a part of one surface of the semiconductor layer, and the insulating film is exposed from the ohmic electrode The semiconductor layer is provided so as to cover one surface of the semiconductor layer.

また、前記絶縁膜によって前記オーミック電極とは絶縁された反射膜が、前記オーミック電極と前記導電性接着層との間に設けられており、前記活性層で発光される光は、前記半導体層の前記反射膜と対向する面とは反対側の面から外部に取出されることを特徴とする。   In addition, a reflective film insulated from the ohmic electrode by the insulating film is provided between the ohmic electrode and the conductive adhesive layer, and light emitted from the active layer is emitted from the semiconductor layer. It is characterized in that it is taken out from the surface opposite to the surface facing the reflective film.

また、前記絶縁膜は、前記活性層で発光される光を反射可能な誘電体多層膜を有しており、前記活性層で発光される光は、前記半導体層の前記絶縁膜と対向する面とは反対側の面から外部に取出されることを特徴とする。   The insulating film has a dielectric multilayer film capable of reflecting light emitted from the active layer, and the light emitted from the active layer faces the insulating film of the semiconductor layer. It is taken out from the opposite surface to the outside.

本発明では、オーミック電極が半導体層を一部露出するように設けられているので、従来に比べ半導体層とオーミック電極との接触面積を低減することができる。このため、駆動のための通電により生じる、オーミック電極材料のマイグレーションの影響を抑制することができる。また、半導体層を導電性接着層によって導電性基板に接着する際の熱によって生じる、半導体層とオーミック電極との間の接触界面の特性劣化を抑制することができる。これらの結果、本発明によれば駆動時間の増大に伴う動作電圧の増大を抑制することができる。   In the present invention, since the ohmic electrode is provided so as to partially expose the semiconductor layer, the contact area between the semiconductor layer and the ohmic electrode can be reduced as compared with the conventional case. For this reason, the influence of the migration of the ohmic electrode material caused by energization for driving can be suppressed. In addition, it is possible to suppress deterioration in characteristics of the contact interface between the semiconductor layer and the ohmic electrode, which is caused by heat when the semiconductor layer is bonded to the conductive substrate with the conductive adhesive layer. As a result, according to the present invention, it is possible to suppress an increase in operating voltage accompanying an increase in driving time.

また、オーミック電極を熱伝導性の低い絶縁膜により覆うことによって、導電性接着層を介して導電性基板に半導体層を接着する際に、導電性接着層からオーミック電極へと伝導される熱を抑制することができる。これによって、より熱による半導体層とオーミック電極との界面での劣化を抑制することができる。   Also, by covering the ohmic electrode with an insulating film having low thermal conductivity, the heat conducted from the conductive adhesive layer to the ohmic electrode can be reduced when the semiconductor layer is bonded to the conductive substrate via the conductive adhesive layer. Can be suppressed. Thereby, deterioration at the interface between the semiconductor layer and the ohmic electrode due to heat can be further suppressed.

また、反射膜をオーミック電極とは電気的に絶縁することによって、電流が反射膜に流れることを抑制することができる。従って、通電に伴う反射膜材料のマイグレーションの影響を低減できるので、反射膜の面積を半導体層の面積と同程度の広い面積に設けることができる。このため、動作電圧の増大を抑制しながら外部に取出される光の量を増大することができる。また、絶縁膜を、活性層で発光される光を反射可能な誘電体多層膜構造とすることによっても、反射膜材料のマイグレーションの影響を低減できるので、同様の効果を奏する。   Further, by electrically insulating the reflective film from the ohmic electrode, current can be prevented from flowing through the reflective film. Therefore, since the influence of the migration of the reflective film material due to energization can be reduced, the area of the reflective film can be provided as wide as the area of the semiconductor layer. Therefore, it is possible to increase the amount of light extracted outside while suppressing an increase in operating voltage. Moreover, since the influence of the migration of the reflective film material can be reduced by making the insulating film a dielectric multilayer film structure capable of reflecting the light emitted from the active layer, the same effect can be obtained.

(第1参考形態)
以下、本発明による第1参考形態の半導体素子(発光ダイオード)について、図面を参照して説明する。図1は、第1参考形態による半導体素子の断面図である。図2は、図1のII−II線に沿った平面図である。
(First reference form)
Hereinafter, a semiconductor device (light emitting diode) of a first reference embodiment according to the present invention will be described with reference to the drawings. Figure 1 is a cross-sectional view of a semiconductor device according to the first reference embodiment. FIG. 2 is a plan view taken along line II-II in FIG.

図1に示すように、半導体素子1は、導電性基板(請求項の基板に相当)2上に、導電性接着層3を介して、p側接続用電極4、絶縁膜5、p側オーミック電極6、p型コンタクト層7、p型クラッド層8、p型キャップ層9、活性層10、n型クラッド層11、n型コンタクト層12、n側電極13が順に積層されている。   As shown in FIG. 1, a semiconductor element 1 includes a p-side connection electrode 4, an insulating film 5, and a p-side ohmic contact on a conductive substrate 2 (corresponding to the substrate of the claims) via a conductive adhesive layer 3. The electrode 6, the p-type contact layer 7, the p-type cladding layer 8, the p-type cap layer 9, the active layer 10, the n-type cladding layer 11, the n-type contact layer 12, and the n-side electrode 13 are sequentially stacked.

p型コンタクト層7〜n型コンタクト層12の積層構造から本参考形態の半導体層が構成される。尚、半導体層の構成はかかる構造に限定されるものではなく、p型層と、窒化物系半導体を有する活性層と、n型層とを有するものであれば良い。例えばp型コンタクト層とp型クラッド層は、コンタクト層及びクラッド層の両方の機能を備えた単層構造であっても良いし、或いは3層以上の層構造としても良い。また、n型コンタクト層とn型クラッド層は、コンタクト層及びクラッド層の両方の機能を備えた単層構造であっても良いし、或いは3層以上の層構造としても良い。また、p型キャップ層を備えないものであっても良い。 The semiconductor layer of this preferred embodiment is composed of a stacked structure of p-type contact layer 7~n type contact layer 12. Note that the structure of the semiconductor layer is not limited to such a structure, and any structure having a p-type layer, an active layer having a nitride-based semiconductor, and an n-type layer may be used. For example, the p-type contact layer and the p-type cladding layer may have a single layer structure having the functions of both the contact layer and the cladding layer, or may have a layer structure of three or more layers. Further, the n-type contact layer and the n-type cladding layer may have a single layer structure having the functions of both the contact layer and the cladding layer, or may have a layer structure of three or more layers. Further, the p-type cap layer may not be provided.

また、導電性基板2の裏面には必要に応じて通電用の電極を設けてもよい。   Moreover, you may provide the electrode for electricity supply in the back surface of the electroconductive board | substrate 2 as needed.

導電性基板2は、導電性を有するGe基板からなる。尚、導電性基板2は、Ge基板に限定されるものではなく、GaP、Si、GaAs、InP、SiC、ZrB、Cu−W、Fe−Ni等からなる導電性の基板を適用することができる。 The conductive substrate 2 is made of a Ge substrate having conductivity. The conductive substrate 2 is not limited to a Ge substrate, and a conductive substrate made of GaP, Si, GaAs, InP, SiC, ZrB 2 , Cu—W, Fe—Ni or the like may be applied. it can.

導電性接着層3は、Au−Snからなり、各層4〜12を導電性基板2に接着するためのものであると共に、p側接続用電極4と導電性基板2とを電気的に接続するためのものである。尚、導電性接着層3には、Au−Ge、Sn、In及びPb−Sn等の材料を適用することができる。   The conductive adhesive layer 3 is made of Au—Sn, and is used for bonding the layers 4 to 12 to the conductive substrate 2 and electrically connects the p-side connection electrode 4 and the conductive substrate 2. Is for. Note that a material such as Au—Ge, Sn, In, and Pb—Sn can be applied to the conductive adhesive layer 3.

p側接続用電極4は、後述するp側オーミック電極6の接続部6cと電気的に接続されるように形成されている。p側接続用電極4は、例えば、導電性基板2側から、約2000nmの厚みのAu層、約150nmの厚みのPd層及び約30nmの厚みのTi層が順に積層されて構成されているが、この構造に限るものではない。   The p-side connection electrode 4 is formed so as to be electrically connected to a connection portion 6c of a p-side ohmic electrode 6 described later. The p-side connection electrode 4 is configured by, for example, an Au layer having a thickness of about 2000 nm, a Pd layer having a thickness of about 150 nm, and a Ti layer having a thickness of about 30 nm stacked in this order from the conductive substrate 2 side. The structure is not limited to this.

絶縁膜5は、p側オーミック電極6を覆うように形成されると共に、p側オーミック電極6の接続部6cに対応する位置にはp側接続用電極4が埋設される電極用開口部5aが形成されている。絶縁膜5は、約380nmのSiO膜からなる。尚、絶縁膜5を構成する材料としては、TiO、Ta、Al、ZrO、Nb、HfO等の酸化物やSiN等の窒化物も適用することができる。 The insulating film 5 is formed so as to cover the p-side ohmic electrode 6, and an electrode opening 5 a in which the p-side connection electrode 4 is embedded is formed at a position corresponding to the connection portion 6 c of the p-side ohmic electrode 6. Is formed. The insulating film 5 is made of a SiO 2 film of about 380 nm. As a material constituting the insulating film 5, oxides such as TiO 2 , Ta 2 O 5 , Al 2 O 3 , ZrO 2 , Nb 2 O 5 , HfO 2 , and nitrides such as SiN may be applied. it can.

p側オーミック電極6には、導電性基板2側から、約10nmの厚みのTi層、約100nmの厚みのAu層及び約20nmのPd層が順に積層されている。尚、p側オーミック電極6を構成する金属材料は特に限定されるものではないが、光吸収の少ない金属を適用することが望ましい。また、p型コンタクト層7と接する部分には、p型コンタクト層7との間のオーミック特性が良好な金属を適用することが好ましい。   On the p-side ohmic electrode 6, a Ti layer having a thickness of about 10 nm, an Au layer having a thickness of about 100 nm, and a Pd layer having a thickness of about 20 nm are sequentially stacked from the conductive substrate 2 side. In addition, the metal material which comprises the p side ohmic electrode 6 is not specifically limited, However, It is desirable to apply the metal with little light absorption. In addition, it is preferable to apply a metal having good ohmic characteristics to the p-type contact layer 7 to a portion in contact with the p-type contact layer 7.

ここで、図2に示すように、p側オーミック電極6は、複数のストライプ部6aと、各ストライプ部6aを連結する連結部6bと、p側接続用電極4が接続される接続部6cとを有する。ストライプ部6aは、約2μmの幅を有し、約6μmの間隔で周期的に配列され、各ストライプ部6aの間には開口部6dが形成され、p型コンタクト層7が露出している。接続部6cは、1辺の長さが約100μmの矩形状に形成されている。また、絶縁膜5は、p側オーミック電極6から露出するp型コンタクト層7上にも形成されている。   Here, as shown in FIG. 2, the p-side ohmic electrode 6 includes a plurality of stripe portions 6 a, a connection portion 6 b that connects the stripe portions 6 a, and a connection portion 6 c to which the p-side connection electrode 4 is connected. Have The stripe portions 6a have a width of about 2 μm and are periodically arranged at intervals of about 6 μm. Openings 6d are formed between the stripe portions 6a, and the p-type contact layer 7 is exposed. The connecting portion 6c is formed in a rectangular shape having a side length of about 100 μm. The insulating film 5 is also formed on the p-type contact layer 7 exposed from the p-side ohmic electrode 6.

p型コンタクト層7は、Mg等のp型の不純物がドープされたp型GaN層からなる。p型クラッド層8及びp型キャップ層9は、Mg等のp型の不純物がドープされたp型AlGaN層からなる。   The p-type contact layer 7 is composed of a p-type GaN layer doped with a p-type impurity such as Mg. The p-type cladding layer 8 and the p-type cap layer 9 are made of a p-type AlGaN layer doped with a p-type impurity such as Mg.

活性層10は、InGaN層からなる井戸層及び障壁層を含むMQW構造(多重量子井戸構造)を有する。   The active layer 10 has an MQW structure (multiple quantum well structure) including a well layer made of an InGaN layer and a barrier layer.

n型クラッド層11は、Si等のn型の不純物がドープされたn型AlGaN層からなる。n型コンタクト層12は、Si等のn型の不純物がドープされたn型GaN層からなる。   The n-type cladding layer 11 is composed of an n-type AlGaN layer doped with an n-type impurity such as Si. The n-type contact layer 12 is composed of an n-type GaN layer doped with an n-type impurity such as Si.

n側電極13は、複数又は単数の金属層、又は、透明導電酸化物層によって構成されている。n側電極13は、外部へ照射される光の進行を妨げないように配置することが望ましい。n側電極13を金属層によって構成する場合には、光を透過できる程度に薄くしても良い。また、n側電極13上には、金線を接続するためのパッド電極(図示略)を形成することが望ましい。   The n-side electrode 13 is composed of a plurality or a single metal layer or a transparent conductive oxide layer. The n-side electrode 13 is desirably arranged so as not to hinder the progress of light irradiated to the outside. When the n-side electrode 13 is formed of a metal layer, it may be thin enough to transmit light. Further, it is desirable to form a pad electrode (not shown) for connecting a gold wire on the n-side electrode 13.

この半導体素子1では、n側電極13及び導電性基板2に電圧が印加されると、n型半導体層11、12を介して電子が活性層10に注入されると共に、開口部6dが形成されたp側オーミック電極6及びp型半導体層7〜9等を介してホールが活性層10に注入される。そして、活性層10に注入された電子及びホールが結合することによって光が発光され、n型コンタクト層12側から光が放射される。   In this semiconductor element 1, when a voltage is applied to the n-side electrode 13 and the conductive substrate 2, electrons are injected into the active layer 10 through the n-type semiconductor layers 11 and 12, and an opening 6d is formed. Holes are injected into the active layer 10 through the p-side ohmic electrode 6 and the p-type semiconductor layers 7 to 9. The electrons and holes injected into the active layer 10 combine to emit light, and light is emitted from the n-type contact layer 12 side.

次に、上述した半導体素子の製造方法について、図面を参照して説明する。図3〜図10は、半導体素子の各製造工程における断面図である。   Next, a method for manufacturing the above-described semiconductor element will be described with reference to the drawings. 3-10 is sectional drawing in each manufacturing process of a semiconductor element.

まず、図3に示すように、サファイア基板からなる成長基板21のC(0001)面上にAlGaN若しくはGaNからなるバッファ層22を成長させた後、そのバッファ層22上にアンドープのGaN層23を形成する。尚、サファイア基板の代わりに窒化物系半導体を成長可能な基板を成長基板21として適用することができる。例えば、SiC、Si、GaAs、MgO、ZnO、スピネル及びGaN等からなる基板を成長基板21として適用することができる。次に、GaN層23上にn型コンタクト層12、n型クラッド層11、活性層10、p型キャップ層9、p型クラッド層8、p型コンタクト層7を順次成長させる。その後、熱処理や電子線処理等によって、アクセプタを活性化してp型半導体層7〜9のp型化を行う。   First, as shown in FIG. 3, after growing a buffer layer 22 made of AlGaN or GaN on the C (0001) plane of a growth substrate 21 made of a sapphire substrate, an undoped GaN layer 23 is formed on the buffer layer 22. Form. A substrate capable of growing a nitride-based semiconductor can be used as the growth substrate 21 instead of the sapphire substrate. For example, a substrate made of SiC, Si, GaAs, MgO, ZnO, spinel, GaN, or the like can be used as the growth substrate 21. Next, the n-type contact layer 12, the n-type cladding layer 11, the active layer 10, the p-type cap layer 9, the p-type cladding layer 8, and the p-type contact layer 7 are sequentially grown on the GaN layer 23. Thereafter, the acceptor is activated by heat treatment, electron beam treatment, or the like, and the p-type semiconductor layers 7 to 9 are made to be p-type.

次に、図4に示すように、p型コンタクト層7上に電子ビーム蒸着法及びリソグラフィ技術を用いて、Pd層、Au層及びTi層を順次積層した後、パターニングすることによって、ストライプ部6a、連結部6b、接続部6c及び開口部6dを有するp側オーミック電極6を形成する。   Next, as shown in FIG. 4, a Pd layer, an Au layer, and a Ti layer are sequentially stacked on the p-type contact layer 7 by using an electron beam evaporation method and a lithography technique, and then patterned to form a stripe portion 6 a. Then, the p-side ohmic electrode 6 having the connecting portion 6b, the connecting portion 6c, and the opening 6d is formed.

次に、図5に示すように、電子ビーム蒸着法又はスパッタ法によってSiO膜からなる絶縁膜5を成膜した後、リソグラフィ技術及びエッチング技術を用いて、p側接続用電極4に対応する部分を除去して電極用開口部5aを形成する。 Next, as shown in FIG. 5, after an insulating film 5 made of a SiO 2 film is formed by an electron beam evaporation method or a sputtering method, it corresponds to the p-side connection electrode 4 using a lithography technique and an etching technique. The portion is removed to form an electrode opening 5a.

次に、図6に示すように、電子ビーム蒸着法又は抵抗加熱蒸着法、及び、リソグラフィ技術を用いて、Ti層、Pd層、Au層が順次積層されたp側接続用電極4を、p側オーミック電極6の接続部6cと電気的に接続されるように形成する。   Next, as shown in FIG. 6, the p-side connection electrode 4 in which a Ti layer, a Pd layer, and an Au layer are sequentially stacked is formed by using an electron beam vapor deposition method or a resistance heating vapor deposition method and a lithography technique. It forms so that it may be electrically connected with the connection part 6c of the side ohmic electrode 6. FIG.

次に、図7に示すように、加熱された導電性接着層3を介して、Geからなる導電性基板2をp側接続用電極4及び絶縁膜5上に接着する。   Next, as shown in FIG. 7, the conductive substrate 2 made of Ge is bonded onto the p-side connection electrode 4 and the insulating film 5 through the heated conductive adhesive layer 3.

次に、図8に示すように、レーザリフトオフ法を用いて、成長基板21を剥離する。尚、研磨法、ドライエッチング及びウェットエッチング等の技術を用いて成長基板21を剥離してもよい。また、サファイア基板からなる成長基板21の代わりにSi及びGaAsからなる成長基板を用いた場合には、ウェットエッチングによって当該成長基板を剥離することが望ましい。   Next, as shown in FIG. 8, the growth substrate 21 is peeled off using a laser lift-off method. The growth substrate 21 may be peeled off using a technique such as polishing, dry etching, or wet etching. Further, when a growth substrate made of Si and GaAs is used instead of the growth substrate 21 made of a sapphire substrate, it is desirable to peel off the growth substrate by wet etching.

次に、図9に示すように、バッファ層22及びGaN層23を除去してn型コンタクト層12を露出させた後、n型コンタクト層12の所定の領域にn側電極13を形成する。尚、光の取り出し効率を向上させるために、n側電極13が形成されるn型コンタクト層12の領域の面上に凹凸を形成する等の微細加工を行った後、n側電極13を形成してもよい。この微細加工は、n型コンタクト層12上に形成されたSiOやSiN等に行ってもよい。 Next, as shown in FIG. 9, after removing the buffer layer 22 and the GaN layer 23 to expose the n-type contact layer 12, the n-side electrode 13 is formed in a predetermined region of the n-type contact layer 12. In order to improve the light extraction efficiency, the n-side electrode 13 is formed after performing fine processing such as forming irregularities on the surface of the n-type contact layer 12 where the n-side electrode 13 is formed. May be. This fine processing may be performed on SiO 2 or SiN formed on the n-type contact layer 12.

最後に、図10に示すように、ダイシングブレード等によって素子分離を行い、半導体素子1が完成する。尚、活性層10等の半導体層7〜12のダメージを抑制するために、導電性基板2の分離される領域を部分的に選択エッチングした後、ダイシングブレードで素子分離を行ってもよい。   Finally, as shown in FIG. 10, element isolation is performed by a dicing blade or the like, and the semiconductor element 1 is completed. In addition, in order to suppress damage to the semiconductor layers 7 to 12 such as the active layer 10, element isolation may be performed with a dicing blade after partial etching of a region to be separated of the conductive substrate 2 is performed.

ここで本発明の発明者が行った動作電圧に関する実験について説明する。この実験では、比較用の半導体素子として、上述のp側オーミック電極が絶縁膜とp型コンタクト層との間に全面に渡って形成された以外は同じ構成からなるものを用いた。そして、本発明による半導体素子1及び比較用の半導体素子に電流を流した際の動作電圧を測定した。図11に、実験によって得られた本発明の半導体素子1及び比較用の半導体素子の電流−電圧特性を示す。尚、図11において、実線が本発明の半導体素子1の実験結果を示し、点線が比較用の半導体素子の実験結果を示す。   Here, an experiment on the operating voltage conducted by the inventor of the present invention will be described. In this experiment, a comparative semiconductor element having the same configuration except that the above-described p-side ohmic electrode was formed over the entire surface between the insulating film and the p-type contact layer was used. And the operating voltage at the time of sending an electric current through the semiconductor element 1 by this invention and the semiconductor element for a comparison was measured. FIG. 11 shows current-voltage characteristics of the semiconductor element 1 of the present invention and a comparative semiconductor element obtained by experiment. In FIG. 11, the solid line shows the experimental result of the semiconductor element 1 of the present invention, and the dotted line shows the experimental result of the comparative semiconductor element.

図11に示すように、同じ電流で比較すると、本発明による半導体素子1の動作電圧が、比較用の半導体素子の動作電圧よりも低いことがわかる。例えば、約20mAの電流を流した状態では、本発明による半導体素子1の動作電圧が約3.65Vだったのに対し、比較用の半導体素子の動作電圧は、本発明による半導体素子1の動作電圧よりも約0.18V大きい約3.83Vとなった。この結果、本発明の半導体素子1は、p側オーミック電極6に開口部6dを形成することによって、比較用の半導体素子よりも動作電圧を低減できることがわかる。   As shown in FIG. 11, when compared with the same current, it can be seen that the operating voltage of the semiconductor element 1 according to the present invention is lower than the operating voltage of the semiconductor element for comparison. For example, when a current of about 20 mA is passed, the operating voltage of the semiconductor element 1 according to the present invention is about 3.65 V, whereas the operating voltage of the semiconductor element for comparison is the operation voltage of the semiconductor element 1 according to the present invention. The voltage was about 3.83 V, which was about 0.18 V higher than the voltage. As a result, it can be seen that the semiconductor element 1 of the present invention can reduce the operating voltage by forming the opening 6d in the p-side ohmic electrode 6 as compared with the comparative semiconductor element.

上述したように、本発明に係る半導体素子1は、p側オーミック電極6を開口部6dには形成せず、この部分でp型コンタクト層7を露出させることによって、p側オーミック電極6とp型コンタクト層7との接触面積を減少させている。これにより通電時に生じるp側オーミック電極材料のマイグレーションの影響を低減できる。また、導電性接着層3を介して導電性基板2を接着する工程における熱や、成長基板21を剥離する際に照射されるレーザ光が成長基板21及び半導体層7〜12を透過してp側オーミック電極6に達することにより発生する熱により生じる、p側オーミック電極6とp型コンタクト層7との接触界面の界面特性劣化の影響を低減できる。これらの結果、本参考形態によれば半導体素子1の動作電圧の増加を抑制できたとものと考えられる。 As described above, in the semiconductor element 1 according to the present invention, the p-side ohmic electrode 6 is not formed in the opening 6d, and the p-type contact layer 7 is exposed in this portion, whereby the p-side ohmic electrode 6 and p The contact area with the mold contact layer 7 is reduced. This can reduce the influence of migration of the p-side ohmic electrode material that occurs during energization. Further, the heat in the process of bonding the conductive substrate 2 through the conductive adhesive layer 3 or the laser beam irradiated when the growth substrate 21 is peeled off passes through the growth substrate 21 and the semiconductor layers 7 to 12 and is p. The influence of the interface characteristic deterioration of the contact interface between the p-side ohmic electrode 6 and the p-type contact layer 7 caused by the heat generated by reaching the side ohmic electrode 6 can be reduced. These results, considered according to this preferred embodiment that can suppress an increase in the operating voltage of the semiconductor element 1 as.

また、p側オーミック電極6を熱伝導性が低い絶縁膜5によって覆うことにより、導電性基板2を接着する際に、導電性接着層3からp側オーミック電極6に伝導される熱を抑制することができるので、p側オーミック電極6とp型コンタクト層7との間の接触界面の劣化をより抑制することができる。   Further, by covering the p-side ohmic electrode 6 with the insulating film 5 having low thermal conductivity, the heat conducted from the conductive adhesive layer 3 to the p-side ohmic electrode 6 is suppressed when the conductive substrate 2 is bonded. Therefore, deterioration of the contact interface between the p-side ohmic electrode 6 and the p-type contact layer 7 can be further suppressed.

(第2実施形態)
次に、p側オーミック電極と導電性接着層との間に反射膜を設けた第2実施形態による半導体素子(LED素子)について、図面を参照して説明する。図12は、第2実施形態による半導体素子の断面構造を示す図である。尚、第1参考形態と同様の構成については同じ符号を付けて説明を省略する。
(Second Embodiment)
Next, a semiconductor element (LED element) according to the second embodiment in which a reflective film is provided between the p-side ohmic electrode and the conductive adhesive layer will be described with reference to the drawings. FIG. 12 is a view showing a cross-sectional structure of a semiconductor device according to the second embodiment. In addition, about the structure similar to 1st reference form, the same code | symbol is attached | subjected and description is abbreviate | omitted.

図12に示すように、第2実施形態による半導体素子1Aは、第1参考形態と比べて更に、反射膜31と、絶縁膜32とを備えている。 As shown in FIG. 12, the semiconductor element 1 </ b> A according to the second embodiment further includes a reflective film 31 and an insulating film 32 compared to the first reference embodiment.

反射膜31は、絶縁膜5と絶縁膜32との間であって、p側接続用電極4及び絶縁膜32が形成された領域以外の絶縁膜5の全面を覆うように形成されている。反射膜31は、約200nmの厚みのAg膜からなる。尚、反射膜31の材料としては、他の反射率の高い材料を適用することができ、例えば、Al及びRh、若しくは、Ag、Al及びRhを含む合金を適用することができる。絶縁膜32は、反射膜31をp側接続用電極4、導電性接着層3及びp側オーミック電極6から絶縁するためのものである。絶縁膜32は、例えば、約400nmの厚みのSiO膜からなり、p側接続用電極4に対応する位置に電極用開口部32aが形成されている。 The reflective film 31 is formed between the insulating film 5 and the insulating film 32 so as to cover the entire surface of the insulating film 5 except for the region where the p-side connection electrode 4 and the insulating film 32 are formed. The reflective film 31 is made of an Ag film having a thickness of about 200 nm. In addition, as a material of the reflective film 31, another material with high reflectance can be applied, and for example, Al and Rh, or an alloy containing Ag, Al, and Rh can be applied. The insulating film 32 is for insulating the reflective film 31 from the p-side connection electrode 4, the conductive adhesive layer 3, and the p-side ohmic electrode 6. The insulating film 32 is made of, for example, a SiO 2 film having a thickness of about 400 nm, and an electrode opening 32 a is formed at a position corresponding to the p-side connection electrode 4.

次に、上述した第2実施形態による半導体素子の製造方法について、図面を参照して説明する。図13及び図14は、半導体素子の各製造工程における断面図である。   Next, a method for manufacturing the semiconductor device according to the second embodiment will be described with reference to the drawings. 13 and 14 are cross-sectional views in each manufacturing process of the semiconductor element.

まず、図13に示すように、第1参考形態と同様の工程によって、成長基板21上にバッファ層22〜絶縁膜5までを順次形成する。その後、絶縁膜5上に電子ビーム蒸着法及びリソグラフィ技術を用いて、反射膜31を形成する。 First, as shown in FIG. 13, the buffer layer 22 to the insulating film 5 are sequentially formed on the growth substrate 21 by the same process as in the first reference embodiment. Thereafter, the reflective film 31 is formed on the insulating film 5 by using an electron beam vapor deposition method and a lithography technique.

次に、図14に示すように、電子ビーム蒸着法若しくはスパッタ法によってSiO膜を形成した後、リソグラフィ技術を用いて電極用開口部32aをパターニングして、絶縁膜32を形成する。 Next, as shown in FIG. 14, after an SiO 2 film is formed by electron beam evaporation or sputtering, the electrode opening 32a is patterned by using a lithography technique to form an insulating film 32.

その後、第1参考形態と同様の工程によって、p側接続用電極4を形成し、導電性基板2を接着した後、素子分離を行うことによって半導体素子1Aが完成する。 After that, the p-side connection electrode 4 is formed by the same process as in the first reference embodiment, the conductive substrate 2 is adhered, and then the element isolation is performed to complete the semiconductor element 1A.

次に、第2実施形態による半導体素子1Aの動作電圧特性及び光出力特性について測定した実験結果について説明する。尚、本実験では、第2実施形態の半導体素子1Aと、第1参考形態の半導体素子1及び上述した第1参考形態における比較用の半導体素子とを比較した。 Next, experimental results measured for the operating voltage characteristics and the light output characteristics of the semiconductor element 1A according to the second embodiment will be described. In the present experiment were compared with the semiconductor device 1A of the second embodiment, the semiconductor device for comparison in the first referential embodiment of the semiconductor device 1 and above the first reference embodiment.

まず、動作電圧特性の実験結果について説明すると、約20mAの電流を流した際の第2実施形態による半導体素子1Aの動作電圧は、約3.63Vであった。これは、上述した20mAでの第1参考形態の動作電圧(約3.65V)と略同じであり、比較用の半導体素子の動作電圧(約3.83V)よりも低いことがわかる。これによって、第2実施形態による半導体素子1Aにおいても、第1参考形態の半導体素子1と同様に、半導体素子1の動作電圧の増加を抑制できることがわかる。 First, the experimental result of the operating voltage characteristic will be described. The operating voltage of the semiconductor device 1A according to the second embodiment when a current of about 20 mA was passed was about 3.63V. This is substantially the same as the operating voltage (about 3.65 V) of the first reference form at 20 mA described above, and is found to be lower than the operating voltage (about 3.83 V) of the semiconductor element for comparison. Thus, it can be seen that also in the semiconductor element 1A according to the second embodiment, an increase in the operating voltage of the semiconductor element 1 can be suppressed as in the semiconductor element 1 of the first reference embodiment.

次に、光出力特性の実験結果について説明すると、約20mAの電流を流した場合では、第2実施形態による半導体素子1Aの光出力が約3.5mWとなったのに対し、第1参考形態の半導体素子1の光出力は約2.5mW、比較用の半導体素子の光出力は約2.8mWとなった。この結果、絶縁膜5及び32によって絶縁された反射膜31を形成することによって、第2実施形態による半導体素子1Aは光出力を増加させることができることがわかる。 Next, the experimental results of the light output characteristics will be described. When a current of about 20 mA is passed, the light output of the semiconductor element 1A according to the second embodiment is about 3.5 mW, whereas the first reference embodiment The light output of the semiconductor device 1 was about 2.5 mW, and the light output of the comparative semiconductor device was about 2.8 mW. As a result, it is understood that the semiconductor element 1A according to the second embodiment can increase the light output by forming the reflective film 31 insulated by the insulating films 5 and 32.

これは、第1参考形態による半導体素子1では、p側オーミック電極6によって光が反射されるが、p側オーミック電極6は開口部6dが形成され反射される光が少ないために光出力が低下したものと考えられる。また、比較用の半導体素子ではp側コンタクト層の全面に渡って形成されたp側オーミック電極によって光が反射されるが、p側オーミック電極には電流が流れるので、p側オーミック電極は通電により生じるマイグレーションの影響を受けて劣化する。また、比較用の半導体素子のp側オーミック電極はp型コンタクト層の全面に渡って形成されているため、導電性基板を接着する際に多くの熱が伝導されるので、p側オーミック電極が劣化する。このためp側オーミック電極による反射率が低下して、光出力が低下したためと考えられる。 This is because, in the semiconductor element 1 according to the first reference embodiment, light is reflected by the p-side ohmic electrode 6, but the light output is reduced because the p-side ohmic electrode 6 is formed with an opening 6d and less light is reflected. It is thought that. In the comparative semiconductor element, light is reflected by the p-side ohmic electrode formed over the entire surface of the p-side contact layer. However, since a current flows through the p-side ohmic electrode, the p-side ohmic electrode is energized. Deteriorated under the influence of migration that occurs. In addition, since the p-side ohmic electrode of the comparative semiconductor element is formed over the entire surface of the p-type contact layer, a large amount of heat is conducted when the conductive substrate is bonded. to degrade. For this reason, it is considered that the reflectance by the p-side ohmic electrode was lowered and the light output was lowered.

一方、第2実施形態による半導体素子1Aでは、反射率は高いが通電により生じるマイグレーションの影響を受けやすいAgによって反射膜31を形成しているが、絶縁膜5及び32によって反射膜31を絶縁することによって、通電により生じるマイグレーションによる劣化を防ぐことができる。また、反射膜31と導電性接着層3との間に熱伝導性の低い絶縁膜32を形成することによって、加熱された導電性接着層3を接着する際に反射膜31に伝導される熱を抑制することができるので、反射膜31の劣化を抑制することができる。これらにより、反射膜31の反射率を維持することができるので、光出力が向上したものと考えられる。   On the other hand, in the semiconductor element 1A according to the second embodiment, the reflective film 31 is formed of Ag which has high reflectivity but is easily affected by migration caused by energization. However, the reflective films 31 are insulated by the insulating films 5 and 32. Thus, deterioration due to migration caused by energization can be prevented. Further, by forming an insulating film 32 having low thermal conductivity between the reflective film 31 and the conductive adhesive layer 3, heat conducted to the reflective film 31 when the heated conductive adhesive layer 3 is bonded. Therefore, deterioration of the reflective film 31 can be suppressed. As a result, the reflectance of the reflective film 31 can be maintained, and it is considered that the light output has been improved.

上述したように第2実施形態による半導体素子1Aは、p型コンタクト層7上に部分的に形成されたp側オーミック電極6を備えているので、第1参考形態による半導体素子1と同様の効果を奏することができると共に、絶縁膜5及び32によって絶縁された反射膜31を設けることによって、通電により生じるマイグレーション及び熱による反射膜31の劣化を防ぐことができるので、反射率を維持することができ、光出力を向上させることができる。 As described above, since the semiconductor element 1A according to the second embodiment includes the p-side ohmic electrode 6 partially formed on the p-type contact layer 7, the same effect as that of the semiconductor element 1 according to the first reference embodiment. By providing the reflective film 31 insulated by the insulating films 5 and 32, it is possible to prevent migration caused by energization and deterioration of the reflective film 31 due to heat, so that the reflectance can be maintained. The light output can be improved.

また、反射膜31をp側オーミック電極6とは別に設けることによって、p側オーミック電極6を反射率が高いが通電により生じるマイグレーションの影響を受け易いAg等によって構成する必要がないので、p側オーミック電極6を通電により生じるマイグレーションの影響を受けにくい金属材料によって構成することができる。これによって、p側オーミック電極6の劣化をより抑制することができると共に、p側オーミック電極を通電により生じるマイグレーションの影響を受け易いAg等の金属によって構成した場合に半導体層中に樹枝形状のAg等が形成されることを防ぐことができるので、p型半導体層とn型半導体層の短絡を抑制することができる。   Further, by providing the reflective film 31 separately from the p-side ohmic electrode 6, the p-side ohmic electrode 6 does not need to be composed of Ag or the like that has high reflectivity but is easily affected by migration caused by energization. The ohmic electrode 6 can be made of a metal material that is not easily affected by migration caused by energization. As a result, deterioration of the p-side ohmic electrode 6 can be further suppressed, and when the p-side ohmic electrode is made of a metal such as Ag that is susceptible to migration caused by energization, dendritic Ag is formed in the semiconductor layer. And the like can be prevented, so that a short circuit between the p-type semiconductor layer and the n-type semiconductor layer can be suppressed.

以上、上記実施形態及び参考形態を用いて本発明を詳細に説明したが、本発明が本明細書中に説明した実施形態に限定されるものではないということは明らかである。本発明は、特許請求の範囲の記載により定まる本発明の趣旨及び範囲内で変更して実施することができる。即ち、本明細書の記載は、一例であり、本発明を何ら限定的な意味に解釈させるものではない。以下、上記実施形態を一部変更した変更形態について説明する。 As mentioned above, although this invention was demonstrated in detail using the said embodiment and reference form , it is clear that this invention is not limited to embodiment described in this specification. The present invention can be implemented with modifications within the spirit and scope of the present invention defined by the description of the scope of claims. That is, the description of the present specification is an example, and the present invention is not construed as being limited in any way. Hereinafter, modified embodiments in which the above-described embodiment is partially modified will be described.

(第1変更形態)
例えば、上述の第1参考形態において、絶縁膜5を反射可能な膜として機能するように構成してもよい。尚、このように構成する場合、活性層10によって発光された光のうち90%以上の光を絶縁膜5によって反射できるように構成することが望ましい。例えば、活性層10から発光される光の波長が405nmの場合には、p型コンタクト層7側から、69.8nmのSiO膜、及び、42.9nmのTiO膜を5ペア積層させた誘電体多層膜を反射可能な絶縁膜5として適用することができる。尚、誘電体多層膜をAl、ZrO等の他の誘電体層によって構成してもよいし、積層するペアの数を変更してもよい。
(First modification)
For example, in the first reference embodiment described above, the insulating film 5 may be configured to function as a reflective film. In such a configuration, it is desirable that 90% or more of the light emitted by the active layer 10 can be reflected by the insulating film 5. For example, when the wavelength of light emitted from the active layer 10 is 405 nm, 5 pairs of a 69.8 nm SiO 2 film and a 42.9 nm TiO 2 film are stacked from the p-type contact layer 7 side. A dielectric multilayer film can be applied as the reflective insulating film 5. The dielectric multilayer film may be composed of other dielectric layers such as Al 2 O 3 and ZrO 2, or the number of pairs to be stacked may be changed.

第1参考形態ではp側オーミック電極6の開口部6dに入射された光は反射されないために光出力が低下したが、このように絶縁膜5を反射可能な誘電体多層膜によって構成することにより、p側オーミック電極6の開口部6dに入射した光をも誘電体多層膜からなる絶縁膜5によって反射することができるので、光出力を向上させることができる。また、絶縁膜5は通電により生じるマイグレーションの影響を受けることもないので、絶縁膜5の反射率の低下を防ぐことができる。更に、絶縁膜5に反射機能を持たすことによって、別途、反射膜を設ける場合に比べて構成を簡単化及び小型化することができる。 In the first reference embodiment, since the light incident on the opening 6d of the p-side ohmic electrode 6 is not reflected, the light output is reduced. In this way, by configuring the insulating film 5 with a reflective dielectric multilayer film, Since the light incident on the opening 6d of the p-side ohmic electrode 6 can be reflected by the insulating film 5 made of a dielectric multilayer film, the light output can be improved. Further, since the insulating film 5 is not affected by migration caused by energization, it is possible to prevent the reflectance of the insulating film 5 from being lowered. Further, by providing the insulating film 5 with a reflection function, the configuration can be simplified and downsized as compared with the case where a separate reflection film is provided.

(第2変更形態)
また、上述の第2実施形態において、p側オーミック電極6を活性層によって発光された光の多くを透過可能に構成してもよい。例えば、p側オーミック電極6を、p型コンタクト層7側から、約2nmの厚みのPd層、約4nmの厚みのAu層、約1nmの厚みのTi層によって構成することによって約50%の光を透過することが可能となる。尚、p側オーミック電極6を、オーミックコンタクトを形成することができ、且つ、光を透過可能な材料、例えば、Pd、Pt、Au、Ni、Rh、Ti、Al、Siからなるグループから選択された少なくとも1種の材料によって構成してもよい。
(Second modification)
In the second embodiment described above, the p-side ohmic electrode 6 may be configured to transmit most of the light emitted by the active layer. For example, by forming the p-side ohmic electrode 6 from the p-type contact layer 7 side by a Pd layer having a thickness of about 2 nm, an Au layer having a thickness of about 4 nm, and a Ti layer having a thickness of about 1 nm, light of about 50% Can be transmitted. The p-side ohmic electrode 6 is selected from a group that can form an ohmic contact and can transmit light, for example, Pd, Pt, Au, Ni, Rh, Ti, Al, Si. Moreover, you may comprise with at least 1 sort (s) of material.

このように構成することによって、p側オーミック電極6によって吸収される光を低減させて、多くの光を透過させることができる。この結果、より多くの光を反射膜31に到達させて反射させることができるので、光出力を更に向上させることができる。   By comprising in this way, the light absorbed by the p side ohmic electrode 6 can be reduced, and much light can be permeate | transmitted. As a result, more light can reach the reflecting film 31 and be reflected, so that the light output can be further improved.

(その他の変更形態)
また、上述の第1参考形態では、発光ダイオードに本発明を適用した例を示したが、本発明は発光ダイオード以外の半導体発光素子や半導体受光素子等の半導体素子に適用してもよい。
(Other changes)
Moreover, although the example which applied this invention to the light emitting diode was shown in the above-mentioned 1st reference form, you may apply this invention to semiconductor elements, such as semiconductor light emitting elements other than a light emitting diode, and a semiconductor light receiving element.

第1参考形態による半導体素子の断面図である。It is sectional drawing of the semiconductor element by a 1st reference form. 図1のII−II線に沿った平面図である。It is a top view along the II-II line of FIG. 半導体素子の各製造工程における断面図である。It is sectional drawing in each manufacturing process of a semiconductor element. 半導体素子の各製造工程における断面図である。It is sectional drawing in each manufacturing process of a semiconductor element. 半導体素子の各製造工程における断面図である。It is sectional drawing in each manufacturing process of a semiconductor element. 半導体素子の各製造工程における断面図である。It is sectional drawing in each manufacturing process of a semiconductor element. 半導体素子の各製造工程における断面図である。It is sectional drawing in each manufacturing process of a semiconductor element. 半導体素子の各製造工程における断面図である。It is sectional drawing in each manufacturing process of a semiconductor element. 半導体素子の各製造工程における断面図である。It is sectional drawing in each manufacturing process of a semiconductor element. 半導体素子の各製造工程における断面図である。It is sectional drawing in each manufacturing process of a semiconductor element. 本発明及び比較用の試料の動作電圧を示す図である。It is a figure which shows the operating voltage of this invention and the sample for a comparison. 第2実施形態による半導体素子の断面構造を示す図である。It is a figure which shows the cross-section of the semiconductor element by 2nd Embodiment. 半導体素子の各製造工程における断面図である。It is sectional drawing in each manufacturing process of a semiconductor element. 半導体素子の各製造工程における断面図である。It is sectional drawing in each manufacturing process of a semiconductor element.

1、1A 半導体素子
2 導電性基板
3 導電性接着層
4 p側接続用電極
5 絶縁膜
6 p側オーミック電極
6a ストライプ部
6b 連結部6c 接続部
6d 開口部
7 p型コンタクト層
8 p型クラッド層
9 p型キャップ層
10 活性層
11 n型クラッド層
12 n型コンタクト層
31 反射膜
32 絶縁膜
DESCRIPTION OF SYMBOLS 1, 1A Semiconductor element 2 Conductive substrate 3 Conductive adhesive layer 4 P side connection electrode 5 Insulating film 6 P side ohmic electrode 6a Stripe part 6b Connection part 6c Connection part 6d Opening part 7 P-type contact layer 8 P-type cladding layer 9 p-type cap layer 10 active layer 11 n-type cladding layer 12 n-type contact layer 31 reflective film 32 insulating film

Claims (2)

窒化物系半導体を含む活性層を備える半導体層と、
前記半導体層が導電性接着層を介して接着される導電性基板と、
前記半導体層の前記導電性基板と対向する一面上に設けられたオーミック電極と、
前記オーミック電極と前記導電性接着層との間に設けられ、前記オーミック電極を覆う第1絶縁膜と、
前記第1絶縁膜を貫通し、前記オーミック電極と前記導電性基板とを電気的に接続するための接続用電極と、を備え、
前記オーミック電極は、前記接続用電極が接続されない複数のストライプ部及び前記複数のストライプ部を連結する連結部と、前記接続用電極が接続される接続部とを有し、前記複数のストライプ部の間には開口部が形成され、前記開口部から前記半導体層の一面の一部露出しており、
前記第1絶縁膜は、前記オーミック電極から露出する前記半導体層の一面上を覆って設けられ、
前記第1絶縁膜によって前記オーミック電極とは絶縁された反射膜が、前記オーミック電極と前記導電性接着層との間に設けられており、
前記反射膜と前記導電性接着層との間に、前記反射膜を前記導電性接着層及び前記接続用電極から絶縁する第2絶縁膜が形成され、
前記反射膜は、前記接続用電極及び前記第2絶縁膜が形成された領域以外の前記第1絶縁膜の全面を覆うように形成されており、
前記活性層で発光される光は、前記半導体層の前記反射膜と対向する面とは反対側の面から外部に取出されることを特徴とする半導体素子。
A semiconductor layer comprising an active layer comprising a nitride-based semiconductor;
A conductive substrate to which the semiconductor layer is bonded via a conductive adhesive layer;
An ohmic electrode provided on one surface of the semiconductor layer facing the conductive substrate;
A first insulating film provided between the ohmic electrode and the conductive adhesive layer and covering the ohmic electrode;
A connection electrode for penetrating the first insulating film and electrically connecting the ohmic electrode and the conductive substrate;
The ohmic electrode has a plurality of stripe portions to which the connection electrodes are not connected, a connecting portion for connecting the plurality of stripe portions, and a connection portion to which the connection electrodes are connected, and the plurality of stripe portions An opening is formed in between, a part of one surface of the semiconductor layer is exposed from the opening ,
The first insulating film is provided to cover one surface of the semiconductor layer exposed from the ohmic electrode,
A reflective film insulated from the ohmic electrode by the first insulating film is provided between the ohmic electrode and the conductive adhesive layer;
A second insulating film that insulates the reflective film from the conductive adhesive layer and the connection electrode is formed between the reflective film and the conductive adhesive layer.
The reflective film is formed so as to cover the entire surface of the first insulating film other than the region where the connection electrode and the second insulating film are formed.
The light emitted from the active layer is extracted to the outside from the surface of the semiconductor layer opposite to the surface facing the reflective film.
前記反射膜は、Ag膜からなることを特徴とする請求項1記載の半導体素子。
The reflective film according to claim 1 Symbol mounting the semiconductor device characterized by comprising the Ag film.
JP2006083503A 2006-03-24 2006-03-24 Semiconductor element Active JP5153082B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006083503A JP5153082B2 (en) 2006-03-24 2006-03-24 Semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006083503A JP5153082B2 (en) 2006-03-24 2006-03-24 Semiconductor element

Publications (2)

Publication Number Publication Date
JP2007258576A JP2007258576A (en) 2007-10-04
JP5153082B2 true JP5153082B2 (en) 2013-02-27

Family

ID=38632491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006083503A Active JP5153082B2 (en) 2006-03-24 2006-03-24 Semiconductor element

Country Status (1)

Country Link
JP (1) JP5153082B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5181758B2 (en) * 2008-03-19 2013-04-10 日亜化学工業株式会社 Semiconductor light emitting device and manufacturing method thereof
KR101769047B1 (en) * 2010-12-20 2017-08-17 엘지이노텍 주식회사 Light emitting diode and method for fabricating the light emitting device
US8916883B2 (en) * 2010-12-20 2014-12-23 Lg Innotek Co., Ltd. Light emitting device and method for fabricating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60329576D1 (en) * 2002-01-28 2009-11-19 Nichia Corp NITRID SEMICONDUCTOR COMPONENT WITH A SUPPORT SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF
JP4604488B2 (en) * 2003-12-26 2011-01-05 日亜化学工業株式会社 Nitride semiconductor light emitting device and manufacturing method thereof
JP4330476B2 (en) * 2004-03-29 2009-09-16 スタンレー電気株式会社 Semiconductor light emitting device
CN1993835A (en) * 2004-06-14 2007-07-04 三菱电线工业株式会社 Nitride semiconductor light emitting element

Also Published As

Publication number Publication date
JP2007258576A (en) 2007-10-04

Similar Documents

Publication Publication Date Title
US9209362B2 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
US9142729B2 (en) Light emitting element
CN102176502B (en) Optoelectronic semiconductor body and method for its manufacture
JP4976849B2 (en) Semiconductor light emitting device
US9368689B2 (en) Light emitting element
JP5012187B2 (en) Light emitting device
JP4766966B2 (en) Light emitting element
JP2019207925A (en) Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
WO2008004437A1 (en) Semiconductor light emitting element and method for fabricating the same
JP3503439B2 (en) Nitride semiconductor device
JP2007335877A (en) Light emitting diode and manufacturing method thereof
US8597969B2 (en) Manufacturing method for optical semiconductor device having metal body including at least one metal layer having triple structure with coarse portion sandwiched by tight portions of a same material as coarse portion
JP4597796B2 (en) Nitride-based compound semiconductor light-emitting device and method for manufacturing the same
JP2008016629A (en) Manufacturing method of group iii nitride light emitting diode element
JP5153082B2 (en) Semiconductor element
TW201505211A (en) Light-emitting element
TWI625870B (en) Method of manufacuring semiconductor light emitting device
JP2005302803A (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP6119906B2 (en) Light emitting element
JP6563703B2 (en) Semiconductor light emitting device
JP5592248B2 (en) Nitride semiconductor light emitting device
JP2017112203A (en) Semiconductor light emitting element
JP7450157B2 (en) Light emitting device and its manufacturing method
KR20130113267A (en) Light emitting diode array with excellent light emtting efficiency
JP5503799B2 (en) Compound semiconductor light emitting device

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080118

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20080201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5153082

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250