[go: up one dir, main page]

JP5148819B2 - Liquid crystal display element - Google Patents

Liquid crystal display element Download PDF

Info

Publication number
JP5148819B2
JP5148819B2 JP2005236013A JP2005236013A JP5148819B2 JP 5148819 B2 JP5148819 B2 JP 5148819B2 JP 2005236013 A JP2005236013 A JP 2005236013A JP 2005236013 A JP2005236013 A JP 2005236013A JP 5148819 B2 JP5148819 B2 JP 5148819B2
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
common electrode
gate
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005236013A
Other languages
Japanese (ja)
Other versions
JP2007052128A (en
Inventor
和由 永山
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Priority to JP2005236013A priority Critical patent/JP5148819B2/en
Priority to KR1020050084790A priority patent/KR101244664B1/en
Publication of JP2007052128A publication Critical patent/JP2007052128A/en
Application granted granted Critical
Publication of JP5148819B2 publication Critical patent/JP5148819B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、液晶表示素子に係り、特にFFS(Fringe Field Switching)モード液晶表示装置を構成する液晶表示素子の構造に関する。   The present invention relates to a liquid crystal display element, and more particularly to a structure of a liquid crystal display element constituting an FFS (Fringe Field Switching) mode liquid crystal display device.

近年、平板表示装置(FPD)分野において、液晶表示装置(LCD)、プラズマ表示装置(PDP)、フィールドエミッションディスプレイ(FED)及び真空蛍光表示装置(VFD)等が活発に研究されている。量産化技術、駆動手段の容易性及び高画質等の理由から、現在は、液晶表示装置(以下、「LCD」という。)が脚光を浴びている。LCDは、液晶の屈折率異方性を利用して画面に情報を表示する装置である。   In recent years, in the field of flat panel display (FPD), a liquid crystal display (LCD), a plasma display (PDP), a field emission display (FED), a vacuum fluorescent display (VFD) and the like have been actively researched. Currently, liquid crystal display devices (hereinafter referred to as “LCD”) are in the spotlight because of mass production technology, ease of driving means and high image quality. An LCD is a device that displays information on a screen using the refractive index anisotropy of liquid crystal.

LCDは、TN(ツイステッドネマティック)モード、STN(スーパー・ツイステッドネマティック)モード、IPS(In-Plane Switching)モード等の様々なモードで駆動するものが開発されている。これらの中でも、IPSモードは、液晶パネルの基板に対して液晶分子が常に水平であるようにスイッチングされるモードであって、基板に対して水平方向の横電界を用いてスイッチングさせること特徴とする。それ故、液晶分子が斜めに立ち上がることがなく、見る角度による光学特性の変化が小さいため、TNモードやSTNモードよりも広視野角が得られることが知られている。   LCDs that are driven in various modes such as a TN (twisted nematic) mode, an STN (super twisted nematic) mode, and an IPS (in-plane switching) mode have been developed. Among these, the IPS mode is a mode in which liquid crystal molecules are always switched to be horizontal with respect to the substrate of the liquid crystal panel, and is switched by using a horizontal electric field in the horizontal direction with respect to the substrate. . Therefore, it is known that the liquid crystal molecules do not stand up obliquely and the change in optical characteristics depending on the viewing angle is small, so that a wider viewing angle can be obtained than in the TN mode or STN mode.

また、近年、IPSモードと同様に基板に対して水平方向の横電界を用いてスイッチングさせるモードであるFFSモードが開発されている。FFSモードLCDは、透明電極から成る画素電極及びコモン電極を含んでおり、この画素電極とコモン電極との間隔を液晶パネルの上下基板間のセルギャップよりも狭くすることによりフリンジフィールドを形成する。このフリンジフィールドに発生する電界によって液晶層の液晶分子を動作させるため、IPSモードLCDに比べて高開口率かつ高透過率であることが知られている(例えば、特許文献1参照)。   In recent years, an FFS mode, which is a mode in which switching is performed using a horizontal electric field in the horizontal direction with respect to a substrate, has been developed as in the IPS mode. The FFS mode LCD includes a pixel electrode and a common electrode made of transparent electrodes, and forms a fringe field by making the distance between the pixel electrode and the common electrode narrower than the cell gap between the upper and lower substrates of the liquid crystal panel. Since the liquid crystal molecules of the liquid crystal layer are operated by the electric field generated in the fringe field, it is known that the aperture ratio and the transmittance are higher than those of the IPS mode LCD (see, for example, Patent Document 1).

ところで、FFSモード又はIPSモードのLCDは、画素電極、コモン電極、ゲート線、データ線、及び薄膜トランジスタ(以下、「TFT」という。)等を一方の基板上に形成するため、複雑な構造となる。そのため、画素電極とデータ線との短絡や、TFT部分のゲート電極とドレイン電極との短絡や、ソース電極とドレイン電極との短絡等によって、画素欠陥が発生する場合がある。この画素欠陥は、FFSモード又はIPSモードのLCDで一般的に広く採用されているノーマリブラック型のLCDにおいては、正常画素と比較して輝度が高くなる輝点画素欠陥となる。このような輝点画素欠陥の発生は、表示品質を著しく低下させてしまう。   An FFS mode or IPS mode LCD has a complicated structure because a pixel electrode, a common electrode, a gate line, a data line, a thin film transistor (hereinafter referred to as “TFT”), and the like are formed over one substrate. . Therefore, a pixel defect may occur due to a short circuit between the pixel electrode and the data line, a short circuit between the gate electrode and the drain electrode of the TFT portion, a short circuit between the source electrode and the drain electrode, or the like. This pixel defect is a bright spot pixel defect whose luminance is higher than that of a normal pixel in a normally black type LCD which is generally widely used in FFS mode or IPS mode LCDs. The occurrence of such bright spot pixel defects significantly deteriorates the display quality.

この輝点画素欠陥による表示品質の低下を防止する方法として、輝点画素を滅点画素に変えることによって画素の欠陥を目立たなくする(滅点化)リペア処理がある。このリペア処理は、一般的に、問題となっている単位画素領域に対応するドレイン電極をレーザーで切断し、この単位画素領域の画素電極を電気的にフローディング状態とする処理である。例えば、IPSモードLCDにおけるリペア処理の簡単化を図るために、リペア線を備えた構造が提案されている(例えば、特許文献2参照)。
特開2005−107535号公報 特開2005−62276号公報
As a method for preventing the display quality from being deteriorated due to the bright spot pixel defect, there is a repair process in which the bright spot pixel is changed to a dark spot pixel to make the pixel defect inconspicuous (dark spot). This repair process is generally a process in which the drain electrode corresponding to the unit pixel region in question is cut with a laser, and the pixel electrode in the unit pixel region is electrically floated. For example, in order to simplify the repair process in the IPS mode LCD, a structure having a repair line has been proposed (see, for example, Patent Document 2).
JP 2005-107535 A JP 2005-62276 A

以下に、FFSモードLCDにおけるリペア処理について説明する。   Below, the repair process in FFS mode LCD is demonstrated.

先ず、図4及び図5を参照しながら、従来のFFSモードLCDの構造について説明する。図4は、従来のFFSモードLCDにおける単位画素の構造を示す正面図を示しており、図5は、図4の線IV−IV’に沿って切断した断面図を示している。   First, the structure of a conventional FFS mode LCD will be described with reference to FIGS. FIG. 4 is a front view showing a structure of a unit pixel in a conventional FFS mode LCD, and FIG. 5 is a cross-sectional view taken along line IV-IV ′ of FIG.

図4に示した従来のFFSモードLCDの単位画素領域には、ゲートライン62とデータライン64とが交差する部分にTFT74が配置され、TFT74に接続する形で画素電極66が配置されている。すなわち、TFT74は、ゲート電極78、ソース電極92、及びドレイン電極88を含んで構成されており、ゲート電極78はゲートライン62へ、ソース電極92はデータライン64へ、ドレイン電極88は画素電極66へ接続されている。また、ゲートライン62に並行して配置されるコモン線68は、コモン電極にコモン電圧を供給する役割を担っている。このコモン電極と画素電極66との電圧差によって水平方向電界が形成され、上下基板に挟まれた液晶層の液晶分子(図示せず)の配向を駆動させている。   In the unit pixel region of the conventional FFS mode LCD shown in FIG. 4, a TFT 74 is disposed at a portion where the gate line 62 and the data line 64 intersect, and a pixel electrode 66 is disposed so as to be connected to the TFT 74. That is, the TFT 74 includes a gate electrode 78, a source electrode 92, and a drain electrode 88. The gate electrode 78 is connected to the gate line 62, the source electrode 92 is connected to the data line 64, and the drain electrode 88 is connected to the pixel electrode 66. Connected to. The common line 68 arranged in parallel with the gate line 62 has a role of supplying a common voltage to the common electrode. A horizontal electric field is formed by the voltage difference between the common electrode and the pixel electrode 66 to drive the orientation of liquid crystal molecules (not shown) in the liquid crystal layer sandwiched between the upper and lower substrates.

更に、図4に示した従来のFFSモードLCDは、板状(べた状)のコモン電極72が液晶パネルの全面に形成された構造となっている。このような構造とすることによって、コモン電圧の供給をコモン線68のみからではなくコモン電極72の端部の任意箇所からも行うことが可能となり、電圧供給にともなって発生する抵抗を低減させることができる。次に、図5を参照しながら、図4に示した従来のFFSモードLCDの詳細な構造を説明する。   Further, the conventional FFS mode LCD shown in FIG. 4 has a structure in which a plate-like (solid) common electrode 72 is formed on the entire surface of the liquid crystal panel. By adopting such a structure, it becomes possible to supply the common voltage not only from the common line 68 but also from an arbitrary portion at the end of the common electrode 72, and to reduce the resistance generated by the voltage supply. Can do. Next, the detailed structure of the conventional FFS mode LCD shown in FIG. 4 will be described with reference to FIG.

図5に示したように、ガラス等の透明絶縁物質から成る基板76の上に、ゲート電極78が形成され、この上に絶縁膜82(ゲート電極78上にはゲート絶縁膜)が形成される。ゲート絶縁膜上には、a−Si層84及びNa−Si層86が順に形成されており、Na−Si層86上には金属層が形成され、エッチングによりソース電極92及びドレイン電極88が形成される。 As shown in FIG. 5, a gate electrode 78 is formed on a substrate 76 made of a transparent insulating material such as glass, and an insulating film 82 (a gate insulating film on the gate electrode 78) is formed thereon. . An a-Si layer 84 and an N + a-Si layer 86 are sequentially formed on the gate insulating film, and a metal layer is formed on the N + a-Si layer 86, and the source electrode 92 and the drain are formed by etching. An electrode 88 is formed.

その上には更に、パッシベーション層(保護層)94が液晶パネル全面に形成され、絶縁層(又は絶縁層及びその上にフォトアクリルが形成された構成の層)96が形成されている。絶縁層96の上には、コモン電極(ITO)72が液晶パネル全面に板状に形成され、この上には、パッシベーション層102が形成されるとともに、ドレイン電極88に接続するようにして画素電極66が形成されている。   Further thereon, a passivation layer (protective layer) 94 is formed on the entire surface of the liquid crystal panel, and an insulating layer (or a layer having an insulating layer and a photoacryl layer formed thereon) 96 is formed. A common electrode (ITO) 72 is formed in a plate shape on the entire surface of the liquid crystal panel on the insulating layer 96, and a passivation layer 102 is formed on the common electrode (ITO) 72, and a pixel electrode is connected to the drain electrode 88. 66 is formed.

従来のFFSモードLCDを製造する過程において、特に、ゲート電極78は、その表面が凸凹になる等の不良が発生する場合がある。このような不良のゲート電極78がドレイン電極88と短絡して、ドレイン電極88に接続されている画素電極66にゲート電圧である高電圧が印加されることによって輝点画素ができてしまう。   In the process of manufacturing a conventional FFS mode LCD, in particular, the gate electrode 78 may have a defect such as an uneven surface. When such a defective gate electrode 78 is short-circuited with the drain electrode 88 and a high voltage, which is a gate voltage, is applied to the pixel electrode 66 connected to the drain electrode 88, a bright pixel is formed.

この輝点画素を滅点化させるため、リペア処理が行われる。図5に示した構造のFFSモードLCDにおいてレーザーを使ったリペア処理を行う場合には、矢印A若しくは矢印Bで示したようにレーザーを照射してドレイン電極88を切断する。矢印A若しくは矢印Bが指している位置は、一般的なリペア処理においてレーザーを照射してドレイン電極88を切断する位置(以下、「リペアポイント」という。)を示している。   Repair processing is performed to darken the bright pixel. When repair processing using a laser is performed in the FFS mode LCD having the structure shown in FIG. 5, the drain electrode 88 is cut by irradiating a laser as indicated by an arrow A or an arrow B. The position indicated by the arrow A or the arrow B indicates a position (hereinafter referred to as “repair point”) where the drain electrode 88 is cut by irradiating a laser in a general repair process.

リペア処理が行われてドレイン電極88が切断される際、レーザーが照射されドレイン電極88が溶解し、飛散した溶解物のためコモン電極72とゲート電極78とが短絡することにより、ゲート電極78の電圧が急激に低下して、短絡した場所を中心とした広い範囲の表示不良が発生する場合がある。   When the repair process is performed and the drain electrode 88 is cut, the drain electrode 88 is melted by irradiating a laser, and the common electrode 72 and the gate electrode 78 are short-circuited due to the scattered melt, whereby the gate electrode 78 In some cases, the voltage drops rapidly, and a wide range of display defects centering on the short-circuited location may occur.

本発明は、上記課題を鑑みてなされたものであって、適切なリペア処理を容易に行うことのできる構造を有するFFSモードLCDを構成する液晶表示素子を提供することを目的とする。   The present invention has been made in view of the above problems, and an object thereof is to provide a liquid crystal display element constituting an FFS mode LCD having a structure capable of easily performing an appropriate repair process.

上記課題を解決するために、本発明は、複数個の液晶分子から成る液晶層を介し、所定の間隔を置き対向して配置される一対の透明絶縁基板と、一対の透明絶縁基板の一方の基板上に形成され、各単位画素を限定するようにマトリックス形態で配置される複数のゲートライン及びデータラインと、各単位画素に配置され、透明導電体から成る画素電極と、画素電極とともにフリンジフィールドを形成するように配置され、透明導電体から成るコモン電極と、ゲートラインとデータラインとが交差する部分に配置され、ゲート電極、ソース電極、及びドレイン電極を含んで成る薄膜トランジスタとを含み、ドレイン電極のリペア箇所に対応するコモン電極上の領域に開口部が設けられていることを特徴とする。   In order to solve the above-described problems, the present invention provides a pair of transparent insulating substrates that are arranged to face each other at a predetermined interval through a liquid crystal layer composed of a plurality of liquid crystal molecules, and one of the pair of transparent insulating substrates. A plurality of gate lines and data lines formed in a matrix form so as to limit each unit pixel, a pixel electrode made of a transparent conductor disposed on each unit pixel, and a fringe field together with the pixel electrode A common electrode made of a transparent conductor, a thin film transistor that is arranged at a portion where the gate line and the data line intersect, and includes a gate electrode, a source electrode, and a drain electrode, and a drain An opening is provided in a region on the common electrode corresponding to the repaired portion of the electrode.

また、本発明は、複数個の液晶分子から成る液晶層を介し、所定の間隔を置き対向して配置される一対の透明絶縁基板と、一対の透明絶縁基板の一方の基板上に形成され、各単位画素を限定するようにマトリックス形態で配置される複数のゲートライン及びデータラインと、各単位画素に配置され、透明導電体から成る画素電極と、画素電極とともにフリンジフィールドを形成するように配置され、透明導電体から成るコモン電極と、ゲートラインとデータラインとが交差する部分に配置され、ゲート電極、ソース電極、及びドレイン電極を含んで成る薄膜トランジスタとを含み、ドレイン電極を含む領域に対応するコモン電極上の領域に開口部が設けられていることを特徴とする。   Further, the present invention is formed on one of the pair of transparent insulating substrates and a pair of transparent insulating substrates disposed opposite to each other with a predetermined interval through a liquid crystal layer composed of a plurality of liquid crystal molecules, A plurality of gate lines and data lines arranged in a matrix form so as to limit each unit pixel, a pixel electrode made of a transparent conductor arranged in each unit pixel, and a fringe field formed together with the pixel electrode Corresponding to a region including a drain electrode, including a common electrode made of a transparent conductor, and a thin film transistor including a gate electrode, a source electrode, and a drain electrode arranged at a portion where the gate line and the data line intersect. An opening is provided in a region on the common electrode.

本発明は、一般的なリペアポイントとなるドレイン電極に対応するコモン電極上の領域に開口部が設けられた構造とすることにより、リペア処理においてレーザー照射を行った際に、ゲート電極とコモン電極とが短絡することを防止することのできるFFSモードLCDを構成する液晶表示素子を提供することができる。   The present invention has a structure in which an opening is provided in a region on a common electrode corresponding to a drain electrode serving as a general repair point, so that when a laser irradiation is performed in a repair process, the gate electrode and the common electrode It is possible to provide a liquid crystal display element that constitutes an FFS mode LCD that can prevent a short circuit.

以下、図1〜図3を参照しながら本発明を適用した第1及び第2実施例について説明する。図1は、第1及び第2実施例に共通する単位画素の正面図を示している。図2及び図3は、図1の線II−II’に沿って切断した断面図であって、それぞれ第1実施例と第2実施例とに対応する。   Hereinafter, first and second embodiments to which the present invention is applied will be described with reference to FIGS. FIG. 1 shows a front view of a unit pixel common to the first and second embodiments. 2 and 3 are cross-sectional views taken along the line II-II 'in FIG. 1, and correspond to the first and second embodiments, respectively.

<第1実施例>
図1は、第1実施例における単位画素の構造を示した正面図である。図1に示した本発明を適用したFFSモードLCDの単位画素領域には、ゲートライン2とデータライン4とが交差する部分にTFT12が配置され、TFT12に接続する形で画素電極6が配置されている。そして、TFT12は、ゲート電極、ソース電極、及びドレイン電極を含んで構成される。TFT12の構造は、図4及び図5に示したTFT74と同様であるため説明を省略する。また、板状(べた状)のコモン電極8が液晶パネルの全面に形成されており、コモン電極8の端部の任意の箇所からコモン電圧を供給することが可能なため、コモン線を必要としない構造となっている。
<First embodiment>
FIG. 1 is a front view showing the structure of a unit pixel in the first embodiment. In the unit pixel region of the FFS mode LCD to which the present invention shown in FIG. 1 is applied, a TFT 12 is disposed at a portion where the gate line 2 and the data line 4 intersect, and a pixel electrode 6 is disposed so as to be connected to the TFT 12. ing. The TFT 12 includes a gate electrode, a source electrode, and a drain electrode. The structure of the TFT 12 is the same as that of the TFT 74 shown in FIGS. Further, since a plate-like (solid) common electrode 8 is formed on the entire surface of the liquid crystal panel and a common voltage can be supplied from an arbitrary portion of the end of the common electrode 8, a common line is required. It has a structure that does not.

更に、本発明を適用したFFSモードLCDの単位画素の構造において、従来のFFSモードLCDと明らかに異なる部分は、リペア用開口部14を設けている部分である。次に、図2を参照しながら、リペア用開口部14について詳細に説明する。   Further, in the structure of the unit pixel of the FFS mode LCD to which the present invention is applied, a portion that clearly differs from the conventional FFS mode LCD is a portion in which the repair opening 14 is provided. Next, the repair opening 14 will be described in detail with reference to FIG.

図2は、図1の線II−II’に沿って切断した断面図である。図2に示したように、ガラス等の透明絶縁物質から成る基板16の上に、ゲート電極18が形成され、この上に絶縁膜22(ゲート電極18上にはゲート絶縁膜)が形成される。ゲート絶縁膜上には、a−Si層24及びNa−Si層26が順に形成されており、Na−Si層26上には金属層が形成され、エッチングによりソース電極32及びドレイン電極28が形成される。 FIG. 2 is a cross-sectional view taken along line II-II ′ of FIG. As shown in FIG. 2, a gate electrode 18 is formed on a substrate 16 made of a transparent insulating material such as glass, and an insulating film 22 (a gate insulating film on the gate electrode 18) is formed thereon. . An a-Si layer 24 and an N + a-Si layer 26 are sequentially formed on the gate insulating film, and a metal layer is formed on the N + a-Si layer 26, and the source electrode 32 and the drain are formed by etching. Electrode 28 is formed.

その上には更に、パッシベーション層(保護層)34が液晶パネル全面に形成され、絶縁層(又は絶縁層及びその上にフォトアクリルが形成された構成の層)36が形成されている。絶縁層36の上には、コモン電極(ITO)8が液晶パネル全面に板状に形成され、この上には、パッシベーション層42が形成されるとともに、ドレイン電極28に接続するようにして画素電極6が形成されている。   Further, a passivation layer (protective layer) 34 is formed on the entire surface of the liquid crystal panel, and an insulating layer (or a layer having a structure in which an insulating layer and photoacryl is formed thereon) 36 is formed. A common electrode (ITO) 8 is formed in a plate shape on the entire surface of the liquid crystal panel on the insulating layer 36, and a passivation layer 42 is formed on the common electrode (ITO) 8, and the pixel electrode is connected to the drain electrode 28. 6 is formed.

ここで、ドレイン電極28に対応する板状のコモン電極8上の領域に、第1リペア領域46が設けられている。第1リペア領域46は、板状のコモン電極8が取り除かれた構造となっており、図1に示したリペア用開口部14に対応している。   Here, a first repair region 46 is provided in a region on the plate-like common electrode 8 corresponding to the drain electrode 28. The first repair region 46 has a structure in which the plate-like common electrode 8 is removed, and corresponds to the repair opening 14 shown in FIG.

そして、各画素単位に第1リペア領域46を有した液晶パネルを製造するには、コモン電極8の構成材料であるITOを絶縁層36上に塗布した後に行うフォトリソグラフィー工程において露光する際に、リペア用開口部14を備えた形状のマスクを用いればよい。   And in order to manufacture the liquid crystal panel which has the 1st repair area | region 46 in each pixel unit, when exposing in the photolithography process performed after apply | coating ITO which is a constituent material of the common electrode 8 on the insulating layer 36, A mask having a shape provided with the repair opening 14 may be used.

このように、リペア用開口部14を設けた構造によって、リペア処理におけるレーザー照射を矢印C或いは矢印Dで示したように行った際に、コモン電極8とゲート電極18との短絡を防止することができる。但し、矢印C或いは矢印Dは、一般的なリペアポイントを指し示している。尚、リペア箇所とは、リペア処理が行われた後のリペアポイント部分である。   Thus, the structure provided with the repair opening 14 prevents the common electrode 8 and the gate electrode 18 from being short-circuited when the laser irradiation in the repair process is performed as indicated by the arrow C or the arrow D. Can do. However, an arrow C or an arrow D indicates a general repair point. The repair location is a repair point portion after the repair process is performed.

以上から、本発明の第1実施例によれば、一般的なリペアポイントとなるドレイン電極28に対応する第1リペア領域46において、板状のコモン電極8上にリペア用開口部14を設けることによって、リペア処理におけるレーザー照射によるコモン電極8とゲート電極18との短絡を防止することができる。また、リペア用開口部14は、画素電極6の開口部に影響を与えることのない位置に設けられていることにより、開口率を変化させることはない。   As described above, according to the first embodiment of the present invention, the repair opening 14 is provided on the plate-like common electrode 8 in the first repair region 46 corresponding to the drain electrode 28 serving as a general repair point. Thus, it is possible to prevent a short circuit between the common electrode 8 and the gate electrode 18 due to laser irradiation in the repair process. Further, the repair opening 14 is provided at a position where the opening of the pixel electrode 6 is not affected, so that the aperture ratio is not changed.

<第2実施例>
本実施例におけるFFSモードLCDの単位画素は、上記第1実施例の板状のコモン電極の上にもう1層のコモン電極を設け、コモン電極を2層備えた構造となっている。但し、上記第1実施例と共通する部分については、図中に同じ符号番号を付して説明を省略する。
<Second embodiment>
The unit pixel of the FFS mode LCD in this embodiment has a structure in which another common electrode is provided on the plate-like common electrode of the first embodiment and two layers of common electrodes are provided. However, portions common to the first embodiment are denoted by the same reference numerals in the drawing and description thereof is omitted.

図3は、本実施例における単位画素の構造を示した断面図である。図3に示したように、板状のコモン電極8(第1コモン電極)の上に第2層目のコモン電極48(第2コモン電極)が形成されている。但し、板状のコモン電極8の上に形成されているパッシベーション層42にコンタクトホールを設け、板状のコモン電極8と第2層目のコモン電極48とは電気的に接続されている。このようなコンタクトホールは、各単位画素領域の適当な位置に設けられているものとする。また、このようにコモン電極8、48を2層構造とすることによって、電圧供給にともなって生じる抵抗を低減させることができる。   FIG. 3 is a cross-sectional view showing the structure of the unit pixel in this embodiment. As shown in FIG. 3, a second-layer common electrode 48 (second common electrode) is formed on the plate-like common electrode 8 (first common electrode). However, a contact hole is provided in the passivation layer 42 formed on the plate-like common electrode 8, and the plate-like common electrode 8 and the second-layer common electrode 48 are electrically connected. Such a contact hole is provided at an appropriate position in each unit pixel region. In addition, by forming the common electrodes 8 and 48 in a two-layer structure in this way, it is possible to reduce the resistance caused by the voltage supply.

そして、板状のコモン電極8上には上記第1実施例と同様に第1リペア領域46が設けられ、第2層目のコモン電極48上には第2リペア領域52が設けられている。第2リペア領域52は、第2層目のコモン電極48が取り除かれた構造となっており、第1リペア領域46と同様に、図1に示したリペア用開口部14に対応している。   The first repair region 46 is provided on the plate-like common electrode 8 as in the first embodiment, and the second repair region 52 is provided on the second layer common electrode 48. The second repair region 52 has a structure in which the second-layer common electrode 48 is removed, and corresponds to the repair opening 14 shown in FIG. 1 in the same manner as the first repair region 46.

また、各単位画素に第1リペア領域46及び第2リペア領域52を有する液晶パネルを製造するには、上記第1実施例の場合と同様に、板状のコモン電極8又は第2層目のコモン電極48の構成材料であるITOを、絶縁層36又はパッシベーション層42上に塗布した後に行うフォトリソグラフィー工程において行う露光の際に、リペア用開口部14を備えた形状のマスクを用いればよい。   In addition, in order to manufacture a liquid crystal panel having the first repair region 46 and the second repair region 52 in each unit pixel, as in the case of the first embodiment, the plate-like common electrode 8 or the second layer A mask having a shape including the repair opening 14 may be used in exposure performed in a photolithography process performed after ITO, which is a constituent material of the common electrode 48, is applied on the insulating layer 36 or the passivation layer 42.

このように、一般的なリペアポイントとなるドレイン電極28に対応する領域に、それぞれ第1リペア領域46及び第2リペア領域52として、板状のコモン電極8及び第2層目のコモン電極48上にリペア用開口部14が設けられている。このリペア用開口部14を有した構造によって、リペア処理におけるレーザー照射を一般的なリペアポイントに対応する矢印C或いは矢印Dが指し示す位置に行った際に、板状のコモン電極8或いは第2層目のコモン電極48とゲート電極18との短絡を防止することができる。   As described above, the first repair region 46 and the second repair region 52 are respectively formed on the plate-like common electrode 8 and the second-layer common electrode 48 in regions corresponding to the drain electrode 28 serving as a general repair point. A repair opening 14 is provided at the top. With the structure having the repair opening 14, when the laser irradiation in the repair process is performed at a position indicated by an arrow C or an arrow D corresponding to a general repair point, the plate-like common electrode 8 or the second layer A short circuit between the common electrode 48 of the eye and the gate electrode 18 can be prevented.

以上から、本発明の第2実施例によれば、コモン電極8、48を2層備えた構造であっても、一般的なリペアポイントとなるドレイン電極28に対応する第1及び第2リペア領域46、52において、それぞれのコモン電極8、48にリペア用開口部14を設けることによって、リペア処理におけるレーザー照射によるコモン電極8、48とゲート電極18との短絡を防止することができる。また、上記実施例1と同様に、リペア用開口部14は、画素電極6の開口部に影響を与えることのない位置に設けられていることにより、開口率を変化させることはない。   As described above, according to the second embodiment of the present invention, the first and second repair regions corresponding to the drain electrode 28 serving as a general repair point even if the structure includes the two layers of the common electrodes 8 and 48. In 46 and 52, by providing the repair opening 14 in each of the common electrodes 8 and 48, a short circuit between the common electrodes 8 and 48 and the gate electrode 18 due to laser irradiation in the repair process can be prevented. As in the first embodiment, the repair opening 14 is provided at a position that does not affect the opening of the pixel electrode 6, so that the aperture ratio is not changed.

本発明を適用した単位画素の構造を示す平面図である。It is a top view which shows the structure of the unit pixel to which this invention is applied. 第1実施例における単位画素の構造を示す断面図である。It is sectional drawing which shows the structure of the unit pixel in 1st Example. 第2実施例における単位画素の構造を示す断面図である。It is sectional drawing which shows the structure of the unit pixel in 2nd Example. 従来の単位画素の構造を示す平面図である。It is a top view which shows the structure of the conventional unit pixel. 図4に示した線IV−IV’に沿って切断した断面図である。FIG. 5 is a cross-sectional view taken along line IV-IV ′ shown in FIG. 4.

符号の説明Explanation of symbols

2 ゲートライン
4 ソースライン
18 ゲート電極
28 ドレイン電極
32 ソース電極
6 画素電極
8 板状(べた状)のコモン電極
12 TFT
14 リペア用開口部
46 第1リペア領域
48 第2層目のコモン電極
52 第2リペア領域
2 Gate line 4 Source line 18 Gate electrode 28 Drain electrode 32 Source electrode 6 Pixel electrode 8 Plate-like (solid) common electrode 12 TFT
14 repair opening 46 first repair region 48 second layer common electrode 52 second repair region

Claims (3)

複数個の液晶分子から成る液晶層を介し、所定の間隔を置き対向して配置される一対の透明絶縁基板と、
前記一対の透明絶縁基板の一方の基板上に形成され、各単位画素を限定するようにマトリックス形態で配置される複数のゲートライン及びデータラインと、
前記ゲートラインと前記データラインとが交差する部分に配置され、ゲート電極、ソース電極、及びドレイン電極を含んで成る薄膜トランジスタと、
前記薄膜トランジスタ上の液晶パネル全面に形成された絶縁層と、
前記絶縁層上に前記データライン及びゲートラインが配置された基板の全面に平板状に形成され、透明導電体から成る第1コモン電極と、
前記コモン電極上の液晶パネル全面に形成されたパッシベーション層と、
前記パッシベーション層上の前記各単位画素に前記コモン電極とともにフリンジフィールドを形成するように配置され、透明導電体から成る画素電極とを含み、
リペア箇所に対応する前記ドレイン電極上の前記コモン電極領域に開口部が設けられていることを特徴とする液晶表示素子。
A pair of transparent insulating substrates disposed opposite to each other at a predetermined interval through a liquid crystal layer composed of a plurality of liquid crystal molecules;
A plurality of gate lines and data lines formed on one of the pair of transparent insulating substrates and arranged in a matrix so as to limit each unit pixel;
A thin film transistor disposed at a portion where the gate line and the data line intersect, and including a gate electrode, a source electrode, and a drain electrode;
An insulating layer formed on the entire surface of the liquid crystal panel on the thin film transistor;
A first common electrode formed in a flat plate shape on the entire surface of the substrate on which the data line and the gate line are disposed on the insulating layer, and made of a transparent conductor;
A passivation layer formed on the entire surface of the liquid crystal panel on the common electrode;
Each unit pixel on the passivation layer is disposed so as to form a fringe field together with the common electrode, and includes a pixel electrode made of a transparent conductor,
A liquid crystal display element, wherein an opening is provided in the common electrode region on the drain electrode corresponding to a repair location.
複数個の液晶分子から成る液晶層を介し、所定の間隔を置き対向して配置される一対の透明絶縁基板と、
前記一対の透明絶縁基板の一方の基板上に形成され、各単位画素を限定するようにマトリックス形態で配置される複数のゲートライン及びデータラインと、
前記ゲートラインと前記データラインとが交差する部分に配置され、ゲート電極、ソース電極、及びドレイン電極を含んで成る薄膜トランジスタと、
前記薄膜トランジスタ上の液晶パネル全面に形成された絶縁層と、
前記絶縁層上に前記データライン及びゲートラインが配置された基板の全面に平板状に形成され、透明導電体から成る第1コモン電極と、
前記コモン電極上の液晶パネル全面に形成されたパッシベーション層と、
前記パッシベーション層上の前記各単位画素に前記コモン電極とともにフリンジフィールドを形成するように配置され、透明導電体から成る画素電極とを含み、
前記ドレイン電極上の前記コモン電極に開口部が設けられていることを特徴とする液晶表示素子。
A pair of transparent insulating substrates disposed opposite to each other at a predetermined interval through a liquid crystal layer composed of a plurality of liquid crystal molecules;
A plurality of gate lines and data lines formed on one of the pair of transparent insulating substrates and arranged in a matrix so as to limit each unit pixel;
A thin film transistor disposed at a portion where the gate line and the data line intersect, and including a gate electrode, a source electrode, and a drain electrode;
An insulating layer formed on the entire surface of the liquid crystal panel on the thin film transistor;
A first common electrode formed in a flat plate shape on the entire surface of the substrate on which the data line and the gate line are disposed on the insulating layer, and made of a transparent conductor;
A passivation layer formed on the entire surface of the liquid crystal panel on the common electrode;
Each unit pixel on the passivation layer is disposed so as to form a fringe field together with the common electrode, and includes a pixel electrode made of a transparent conductor,
A liquid crystal display element, wherein an opening is provided in the common electrode on the drain electrode.
記第1コモン電極の上に絶縁層を挟んで配置され、該絶縁層が有するコンタクトホールを介して前記第1コモン電極に接続されている、透明導電体から成る第2コモン電極をさらに含むことを特徴とする請求項1又は2に記載の液晶表示素子。 Are arranged to sandwich an insulating layer on the previous SL first common electrode is connected to the first common electrode through a contact hole insulating layer has, further comprising a second common electrode formed of a transparent conductor The liquid crystal display element according to claim 1 or 2.
JP2005236013A 2005-08-16 2005-08-16 Liquid crystal display element Expired - Fee Related JP5148819B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005236013A JP5148819B2 (en) 2005-08-16 2005-08-16 Liquid crystal display element
KR1020050084790A KR101244664B1 (en) 2005-08-16 2005-09-12 liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005236013A JP5148819B2 (en) 2005-08-16 2005-08-16 Liquid crystal display element

Publications (2)

Publication Number Publication Date
JP2007052128A JP2007052128A (en) 2007-03-01
JP5148819B2 true JP5148819B2 (en) 2013-02-20

Family

ID=37916631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005236013A Expired - Fee Related JP5148819B2 (en) 2005-08-16 2005-08-16 Liquid crystal display element

Country Status (2)

Country Link
JP (1) JP5148819B2 (en)
KR (1) KR101244664B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761614B2 (en) 2014-07-29 2017-09-12 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US10407850B2 (en) 2009-03-25 2019-09-10 Wirtgen Gmbh Ejector unit for a road milling machine or the like

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101350655B1 (en) 2007-05-28 2014-01-13 엘지디스플레이 주식회사 Thin Film Transitor Substrate And The Method For Fabricating And Repair Of The Same
JP4618336B2 (en) * 2008-06-16 2011-01-26 ソニー株式会社 Liquid crystal display device
JP2010066396A (en) * 2008-09-09 2010-03-25 Toshiba Mobile Display Co Ltd Liquid crystal display device
JP5179337B2 (en) * 2008-12-18 2013-04-10 パナソニック液晶ディスプレイ株式会社 Liquid crystal display device and point defect correcting method thereof
JP5687911B2 (en) * 2011-01-25 2015-03-25 三菱電機株式会社 Thin film transistor array substrate, manufacturing method thereof, and liquid crystal display device
KR102029389B1 (en) * 2011-09-02 2019-11-08 엘지디스플레이 주식회사 Flat panel display device with oxide thin film transistor and method for fabricating the same
JP5568543B2 (en) * 2011-12-02 2014-08-06 株式会社ジャパンディスプレイ Method for manufacturing array substrate for flat panel display device
JP5588961B2 (en) * 2011-12-28 2014-09-10 株式会社ジャパンディスプレイ Liquid crystal display
KR102188067B1 (en) * 2014-05-27 2020-12-07 엘지디스플레이 주식회사 Thin Film Transistor Array Substrate and Method for Manufacturing the Same
CN104503174B (en) * 2014-12-24 2017-10-10 合肥京东方光电科技有限公司 GOA circuit modules and its method of testing, display panel and display device
JP6587668B2 (en) 2017-11-08 2019-10-09 シャープ株式会社 Display device
CN110797302B (en) 2018-07-24 2024-02-06 夏普株式会社 Manufacturing method of active matrix substrate and active matrix substrate

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341123B1 (en) * 1997-12-29 2002-12-18 주식회사 현대 디스플레이 테크놀로지 LCD having high transmittance and high aperture ratio and method for manufacturing the same
KR100713882B1 (en) * 2000-12-01 2007-05-07 비오이 하이디스 테크놀로지 주식회사 FFS Mode Thin Film Transistor Liquid Crystal Display
TW575775B (en) * 2001-01-29 2004-02-11 Hitachi Ltd Liquid crystal display device
TWI298110B (en) * 2001-07-31 2008-06-21 Hitachi Ltd Liquid crystal display device
JP4355476B2 (en) * 2002-08-21 2009-11-04 奇美電子股▲ふん▼有限公司 IPS liquid crystal display and dark spot pixel conversion method
JP4604145B2 (en) * 2003-08-20 2010-12-22 奇美電子股▲ふん▼有限公司 IPS liquid crystal display and bright spot darkening method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10407850B2 (en) 2009-03-25 2019-09-10 Wirtgen Gmbh Ejector unit for a road milling machine or the like
US9761614B2 (en) 2014-07-29 2017-09-12 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof

Also Published As

Publication number Publication date
KR20070021005A (en) 2007-02-22
KR101244664B1 (en) 2013-03-25
JP2007052128A (en) 2007-03-01

Similar Documents

Publication Publication Date Title
JP4175482B2 (en) Liquid crystal display element and manufacturing method thereof
US7557886B2 (en) Liquid crystal display device and method of fabricating the same
JP5148819B2 (en) Liquid crystal display element
US7599032B2 (en) Liquid crystal display device having common electrodes with reduced resistance
JP2005258408A (en) In-plane switching mode liquid crystal display and its manufacturing method
US20110043741A1 (en) Liquid crystal display device
US9419017B2 (en) Active matrix substrate, display device, and short circuit defect correction method for active matrix substrate
JP2018116227A (en) Display device
JPWO2017199799A1 (en) Liquid crystal display
US20150137129A1 (en) Tft substrate and method of repairing the same
US6894744B2 (en) Liquid crystal display device and method of fabricating the same
KR20150030026A (en) Liquid crystal display panel and mathod for fabricating the same
CN103257496B (en) Liquid crystal display panel and liquid crystal display using the liquid crystal display panel
KR20100006460A (en) Method for repairing defect cell of liquid crystal display panel
JP5111072B2 (en) Liquid crystal display
JP4993879B2 (en) Liquid crystal display
JP2008003372A (en) Liquid crystal display device
JP4121357B2 (en) Liquid crystal display
JP4127267B2 (en) Display device
TWI745980B (en) Pixel structure
KR100631012B1 (en) LCD
KR101604273B1 (en) Liquid crystal display device and method of fabricating the same
KR101350655B1 (en) Thin Film Transitor Substrate And The Method For Fabricating And Repair Of The Same
WO2013122187A1 (en) Liquid crystal display panel
US9110342B2 (en) TFT array substrate, liquid crystal panel having the same, and method of manufacturing the TFT array substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120502

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121129

R150 Certificate of patent or registration of utility model

Ref document number: 5148819

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees