JP5148048B2 - 双安定ネマチック液晶ディスプレイ装置およびこのような装置の制御方法 - Google Patents

Description

本発明は、液晶ディスプレイ装置の分野に関し、より詳細には、双安定ネマチックディスプレイを切替える方法および装置に関するものである。

本発明の一般的な目的は、文献［１］に開示されている双安定ディスプレイ装置を改良することである。これらの装置は一般的に“ＢｉＮｅｍ”装置と呼ばれている。この用語を本特許出願の目的に使用する。これらの装置の構造について以下により詳細に説明する。

使用される液晶の物理的性質に応じて、ネマチック装置、コレステリック装置、スメクチック装置、強誘電性装置およびその他の装置を区別する場合がある。本発明の主題を成すネマチックディスプレイにおいて、アキラルネマチックまたは（例えば、キラルドーパントを添加することによってキラル化された）キラル化ネマチックを使用する。このようにして得られるものは、均一なまたはやや捩れた自然テクスチャであり、その螺旋のピッチは数ミクロンよりも大きい。基板との境界の表面の近傍での液晶の配向および固定は、アラインメント層または前記基板に施される処理によって画定される。場が存在しない場合、このようにして均一なまたはやや捩れたネマチックテクスチャを強いられる。

これまでに提案および製造された装置のほとんどは単安定である。場が存在しない場合、装置には単一のテクスチャのみが生成される。このテクスチャはセルの全エネルギーの絶対最小値に相当する。場内では、このテクスチャは連続的に変形し、その光学的特性は印加電圧に応じて変化する。場が除去された場合、ネマチックは再度単一の単安定テクスチャに戻る。当業者には、これらのシステムの中で、ネマチックディスプレイにおいて最も広く用いられている動作モード、即ち、捩れネマチック（ＴＮ）、超捩れネマチック（ＳＴＮ）、電気制御複屈折（ＥＣＢ）ネマチック、垂直配向ネマチック（ＶＡＮ）、面内切替（ＩＰＳ）ネマチック等が認識されるであろう。

他のネマチックディスプレイの種類としては、双安定、多安定または準安定ネマチックがある。この場合、場が存在しない場合には安定性または準安定性の少なくとも２つの別個のテクスチャをセル内に生成してもよい。２つの状態間の切替えは、適切な電気信号を印加することによって行われる。一度画像が書き込まれると、場が存在しない場合には双安定性によりその画像は記憶されたままとなる。双安定ディスプレイこの記憶力は多くの用途に非常に魅力的なものである。第１に、それによって（変化させたい場合にのみ）低画像リフレッシュ速度を実現することができ、携帯機器の電力消費を低減させるのに非常に好ましい。第２に、この記憶力は、画質が横列の数に依存することなく、非常に高度な多重化を有することを可能にする。

ＢｉＮｅｍと呼ばれる双安定スクリーンの説明（図１）
新規の双安定ディスプレイが文献［１］に開示されている。

このディスプレイは図１に概略的に示されている。

これは、少なくとも一方が透明である２つのプレートまたは基板２０、３０の間のキラル化ネマチック液晶またはコレステリック液晶層１０で構成されている。基板２０、３０にそれぞれ配置されている２つの電極２２、３２を用いることによって、それらの間にあるキラル化ネマチック液晶１０に電気駆動信号を印加する。電極２２、３２の上の固定層２４、３４は、液晶１０の分子を所望の方向に配向させる。マスタプレート２０上の分子の固定２４は強く且つやや傾斜しており、スレーブプレート３０上では、弱く且つ平らである。これらの表面２２、３２上の分子１０の固定２４、３４は単安定である。

光学系によりこの装置が完成される。

より正確には、図１は、それぞれ左側および右側で、液晶分子がとり得るそれぞれ場が存在しない場合に安定する２つの状態を概略的に示しており、同図１の中央には、高電界では安定し、場が存在しない場合には不安定な不揃い状態が示されている。この状態は液晶分子によってディスプレイの駆動プロセス中に一時的にとられるものである。

それぞれ図１の左側および右側に示された液晶の２つの双安定テクスチャ、Ｕ（均一または若干の捩れ）およびＴ（捩れ）は、場の印加がない場合は安定している。マスタプレート２０上の固定方向とスレーブプレート３０上の固定方向との角度は小さいかまたはゼロである。これら２つのテクスチャの捩れは絶対値でおよそ１８０°異なる。ネマチックの自然ピッチｐ_０は、ＵおよびＴテクスチャのエネルギーが本質的に同一となるように、セルの厚さｄの４倍近く（ｐ_０≒４．ｄ）に選択されている。場が存在しない場合、エネルギーのより低い他の状態は存在せず、ＵおよびＴは真の双安定性を示す。

ＢｉＮｅｍ構造の利点の１つは、２つのテクスチャＵおよびＴが平面的であり、それにより補正膜なしで良好な視角を得られることである。反射構成におけるＢｉＮｅｍの光学性能特性については、例えば文献［５］に記載されている。

ＢｉＮｅｍのテクスチャの切替え方法
１つのテクスチャから他のテクスチャへ切替えるには、低天頂固定エネルギーを有する表面３２／２４上で固定を破壊する必要がある。

物理的原理
２つの双安定テクスチャＵおよびＴは位相的に別々のものであり、連続的な体積歪みによって一方から他方へ変換することは不可能である。従って、一方のＵテクスチャからＴテクスチャへの、またはその逆の変換には、強い外部場によって誘引される表面上での固定の破壊、または回位線の移動が必要とされる。第１の現象よりも著しく遅いこの第２の現象については無視し、以下に詳細に説明しない。

液晶のどのようなアラインメント層も天頂固定エネルギーＡ_ｚに特徴付けられる場合がある。このエネルギーは常に有限である。従って、同様の有限閾値電界Ｅ_ｃ（固定破壊閾値）があり、それによって以前の無電界テクスチャがどうのようなものであっても表面にホメオトロピックテクスチャ（Ｈ）が与えられる。

固定を破壊するには閾値電界Ｅ_ｃに少なくとも等しい場を印加する必要がある。この場は、表面近傍の液晶の再配向により図１の中央に概略的に示されているようなホメオトロピックテクスチャとなるように十分に長い時間印加されなければならない。この最短時間は印加される場の振幅に依存するが、液晶の物理的特性およびアラインメント層にも依存する。

スタティック（数ミリ秒以上印加される場）の場合には、

となり、この時Ａ_ｚは表面の天頂固定エネルギーであり、Ｋ_３３は液晶の弾性屈曲係数であり、Δεはその相対誘電異方性であり、ε_０は自由空間の誘電率である。

Ｖ_ｃはＶ_ｃ＝Ｅ_ｃ・ｄとなるように固定破壊電圧と定義され、ここでｄは液晶セルの厚さである。ＢｉＮｅｍの場合、Ｖ_ｃの典型的な値は１６Ｖである。

分子がこの表面の近傍のプレートに対して垂直である時、およびこれらの分子に対して表面によって加えられる復元トルクがゼロである時、固定は破壊されると言われている。実際に、分子の配向と表面の法線との差が十分に小さいこと、例えば０．５°よりも小さいこと、および表面で分子に加えられるトルクが非常に小さいことのみが必要とされる（このような状態は図１の中央に概略的に示されている）。これらの条件が組み合わさった場合、壊れた表面３４の近傍のネマチック分子は電場がオフにされた時に不安定な均衡状態となり、それらの初期の配向を再び取るかまたは反対方向に回転し、初期のテクスチャとは１８０°捩れで異なる新たなテクスチャを誘導する場合がある。

最終的なテクスチャの制御は印加される電気信号の波形、特にこの場のゼロへの戻り方に依存する。

パルスの電圧の漸進的な低下によって流量が最小限となる。マスタプレート２０に近接する分子は、それらの平衡状態までゆっくりと落ちる。試料の中央の分子との前記分子の弾性結合によってもそれらは同じ方向に傾斜する。この動きはスレーブプレート３０に到達するまで広がり、そこで分子は、表面トルクに補助されてさらに同一方向に急速に傾斜する。均一状態Ｕは図１の左側に概略的に示されているようにセルの中央で漸進的に構築される。

場が突然低下した場合、液晶の配向は、γ₁Ｌ^２／Ｋの表面緩和時間で、まず強い表面（マスタプレート２０）の近傍で変化し、ここでＬ＝Ｋ_３３／Ａ_ｚは強い層の外挿長であり、γ₁は液晶の回転粘度である。この時間は通常、およそ１０ミリ秒程度である。

このような短時間で強い表面２４を切替えるとこの表面に近接する強い流れが生じ、この流れは１マイクロ秒よりも短い特性時間の後で体積内に拡散し、弱い表面（スレーブプレート３０）に到達する。弱い表面（スレーブプレート３０）上に生じた剪断はこの表面で分子上に流体力学的トルクを発生させる。このトルクは、マスタプレート２０の傾斜によって生じた弾性トルクと逆方向にある。剪断が十分に大きいと、弱い表面３４に対する流体力学的トルクが最も強くなり、図１の右側に概略的に示された捩れテクスチャＴが促進される。剪断が弱いと、弱い表面３４に対する弾性トルクが最も強くなり、図１の左側に概略的に示された均一テクスチャＵが誘導される。

セル内の分子の回転方向は、それぞれ図１に（Ｕ状態に切替える）ＲＵおよび（Ｔ状態に切替える）ＲＴで参照される２つの矢印で示されている。

このようにしてγ₁ｄ^２／Ｋの体積緩和時間τ_ｖｏｌで体積が再配向され、ここでｄはセルの厚さである。通常およそ１ミリ秒のこの時間は、強い表面の緩和時間よりもはるかに長い。

実施
一般的に、ＢｉＮｅｍ型液晶画素の切替えは、２つの段階（固定破壊第１段階および選択第２段階）で行われる。

・第１段階：Ｃで示される固定破壊段階
段階Ｃは、スレーブプレート３０上で固定を破壊するのに適した電気信号を印加することで構成される。一般的に、段階Ｃが短いほど印加信号のピーク振幅は大きくなければならない。

所定の振幅および所定の持続時間では、固定破壊が行われたものと仮定すると、この信号の波形の詳細（勾配、中間レベル等）は次の段階の実行に目立った影響を与えない。

・第２段階：Ｓで示される選択段階
段階Ｓ中に印加される電圧は、２つの双安定テクスチャＵまたはＴのいずれかの選択を可能にしなければならない。上述の影響のために、一方のテクスチャから他方への切替えを決定するのは、各画素の端末に印加される電気パルスの下降波形である。

テクスチャＴへ切替えるためには：
段階Ｃ：固定破壊
固定破壊段階Ｃ中に、スレーブプレート３０上の固定を破壊する場よりも大きな場を与えるパルスを印加し、図１の中央に示されているように画素内の分子を持ち上げるのに要する時間待機する必要がある。破壊電界は、液晶材料１０の弾性および電気的特性と、セルのスレーブプレート３０上に堆積した固定層３４とのその相互作用とに依存する。これは１ミクロン毎に数ボルトからおよそ１０ボルトに変化する。分子を持ち上げる時間は、回転粘度γに比例し、使用される材料１０の誘電異方性および印加された場の２乗に反比例する。実際には、この時間は１ミクロン毎に２０ボルトの場では数ミリ秒まで下がる場合がある。

段階Ｓ：テクスチャの選択
従って、数ミリ秒、または最大で数十ミリ秒に渡って駆動電圧の突然の降下を発生させることによって場を急速に低下させればよい。値ΔＶに少なくとも等しい振幅のこの突然の電圧降下は、液晶に十分に強い流体力学的影響を生じることができる程度のものである。Ｔテクスチャを生成するためには、この降下ΔＶは、必ず印加電圧を固定破壊電圧Ｖ_ｃよりも大きな値からこの電圧を下回る値にしなければならない。

Ｔテクスチャへ切替える信号の例としては、振幅Ｐ１＞Ｖ_ｃおよびＰ１>ΔＶの方形波型の信号がある。その持続時間は固定を破壊するのに十分に長くなければならない。Ｐ１>ΔＶの場合にＰ１から０への降下によって、Ｔの選択が可能となる（図２を参照）。

Ｔテクスチャへ切替える信号の他の例としては、Ｐ１＞Ｖ_ｃの時に持続時間τ₁および振幅Ｐ１の固定破壊第１シーケンスと、それに続いてＰ２>ΔＶ、即ちＰ１−Ｐ２>ΔＶとなるような持続時間τ_２および振幅Ｐ２の選択第２シーケンスとを含む２レベル信号がある。印加される場の降下時間は、その持続時間の１０分の１よりも短いか、または（１ｍｓよりも大きな）長いパルスの場合には３０マイクロ秒よりも短くなければならない。

Ｕテクスチャを得るためには：
段階Ｃ：固定破壊
上述の状態Ｔでの書き込みの場合と同様に、固定破壊段階Ｃ中に、分子を持ち上げるのに十分な時間スレーブプレート３０上の固定破壊電界よりも大きな場を印加する必要がある。

段階Ｓ：テクスチャの選択
従って、印加電圧に「遅い降下」を誘発させる必要がある。文献［１］はこの「遅い降下」を実施する２つの方法を提案している。即ち、信号は持続時間τ₁および振幅Ｐ１でその後に持続時間τ_２の傾斜が続くパルスであり、その降下時間はパルスの持続時間の３倍よりも大きい（図３）いか、または段階的降下である。

Ｕテクスチャへ切替える信号の例としては、持続時間τ₁および振幅Ｐ１（Ｐ１＞Ｖ_ｃ）の破壊第１シーケンスと、それに続いてＰ２＜ΔＶおよびＰ１−Ｐ２＜ΔＶとなるような持続時間τ_２および振幅Ｐ２の選択第２シーケンスとを含む２レベル信号を含む２レベル信号がある。２レベル段階的降下は、デジタル電子機器によってより容易に達成することができる。しかし、２つよりも大きな数のレベルでの降下も当然考えられる。

従って、画素の端末に単純な２レベル信号を印加することによって、ＵテクスチャまたはＴテクスチャを得ることができる。第１のレベル（Ｐ１、τ₁）は固定破壊段階に対応し、第２のレベル（Ｐ２、τ_２）によってＰ２の値によるテクスチャの選択が可能になる。この信号は図４に示されている。Ｐ２Ｔ値はＴへ切替える（所定のＰ１の）Ｐ２の値に対応し、Ｐ２Ｕ値はＵテクスチャへ切替える（所定のＰ１の）Ｐ２の値に対応する。

典型的な値：τ₁＝τ_２＝１ｍｓの場合Ｐ１＝２０Ｖ、Ｐ２Ｕ＝７から９Ｖ
従来の多重化によるＢｉＮｅｍのアドレス指定
従来の多重化の原理および制約
中分解能マトリクススクリーンの場合、各画素を個々に独立駆動電極に接続することは、画素ごとに１つの接続を必要とし、これはスクリーンが複雑になるとすぐに位相的に不可能となるため、論外であることは当業者には知られている。用いられる電気光学的効果が非線形である場合、多重化の技術を採用することによって接続を節約することができ、これは標準的な液晶技術に当てはまる。画素はマトリクスシステムによってそれぞれｍ画素のｎグループにまとめられる。これらは、例えば、マトリクススクリーンの場合にはｎ横列およびｍ縦列であり、数字ディスプレイの場合にはｎ数およびｍ分の１数である。最もよく用いられる順次アドレス指定モードにおいては、一度に単一の横列が選択され、その後次の横列が選択され、最後の横列まで以下同様に行われる。横列選択時間の間は、横列のすべての画素に縦列信号が同時に印加される。この方法は、横列の数ｎによって多重化された横列アドレス時間に等しい総時間で画像をアドレス指定することを可能にするものである。この方法では、ｍ×ｎ画素のスクリーンをアドレス指定するのにｍ＋ｎ接続で十分であり、この時ｍは当該マトリクスのコラムの数である。多重マトリクススクリーンは図５に示されている。

画素によって見られた電気信号は横列に印加された信号と縦列に印加された信号との差であり、これと画素が交差する。

図５に示されたこのスクリーン原理は「パッシブスクリーン」と呼ばれている。横列電極はこの横列のすべての画素に共通し、縦列電極はこの縦列のすべての画素に共通している。

導電電極は透明でなければならない。すべての製造者によって用いられている材料はＩＴＯ（混合インジウム錫酸化物）である。

パッシブスクリーンを多重化する欠点は、画像アドレス時間の間中、画素は縦列信号を感知し、画素の横列の起動の期間中にのみ感知しないことである。即ち、スクリーンの画素は画像書き込み時間中、その全縦列の縦列信号を連続的に受信する。その横列を選択する時間以外に画素に印加される信号については寄生信号と考えてもよく、これは液晶画素の電気光学的応答に作用する。より正確には、標準的な動作条件の下でのＴＮまたはＳＴＮ型パッシブマトリクスまたはそれらの変形のいずれかでは、画素内の液晶の状態はほとんど、画像アドレス時間中にそれに印加される電圧のＲＭＳ（２乗平均平方根）値にのみ依存する。従って、液晶分子の最終状態、即ち最後に画素の光透過は、画像アドレス時間中に印加される電圧のＲＭＳ値によって決定される。加えて、画像リフレッシュ速度がちらつきに対する目の感度によって課され、通常は５０Ｈｚである。ＲＭＳ値に対する感度および設定速度は、ＡｌｔおよびＰｌｅｓｋｏ規準（文献［２］）によって表されるスクリーンの横列の数を結果的に制限する。従って、パッシブスクリーンの多重化は中分解能ＬＣＤに適している。

ＢｉＮｅｍに適用される多重化
多重化されるためには、画素信号は、すべての画素に共通する横列信号、およびその符号に応じてＵテクスチャまたはＴテクスチャのいずれかを得ることを可能にする縦列信号に分解されなければない。図６は、適切な画素信号を生成するための横列および縦列信号の例を示している。

横列信号（図６ａ）は２つのレベルを有し、第１のレベルは時間τ_１の間電圧Ａ１を供給し、第２のレベルは時間τ_２の間電圧Ａ２を供給する。振幅Ｃの縦列信号（Ｕ状態に切替える図６ｂおよびＴ状態に切替える図６ｃ）は時間τ_２の間にのみ印加され、これは、画像が消去されるか（即ち、Ｕ状態を得るため）または書き込まれるか（即ち、Ｔ状態を得るため）に応じて正または負となる。時間τ_３は２つの横列パルスを分離する。図６ｄおよび６ｅは、それぞれ消去された画素の端末（Ｕへの切替え）および書き込まれた画素の端末（Ｔへの切替え）に印加された信号を示している。

これらの信号に満たされる条件は、
Ａ１＝Ｐ１；Ａ２−Ｃ＝Ｐ２Ｕ；Ａ２＋Ｃ＝Ｐ２Ｔ
である。

上記数値例において、１つの解法は以下のとおりである。

Ａ１＝２０Ｖ、Ａ２＝１０．５Ｖ、Ｃ＝２．５Ｖ；従ってＰ２Ｕ＝８ＶおよびＰ２Ｔ＝１３Ｖ；τ₁＝τ_２＝１ｍｓ。

これらの信号は非常に単純であり、それらのすべてのパラメータをスクリーンの特性に容易に適合させることを可能にする。

画素信号の立ち下がりの波形に基づいた切替え原理はＢｉＮｅｍに特有なものである。

ある液晶材料の、直流電圧を受けた際の電気分解による劣化の問題を考慮に入れると、ゼロまたはほぼゼロ平均値の信号を画素に印加することが有益である場合が多い。図６の基本信号をゼロ平均値の対称信号に変換する技術が文献［４］に記載されている。

ＢｉＮｅｍの多重化の制約
速度制約
１度に１本の横列を多重アドレス指定する場合、ｎ横列の画像を書き込む時間は１本の横列のアドレス時間のｎ倍に等しい。

上記例において、横列時間は２ｍｓであり、即ち１６０本の横列の場合には３２０ｍｓの画像時間であり、４８０本の横列の場合には９６０ｍｓの画像時間である。

これらの画像書き込み時間は短く、動画の表示には不適合である。

１度にいくつかの横列をアドレス指定することによって画像書き込み速度を向上させる１つの解決法が文献［３］に記載されている。

しかし、この技術は（通常３００本の横列を有する）中分解能ディスプレイにおけるおよそ５０Ｈｚの速度に到達するには不十分なおよそ２または３の因数によって速度を上げることに限定される。

この制約はＢｉＮｅｍおよび標準的な液晶に共通している。

寄生信号に対する感度
多重モードにおいて、画素（Ｎ、Ｍ）は、その関係する画素アドレス横列信号および縦列信号を受ける。しかし、この画素は、周期Ｔ＝τ_１＋τ_２＋τ_３（図７）で、それが一部を形成する縦列Ｍの他の画素を対象とする振幅＋／−Ｃの縦列信号も受ける。これらの信号は画像書き込み時間中に画素電圧に影響を与える寄生信号である。これは、ネマチック液晶が、与えられる２乗平均平方根電圧を感知するためである。従って、画像書き込み中にディスプレイの光学的外観が乱される。

この影響を低減する１つの解決法が文献［４］に提案されている。縦列信号の持続時間は横列信号の第２のレベルの持続時間に関連して短縮され、それにより寄生信号、従って書き込み中の画像の光学的摂動の低下を可能にする。しかし、この低下はいくつかの要素によって制限され、即ち、動作温度が低くなると、ＵとＴとの間の切替えを続けるためには縦列信号の振幅を大きくする必要がある。さらに、この技術は動作過電圧に空間分散を導入し、これを考慮に入れなければならないので、セルのすべての画素を切替えるためには単一の画素に必要とされるものよりも大きな振幅Ｃを選択する必要がある。

標準的な液晶は印加電圧のＲＭＳ値にも感応するが、所望の光学状態を示すためには常にアドレス指定されなければならないので、この値は画像の書き込み中だけでなく、永久に画素の状態に影響を与える。

アドレス指定トラックの電気的および幾何学的特性に対する感度
以上の説明によれば、ＢｉＮｅｍの１つの特有の特徴は、Ｔテクスチャへの切替えというのは急な電圧降下を画素に印加しなければならないことである点である。十分な電圧降下を有する２レベル型の信号は、横列の最後の画素まで全ＩＴＯ横列に沿って伝搬する。横列の電気的特性（Ｒｓ）のために、パルスの波形はその伝搬の間に変化する。最後の画素に到達する際にその波形が常にＴへの切替えに対応することが根本的に重要である。そこで、典型的な例において、この横列に沿った伝搬の間に横列に印加される信号の降下勾配の変化を調べる。

簡略化のため、Ｔへの切替えのために２０Ｖ振幅の方形波信号を仮定する。この電圧では、電圧降下（その値の９０％から１０％への）がおよそ３０μｓの時間Ｔｔ未満で行われた場合にＴへの切替えが行われると決定されている。

長さＬおよび幅ｌ（図８参照）のＭ縦列およびＮ横列のディスプレイについて考える。画素の長さはＬ／Ｍ＝ｐである。画素の幅はｌ／Ｎ＝ａである。横列と縦列を分離する領域は無視し、画素の活性領域はｐ×ａである。

横列の等価回路図が図９に示されている。各画素は、以下のように定義される直列抵抗Ｒｐｘおよび並列キャパシタＣｐｘを備える三極に相当する。

Ｒｐｘ＝ｐ／ａ．Ｒ_ｓ、この時Ｒ_ｓはＩＴＯの表面抵抗である。液晶の抵抗率は無視する。

Ｃｐｘ＝Ｃ_ＬＣ＝ε_０ε_ｒａｐ／ｅ、
ここで、ｅは液晶セルの厚さであり、
ε_０は自由空間の誘電率であり、
ε_ｒは液晶の比誘電率である。

従って、各画素に関連する時定数Ｒｐｘ．Ｃｐｘは
Ｒｐｘ．Ｃｐｘ＝Ｒ_ｓ（ε_０ε_ｒ／ｅ）ｐ^２となる。

線に沿った伝搬は拡散方程式によって得られる。線のインピーダンスは分析的に算出される。長さＬの横列の最後の特性時間ＴｄはＴｄ＝Ｒ_ｓ（ε_０ε_ｒ／ｅ）Ｌ^２である。

横列の最初で印加されたステップに対する横列の最後での立ち上がりまたは立ち下がり（９０％から１０％）時間は０．９Ｔｄである。

図１０ａは、以下の典型的な数値の場合に、３０、６０、９０、１２０および１５０ｍｍの横列長さで画素Ｍ（横列の最後の画素）に印加された電気信号の立ち下がりの算出された波形を示している。

ε_０＝８．８５４×１０^−１２Ｆ／ｍ；ε_ｒ＝１５；ｅ＝１．５μｍ；
ａ＝ｐ＝２００μｍ；Ｒ_ｓ＝３０Ω；Ｒ_{ｃｏｎｔａｃｔ}＝１ｋΩ。

図１０ａにおいて、１２０ｍｍの長を超えると、３０μｓよりも長い時間Ｔｔで立ち下がり（９０％から１０％）が起こることが分かる。従って、Ｔ状態への切替えは不可能となる。

１つの解決法としては、ＩＴＯの表面抵抗Ｒ_ｓを低下させることである。図１０ｂは、図１０ａと同じパラメータを用いているが、Ｒ_ｓ（ＩＴＯ）＝１５Ωである。２本の曲線を比較することによって、Ｒ_ｓ＝３０Ωの場合の１２０ｍｍの長さと比較すると、およそ１５０ｍｍの長さでは３０μｓ閾値に達することが分かる。２の因数によってＲ_ｓを低下させることでは、２の平方根によってしか横列の長さを増すことができない。

しかし、Ｒ_ｓを低下させることはＩＴＯの厚さ、従ってＩＴＯのコストを増すことを意味する。１５Ωは合理的な値であるが、５Ωは限界値である。

従って、関係０．９Ｒ_ｓ（ε_０ε_ｒ／ｅ）Ｌ^２＜３０μｓはアドレス指定され得るスクリーンの横列の長さを制限する。この制限は、印加電気信号の波形に感応するＢｉＮｅｍの切替えモードに特有のものである。標準的な液晶（例えば、ＴＮおよびＳＴＮ）は、この減衰にあまり影響されない印加電気信号の２乗平均平方根に感応する。

標準的な液晶のアクティブアドレス指定
アクティブアドレス指定の原理
例えば通常はＭＯＳ型のＴＦＴ（薄膜トランジスタ）を用いた液晶画素をアクティブアドレス指定する原理が図１１に示されている。各画素はＴＦＴスイッチ４０を介してアドレス指定され、このＴＦＴスイッチ４０は各画素をアドレス指定段階（横列時間）中にその縦列４５へ接続し、持続段階（フレーム時間または全画像をアドレス指定する時間）中に各画素を外部環境から隔離し、それによってフレーム時間の間中にその端末で一定の電圧を維持することが可能となる。スイッチは、（多重アドレス指定の場合と同様に）スクリーンの横列４６を順次走査することによって作動し、または（トランジスタをオンにする）閉電圧が対応する横列時間の間に印加され、他の横列をアドレス指定する間には（トランジスタをオフにする）開電圧が印加される。従って、横列４６は、トランジスタのオフまたはオンを制御するＭＯＳトランジスタ４０のゲート４１に接続され、縦列４５はソース４２に接続され、ドレイン４３は液晶画素の駆動電極４７に接続される。画素の反対面では、すべての画素に対して後部電極４８が共通となっている。

トランジスタがオンおよびオフの場合の画素の等価回路図がそれぞれ図１２ａおよび１２ｂに示されている。

液晶の各実際の画素は抵抗Ｒ_ＬＣと並列にキャパシタＣ_ＬＣを備えるセルに連結されていてもよい。

オン状態においては、図１２ａに示されているように、電流はトランジスタの抵抗Ｒ_ｏｎを流れ、前記セル（Ｃ_ＬＣ、Ｒ_ＬＣ）を充電する。

オフ状態においては、図１２ｂに示されているように、漏れ電流が並列抵抗Ｒ_ＬＣを通ってキャパシタＣ_ＬＣを放電させてもよい。

持続段階および寄生画素間結合の間の漏れを最小限にするためには、ＴＦＴ技術を複雑化することを犠牲にして、液晶のキャパシタＣ_ＬＣと並列に蓄積容量Ｃ_Ｓが通常付加される。

ＴＦＴアドレス指定液晶スクリーンにおける重要な電気パラメータは次のとおりである。

トランジスタのＲ_ｏｎおよびＲ_ｏｆｆ、
Ｃｐｘ＝Ｃ_ＬＣ＋Ｃ_Ｓ：画素の全容量、
Ｒ_ＬＣ：ＬＣの抵抗。

さらに、電気信号を画素に搬送する横列４６および縦列４５を形成するトラックは非ゼロ抵抗率を有する。交差するトラック４５および４６は交差点で寄生キャパシタを形成する。トラックに沿って分配される抵抗および静電容量の結果として、信号の歪みおよび位相シフトが生じる（ＩＴＯ同上）。以下の用語を定義する。

Ｒ_ｃｔ：画素にデータを搬送する縦列トラックの全抵抗、
Ｃ_ｃｔ：画素にデータを搬送する縦列トラックの全静電容量。

液晶アラインメント層（図１１には示さず）は、多重パッシブＬＣＤと同様に電極４７、４８の上に堆積されている。

アクティブアドレス指定の利点
速度
通常、７５Ｈｚは１３ｍｓのフレーム時間に相当し、１０００本の横列をアドレス指定するためには横列毎に１３μｓが必要とされる。トランジスタがオンの時、液晶のキャパシタを充電するための横列時間はおよそ１から数十μｓでなければならない。これによってトランジスタのＲ_ｏｎに低い値が課される。この条件が満たされれば、この方法によって高解像度画像に対する高アドレス率が可能になる。

解像度
トランジスタがオフの時、全フレーム時間の間中に寄生縦列信号から隔離される画素の端末で電圧が維持される。多重化制限（ＡｌｔおよびＰｌｅｓｋｏ規準）が解除され、多数の画素がアドレス指定される場合がある。この制約は、所定のグレーレベルを維持するためには、画素の端末での電圧が所定の値に維持され、２つのグレーレベルの間の電圧差よりも大きく変化しないことである。これを行うためには、画素の漏れ抵抗がある値よりも小さくなければならず、そのためトランジスタのＲ_ｏｆｆおよび液晶の抵抗Ｒ_ＬＣの両方に制限が課される。

２５６グレーレベルの場合、７５Ｈｚで１０００本の横列をアドレス指定するＴＦＴのいくつかの数字は以下のとおりである。

フレーム時間：１３ｍｓ、
横列（ゲート開放）時間Ｔ_ｇ：１３μｓ、
画素の端末に対する電圧の印加：この電圧はＴｇ＝１３μｓにおいておよそ３Ｖによって変化しなければならない
初期グレーレベルの維持：画素の端末での電圧は、フレーム時間中（１３ｍｓ）に１０ｍＶよりも小さな変動で維持されなければならない。この制限によって、トランジスタの高いＲ_ｏｆｆおよび液晶の高い抵抗が課される。

いわゆる「標準的な」ＴＦＴは薄いアモルファスシリコン（ａ−Ｓｉ）層を用い、ＴＮ（捩れネマチック）モードに結合されている。付加価値の高い大型スクリーンの場合、ＴＦＴはより良い視角を持つＩＰＳ（面内切替）またはＭＶＡ（マルチドメイン縦配向）モードにより大きく関連する。

アクティブアドレス指定の制約：標準的なＬＣスクリーンの切替え
モバイル用途でのＴＦＴスクリーンの重大な制約は、その相当の電力消費である。例えば、対角線で１５インチのＴＦＴマトリクスモニタは現在２０Ｗ近く消費し、そのおよそ半分はバックライトに用いられている。この状況は、（ＴＮ効果を利用する）標準的なＴＦＴスクリーンの非双安定特性だけでなく、ＴＦＴ技術の低い発光効率を原因とする。この低い効率の主な原因の１つは、低い開口径比が存在することである。このような状況下では、事実上、標準的な光背景にバックライトが必要とされる。電力供給ネットワークに接続されていない際のこのようなＴＦＴスクリーン装置の自給は単に不足するのみである。この傾向はＴＦＴ−ＩＰＳ技術では顕著である。この技術における視角は実際にはＢｉＮｅｍスクリーンの視角に匹敵するものであるが、画素に横方向の場を印加するためのピッチの短い電極のアレイの存在によって、開口径比がさらに低下する。照明システムの電力、従って装置の消費は、画像の同等の明るさに関して従来のＴＦＴよりも大きくなければならない。さらに、ＩＰＳ装置では従来のＴＦＴスクリーンよりも極めて高い動作電圧が必要とされる。従ってここでもエネルギー収支が低下する。さらに、ＩＰＳ技術を選択することによって生じる費用負担は、多くの大容量の用途では現実的な障害となる。ＴＦＴスクリーンの電力消費が高いだけでなく、その非双安定特性のため、都合の良い場合でも電力消費を低下させることが不可能であることを意味している。

本発明の目的は、従来技術を改良する新規の手段を提案することである。

この目的は、本発明の文脈内において、固定破壊を利用した双安定液晶ネマチックマトリクススクリーンを備えるディスプレイ装置によって達成され、前記ディスプレイ装置は、
オフ状態とオン状態との間で切替え可能な構成要素と、これらの構成要素はそれぞれ各画素に関連する駆動電極と表示状態制御リンクとの間に配置され、
前記各構成要素の入力に対して、前記状態制御リンクを介して、制御された時間間隔によって区分された少なくとも２つの段階を含む入力信号を印加可能な手段とを具備してなることを特徴とし、第１の段階中に、前記入力信号は関連画素上の液晶の固定の破壊を可能にするのに十分な振幅を有し、次に第２の段階中に、前記入力信号の振幅を制御して前記液晶の２つの双安定状態のいずれかを選択し、前記２つの段階の間の時間間隔は、前記第２の入力信号段階が行われる前に前記関連画素上の液晶の固定を破壊するように構成されている。

またより正確には、本発明の文脈内において、前記構成要素は、アドレス信号によってオフ状態とオン状態との間で駆動されるスイッチから形成されることが好ましく、且つ各画素に関連する駆動電極と表示状態制御リンクとの間にそれぞれ配置され、前記装置は、スイッチを前記オン状態に制御する少なくとも２つのアクティブ段階を含むアドレス信号を定義することが可能な手段をさらに含み、前記段階は制御時間間隔によって区分され、前記手段は、少なくとも２つの段階を含む入力信号を各駆動されたスイッチの入力に対して、前記状態制御リンクを介して前記スイッチを選択的にオンにする前記アドレス信号のアクティブ段階と同期して、印加することが可能であり、第１の段階中に、前記入力信号は関連画素上の液晶の固定の破壊を可能にするのに十分な振幅を有し、次に第２の段階中に、前記入力信号の振幅を制御して前記液晶の２つの双安定状態のいずれかを選択し、前記２つの段階の間の時間間隔は、前記第２の入力信号段階が行われる前に前記関連画素上の液晶の固定を破壊するように構成されている。

この構造を「アクティブＢｉＮｅｍ」と呼ぶ。

本発明の目的のため、「マトリクススクリーン」という表現は、横列および縦列の画素の規則的な配列に限定されないものと見なす。これは、ｍ個の関連画素のｎ個のグループ、例えばそれぞれｍ個の画素から形成されるｎ数で形成されるどのような画素配列をも含む。

本発明はまた、固定破壊を利用した双安定ネマチック液晶マトリクススクリーンを電気的に制御する方法に関し、前記方法は、
オフ状態とオン状態との間で切替え可能な構成要素を設けることを含むことを特徴とし、これらの構成要素はそれぞれ各画素に関連する駆動電極と表示状態制御リンクとの間に配置されることを特徴とし、
前記方法はまた、前記電気的制御のために、
前記各構成要素の入力に対して、前記状態制御リンクを介して、制御された時間間隔によって区分された少なくとも２つの段階を含む入力信号を印加するステップを含むことを特徴とし、第１の段階中に、前記入力信号は関連画素上の液晶の固定の破壊を可能にするのに十分な振幅を有し、次に第２の段階中に、前記入力信号の振幅を制御して前記液晶の２つの双安定状態のいずれかを選択し、前記２つの段階の間の時間間隔は、前記第２の入力信号段階が行われる前に前記関連画素上の液晶の固定を破壊するように構成されている。

本発明の他の有利な特徴によれば、本発明によるスクリーンは２つのテクスチャを用い、その一方は分子が互いに少なくともほぼ平行である均一なまたはやや捩れたテクスチャであり、他方は第１のテクスチャとおよそ＋１８０°または−１８０°の捩れで異なるテクスチャである。

それぞれの被制御スイッチを介してアクティブアドレス指定を用いることにより、即ち固定破壊を利用した双安定ネマチック液晶を用いることでＢｉＮｅｍ型スクリーンの文脈内において多くの利点が提供されるが、当業者は、このような結果を達成させるものを従来技術の文献に見出すことはできなかった。

これと全く反対に、アクティブアドレス指定で要求される制御信号の波形および持続時間は、これまでＢｉＮｅｍ型の操作可能な双安定スクリーンに対応していなかった。

さらに、アクティブアドレス指定液晶スクリーンの電力消費は、ＢｉＮｅｍスクリーンの文脈において当業者に完全に受け入れ不可能と思われていた。

最後に、特に各画素に関連するスイッチの存在によるアクティブアドレス指定スクリーンのコストのため、これまで当業者はこのような結果を得ることができなかった。

従って、本発明の文脈において提案されているように、制御された時間間隔によって区分された２つの段階にアドレス信号および制御信号を分離することによって大幅な革新が成され、それによって以下に詳細に説明するように従来技術に対して実質的な改良を達成することが可能となる。

本発明の他の特徴、目的および利点は、制限することのない例として与えられた添付図面に基づく以下の詳細な説明を読むことにより明らかとなるであろう。

本発明によるスクリーンの全体構造は、図１１に示されているような従来のＴＦＴスクリーンの構造と同一である。

このような従来のＴＦＴスクリーンとの本質的な違いは次のとおりである。

標準的な配向層の１つがＢｉＮｅｍに特有の弱い天頂固定配向層３４と置き換えられていること、
セルが標準的な技術の場合よりも小さな厚さで作成されていること、
セルが、図１に示されているような２つのテクスチャＵおよびＴ、およびＢｉＮｅｍモードにおけるセルの動作が得られるようにＢｉＮｅｍに合わせた液晶がセルに満たされていること、である。

従って、通常、本発明の場合においては、互いに向かい合う２つの電極２２、３２の間に画定され、且つそれぞれ２つのプレートまたは基板２０、３０のいずれかの上に配置された画素毎に、スイッチを形成する各トランジスタ４０のドレイン４１に電極の一方が接続され、このトランジスタのソース４２が状態制御トラックまたはリンク、例えば縦列４５に接続されて状態制御信号を受信し、前記トランジスタのゲート４１が駆動またはアドレストラックまたはリンク、例えば横列４６に接続されて駆動またはアドレス信号を受信し、後部電極が共通電位、例えばアースに接続され、これはすべての画素に共通のものである。

ｍ個の素子、例えばｍ本の縦列のｍ本の横列のｎ個のグループの形態でまとめられたｎ×ｍ個の画素のスクリーンでは、ｎ×ｍ個の非制御スイッチ４０が設けられ、ｎ個の導電トラックのアレイは導電トラックのアドレス横列を形成し、ｍ個の導電トラックのアレイはトランジスタを制御する縦列を形成する。

トランジスタ４０のゲート４１に信号が印加されていない時、これはオフ、即ち非導電状態である。

一方、このトランジスタ４０のゲート４１に適切な信号が印加された時、これはオンになる。トランジスタのソース４２に印加された電圧はその後トランジスタのドレイン４３、またその結果としてトランジスタの関連する電極４７に現れる。

２つの電極間に配置された液晶によって形成された画素は、トランジスタがオフ状態に切替えられた時に、即ちそのゲートに印加されたアドレス信号が切断された時に、その端末でこの電圧を維持することができるキャパシタを構成する。

新たなアドレス信号および新たな制御信号の印加の前におけるこの電圧のその後の変動は、画素の２つの電極の間に画定されるインピーダンスに依存する。

以下、それぞれ各画素に関連する前記スイッチトランジスタをＴＦＴ（薄膜トランジスタ）と呼ぶ。

しかし、本発明を、被制御スイッチを製造するいずれかの技術に限定されるものと考えてはならない。本発明はこのような機能を実行することができるいかなる技術をも包含するものである。例えば、１つ以上のダイオードに基づくシステムを考えてもよい。

ＴＦＴ４０は、アドレス指定された横列４６に関連する画素以外のスクリーンのすべての画素を隔離することを可能にし、これらの画素はそれぞれそれらの縦列トラック４５を介して縦列ドライバに接続されている。

従来のＴＦＴの標準的なアドレス指定では、各フレームのすべての画素をアドレス指定し且つ制御する必要があるが、ＢｉＮｅｍの双安定によれば各画素間で状態が変化した画素のみを選択的に制御することが可能になる。双安定のため、極めて個別的なアドレス指定を行うことができる。この方式を「選択的アドレス指定」と呼ぶ。

より正確には、本発明の文脈においては、横列のアドレス指定毎に、状態を変化させなければならない画素は、選択に続いて連続的に固定破壊を行うために、それらの関連するトランジスタのソースで切替え信号を受信しなければならず、その他の画素は、接地されたまま、即ちオン状態にされたそれらのトランジスタを介してゼロ電圧を受ける可能性がある（これは、このようなゼロ電圧は固定を破壊することができず、従って画素の状態を変化させることができないためである）。従って、電力消費は大幅に低下し、変化の遅い画像の場合にはほぼゼロとなる場合がある。この場合にはスクリーンのコントラストおよび輝度が最適となり、中間切替え状態を介した画素の切替えはフレーム毎に現れず、この画素が状態を変化させなければならない時にのみ現れる。従って、画像のちらつきが完全に除去される。

アクティブＢｉＮｅｍのアドレス指定は、本発明によれば、制御された時間間隔によって区分された少なくとも２つの段階の形態で数回行われる。従って、本発明は標準的なＴＦＴのアドレス指定とは根本的に異なっており、標準的な液晶は単に印加された場の値に従って配向されるためにアドレス指定が行われるのは１回である。

本発明によるアドレスおよび制御信号の本質的な機能は、まず第１の段階でトランジスタのソースを介して（横列アドレス時間Ｔｇの間）制御電圧Ｐ１を印加し、次に第２の段階で破壊時間と呼ばれる時間Ｔｃの後に、この場合もトランジスタのソースを介して（Ｔｇとは異なってもよい横列アドレス時間Ｔｇ’の間）制御電圧Ｐ２ＵまたはＰ２Ｔを印加することによって、画素の端末で例えば２つのレベルで正しい信号を生成し、それによってＵテクスチャまたはＴテクスチャの獲得を可能にすることである。続く第３の段階で、ゼロに近いまたは等しい第３の電圧を印加する必要がある場合もある。

ＵとＴとの間で切替える場合の（それぞれ３段階および２段階の）２つのアドレス指定選択肢についてまず説明し、その次にそのアドレス指定概念を、グレーレベルを有するＢｉＮｅｍの構造に拡大する。

ＵとＴとの間の切替え
選択肢１：３段階アドレス指定
この選択肢は図１３のタイミング図に示されている。

図１３において、フレーム時間はＴＲＡによって示され、即ち、図１３ａに示されているアドレス信号および図１３ｂに示されている状態制御信号が、反復周期ＴＲＡ（画素が状態を変化させる際の非選択的なアドレス指定の場合または選択的なアドレス指定の場合）またはＴＲＡの倍数（画素がフレーム毎に状態を変化させない際の選択的なアドレス指定の場合）で反復する。

図１３ａに示されているように、以下のようにアドレス電圧をトランジスタ４０のゲート４１に連続して３回印加してトランジスタ４０をオン状態に切替える。即ち、
第１の段階において、アドレス信号は持続時間Ｔｇを有し、
第２の段階において、第１の段階に対して立ち上がりがＴｃだけ遅延したアドレス信号は持続時間Ｔｇ’を有し、
第３の段階において、第２の段階に対して立ち上がりがＴｃだけ遅延したアドレス信号は持続時間Ｔｇ”を有する。

時間Ｔｇ、Ｔｇ’およびＴｇ”は同じであっても異なっていてもよい。

時間Ｔｃは、基板３０上の弱い固定３４が持続時間Ｔｇ’の選択信号が印加される前に破壊されることを確実にするのに十分なように定義されている。

図１３ｂに示されているように、前記持続時間Ｔｇ、Ｔｇ’およびＴｇ”のアドレス電圧と同期して、関連するトランジスタ４０を介して画素に３つの制御電圧を連続して印加する（これら３つの電圧の立ち上がりも時間Ｔｃその後Ｔｓによって区分されている）。即ち、
第１の段階（持続時間Ｔｇ）：制御電圧Ｐ１をトランジスタのソースに印加して破壊を達成し、
第２の段階（時間Ｔｃの後の持続時間Ｔｇ’）：獲得するテクスチャに応じて、制御電圧Ｐ２ＴまたはＰ２Ｕをトランジスタのソースに印加する。

Ｔ状態へ切替えるために、図４に概略的に示されている２つの（高および低）領域をＰ２Ｔに用いてもよい。

Ｐ２Ｔの低い値が選択されると、この場合は単一の縦列信号Ｃの符号を用いてＴおよびＵから選択することを要求する多重化と関連した制限がないため、これをゼロまたは非常に低くなるように選択してもよい。電圧の急上昇が大きくなるので（Ｐ１とＰ１−Ｐ２Ｔ間とを比較）、Ｔへの切替えが容易になる。このような信号は図２に示されている方形波型である。

Ｕテクスチャへ切替えるためには、図４の電圧Ｐ２Ｕが適しており、
第３の段階（時間Ｔｓの後の持続時間Ｔｇ”）：ゼロまたは非常に低い電圧Ｐ０ＴまたはＰ０Ｕによってゼロへリセットする。

上記のように、Ｔテクスチャの場合の第２の段階Ｔｇ’では、図４に示された２つの（高および低）領域をＰ２Ｔに用いてもよい。低いＰ２Ｔの場合、Ｔへ切替えは第２のアドレス指定Ｔｇ’の間に開始される。高いＰ２Ｔの場合、Ｔへ切替えはＰ２ＴとＰ０Ｔの間の電圧降下の時点で第３のアドレス指定Ｔｇ”の間に開始される。

Ｕテクスチャの場合、Ｐ２Ｕの印加の後にゼロへリセットすることによって、新たなアドレス指定シーケンスの前に液晶分子が静止状態に到達することが可能となる。従って、選択時間と呼ばれる時間Ｔｓの後に、ゼロまたはほとんどゼロの電圧Ｐ０Ｕが画素の端末に時間Ｔｇ”（横列が新たに開く）の間印加される。Ｐ０Ｕは必ずしもＰ０Ｔと等しくない。

段階Ｔｇ’の間に低いＰ２Ｔ電圧でトランジスタのドレインでまたその結果として画素で得た結果的な制御信号が図１３ｃに示されている。Ｔｇの間に、画素のキャパシタが電圧Ｐ１に充電される。Ｔｇの後で、このキャパシタは並列漏れ抵抗によって放電する可能性がある。Ｔｇ’の間に画素の端末での電圧はＰ２Ｔへリセットされる。Ｔｇ’の後でキャパシタが放電する可能性がある。最終的に、Ｔｇ”の間に画素の端末での電圧はゼロへリセットされる。この信号の結果としてＴ状態となる。

同様に、段階Ｔｇ’の間に電圧Ｐ２Ｕでトランジスタのドレインでまたその結果として画素で得た結果的な制御信号が図１３ｄに示されている。Ｔｇの間に、画素のキャパシタが電圧Ｐ１に充電される。Ｔｇの後で、このキャパシタは並列漏れ抵抗によって放電する可能性がある。Ｔｇ’の間に画素の端末での電圧はＰ２Ｕへリセットされる。Ｔｇ’の後でキャパシタが放電する可能性がある。最終的に、Ｔｇ”の間に画素の端末での電圧はゼロへリセットされる。この信号の結果としてＵ状態となる。

一般的に、本発明による上述の原理を、様々な制御信号を様々なＴｓ^ｘが続く制御時間間隔Ｔｃによって区分けされたそれぞれ持続時間Ｔｇ^ｘでｘ回連続的に印加する場合に拡張してもよい。制御信号の印加段階数を増加することの利点は、Ｕ状態へ切替える場合に最適な信号により近づくことであり、これは連続的に下がる傾斜になる。４つの遷移でアドレス指定することにより、３つのレベル等の傾斜に近づけることができる。欠点は、全体の横列時間が遷移の数と共に増大することである。従って、同一の状態制御で、各横列は、フレーム周期ＴＲＡ（画素が状態を変化させる際の非選択的なアドレス指定の場合または選択的なアドレス指定の場合）またはＴＲＡの倍数（画素がフレーム毎に状態を変化させない際の選択的なアドレス指定の場合）でｘ回アドレス指定される。

１つの横列のアドレス指定段階Ｔｇ^ｘの間に、他の横列をアドレス指定してもよい。

従って、図１３ｅは、上述のアドレス信号と比較してオフセットされ且つ上述の横列に隣接する第２の横列を制御することができるアドレス信号の例を概略的に示している。

選択肢２：２段階アドレス指定
この選択肢は、図１５のタイミング図に示されている。

ここでも、図１５において、フレーム時間はＴＲＡによって示され、即ち、図１５ａに示されているアドレス信号および図１５ｂに示されている状態制御信号が、付加周期ＴＲＡ（画素が状態を変化させる際の非選択的なアドレス指定の場合または選択的な場合）またはＴＲＡの倍数（画素がフレーム毎に状態を変化させない際の選択的なアドレス指定の場合）で反復する。

図１５ａに示されているように、アドレス電圧をトランジスタ４０のゲート４１に連続して２回印加してトランジスタ４０をオン状態に切替える。即ち、
第１の段階において、アドレス信号は持続時間Ｔｇを有し、
第２の段階において、第１の段階に対して立ち上がりがＴｃだけ遅延したアドレス信号は持続時間Ｔｇ’を有する。

時間ＴｇおよびＴｇ’は同一であっても異なっていてもよい。

時間Ｔｃは、基板３０上の弱い固定３４が選択信号Ｔｇ’の印加の前に破壊されることを確実にするのに十分なように定義されている。

図１５ｂに示されているように、（破壊時間と呼ばれる時間Ｔｃによって区分された）前記アドレス電圧ＴｇおよびＴｇ’と同期して、関連するトランジスタ４０のドレイン４３を介して画素に２つの制御電圧を連続して印加する。即ち、
第１の段階（持続時間Ｔｇ）：制御電圧Ｐ１をトランジスタのソースに印加して破壊を達成し、
第２の段階（時間Ｔｃの後の持続時間Ｔｇ’）：獲得するテクスチャに応じて、制御電圧Ｐ２ＴまたはＰ２Ｕをトランジスタのソースに印加する。

Ｐ１ｆを第２の遷移Ｔｇ’の開始時の画素の端末の電圧とする（図１６を参照）。

Ｔテクスチャの場合、Ｐ１ｆとＰ２Ｔの間の電圧の急上昇によってＴ状態への切替えが可能になるようにＰ２Ｔを十分に低く（理想的にはＰ２Ｔ≒０）しなければならない。同様に、Ｐ１ｆとＰ２Ｔの間の電圧の急上昇によってＴ状態への切替えが可能になるように電圧Ｐ１ｆを十分に高く維持しなければならない。

ゼロＰ２Ｔの場合には、電圧の急上昇が大きくなるので（Ｐ１ｆとＰ１ｆ−Ｐ２Ｔ間とを比較）、Ｔへの切替えが容易になる（従って、画素に印加される信号は図２に示されている方形波型である）。ゼロＰ２Ｔの第２の利点は、液晶分子が次の切替えの間に静止状態になることである。

電圧Ｐ２Ｔはゼロに戻ることなく、フレーム時間ＴＲＡの間中印加された状態になるので、ここでは高いＰ２Ｔ値（図４を参照）を使用することはできない。

Ｕ状態への切替えでは、電圧Ｐ２Ｕを電圧Ｐ１ｆに近づけることによって連続的な傾斜の形態の下降を得るようにしてもよい。従って、図３に示されているような下降傾斜信号波形を画素の端末に存在する漏れ抵抗において得られた放電電流によって得ることができる。この信号波形はＵ状態への切替えに非常に適している。

最適な放電時間、即ちＵ状態への切替えに十分ではあるがフレーム時間ＴＲＡよりも少ない時間を得るためには、図１４に示されているように、画素の端末に放電抵抗Ｒ_Ｆを付加する必要がある場合がある。

Ｔ状態への切替え：
図１５ｃは、持続時間Ｔｇ’の段階の間に低い電圧Ｐ２Ｔ電圧で画素に得られた結果的な制御信号を示している。Ｔｇの間に、画素のキャパシタは電圧Ｐ１ｉ．に充電される。Ｔｇの後で、画素のキャパシタは並列漏れ抵抗によって放電する可能性がある。従って、持続時間Ｔｇ’の第２のアドレス指定遷移の前では電圧がＰ１ｆに等しく、この時Ｐ１ｆ＜Ｐ１ｉである。Ｔｇ’の間に画素の端末での電圧はＰ２Ｔへリセットされる。Ｐ１ｆを、Ｐ１ｆ−Ｐ２Ｔ間でＴ状態への切替えが可能になるようにしなければならない。Ｔｇ’の後にキャパシタが放電して、フレームＴＲＡの終了の前にゼロ電圧を得る。この信号の結果としてＴ状態となる。

Ｕ状態への切替え：
同様に、図１５は、段階Ｔｇ’の間に電圧Ｐ２Ｕでトランジスタのドレインでまたその結果として画素で得た結果的な制御信号を示している。Ｔｇの間に、画素のキャパシタは電圧Ｐ１ｉに充電される。Ｔｇの後で、このキャパシタは並列漏れ抵抗によって放電する。従って、持続時間Ｔｇ’の第２のアドレス指定遷移の前に電圧がＰ１ｆに等しくなり、この時Ｐ１ｆ＜Ｐ１ｉである。Ｔｇ’の間に画素のキャパシタの端末での電圧はＰ２Ｕへリセットされる。Ｔｇ’の後にキャパシタが放電して、フレームＴＲＡの終了の前にゼロ電圧を得る。この信号の結果としてＵ状態となる。

放電抵抗Ｒ_Ｆが存在するため、選択肢２の場合では値Ｐ１ｆ−Ｐ１ｉは選択肢１の場合よりも大きい。

このようにして、同一の状態制御で、各横列はフレーム周期ＴＲＡで２回（ＴｇおよびＴｇ’）アドレス指定される。時間Ｔｃによって区分されたこれらのアドレス指定段階の間に他の横列をアドレス指定してもよい。

従ってここでも、図１５ｅは、上述のアドレス信号と比較してオフセットされ且つ上述の横列に隣接する第２の横列を制御することができるアドレス信号の例を概略的に示している。

アクティブＢｉＮｅｍで切替えを達成するための条件
図１６は、Ｔ状態へ切替える場合の画素の端末での電圧の変動を詳細に示しており、これは（およそ３０μｓの閾値よりも少ない時間Ｔｔでの急な降下を必要とするため）最も重要な切替えである。

この変動においては４つの連続的な段に区別してもよい。

１．持続時間ＴｇのＥＣ段階：画素の端末での固定破壊電圧の確立
時間Ｔｇの最後に、即ちトランジスタの導電周期の最後に達しなければならない電圧Ｐ１ｉは固定破壊電圧Ｖ_ｃよりも常温で通常１５から１８Ｖ大きくなければならない。即ち、
Ｐ１ｉ＞Ｖ_ｃ≒１５から１８Ｖとなり、
Ｔｇはおよそ２０μｓ。

到達する電圧は正確な値でなくてもよいが、固定の破壊を可能にするためにはＶ_ｃを超えていればよい。さらに、Ｐ１固定破壊電圧は、Ｕ状態への切替えの場合とＴ状態への切替えの場合で異なってもよい。対照的に、ＴＮまたは他の液晶を有する標準的なＴＦＴの場合には、信頼性のあるグレーレベルを得るためには非常に正確な値を時間Ｔｇにおいて得なければならない。従って、ＥＣ段階では、ＴＦＴと本発明によるアクティブＢｉＮｅｍ液晶との組み合わせに対する制約は、標準的な液晶に結合されたＴＦＴの場合よりも小さくなる。

Ｐ１に充電する場合に含まれる電気パラメータとしては、トランジスタの抵抗Ｒ_ｏｎ、画素の静電容量Ｃｐｘ＝Ｃ_ＬＣ＋Ｃ_Ｓ、縦列トラックに沿って伝搬するための時間およびその抵抗があり、これらはＲ_ｃｔおよびＣ_ｃｔより決定される。

２．持続時間Ｔｃ−ＴｇのＣ段階：固定破壊
Ｔｇの後の時間Ｔｃ−Ｔｇの間に、トランジスタはオフとなり、固定を破壊するためには電圧Ｐ１をＶ_ｃ以上に維持しなければならない。Ｐ１ｆを時間Ｔｃの最後に画素の端末での電圧とする。即ち、Ｐ１ｆ＞Ｖ_ｃ≒１５から１８Ｖとする。

通常、時間Ｔｃ−Ｔｇの間に数ボルトの低下は許容される。グレーレベルを発生させる標準的なＴＦＴの場合と異なり、電圧Ｐ１を正確なレベルに維持する必要はない。従って、Ｃ段階の場合、ＴＦＴと本発明によるアクティブＢｉＮｅｍ液晶との組み合わせに対する制約は、ＴＦＴおよび標準的な液晶での制約よりも小さくなる。

通常、時間Ｔｃ−Ｔｇはτ_１より大きいかまたはそれと等しくなければならず（図４を参照）、固定を破壊するためにはこの時間の間はＶ_ｃよりも大きい電圧を維持しなければならず、通常τ_１≒１ｍｓである。Ｔｇ＝２０μｓおよびＴｃ−Ｔｇ＝τ_１の場合、１つの横列を破壊する段階中に５０本の他の横列をアドレス指定してもよい。

Ｐ１の持続中に含まれる電気パラメータには、画素の静電容量Ｃｐｘ＝Ｃ_ＬＣ＋Ｃ_Ｓ、画素の抵抗Ｒ_ＬＣ、また場合によっては選択肢２に記載されているように漏れ抵抗が加えられればＲ_Ｆがある。

３．持続時間Ｔｇ’のＥＳ段階：テクスチャ選択信号の確立
パッシブ多重化の場合と同様に、時間ＴｔにおけるＰ１ｆ＞Ｖ_ｃからＰ２Ｔへの急速な降下が必要とされるため、Ｔテクスチャへの切替えが最も難しい。通常、Ｔｔは、およそ３０μｓ、即ちほぼゲート開放時間の程度である。速度を最適化するためには、Ｔｇ’<Ｔｔ≒３０μｓとすれば有利である。ほぼＴｇの時間で電圧がＰ１ｆからＰ２Ｔへ降下するための条件は全体としてはＥＣ段階の場合と同じであり、即ちＴＦＴに対する制約は同様である。ＥＳ段階中に含まれる電気パラメータは、ＥＣ段階の場合と同じである。

４．選択信号のゼロへの降下は、第３の遷移を介してゼロへリセットすること（選択肢１の場合）によって、または画素の端末での電圧漏れ（選択肢２の場合）によって発生する。

アクティブＢｉＮｅｍにおけるグレーレベルの生成
大きさおよび密度が制御されたＴおよびＵテクスチャの微小領域を画素内に形成することによって、本発明によるアクティブＢｉＮｅｍモードにグレーレベルを発生させることができる（文献［６］を参照）。（アドレス指定のＳ段階の間に）第２のレベルの電圧Ｐ２を正確に制御することによって制御を達成する。

このようなプロセスを行うには文献［６］を参照するとよい。

従って、このプロセスについては以下詳細に説明しない。

しかし、ここで想起されることは、グレーレベルを以下の手段によって制御してもよく、即ち、体積に関して１８０°回位線によってまたは一方の表面上の１８０°再配向壁によって区切られている双安定テクスチャが１つの且つ同一の画素内に制御された比率で共存する混合テクスチャを固定破壊の後に生成することができる制御手段と、表面壁への体積線の遷移および表面上でのこれらの壁の不動化によって混合テクスチャを長期安定させる手段とによって制御してもよい。

ゼロ平均値の獲得
正極性または負極性の信号によってアクティブＢｉＮｅｍを切替えてもよい。

さらに、パッシブ多重化の場合と同様に、電気分解によって劣化するある液晶材料の問題が、それらが直流電圧を受ける場合に発生することがある。この問題を改善する１つの解決策として、液晶にゼロ平均値の信号を印加してもよい。フレームからフレームへ縦列に印加される電圧の符号を反転させることによってゼロ平均値の信号を得てもよい。

本発明による模範的な実施の形態
本発明によるアクティブＢｉＮｅｍスクリーンのアドレス指定の２つの完全なシミュレーション（上記選択肢１および２）を市販のソフトウェアを用いて行い、それによりこれら２つの選択肢によるアドレス指定の重要なステップを検証した。これら２つのシミュレーションに共通するパラメータは以下のとおりである。

画素の大きさ：
方形画素：Ｗ_ＬＣ＝Ｌ_ＬＣ＝２１０μｍ、
セルの厚さ：
ｄ＝１．５μｍ、
スクリーンの特徴：
速度：５０Ｈｚ、即ち２０ｍｓのフレーム時間、
４８０本の横列および６４０本の縦列（ＶＧＡ解像度）−利用可能な横列時間：４０μｓ、
液晶の特徴：
Ｃ_ＬＣ＝ε_０ε_ＬＣＷ_ＬＣＬ_ＬＣ／ｄ、
ε_０：自由空間の誘電率、
ε_ＬＣ：液晶の比誘電率。

液晶の誘電異方性を考慮して、プレーナホメオトロピック間遷移（ＥＣ段階におけるキャパシタの充電）の場合に５のε_ＬＣ、およびホメオトロピックプレーナ間遷移（ＥＳ段階におけるキャパシタの放電）の場合に２５のε_ＬＣを検討した。

液晶の抵抗率は１０^１０Ω．ｃｍである。この液晶の質は、抵抗率の点では中程度である（標準的なＴＦＴで用いられる液晶はおよそ２オーダーの大きさ、即ち１０^１２Ω．ｃｍのより高い抵抗率を有する）。

ＴＦＴの特徴（現在は従来技術のａ−Ｓｉで作成された標準的なＴＦＴに対応する）：
本発明者のモデルにおいては、ＴＦＴは以下のパラメータを特徴とする。

ＣＭ＝単位面積当たりの絶縁容量：３０ｎＦ／ｃｍ^２、
μ_０＝移動度：０．４ｃｍ^２／Ｖ．ｓ、
Ｗ＝ＴＦＴの幅：２０μｍ、
Ｌ＝ＴＦＴの長さ：４μｍ、
Ｃ_Ｓ＝蓄積容量＝２Ｃ_ＬＣ（ε_ＬＣ＝５によって定義され、液晶の特徴を参照）。

これらのパラメータによってオンモード（Ｒ_ｏｎ）のモデリングが可能になる。

（ゲートに印加される）横列電圧
Ｔｇ＝Ｔｇ’＝Ｔｇ”＝２０μｓおよびＴｃ＝Ｔｓ＝１ｍｓの場合、横列電圧は３０Ｖである。

図１７は、それぞれ持続時間Ｔｇ、Ｔｇ’およびＴｇ”の３つのパルスを含む選択肢１に対応する横列アドレス電圧を示している。

図１８は、それぞれ持続時間ＴｇおよびＴｇ’の２つのパルスを含む選択肢２に対応する横列アドレス電圧を示している。

金属信号搬送トラックの特徴：
Ｒ_ｃｔ（トラック）：０．１Ω、幅＝１_ｔ：５μｍ．
画素の端末での電圧は、縦列に沿って信号が伝搬する間のすべての寄生カップリングの影響を考慮するように最後の横列から算出される。

選択肢１による本発明の模範的な実施の形態
この選択肢では、３つの遷移Ｔｇ、Ｔｇ’およびＴｇ”、即ち３×２０μｓ＝６０μｓの全横列アドレス時間が必要とされる。従って、５０Ｈｚでは、２０μｓのゲート開放時間で３３３本の横列をアドレス指定することができる。横列の数を増やすためには、Ｔｇｓを低下させ、即ちＴＦＴおよび液晶の性能を上げることによって、より短い時間ＴｇでＰ１（ＥＣ段階）まで充電し且つより短い時間Ｔｇ’でＰ１（ＥＳ段階）から放電することができる。

縦列電圧：
２０μａｓで２０Ｖの選択破壊電圧Ｐ１ｉまで画素を充電することを目的として、横列からの第１のアドレスパルスと同期して時間Ｔｇ＝２０μｓの間、破壊電圧Ｖ_ｃｏｌ＝２５Ｖが印加され、
次に、１ｍｓの時間Ｔｃの後に、横列からの第２のアドレスパルスと同期して、以下が印加される。即ち、
Ｔ状態への切替えの場合、２０μｓの時間Ｔｇ’の間にゼロ選択電圧が印加される。その目的は電圧Ｐ１ｆから電圧Ｐ２Ｔへ移ることであり、この電圧はＴｔよりも少ない時間（およそ３０μｓ）、この場合は２０μｓに等しい時間で５Ｖより小さくならなければならない（ＢｉＮｅｍの多重化に関連して先に説明したように、Ｐ２Ｕの場合は７から９Ｖ）。

Ｕ状態への切替えの場合、２０μｓの時間Ｔｇ’の間に例えば８Ｖの選択電圧が印加される。その目的は、およそ２０μｓで電圧Ｐ１ｆから電圧Ｐ２Ｕ、通常８Ｖへ移ることである。

次に時間Ｔｓの後、横列からの第３のアドレスパルスと同期して、ゼロリセット電圧がテクスチャに関係なくＴｇ”２０μｓの間印加される。

シミュレーションの結果：
図１９は、Ｔ状態へ切替える場合の画素の端末で算出された信号を示している。生成された信号は、図２に示されているような方形波型である。これにより、画素の充電が正確に行われ、２０μｓで２０Ｖをやや上回る電圧に達することが分かる。この同じ電圧（この「標準的な」ＴＦＴの場合にはほとんど漏れはない）と０Ｖに非常に近い値との間での放電も２０μｓで行われる。従って、この信号はＴテクスチャへの切替えに完全に対応する。

図２０は、Ｕ状態への切替えの場合における画素の端末で算出された信号を示している。

３つのアドレス指定ステップによって、多重化の場合に用いられたものと同じ型の２レベル信号を発生させ、Ｕ状態への切替えを可能にする。

ＴおよびＵ状態へ切替える場合の制御信号は、２ｍｓの後では０Ｖである。従って、次のフレームの間の切替えメカニズムが妨害されることはない。

以下の条件で、この選択肢に漏れの大きいＴＦＴを用いることもできる。即ち、
全Ｃ段階（通常１ｍｓ）の間中Ｐ１をＶ_ｃ以上に維持し、
ＲＭＳ値が閾値電圧またはフレデリック電圧（Ｆｒｅｄｅｒｉｃｋｓ ｖｏｌｔａｇｅ）（およそ０．５Ｖ）よりも大きい寄生信号は画素に送られない。

選択肢２による本発明の模範的な実施の形態
この選択肢では、２つの遷移ＴｇおよびＴｇ’、即ち２×２０μｓ＝４０μｓの全横列アドレス時間が必要とされる。Ｔｇ＝Ｔｇ’＝２０μｓで４８０本の横列をアドレス指定することができる。

限定することのない例として、１５０ＭΩの放電抵抗Ｒ_Ｆが選択され、これは液晶の最大静電容量での１０ｍｓの放電時間に対応している。

縦列電圧：
時間Ｔｇで画素を２３Ｖの選択破壊電圧Ｐ１ｉまで画素を充電することを目的として、横列からの第１のアドレスパルスと同期して時間Ｔｇ＝２０μｓの間、破壊電圧Ｖ_ｃｏｌ＝２５Ｖが印加され、
次に、１ｍｓの時間Ｔｃの後に、横列からの第２のアドレスパルスと同期して、以下が印加される。即ち、
Ｔ状態への切替えの場合、Ｔｇと等しくなるように選択された時間Ｔｇ’の間にゼロ選択電圧が印加される。その目的は電圧Ｐ１ｆから電圧Ｐ２Ｔへ放電することであり、この電圧はＴｔよりも少ない時間（およそ３０μｓ）、この場合は２０μｓに等しい時間で５Ｖより小さくならなければならない。

Ｕ状態への切替えの場合、時間Ｔｇ’＝２０μｓの間に例えば１８Ｖの選択電圧が印加される。これは電圧Ｐ２Ｕに対応しており、放電抵抗を介した立ち下がり時間は２０ｍｓのフレーム時間よりも短い。

尚、この値によって連続立ち下がり信号の生成が可能になる。

パルスがゼロにリセットされないので、画素の端末での漏れによってフレーム時間ＴＲＡの持続時間にゼロへのリセットを可能になければならない。非ゼロ開始電圧が弾性結合および流体力学的結合、またそのために切替えを乱すことがあるため、このゼロへのリセットは次のフレームに必要である。

シミュレーションの結果：
図２１は、Ｔ状態へ切替える場合の画素の端末で算出された信号を示している。

生成された信号は、図２に示されているような方形波型である。これにより、画素の充電が正確に行われることが分かる。２０μｓで２３Ｖの電圧に達する。放電抵抗によって１ｍｓで３Ｖの電圧降下が発生する。従って、電圧Ｐ１ｆは２０Ｖ（Ｐ１＞Ｖ_ｃ≒１６Ｖとなるように固定された限界）である。２０Ｖから０Ｖに非常に近い電圧への間での放電も２０μｓで行われる。従って、この信号はＴ状態への切替えに完全に対応する。

図２２は、Ｕ状態へ切替える場合の画素の端末で算出された信号を示している。

生成された信号は、図３に示されているような連続勾配型である。これにより、画素の充電が正確に行われることが分かる。２０μｓで２３Ｖの電圧に達する。放電抵抗によって１ｍｓで３Ｖの電圧降下が発生する。従って、電圧Ｐ１ｆは２０Ｖ（Ｐ１＞Ｖ_ｃ≒１６Ｖとなるように固定された限界）である（Ｔ状態への切替えに同じ）。従って、放電抵抗によって画素の端末での電圧が連続的に低下する。１０ｍｓで３Ｖまでの低下が発生し、フレーム時間に選択された値２０ｍｓで（フレデリック電圧に近い）０．４５Ｖの電圧に達する。

ＴおよびＵ状態へ切替える場合の制御信号は、それぞれ２ｍｓおよび２０ｍｓの後では０Ｖに非常に近い。従って、次のフレームの間の切替えメカニズムが妨害されることはない。

固定画像モードにおける作用：ＢｉＮｅｍの双安定性および光学的品質
スクリーンがアドレス指定されず固定画像を表示する場合、画像の特性はＢｉＮｅｍの特性である。少なくとも５０Ｈｚの周波数で永久的にリフレッシュする必要があるためにスクリーンの電力消費が増大する標準的な液晶とは異なり、双安定性によって、エネルギーを供給することなくこの表示されている画像を持続させることができる。ＵおよびＴテクスチャの平面的な特徴（基板の平面に対して傾斜した分子がない）により、ＴＮまたはＭＶＡ効果の場合のように、複屈折補正膜を付加せずに大きな視角で画像の良好な光学的品質（コントラスト、輝度）を実現することができる。

選択的アドレス指定の貢献：固定画像の光学的品質が動画において部分的に維持される
２つのフレーム間で状態が変化する画素のみを選択的にアドレス指定する場合、再アドレス指定されない画像のその部分は安定する。これは固定画像に等しい品質を有し、観察者に良好な全体視覚的印象を与える。切替わる画素は、Ｔ状態またはＵ状態に切替わる必要がある時間、即ちおよそ５ｍｓの間にのみ乱れる。従って、スクリーンのコントラストおよび輝度は最適となる。中間切替え状態を介する画素の遷移はフレーム毎には現れないが、この画素が状態を変化させる時にのみ現れる。

選択的アドレス指定の貢献：電力消費の低下
画像が変化するたびに、アドレス指定された横列のすべてのＴＦＴは同時にゲート開放信号を受信するが、状態を変化させなければならない画素のみが関連するＴＦＴのドレインを介して制御信号を受信する。他の画素、即ち状態の変化が望まれない画素の場合、関連するＴＦＴのソースおよびドレインはゼロ電位のままとなる。従って、電力消費は、変化の遅い画像の場合にはゼロまで、大幅に低下する。

ＴＦＴの貢献：画素の隔離
各画素に結合したトランジスタはスイッチとして働き、これはデータを満たす短い時間（およそ１０から数十μｓ）の間は閉じ、フレーム時間の残りの間は開いている。従って、各液晶画素は他の画素および縦列トラックに沿って進む縦列データから隔離される。アドレス指定される画素の数に関しては何ら制限なく、画像をアドレス指定する際にちらつき効果が現れることはない。

ＴＦＴの貢献：アドレス率の上昇
通常およそ１から２ｍｓの多重アドレス指定の場合に必要とされる時間と比較して、アクティブＢｉＮｅｍでの横列アドレス時間は、採用される選択肢に応じて、通常数十μｓであるゲート開放時間Ｔｇのおよそ２または３倍である。従って、パッシブ多重化と比較して、本発明によるアクティブＢｉＮｅｍではおよそ５０倍のアクセス可能率の上昇が達成される。従って、ＴＦＴによってアドレス指定される標準的な液晶の場合と同様に、本発明によるアクティブＢｉＮｅｍモードにおいてはビデオレートで１０００本の横列をアドレス指定することができる。

ＴＦＴの貢献：横列に沿った信号伝搬の改善
ＴＦＴスクリーンにおいては、幅１_ｐの画素間で非常に細い金属トラックによって信号が搬送される。ＩＴＯトラックの場合と同様に、これらの横列に沿った伝搬は拡散方程式に従って行われるが、これらのトラックの表面抵抗は≒０．１Ω、即ち１００倍低くなる。従って、同一のスクリーンで拡散時間が１００分の１減少する。これは、縦列が１０倍長いスクリーンの場合にのみ起こる。

金属縦列トラックは一度に１つの画素のみを充電するが、これは画素よりも幅が狭い。これらの効果は互いを部分的に補正する。金属の伝導率によってトラックの抵抗による充電時間を無視することができる。Ｌ＝８５ｍｍの大きさの方形スクリーンの場合、その画素はＬ／ｎの辺を有する方形であり、幅１_ｐの金属トラックの場合の充電時間Ｔ_ｃに対する拡散時間１_ｄの割合は、２１０μｍの辺を有する４００個の方形画素では以下のとおりである。

Ｔ_ｄ／Ｔ_ｃ＝（Ｒ_{ｓ（ＩＴＯ）}／Ｒ_{ｓ（ｍｅｔａｌ）}）（ｎ^２ｌ_ｐ／Ｌ）
≒（１５／０．１）×（４００×４００×５μｍ／８５ｍｍ）＝１４００
従って、縦列に沿って伝搬中のトラックのＲ_ｓによる縦列信号の立ち下がりの変形に関しては何の制約もないことが分かる。

十分に短い時間で電圧充電および放電する（ＥＣおよびＥＳ段階）能力を決定するのはオン状態にあるＴＦＴの抵抗である。

技術的側面：ＴＦＴの仕様
標準的なＴＦＴの使用は、Ｕ状態とＴ状態の間の２元的な切替えの選択肢１による本発明（時間的に間隔の置かれた３つの連続段階Ｔｇ、Ｔｇ’およびＴｇ”の間のアドレスおよび制御信号の印加）に適合することが上記シミュレーションにより分かる。

ＢｉＮｅｍの切替えは印加信号の波形、および特にその立下りの波形に依存する。従って、トランジスタの抵抗Ｒ_ｏｎの値によって３０μｓよりも少ない充電または放電時間を可能にしなければならない。これは標準的な移動度（シミュレーションを参照）によって容易に達成することができる。本発明によるアクティブＢｉＮｅｍスクリーンの解像度および速度を上げるためには、より速い画素電圧の充電および放電を可能にするトランジスタを用いることによってゲート開放時間Ｔｇ、Ｔｇ’およびＴｇ”を短縮することができる。これは例えば、Ｒ_ｏｆｆは重要ではないので、シミュレーションで選択されたものよりもより大きな移動度μ_０のＴＦＴによって、またはより短いトランジスタ（より短いチャンネル長）によって達成することができる。

トランジスタの抵抗Ｒ_ｏｆｆに関して、これは、Ｒ_ｏｆｆＣ_ｔｘフィルタによって減衰された他の画素からの縦列信号を所定の画素へ伝送する際に関与する。尚、必要とされることは切替え時間以外に画素に対する作用がないように寄生信号がフレデリック電圧（０．５Ｖ）を下回ることだけであるので、Ｒ_ｏｆｆに対する制約はこの場合には従来のディスプレイのＴＦＴの場合よりも極めて小さい。破壊時間Ｔｃの間には、必要とされることはＰ１をやや上昇させることにより画素の電圧をＶ_ｃ以下に降下させるこの寄生信号の危険性をなくすことのみであるので、制約は存在しない。従って、２つの選択肢（時間Ｔｇ、Ｔｇ’およびＴｇ”において間隔の置かれた３つの連続段階のアドレスおよび制御信号の印加、または時間ＴｇおよびＴｇ’において間隔の置かれた２つの連続段階でのアドレスおよび制御信号の印加）に、より低いＲ_ｏｆｆが許容される「質の低い」トランジスタ、即ち漏れの大きいトランジスタを用いることができる。この場合、ＴＦＴパラメータに対する制約のいくつかが解除される。

同じ理由で、液晶の抵抗率の許容範囲が、標準的な液晶効果と関連するＴＦＴの場合よりも大きくなる。本発明によるアクティブＢｉＮｅｍの場合にはより低い液晶抵抗率が許容される。

アドレス指定選択肢２（２遷移アドレス指定）を用いる場合には、最適化された動作のためには液晶の端末で放電抵抗Ｒ_Ｆを加えることが薦められる。

従来、標準的なＴＦＴ内に配置された蓄積キャパシタＣ_Ｓを用いて、液晶の端末での電圧の変動を起こす干渉信号を選別していた。本発明によるアクティブＢｉＮｅｍの場合には電圧の維持に対する制約ははるかに小さいので、ＢｉＮｅｍ用途での最適化されたＴＦＴの設計においては、この蓄積容量Ｃ_ｓを減少または除去することも考えられる。

トランジスタが実行するスイッチ機能を、図２３および２４に示されているように、１つまたは２つのダイオードに基づくシステムによって実行してもよい。横列４６および縦列４５は、それぞれセルの一方の側にある（技術仕様）。縦列４５を、第１のプレートの上の従来のＩＴＯトラックによって製造してもよい。第２のプレートは、画素を画定するように縦列４５の反対側に設置されたＩＴＯパッド４７を含む。さらに、第２のプレートは、画素ごとに横列４６と関連するパッド４７の間にそれぞれ配置されたダイオード１００を備えている。各ダイオード１００の方向は横列と縦列の間に印加される信号の極性に依存する。これらのダイオードは、「逆のモード」で動作するように、即ちそれらのツェナー電圧Ｖ_Ｚよりも大きな逆電圧を受信する際に信号電流が流れることを可能にするように配置されている。このツェナー電圧Ｖ_Ｚの絶対値はＰ１の絶対値よりも大きくなるように選択されている。

縦列４５に印加される正電圧および横列４６に印加される負電圧のために、ダイオード１００は、それらの陽極を横列４６側に、それらの陰極をパッド４７側に、従って縦列４５側に有している。

図２３に関して：
横列１（４６）と縦列４５との交差点に画定される画素を制御するには、横列１には電圧−Ｖ_Ｚが印加され、縦列４５には正電圧Ｐ１が印加される。対応する画素は、ダイオード１００の端末での絶対値Ｖ_Ｚの電圧効果のため、その端末で電圧Ｐ１となる。

横列２（４６）と同一の縦列４５との交差点に画定される画素は制御されない。これは、横列２は０ボルトであるため、関連するダイオード１００はそのツェナー電圧Ｖ_Ｚ以下の電圧Ｐ１となり、オフのままとなる。

ダイオード１００の特徴は図２５に示されている。

図２４に示されたような２つの背中合わせのダイオード１００、１０２に基づくシステムによって（図２６の特徴を参照せよ）、両極性切替え信号を用いた同様の動作が可能となる。

参考文献：
文献［１］：特許ＦＲ２７４０８９４
文献［２］：Ｐｍ Ａｌｔ ａｎｄ Ｐ． Ｐｌｅｓｈｋｏ， ＩＥＥＥ Ｔｒａｎｓ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ ＥＤ−２１， １４６−５５， １９７４
文献［３］：特許ＦＲ０２０４９４０
文献［４］：特許ＦＲ０２０１４４８
文献［５］：Ｃ． Ｊｏｕｂｅｒｔ， ＳＩＤ Ｐｒｏｃｅｅｄｉｎｇｓ， ２００２， ｐａｇｅｓ ３０−３３
文献［６］：特許ＦＲ２８２４４００

上述の図１は、従来技術によるＢｉＮｅｍスクリーンを概略的に示している。 上述の図２は、このようなＢｉＮｅｍスクリーンの場合に、Ｔ状態に切替える方形波画素信号の例を示している。 上述の図３は、このようなＢｉＮｅｍスクリーンの場合に、Ｕ状態に切替える漸進的な立下りの画素信号の例を示している。 上述の図４は、このようなＢｉＮｅｍスクリーンの場合に、画素の端末に印加されるパルスの第２のレベルのＰ２値に基づくテクスチャの選択を可能にする２レベル画素信号の例を示している。 上述の図５は、多重マトリクススクリーンを概略的に示している。 上述の図６は、多重モードにおけるＢｉＮｅｍスクリーンの画素に対する横列および縦列信号の例を示している。 上述の図７は、多重モードにおけるＢｉＮｅｍスクリーンの画素の端末での電気信号を示している。 上述の図８は、他の多重ディスプレイを示している。 上述の図９は、多重モードにおけるＢｉＮｅｍスクリーン型の多重液晶ディスプレイの横列の等価回路図を示している。 上述の図１０は、それぞれ図１０ａでは３０Ω、図１０ｂでは１５ΩのＩＴＯ表面抵抗の場合について、横列に沿った伝搬の間に多重モードにおけるＢｉＮｅｍ型スクリーンの画素に印加される電圧の立ち下がりの波形の変動を示している。 上述の図１１は、従来技術によるアクティブアドレス指定の一般原理を概略的に示している。 上述の図１２は、それぞれ図１２ａではオン状態、図１２ｂではオフ状態において、トランジスタによってアドレス指定される液晶画素の等価回路図を示している。 図１３は、制御信号を印加する３つの連続的な段階または局面を含む第１の実施選択肢による、必要に応じてＵ状態またはＴ状態に切替える本発明による「アクティブＢｉＮｅｍ」スクリーンのアドレス指定を示しており、より正確には、図１３ａはトランジスタのゲートに印加されるアドレス信号を示し、図１３ｂはそれぞれＵおよびＴ状態を得るためにトランジスタのソースに印加される状態制御信号の２つの変形例を示し、図１３ｃおよび図１３ｄは、それぞれＵ状態に切替える場合およびＴ状態に切替える場合に、トランジスタのドレインでまたその結果として画素で得られる結果的な信号を示し、図１３ｅは、図１３ａのアドレス信号に基づいてオフセットされ且つディスプレイの第２の横列を対象とする第２のアドレス信号を概略的に示している。 図１４は、制御信号を印加する２つの連続的な段階または局面を含む第２の実施選択肢による、例えばＴＦＴ型のトランジスタによってアドレス指定されるＢｉＮｅｍ型液晶画素の等価回路図を示している。 図１５は、制御信号を印加する２つの連続的な段階または局面を含む第２の実施選択肢による、必要に応じてＵ状態またはＴ状態に切替える本発明による「アクティブＢｉＮｅｍ」スクリーンのアドレス指定を概略的に示しており、より正確には、図１５ａはトランジスタのゲートに印加されるアドレス信号を示し、図１５ｂはトランジスタのソースに印加される状態制御信号を示し、図１５ｃおよび図１５ｄは、それぞれＴ状態に切替える場合およびＵ状態に切替える場合に、トランジスタのドレインでまたその結果として画素で得られる結果的な信号を示し、図１５ｅは、図１５ａのアドレス信号に基づいてオフセットされ且つディスプレイの第２の横列を対象とする第２のアドレス信号を概略的に示している。 図１６は、Ｔ状態に切替える本発明による画素の端末での電圧を概略的に示している。 図１７は、本発明による第１の選択肢の場合におけるトランジスタのゲートに印加される横列アドレス電圧を概略的に示している。 図１８は、本発明による第２の選択肢の場合におけるトランジスタのゲートに印加される横列アドレス電圧の例を示している。 図１９は、Ｔテクスチャに切替える模擬画素信号に関する、３つの連続的な制御電圧印加を含む第１の選択肢によるアクティブＢｉＮｅｍのアドレス指定の例を概略的に示しており、図１９ｂは、図１９ａの信号の立ち上がりおよび立ち下がりの部分拡大図を示している。 図２０は、Ｕテクスチャに切替える模擬画素信号に関する図１９と同様の実例を示している。 図２１は、Ｔテクスチャに切替える模擬画素信号に関する、２つの連続的な制御電圧印加を含む本発明の第２の選択肢によるアクティブＢｉＮｅｍのアドレス指定を示しており、ここでも同様に図２１ｂは、図２１ａの信号の立ち上がりおよび立ち下がりの拡大した部分図を示している。 図２２は、Ｕテクスチャに切替える模擬画素信号に関する図２１ａと同様の図を示している。 図２３は、各画素にダイオードの形態の切替え手段を備える本発明による実施の形態を概略的に示している。 図２４は、各画素に背中合わせのダイオードの形態の切替え手段を備える本発明による他の実施の形態を概略的に示している。 図２５は、図２３の実施の形態で用いられたダイオードの応答を示している。 図２６は、図２４の実施の形態の場合に用いられた背中合わせに取り付けられた２つのダイオードの応答を示している。

符号の説明

１０ コレステリック液晶層
２０ 基板
２２ 電極
２４ 固定層
３０ 基板
３２ 電極
３４ 固定層
４０ ＴＦＴスイッチ
４１ ゲート
４２ ソース
４３ ドレイン
４５ 縦列
４６ スクリーンの横列
４７ 駆動電極
４８ 後部電極

Claims (14)

1. 行及び列のマトリクス状に設けられた画素を備える双安定ネマティック液晶マトリクススクリーンを備えるディスプレイ装置であって、前記ディスプレイ装置は、
   相互に対向する二つの基板間の液晶層であって、前記基板上にそれぞれ二つの電極のセットが配置され、各々の画素は駆動画素電極と背面画素電極とをそれぞれ構成する二つの電極を有し、前記駆動画素電極は一つの前記基板上で一つの行と一つの列との交点に接続され、前記背面画素電極はもう一つの前記基板上に設けられ、行導電トラック及び列導電トラックのアレイであって、トランジスタのアレイがそれぞれ前記画素のそれぞれの一つと関連付けられ、
   前記液晶マトリクススクリーンは、一つの前記基板上に、弱い天頂固定配向(zenithal anchoring orientation)層を含み、前記双安定ネマティック液晶マトリクススクリーンの各画素は、各々の前記トランジスタを介してアドレスされ、各々の前記トランジスタは、前記ゲート、ソース、ドレインを備え、各々の前記トランジスタは、シーケンシャルに前記双安定ネマティック液晶マトリクススクリーンの前記行導電トラックを走査することで活性化され、各々の前記画素トランジスタの前記ゲートはそれぞれの前記行導電トラックに接続され、前記ゲートはアドレス信号を印加することで前記トランジスタのターンオフあるいはターンオンを制御し、各々の前記画素トランジスタのソースは、それぞれの前記列導電トラックに接続され、前記ソースは制御信号を印加し、前記ドレインは前記駆動画素電極に接続され、
   前記双安定ネマティック液晶マトリクススクリーンは、二つの双安定液晶テクスチャを備え、一つの前記テクスチャは、液晶の分子が互いに少なくともほぼ平行である均一なまたはやや捩れたテクスチャであり、他方は第１のテクスチャとおよそ＋１８０°または−１８０°の捩れで異なるテクスチャであり、
   前記二つの双安定液晶テクスチャ間の各々の前記画素のスイッチングを電気的に制御するための手段が、第１の段階と、中間段階と、制御された時間間隔で分離された少なくとも一つのテクスチャ制御段階を時間内に連続的に定義し、
   前記第１の段階において、前記手段が、
   共通行に対応する各々の前記画素の前記トランジスタの前記ゲートに、対応する前記行導電トラックを介して、前記共通行の前記トランジスタをターンオンするために、アドレス信号を印加し、前記アドレス信号と同期して前記制御信号を同じ前記トランジスタの前記ソースに印加させて、前記トランジスタの前記ドレイン、それにより、関連付けられた前記駆動画素電極上に前記制御信号が現れ、前記制御信号は、前記画素上の前記液晶のアンカリングを破壊するために十分な振幅を有し、
   その後、前記共通行の前記トランジスタの前記ゲートに、前記トランジスタをターンオフするためにアドレス信号を印加し、
   前記中間段階は、前記画素の前記液晶の前記アンカリングを破壊するのに十分な前記制御された時間間隔を有し、前記手段は幾つかの他の行をアドレスし、
   前記テクスチャ制御段階において、前記手段は、
   前記共通行に対応する前記画素のそれぞれの前記トランジスタの前記ゲートに、再度、前記トランジスタを再度ターンオンするために追加のアドレス信号を印加して、前記トランジスタの前記ソースに印加された前記制御信号が、前記アドレス信号と同期して、前記トランジスタの前記ドレインに現れ、それにより関連付けられた前記駆動画素電極上に現れ、前記制御信号は最終的な前記双安定液晶テクスチャを選択し、
   その後、前記共通行の前記トランジスタの前記ゲートに、前記トランジスタをターンオフするために、アドレス信号を印加する、ディスプレイ装置。
2. 前記入力信号を印加する手段は、画素制御毎に、制御時間間隔によって区分された２つの段階で構成されるシグナル配列を発生させることを特徴とする、請求項１に記載の装置。
3. 前記装置は各画素の端末に放電抵抗を含むことを特徴とする、請求項１又は２に記載の装置。
4. 前記入力信号を印加する手段は、画素制御毎に、制御時間間隔によって区分された３つの段階で構成されるシグナル配列を発生させることを特徴とする、請求項１に記載の装置。
5. 前記双安定ネマティック液晶マトリクススクリーンを電気的に制御する前記手段がシーケンスを定義し、
   第１の段階において、前記手段が、前記共通行に対応した各々の前記画素の前記トランジスタの前記ゲートに、対応する前記行導体トラックを介して、前記共通行の前記トランジスタをターンオンするためにアドレス信号を印加し、前記アドレス信号と同期して同じ前記トランジスタの前記ソースに印加された前記制御信号が、前記トランジスタの前記ドレイン、それにより、関連付けられた前記駆動画素電極上に現れ、前記制御信号は、前記画素上の前記液晶のアンカリングを破壊するために十分な振幅を有し、
   その後、前記共通行の前記トランジスタの前記ゲートに、前記トランジスタをターンオフするためにアドレス信号を印加し、
   第１の制御された時間間隔は、前記画素の前記液晶の前記アンカリングを破壊するのに十分であり、前記中間段階において他の幾つかの行がアドレスされ、
   第１のテクスチャ制御段階内で、前記手段が、
   前記共通行に対応する前記画素のそれぞれの前記トランジスタの前記ゲートに、再度、前記トランジスタを再度ターンオンするために追加のアドレス信号を印加して、前記トランジスタの前記ソースに印加された前記制御信号が、前記アドレス信号と同期して、前記トランジスタの前記ドレインに現れ、それにより、関連付けられた前記駆動画素電極上に現れ、前記制御信号は最終的な前記双安定液晶テクスチャを選択するために印加され、
   その後、前記共通行の前記トランジスタの前記ゲートに、前記トランジスタをターンオフするために、アドレス信号を印加し、
   第２の制御された時間間隔で、
   第２のテクスチャ制御段階内で、前記手段が、
   前記共通行に対応する前記画素のそれぞれの前記トランジスタの前記ゲートに、再度、前記トランジスタを再度ターンオンするために追加のアドレス信号を印加して、前記トランジスタの前記ソースに印加された前記制御信号が、前記アドレス信号と同期して、前記トランジスタの前記ドレインに現れ、それにより、関連付けられた前記駆動画素電極上に現れ、前記制御信号はゼロ信号のリセットに対応し、
   その後、前記共通行の前記トランジスタの前記ゲートに、前記トランジスタをターンオフするために、アドレス信号を印加することを備える、請求項１に記載の装置。
6. 前記第２の段階中に印加される選択信号は、捩れテクスチャを得るためにゼロであるかまたは小さいことを特徴とする、請求項４又は５に記載の装置。
7. 前記手段は、第１の段階と二つ以上のテクスチャ制御段階を備えるシーケンスを提供し、前記第１の段階及び全ての前記テクスチャ制御段階はそれぞれの中間段階で分離されていることを特徴とする請求項１記載の装置。
8. 前記入力信号は、捩れテクスチャを得るために各画素上に方形波型の制御信号を生成するように設計されていることを特徴とする、請求項１乃至７のいずれかに記載の装置。
9. 前記中間段階は、均一テクスチャを選択する場合、画素制御信号の立ち下がりの変動を制御するように設計されていることを特徴とする、請求項４乃至７のいずれかに記載の装置。
10. 前記手段が状態を変化させなければならない画素のみに固定破壊信号を印加することを特徴とする、請求項１乃至９のいずれかに記載の装置。
11. 状態を変化させる必要がない画素に対しては前記制御信号をゼロに維持することを特徴とする、請求項１０に記載の装置。
12. 制御信号を発生させる前記手段は、前記選択信号の振幅を制御してグレーレベルを獲得することを特徴とする、請求項１乃至１１のいずれかに記載の装置。
13. 前記装置は、１つの且つ同一の画素内に双安定テクスチャが制御された比率で共存する混合テクスチャを固定破壊の後に生成することができる制御手段と、これらのテクスチャは体積に関して１８０°回位線(disclination line)によってまたは一方の表面上の１８０°再配向壁(reorientation wall)によって区分けされ、表面壁への体積線の遷移および前記表面上でのこれらの壁の不動化によって前記混合テクスチャを長期安定させる手段とを含むことを特徴とする、請求項１２に記載の装置。
14. 行及び列のマトリクス状に設けられた画素を備える双安定ネマティック液晶マトリクススクリーンを電気的に制御する方法であって、
    前記液晶マトリクススクリーンは、相互に対向する二つの基板間の液晶層を備え、前記基板上にそれぞれ二つの電極のセットが配置され、各々の画素は駆動画素電極と背面画素電極とをそれぞれ構成する二つの電極を有し、前記駆動画素電極は一つの前記基板上で一つの行と一つの列との交点に接続され、前記背面画素電極はもう一つの前記基板上に設けられ、行導電トラック及び列導電トラックのアレイであって、トランジスタのアレイがそれぞれ前記画素のそれぞれの一つと関連付けられ、
    前記液晶マトリクススクリーンは、一つの前記基板上に、弱い天頂固定配向(zenithal anchoring orientation)層を含み、前記双安定ネマティック液晶マトリクススクリーンの各画素は、各々の前記トランジスタを介してアドレスされ、各々の前記トランジスタは、ゲート、ソース、ドレインを備え、各々の前記トランジスタは、シーケンシャルに前記双安定ネマティック液晶マトリクススクリーンの前記行導電トラックを走査することで活性化され、各々の前記画素トランジスタの前記ゲートはそれぞれの前記行導電トラックに接続され、前記ゲートはアドレス信号を印加することで前記トランジスタのターンオフあるいはターンオンを制御し、各々の前記画素トランジスタのソースは、それぞれの前記列導電トラックに接続され、前記ソースは制御信号を印加し、前記ドレインは前記駆動画素電極に接続され、
    前記双安定ネマティック液晶マトリクススクリーンは、二つの双安定液晶テクスチャを備え、一つの前記テクスチャは、液晶の分子が互いに少なくともほぼ平行である均一なまたはやや捩れたテクスチャであり、他方は第１のテクスチャとおよそ＋１８０°または−１８０°の捩れで異なるテクスチャであり、前記電気的制御が、前記二つの双安定液晶テクスチャ間の各々の前記画素のスイッチングを備え、前記方法が、第１の段階と、中間段階と、制御された時間間隔で分離された少なくとも一つのテクスチャ制御段階を時間内に連続的に備え、
    前記第１の段階は、
    共通行に対応する各々の前記画素の前記トランジスタの前記ゲートに、対応する前記行導電トラックを介して、前記共通行の前記トランジスタをターンオンするために、アドレス信号を印加し、前記アドレス信号と同期して前記制御信号を同じ前記トランジスタの前記ソースに印加させて、前記トランジスタの前記ドレイン、それにより、関連付けられた前記駆動画素電極上に前記制御信号が現れ、前記制御信号は、前記画素上の前記液晶のアンカリングを破壊するために十分な振幅を有し、
    その後、前記共通行の前記トランジスタの前記ゲートに、前記トランジスタをターンオフするためにアドレス信号を印加し、
    前記中間段階が有する前記制御された時間間隔は、前記画素の前記液晶の前記アンカリングを破壊するのに十分であり、前記中間段階において幾つかの他の行がアドレスされ、
    前記テクスチャ制御段階内は、前記共通行に対応する前記画素のそれぞれの前記トランジスタの前記ゲートに、再度、前記トランジスタを再度ターンオンするために追加のアドレス信号を印加して、前記トランジスタの前記ソースに印加された前記制御信号が、前記アドレス信号と同期して、前記トランジスタの前記ドレインに現れ、それにより、関連付けられた前記駆動画素電極上に現れ、前記制御信号は最終的な前記双安定液晶テクスチャを選択するために印加され、
    その後、前記共通行の前記トランジスタの前記ゲートに、前記トランジスタをターンオフするために、アドレス信号を印加する、方法。

Images