JP5136515B2 - Solid-state imaging device - Google Patents
Solid-state imaging device Download PDFInfo
- Publication number
- JP5136515B2 JP5136515B2 JP2009127188A JP2009127188A JP5136515B2 JP 5136515 B2 JP5136515 B2 JP 5136515B2 JP 2009127188 A JP2009127188 A JP 2009127188A JP 2009127188 A JP2009127188 A JP 2009127188A JP 5136515 B2 JP5136515 B2 JP 5136515B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- wiring
- back surface
- solid
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 76
- 239000000758 substrate Substances 0.000 claims description 74
- 239000004065 semiconductor Substances 0.000 claims description 52
- 230000001681 protective effect Effects 0.000 claims description 37
- 238000007689 inspection Methods 0.000 claims description 36
- 239000000565 sealant Substances 0.000 claims description 25
- 239000011810 insulating material Substances 0.000 claims description 20
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 239000010408 film Substances 0.000 description 69
- 239000003795 chemical substances by application Substances 0.000 description 26
- 238000007789 sealing Methods 0.000 description 26
- 239000010410 layer Substances 0.000 description 16
- 239000011347 resin Substances 0.000 description 12
- 229920005989 resin Polymers 0.000 description 12
- 239000010949 copper Substances 0.000 description 10
- 239000000523 sample Substances 0.000 description 9
- 239000011241 protective layer Substances 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000005001 laminate film Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000003405 preventing effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、固体撮像装置に関し、特には、半導体基板の表面に設けられた電極パッドに、半導体基板の裏面から半導体基板を貫通する状態で接続された裏面配線を有する固体撮像装置関する。 The present invention relates to a solid-state imaging device, and more particularly to a solid-state imaging device having a back surface wiring connected to an electrode pad provided on the surface of a semiconductor substrate in a state of penetrating the semiconductor substrate from the back surface of the semiconductor substrate.
光センサー装置の小型化として、チップサイズの半導体基板の撮像エリア面の周縁部で透明基板を封止剤によって貼り合わせ、半導体基板の裏面から撮像エリア面の周縁に設けられた電極パッド(ボンディングパッド)に達する状態の貫通孔(スルーホール)を開口し、この貫通孔に導電材料を充填してなる裏面配線を形成した固体撮像装置が報告されている。上記固体撮像装置は、ウエハの状態で透明基板を貼り合わせて、上記裏面配線を形成した後、個片化することにより、チップサイズでパッケージ化されている(例えば、特許文献1、非特許文献1参照)。
To reduce the size of the optical sensor device, a transparent substrate is bonded with a sealant at the periphery of the imaging area surface of a chip-sized semiconductor substrate, and electrode pads (bonding pads) provided from the back surface of the semiconductor substrate to the periphery of the imaging area surface There has been reported a solid-state imaging device in which a through-hole (through-hole) in a state of reaching a) is opened and a backside wiring formed by filling the through-hole with a conductive material is formed. The solid-state imaging device is packaged in a chip size by bonding a transparent substrate in the state of a wafer, forming the back surface wiring, and then dividing into individual pieces (for example,
ここで、上述した従来の固体撮像装置の一例を図8を用いて説明する。この図に示す固体撮像装置10は、光センサーを配列してなる撮像エリアSとこの撮像エリアSから引き出される電極パッド12が表面に作り込まれた半導体基板11に、封止剤21を介して透明基板22を接着してなる。
Here, an example of the above-described conventional solid-state imaging device will be described with reference to FIG. The solid-
上記撮像エリアSは半導体基板11の表面の中央部に設けられている。また、半導体基板11上には、例えば酸化シリコン(SiO2)からなる絶縁膜13が設けられており、上記電極パッド12は、半導体基板11の周縁の上記絶縁膜13上に設けられている。この電極パッド12は、数百nm程度の膜厚のアルミニウム(Al)薄膜で構成されている。
The imaging area S is provided at the center of the surface of the
上述した半導体基板11および絶縁膜13には、上記電極パッド12から半導体基板11の裏面11aにまで達する貫通孔14が設けられており、この貫通孔14の側壁を覆う状態で、半導体基板11の裏面11aに絶縁膜15が設けられている。また、絶縁膜15が設けられた貫通孔14には、貫通孔14の内壁を覆う状態で、半導体基板11の裏面に、数十μmの膜厚の銅(Cu)膜からなる裏面配線16が設けられている。
The
そして、上記貫通孔14を埋め込む状態で、裏面配線16上および絶縁膜15上に、裏面保護樹脂17が設けられ、裏面配線16に達する状態の開口部17aが設けられており、この開口部17aから露出された裏面配線16の表面に外部接続端子となるバンプ18が設けられている。
In the state where the
一方、上記封止剤21は、接着性を有する有機系の絶縁材料からなり、半導体基板11の電極パッド12が設けられた側に、数十μmの膜厚で塗布形成されている。また、この封止剤21を介して、ガラス基板からなる透明基板22が接着されている。
On the other hand, the
しかし、図9に示すように、上述したような固体撮像装置10では、数百nmのAl薄膜からなる電極パッド12が数十μmの膜厚の封止剤21と裏面配線16とに接する状態で挟まれており、一般的に封止剤21のガラス転移温度(Tg)は低いことから、バンプ18を形成する際のハンダリフローや裏面配線16を形成する際の熱工程によって、裏面配線16が熱膨張した際、封止剤21は流動し、電極パッド12に応力が集中してしまう。この電極パッド12への応力集中により、裏面配線16を構成する金属材料とは線膨張係数が2桁程度異なる周辺の絶縁膜13にクラックD1が発生し、封止剤21の材料が塑性変形する場合には、貫通孔14の底部で剥離D2が発生することにより断線してしまう。
However, as shown in FIG. 9, in the solid-
そこで、本発明は、電極パッドへの応力集中による断線等のダメージが防止される固体撮像装置を提供することを目的とする。 Therefore, an object of the present invention is to provide a solid-state imaging device in which damage such as disconnection due to stress concentration on an electrode pad is prevented.
本発明に係る固体撮像装置は、光センサーを配列してなる撮像エリアを表面に備えた半導体基板と、配線層と、透明基板と、電極パッドと、検査用電極パッドと、裏面配線とを備える。配線層は、半導体基板の表面に設けられ、無機系の絶縁材料からなる保護膜内に埋め込まれており、複数の配線を有する多層配線構造である。また、透明基板は、配線層の表面に前記封止剤を介して接合されている。また、電極パッドは、配線層を構成する複数層の配線のうち、半導体基板側に設けられた配線の一部で構成されている。また、検査用電極パッドは、配線層を構成する複数層の配線のうち、透明基板側に設けられた配線の一部で構成されている。また、裏面配線層は、半導体基板を貫通する状態で、電極パッドから当該半導体基板の裏面にまで達している。 A solid-state imaging device according to the present invention includes a semiconductor substrate having an imaging area formed by arranging photosensors on the surface, a wiring layer, a transparent substrate, an electrode pad, an inspection electrode pad, and a backside wiring. . The wiring layer is provided on the surface of the semiconductor substrate, is embedded in a protective film made of an inorganic insulating material, and has a multilayer wiring structure having a plurality of wirings. The transparent substrate is bonded to the surface of the wiring layer via the sealing agent. In addition, the electrode pad is constituted by a part of the wiring provided on the semiconductor substrate side among the plurality of wirings constituting the wiring layer. In addition, the inspection electrode pad is configured by a part of the wiring provided on the transparent substrate side among the plurality of wirings constituting the wiring layer. Further, the back wiring layer reaches from the electrode pad to the back surface of the semiconductor substrate in a state of penetrating the semiconductor substrate.
このような固体撮像装置によれば、半導体基板の表面に無機系の絶縁材料からなる保護膜を設けていることから、電極パッドが封止剤と裏面配線との間に接した状態で挟まれることが防止される。また、無機系の絶縁材料は、一般的に有機系の絶縁材料で形成される封止剤よりも硬質である。これにより、熱処理をともなう製造プロセスにおいて、裏面配線の熱膨張が生じても、電極パッドへの応力集中が緩和される。また、電極パッドへの応力集中による電極パッドと裏面配線の剥離が防止され、固体撮像装置へのダメージが防止される。さらに、電極パッドよりも透明基板側に、電極パッドと接続された検査用電極パッドが設けられることで、プローブ痕が形成されることを防止することができる。 According to such a solid-state imaging device, since the protective film made of an inorganic insulating material is provided on the surface of the semiconductor substrate, the electrode pad is sandwiched between the sealing agent and the back surface wiring. It is prevented. An inorganic insulating material is generally harder than a sealant formed of an organic insulating material. Thereby, even if the back surface wiring is thermally expanded in the manufacturing process with heat treatment, the stress concentration on the electrode pad is alleviated. Further, peeling of the electrode pad and the back surface wiring due to stress concentration on the electrode pad is prevented, and damage to the solid-state imaging device is prevented. Furthermore, by providing the inspection electrode pad connected to the electrode pad closer to the transparent substrate than the electrode pad, it is possible to prevent a probe mark from being formed.
以上説明したように、本発明の固体撮像装置によれば、製造プロセス中の熱処理による固体撮像装置へのダメージを防止することができるため、固体撮像装置の信頼性と歩留まりを向上させることができる。 As described above, according to the solid-state imaging device of the present invention, damage to the solid-state imaging device due to heat treatment during the manufacturing process can be prevented, so that the reliability and yield of the solid-state imaging device can be improved. .
以下、本発明の実施の形態について詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail.
(第1実施形態)
図1(a)は、本発明の実施形態例としての固体撮像装置を示す断面図、図1(b)は(a)における領域Aの拡大断面図である。なお、背景技術と同様の構成には、同一の番号を付して説明する。
(First embodiment)
FIG. 1A is a sectional view showing a solid-state imaging device as an embodiment of the present invention, and FIG. 1B is an enlarged sectional view of a region A in FIG. In addition, the same number is attached | subjected and demonstrated to the structure similar to a background art.
この図に示す固体撮像装置1は、光センサーを配列してなる撮像エリアSとこの撮像エリアSから引き出される電極パッド12が表面に作り込まれた半導体基板11に封止剤21を介して透明基板22を接着してなる。
The solid-
上記撮像エリアSは、例えばシリコン基板からなる半導体基板11の表面の中央部に設けられており、配列形成される光センサーはCCD型であっても、MOS型であってもよい。半導体基板11上には、例えばSiO2からなる絶縁膜13が設けられており、上記電極パッド12は、半導体基板11の周縁の上記絶縁膜13上に設けられている。この電極パッド12は、数百nm程度の膜厚の例えばAl薄膜で構成される。ここで、電極パッド12の構成材料としては、上記Alの他に、銅(Cu)、金(Au)、銀(Ag)が用いられる。なお、ここでの図示は省略したが、電極パッド12の下層側には、電極パッド12から絶縁膜13への導電材料の拡散を防止するチタン(Ti)/窒化チタン(TiN)またはタンタル(Ta)/窒化タンタル(TaN)等のバリア層が設けられている。
The imaging area S is provided at the center of the surface of the
また、上記半導体基板11および絶縁膜13には、上記電極パッド12から半導体基板11の裏面11aにまで達する貫通孔14が設けられている。貫通孔14の径は電極パッド12の径より小さく、貫通孔14の側壁および半導体基板11の裏面11a全域には、例えばSiO2からなる絶縁膜15が数μmの膜厚で設けられている。また、絶縁膜15が設けられた貫通孔14には、貫通孔14の内壁を覆う状態で、絶縁膜15上に、Cuの拡散防止性を有する例えばTi/TiNからなるバリア層(図示省略)を介して、数十μmの膜厚のCu膜からなる裏面配線16が設けられている。
The
そして、上記貫通孔14を埋め込む状態で、裏面配線16上および絶縁膜15上に、裏面保護樹脂17が設けられている。また、この裏面保護樹脂17には裏面配線16に達する状態の開口部17aが設けられており、この開口部17aから露出された裏面配線16の表面に外部接続端子となるバンプ18が設けられている。
A back surface
なお、ここでは、上記裏面配線16が貫通孔14の内壁を覆う状態で設けられた例について説明したが、裏面配線16の形状は特に限定されるものではなく、上記貫通孔14を埋め込む状態で設けられていてもよい。
Here, the example in which the
ここで、本発明の特徴的な構成として、半導体基板11と封止剤21との間に、少なくとも前記電極パッド12を覆う状態で、無機系の絶縁材料からなる保護膜31が設けられている。これにより、電極パッド12が封止剤21と裏面配線16との間に接した状態で挟まれることが防止される。また、無機系の絶縁材料からなる保護膜31は、一般的に有機系の絶縁材料で形成される封止剤21よりも硬質であることから、例えば裏面配線16または裏面保護樹脂17を形成する際の熱処理により、裏面配線16の熱膨張による電極パッド12への応力集中が緩和される。
Here, as a characteristic configuration of the present invention, a protective film 31 made of an inorganic insulating material is provided between the
ここで、保護膜31を構成する無機系の絶縁材料としては、光学的に透明な絶縁材料を用いることが好ましく、SiO2や窒化シリコン(SiN)が用いられ、単層膜であっても積層膜であってもよい。ここでは、保護膜31として、例えばSiN膜を用いることとする。 Here, as the inorganic insulating material constituting the protective film 31, an optically transparent insulating material is preferably used, and SiO2 or silicon nitride (SiN) is used. It may be. Here, for example, a SiN film is used as the protective film 31.
なお、ここでは、保護膜31が電極パッド12を覆う状態で絶縁膜13上の全域に設けられた例について説明したが、保護膜31は少なくとも電極パッド12を覆う状態で設けられていればよく、パターン形成されていてもよい。
Here, an example in which the protective film 31 is provided over the entire area of the insulating
一方、封止剤21は、少なくとも半導体基板11の周縁上の上記保護膜31を覆う状態で設けられている。ここでは、封止剤21が例えば上記保護膜31上の全域を覆う状態で設けられていることとする。この場合には、封止剤21として、例えば接着性を有する光学的に透明な有機系の絶縁材料を用い、保護膜31上に数十μmの膜厚で形成される。この封止剤21には、熱硬化性樹脂や紫外線硬化性樹脂を用いることができ、ここでは、例えばエポキシ系からなる熱硬化性樹脂が用いられることとする。
On the other hand, the sealing
また、この封止剤21を介して、例えばガラス基板からなる透明基板22が上記保護膜31が設けられた状態の半導体基板11に接着されている。ここで、透明基板22としては、一般的なレンズ硝材の他、石英や水晶等を用いることができる。また、この透明基板22と半導体基板11は平面視的に同一形状となるように構成されている。
Further, a
このような構成の固体撮像装置1は、以下に説明する方法によって製造される。
The solid-
まず、固体撮像装置1の上記半導体基板11部分が複数配列形成された半導体ウエハの絶縁膜13の表面に、少なくとも電極パッド12上を覆う状態で、SiNからなる保護膜31を形成する。次いで、半導体ウエハと同等の大きさの透明基板を、上記封止剤21により接着する。この接着では、例えばスピンコート法より、封止剤21を、半導体ウエハまたは透明基板に塗布し、半導体ウエハと透明基板とを貼り合わせる。続いて、加熱または紫外光の照射により、上記封止剤21を硬化させる。なお、封止剤21として、感光性のものを用いた場合には、加熱により封止剤21を硬化する。
First, the protective film 31 made of SiN is formed on the surface of the insulating
次に、透明基板22が接着された半導体ウエハの裏面を研削して半導体基板11の厚みを、たとえば100μm以下に減少させる。続いて、半導体ウエハの裏面から電極パッド12の下面に至る貫通孔14を形成する。これには、レーザー加工や、フォトリソグラフィー、リアクティブイオンエッチング(RIE)などの加工技術を用いることができる。
Next, the back surface of the semiconductor wafer to which the
その後、貫通孔14の側壁を覆う状態で、半導体ウエハの裏面全域に、SiO2などによる絶縁膜15を形成する。この絶縁膜15は、例えばエポキシ系のドライフィルムを用いて形成することができる。
Thereafter, an insulating
次いで、絶縁膜15が設けられた貫通孔14の内壁を覆う状態で、例えばスパッタリング法により、Ti/TiNからなるバリア膜(図示省略)と、Cuからなるシード層(図示省略)を形成した後、電解めっき法により、上記シード層上にCu膜を形成し、これらをパターニングすることで、裏面配線16を形成する。
Next, after a barrier film (not shown) made of Ti / TiN and a seed layer (not shown) made of Cu are formed by sputtering, for example, while covering the inner wall of the through
続いて、上記半導体ウエハを透明基板とともに半導体基板11ごとに切断して個々の固体撮像装置1を得る。このとき、切断に先だって透明基板の表面に、横断面がV字形の溝を形成し、この溝に沿って半導体ウエハおよび透明基板を切断することが好ましい。
Subsequently, the semiconductor wafer is cut together with the transparent substrate for each
その後、裏面配線16が設けられた状態の貫通孔14を埋め込む状態で、絶縁膜15上に、ラミネートフィルムを貼着することで、裏面保護樹脂17を形成した後、この裏面保護樹脂17に裏面配線16に達する状態の開口部17aを形成し、開口部17aから露出された裏面配線16上に、錫(Sn)−Ag−Cuからなるバンプ18を形成する。なお、裏面保護樹脂17は、上記ラミネートフィルムで形成する他に、真空コーティングやスプレーコーティングにより形成することが可能である。以上のようにして、固体撮像装置1が完成される。
Then, after the back surface
このような固体撮像装置1によれば、電極パッド12と封止剤21との間に無機系の絶縁材料からなる保護膜31が配置されることから、熱処理をともなう製造プロセスにおいて、裏面配線16の熱膨張による電極パッド12への応力集中が緩和される。これにより、電極パッド12への応力集中による電極パッド12と裏面配線16の剥離が防止され、固体撮像装置1へのダメージが防止される。したがって、固体撮像装置1の信頼性および歩留まりを向上させることができる。
According to such a solid-
なお、上記実施形態では、光学的に透明な有機系の絶縁材料からなる封止剤21が半導体基板11の全域を覆う保護膜31上の全域に設けられた例について説明したが、封止剤21は、電極パッド12の形成領域、すなわち、撮像エリアSを除く領域上に撮像エリアSを囲う状態で設けられていてもよい。形成方法としては、封止剤21に例えば感光性樹脂を用い、例えばスピンコート法により保護膜31上に封止剤21を塗布した後、露光、現像を行うことで、撮像エリアSを除く領域上に封止剤21をパターン形成する。この場合には、封止剤21を撮像エリアS上に形成しないため、封止剤21として不透明な有機系の絶縁材料を用いてもよい。その後、上記実施形態と同様に、封止剤21を介して透明基板を接着する。また、上記封止剤21を上記撮像エリアSを除く領域と対向する透明基板の領域に形成してもよい。
In the above embodiment, an example in which the sealing
(第2実施形態)
次に、本発明の固体撮像装置にかかる第2の実施形態について、図2(a)の要部拡大断面図および図2(b)の平面図を用いて説明する。なお、図2(a)の断面図は、図2(b)のX−X’断面図であり、図2(b)は封止剤21を形成する前の上面図である。また、第2実施形態において、図1を用いて説明した貫通孔14内に設けられた裏面配線16を含む半導体基板11の裏面11a側の構成については、第1実施形態と同様の構成とする。
(Second Embodiment)
Next, a second embodiment according to the solid-state imaging device of the present invention will be described with reference to an enlarged cross-sectional view of a main part of FIG. 2A and a plan view of FIG. 2A is a cross-sectional view taken along the line XX ′ of FIG. 2B, and FIG. 2B is a top view before the sealing
図2(a)に示すように、電極パッド12を覆う状態で、絶縁膜13上に、第1実施形態と同様に、無機系の絶縁材料からなる保護膜32が設けられている。そして、本実施形態の特徴的な構成としては、図2(b)に示すように、上記電極パッド12が裏面配線16との接続領域12aと、検査領域12bとに分割されており、上記保護膜32には、上記検査領域12bに達する状態で、開口部32aが設けられている。これにより、封止剤21(前記図2(a)参照)を塗布する前に、開口部32aにより露出された電極パッド12の検査領域12bに、プローブを当てることで、上記光センサーの良、不良が検査される。そして、再び図2(a)に示すように、検査終了後は、封止剤21を介して透明基板22が接着されることで、開口部32aは封止剤21により埋め込まれる。
As shown in FIG. 2A, a
また、接続領域12aと検査領域12bが分割されることで、検査用プローブを当てたことによるプローブ痕が、貫通孔14の形成領域となる絶縁膜13側に突き抜けてしまうことが防止される。このため、貫通孔14を加工する際のプロセスガスやプラズマアタックで封止剤21にダメージ(穴)が生じ、ダメージ部の水分、薬液などの吸着物がプロセス中に放出されることによる裏面配線16の形成不良や電極パッド12の腐食が誘引されることが防止される。
Further, by dividing the connection region 12a and the inspection region 12b, it is possible to prevent a probe mark caused by applying the inspection probe from penetrating to the insulating
このような固体撮像装置2によれば、電極パッド12と封止剤21との間に無機系の絶縁材料からなる保護膜32が配置されることから、第1実施形態と同様の効果を奏することができる。
According to such a solid-state imaging device 2, since the
また、本実施形態の固体撮像装置2によれば、開口部32aにより露出される電極パッド12の検査領域12bが、裏面配線16との接続領域12aと重ならないことから、プローブ痕による不具合を防止することができる。
Further, according to the solid-state imaging device 2 of the present embodiment, the inspection region 12b of the
(第3実施形態)
次に、本発明の固体撮像装置にかかる第3の実施形態について、図3の要部拡大断面図を用いて説明する。なお、この図に示す固体撮像装置3について、貫通孔14内に設けられた裏面配線16を含む半導体基板11の裏面側の構成は、第1実施形態で図1を用いて説明したものと同様の構成とする。
(Third embodiment)
Next, a third embodiment according to the solid-state imaging device of the present invention will be described with reference to an enlarged cross-sectional view of the main part of FIG. In the solid-state imaging device 3 shown in this figure, the configuration on the back surface side of the
図3に示すように、本実施形態における保護膜33は、電極パッド12を覆う状態で、絶縁膜13上に設けられる第1保護層33’と、第1保護層33’上に設けられる第2保護層33“とを備えている。ここで、第1保護層33’と第2保護層33”とは第1実施形態と同様に、無機系の絶縁材料で構成されることとする。
As shown in FIG. 3, the
また、第1保護層33’には、上記電極パッド12と接続する状態で、ヴィアホール内に例えばCuからなるヴィア41がバリア層を介して設けられている。そして、第1保護層33’上に、ヴィア41に接続された状態で、例えばAlからなる検査用電極パッド42がバリア層を介して設けられている。ここでは、この検査用電極パッド42が、例えば電極パッド12および裏面配線16と平面視的に重なる状態で配置されることとする。
In the first
また、上記第2保護層33”には、検査用電極パッド42におけるヴィア41との接続領域を除く領域に達する開口部33a”が設けられており、この開口部33a”から露出された検査用電極パッド42の表面にプローブを当てることで、半導体基板11に形成された素子の検査を行う。検査終了後は、封止剤21を介して透明基板22が接着されることで、上記開口部33a”内は封止剤21により埋め込まれた状態となる。
The second
ここで、上記開口部33a”は、電極パッド42におけるヴィア41との接続領域を除く領域に設けられることが好ましい。これにより、検査用電極パッド42がヴィア41と封止剤21とに接した状態で挟まれることが防止され、検査用電極パッド42への応力の集中が緩和される。
Here, the opening 33 a ″ is preferably provided in a region excluding the connection region with the via 41 in the electrode pad 42. Thereby, the inspection electrode pad 42 is in contact with the via 41 and the sealing
このような固体撮像装置3によれば、電極パッド12と封止剤21との間に無機系の絶縁材料からなる保護膜33が配置されることから、第1実施形態と同様の効果を奏することができる。
According to such a solid-state imaging device 3, since the
また、本実施形態の固体撮像装置3によれば、保護膜33の表面に、電極パッド12と接続された検査用電極パッド42が設けられることで、裏面配線16と接続される電極パッド12に検査によるプローブ痕が形成されることを防止することができる。
Further, according to the solid-state imaging device 3 of the present embodiment, the inspection electrode pad 42 connected to the
(変形例1)
なお、上記第3実施形態の固体撮像装置3では、電極パッド12における裏面配線16との接続領域と検査用電極パッド42が平面視的に重なる状態で設けられた例について説明したが、検査用電極パッド42の位置は特に限定されるものではない。
(Modification 1)
In the solid-state imaging device 3 of the third embodiment, the example in which the connection region between the
図4に示すように、例えば検査用電極パッド42が、ヴィア41により電極パッド12と接続された状態で、電極パッド12における裏面配線16との接続領域と平面視的にずれた位置に配置されていてもよい。
As shown in FIG. 4, for example, the inspection electrode pad 42 is disposed at a position shifted in plan view from the connection region of the
このような構成の固体撮像装置3’であっても、第3実施形態の固体撮像装置3と同様の効果を奏することができる。 Even the solid-state imaging device 3 ′ having such a configuration can achieve the same effects as the solid-state imaging device 3 of the third embodiment.
(第4実施形態)
次に、本発明の固体撮像装置にかかる第4の実施形態について、図5の要部拡大断面図を用いて説明する。
(Fourth embodiment)
Next, a fourth embodiment according to the solid-state imaging device of the present invention will be described with reference to an enlarged cross-sectional view of the main part of FIG.
この図に示す固体撮像装置4は、第1実施形態において、図1を用いて説明した撮像エリアSから引き出される絶縁膜13内の多層配線構造の一部を、電極パッド12’と検査用電極パッド42’として利用している。ここでは、多層配線構造を構成する配線層が、検査用電極パッド42’を含む最も上側の配線層はAlで構成され、それ以外の電極パッド12’を含む配線層はCuで構成されることとする。本実施形態においては、絶縁膜13(前記図1参照)が保護膜34として機能しており、電極パッド12’も検査用電極パッド42’も保護膜34の内部に設けられていることとする。
In the solid-state imaging device 4 shown in this figure, in the first embodiment, a part of the multilayer wiring structure in the insulating
この場合には貫通孔14’が保護膜34の内部に設けられた電極パッド12’に達する状態で設けられており、この貫通孔14’の内部に、第1実施形態と同様に、裏面配線16が設けられている。
In this case, the through
また、保護膜34には、検査用電極パッド42’に達する状態の開口部34aが設けられており、この開口部34aから露出された検査用電極パッド42’の表面にプローブを当てて検査が行われる。そして、検査終了後は、封止剤21(前記図1参照)を介して透明基板22(前記図1参照)が接着されることで、上記開口部34a内は封止剤21により埋め込まれた状態となる。
Further, the protective film 34 is provided with an
ここで、上記開口部34aは、検査用電極パッド42’におけるヴィア41’との接続領域を除く領域に設けられることが好ましい。これにより、検査用電極パッド42’がヴィア41’と封止剤21とに接した状態で挟まれることが防止され、検査用電極パッド42’への応力の集中が防止される。
Here, the
このような固体撮像装置4によれば、電極パッド12’と封止剤21との間に無機系の絶縁材料からなる保護膜34が配置されることから、第1実施形態と同様の効果を奏することができる。
According to such a solid-state imaging device 4, the protective film 34 made of an inorganic insulating material is disposed between the
また、本実施形態の固体撮像装置4によれば、電極パッド12’よりも透明基板22側に、電極パッド12’と接続された検査用電極パッド42’が設けられることで、裏面配線16と接続される電極パッド12’にプローブ痕が形成されることを防止することができる。
Further, according to the solid-state imaging device 4 of the present embodiment, the inspection electrode pad 42 ′ connected to the
(変形例2)
なお、上記第4実施形態の固体撮像装置4では、電極パッド12’における裏面配線16との接続領域と検査用電極パッド42’が平面視的に重なる状態で設けられた例について説明したが、検査用電極パッド42’の位置は特に限定されるものではない。
(Modification 2)
In the solid-state imaging device 4 of the fourth embodiment, the example in which the connection region between the
図6に示すように、例えば検査用電極パッド42’が、ヴィア41’により電極パッド12’と接続された状態で、電極パッド12’における裏面配線16との接続領域と平面視的にずれた位置に配置されていてもよい。
As shown in FIG. 6, for example, the inspection electrode pad 42 ′ is displaced in plan view from the connection region of the
このような構成の固体撮像装置4’であっても、第4実施形態の固体撮像装置4と同様の効果を奏することができる。 Even the solid-state imaging device 4 ′ having such a configuration can achieve the same effects as the solid-state imaging device 4 of the fourth embodiment.
(第5実施形態)
次に、本発明の固体撮像装置にかかる第5の実施形態について、図7の要部拡大断面図を用いて説明する。この図に示す固体撮像装置5について、貫通孔14内に設けられた裏面配線16を含む半導体基板11の裏面側の構成は、第1実施形態で図1を用いて説明したものと同様の構成とする。
(Fifth embodiment)
Next, a fifth embodiment according to the solid-state imaging device of the present invention will be described with reference to an enlarged cross-sectional view of the main part of FIG. In the solid-state imaging device 5 shown in this figure, the configuration on the back surface side of the
図7に示すように、本実施形態における固体撮像装置5では、第1実施形態において、図1を用いて説明した保護膜31は設けられておらず、電極パッド12の膜厚が裏面配線16を構成する配線材料の成膜膜厚よりも厚く設けられている。具体的には、電極パッド12の膜厚が数μmから数十μmの膜厚で形成されることとする。これにより、電極パッド12が封止剤21と裏面配線16との間に接した状態で挟まれていても、熱処理をともなう製造プロセスにおいて、裏面配線16の熱膨張による電極パッド12への応力集中による影響が緩和される。
As shown in FIG. 7, in the solid-state imaging device 5 in the present embodiment, the protective film 31 described with reference to FIG. 1 is not provided in the first embodiment, and the film thickness of the
このような、固体撮像装置5によれば、電極パッド12の膜厚が裏面配線16を構成する配線材料の成膜膜厚よりも厚く設けられていることで、裏面配線16の熱膨張による電極パッド12に応力が集中したとしても、それによる不具合が防止される。したがって、固体撮像装置5へのダメージを防止することができるため、固体撮像装置5の信頼性と歩留まりを向上させることができる。
According to such a solid-state imaging device 5, the
1〜5…固体撮像装置、11…半導体基板、12,12’…電極パッド、16…裏面配線、21…封止剤、22…透明基板、31〜34…保護膜、S…撮像エリア DESCRIPTION OF SYMBOLS 1-5 ... Solid-state imaging device, 11 ... Semiconductor substrate, 12, 12 '... Electrode pad, 16 ... Back surface wiring, 21 ... Sealant, 22 ... Transparent substrate, 31-34 ... Protective film, S ... Imaging area
Claims (2)
前記半導体基板の表面に設けられ、無機系の絶縁材料からなる保護膜内に埋め込まれた複数の配線を有する多層配線構造の配線層と、
前記配線層の表面に封止剤を介して接合された透明基板と、
前記配線層を構成する複数層の配線のうち、前記半導体基板側に設けられた配線の一部で構成された電極パッドと、
前記配線層を構成する複数層の配線のうち、前記透明基板側に設けられた配線の一部で構成された検査用電極パッドと、
前記半導体基板を貫通する状態で、前記電極パッドから当該半導体基板の裏面にまで達する裏面配線と
を備える固体撮像装置。 A semiconductor substrate with an imaging area formed by arranging photosensors on its surface;
A wiring layer of a multilayer wiring structure provided on the surface of the semiconductor substrate and having a plurality of wirings embedded in a protective film made of an inorganic insulating material;
A transparent substrate bonded to the surface of the wiring layer via a sealant;
Among a plurality of layers of wiring constituting the wiring layer, an electrode pad configured by a part of the wiring provided on the semiconductor substrate side;
Among the multiple layers of wiring constituting the wiring layer, an inspection electrode pad configured by a part of the wiring provided on the transparent substrate side;
A solid-state imaging device comprising: a back surface wiring extending from the electrode pad to the back surface of the semiconductor substrate in a state of penetrating the semiconductor substrate.
請求項1記載の固体撮像装置。 The solid-state imaging device according to claim 1, wherein the inspection electrode pad is arranged in a state of being connected to the electrode pad by a via and overlapping with a connection region of the electrode pad with a backside wiring in plan view.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009127188A JP5136515B2 (en) | 2009-05-27 | 2009-05-27 | Solid-state imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009127188A JP5136515B2 (en) | 2009-05-27 | 2009-05-27 | Solid-state imaging device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006323042A Division JP4403424B2 (en) | 2006-11-30 | 2006-11-30 | Solid-state imaging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009194399A JP2009194399A (en) | 2009-08-27 |
JP5136515B2 true JP5136515B2 (en) | 2013-02-06 |
Family
ID=41076080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009127188A Expired - Fee Related JP5136515B2 (en) | 2009-05-27 | 2009-05-27 | Solid-state imaging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5136515B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5178569B2 (en) * | 2009-02-13 | 2013-04-10 | 株式会社東芝 | Solid-state imaging device |
US8399346B2 (en) | 2009-09-16 | 2013-03-19 | Brewer Science Inc. | Scratch-resistant coatings for protecting front-side circuitry during backside processing |
US8742564B2 (en) * | 2011-01-17 | 2014-06-03 | Bai-Yao Lou | Chip package and method for forming the same |
WO2024071309A1 (en) * | 2022-09-30 | 2024-04-04 | ソニーセミコンダクタソリューションズ株式会社 | Imaging element and electronic device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005235860A (en) * | 2004-02-17 | 2005-09-02 | Sanyo Electric Co Ltd | Semiconductor device and manufacturing method thereof |
JP4307296B2 (en) * | 2004-03-12 | 2009-08-05 | 三洋電機株式会社 | Manufacturing method of semiconductor device |
JP2005303258A (en) * | 2004-03-16 | 2005-10-27 | Fujikura Ltd | Device and manufacturing method thereof |
JP4845368B2 (en) * | 2004-10-28 | 2011-12-28 | オンセミコンダクター・トレーディング・リミテッド | Semiconductor device and manufacturing method thereof |
JP2007194498A (en) * | 2006-01-20 | 2007-08-02 | Fujifilm Corp | Solid-state image pick-up device and manufacturing method therefor |
-
2009
- 2009-05-27 JP JP2009127188A patent/JP5136515B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009194399A (en) | 2009-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4403424B2 (en) | Solid-state imaging device | |
JP5344336B2 (en) | Semiconductor device | |
TWI629759B (en) | Chip package and method for forming the same | |
JP3929966B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5259197B2 (en) | Semiconductor device and manufacturing method thereof | |
CN100533711C (en) | Semiconductor device, manufacturing method and mounting method of semiconductor device | |
TWI473223B (en) | Chip package and method of manufacturing same | |
CN105590872B (en) | Method of manufacturing semiconductor device | |
TWI430415B (en) | Chip package and fabrication method thereof | |
WO2011125935A1 (en) | Semiconductor device and manufacturing method thereof | |
CN101728348B (en) | Semiconductor device and manufacturing method thereof | |
CN101414584A (en) | Semiconductor device and method of fabricating semiconductor device | |
JP5136515B2 (en) | Solid-state imaging device | |
TW201715718A (en) | Image sensing chip package structure and packaging method | |
JP5361264B2 (en) | Semiconductor device | |
JP2007049103A (en) | Semiconductor chip, method for manufacturing same, and semiconductor device | |
CN105226074A (en) | Image sensor chip packaging structure and packaging method | |
JP2013021085A (en) | Interposer, method for manufacturing the same, semiconductor device, and method for manufacturing the same | |
CN102224579B (en) | Semiconductor device and electronic device | |
TWI482253B (en) | Chip package | |
TWI588954B (en) | Chip package and manufacturing method thereof | |
TWI594409B (en) | Image sensing chip package structure and packaging method | |
JP2012146769A (en) | Semiconductor device and method of manufacturing the same | |
JP5006026B2 (en) | Semiconductor device | |
JP4722690B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090527 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091007 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091021 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20120807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121029 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |