JP5130835B2 - Differential amplifier circuit and current control device using the same - Google Patents
Differential amplifier circuit and current control device using the same Download PDFInfo
- Publication number
- JP5130835B2 JP5130835B2 JP2007234037A JP2007234037A JP5130835B2 JP 5130835 B2 JP5130835 B2 JP 5130835B2 JP 2007234037 A JP2007234037 A JP 2007234037A JP 2007234037 A JP2007234037 A JP 2007234037A JP 5130835 B2 JP5130835 B2 JP 5130835B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- input
- circuit
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
- Amplifiers (AREA)
Description
この発明は、自動車電装機器をはじめとする半導体産業機器の分野などで用いられる差動増幅回路とそれを用いた電流制御装置および半導体集積回路装置に関する。特に、同相入力電圧が電源電圧付近以上の高い電圧となった場合でも正常に動作するpチャネルMOSFETで構成されたオペアンプを含む差動増幅回路とそれを用いた電流制御装置に関する。 The present invention relates to a differential amplifier circuit used in the field of semiconductor industrial equipment including automobile electrical equipment, a current control device using the same, and a semiconductor integrated circuit device. In particular, the present invention relates to a differential amplifier circuit including an operational amplifier composed of a p-channel MOSFET that operates normally even when the common-mode input voltage is higher than the vicinity of the power supply voltage, and a current control device using the same.
自動車の電動パワーステアリング装置やオートマチック車の速度変換装置などでは、モータやソレノイドなどのインダクタンス負荷に流れる電流を高精度に検出し、その信号をフィードバックして、電流を高精度に制御するための電流制御装置が使われている。
電流制御装置は主にPWM回路と差動増幅回路および電流検出器で構成され、電流検出器としては、電流を電圧に変換し、高精度な測定が可能で幅広い温度範囲で使用できて、安価であるシャント抵抗が自動車用途ではよく用いられている。
図5は、ソレノイド電流を制御する車載用の電流制御装置の要部回路図である。ここでは、同相入力電圧がVcc付近まで上昇する例として、車載用ECU(Electronic Control Unit)を構成する電流制御装置115を取り上げる。この電流制御装置115の回路は、前記したように、PWM回路102とpチャネルMOSFET(以下、PchMOSと称す)を用いたオペアンプを含む差動増幅回路104で主に構成される。ここでは同相入力電圧(Vcommon)は、シャント抵抗58の低電位側の電圧をいう。
図5の左側の回路は、スイッチングデバイス52、55(HSP、LSP)、ソレノイド57、シャント抵抗58(その抵抗値はRshunt)およびダイオード54で構成されるPWM(Pulse width moduration)回路102である。
In electric power steering devices for automobiles, speed converters for automatic vehicles, etc., current that flows through an inductance load such as a motor or solenoid is detected with high accuracy, and the current is fed back to control the current with high accuracy. A control device is used.
The current control device mainly consists of PWM circuit, differential amplifier circuit and current detector. As the current detector, current can be converted into voltage, high-precision measurement is possible, it can be used in a wide temperature range, and it is inexpensive. This shunt resistance is often used in automotive applications.
FIG. 5 is a main part circuit diagram of an in-vehicle current control device for controlling the solenoid current. Here, as an example in which the common-mode input voltage rises to near Vcc, a
5 is a PWM (Pulse width modulation)
尚、シャント抵抗58は微小電流を電圧に変換できる電流検出器である。HSPはハイサイドのパワースイッチング素子(例えば、nチャネル型パワーMOSFET)、LSPはローサイドのパワースイッチング素子(例えば、nチャネル型パワーMOSFET)である。
図5の右側の回路は、シャント抵抗58を流れる電流Isにより発生した差動電圧(Vs=Is×Rshunt)を一定倍(例えば5倍)に増幅してマイコン59に入力するPchMOSを用いたオペアンプを含む従来の差動増幅回路104である。
差動増幅回路104では、例えば、R2=Rf=5R1=5Rsを満たす任意の抵抗を定めた構成とすることによりVsを5倍に増幅し出力電圧Voutとして出力点28から出力される。
図6は、PWM回路102の各部の動作波形を示し、同図(a)はLSP−INの電圧波形、同図(b)はVINN1の電圧波形、同図(c)はVINP1の電圧波形、同図(d)はIs×Rshuntの電圧波形、同図(e)はVoutの電圧波形である。横軸は時間であり任意スケールである。
HSP−INはスイッチングデバイス52のゲート電圧信号であり、LSP−INはスイッチングデバイス55のゲート電圧信号である。VINN1は第2入力点27の電圧でありシャント抵抗58の低電位側の電圧である。VINP1は第1入力点26の電圧でありシャント抵抗58の高電位側の電圧である。Is×Rshuntはシャント抵抗58の高電位側の電圧(VINP1)と低電位側の電圧(VINN1)の差の電圧(VINP1−VINN1)であり差動電圧Vsある。Voutは出力点28の電圧でありオペアンプ15の出力電圧である。
The
The circuit on the right side of FIG. 5 is an operational amplifier using a PchMOS that amplifies the differential voltage (Vs = Is × Rshunt) generated by the current Is flowing through the
In the
6A and 6B show operation waveforms of each part of the
HSP-IN is a gate voltage signal of the
図6において、LSP−INの立ち下がり部においてVs=Is×Rshuntを5倍増幅したVout波形に誤動作が生じて、Vout波形が跳ね上がっている。
これは、VINN2が、LSP−INの立ち下がりと同時に4.3V付近まで引き上げられ、また、VINP2がさらに高く4.7V付近まで引き上げられたためである。つまり、オペアンプ15の−入力端子および+入力端子に入力される電圧(VINN2およびVINP2)がオペアンプの同相入力電圧範囲の上限値を超えたためである。
オペアンプの同相入力電圧範囲の上限値を超えるとオペアンプ15は異常動作するようになる。オペアンプ15が異常動作すると、オペアンプ15の出力点28には異常なVout波形が出力される。この異常なVout波形がマイコン59に入力されると、フィードバック信号が異常な状態となりPWM回路102のPWM制御回路56が正常動作できなくなる。そうすると、インダクタンス負荷であるソレノイド57に流す電流を高精度に制御できなくなる。
ここで使用しているオペアンプ15はPch入力型(入力信号の入るMOSFETがPchMOSということ)である。ソレノイド電流などを制御するのに用いられる、このオペアンプ15を含む差動増幅回路104では、オペアンプ15としては同相入力電圧の下限(0V)から精度良く出力する必要があるため、通常、Nch入力型オペアンプを使用することは出来ない。
In FIG. 6, a malfunction occurs in the Vout waveform obtained by amplifying Vs = Is × Rshunt five times at the falling portion of LSP-IN, and the Vout waveform jumps up.
This is because VINN2 was raised to near 4.3 V simultaneously with the fall of LSP-IN, and VINP2 was further raised to around 4.7 V. That is, the voltages (VINN2 and VINP2) input to the −input terminal and the + input terminal of the
When the upper limit value of the common-mode input voltage range of the operational amplifier is exceeded, the
The
また、グランド電位から電源電圧まで出力することができるレール ツー レール(rail−to−rail)入力型は、入力電圧がNMOS・PMOS同時オンする期間でgm(相互コンダクタンス)歪が生じ、精度面で課題が大きい。
そのため、ソレノイド電流などを制御するのに用いられるオペアンプ15を含む差動増幅回路104ではPch入力型オペアンプを使用せざるを得ない。Pch入力型オペアンプを正常動作させるためには、PchMOSを飽和領域で動作させる必要があり、すなわち、オペアンプの入力電圧を電源電圧Vccに対してPchMOSのゲートしきい値電圧とオーバドライブ電圧の和(約1V)以下で使用しなければならない。
つまりオペアンプ15の−入力端子および+入力端子での入力電圧の限界値はVcc−1Vとなる。同相入力電圧(VINN2およびVINP2)は、第2入力点27および第1入力点26の電圧であるVINN1およびVINP1から抵抗4および抵抗3で負担する電圧分だけ低い値となる。
従って、VINN1、VINP1の同相入力電圧レベルの上限値は抵抗4および抵抗3の入力抵抗に依存することになる。また、電源電圧Vccが高くなると((Vcc−1V)/Vcc)の値が大きくなり、そのため、VINN1、VINP1の同相入力電圧レベルの値も大きくなる。そのため、VINN1、VINP1の同相入力電圧レベルの上限値はVccにも依存する。
In addition, the rail-to-rail input type that can output from ground potential to power supply voltage causes gm (mutual conductance) distortion during the period when the input voltage is turned on simultaneously with NMOS and PMOS. The challenges are big.
Therefore, a Pch input type operational amplifier must be used in the
That is, the limit value of the input voltage at the − input terminal and the + input terminal of the
Therefore, the upper limit value of the common-mode input voltage level of VINN1 and VINP1 depends on the input resistances of the
また、特許文献1には、モータのバッテリー陽極の電位を基準とする第1の基準電圧源と、グランド電位を基準とする第2の基準電圧源と、上アームスイッチング素子と下アームスイッチング素子の接続点とモータの間に設けられたシャント抵抗と、このシャント抵抗の電位に基づいて上記第1および第2の基準電圧源の一方からの電圧を出力する切り替え手段と、該切り替え手段の出力と上記シャント抵抗の両端の間の電位差をそれぞれ分圧して2つの電圧信号を生成する分圧手段と、該分圧手段によって生成された2つの電圧信号を入力し、上記シャント抵抗に流れる電流値と電流方向に基づいて所定の増幅率で増加または減少する電圧を出力する増幅手段とを有する電流検出回路が開示されている。
また、特許文献2には、直流電源と誘導負荷の間に設けられ、制御信号により回路を開閉するスイッチング手段と、スイッチング手段が回路を開放したとき誘導負荷に流れる電流を還流させるための還流ダイオードと、誘導負荷に流れる電流を検出する電流検出用抵抗器と、この電流検出用抵抗器の両端電圧を入力とする差動増幅気と、誘導負荷に流すべき電流に対応する基準電圧と差動増幅器の出力電圧の差を増幅し制御信号として出力する誤差増幅器と、スイッチング手段が回路を開放したといに、差動増幅器に入力される電圧の同相分電圧に対応した補償電圧を発生する補償電圧源とで構成される電流制御回路が開示されている。
Patent Document 1 discloses a first reference voltage source based on a potential of a battery anode of a motor, a second reference voltage source based on a ground potential, an upper arm switching element, and a lower arm switching element. A shunt resistor provided between the connection point and the motor, a switching means for outputting a voltage from one of the first and second reference voltage sources based on the potential of the shunt resistance, and an output of the switching means Voltage dividing means for dividing the potential difference between both ends of the shunt resistor to generate two voltage signals, and input of the two voltage signals generated by the voltage dividing means, and a current value flowing through the shunt resistor, There is disclosed a current detection circuit having amplification means for outputting a voltage that increases or decreases at a predetermined amplification rate based on a current direction.
尚、図5において、VINP1=Vcommon+Is・Rshunt、VINN1=Vcommonとしたとき、VINP1とVINN1の電圧レベルを差動増幅器に入力される同相入力電圧レベルと称する。
また、VINP2=(R2/R1+R2)・(Vcommon+Is・Rshunt)、VINN2=((1/(Rf+Rs))・(Vf・Vcommon+Rs・Vout)=((Rf/(Rf+Rs))・Vcommonとしたとき、VINP2とVINN2の電圧範囲をオペアンプの+入力端子、−入力端子直近に入力される同相入力範囲と称する。
When VINP2 = (R2 / R1 + R2) · (Vcommon + Is · Rshunt), VINN2 = ((1 / (Rf + Rs)) · (Vf · Vcommon + Rs · Vout) = ((Rf / (Rf + Rs)) · Vcommon) And the voltage range of VINN2 is referred to as an in-phase input range that is input in the immediate vicinity of the + input terminal and the −input terminal of the operational amplifier.
図7は、従来の差動増幅回路での同相入力電圧レベルの上限値の電源電圧依存性を示す図である。c列の○印は差動電圧増幅率が5倍の場合(5倍増幅の場合)での同相入力電圧レベルの上限値である。Vcc=5V時では同相入力電圧レベルの上限値がVccを下回り4Vになり、一方、図6(b)からLSP−INの立ち下がり部でVINN2およびVINP2の電圧が4.3Vおよび4.7Vとなり、この上限値(4V)を上回るのでオペアンプ15が誤動作し、図6で示したようにVout波形が異常波形となる。
差動増幅回路における同相入力電圧レベルの上限値を上昇させる対策の一つがR2(抵抗5の抵抗値)=Rf(抵抗14の抵抗値)=2.5R1(抵抗3の抵抗値)=2.5Rs(抵抗4の抵抗値)のような抵抗比変更(b列の△印)によるものであるが、同相入力電圧レベルの上限値は上昇してVccより高くなるが、差動電圧増幅率が2.5倍に下がる。
つまり、図5の差動増幅回路104では同相入力電圧レベルの上限値を上昇させると、差動電圧増幅率が低下する。このように、従来の差動増幅回路104では同相入力レベルの上限値を上昇させると、差動電圧増幅率が低下するというトレードオフの関係にある。
前記の特許文献1では、第1、第2の基準電圧源を切り替える切り替え手段と、切り替え手段の出力とシャント抵抗の両端の電圧の間の電位差をそれぞれ分圧して2つの電圧信号を生成する分圧手段が必要であり、回路が複雑である。また、本発明と関係するシャント抵抗の高電圧側の電圧と低電位側の電圧を分圧して増幅手段に入力し、同相入力電圧レベルの上限値を上げることは記載されていない。
FIG. 7 is a diagram showing the power supply voltage dependency of the upper limit value of the common-mode input voltage level in the conventional differential amplifier circuit. The circles in column c are the upper limit values of the common-mode input voltage level when the differential voltage amplification factor is 5 times (in the case of 5 times amplification). When Vcc = 5V, the upper limit value of the common-mode input voltage level is 4V, which is lower than Vcc. On the other hand, from FIG. Since this upper limit value (4V) is exceeded, the
One of the measures for increasing the upper limit of the common-mode input voltage level in the differential amplifier circuit is R2 (resistance value of resistor 5) = Rf (resistance value of resistor 14) = 2.5R1 (resistance value of resistor 3) = 2. 5Rs (resistance value of resistor 4), such as a resistance ratio change (Δ mark in row b), the upper limit value of the common-mode input voltage level rises to be higher than Vcc, but the differential voltage gain is Decrease by a factor of 2.5.
That is, in the
In Patent Document 1, the switching means for switching the first and second reference voltage sources, the potential difference between the output of the switching means and the voltage at both ends of the shunt resistor are respectively divided to generate two voltage signals. Pressure means are required and the circuit is complex. Further, there is no description that the voltage on the high voltage side and the voltage on the low voltage side of the shunt resistor related to the present invention are divided and input to the amplifying means to increase the upper limit value of the common-mode input voltage level.
また特許文献2では、本発明と関係するシャント抵抗の高電圧側の電圧と低電位側の電圧を分圧して差動増幅器に入力して同相入力電圧レベルの上限値を上げることは記載されていない。
この発明の目的は、前記の課題を解決して、同相入力電圧レベルの上限値を上げながら(差動増幅回路としての同相入力電圧範囲を拡大させながら)、差動電圧増幅率を大きくできる差動増幅回路とそれを用いた電流制御装置を提供することである。
The object of the present invention is to solve the above-mentioned problems and increase the differential voltage gain while increasing the upper limit of the common-mode input voltage level (expanding the common-mode input voltage range as a differential amplifier circuit). It is an object to provide a dynamic amplifier circuit and a current control device using the same.
前記の目的を達成するために、Pch入力型オペアンプ(入力素子としてpチャネルMOSFETを用いたオペアンプのこと)を含む差動増幅回路において、入力電圧を分圧する分圧抵抗を前記オペアンプの入力端子と接続する入力抵抗の前段に設置した構成の差動増幅回路とする。
そして、前記の差動増幅回路を用いた電流制御装置において、
電源とインダクタンス負荷との間に接続されるハイサイド側スイッチング素子と、
前記インダクタンス負荷に直列に接続されたシャント抵抗とグランドとの間に接続されるローサイド側スイッチング素子と、前記ハイサイド側スイッチング素子と前記ローサイド側スイッチング素子との間に接続されるダイオードと、を備え、前記シャント抵抗の両端にそれぞれ前記分圧抵抗を接続し、前記差動増幅回路の出力信号をフィードバック信号としてPWM制御回路へ入力し、該PWM制御回路から前記ローサイド側スイッチング素子のゲート信号を出力する構成の電流制御装置とする。
In order to achieve the above object, in a differential amplifier circuit including a Pch input type operational amplifier (an operational amplifier using a p-channel MOSFET as an input element), a voltage dividing resistor for dividing an input voltage is connected to an input terminal of the operational amplifier. A differential amplifier circuit having a configuration installed in front of the input resistor to be connected is used.
And in the current control device using the differential amplifier circuit,
A high-side switching element connected between the power supply and the inductance load;
And a diode connected between the low-side switching element connected, and the high-side switching element and the low-side switching element between the shunt resistor and the ground connected in series with the inductive load The voltage dividing resistors are connected to both ends of the shunt resistor, the output signal of the differential amplifier circuit is input to the PWM control circuit as a feedback signal, and the gate signal of the low-side switching element is output from the PWM control circuit The current control device is configured as follows.
この発明によれば、オペアンプを含む差動増幅回路の前段を形成する抵抗(R1,R2,Rs,Rf)の他にさらに上流側に分圧抵抗(R1.1、R1.2、Rs1およびRs2)を挿入することで、PchMOSで構成されるオペアンプの入力端子に入力される電圧を低くできるため、同相入力電圧レベルを電源電圧付近以上に高めることができて、差動増幅回路としての同相入力電圧範囲を拡大することができる。
また、この分圧抵抗を差動増幅回路の入力抵抗の一部とし、好適な抵抗値に設定することで、差動電圧増幅率を大きくすることができる。
この差動増幅回路を用いて電流制御装置を作製し、インダクタンス負荷に流れる電流を制御することで、インダクタンス負荷に流れる電流を高精度に制御できる。
この電流制御装置を半導体基板に形成して半導体集積回路装置とすることで、電流制御装置の小型・軽量化を図ることができる。
According to the present invention, in addition to the resistors (R1, R2, Rs, Rf) that form the front stage of the differential amplifier circuit including the operational amplifier, the voltage dividing resistors (R1.1, R1.2, Rs1, and Rs2) are provided further upstream. ) Can be used to lower the voltage input to the input terminal of the operational amplifier composed of PchMOS, so that the common-mode input voltage level can be increased to near the power supply voltage and the common-mode input as a differential amplifier circuit. The voltage range can be expanded.
Further, the differential voltage amplification factor can be increased by setting this voltage dividing resistor as a part of the input resistance of the differential amplifier circuit and setting it to a suitable resistance value.
By producing a current control device using this differential amplifier circuit and controlling the current flowing through the inductance load, the current flowing through the inductance load can be controlled with high accuracy.
By forming this current control device on a semiconductor substrate to form a semiconductor integrated circuit device, the current control device can be reduced in size and weight.
発明の実施の形態を以下の実施例で説明する。尚、以下の図の説明で従来と同一部位には同一の符号を付した。 Embodiments of the invention will be described in the following examples. In the following description of the drawings, the same parts as those in the prior art are denoted by the same reference numerals.
図1は、この発明の第1実施例の差動増幅回路の回路図である。この差動増幅回路101は、オペアンプ15と、オペアンプ15の+入力端子(非反転入力端子)と接続する抵抗9および抵抗13と、抵抗9と接続する抵抗7および抵抗8と、オペアンプ15の−入力端子(反転入力端子)と接続する抵抗12および抵抗14と、抵抗12と接続する抵抗10および抵抗11で構成される。
抵抗13、抵抗11および抵抗8はグランドGNDとそれぞれ接続し、抵抗14はオペアンプ15の出力点28と接続する。抵抗7は第1入力点26(その電圧はVINP1)と接続し、抵抗10は第2入力点27(その電圧はVINN1)と接続する。抵抗9および抵抗12は第3接続点23(その電圧はVINP2)および第4接続点24(その電圧はVINN2)を経由してオペアンプ15の+入力端子および−入力端子とそれぞれ接続する入力抵抗である。
抵抗7および抵抗8はVINP1を分圧する分圧抵抗であり、抵抗10および抵抗11はVINN1を分圧する分圧抵抗である。抵抗9および抵抗13は第1接続点21の電圧を分圧する分圧抵抗であり、抵抗9および抵抗12はオペアンプの入力抵抗である。VINP1はシャント抵抗の高電位側の電圧(第1入力点26の電圧)であり、VINN1はシャント抵抗の低電位側の電圧(第2入力点27の電圧)である。オペアンプ15の出力点28(その電圧は出力電圧Voutである)はマイコンに接続される。
FIG. 1 is a circuit diagram of a differential amplifier circuit according to a first embodiment of the present invention. The
The
The
尚、図中の21は抵抗7と抵抗8と抵抗9を接続する第1接続点、22は抵抗10と抵抗11と抵抗12を接続する第2接続点、23は抵抗9と抵抗13とオペアンプ15の+入力端子とを接続する第3の接続点、24は抵抗12と抵抗14を接続する第4接続点、25は抵抗14とオペアンプの出力点28を接続する第5接続点である。26、27は差動増幅回路の第1、第2入力点である。
R1.1は第1抵抗7の抵抗値、R1.2は第2抵抗8の抵抗値、RS1は第3抵抗10の抵抗値、RS2は第4抵抗11の抵抗値、R1.3は第5抵抗9の抵抗値、R2は第6抵抗13の抵抗値、RS3は第7抵抗12の抵抗値、Rfは第8抵抗14の抵抗値である。
また、VINP1およびVINN1は差動増幅回路に入力される電圧であり、VINP2はオペアンプ15の+入力端子に入力される電圧であり、VINN2はオペアンプの−入力端子に入力される電圧である。
従来の差動増幅回路104との相違は、本発明の差動増幅回路101では抵抗3に相当する抵抗9と抵抗4に相当する抵抗12、抵抗13および抵抗14に加え、分圧の役割を果たす抵抗7、抵抗8、抵抗10および抵抗11が加わった点である。
In the figure, 21 is a first connection point for connecting the
R1.1 is the resistance value of the
VINP1 and VINN1 are voltages input to the differential amplifier circuit, VINP2 is a voltage input to the positive input terminal of the
The difference from the conventional
ここで、抵抗7(R1.1)と抵抗10(Rs)、抵抗8(R1.1)と抵抗11(Rs2)、抵抗9(R1.3)と抵抗12(Rs3)はそれぞれ等しい抵抗値のものを用いる必要がある。VINP1は、抵抗7、抵抗8により抵抗比(R1.2/(R1.1+R1.2))で分圧され、抵抗9を通じて抵抗13との分圧によりVINP2となりこの電圧がオペアンプ15の+入力端子へ印加される。
一方、VINN1は、抵抗10、11により抵抗比(Rs2/(Rs1+Rs2))で分圧され抵抗12を通してVINN2となり、この電圧がオペアンプ15の−入力端子へ印加される。
この回路による全体の増幅率は、抵抗7(または抵抗10)と抵抗8(または抵抗11)によるレベルシフト率と、抵抗7、8、9(または抵抗10、11、12)と抵抗13(または抵抗14)の抵抗比による増幅率の積で以下のように表現できる。
Here, the resistance 7 (R1.1) and the resistance 10 (Rs), the resistance 8 (R1.1) and the resistance 11 (Rs2), the resistance 9 (R1.3) and the resistance 12 (Rs3) have the same resistance value, respectively. It is necessary to use something. VINP1 is divided by
On the other hand, VINN1 is divided by
The overall amplification factor by this circuit is the level shift rate by the resistor 7 (or resistor 10) and the resistor 8 (or resistor 11), the
今、電位が低い方の電圧(ここではVINN1)をVcommon、差動電圧をVsとして、VINN1にVcommon、VINP1にVcommon+Vsを印加したときのOUT出力(=Vout)は以下の(1)式〜(3)式の関係式から導き出される。
Now, when the voltage having the lower potential (here VINN1) is Vcommon, the differential voltage is Vs, and Vcommon is applied to VINN1, and Vcommon + Vs is applied to VINP1, the OUT output (= Vout) is expressed by the following equations (1) to (1): 3) It is derived from the relational expression.
[数3]
VINP2=[R2/{(R1.2/(R1.1+R1.2))+R1.3+R2)}]・(Vcommon+Vs)・・・(1)
[Equation 3]
VINP2 = [R2 / {(R1.2 / (R1.1 + R1.2)) + R1.3 + R2)}]. (Vcommon + Vs) (1)
[数4]
VINN2=[Rf/{(Rs2/(Rs1+Rs2))+Rs3+Rf}]・Vcommon・・・(2)
[Equation 4]
VINN2 = [Rf / {(Rs2 / (Rs1 + Rs2)) + Rs3 + Rf}] · Vcommon (2)
[数5]
VINP2=VINN2(オペアンプのバーチャルショート)・・・(3)
[Equation 5]
VINP2 = VINN2 (virtual short of operational amplifier) (3)
図2は、図1の本発明の差動増幅回路の同相入力電圧レベルの上限値の電源電圧依存性を示す図である。aが本発明の場合であり、b、c、dは従来の場合である。a列のデータ(黒四角)は差動電圧増幅率が5倍の場合である。図で示すように、同相入力電圧レベルの上限値はVcc=5Vで、9Vとなり、Vcc=15Vでは30Vとなる。つまり、Vccの1.8倍〜2倍にすることができる。また、抵抗比を変更することにより、さらに広い同相入力電圧範囲での差動増幅動作が可能となる。
この差動増幅回路101では、分圧抵抗回路103を構成する分圧抵抗(抵抗7と抵抗8、抵抗10と抵抗11)により差動電圧Vsも分圧されてしまうことから、使用するオペアンプ15は低い同相入力電圧領域ではオフセットが小さいことが望まれる。
本発明の差動増幅回路101とシャント抵抗58を組み合わせ、さらにスイッチングデバイスを加えて電流制御装置を製作し、この電流制御装置で自動車用のソレノイド電流を制御することで、ソレノイド電流を高精度に制御することができる。つぎに、この電流制御装置について説明する。
FIG. 2 is a diagram showing the power supply voltage dependency of the upper limit value of the common-mode input voltage level of the differential amplifier circuit of the present invention shown in FIG. a is the case of the present invention, and b, c, and d are conventional cases. The data in the a column (black square) is when the differential voltage amplification factor is 5 times. As shown in the figure, the upper limit value of the common-mode input voltage level is 9V when Vcc = 5V, and 30V when Vcc = 15V. That is, it can be 1.8 to 2 times Vcc. Further, by changing the resistance ratio, a differential amplification operation in a wider common-mode input voltage range becomes possible.
In this
By combining the
図3は、この発明の第2実施例の電流制御装置の回路図である。図5に示す従来の電流制御装置115と異なるのは、差動増幅回路として分圧抵抗を付加した差動増幅回路101を用いた点である。本発明の電流制御装置110は主にPWM回路102と差動増幅回路101で構成され、PWM回路102は、電源51、ハイサイド側のスイッチングデバイス52、ゲート電源53、ダイオード54、シャント抵抗58、ローサイドのスイッチングデバイス55、それを駆動するPWM制御回路56で構成される。
オペアンプ15の出力電圧OUTはマイコン59を経由してフィードバック信号となり、このフィードバック信号をPWM制御回路56に入力し、PWM制御回路56からローサイドのスイッチングデバイス55のゲート電圧LSP−INが出力される。
本発明の電流制御装置110を使用することで、従来の電流制御装置115よりソレノイド電流を高精度に制御することができる。
FIG. 3 is a circuit diagram of a current control apparatus according to the second embodiment of the present invention. The difference from the conventional
The output voltage OUT of the
By using the
図4は、この発明の第3実施例の半導体集積回路装置の要部配置図である。図3で示す電流制御装置110の回路を半導体基板111に形成した場合の要部配置図である。半導体基板111に各構成要素を集積して半導体集積回路装置112とすることで電流制御装置110の小型・軽量化を図ることができる。構成要素のうちシャント抵抗58は外付けで示したが半導体基板内に形成することもできる。
尚、図中の61、62、63はソレノイド57やシャント抵抗58と接続するための電極パッドであり、図3の端子29、第1入力点26および第2入力点27にそれぞれ相当する。
FIG. 4 is a layout of the main part of the semiconductor integrated circuit device according to the third embodiment of the present invention. FIG. 4 is a main part arrangement diagram when the circuit of the
In the figure,
7〜14 抵抗
15 オペアンプ
21〜25 第1〜第5接続点
26、27 第1、第2入力点
28 出力点
29 端子
51 電源
52 スイッチングデバイス(HSP)
53 ゲート電源
54 ダイオード
55 スイッチングデバイス(LSP)
56 PWM制御回路
57 ソレノイド
58 シャント抵抗
59 マイコン
61〜63 電極パッド
101 差動増幅回路
102 PWM回路
103 分圧抵抗回路
110 電流制御装置
111 半導体基板
112 半導体集積回路装置
VINP1 第1入力点の電圧
VINN1 第2入力点の電圧
VINP2 第3接続点の電圧
VINN2 第4接続点の電圧
Vout 出力点の電圧(出力電圧)
HSP−IN HSPのゲート電圧信号
LSP−IN LSPのゲート電圧信号
Vs 差動電圧
Vcommon 同相入力電圧
7-14
53
56
HSP-IN HSP gate voltage signal LSP-IN LSP gate voltage signal Vs Differential voltage Vcommon In-phase input voltage
Claims (1)
電源とインダクタンス負荷との間に接続されるハイサイド側スイッチング素子と、
前記インダクタンス負荷に直列に接続されたシャント抵抗とグランドとの間に接続されるローサイド側スイッチング素子と、
前記ハイサイド側スイッチング素子と前記ローサイド側スイッチング素子との間に接続されるダイオードと、を備え、
前記シャント抵抗の両端にそれぞれ前記分圧抵抗を接続し、前記差動増幅回路の出力信号をフィードバック信号としてPWM制御回路へ入力し、該PWM制御回路から前記ローサイド側スイッチング素子のゲート信号を出力することを特徴とする電流制御装置。
A voltage dividing resistor that divides the input voltage of the differential amplifier circuit including the Pch input type operational amplifier is installed in front of the input resistor connected to the input terminal of the operational amplifier .
A high-side switching element connected between the power supply and the inductance load;
A low-side switching element connected between a shunt resistor connected in series to the inductance load and a ground;
A diode connected between the high-side switching element and the low-side switching element,
The voltage dividing resistors are connected to both ends of the shunt resistor, the output signal of the differential amplifier circuit is input as a feedback signal to the PWM control circuit, and the gate signal of the low-side switching element is output from the PWM control circuit. A current control device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007234037A JP5130835B2 (en) | 2007-09-10 | 2007-09-10 | Differential amplifier circuit and current control device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007234037A JP5130835B2 (en) | 2007-09-10 | 2007-09-10 | Differential amplifier circuit and current control device using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009064396A JP2009064396A (en) | 2009-03-26 |
JP5130835B2 true JP5130835B2 (en) | 2013-01-30 |
Family
ID=40558911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007234037A Expired - Fee Related JP5130835B2 (en) | 2007-09-10 | 2007-09-10 | Differential amplifier circuit and current control device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5130835B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5895726B2 (en) * | 2012-06-11 | 2016-03-30 | 株式会社デンソー | Receiver circuit device |
CN102866720B (en) * | 2012-09-25 | 2015-04-08 | 烽火通信科技股份有限公司 | Fiber take-off bracket servo driver input voltage regulator circuit and control method |
JP6138074B2 (en) * | 2014-03-07 | 2017-05-31 | 三菱電機株式会社 | Signal transmission circuit |
JP2019033414A (en) * | 2017-08-09 | 2019-02-28 | 富士電機株式会社 | Differential circuit and OP amplifier |
US10396724B1 (en) * | 2018-05-30 | 2019-08-27 | Semiconductor Components Industries, Llc | Amplifier with common mode loop and chop |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0720155A (en) * | 1993-07-06 | 1995-01-24 | Honda Motor Co Ltd | Temperature coefficient measuring method for hall element and temperature compensation method for current detector |
JPH08106331A (en) * | 1994-10-04 | 1996-04-23 | Fujitsu Ten Ltd | Power source controller |
JP3455683B2 (en) * | 1998-10-08 | 2003-10-14 | 富士通テン株式会社 | Load current detection circuit |
JP2001028522A (en) * | 1999-07-14 | 2001-01-30 | Ricoh Co Ltd | Pn input type cmos operational amplifier |
JP3393203B2 (en) * | 1999-09-13 | 2003-04-07 | 株式会社ホンダエレシス | Inspection method of current detection circuit |
JP2002076797A (en) * | 2000-08-28 | 2002-03-15 | New Japan Radio Co Ltd | Differential amplifier circuit |
JP3870808B2 (en) * | 2002-03-19 | 2007-01-24 | 株式会社豊田自動織機 | Method and circuit for protecting switching element for solenoid drive |
JP4111862B2 (en) * | 2003-04-28 | 2008-07-02 | 富士通テン株式会社 | Load drive device |
JP2005304210A (en) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | Power supply driver apparatus and switching regulator |
JP2006203415A (en) * | 2005-01-19 | 2006-08-03 | Toyota Motor Corp | Linear solenoid drive circuit |
-
2007
- 2007-09-10 JP JP2007234037A patent/JP5130835B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009064396A (en) | 2009-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7443149B2 (en) | Regulator circuit capable of detecting variations in voltage | |
JP5093037B2 (en) | Load drive circuit | |
KR101439945B1 (en) | Two-terminal linear sensor | |
US7994766B2 (en) | Differential current sensor device and method | |
JP5395127B2 (en) | Semiconductor device for current control and control device using the same | |
US20090079411A1 (en) | Voltage dividing circuit and magnetic sensor circuit | |
JP5130835B2 (en) | Differential amplifier circuit and current control device using the same | |
JP2005039573A (en) | Overcurrent detection circuit and load driving circuit | |
KR100670735B1 (en) | Overcurrent detector of dual motor for automobile | |
JP5188465B2 (en) | Current detection device and control system using the same | |
JP4246679B2 (en) | Current detector | |
US8237505B2 (en) | Signal amplification circuit | |
JP5900149B2 (en) | Input judgment circuit | |
JP6658269B2 (en) | Overcurrent detection circuit | |
JP5706502B2 (en) | Electronic control unit | |
US7304525B2 (en) | Level converter | |
CN108780691B (en) | Linear solenoid driving device | |
US11378598B2 (en) | Semiconductor integrated circuit device and current detection circuit | |
WO2018092475A1 (en) | Wiring line abnormality detecting device | |
JP2007218664A (en) | Electrical current detector | |
JP4607075B2 (en) | DC motor current detection device and galvano scanner system | |
JP2006262677A (en) | Current-detecting method | |
JP2016191575A (en) | Current detection circuit and vehicular electronic control device including the same | |
JP2003202355A (en) | Current detection circuit | |
US7155985B2 (en) | Torque sensor for vehicle steering system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20100615 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121022 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5130835 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |