[go: up one dir, main page]

JP5120182B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP5120182B2
JP5120182B2 JP2008252292A JP2008252292A JP5120182B2 JP 5120182 B2 JP5120182 B2 JP 5120182B2 JP 2008252292 A JP2008252292 A JP 2008252292A JP 2008252292 A JP2008252292 A JP 2008252292A JP 5120182 B2 JP5120182 B2 JP 5120182B2
Authority
JP
Japan
Prior art keywords
voltage
display
data line
variable element
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008252292A
Other languages
Japanese (ja)
Other versions
JP2010085526A5 (en
JP2010085526A (en
Inventor
学 武居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2008252292A priority Critical patent/JP5120182B2/en
Publication of JP2010085526A publication Critical patent/JP2010085526A/en
Publication of JP2010085526A5 publication Critical patent/JP2010085526A5/ja
Application granted granted Critical
Publication of JP5120182B2 publication Critical patent/JP5120182B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、タッチパネル機能を備えた表示装置に関する。   The present invention relates to a display device having a touch panel function.

有機EL(Electro−Luminescence)表示装置の表示パネルには、自己発光型の発光素子である有機EL素子を含む画素回路がマトリクス状に配置されている。有機EL表示装置は自己発光型であるため、ブラウン管と同等なコントラストの高い画像を表示することができる。   In a display panel of an organic EL (Electro-Luminescence) display device, pixel circuits including organic EL elements which are self-luminous light emitting elements are arranged in a matrix. Since the organic EL display device is a self-luminous type, it can display an image with high contrast equivalent to that of a cathode ray tube.

また、有機EL表示装置の表示パネルの上にタッチパネルが積層して配置された表示装置が知られている(例えば、特許文献1参照)。   A display device in which a touch panel is stacked on a display panel of an organic EL display device is known (see, for example, Patent Document 1).

特開平10−91342号公報Japanese Patent Laid-Open No. 10-91342

有機EL表示装置の表示パネルの上に位置を入力するためのタッチパネルを積層して配置すると、タッチパネルで光が反射されることがあるため、表示された画像のコントラストが低下する。
また、タッチパネル上で指定された位置を検出するための回路を表示パネルとは別に設ける必要があるため、実装面積が増大する。
When a touch panel for inputting a position is laminated on the display panel of the organic EL display device, light may be reflected from the touch panel, and thus the contrast of the displayed image is lowered.
Further, since it is necessary to provide a circuit for detecting a designated position on the touch panel separately from the display panel, the mounting area increases.

本発明の目的は、表示された画像のコントラストの低下を抑えることができるとともに、実装面積を削減することができる、タッチパネル機能を備える表示装置を提供することである。   The objective of this invention is providing the display apparatus provided with the touch panel function which can suppress the fall of the contrast of the displayed image and can reduce a mounting area.

本発明の表示装置は、各々が行方向及び列方向に配設された複数の走査ライン及び複数のデータラインの各交点近傍に配設された複数の表示画素を備える表示パネルと、
前記各走査ラインに走査信号を供給することによって当該走査ラインに接続されている前記各表示画素を選択し、該各表示画素を選択する選択期間に前記各データラインに表示信号を供給することによって選択されている前記各表示画素を駆動する駆動回路と、
を備え、
前記各表示画素は、発光素子と、当該発光素子に前記各データラインを介して供給される前記表示信号に応じた駆動電流を供給するとともに、外部から加えられる圧力に応じて物理パラメータが変化し、当該物理パラメータの変化により前記各データラインに供給された表示信号に応じた電位を変調する可変素子を含む画素駆動回路と、を有し、
前記駆動回路は、前記各データラインに前記表示信号を供給するとともに、当該各データラインを介して前記選択期間内に設定される測定タイミングで該各データラインの電位を検出して、前記可変素子による前記各データラインの電位の変調の有無を判定し、前記電位が変調されていると判定した前記データラインに対応する列を、圧力が加えられている位置として特定する判定回路を有する、
ことを特徴とする。
Display device of the present invention includes a display panel, each comprising a plurality of display pixels arranged at intersections near the plurality of scan lines and a plurality of data lines arranged in a row direction and a column direction,
By selecting each display pixel connected to the scan line by supplying a scan signal to each scan line, and supplying a display signal to each data line during a selection period for selecting each display pixel A drive circuit for driving each of the selected display pixels;
With
Each display pixel supplies a light emitting element and a driving current corresponding to the display signal supplied to the light emitting element via each data line, and a physical parameter changes according to a pressure applied from the outside. A pixel driving circuit including a variable element that modulates a potential according to a display signal supplied to each data line according to a change in the physical parameter,
The drive circuit supplies the display signal to each data line and detects the potential of each data line at a measurement timing set within the selection period via each data line, and the variable element Determining whether or not the potential of each of the data lines is modulated, and determining a column corresponding to the data line that is determined to be modulated as a position where pressure is applied,
It is characterized by that.

好ましくは、前記駆動回路は、前記表示信号に対応した電圧値を有する信号電圧を生成し、前記各データラインに出力する階調電圧生成回路を有し、
前記判定回路は、前記測定タイミングで前記各データラインの電圧値を取得し、当該取得された電圧値と前記可変素子により前記電位が変調されていないときの前記データラインの電圧値との比較に基づいて、前記電位の変調の有無を判定する、
ことを特徴とする。
Preferably, the drive circuit includes a gradation voltage generation circuit that generates a signal voltage having a voltage value corresponding to the display signal and outputs the signal voltage to each data line,
The determination circuit acquires the voltage value of each data line at the measurement timing, and compares the acquired voltage value with the voltage value of the data line when the potential is not modulated by the variable element. On the basis of the presence or absence of modulation of the potential,
It is characterized by that.

好ましくは、前記駆動回路は、前記表示信号に対応した電流値を有する信号電流を生成し、前記各データラインに出力する階調電流生成回路を有し、
前記判定回路は、前記測定タイミングで前記各データラインの電圧値を取得し、当該取得された電圧値と前記可変素子により前記電位が変調されていないときの前記データラインの電圧値との比較に基づいて、前記電位の変調の有無を判定する、
ことを特徴とする。
Preferably, the drive circuit includes a gradation current generation circuit that generates a signal current having a current value corresponding to the display signal and outputs the signal current to each data line,
The determination circuit acquires the voltage value of each data line at the measurement timing, and compares the acquired voltage value with the voltage value of the data line when the potential is not modulated by the variable element. On the basis of the presence or absence of modulation of the potential,
It is characterized by that.

好ましくは、前記可変素子は、外部から加えられる圧力に応じて前記物理パラメータとして容量値が変化する容量素子を含み、
前記画素駆動回路は、前記表示信号に対応する電圧を保持するコンデンサを含み、
前記各表示画素は、前記選択期間に、前記データラインに前記コンデンサを含む回路と前記可変素子とが並列に接続される、
ことを特徴とする。
Preferably, the variable element includes a capacitive element whose capacitance value changes as the physical parameter in accordance with an externally applied pressure,
The pixel driving circuit includes a capacitor that holds a voltage corresponding to the display signal,
In each of the display pixels, a circuit including the capacitor in the data line and the variable element are connected in parallel during the selection period.
It is characterized by that.

好ましくは、前記容量素子は、外部から加えられる圧力の増加に応じて前記容量値が増加することを特徴とする。   Preferably, the capacitance value of the capacitive element increases in accordance with an increase in pressure applied from the outside.

好ましくは、前記可変素子は、外部から加えられる圧力に応じて前記物理パラメータとして電気抵抗値が変化する抵抗素子を含み、
前記各表示画素は、前記選択期間に、前記可変素子の前記抵抗素子を前記データラインと所定の基準電圧との間に接続する、
ことを特徴とする。
Preferably, the variable element includes a resistance element whose electrical resistance value changes as the physical parameter in accordance with an externally applied pressure,
Each display pixel connects the resistance element of the variable element between the data line and a predetermined reference voltage in the selection period.
It is characterized by that.

好ましくは、前記抵抗素子は、外部から加えられる圧力の増加に応じて前記電気抵抗が減少することを特徴とする。 Preferably, the electrical resistance value of the resistance element decreases in accordance with an increase in pressure applied from the outside.

好ましくは、前記表示パネルは、前記各走査ラインと対をなし、対応する走査ラインが接続されている前記表示画素に接続された複数の電源ラインを含み、
前記駆動回路は、前記各電源ラインに前記所定の基準電圧を出力する電源ドライバを備え、
前記素駆動回路は、
制御端子がンデンサの一方の電極に接続され、流路の一端が前記コンデンサの他方の電極と前記発光素子のアノード電極と前記可変素子の一方の電極とに接続され、電流路の他端が前記電源ラインに接続された第1のトランジスタと、
制御端子が前記走査ラインに接続され、電流路の一端が前記第1のトランジスタの制御端子と前記コンデンサの一方の電極とに接続され、電流路の他端が前記電源ラインと前記第1のトランジスタの電流路の他端とに接続された第2のトランジスタと、
制御端子が前記走査ラインに接続され、電流路の一端が前記データラインに接続され、電流路の他端が前記コンデンサの他方の電極と前記可変素子の一方の電極と前記第1のトランジスタの電流路の一端と前記発光素子のアノード電極とに接続された第3のトランジスタと、
を含み、
前記可変素子の他方の電極に前記所定の基準電圧が印加されている、
ことを特徴とする。
Preferably, the display panel includes a plurality of power lines that are paired with the scanning lines and connected to the display pixels to which the corresponding scanning lines are connected,
The drive circuit includes a power driver that outputs the predetermined reference voltage to the power lines.
The picture element drive circuit,
The control terminal is connected to one electrode of the capacitor, one end of the conductive passage is connected to one electrode of the anode electrode and the variable element of the light emitting element and the other electrode of the capacitor, the other end of the current path A first transistor connected to the power supply line;
A control terminal is connected to the scanning line, one end of a current path is connected to the control terminal of the first transistor and one electrode of the capacitor, and the other end of the current path is connected to the power line and the first transistor. A second transistor connected to the other end of the current path;
A control terminal is connected to the scan line, one end of the current path is connected to the data line, and the other end of the current path is the other electrode of the capacitor, one electrode of the variable element, and the current of the first transistor. A third transistor connected to one end of the path and the anode electrode of the light emitting element;
Including
The predetermined reference voltage is applied to the other electrode of the variable element;
It is characterized by that.

好ましくは、前記表示パネルは、前記各走査ラインと対をなし、対応する走査ラインが接続されている前記表示画素に接続された複数の電源ラインを含み、
前記駆動回路は、前記各電源ラインに前記所定の基準電圧を出力する電源ドライバを備え、
前記各画素駆動回路は、
制御端子が前記コンデンサの一方の電極と前記可変素子の一方の電極に接続され、当該電流路の一端が前記コンデンサの他方の電極と前記発光素子のアノード電極に接続され、電流路の他端が前記電源ラインに接続された第1のトランジスタと、
制御端子が前記走査ラインに接続され、電流路の一端が前記データラインに接続され、電流路の他端が前記第1のトランジスタの制御端子と前記コンデンサの一方の電極と前記可変素子の一方の電極とに接続された第2のトランジスタと、
を含み、
前記可変素子の他方の電極に前記所定の基準電圧が印加されている、
ことを特徴とする。
Preferably, the display panel includes a plurality of power lines that are paired with the scanning lines and connected to the display pixels to which the corresponding scanning lines are connected,
The drive circuit includes a power driver that outputs the predetermined reference voltage to the power lines.
Each pixel driving circuit includes:
A control terminal is connected to one electrode of the capacitor and one electrode of the variable element, one end of the current path is connected to the other electrode of the capacitor and the anode electrode of the light emitting element, and the other end of the current path is A first transistor connected to the power line;
A control terminal is connected to the scan line, one end of a current path is connected to the data line, and the other end of the current path is one of the control terminal of the first transistor, one electrode of the capacitor, and one of the variable elements. A second transistor connected to the electrode;
Including
The predetermined reference voltage is applied to the other electrode of the variable element;
It is characterized by that.

好ましくは、前記駆動回路は、
前記複数の走査ラインに接続され、前記各走査ラインに前記各表示画素を順次選択するための前記走査信号を順次供給する走査ドライバと、
前記電位が変調されていると前記判定回路によって判定された場合に、前記走査ドライバが前記走査信号を出力している走査ラインに対応する行の位置と前記判定回路により特定された列の位置とに基づいて、圧力が加えられている前記表示パネル上の位置を特定する位置検出回路と、
を有することを特徴とする。
Preferably, the driving circuit includes:
A scan driver connected to the plurality of scan lines and sequentially supplying the scan signals for sequentially selecting the display pixels to the scan lines;
When the determination circuit determines that the potential is modulated, the row position corresponding to the scan line from which the scan driver outputs the scan signal and the column position specified by the determination circuit A position detection circuit for identifying a position on the display panel to which pressure is applied,
It is characterized by having.

本発明によれば、位置を入力するためのタッチパネル機能が付加された表示装置について、表示された画像のコントラストの低下を抑えることができ、タッチパネル機能を付加するための実装面積を削減することができる。   ADVANTAGE OF THE INVENTION According to this invention, about the display apparatus with which the touchscreen function for inputting a position was added, the fall of the contrast of the displayed image can be suppressed and the mounting area for adding a touchscreen function can be reduced. it can.

<第1の実施形態>
以下に、本発明の第1の実施形態に係る有機EL表示装置1aについて説明する。有機EL表示装置1aは、図1に示すように、表示パネル2aと、走査ドライバ3と、電源ドライバ4aと、データドライバ5aと、システムコントローラ6と、表示信号生成回路7とを有している。
<First Embodiment>
The organic EL display device 1a according to the first embodiment of the present invention will be described below. As shown in FIG. 1, the organic EL display device 1a includes a display panel 2a, a scanning driver 3, a power supply driver 4a, a data driver 5a, a system controller 6, and a display signal generation circuit 7. .

表示パネル2aは、マトリクス状に配置された表示画素21と、行方向(図1の左右方向)に延びている複数の走査ラインLs1〜Lsnおよび電源ラインLv1〜Lvn、列方向(図1の上下方向)に延びている複数のデータラインLd1〜Ldmとを有している。電源ラインLv1〜Lvnはそれぞれ走査ラインLs1〜Lsnと対をなしており、走査ラインLs1〜Lsnが接続された表示画素21に接続されている。   The display panel 2a includes display pixels 21 arranged in a matrix, a plurality of scanning lines Ls1 to Lsn and power supply lines Lv1 to Lvn extending in a row direction (left and right direction in FIG. 1), and a column direction (up and down in FIG. 1). A plurality of data lines Ld1 to Ldm extending in the direction). The power supply lines Lv1 to Lvn are paired with the scanning lines Ls1 to Lsn, respectively, and are connected to the display pixels 21 to which the scanning lines Ls1 to Lsn are connected.

表示画素21は、走査ラインLs1〜LsnとデータラインLd1〜Ldmの交点の近傍に配置されている。
なお、図1は、例えば白黒画像を表示する場合の例である。カラー画像を表示する場合には、RGBの各色を発する一組の表示画素21がマトリクス状に配置される。例えば、赤(R)、緑(G)、青(B)のそれぞれの色の光を発する表示画素21を一組として、この組が行方向に繰り返し複数配置されるとともに、列方向に同一色の画素が複数配置される。
The display pixel 21 is disposed in the vicinity of the intersection of the scanning lines Ls1 to Lsn and the data lines Ld1 to Ldm.
FIG. 1 shows an example of displaying a monochrome image, for example. In the case of displaying a color image, a set of display pixels 21 that emit RGB colors are arranged in a matrix. For example, the display pixels 21 that emit light of each color of red (R), green (G), and blue (B) are set as a set, and the set is repeatedly arranged in the row direction and the same color in the column direction. A plurality of pixels are arranged.

走査ドライバ3は、システムコントローラ6から供給される走査制御信号に基づいて、行方向に並んだ表示画素21を順次選択するための走査パルスを出力する。走査ドライバ3は、図2(A)に示すように、まず選択期間tsの間走査ラインLs1に基準電圧Vss(例えば、接地電位GND=0V)より高いハイレベルの電圧Vhigh(例えば、+15V)、それ以外の期間(発光期間)に基準電圧Vss以下のローレベルの電圧Vlow(例えば、−15V)となる走査パルスを出力する。この走査パルスによって走査ラインLs1に接続された表示画素21が選択期間tsの間選択される。次に、走査ドライバ3は、図2(B)に示すように、次の選択期間tsにハイレベルの電圧Vhighとなる走査パルスを走査ラインLs2に出力する。この走査パルスによって走査ラインLs2に接続された表示画素21が次の選択期間tsの間選択される。そして、走査ドライバ3は、図2(C)に示すように、更に次の選択期間tsにハイレベルの電圧Vhighとなる走査パルスを走査ラインLs3に出力する。この走査パルスによって走査ラインLs3に接続された表示画素21が更に次の選択期間tsの間選択される。   The scan driver 3 outputs a scan pulse for sequentially selecting the display pixels 21 arranged in the row direction based on the scan control signal supplied from the system controller 6. As shown in FIG. 2A, the scan driver 3 first applies a high level voltage Vhigh (for example, + 15V) higher than the reference voltage Vss (for example, ground potential GND = 0V) to the scan line Ls1 during the selection period ts. In other periods (light emission periods), a scan pulse that outputs a low level voltage Vlow (for example, −15 V) equal to or lower than the reference voltage Vss is output. The display pixel 21 connected to the scanning line Ls1 is selected during the selection period ts by this scanning pulse. Next, as shown in FIG. 2B, the scan driver 3 outputs a scan pulse having a high level voltage Vhigh to the scan line Ls2 in the next selection period ts. The display pixel 21 connected to the scan line Ls2 is selected during the next selection period ts by this scan pulse. Then, as shown in FIG. 2C, the scan driver 3 further outputs a scan pulse having a high level voltage Vhigh to the scan line Ls3 in the next selection period ts. The display pixel 21 connected to the scanning line Ls3 is further selected during the next selection period ts by this scanning pulse.

次いで、走査ドライバ3は、図2(D)に示すように、走査ラインLs4から走査ラインLsnまで選択期間tsの間ハイレベルの電圧Vhighとなる走査パルスを順次出力し、走査ラインLs4〜Lsnに接続された表示画素21を順次選択する。   Next, as shown in FIG. 2D, the scan driver 3 sequentially outputs a scan pulse that becomes a high-level voltage Vhigh during the selection period ts from the scan line Ls4 to the scan line Lsn, to the scan lines Ls4 to Lsn. The connected display pixels 21 are sequentially selected.

電源ドライバ4aは、システムコントローラ6から供給される電源制御信号に基づいて、図2(E)〜(H)に示すように、電源ラインLv1〜Lvnとそれぞれ対をなしている走査ラインLs1〜Lsnに走査パルスが出力されている間、電源ラインLv1〜Lvnに基準電圧Vss(例えば、接地電位GND=0V)を出力し、それ以外の期間、基準電圧Vssより高いレベルの電源電圧Vccを出力する。   Based on the power control signal supplied from the system controller 6, the power driver 4a, as shown in FIGS. 2E to 2H, scan lines Ls1 to Lsn that are paired with the power lines Lv1 to Lvn, respectively. While the scan pulse is being output, the reference voltage Vss (for example, ground potential GND = 0V) is output to the power supply lines Lv1 to Lvn, and the power supply voltage Vcc having a level higher than the reference voltage Vss is output during other periods. .

データドライバ5aは、表示データを表示パネル2aに表示させるために、図3に示すように、シフトレジスタ回路51と、データレジスタ回路52と、データラッチ回路53と、デジタル電圧/アナログ電圧変換回路(DAVC)54aとを有している。
データドライバ5aは、システムコントローラ6から供給されるデータ制御信号(シフトクロック信号CLK、サンプリングスタート信号STR、データラッチ信号STB)等に基づいて、表示データ(D1〜Dm)を所定のタイミングで取り込んで保持し、所定のタイミングで表示データ(D1〜Dm)に対応する表示信号(階調電圧:−Vdata)を生成して、各データラインLd1〜Ldmに出力する。
As shown in FIG. 3, the data driver 5a displays a shift register circuit 51, a data register circuit 52, a data latch circuit 53, a digital voltage / analog voltage conversion circuit (in order to display display data on the display panel 2a. DAVC) 54a.
The data driver 5a fetches display data (D1 to Dm) at a predetermined timing based on data control signals (shift clock signal CLK, sampling start signal STR, data latch signal STB) supplied from the system controller 6. The display signal (gradation voltage: -Vdata) corresponding to the display data (D1 to Dm) is generated at a predetermined timing, and is output to the data lines Ld1 to Ldm.

なお、後述するように、データドライバ5aは、例えば、人の指やタッチペン等が表示パネル2aに接触したとき、それらが表示パネル2aに接触した位置を検出するために、更に、検出用抵抗55と、ADC(Analog−to−Digital Converter)56aと、判定回路57aとを有している。判定回路57aは、人の指等が表示パネル2aに接触した位置を検出すると、システムコントローラ6に含まれる位置検出回路61に検出信号を出力する。   As will be described later, the data driver 5a further includes, for example, a detection resistor 55 in order to detect a position where a human finger or a touch pen contacts the display panel 2a when the finger touches the display panel 2a. And an ADC (Analog-to-Digital Converter) 56a and a determination circuit 57a. The determination circuit 57a outputs a detection signal to the position detection circuit 61 included in the system controller 6 when detecting a position where a human finger or the like has contacted the display panel 2a.

シフトレジスタ回路51は、図示しないシフトレジスタを含んでおり、サンプリングスタート信号STRをシフトクロック信号CLKに基づいて順次シフトしつつシフト信号をデータレジスタ回路52に供給する。
データレジスタ回路52は、シフトレジスタ回路51から供給されるシフト信号のタイミングで表示データD1〜Dmを順次取り込む。
データラッチ回路53は、システムコントローラ7からデータラッチ信号STBが供給されると、データレジスタ回路52に取り込まれている1行分の表示データD1〜Dmをラッチして、保持する。
DAVC54aは、データラッチ回路53に保持されている表示データD1〜Dmをアナログ電圧の表示信号(負の階調電圧:−Vd)に変換して、各データラインLd1〜Ldmに出力する。
The shift register circuit 51 includes a shift register (not shown), and supplies the shift signal to the data register circuit 52 while sequentially shifting the sampling start signal STR based on the shift clock signal CLK.
The data register circuit 52 sequentially captures the display data D1 to Dm at the timing of the shift signal supplied from the shift register circuit 51.
When the data latch signal STB is supplied from the system controller 7, the data latch circuit 53 latches and holds the display data D1 to Dm for one row captured in the data register circuit 52.
The DAVC 54a converts the display data D1 to Dm held in the data latch circuit 53 into an analog voltage display signal (negative gradation voltage: -Vd), and outputs it to the data lines Ld1 to Ldm.

走査パルスによって選択されている1行分の表示画素21は、各表示画素21が接続されているデータラインLd1〜Ldmに出力された表示信号を読み込む。表示画素21に読み込まれた表示信号は、次の画面の表示信号が読み込まれるまで保持され、画像として表示パネル2aに表示される。   The display pixels 21 for one row selected by the scanning pulse read display signals output to the data lines Ld1 to Ldm to which the display pixels 21 are connected. The display signal read into the display pixel 21 is held until the display signal for the next screen is read and displayed as an image on the display panel 2a.

システムコントローラ6は、上述したように、データドライバ5aにデータ制御信号(シフトクロック信号CLK、シフトスタート信号STR、ラッチ信号STB)と表示データD1〜Dmを供給する。また、システムコントローラ6は、走査ドライバ3と電源ドライバ4aにそれぞれ走査制御信号と電源制御信号を供給する。システムコントローラ6は、これらの各制御信号を供給することにより各ドライバを所定のタイミングで動作させ、各表示画素21に表示信号を読み込ませ、表示パネル2aに画像を表示させる。   As described above, the system controller 6 supplies the data control signal (shift clock signal CLK, shift start signal STR, latch signal STB) and display data D1 to Dm to the data driver 5a. Further, the system controller 6 supplies a scanning control signal and a power supply control signal to the scanning driver 3 and the power supply driver 4a, respectively. The system controller 6 supplies each control signal to operate each driver at a predetermined timing, causes each display pixel 21 to read the display signal, and causes the display panel 2a to display an image.

また、システムコントローラ6は、位置検出回路61を備えている。後述するように、位置検出回路61は、例えば、人の指やタッチペン等が表示パネル2aに接触したとき、それらが表示パネル2aに接触した位置を検出する。位置検出回路61は、人の指やタッチペンが表示パネル2aに接触した際に、走査ドライバ3が走査パルスを出力していた走査ラインLs1〜Lsnと、データドライバ5aが表示信号を出力していたデータラインLd1〜Ldmに基づいて、人の指やタッチペン等が表示パネル2aに接触した位置を特定する。   Further, the system controller 6 includes a position detection circuit 61. As will be described later, for example, when a human finger or a touch pen touches the display panel 2a, the position detection circuit 61 detects a position where they touch the display panel 2a. In the position detection circuit 61, when a human finger or a touch pen touches the display panel 2a, the scanning lines Ls1 to Lsn from which the scanning driver 3 has output scanning pulses and the data driver 5a have output display signals. Based on the data lines Ld1 to Ldm, a position where a human finger, a touch pen, or the like contacts the display panel 2a is specified.

表示信号生成回路7は、例えば、有機EL表示装置1aの外部から供給される画像信号から抽出される表示データを、データドライバ5aのデータレジスタ回路52に供給する。ここで、画像信号が、テレビ放送信号(コンポジット映像信号)のように、画像信号の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路7は、表示データを抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ6にタイミング信号を供給する機能を有するものであってもよい。この場合、システムコントローラ6は、表示信号生成回路7から供給されるタイミング信号に基づいて、走査ドライバ3、電源ドライバ4a及びデータドライバ5aにそれぞれ供給する走査制御信号、電源制御信号及びデータ制御信号を生成する。   For example, the display signal generation circuit 7 supplies display data extracted from an image signal supplied from the outside of the organic EL display device 1a to the data register circuit 52 of the data driver 5a. Here, when the image signal includes a timing signal component that defines the display timing of the image signal, such as a television broadcast signal (composite video signal), the display signal generation circuit 7 has a function of extracting display data. In addition, it may have a function of extracting a timing signal component and supplying a timing signal to the system controller 6. In this case, the system controller 6 receives the scanning control signal, the power supply control signal, and the data control signal supplied to the scanning driver 3, the power supply driver 4a, and the data driver 5a, respectively, based on the timing signal supplied from the display signal generation circuit 7. Generate.

なお、有機EL表示装置1aは本発明の表示装置の一例であり、表示パネル2aは本発明の表示パネルの一例であり、表示画素21は本発明の表示画素の一例であり、走査ドライバ3とデータドライバ5aは本発明の駆動回路の一例であり、データラッチ回路53とDAVC54aは本発明の階調電圧生成回路の一例であり、位置検出回路61は本発明の位置検出回路の一例である。   The organic EL display device 1a is an example of the display device of the present invention, the display panel 2a is an example of the display panel of the present invention, the display pixel 21 is an example of the display pixel of the present invention, and the scanning driver 3 The data driver 5a is an example of the drive circuit of the present invention, the data latch circuit 53 and the DAVC 54a are examples of the gradation voltage generation circuit of the present invention, and the position detection circuit 61 is an example of the position detection circuit of the present invention.

表示画素21は、図4に示すように、画素駆動回路21Dと有機EL素子OELとを有している。
画素駆動回路21Dは、第1入力トランジスタT21と、第2入力トランジスタT22と、発光駆動トランジスタT23と、コンデンサCs2と、可変素子Ev21とを含む。
第1入力トランジスタT21と第2入力トランジスタT22と発光駆動トランジスタT23は、アモルファスシリコンまたはポリシリコンを用いたnチャネル型TFT(薄膜トランジスタ:Thin Film Transistor)である。
なお、以下では、個々の走査ラインを示す場合、走査ラインLsのように、適宜添え字1〜nを省略する。電源ラインLvとデータラインLdについても同様である。
As shown in FIG. 4, the display pixel 21 has a pixel drive circuit 21D and an organic EL element OEL.
The pixel drive circuit 21D includes a first input transistor T21, a second input transistor T22, a light emission drive transistor T23, a capacitor Cs2, and a variable element Ev21.
The first input transistor T21, the second input transistor T22, and the light emission drive transistor T23 are n-channel TFTs (thin film transistors: thin film transistors) using amorphous silicon or polysilicon.
In the following, in the case of showing individual scanning lines, the subscripts 1 to n are appropriately omitted as in the case of the scanning line Ls. The same applies to the power supply line Lv and the data line Ld.

第1入力トランジスタT21は、ゲートが走査ラインLsに接続され、ソースがノードN22に接続され、ドレインが電源ラインLvと発光駆動トランジスタT23のドレインに接続されている。
第2入力トランジスタT22は、ゲートが走査ラインLsに接続され、ソースがデータラインLdに接続され、ドレインがノードN21に接続されている。
発光駆動トランジスタT23は、ゲートがノードN22に接続され、ソースがノードN21に接続され、ドレインが電源ラインLvと第1入力トランジスタT21のドレインに接続されている。
The first input transistor T21 has a gate connected to the scan line Ls, a source connected to the node N22, and a drain connected to the power supply line Lv and the drain of the light emission drive transistor T23.
The second input transistor T22 has a gate connected to the scan line Ls, a source connected to the data line Ld, and a drain connected to the node N21.
The light emission drive transistor T23 has a gate connected to the node N22, a source connected to the node N21, and a drain connected to the power supply line Lv and the drain of the first input transistor T21.

また、コンデンサCs2は、ノードN22とノードN21の間、すなわち、発光駆動トランジスタT23のゲートとソースの間に接続されている。
可変素子Ev21は、一方の電極がノードN21に接続され、他方の電極に基準電圧Vssが印加されている。可変素子Ev21は、容量値を変化させることができる可変コンデンサとして機能するとともに、抵抗を変化させることができる可変抵抗としても機能する素子である。
The capacitor Cs2 is connected between the node N22 and the node N21, that is, between the gate and the source of the light emission drive transistor T23.
In the variable element Ev21, one electrode is connected to the node N21, and the reference voltage Vss is applied to the other electrode. The variable element Ev21 is an element that functions as a variable capacitor that can change the capacitance value and also functions as a variable resistor that can change the resistance.

有機EL素子OELは、アノード電極と、カソード電極と、これらの電極間に形成された電子注入層、発光層、正孔注入層、等を備える。有機EL素子OELのアノード電極は、ノードN21に接続され、カソード電極には基準電圧Vssが印加されている。
有機EL素子OELは、アノード電極からカソード電極に向かって電流が流れると、発光層において正孔注入層から供給された正孔と電子注入層から供給された電子とが再結合することによって発生するエネルギーによって発光する。
The organic EL element OEL includes an anode electrode, a cathode electrode, and an electron injection layer, a light emitting layer, a hole injection layer, and the like formed between these electrodes. The anode electrode of the organic EL element OEL is connected to the node N21, and the reference voltage Vss is applied to the cathode electrode.
When an electric current flows from the anode electrode to the cathode electrode, the organic EL element OEL is generated by recombination of holes supplied from the hole injection layer and electrons supplied from the electron injection layer in the light emitting layer. Emits light by energy.

データドライバ5aは、図4に示すように、データラッチ回路53と、DAVC54aと、検出用抵抗55と、ADC56aと、判定回路57aとを有している。データドライバ5aは、上述したように、その他に、図3に示したシフトレジスタ回路51と、データレジスタ回路52とを有しているが、図4においては省略した。
図4には、データラッチ回路53と、DAVC54aと、検出用抵抗55と、ADC56aをそれぞれ1個示してあるが、実際にはこれらはデータラインLd1〜Ldmの各々に対応して、それぞれm個設けられている。
なお、検出用抵抗55の抵抗値は、例えば数Ω程度の、比較的小さいものであってもよい。この検出用抵抗55は、抵抗素子としてDAVC54aとADC56aとの接続点との間に設けられるものであってもよいし、DAVC54aとADC56aとの接続点との間に設けられている配線の配線抵抗からなるものであってもよい。
As shown in FIG. 4, the data driver 5a includes a data latch circuit 53, a DAVC 54a, a detection resistor 55, an ADC 56a, and a determination circuit 57a. As described above, the data driver 5a includes the shift register circuit 51 and the data register circuit 52 shown in FIG. 3 as well as those shown in FIG.
FIG. 4 shows one data latch circuit 53, one DAVC 54a, one detection resistor 55, and one ADC 56a. In actuality, however, there are m pieces corresponding to each of the data lines Ld1 to Ldm. Is provided.
The resistance value of the detection resistor 55 may be relatively small, for example, about several Ω. The detection resistor 55 may be provided as a resistance element between a connection point between the DAVC 54a and the ADC 56a, or a wiring resistance of a wiring provided between the connection point between the DAVC 54a and the ADC 56a. It may consist of.

本実施形態では、表示データは、デジタル信号である電圧値データVdataで指定される。電圧値データVdataが例えば8ビットのデジタル信号である場合、有機EL素子OELの発光の階調は256階調である。
DAVC54aは、データラッチ回路53から電圧値データVdataが供給されると、アナログ電圧である負の階調電圧(−Vd)に変換し、検出用抵抗55を介してデータラインLdに出力する。負の階調電圧(−Vd)は検出用抵抗55で電圧の大きさが減少する。すなわち、検出用抵抗55による電圧降下分だけ変化した電圧(−Vd’)がデータラインLdに出力される。電圧(−Vd’)がデータラインLdに出力されると、電流Idが画素駆動回路21DからDAVC54aに流れる。
In the present embodiment, the display data is specified by voltage value data Vdata that is a digital signal. When the voltage value data Vdata is, for example, an 8-bit digital signal, the light emission gradation of the organic EL element OEL is 256 gradations.
When the voltage value data Vdata is supplied from the data latch circuit 53, the DAVC 54a converts it to a negative gradation voltage (−Vd) that is an analog voltage, and outputs it to the data line Ld via the detection resistor 55. The negative gradation voltage (−Vd) is reduced in magnitude by the detection resistor 55. That is, a voltage (−Vd ′) changed by the voltage drop caused by the detection resistor 55 is output to the data line Ld. When the voltage (−Vd ′) is output to the data line Ld, the current Id flows from the pixel drive circuit 21D to the DAVC 54a.

図5は、画素駆動回路21Dの各部の電圧または電流の一例を示す図である。図5(A)および図5(B)は、それぞれ走査ラインLsおよび電源ラインLvの電圧を示す。図5(C)は、検出用抵抗55とデータラインLdの接続点であるノードN23の電圧を示す。また、図5(D)は発光駆動トランジスタT23のゲートとソース間の電圧Vgs(コンデンサCs2の両方の電極間の電圧)を示し、図5(E)は有機EL素子OELに流れる電流Ioelを示す。
本実施形態の有機EL表示装置1aでは、人の指やタッチペン等が表示パネル2aに接触していないとき、可変素子Ev21は、その容量値が無視できる程度に小さく、抵抗の大きさが十分に大きく無限大であると見なせるように構成されている。このときには走査ドライバ3と電源ドライバ4aとデータドライバ5aは図5に示すように動作し、表示パネル2aに画像が表示される。
FIG. 5 is a diagram illustrating an example of the voltage or current of each part of the pixel drive circuit 21D. FIG. 5A and FIG. 5B show the voltages of the scanning line Ls and the power supply line Lv, respectively. FIG. 5C shows the voltage at the node N23, which is a connection point between the detection resistor 55 and the data line Ld. 5D shows the voltage Vgs between the gate and the source of the light emission drive transistor T23 (voltage between both electrodes of the capacitor Cs2), and FIG. 5E shows the current Ioel flowing through the organic EL element OEL. .
In the organic EL display device 1a of this embodiment, when a human finger, a touch pen, or the like is not in contact with the display panel 2a, the variable element Ev21 has a capacitance value that is small enough to be negligible and has a sufficient resistance. It is configured to be considered large and infinite. At this time, the scanning driver 3, the power supply driver 4a, and the data driver 5a operate as shown in FIG. 5, and an image is displayed on the display panel 2a.

まず、選択期間tsに、走査ドライバ3は、図5(A)に示すように、走査ラインLsにハイレベルの電圧Vhighの走査パルスを出力する。走査ラインLsに走査パルスが出力されると、第1入力トランジスタT21と第2入力トランジスタT22のソースとドレイン間が導通する。このとき、電源ドライバ4aは、図5(B)に示すように、電源ラインLvに基準電圧Vssを出力している。
データドライバ5aのDAVC54aは、表示データの階調値に応じた電圧値データVdataに対応する負の電圧(−Vd)を出力し、図5(C)に示すように、検出用抵抗55を介してノードN23に電圧(−Vd’)を印加する。すなわち、DAVC54aは電源ドライバ4aから表示画素21の画素駆動回路21Dを介して電流Idを吸い込む。
First, in the selection period ts, the scan driver 3 outputs a scan pulse of a high level voltage Vhigh to the scan line Ls as shown in FIG. When a scan pulse is output to the scan line Ls, the source and drain of the first input transistor T21 and the second input transistor T22 are brought into conduction. At this time, the power supply driver 4a outputs the reference voltage Vss to the power supply line Lv as shown in FIG.
The DAVC 54a of the data driver 5a outputs a negative voltage (-Vd) corresponding to the voltage value data Vdata corresponding to the gradation value of the display data, and passes through the detection resistor 55 as shown in FIG. Then, a voltage (−Vd ′) is applied to the node N23. That is, the DAVC 54a sucks the current Id from the power supply driver 4a through the pixel drive circuit 21D of the display pixel 21.

電流Idは、図6(A)に示すように、電源ラインLvから、発光駆動トランジスタT23のドレインとソース間と第2入力トランジスタT22のドレインとソース間を通って、データラインLdに流れる。
このとき、第1入力トランジスタT21のソースとドレイン間は導通しているため、発光駆動トランジスタT23のゲートとドレインの電位は両方とも基準電圧Vssである。発光駆動トランジスタT23は、ダイオード接続状態とされているため、飽和領域で動作する。
なお、有機EL素子OELのカソード電極に印加されている電圧は基準電圧Vssであり、アノード電極に印加されている電圧はノードN21の電圧に等しく、基準電圧Vssに等しいかそれより低い電圧となるため、有機EL素子OELに電流は流れない。
As shown in FIG. 6A, the current Id flows from the power supply line Lv to the data line Ld through the drain and source of the light emission drive transistor T23 and between the drain and source of the second input transistor T22.
At this time, since the source and the drain of the first input transistor T21 are conductive, the potentials of the gate and the drain of the light emission drive transistor T23 are both the reference voltage Vss. Since the light emission drive transistor T23 is in a diode connection state, it operates in a saturation region.
Note that the voltage applied to the cathode electrode of the organic EL element OEL is the reference voltage Vss, and the voltage applied to the anode electrode is equal to the voltage of the node N21 and is equal to or lower than the reference voltage Vss. Therefore, no current flows through the organic EL element OEL.

発光駆動トランジスタT23のゲートとソース間には、コンデンサCs2が接続されている。ノードN22に接続されているコンデンサCs2の一方の電極には基準電圧Vssが印加されている。一方、ノードN21には電流Idが流れ、図5(D)に示すように、コンデンサCs2の両方の電極間(発光駆動トランジスタT23のゲートとソース間)の電圧は、発光駆動トランジスタT23のドレインとソース間に電流Idが流れるときの発光駆動トランジスタT23のゲートとソース間の電圧に等しい電圧Vgs1になる。これにより、ノードN23(データラインLd)の電圧は、選択期間tsにおいて、概ねVss―Vgs1に等しい値となる。一方、図5(C)に示したように、ノードN23には電圧(−Vd’)が印加されているため、Vgs1とVd’は概ね等しい。   A capacitor Cs2 is connected between the gate and source of the light emission drive transistor T23. A reference voltage Vss is applied to one electrode of the capacitor Cs2 connected to the node N22. On the other hand, a current Id flows through the node N21, and as shown in FIG. 5D, the voltage between both electrodes of the capacitor Cs2 (between the gate and the source of the light emission driving transistor T23) is equal to the drain of the light emission driving transistor T23. The voltage Vgs1 is equal to the voltage between the gate and the source of the light emission drive transistor T23 when the current Id flows between the sources. As a result, the voltage of the node N23 (data line Ld) becomes substantially equal to Vss−Vgs1 in the selection period ts. On the other hand, as shown in FIG. 5C, since the voltage (−Vd ′) is applied to the node N23, Vgs1 and Vd ′ are substantially equal.

次に、発光期間teにおいて、発光駆動トランジスタT23は有機EL素子OELのアノード電極に駆動電流Iem1を供給する。   Next, in the light emission period te, the light emission drive transistor T23 supplies the drive current Iem1 to the anode electrode of the organic EL element OEL.

発光期間teに、走査ドライバ3は、図5(A)に示すように、走査ラインLsにローレベルの電圧Vlowを出力する。このため、第1入力トランジスタT21のソースとドレイン間と第2入力トランジスタT22のソースとドレイン間は非導通となる。このとき、電源ドライバ4aは、図5(B)に示すように、電源ラインLvに電源電圧Vccを出力する。この電源電圧Vccは、発光駆動トランジスタT23を飽和領域で動作させることができる電圧である。   During the light emission period te, the scan driver 3 outputs a low-level voltage Vlow to the scan line Ls as shown in FIG. Therefore, the source and the drain of the first input transistor T21 and the source and the drain of the second input transistor T22 are not conductive. At this time, the power supply driver 4a outputs the power supply voltage Vcc to the power supply line Lv as shown in FIG. The power supply voltage Vcc is a voltage that allows the light emission drive transistor T23 to operate in the saturation region.

第1入力トランジスタT21のソースとドレイン間が非導通であるため、ノードN22はフローティング状態である。コンデンサCs2の両方の電極間には、選択期間tsに印加された電圧Vgs1が保持されている。一方、上述したように、発光駆動トランジスタT23のドレインには発光駆動トランジスタT23を飽和領域で動作させることができる電圧が印加されている。
このため、発光駆動トランジスタT23は、図6(B)に示すように、ゲートとソース間の電圧、すなわち、コンデンサCs2の両方の電極間に保持されている電圧Vgs1に応じて有機EL素子OELのアノード電極に駆動電流Iem1を供給する。このため、駆動電流Iem1は選択期間tsにノードN21を流れた電流Idと同じ電流値を有する。
Since the source and the drain of the first input transistor T21 are non-conductive, the node N22 is in a floating state. The voltage Vgs1 applied during the selection period ts is held between both electrodes of the capacitor Cs2. On the other hand, as described above, a voltage capable of operating the light emission drive transistor T23 in the saturation region is applied to the drain of the light emission drive transistor T23.
For this reason, as shown in FIG. 6B, the light emission drive transistor T23 has a voltage between the gate and the source, that is, the voltage Vgs1 held between both electrodes of the capacitor Cs2, so that the organic EL element OEL A drive current Iem1 is supplied to the anode electrode. For this reason, the drive current Iem1 has the same current value as the current Id flowing through the node N21 during the selection period ts.

ADC56aは、ノードN23(データラインLd)に印加されている電圧をデジタル信号に変換して判定回路57aに供給する。
判定回路57aは、データラッチ回路53から出力される電圧値データVdataとADC56aによってデジタル信号に変換されたノードN23(データラインLd)の電圧を比較する。判定回路57aは、選択期間tsが終了する直前の時点で、これらの電圧の比較によって抽出される差分の大きさに基づいて、データラインLdに出力された表示信号に応じたデータラインLdの電位の変調の有無を判定する。
The ADC 56a converts the voltage applied to the node N23 (data line Ld) into a digital signal and supplies the digital signal to the determination circuit 57a.
The determination circuit 57a compares the voltage value data Vdata output from the data latch circuit 53 with the voltage of the node N23 (data line Ld) converted into a digital signal by the ADC 56a. The determination circuit 57a determines the potential of the data line Ld according to the display signal output to the data line Ld based on the magnitude of the difference extracted by comparing these voltages at the time immediately before the selection period ts ends. The presence or absence of modulation is determined.

すなわち、判定回路57aは、電圧値データVdataとデジタル信号に変換されたノードN23(データラインLd)の電圧の値とが概ね等しく、その差分が所定の範囲内にある場合には、データラインLdの電位は変調されていないと判定して、人の指やタッチペン等が表示パネル2aに接触していないと判断する。言い換えると、このとき、判定回路57aは、コンデンサCs2は表示信号に対応する電圧を保持していると判定する。   That is, the determination circuit 57a determines that the voltage value data Vdata and the voltage value of the node N23 (data line Ld) converted into a digital signal are substantially equal and the difference is within a predetermined range. Is determined not to be modulated, and it is determined that a human finger, a touch pen, or the like is not in contact with the display panel 2a. In other words, at this time, the determination circuit 57a determines that the capacitor Cs2 holds a voltage corresponding to the display signal.

一方、電圧値データVdataとデジタル信号に変換されたノードN23(データラインLd)の電圧の値とが異なり、その差分が上記所定の範囲より大きいとき、判定回路57aは、データラインLdの電位は変調されていると判定して、人の指やタッチペン等が表示パネル2aに接触していると判断する。言い換えると、このときには、判定回路57aは、コンデンサCs2は表示信号に対応する電圧を保持していないと判定する。   On the other hand, when the voltage value data Vdata and the voltage value of the node N23 (data line Ld) converted into a digital signal are different and the difference is larger than the predetermined range, the determination circuit 57a determines that the potential of the data line Ld is It is determined that it is modulated, and it is determined that a human finger, a touch pen, or the like is in contact with the display panel 2a. In other words, at this time, the determination circuit 57a determines that the capacitor Cs2 does not hold a voltage corresponding to the display signal.

判定回路57aは、データラインLdの電位が変調されていると判定したとき、人の指やタッチペン等が表示パネル2aに接触しているとして、その判定結果を位置検出回路61に出力する。   When the determination circuit 57a determines that the potential of the data line Ld is modulated, the determination circuit 57a outputs a determination result to the position detection circuit 61 assuming that a human finger, a touch pen, or the like is in contact with the display panel 2a.

次に、可変素子Ev21の具体的な構造の一例について説明する。可変素子Ev21は、一方の電極がノードN21に接続されている。ノードN21には、発光駆動トランジスタT23のソースも接続されている。
可変素子Ev21の一方の電極と、発光駆動トランジスタT23のソースとを接続した場合の表示画素21の構造の例を図7と図8に示す。図7は、表示画素21の平面図の一例であり、図8は、図7に示すXI−XI間断面図の一例である。図7と図8は、表示画素21がトップエミッション構造である場合の例である。
Next, an example of a specific structure of the variable element Ev21 will be described. The variable element Ev21 has one electrode connected to the node N21. The source of the light emission drive transistor T23 is also connected to the node N21.
7 and 8 show examples of the structure of the display pixel 21 when one electrode of the variable element Ev21 and the source of the light emission drive transistor T23 are connected. FIG. 7 is an example of a plan view of the display pixel 21, and FIG. 8 is an example of a cross-sectional view between XI and XI shown in FIG. 7 and 8 are examples in the case where the display pixel 21 has a top emission structure.

アノード電極121は、有機EL素子OELのアノード電極である。また、コンデンサ電極Cs21は、コンデンサCs2のノードN22に接続されている電極である。表示画素21は、図7に示すように、有機EL素子OELを挟むようにして、左側に第1入力トランジスタT21のソース21sとゲート21gとドレイン21d、および第2入力トランジスタT22のソース22sとゲート22gとドレイン22dが配置されている。また、有機EL素子OELの右側に、発光駆動トランジスタT23のソース23sとゲート23gとドレイン23dが配置されている。   The anode electrode 121 is an anode electrode of the organic EL element OEL. The capacitor electrode Cs21 is an electrode connected to the node N22 of the capacitor Cs2. As shown in FIG. 7, the display pixel 21 has a source 21s, a gate 21g and a drain 21d of the first input transistor T21, and a source 22s and a gate 22g of the second input transistor T22 on the left side with the organic EL element OEL interposed therebetween. A drain 22d is disposed. Further, on the right side of the organic EL element OEL, the source 23s, the gate 23g, and the drain 23d of the light emission drive transistor T23 are arranged.

第1入力トランジスタT21のソース21sは、コンタクト部143を介して、コンデンサ電極Cs21と接続され、更にコンデンサ電極Cs21を介して発光駆動トランジスタT23のゲート23gと接続されている。
また、第2入力トランジスタT22のドレイン22dは、アノード電極121に接続されており、ソース電極22sは、コンタクト部141を介してデータラインLdに接続されている。また、第2入力トランジスタT22のゲート22gは、コンタクト部142を介して走査ラインLsと接続されている。
第1入力トランジスタT21のドレイン21dと発光駆動トランジスタT23のドレイン23dは、電源ラインLvに接続されている。
発光駆動トランジスタT23のソース23sは、後述するように、コンタクト部144を介して、可変素子Ev21の一方の電極をなす可変素子アノード電極118と接続されている。
なお、コンタクト部141〜144は、異なる層に形成された電極、配線等を上下に導通させるものであり、絶縁膜等に開口を設け、これに導電材料を充填することによって形成される。
The source 21s of the first input transistor T21 is connected to the capacitor electrode Cs21 via the contact portion 143, and is further connected to the gate 23g of the light emission drive transistor T23 via the capacitor electrode Cs21.
The drain 22d of the second input transistor T22 is connected to the anode electrode 121, and the source electrode 22s is connected to the data line Ld via the contact portion 141. The gate 22g of the second input transistor T22 is connected to the scanning line Ls via the contact portion 142.
The drain 21d of the first input transistor T21 and the drain 23d of the light emission drive transistor T23 are connected to the power supply line Lv.
As will be described later, the source 23s of the light emission drive transistor T23 is connected to a variable element anode electrode 118 that forms one electrode of the variable element Ev21 via a contact portion 144.
Note that the contact portions 141 to 144 are used to vertically connect electrodes, wirings, and the like formed in different layers, and are formed by providing an opening in an insulating film or the like and filling this with a conductive material.

表示画素21は、図8に示すように、封止基板111と画素基板113の間に形成されている。封止基板111は例えば透明な樹脂材料からなり、人の指やタッチペン等が封止基板111の表面側に接触して圧力が加えられたときに、変形してある程度撓むように構成されている。
画素基板113上には、第2入力トランジスタT22のゲート22gと発光駆動トランジスタT23のゲート23gが形成される。更に、画素基板113上には、コンデンサCs2の一方の電極Cs21と、データラインLdが形成されており、更にこれらを覆うように絶縁膜114が形成される。画素基板113上に形成されたコンデンサ電極Cs21と、絶縁膜114と、アノード電極121とが、表示画素21に含まれるコンデンサCs2として機能する。
As shown in FIG. 8, the display pixel 21 is formed between the sealing substrate 111 and the pixel substrate 113. The sealing substrate 111 is made of, for example, a transparent resin material, and is configured to be deformed and bent to some extent when a human finger, a touch pen, or the like contacts the surface side of the sealing substrate 111 and pressure is applied.
On the pixel substrate 113, the gate 22g of the second input transistor T22 and the gate 23g of the light emission drive transistor T23 are formed. Further, one electrode Cs21 of the capacitor Cs2 and the data line Ld are formed on the pixel substrate 113, and an insulating film 114 is formed so as to cover them. The capacitor electrode Cs21 formed on the pixel substrate 113, the insulating film 114, and the anode electrode 121 function as the capacitor Cs2 included in the display pixel 21.

絶縁膜114は、絶縁性材料、例えばシリコン酸化膜、シリコン窒化膜等から形成され、データラインLdと、ゲート22g、ゲート23gと、コンデンサ電極Cs21と、を覆うように画素基板113上に形成される。   The insulating film 114 is formed of an insulating material such as a silicon oxide film or a silicon nitride film, and is formed on the pixel substrate 113 so as to cover the data line Ld, the gate 22g, the gate 23g, and the capacitor electrode Cs21. The

第1入力トランジスタT21、第2入力トランジスタT22、発光駆動トランジスタT23は、それぞれnチャネル型TFTである。それぞれのトランジスタは、図8に示すように、画素基板113上に形成される。第2入力トランジスタT22は、半導体層221と、保護絶縁膜222と、ドレイン22dと、ソース22sと、オーミックコンタクト層224、225と、ゲート22gと、を備える。また、発光駆動トランジスタT23は、半導体層231と、保護絶縁膜232と、ドレイン23dと、ソース23sと、オーミックコンタクト層234、235と、ゲート23gと、を備える。なお、図示は省略しているが、第1入力トランジスタT21も同様に形成される。   The first input transistor T21, the second input transistor T22, and the light emission drive transistor T23 are each an n-channel TFT. Each transistor is formed on the pixel substrate 113 as shown in FIG. The second input transistor T22 includes a semiconductor layer 221, a protective insulating film 222, a drain 22d, a source 22s, ohmic contact layers 224 and 225, and a gate 22g. The light emitting drive transistor T23 includes a semiconductor layer 231, a protective insulating film 232, a drain 23d, a source 23s, ohmic contact layers 234 and 235, and a gate 23g. In addition, although illustration is abbreviate | omitted, 1st input transistor T21 is formed similarly.

各トランジスタT21,T22,T23において、ゲートは、例えば、アルミニウム−ネオジウム−チタン(AlNdTi)またはクロム(Cr)から形成される。また、ドレインとソースはそれぞれ例えばアルミニウム−チタン(AlTi)/Cr、AlNdTi/CrまたはCrから形成されている。また、ドレイン及びソースと半導体層との間にはそれぞれ低抵抗性接触のため、オーミックコンタクト層が形成される。   In each of the transistors T21, T22, and T23, the gate is formed of, for example, aluminum-neodymium-titanium (AlNdTi) or chromium (Cr). The drain and the source are made of, for example, aluminum-titanium (AlTi) / Cr, AlNdTi / Cr, or Cr. In addition, an ohmic contact layer is formed between the drain and source and the semiconductor layer for low resistance contact.

アノード電極121は、Al等の光反射性の金属層およびその上に積層されたITO(Indium Tin Oxide)等の透明導電層の2層構造である。各アノード電極121は隣接する他の表示画素21のアノード電極121と層間絶縁膜115によって絶縁されている。   The anode electrode 121 has a two-layer structure of a light-reflective metal layer such as Al and a transparent conductive layer such as ITO (Indium Tin Oxide) laminated thereon. Each anode electrode 121 is insulated from the anode electrode 121 of another adjacent display pixel 21 by the interlayer insulating film 115.

層間絶縁膜115は、絶縁材料、例えばSiN、ポリイミド等から形成される。層間絶縁膜115は、アノード電極121間に形成され、隣接するアノード電極121間を絶縁する。また、層間絶縁膜115はトランジスタT21、T22、T23を覆うように形成される。
表示画素21がインクジェット法で製造される場合、層間絶縁膜115には、図9に示すように、平面形状が略方形の開口115aが形成される。この開口115aによって表示画素21の発光領域が画される。層間絶縁膜115上には更に、隔壁116が形成される。
The interlayer insulating film 115 is formed of an insulating material such as SiN or polyimide. The interlayer insulating film 115 is formed between the anode electrodes 121 and insulates the adjacent anode electrodes 121 from each other. The interlayer insulating film 115 is formed so as to cover the transistors T21, T22, and T23.
When the display pixel 21 is manufactured by the ink jet method, the interlayer insulating film 115 is formed with an opening 115a having a substantially square planar shape as shown in FIG. The light emitting area of the display pixel 21 is defined by the opening 115a. A partition wall 116 is further formed on the interlayer insulating film 115.

隔壁116は、絶縁材料、例えばポリイミド等から形成され、層間絶縁膜115上に形成される。隔壁116は、隣接する画素間においてアノード電極121上に形成される発光層124の形成時の混色を防止する。   The partition wall 116 is made of an insulating material such as polyimide, and is formed on the interlayer insulating film 115. The partition wall 116 prevents color mixing when the light emitting layer 124 formed on the anode electrode 121 is formed between adjacent pixels.

正孔注入層122は、アノード電極121上に形成され、発光層124に正孔を供給する機能を有する。正孔注入層122は正孔(ホール)注入、輸送が可能な有機高分子系の材料から構成される。また、有機高分子系のホール注入・輸送材料を含む有機化合物含有液としては、例えば導電性ポリマーであるポリエチレンジオキシチオフェン(PEDOT)とドーパントであるポリスチレンスルホン酸(PSS)を水系溶媒に分散させた分散液であるPEDOT/PSS水溶液を用いる。   The hole injection layer 122 is formed on the anode electrode 121 and has a function of supplying holes to the light emitting layer 124. The hole injection layer 122 is made of an organic polymer material that can inject and transport holes. As an organic compound-containing liquid containing an organic polymer hole injection / transport material, for example, polyethylenedioxythiophene (PEDOT) which is a conductive polymer and polystyrene sulfonic acid (PSS) which is a dopant are dispersed in an aqueous solvent. A PEDOT / PSS aqueous solution that is a dispersion is used.

インターレイヤ123は正孔注入層122上に形成される。インターレイヤ123は、正孔注入層122の正孔注入性を抑制して発光層124内において電子と正孔とを再結合させやすくする機能を有し、発光層124の発光効率を高めるために設けられている。   The interlayer 123 is formed on the hole injection layer 122. The interlayer 123 has a function of suppressing the hole injection property of the hole injection layer 122 to facilitate recombination of electrons and holes in the light emitting layer 124, in order to increase the light emission efficiency of the light emitting layer 124. Is provided.

発光層124は、インターレイヤ123上に形成されている。発光層124は、アノード電極121とカソード電極125との間に所定の電圧を印加することにより光を発生する機能を有する。発光層124は、蛍光あるいは燐光を発光することが可能な公知の高分子発光材料、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤(R)、緑(G)、青(B)色の発光材料から構成される。また、これらの発光材料は、適宜水系溶媒あるいはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解(又は分散)した溶液(分散液)をノズルコート法やインクジェット法等により塗布し、溶媒を揮発させることによって形成する。   The light emitting layer 124 is formed on the interlayer 123. The light emitting layer 124 has a function of generating light by applying a predetermined voltage between the anode electrode 121 and the cathode electrode 125. The light emitting layer 124 is a known polymer light emitting material capable of emitting fluorescence or phosphorescence, for example, red (R) or green (G) containing a conjugated double bond polymer such as polyparaphenylene vinylene or polyfluorene. And a blue (B) light emitting material. In addition, these luminescent materials are appropriately coated with a solution (dispersion) dissolved (or dispersed) in an aqueous solvent or an organic solvent such as tetralin, tetramethylbenzene, mesitylene, and xylene by a nozzle coating method, an inkjet method, or the like. It is formed by volatilizing.

また、カソード電極125は、導電材料、例えばCa,Ba等仕事関数の低い材料からなる電子注入層と、ITO等の光透過性導電層からなる2層構造である。カソード電極125は、発光層124の上に形成され、更に隔壁116を覆うように形成されている。カソード電極125は、基準電圧Vssに接続される。   The cathode electrode 125 has a two-layer structure made of a conductive material, for example, an electron injection layer made of a material having a low work function such as Ca or Ba, and a light-transmitting conductive layer such as ITO. The cathode electrode 125 is formed on the light emitting layer 124 and further formed so as to cover the partition wall 116. The cathode electrode 125 is connected to the reference voltage Vss.

可変素子アノード電極118は、隔壁116の上に形成されている。可変素子アノード電極118は、絶縁膜117によってカソード電極125と電気的に絶縁されている。
可変素子アノード電極118は、コンタクト部144により、発光駆動トランジスタT23のソース23sと接続される。コンタクト部144は、隔壁116とカソード電極125に開口を設け、これに導電材料を充填することによって形成される。
The variable element anode electrode 118 is formed on the partition wall 116. The variable element anode electrode 118 is electrically insulated from the cathode electrode 125 by the insulating film 117.
The variable element anode electrode 118 is connected to the source 23s of the light emission drive transistor T23 through the contact portion 144. The contact portion 144 is formed by providing an opening in the partition wall 116 and the cathode electrode 125 and filling this with a conductive material.

また、可変素子Ev21の他方の電極をなす可変素子カソード電極112は、封止基板111に接して配置される。そして、可変素子カソード電極112は、基準電圧Vssに接続される。   In addition, the variable element cathode electrode 112 forming the other electrode of the variable element Ev21 is disposed in contact with the sealing substrate 111. The variable element cathode electrode 112 is connected to the reference voltage Vss.

表示画素21がインクジェット法で製造される場合、可変素子アノード電極118は、図9に示すように、隔壁116の形状に合わせた開口115aを空けて形成される。   When the display pixel 21 is manufactured by the ink jet method, the variable element anode electrode 118 is formed with an opening 115a matching the shape of the partition wall 116 as shown in FIG.

可変素子アノード電極118上には複数の絶縁性微粒子131と導電性微粒子132とが配置されている。絶縁性微粒子131は、電気を通さない直径数ミクロンの真球状の微粒子である。絶縁性微粒子131は、誘電率の高い材料でできており、かつ柔軟性を有しており、圧力が加わると変形する。例えば、プラスチックを材料として製造される。可変素子アノード電極118と可変素子カソード電極112の間に、絶縁性微粒子131を配置することで、人の指やタッチペン等が表示パネル2aに接触していないときに、可変素子アノード電極118と可変素子カソード電極112の間隔を均一に保つことができる。   On the variable element anode electrode 118, a plurality of insulating fine particles 131 and conductive fine particles 132 are arranged. The insulating fine particles 131 are true spherical fine particles having a diameter of several microns that do not conduct electricity. The insulating fine particles 131 are made of a material having a high dielectric constant and have flexibility, and are deformed when a pressure is applied. For example, it is manufactured using plastic as a material. By disposing the insulating fine particles 131 between the variable element anode electrode 118 and the variable element cathode electrode 112, the variable element anode electrode 118 and the variable element anode 118 can be changed when a human finger or a touch pen is not in contact with the display panel 2a. The spacing between the device cathode electrodes 112 can be kept uniform.

導電性微粒子132は、導電性を有し、絶縁性微粒子131よりも小さい真球状の微粒子である。例えば、プラスチックを材料とする微粒子の表面を金メッキすることにより製造される。人の指やタッチペン等が表示パネル2aに接触して封止基板111に圧力が加えられると、絶縁性微粒子131は変形してつぶれ、可変素子アノード電極118と可変素子カソード電極112が両方とも導電性微粒子132に接触する。このとき、可変素子アノード電極118と可変素子カソード電極112との間の抵抗は極めて小さくなる。   The conductive fine particles 132 are true spherical fine particles that are conductive and smaller than the insulating fine particles 131. For example, it is manufactured by gold-plating the surface of fine particles made of plastic. When a human finger, a touch pen, or the like contacts the display panel 2a and pressure is applied to the sealing substrate 111, the insulating fine particles 131 are deformed and crushed, and the variable element anode electrode 118 and the variable element cathode electrode 112 are both conductive. Contact with the fine particles 132. At this time, the resistance between the variable element anode electrode 118 and the variable element cathode electrode 112 becomes extremely small.

可変素子アノード電極118と可変素子カソード電極112は、可変素子Ev21を構成する。可変素子アノード電極118と可変素子カソード電極112は、通常空気層によって絶縁されている。この場合、可変素子Ev21の抵抗は数MΩ以上であり、可変素子Ev21の容量値は無視できる程小さい。この場合、上述したように、可変素子Ev21は有機EL素子OELの発光に影響を及ぼさない。   The variable element anode electrode 118 and the variable element cathode electrode 112 constitute a variable element Ev21. The variable element anode electrode 118 and the variable element cathode electrode 112 are normally insulated by an air layer. In this case, the resistance of the variable element Ev21 is several MΩ or more, and the capacitance value of the variable element Ev21 is negligibly small. In this case, as described above, the variable element Ev21 does not affect the light emission of the organic EL element OEL.

可変素子アノード電極118と可変素子カソード電極112の間隔に応じて、可変素子Ev21の容量値は変化する。人の指やタッチペン等が表示パネル2aに接触して封止基板111の表面側から表示パネル2aに圧力が加えられると、封止基板111が撓んでへこみ、可変素子アノード電極118と可変素子カソード電極112の間隔が狭くなる。可変素子アノード電極118と可変素子カソード電極112の間隔が狭くなるに連れて、可変素子Ev21の容量値は増加する。
そして、封止基板111の側から表示パネル2aに更に圧力が加えられると、可変素子アノード電極118と可変素子カソード電極112が両方とも導電性微粒子132に接触する。このとき、可変素子Ev21の容量値は極めて小さくなり、同時に可変素子Ev21の抵抗も極めて小さくなる。
このように、可変素子Ev21は、容量値を変化させることができる可変コンデンサ、または抵抗を変化させることができる可変抵抗、または可変コンデンサと可変抵抗の両方として機能する。
ここで、封止基板111の表面側から表示パネル2aに圧力を加えることを、表示パネル2aに圧力を加えるということとする。
The capacitance value of the variable element Ev21 changes according to the distance between the variable element anode electrode 118 and the variable element cathode electrode 112. When a human finger, a touch pen, or the like comes into contact with the display panel 2a and pressure is applied to the display panel 2a from the surface side of the sealing substrate 111, the sealing substrate 111 is bent and dented, and the variable element anode electrode 118 and the variable element cathode The interval between the electrodes 112 is narrowed. As the distance between the variable element anode electrode 118 and the variable element cathode electrode 112 becomes narrower, the capacitance value of the variable element Ev21 increases.
When further pressure is applied to the display panel 2 a from the sealing substrate 111 side, both the variable element anode electrode 118 and the variable element cathode electrode 112 come into contact with the conductive fine particles 132. At this time, the capacitance value of the variable element Ev21 becomes extremely small, and at the same time, the resistance of the variable element Ev21 becomes extremely small.
Thus, the variable element Ev21 functions as a variable capacitor that can change the capacitance value, a variable resistor that can change the resistance, or both a variable capacitor and a variable resistor.
Here, applying pressure to the display panel 2a from the surface side of the sealing substrate 111 means applying pressure to the display panel 2a.

なお、図7〜図9では、可変素子Ev21の一方の電極と、発光駆動トランジスタT23のソースとを接続した場合の表示画素21の構造の例を示したが、可変素子Ev21の一方の電極と、第2入力トランジスタT22のドレインとを接続しても良い。   7 to 9 show examples of the structure of the display pixel 21 when one electrode of the variable element Ev21 and the source of the light emission drive transistor T23 are connected, the one electrode of the variable element Ev21 and The drain of the second input transistor T22 may be connected.

上述したように、表示パネル2aに圧力が加えられ、可変素子アノード電極118と可変素子カソード電極112の間隔が狭くなるに連れて、可変素子Ev21の容量値が増加し、可変素子Ev21がコンデンサとして機能し始める。   As described above, as pressure is applied to the display panel 2a and the distance between the variable element anode electrode 118 and the variable element cathode electrode 112 becomes narrower, the capacitance value of the variable element Ev21 increases and the variable element Ev21 serves as a capacitor. Start functioning.

次に、本実施形態の有機EL表示装置1aにおいて、表示パネル2aに人の指やタッチペン等が接触して圧力が加えられたときの動作について説明する。
まず、表示パネル2aに加えられた圧力が弱く、可変素子Ev21の容量値の値がそれほど大きくない場合について説明する。図10は、可変素子Ev21がコンデンサとして機能し始めた場合の表示画素21の各部の電圧または電流の一例を示す図である。図10(A)および図10(B)は、それぞれ走査ラインLsおよび電源ラインLvの電圧を示す。図10(C)は、検出用抵抗55とデータラインLdの接続点であるノードN23の電圧を示す。また、図10(D)は、判定回路57aの出力を示す。図10(E)は、発光駆動トランジスタT23のゲートとソース間の電圧Vgs(すなわち、コンデンサCs2の両方の電極間の電圧)を示し、図10(F)は有機EL素子OELに流れる電流Ioelを示す。また、図11は、可変素子Ev21がコンデンサとして機能しているときの、可変素子Ev21とコンデンサCs2の充電動作に係わる等価回路を示す。
Next, in the organic EL display device 1a of the present embodiment, an operation when a pressure is applied by a human finger or a touch pen contacting the display panel 2a will be described.
First, a case where the pressure applied to the display panel 2a is weak and the capacitance value of the variable element Ev21 is not so large will be described. FIG. 10 is a diagram illustrating an example of the voltage or current of each part of the display pixel 21 when the variable element Ev21 starts to function as a capacitor. 10A and 10B show the voltages of the scanning line Ls and the power supply line Lv, respectively. FIG. 10C shows the voltage at the node N23, which is a connection point between the detection resistor 55 and the data line Ld. FIG. 10D shows the output of the determination circuit 57a. FIG. 10E shows the voltage Vgs between the gate and the source of the light emission drive transistor T23 (that is, the voltage between both electrodes of the capacitor Cs2), and FIG. 10F shows the current Ioel flowing through the organic EL element OEL. Show. FIG. 11 shows an equivalent circuit related to the charging operation of the variable element Ev21 and the capacitor Cs2 when the variable element Ev21 functions as a capacitor.

選択期間tsに、走査ドライバ3は、図10(A)に示すように、走査ラインLsにハイレベルの電圧Vhighの走査パルスを出力する。このため、第1入力トランジスタT21のソースとドレイン間が導通する。このとき、電源ドライバ4aは、図10(B)に示すように、電源ラインLvに基準電圧Vssを出力している。このため、ノードN22の電圧は基準電圧Vssとなる。ここで、コンデンサCs2はノードN21とノードN22の間に接続されている。
一方、可変素子Ev21は、一方の電極がノードN21に接続されており、他方の電極に基準電圧Vssが印加されている。このため、コンデンサCs2と可変素子Ev21は、選択期間tsには、図11の等価回路に示すように、ノードN23と基準電圧Vssの間に並列に接続された並列回路を構成する。そのため、コンデンサCs2の容量値をC1、可変素子Ev21の容量値をC2としたとき、ノードN23と基準電圧Vssの間に設けられる容量の容量値Ct1は容量値C1と容量値C2とを合計した値となる。
In the selection period ts, the scan driver 3 outputs a scan pulse of the high level voltage Vhigh to the scan line Ls as shown in FIG. For this reason, the source and the drain of the first input transistor T21 are conducted. At this time, the power supply driver 4a outputs the reference voltage Vss to the power supply line Lv as shown in FIG. For this reason, the voltage of the node N22 becomes the reference voltage Vss. Here, the capacitor Cs2 is connected between the node N21 and the node N22.
On the other hand, in the variable element Ev21, one electrode is connected to the node N21, and the reference voltage Vss is applied to the other electrode. Therefore, the capacitor Cs2 and the variable element Ev21 form a parallel circuit connected in parallel between the node N23 and the reference voltage Vss, as shown in the equivalent circuit of FIG. 11, during the selection period ts. Therefore, when the capacitance value of the capacitor Cs2 is C1, and the capacitance value of the variable element Ev21 is C2, the capacitance value Ct1 of the capacitance provided between the node N23 and the reference voltage Vss is the sum of the capacitance value C1 and the capacitance value C2. Value.

従って、データドライバ5aが負の階調電圧(−Vd’)をデータラインLdに出力するとき、この電圧が可変素子Ev21を含む容量値Ct1の充電にも使われることになる。このとき、図11に示すように、検出用抵抗55と容量値Ct1を有する容量とは直列に接続されて、いわゆるCR回路をなしている。そして、検出用抵抗55の一端にDAVC54aから出力される電圧(-Vd)が印加されたとき、検出用抵抗55の他端(ノードN23)の電圧V(N23)は、検出用抵抗55の抵抗値をRとしたとき、電圧(-Vd)の印加開始からの時間をt、抵抗値Rと容量値Ct1との積を時定数τ、として、式(1)で表される。   Therefore, when the data driver 5a outputs a negative gradation voltage (-Vd ') to the data line Ld, this voltage is also used for charging the capacitance value Ct1 including the variable element Ev21. At this time, as shown in FIG. 11, the detection resistor 55 and the capacitor having the capacitance value Ct1 are connected in series to form a so-called CR circuit. When the voltage (−Vd) output from the DAVC 54 a is applied to one end of the detection resistor 55, the voltage V (N 23) at the other end (node N 23) of the detection resistor 55 is the resistance of the detection resistor 55. When the value is R, the time from the start of application of the voltage (−Vd) is t, and the product of the resistance value R and the capacitance value Ct1 is a time constant τ.

Figure 0005120182
Figure 0005120182

すなわち、図10(C)に示すように、ノードN23の電圧V(N23)の変化は、DAVC54aからの電圧(-Vd)の印加に対して、時定数τの大きさに応じて遅延したものとなる。このため、図12(A)に示す、発光駆動トランジスタT23のドレインとソース間を介してデータドライバ5aのDAVC54aに引き込まれる電流Id2の電流値は、DAVC54aから電圧(-Vd)が印加された直後では、図6(A)における電流Idより小さく、徐々に増加するものとなる。これに応じて、発光駆動トランジスタT23のゲートとソース間の電圧Vgsの上昇も、図10(E)に示すように、遅延したものとなり、選択期間tsが終了する時点で、電圧Vgs2となる。
ただし、可変素子Ev21の容量値が比較的小さく、図10(C)に示すように、選択期間tsの間に、ノードN23の電圧V(N23)の電圧が、図5(C)における電圧(Vss−Vd’)に概ね達する場合には、図10(E)に示すように、選択期間tsの間に、コンデンサCs2の両方の電極間の電圧(発光駆動トランジスタT23のゲートとソース間の電圧)Vgs2は、図5(D)における、発光駆動トランジスタT23のドレインとソース間に電流Idが流れるときの電圧Vgs1に概ね等しくなる。また、図10(F)と図12(B)に示すように、発光期間teにおいて有機EL素子OELに供給される電流Iem2は、図5(E)における電流Iem1と概ね同じ電流値を有する。
That is, as shown in FIG. 10C, the change in the voltage V (N23) at the node N23 is delayed according to the time constant τ with respect to the application of the voltage (−Vd) from the DAVC 54a. It becomes. For this reason, the current value of the current Id2 drawn into the DAVC 54a of the data driver 5a via the drain and source of the light emission drive transistor T23 shown in FIG. 12A is immediately after the voltage (−Vd) is applied from the DAVC 54a. Then, it is smaller than the current Id in FIG. 6A and gradually increases. Accordingly, the rise in the voltage Vgs between the gate and the source of the light emission drive transistor T23 is delayed as shown in FIG. 10E, and becomes the voltage Vgs2 when the selection period ts ends.
However, the capacitance value of the variable element Ev21 is relatively small, and as shown in FIG. 10C, the voltage V (N23) of the node N23 is changed to the voltage (FIG. 5C) during the selection period ts. When Vss−Vd ′) is substantially reached, as shown in FIG. 10E, during the selection period ts, the voltage between both electrodes of the capacitor Cs2 (the voltage between the gate and the source of the light emission driving transistor T23). ) Vgs2 is substantially equal to the voltage Vgs1 when the current Id flows between the drain and source of the light emission drive transistor T23 in FIG. Further, as shown in FIGS. 10F and 12B, the current Iem2 supplied to the organic EL element OEL in the light emission period te has substantially the same current value as the current Iem1 in FIG.

判定回路57aは、図10(D)に示すように、選択期間tsが終了する直前の電圧測定タイミングtmで、デジタル信号に変換されたノードN23(データラインLd)の電圧を取得し、ノードN23(データラインLd)の電圧とデータラッチ回路53から出力される電圧値データVdataを比較する。この場合、電圧測定タイミングtmでのノードN23の電圧は電圧値データVdataに対応する電圧(-Vd)に概ね等しいため、判定回路57aは、データラインLdの電位は変調されていないと判定し、Lowを出力する。言い換えると、判定回路57aは、コンデンサCs2が表示信号を保持していると判定する。   As illustrated in FIG. 10D, the determination circuit 57a acquires the voltage of the node N23 (data line Ld) converted into a digital signal at the voltage measurement timing tm immediately before the selection period ts ends, and the node N23 The voltage of (data line Ld) is compared with the voltage value data Vdata output from the data latch circuit 53. In this case, since the voltage of the node N23 at the voltage measurement timing tm is substantially equal to the voltage (−Vd) corresponding to the voltage value data Vdata, the determination circuit 57a determines that the potential of the data line Ld is not modulated, Outputs Low. In other words, the determination circuit 57a determines that the capacitor Cs2 holds the display signal.

次に、表示パネル2aに更に圧力が加えられて、可変素子Ev21の容量値が更に増加した場合について説明する。
図13は、このときの画素駆動回路21Dの各部の電圧または電流の一例を示す図である。図13(A)および図13(B)は、それぞれ走査ラインLsおよび電源ラインLvの電圧を示す。図13(C)は、検出用抵抗55とデータラインLdの接続点であるノードN23の電圧を示す。また、図13(D)は、判定回路57aの出力を示す。図13(E)は、発光駆動トランジスタT23のゲートとソース間の電圧Vgs(すなわち、コンデンサCs2の両方の電極の電圧)を示し、図13(F)は有機EL素子OELに流れる電流Ioelを示す。
Next, a case where pressure is further applied to the display panel 2a and the capacitance value of the variable element Ev21 further increases will be described.
FIG. 13 is a diagram illustrating an example of the voltage or current of each part of the pixel drive circuit 21D at this time. FIGS. 13A and 13B show the voltages of the scanning line Ls and the power supply line Lv, respectively. FIG. 13C shows the voltage at the node N23, which is a connection point between the detection resistor 55 and the data line Ld. FIG. 13D shows the output of the determination circuit 57a. FIG. 13E shows the voltage Vgs between the gate and source of the light emission drive transistor T23 (that is, the voltage of both electrodes of the capacitor Cs2), and FIG. 13F shows the current Ioel flowing through the organic EL element OEL. .

図13(A)と図13(B)に示す走査ラインLsと電源ラインLvの電圧はそれぞれ図10(A)と図10(B)に示したものと同一であるため、説明を省略する。   The voltages of the scanning line Ls and the power supply line Lv shown in FIGS. 13A and 13B are the same as those shown in FIGS. 10A and 10B, respectively, and thus description thereof is omitted.

可変素子Ev21の容量値が更に増加すると、上記式(1)に示した時定数が更に増加する。このため、図13(C)に示すように、ノードN23の電圧の変化は、図10(C)の場合より更に遅延したものとなり、選択期間tsが終了する時点で、図5(C)における電圧(Vss−Vd’)に達しなくなる。このため、図14(A)に示す、発光駆動トランジスタT23のドレインとソース間を介してデータドライバ5aのDAVC54aに引き込まれる電流Id3の電流値は、図12(A)における電流Id2より更に小さくなる。これに応じて、図13(E)に示すように、発光駆動トランジスタT23のゲートとソース間の電圧Vgsも、図10(E)の場合よりゆっくりと上昇し、選択期間tsが終了する時点で、電圧Vgs3となる。電圧Vgs3は、図10(E)の場合のVgs2より小さい値となる。また、図13(E)と図14(B)に示すように、発光期間teにおいて有機EL素子OELに供給される電流Iem3は、図10(F)及び図12(B)における電流Iem2より小さい電流値を有する。   As the capacitance value of the variable element Ev21 further increases, the time constant shown in the above equation (1) further increases. For this reason, as shown in FIG. 13C, the change in the voltage of the node N23 is further delayed than in the case of FIG. 10C, and when the selection period ts ends, the change in FIG. The voltage (Vss−Vd ′) is not reached. Therefore, the current value of the current Id3 drawn into the DAVC 54a of the data driver 5a via the drain and source of the light emission drive transistor T23 shown in FIG. 14A is further smaller than the current Id2 in FIG. . Accordingly, as shown in FIG. 13 (E), the voltage Vgs between the gate and the source of the light emission drive transistor T23 also rises more slowly than in the case of FIG. 10 (E), and when the selection period ts ends. The voltage becomes Vgs3. The voltage Vgs3 is smaller than Vgs2 in the case of FIG. Further, as shown in FIGS. 13E and 14B, the current Iem3 supplied to the organic EL element OEL in the light emission period te is smaller than the current Iem2 in FIGS. 10F and 12B. Has a current value.

この場合、電圧測定タイミングtmでのノードN23の電圧は電圧値データVdataに対応する電圧(-Vd)より低いため、判定回路57aは、データラインLdの電位は変調されていると判定し、Highを出力する。言い換えると、判定回路57aは、コンデンサCs2が表示信号を保持していないと判定する。   In this case, since the voltage of the node N23 at the voltage measurement timing tm is lower than the voltage (−Vd) corresponding to the voltage value data Vdata, the determination circuit 57a determines that the potential of the data line Ld is modulated, and High Is output. In other words, the determination circuit 57a determines that the capacitor Cs2 does not hold the display signal.

判定回路57aは、データラインLdの電位が変調されていると判定すると、有機EL表示装置1aの位置検出回路61に、データラインLdの電位が変調されていると判定したデータラインの番号(1〜mのいずれか)を送る。
位置検出回路61はこの番号を受信すると、走査ドライバ3が走査パルスを出力していた走査ラインの番号(1〜nのいずれか)を取得する。走査ラインの番号は、例えば、走査ドライバ3が走査ラインLs1に最初の走査パルスを出力してから、判定回路57aによってデータラインLdの電位が変調されていると判定されるまでに、走査ドライバ3に印加されるクロック信号のパルス数をカウントすることによって、知ることができる。あるいは、走査ラインの番号は、走査ドライバ3が走査ラインLs1に最初の走査パルスを出力してから、判定回路57aによってデータラインLdの電位が変調されていると判定されるまでに、走査ドライバ3が走査ラインLs2〜Lsnに順次出力する走査パルスの数をカウントすることによって知ることができる。
If the determination circuit 57a determines that the potential of the data line Ld is modulated, the position detection circuit 61 of the organic EL display device 1a determines that the potential of the data line Ld is modulated (1). ~ M).
When the position detection circuit 61 receives this number, it acquires the number (any one of 1 to n) of the scanning line from which the scanning driver 3 output the scanning pulse. The scanning line number is, for example, from the time when the scanning driver 3 outputs the first scanning pulse to the scanning line Ls1 until the determination circuit 57a determines that the potential of the data line Ld is modulated. It can be known by counting the number of pulses of the clock signal applied to. Alternatively, the scanning line number is the same as the scanning driver 3 after the scanning driver 3 outputs the first scanning pulse to the scanning line Ls1 and before the determination circuit 57a determines that the potential of the data line Ld is modulated. Can be obtained by counting the number of scan pulses sequentially output to the scan lines Ls2 to Lsn.

位置検出回路61は、取得したデータラインの番号と走査ラインの番号を、圧力が加えられている表示パネル2aの位置として特定する。ただし、例えば、人の指やタッチペンが表示パネル2aに触れると、同時に複数のデータラインの番号と走査ラインの番号が特定される場合がある。この場合、位置検出回路61は、例えば、複数のデータラインの番号と走査ラインの番号により特定される表示パネル2aの複数の位置を人の指やタッチペンが触れた複数の位置として特定するものであってもよい。あるいは、位置検出回路61は、複数のデータラインの番号と走査ラインの番号により特定されるエリアの中心を人の指やタッチペンが表示パネル2aに触れた位置とするものであってもよい。このようにして、取得したデータラインの番号と走査ラインの番号によって、人の指やタッチペンが表示パネル2aに触れた位置を決めることができる。   The position detection circuit 61 identifies the acquired data line number and scanning line number as the position of the display panel 2a to which pressure is applied. However, for example, when a human finger or a touch pen touches the display panel 2a, a plurality of data line numbers and scanning line numbers may be specified at the same time. In this case, for example, the position detection circuit 61 specifies a plurality of positions on the display panel 2a specified by a plurality of data line numbers and scanning line numbers as a plurality of positions touched by a human finger or a touch pen. There may be. Alternatively, the position detection circuit 61 may be such that the center of the area specified by the number of data lines and the number of scanning lines is the position where a human finger or a touch pen touches the display panel 2a. In this way, the position where a human finger or a touch pen touches the display panel 2a can be determined based on the acquired data line number and scanning line number.

次いで、表示パネル2aに更に圧力が加えられて、可変素子アノード電極118と可変素子カソード電極112が両方とも導電性微粒子132に接触した場合について説明する。
このとき、可変素子Ev21の抵抗が極めて小さくなり、コンデンサCs2と可変素子Ev21で構成される回路のインピーダンスが低下する。このため、図15(A)に示すように、選択期間tsにDAVC54aに引き込まれる電流Idは、主に基準電圧Vssから可変素子Ev21を通って流れる。なお、このとき、ダイオード接続状態とされた発光駆動トランジスタT23のドレイン・ソース間にも有る程度の電流が流れるが、通常、発光駆動トランジスタT23のドレイン・ソース間は少なくとも1KΩ以上の比較的高い抵抗値を有するため、可変素子Ev21の抵抗値がほぼ0とみなせる場合には、基準電圧Vssから可変素子Ev21を通って流れる電流に対して発光駆動トランジスタT23のドレイン・ソース間に流れる電流は、ほぼ無視できる程度の電流値となる。この場合、ノードN23(データラインLd)の電圧は基準電圧Vssに近づく。そして、可変素子Ev21の抵抗値がほぼ0とみなせる場合には、ノードN23(データラインLd)の電圧は基準電圧Vssにほぼ等しくなる。
Next, the case where pressure is further applied to the display panel 2a and both the variable element anode electrode 118 and the variable element cathode electrode 112 are in contact with the conductive fine particles 132 will be described.
At this time, the resistance of the variable element Ev21 becomes extremely small, and the impedance of the circuit constituted by the capacitor Cs2 and the variable element Ev21 is lowered. For this reason, as shown in FIG. 15A, the current Id drawn into the DAVC 54a during the selection period ts flows mainly from the reference voltage Vss through the variable element Ev21. At this time, a certain amount of current flows also between the drain and the source of the light emitting drive transistor T23 in a diode connection state. Usually, a relatively high resistance of at least 1 KΩ or more is provided between the drain and the source of the light emitting drive transistor T23. Therefore, when the resistance value of the variable element Ev21 can be regarded as almost zero, the current flowing between the drain and source of the light emission drive transistor T23 with respect to the current flowing through the variable element Ev21 from the reference voltage Vss is almost equal to The current value is negligible. In this case, the voltage of the node N23 (data line Ld) approaches the reference voltage Vss. When the resistance value of the variable element Ev21 can be regarded as almost zero, the voltage at the node N23 (data line Ld) is substantially equal to the reference voltage Vss.

図16は、画素駆動回路21Dの各部の電圧または電流の一例を示す図である。図16(A)および図16(B)は、それぞれ走査ラインLsおよび電源ラインLvの電圧を示す。図16(C)は、検出用抵抗55とデータラインLdの接続点であるノードN23の電圧を示す。また、図16(D)は、判定回路57aの出力を示す。図16(E)は、発光駆動トランジスタT23のゲートとソース間の電圧Vgs(すなわち、コンデンサCs2の両方の電極間の電圧)を示し、図16(F)は有機EL素子OELに流れる電流Ioelを示す。   FIG. 16 is a diagram illustrating an example of the voltage or current of each part of the pixel drive circuit 21D. FIGS. 16A and 16B show the voltages of the scanning line Ls and the power supply line Lv, respectively. FIG. 16C shows the voltage at the node N23, which is a connection point between the detection resistor 55 and the data line Ld. FIG. 16D shows the output of the determination circuit 57a. FIG. 16E shows the voltage Vgs between the gate and the source of the light emission drive transistor T23 (that is, the voltage between both electrodes of the capacitor Cs2), and FIG. 16F shows the current Ioel flowing through the organic EL element OEL. Show.

図16(A)と図16(B)に示す走査ラインLsと電源ラインLvの電圧はそれぞれ図10(A)と図10(B)に示したものと同一であるため、説明を省略する。   The voltages of the scanning line Ls and the power supply line Lv shown in FIG. 16A and FIG. 16B are the same as those shown in FIG. 10A and FIG.

図16(E)に示すように、選択期間tsに発光駆動トランジスタT23のゲートとソース間の電圧Vgs4は概ね0Vになり、図16(C)に示すように、ノードN23(データラインLd)の電圧はほぼ基準電圧Vssに等しくなる。また、図15(B)と図16(E)に示すように、発光期間teに有機EL素子OELに供給される電流Iem4はほぼゼロになり、有機EL素子OELは発光しない。   As shown in FIG. 16E, the voltage Vgs4 between the gate and the source of the light emission driving transistor T23 becomes approximately 0 V in the selection period ts, and as shown in FIG. 16C, the voltage at the node N23 (data line Ld) is increased. The voltage is approximately equal to the reference voltage Vss. Further, as shown in FIGS. 15B and 16E, the current Iem4 supplied to the organic EL element OEL in the light emission period te becomes almost zero, and the organic EL element OEL does not emit light.

この場合、判定回路57aは、データラインLdの電位は変調されていると判定し、Highを出力する。言い換えると、判定回路57aは、コンデンサCs2が表示信号を保持していないと判定する。   In this case, the determination circuit 57a determines that the potential of the data line Ld is modulated, and outputs High. In other words, the determination circuit 57a determines that the capacitor Cs2 does not hold the display signal.

判定回路57aは、データラインLdの電位が変調されていると判定すると、有機EL表示装置1aの位置検出回路61に、データラインLdの電位が変調されていると判定したデータラインの番号(1〜mのいずれか)を送る。位置検出回路61は、受け取ったデータラインの番号と、そのとき走査ドライバ3が走査パルスを出力していた走査ラインの番号を、圧力が加えられている表示パネル2aの位置として特定する。特定された位置によって、人の指やタッチペンが表示パネル2aに触れた位置を知ることができる。
また、このとき、同時に複数のデータラインの番号と走査ラインの番号が特定される場合がある。この場合、位置検出回路61は、例えば、複数のデータラインの番号と走査ラインの番号により特定される表示パネル2aの複数の位置を人の指やタッチペンが触れた複数の位置として特定するものであってもよい。あるいは、位置検出回路61は、複数のデータラインの番号と電源ラインの番号により特定されるエリアの中心を人の指やタッチペンが表示パネル2aに触れた位置とするものであってもよい。
If the determination circuit 57a determines that the potential of the data line Ld is modulated, the position detection circuit 61 of the organic EL display device 1a determines that the potential of the data line Ld is modulated (1). ~ M). The position detection circuit 61 specifies the number of the received data line and the number of the scanning line from which the scanning driver 3 is outputting the scanning pulse at that time as the position of the display panel 2a to which pressure is applied. Based on the specified position, it is possible to know the position where a human finger or a touch pen touches the display panel 2a.
At this time, a plurality of data line numbers and scanning line numbers may be specified at the same time. In this case, for example, the position detection circuit 61 specifies a plurality of positions on the display panel 2a specified by a plurality of data line numbers and scanning line numbers as a plurality of positions touched by a human finger or a touch pen. There may be. Alternatively, the position detection circuit 61 may be configured such that the center of the area specified by the number of the plurality of data lines and the number of the power supply line is a position where a human finger or a touch pen touches the display panel 2a.

なお、可変素子Ev21は本発明の可変素子の一例であり、画素駆動回路21Dは本発明の画素駆動回路の一例であり、判定回路57aは本発明の判定回路の一例である。   The variable element Ev21 is an example of the variable element of the present invention, the pixel drive circuit 21D is an example of the pixel drive circuit of the present invention, and the determination circuit 57a is an example of the determination circuit of the present invention.

<第2の実施形態>
次に、本発明の第2の実施形態に係る有機EL表示装置1bについて説明する。有機EL表示装置1bは、図17に示すように、表示パネル2bと、走査ドライバ3と、電源ドライバ4bと、データドライバ5bと、システムコントローラ6と、表示信号生成回路7とを有している。
表示パネル2bは、図18に示すように、表示画素22を含む。表示画素22に含まれる画素駆動回路22Dは、2個のトランジスタで構成される点で、第1の実施形態の画素駆動回路21Dと異なっている。このため、電源ドライバ4bとデータドライバ5bも図1の電源ドライバ4aとデータドライバ5aと異なっている。図1と図17における同一の構成要素には同一の符号が付されている。
<Second Embodiment>
Next, an organic EL display device 1b according to a second embodiment of the present invention will be described. As shown in FIG. 17, the organic EL display device 1b includes a display panel 2b, a scan driver 3, a power supply driver 4b, a data driver 5b, a system controller 6, and a display signal generation circuit 7. .
The display panel 2b includes display pixels 22 as shown in FIG. The pixel drive circuit 22D included in the display pixel 22 is different from the pixel drive circuit 21D of the first embodiment in that the pixel drive circuit 22D includes two transistors. Therefore, the power driver 4b and the data driver 5b are also different from the power driver 4a and the data driver 5a in FIG. The same components in FIGS. 1 and 17 are denoted by the same reference numerals.

表示画素22は、図18に示すように、画素駆動回路22Dと有機EL素子OELとを有している。
画素駆動回路22Dは、入力トランジスタT31と、発光駆動トランジスタT32と、コンデンサCs3と、可変素子Ev31とを含む。
入力トランジスタT31と発光駆動トランジスタT32は、アモルファスシリコンまたはポリシリコンを用いたnチャネル型TFTである。
As shown in FIG. 18, the display pixel 22 has a pixel drive circuit 22D and an organic EL element OEL.
The pixel drive circuit 22D includes an input transistor T31, a light emission drive transistor T32, a capacitor Cs3, and a variable element Ev31.
The input transistor T31 and the light emission drive transistor T32 are n-channel TFTs using amorphous silicon or polysilicon.

入力トランジスタT31は、ゲートが走査ラインLsに接続され、ソースがノードN31に接続され、ドレインがデータラインLdに接続されている。
発光駆動トランジスタT32は、ゲートがノードN31に接続され、ソースがノードN32に接続され、ドレインが電源ラインLvに接続されている。
The input transistor T31 has a gate connected to the scan line Ls, a source connected to the node N31, and a drain connected to the data line Ld.
The light emission drive transistor T32 has a gate connected to the node N31, a source connected to the node N32, and a drain connected to the power supply line Lv.

また、コンデンサCs3は、ノードN31とノードN32の間、すなわち、発光駆動トランジスタT32のゲートとソースの間に接続されている。
可変素子Ev31は、一方の電極がノードN31に接続され、他方の電極に基準電圧Vssが印加されている。可変素子Ev31は、第1の実施形態のEV21と同様に容量値を変化させることができる可変コンデンサ、または抵抗を変化させることができる可変抵抗、または可変コンデンサと可変抵抗の両方として機能する可変素子である。
有機EL素子OELのアノード電極は、ノードN32に接続され、カソード電極には基準電圧Vssが印加されている。
The capacitor Cs3 is connected between the node N31 and the node N32, that is, between the gate and the source of the light emission drive transistor T32.
In the variable element Ev31, one electrode is connected to the node N31, and the reference voltage Vss is applied to the other electrode. The variable element Ev31 is a variable capacitor that can change a capacitance value, a variable resistor that can change a resistance, or a variable element that functions as both a variable capacitor and a variable resistor, similarly to the EV 21 of the first embodiment. It is.
The anode electrode of the organic EL element OEL is connected to the node N32, and the reference voltage Vss is applied to the cathode electrode.

データドライバ5bは、図18に示すように、データラッチ回路53と、デジタル電圧/アナログ電流変換回路(DAVC)54bと、検出用抵抗55と、ADC56bと、判定回路57aとを有している。データドライバ5bは、その他に、図18には示されていないシフトレジスタ回路51と、データレジスタ回路52とを有している。
図18のデータドライバ5bは、正の階調電圧Vdを出力する点で図4のデータドライバ5aと異なる。図4のデータドライバ5aと図18のデータドライバ5bにおける同一の構成要素には同一の符号が付されている。
As shown in FIG. 18, the data driver 5b includes a data latch circuit 53, a digital voltage / analog current conversion circuit (DAVC) 54b, a detection resistor 55, an ADC 56b, and a determination circuit 57a. In addition, the data driver 5b includes a shift register circuit 51 and a data register circuit 52 which are not shown in FIG.
The data driver 5b in FIG. 18 differs from the data driver 5a in FIG. 4 in that it outputs a positive gradation voltage Vd. The same components in the data driver 5a in FIG. 4 and the data driver 5b in FIG. 18 are denoted by the same reference numerals.

表示データは、第1の実施形態と同様に、デジタル信号である電圧値データVdataで指定される。電圧値データVdataが例えば8ビットのデジタル信号である場合、有機EL素子OELの発光の階調は256階調である。
第1の実施形態では、DAVC54aがデータラッチ回路53から供給された電圧値データVdataをアナログ電圧である負の階調電圧(−Vd)に変換したのに対し、本実施形態では、DAC54bは電圧値データVdataを正の階調電圧Vdに変換する。
正の階調電圧Vdは検出用抵抗55を介してノードN33(データラインLd)に印加される。
The display data is specified by voltage value data Vdata which is a digital signal, as in the first embodiment. When the voltage value data Vdata is, for example, an 8-bit digital signal, the light emission gradation of the organic EL element OEL is 256 gradations.
In the first embodiment, the DAVC 54 a converts the voltage value data Vdata supplied from the data latch circuit 53 into a negative gradation voltage (−Vd) that is an analog voltage, whereas in the present embodiment, the DAC 54 b The value data Vdata is converted into a positive gradation voltage Vd.
The positive gradation voltage Vd is applied to the node N33 (data line Ld) via the detection resistor 55.

ADC56bは、ノードN33(データラインLd)に印加されている電圧をデジタル信号に変換して判定回路57aに供給する。
判定回路57aは、選択期間tsが終了する直前の測定タイミングtmで、ADC56bによってデジタル信号に変換されたノードN33(データラインLd)の電圧を取得し、取得したノードN33(データラインLd)とデータラッチ回路53から出力される電圧値データVdataの電圧を比較する。判定回路57aは、選択期間tsが終了する直前の時点で、これらの電圧の比較によって抽出される差分の大きさに基づいてデータラインLdの電位の変調の有無を判定する。判定回路57aにおける判定方法は第1の実施形態と同様である。
The ADC 56b converts the voltage applied to the node N33 (data line Ld) into a digital signal and supplies the digital signal to the determination circuit 57a.
The determination circuit 57a acquires the voltage of the node N33 (data line Ld) converted into a digital signal by the ADC 56b at the measurement timing tm immediately before the selection period ts ends, and acquires the acquired node N33 (data line Ld) and data The voltages of the voltage value data Vdata output from the latch circuit 53 are compared. The determination circuit 57a determines whether or not the potential of the data line Ld is modulated based on the magnitude of the difference extracted by comparing these voltages at a time immediately before the selection period ts ends. The determination method in the determination circuit 57a is the same as that in the first embodiment.

本実施形態の有機EL表示装置1bでは、走査ドライバ3と電源ドライバ4bは図19に示すように動作する。
走査ドライバ3の動作は第1の実施形態と同様である。すなわち、走査ドライバ3は、図19(A)〜(D)に示すように、システムコントローラ6から供給される走査制御信号に基づいて、走査ラインLs1から走査ラインLsnまで選択期間tsの間ハイレベルの電圧Vhighとなる走査パルスを順次出力し、走査ラインLs1〜Lsnに接続された表示画素22を順次選択する。
In the organic EL display device 1b of this embodiment, the scanning driver 3 and the power supply driver 4b operate as shown in FIG.
The operation of the scan driver 3 is the same as that in the first embodiment. That is, as shown in FIGS. 19A to 19D, the scan driver 3 is at a high level during the selection period ts from the scan line Ls1 to the scan line Lsn based on the scan control signal supplied from the system controller 6. Are sequentially output to select the display pixels 22 connected to the scan lines Ls1 to Lsn.

電源ラインLv1〜Lvnは、図17に示すように、共通のノードN11に接続される。
電源ドライバ4bは、第1の実施形態の電源ドライバ4aと異なり、図19(E)に示すように、ノードN11を介して電源ラインLv1〜Lvnに基準電圧Vssより高いレベルの電源電圧Vccを常時出力する。
The power supply lines Lv1 to Lvn are connected to a common node N11 as shown in FIG.
Unlike the power supply driver 4a of the first embodiment, the power supply driver 4b always applies a power supply voltage Vcc higher than the reference voltage Vss to the power supply lines Lv1 to Lvn through the node N11 as shown in FIG. 19 (E). Output.

図20は、画素駆動回路22Dの各部の電圧または電流の一例を示す図である。図20(A)および図20(B)は、それぞれ走査ラインLsおよび電源ラインLvの電圧を示す。図20(C)は、検出用抵抗55とデータラインLdの接続点であるノードN33の電圧を示す。また、図20(D)は、判定回路57aの出力を示す。図20(E)は、発光駆動トランジスタT32のゲートとソース間の電圧Vgs(すなわち、コンデンサCs3の両方の電極間の電圧)を示し、図20(F)は有機EL素子OELに流れる電流Ioelを示す。   FIG. 20 is a diagram illustrating an example of the voltage or current of each part of the pixel drive circuit 22D. 20A and 20B show the voltages of the scanning line Ls and the power supply line Lv, respectively. FIG. 20C shows the voltage of the node N33, which is a connection point between the detection resistor 55 and the data line Ld. FIG. 20D shows the output of the determination circuit 57a. 20E shows the voltage Vgs between the gate and the source of the light emission drive transistor T32 (that is, the voltage between both electrodes of the capacitor Cs3), and FIG. 20F shows the current Ioel flowing through the organic EL element OEL. Show.

本実施形態の有機EL表示装置1bにおいて、人の指やタッチペン等が表示パネル2bに接触していないときには、可変素子Ev31の容量値は無視できる程度に小さく、抵抗の大きさは十分に大きく無限大であると見なすことができる。この場合、走査ドライバ3と電源ドライバ4bとデータドライバ5bは図20に示すように動作し、表示パネル2bに画像が表示される。   In the organic EL display device 1b of the present embodiment, when a human finger, a touch pen, or the like is not in contact with the display panel 2b, the capacitance value of the variable element Ev31 is small enough to be ignored and the resistance is sufficiently large and infinite. Can be considered large. In this case, the scanning driver 3, the power supply driver 4b, and the data driver 5b operate as shown in FIG. 20, and an image is displayed on the display panel 2b.

まず、選択期間tsに、電圧値データVdataの階調値に対応する電圧が表示画素22に書き込まれる。
選択期間tsに、走査ドライバ3は、図20(A)に示すように、走査ラインLsに基準電圧Vssより高いハイレベルの電圧Vhighの走査パルスを出力する。走査ラインLsに走査パルスが出力されると、入力トランジスタT31のソースとドレイン間が導通する。電源ドライバ4bは、図20(B)に示すように、電源ラインLvに、基準電圧Vssより高い電源電圧Vccを常時出力している。
First, in the selection period ts, a voltage corresponding to the gradation value of the voltage value data Vdata is written to the display pixel 22.
In the selection period ts, as shown in FIG. 20A, the scan driver 3 outputs a scan pulse of a high-level voltage Vhigh higher than the reference voltage Vss to the scan line Ls. When a scan pulse is output to the scan line Ls, the source and drain of the input transistor T31 are conducted. As shown in FIG. 20B, the power supply driver 4b constantly outputs a power supply voltage Vcc higher than the reference voltage Vss to the power supply line Lv.

DAVC54bは、電圧値データVdataの階調値に対応する階調電圧Vdを出力する。階調電圧Vdは検出用抵抗55を介してノードN33(データラインLd)に印加される。
ノードN33(データラインLd)に印加された電圧は、入力トランジスタT31のドレインとソース間を通って、発光駆動トランジスタT32のゲートに印加される。データラインLdには殆ど電流は流れないため、ノードN33(データラインLd)の電圧は、図20(C)に示すように、階調電圧Vdにほぼ等しくなる。
発光駆動トランジスタT32のゲートとソース間には、コンデンサCs3が接続されている。発光駆動トランジスタT32のゲートとソース間に印加される電圧(コンデンサCs3の両方の電極間に印加される電圧)Vgs5は、有機EL素子OELのアノード電極とカソード電極間の電圧をVoelとしたとき、図20(E)と図21(A)に示すように、電圧Vd―Voelとなる。
The DAVC 54b outputs a gradation voltage Vd corresponding to the gradation value of the voltage value data Vdata. The gradation voltage Vd is applied to the node N33 (data line Ld) via the detection resistor 55.
The voltage applied to the node N33 (data line Ld) passes between the drain and source of the input transistor T31 and is applied to the gate of the light emission drive transistor T32. Since almost no current flows through the data line Ld, the voltage of the node N33 (data line Ld) becomes substantially equal to the gradation voltage Vd as shown in FIG.
A capacitor Cs3 is connected between the gate and source of the light emission drive transistor T32. A voltage Vgs5 applied between the gate and the source of the light emission driving transistor T32 (a voltage applied between both electrodes of the capacitor Cs3) Vgs5, when the voltage between the anode electrode and the cathode electrode of the organic EL element OEL is Voel, As shown in FIGS. 20E and 21A, the voltage Vd−Voel.

このとき、有機EL素子OELのカソード電極に印加されている電圧は基準電圧Vssであるため、図20(F)と図21(A)に示すように、発光駆動トランジスタT32は、コンデンサCs3の両方の電極間に保持されている電圧Vd―Voelに応じた駆動電流Iem5を有機EL素子OELのアノード電極に供給する。有機EL素子OELはこの駆動電流Iem5の電流値に応じた輝度で発光する。   At this time, since the voltage applied to the cathode electrode of the organic EL element OEL is the reference voltage Vss, as shown in FIGS. 20 (F) and 21 (A), the light emission drive transistor T32 includes both the capacitor Cs3. A drive current Iem5 corresponding to the voltage Vd−Voel held between the two electrodes is supplied to the anode electrode of the organic EL element OEL. The organic EL element OEL emits light with a luminance corresponding to the current value of the drive current Iem5.

次に、発光期間teにおいて、走査ドライバ3は、図20(A)に示すように、走査ラインLsに基準電圧Vss以下のローレベルの電圧Vlowを出力する。このため、入力トランジスタT31のソースとドレイン間は非導通となる。   Next, in the light emission period te, the scan driver 3 outputs a low-level voltage Vlow equal to or lower than the reference voltage Vss to the scan line Ls, as shown in FIG. For this reason, the source and drain of the input transistor T31 become non-conductive.

入力トランジスタT31のソースとドレイン間が導通していないため、ノードN31はフローティング状態である。図20(E)と図21(B)に示すように、コンデンサCs3の両方の電極間には、選択期間において書き込まれた電圧Vgs5(Vd―Voel)が保持されている。
これにより、図20(F)と図21(B)に示すように、発光駆動トランジスタT32は、コンデンサCs3の両方の電極間に保持されている電圧Vgs5(Vd―Voel)に応じた駆動電流Iem5を有機EL素子OELのアノード電極に継続して供給し、有機EL素子OELはこの駆動電流Iem5に応じて継続して発光する。
Since the source and drain of the input transistor T31 are not conductive, the node N31 is in a floating state. As shown in FIGS. 20E and 21B, the voltage Vgs5 (Vd−Voel) written in the selection period is held between both electrodes of the capacitor Cs3.
Accordingly, as shown in FIGS. 20F and 21B, the light emission drive transistor T32 has a drive current Iem5 corresponding to the voltage Vgs5 (Vd−Voel) held between both electrodes of the capacitor Cs3. Is continuously supplied to the anode electrode of the organic EL element OEL, and the organic EL element OEL continuously emits light according to the drive current Iem5.

判定回路57aは、図20(D)に示すように、選択期間tsが終了する直前の電圧測定タイミングtmで電圧値データVdataとノードN33(データラインLd)の電圧を比較し、比較による差分の大きさに基づいて、データラインLdに出力された表示信号に応じたデータラインLdの電位の変調の有無を判定する。
この場合、判定回路57aは、電圧値データVdataとノードN33(データラインLd)の電圧とが概ね等しく、その差分が比較的小さく所定の範囲内にあるため、データラインLdの電位は変調されていないと判定する。言い換えると、判定回路57aは、コンデンサCs3が表示信号を保持していると判定する。
As shown in FIG. 20D, the determination circuit 57a compares the voltage value data Vdata and the voltage of the node N33 (data line Ld) at the voltage measurement timing tm immediately before the selection period ts ends, and calculates the difference due to the comparison. Based on the magnitude, the presence / absence of modulation of the potential of the data line Ld according to the display signal output to the data line Ld is determined.
In this case, in the determination circuit 57a, since the voltage value data Vdata and the voltage of the node N33 (data line Ld) are substantially equal and the difference is relatively small and within a predetermined range, the potential of the data line Ld is modulated. Judge that there is no. In other words, the determination circuit 57a determines that the capacitor Cs3 holds the display signal.

次に、本実施形態において、表示パネル2bに人の指やタッチペン等によって圧力が加えられたときの動作について説明する。
表示パネル2bに圧力が加えられ、可変素子アノード電極118と可変素子カソード電極112の間隔が狭くなるに連れて、可変素子Ev31は、その容量値が増加し、コンデンサとして機能し始める。
Next, in this embodiment, an operation when pressure is applied to the display panel 2b with a human finger, a touch pen, or the like will be described.
As pressure is applied to the display panel 2b and the distance between the variable element anode electrode 118 and the variable element cathode electrode 112 becomes narrower, the variable element Ev31 increases its capacitance value and starts to function as a capacitor.

まず、表示パネル2bに加えられた圧力が弱く、可変素子Ev31の容量値がそれほど大きくない場合について説明する。図22は、可変素子Ev31がコンデンサとして機能し始めた場合の画素駆動回路22Dの各部の電圧または電流の一例を示す図である。図22(A)および図22(B)は、それぞれ走査ラインLsおよび電源ラインLvの電圧を示す。図22(C)は、検出用抵抗55とデータラインLdの接続点であるノードN33の電圧を示す。また、図22(D)は、判定回路57aの出力を示す。図22(E)は、発光駆動トランジスタT32のゲートとソース間の電圧Vgs(すなわち、コンデンサCs3の両方の電極間の電圧)を示し、図22(F)は有機EL素子OELに流れる電流Ioelを示す。また、図23は、可変素子Ev31がコンデンサとして機能しているときの、可変素子Ev31とコンデンサCs3及び有機EL素子OELの容量成分の充電動作に係わる等価回路を示す。   First, a case where the pressure applied to the display panel 2b is weak and the capacitance value of the variable element Ev31 is not so large will be described. FIG. 22 is a diagram illustrating an example of the voltage or current of each part of the pixel drive circuit 22D when the variable element Ev31 starts to function as a capacitor. 22A and 22B show the voltages of the scanning line Ls and the power supply line Lv, respectively. FIG. 22C shows the voltage at the node N33, which is a connection point between the detection resistor 55 and the data line Ld. FIG. 22D shows the output of the determination circuit 57a. 22E shows the voltage Vgs between the gate and the source of the light emission drive transistor T32 (that is, the voltage between both electrodes of the capacitor Cs3), and FIG. 22F shows the current Ioel flowing through the organic EL element OEL. Show. FIG. 23 shows an equivalent circuit related to the charging operation of the capacitive components of the variable element Ev31, the capacitor Cs3, and the organic EL element OEL when the variable element Ev31 functions as a capacitor.

図22(A)と図22(B)に示す走査ラインLsと電源ラインLvの電圧はそれぞれ図20(A)と図20(B)に示したものと同一であるため、説明を省略する。   The voltages of the scanning line Ls and the power supply line Lv shown in FIGS. 22A and 22B are the same as those shown in FIGS. 20A and 20B, respectively, and thus description thereof is omitted.

DAVC54bは、選択期間tsに、電圧値データVdataの階調値に対応する階調電圧Vdを出力する。階調電圧Vdは、検出用抵抗55を介してノードN33(データラインLd)に印加される。
このとき、図23の等価回路に示すように、コンデンサCs3と有機EL素子OELとが直列に接続された回路と可変素子Ev31とは、ノードN33(データラインLd)と基準電圧Vssの間に並列に接続された並列回路を構成する。そのため、コンデンサCs3と有機EL素子OELの容量成分とが直列接続された容量の容量値をC3、可変素子Ev31の容量値をC4としたとき、ノードN33と基準電圧Vssの間に設けられる容量の容量値Ct2は容量値C3と容量値C4とを合計した値となる。
The DAVC 54b outputs the gradation voltage Vd corresponding to the gradation value of the voltage value data Vdata during the selection period ts. The gradation voltage Vd is applied to the node N33 (data line Ld) via the detection resistor 55.
At this time, as shown in the equivalent circuit of FIG. 23, the circuit in which the capacitor Cs3 and the organic EL element OEL are connected in series and the variable element Ev31 are in parallel between the node N33 (data line Ld) and the reference voltage Vss. A parallel circuit connected to is configured. Therefore, when the capacitance value of the capacitance in which the capacitor Cs3 and the capacitance component of the organic EL element OEL are connected in series is C3, and the capacitance value of the variable element Ev31 is C4, the capacitance provided between the node N33 and the reference voltage Vss. The capacitance value Ct2 is a sum of the capacitance value C3 and the capacitance value C4.

従って、データドライバ5bが階調電圧VdをデータラインLdに出力するとき、この電圧が可変素子Ev31を含む容量値Ct2の充電にも使われることになる。このとき、図23に示すように、検出用抵抗55と容量値Ct2を有する容量とは直列に接続されている。そして、検出用抵抗55の一端にDAVC54bから出力される電圧(Vd)が印加されたとき、検出用抵抗55の他端(ノードN33)の電圧V(N33)は、検出用抵抗55の抵抗値をRとしたとき、電圧(Vd)の印加開始からの時間をt、抵抗値Rと容量値Ct2との積を時定数τ、として、式(2)で表される。   Therefore, when the data driver 5b outputs the gradation voltage Vd to the data line Ld, this voltage is also used for charging the capacitance value Ct2 including the variable element Ev31. At this time, as shown in FIG. 23, the detection resistor 55 and the capacitor having the capacitance value Ct2 are connected in series. When the voltage (Vd) output from the DAVC 54 b is applied to one end of the detection resistor 55, the voltage V (N 33) at the other end (node N 33) of the detection resistor 55 is the resistance value of the detection resistor 55. Is represented by the following equation (2), where t is the time from the start of application of the voltage (Vd), and t is the product of the resistance value R and the capacitance value Ct2.

Figure 0005120182
Figure 0005120182

すなわち、図22(C)に示すように、ノードN33の電圧V(N33)の変化は、DAVC54bからの電圧(Vd)の印加に対して、時定数τの大きさに応じて遅延したものとなる。これによって、図20(E)に示すように、発光駆動トランジスタT32のゲートとソース間Vgsの電圧の上昇も遅延したものとなる。
ただし、可変素子Ev31の容量値が比較的小さく、図22(C)に示すように、選択期間tsの間に、ノードN33(データラインLd)の電圧が階調電圧Vdにほぼ達する場合には、選択期間tsの終了時における発光駆動トランジスタT32のゲートとソース間の電圧Vgs6は、図22(E)に示すように、図20(E)における電圧Vgs5にほぼ等しくなる。このため、有機EL素子OELは、図22(F)に示すように、発光期間teにおいては、図20(F)とほぼ同じ輝度で発光する。
That is, as shown in FIG. 22C, the change in the voltage V (N33) at the node N33 is delayed according to the magnitude of the time constant τ with respect to the application of the voltage (Vd) from the DAVC 54b. Become. As a result, as shown in FIG. 20E, the rise in the voltage Vgs between the gate and the source of the light emission drive transistor T32 is also delayed.
However, when the capacitance value of the variable element Ev31 is relatively small and the voltage of the node N33 (data line Ld) almost reaches the gradation voltage Vd during the selection period ts as shown in FIG. The voltage Vgs6 between the gate and the source of the light emission drive transistor T32 at the end of the selection period ts is substantially equal to the voltage Vgs5 in FIG. 20E, as shown in FIG. For this reason, as shown in FIG. 22F, the organic EL element OEL emits light with substantially the same luminance as that in FIG. 20F during the light emission period te.

このため、図22(F)に示すように、発光期間teに、発光駆動トランジスタT32は、コンデンサCs3の両方の電極間に保持されている電圧Vd―Voelに応じた駆動電流Iem6を有機EL素子OELのアノード電極に供給する。有機EL素子OELはこの駆動電流Iem6の電流値に応じた輝度で発光する。駆動電流Iem6は図20(F)に示した駆動電流Iem5とほぼ等しいため、有機EL素子OELは、発光期間teに、図20(F)の場合とほぼ同じ輝度で発光する。   For this reason, as shown in FIG. 22 (F), during the light emission period te, the light emission drive transistor T32 supplies the drive current Iem6 corresponding to the voltage Vd−Voel held between both electrodes of the capacitor Cs3 to the organic EL element. Supply to the anode electrode of the OEL. The organic EL element OEL emits light with a luminance corresponding to the current value of the drive current Iem6. Since the drive current Iem6 is substantially equal to the drive current Iem5 shown in FIG. 20F, the organic EL element OEL emits light with substantially the same luminance as in FIG. 20F during the light emission period te.

この場合、選択期間tsが終了する直前の電圧測定タイミングtmにおいてノードN33(データラインLd)の電圧は階調電圧Vdに概ね等しいため、判定回路57aは、データラインLdの電位は変調されていないと判定し、Lowを出力する。言い換えると、判定回路57aは、コンデンサCs3が表示信号を保持していると判定する。   In this case, since the voltage of the node N33 (data line Ld) is substantially equal to the gradation voltage Vd at the voltage measurement timing tm immediately before the selection period ts ends, the determination circuit 57a does not modulate the potential of the data line Ld. And Low is output. In other words, the determination circuit 57a determines that the capacitor Cs3 holds the display signal.

次に、表示パネル2bに更に圧力が加えられて、可変素子Ev31の容量値が更に増加した場合について説明する。
図24は、この場合の画素駆動回路22Dの各部の電圧または電流の一例を示す図である。図24(A)および図24(B)は、それぞれ走査ラインLsおよび電源ラインLvの電圧を示す。図24(C)は、検出用抵抗55とデータラインLdの接続点であるノードN33の電圧を示す。また、図24(D)は、判定回路57aの出力を示す。図24(E)は、発光駆動トランジスタT32のゲートとソース間の電圧Vgs(すなわち、コンデンサCs3の両方の電極間の電圧)を示し、図24(F)は有機EL素子OELに流れる電流Ioelを示す。
Next, a case where pressure is further applied to the display panel 2b and the capacitance value of the variable element Ev31 further increases will be described.
FIG. 24 is a diagram illustrating an example of the voltage or current of each part of the pixel drive circuit 22D in this case. FIG. 24A and FIG. 24B show voltages of the scanning line Ls and the power supply line Lv, respectively. FIG. 24C shows the voltage at the node N33, which is a connection point between the detection resistor 55 and the data line Ld. FIG. 24D shows the output of the determination circuit 57a. FIG. 24E shows the voltage Vgs between the gate and the source of the light emission drive transistor T32 (that is, the voltage between both electrodes of the capacitor Cs3), and FIG. 24F shows the current Ioel flowing through the organic EL element OEL. Show.

図24(A)と図24(B)に示す走査ラインLsと電源ラインLvの電圧はそれぞれ図20(A)と図20(B)に示したものと同一であるため、説明を省略する。   The voltages of the scanning line Ls and the power supply line Lv shown in FIGS. 24A and 24B are the same as those shown in FIGS. 20A and 20B, respectively, and thus description thereof is omitted.

図24(C)に示すように、可変素子Ev31の容量値が更に大きくなると、上記式(2)に示した時定数が更に増加する。このため、ノードN33(データラインLd)の電圧の変化は、図22(C)の場合より更に遅延したものとなり、選択期間tsが終了するまでに、ノードN33(データラインLd)の電圧が階調電圧Vdに達しなくなる。これに応じて、図24(E)に示すように、発光駆動トランジスタT32のゲートとソース間の電圧Vgs7も、図22(E)の場合より変化が更に遅延したものとなり、発光期間teにおける発光駆動トランジスタT32のゲートとソース間の電圧Vgs7は、図22(E)に示す電圧Vgs6より低いものとなる。このため、発光期間teに有機EL素子OELのアノード電極に供給される駆動電流Iem7は、図24(F)に示すように、図22(F)の場合のIem6より小さくなり、有機EL素子OELは、発光期間teにおいて、図22(F)の場合より低い輝度で発光する。   As shown in FIG. 24C, when the capacitance value of the variable element Ev31 is further increased, the time constant expressed by the above equation (2) is further increased. For this reason, the change in the voltage of the node N33 (data line Ld) is further delayed than in the case of FIG. 22C, and the voltage of the node N33 (data line Ld) is reduced until the selection period ts ends. The regulated voltage Vd is not reached. Accordingly, as shown in FIG. 24E, the voltage Vgs7 between the gate and the source of the light emission driving transistor T32 is further delayed from the case of FIG. 22E, and light emission in the light emission period te is performed. The voltage Vgs7 between the gate and source of the drive transistor T32 is lower than the voltage Vgs6 shown in FIG. Therefore, the drive current Iem7 supplied to the anode electrode of the organic EL element OEL during the light emission period te is smaller than Iem6 in the case of FIG. 22F as shown in FIG. 24F, and the organic EL element OEL Emits light with a lower luminance than in the case of FIG.

この場合、選択期間tsが終了する直前の電圧測定タイミングtmにおいてノードN33(データラインLd)の電圧は階調電圧Vdより低い電圧となる。このため、判定回路57aは、データラインLdの電位は変調されていると判定し、図24(D)に示すようにHighを出力する。言い換えると、判定回路57aは、コンデンサCs3が表示信号を保持していないと判定する。   In this case, at the voltage measurement timing tm immediately before the selection period ts ends, the voltage of the node N33 (data line Ld) is lower than the gradation voltage Vd. For this reason, the determination circuit 57a determines that the potential of the data line Ld is modulated, and outputs High as shown in FIG. In other words, the determination circuit 57a determines that the capacitor Cs3 does not hold the display signal.

判定回路57aは、データラインLdの電位は変調されていると判定すると、有機EL表示装置1bの位置検出回路61に、表示信号は変調されていると判定したデータラインの番号(1〜mのいずれか)を送る。
位置検出回路61は、受け取ったデータラインの番号と、そのとき走査ドライバ3が走査パルスを出力していた走査ラインの番号を、圧力が加えられている表示パネル2bの位置として特定する。特定された位置によって、人の指やタッチペンが表示パネル2bに触れた位置を知ることができる。
When the determination circuit 57a determines that the potential of the data line Ld is modulated, the position detection circuit 61 of the organic EL display device 1b notifies the position of the data line (1 to m) of the data line determined to be modulated. Send one).
The position detection circuit 61 specifies the number of the received data line and the number of the scanning line from which the scanning driver 3 is outputting the scanning pulse at that time as the position of the display panel 2b to which pressure is applied. Based on the specified position, it is possible to know a position where a human finger or a touch pen touches the display panel 2b.

次いで、表示パネル2bに更に圧力が加えられて、可変素子アノード電極118と可変素子カソード電極112が両方とも導電性微粒子132に接触した場合について説明する。
この場合、可変素子Ev31の容量値は極めて小さくなり、同時に可変素子Ev31の抵抗も極めて小さくなる。このとき、図25(A)に示すように、DAVC54bから出力される階調電圧VdによってデータラインLdに流れる電流は、主にデータドライバ5bから可変素子Ev31を通って基準電圧Vssへ流れる。
Next, a case where pressure is further applied to the display panel 2 b and both the variable element anode electrode 118 and the variable element cathode electrode 112 are in contact with the conductive fine particles 132 will be described.
In this case, the capacitance value of the variable element Ev31 becomes extremely small, and at the same time, the resistance of the variable element Ev31 becomes extremely small. At this time, as shown in FIG. 25A, the current flowing through the data line Ld by the gradation voltage Vd output from the DAVC 54b mainly flows from the data driver 5b through the variable element Ev31 to the reference voltage Vss.

図26は、この場合の画素駆動回路22Dの各部の電圧または電流の一例を示す図である。図26(A)および図26(B)は、それぞれ走査ラインLsおよび電源ラインLvの電圧を示す。図26(C)は、検出用抵抗55とデータラインLdの接続点であるノードN33の電圧を示す。また、図26(D)は、判定回路57aの出力を示す。図26(E)は、発光駆動トランジスタT32のゲートとソース間の電圧Vgs(すなわち、コンデンサCs3の両方の電極間の電圧)を示し、図26(F)は有機EL素子OELに流れる電流Ioelを示す。   FIG. 26 is a diagram illustrating an example of the voltage or current of each part of the pixel drive circuit 22D in this case. FIG. 26A and FIG. 26B show the voltages of the scanning line Ls and the power supply line Lv, respectively. FIG. 26C shows the voltage at the node N33, which is a connection point between the detection resistor 55 and the data line Ld. FIG. 26D shows the output of the determination circuit 57a. FIG. 26E shows the voltage Vgs between the gate and the source of the light emission drive transistor T32 (that is, the voltage between both electrodes of the capacitor Cs3), and FIG. 26F shows the current Ioel flowing through the organic EL element OEL. Show.

図26(A)と図26(B)に示す走査ラインLsと電源ラインLvの電圧はそれぞれ図20(A)と図20(B)に示したものと同一であるため、説明を省略する。   The voltages of the scanning line Ls and the power supply line Lv shown in FIG. 26A and FIG. 26B are the same as those shown in FIG. 20A and FIG.

可変素子Ev31の抵抗が極めて小さいため、ノードN33(データラインLd)の電圧は、図26(C)に示すように、ほぼ基準電圧Vssに等しくなる。また、図26(E)に示すように、発光駆動トランジスタT23のゲートとソース間の電圧Vgs8はほぼ0Vである。   Since the resistance of the variable element Ev31 is extremely small, the voltage of the node N33 (data line Ld) is substantially equal to the reference voltage Vss as shown in FIG. Further, as shown in FIG. 26E, the voltage Vgs8 between the gate and the source of the light emission drive transistor T23 is approximately 0V.

また、ノードN31の電圧はほぼ基準電圧Vssに等しいため、発光駆動トランジスタT32のソースとドレイン間は非導通であり、発光期間teに有機EL素子OELのアノード電極に供給される駆動電流Iem8は、図25(B)と図26(F)に示すように、ほぼ0Aである。このため、発光期間teに、有機EL素子OELは発光しない。   Further, since the voltage at the node N31 is substantially equal to the reference voltage Vss, the source and drain of the light emission drive transistor T32 are non-conductive, and the drive current Iem8 supplied to the anode electrode of the organic EL element OEL during the light emission period te is: As shown in FIG. 25B and FIG. 26F, the current is almost 0A. For this reason, the organic EL element OEL does not emit light during the light emission period te.

この場合、選択期間tsが終了する直前の電圧測定タイミングtmにおいてノードN33(データラインLd)の電圧は、ほぼ基準電圧Vssであるため、判定回路57aは、データラインLdの電位は変調されていると判定し、図26(D)に示すようにHighを出力する。言い換えると、判定回路57aは、コンデンサCs3が表示信号を保持していないと判定する。   In this case, since the voltage of the node N33 (data line Ld) is substantially the reference voltage Vss at the voltage measurement timing tm immediately before the selection period ts ends, the determination circuit 57a has the potential of the data line Ld modulated. And High is output as shown in FIG. In other words, the determination circuit 57a determines that the capacitor Cs3 does not hold the display signal.

判定回路57aは、データラインLdの電位は変調されていると判定すると、有機EL表示装置1bの位置検出回路61に、データラインLdの電位が変調されていると判定したデータラインの番号(1〜mのいずれか)を送る。位置検出回路61は、受け取ったデータラインの番号と、そのとき走査ドライバ3bが走査パルスを出力していた走査ラインの番号を、圧力が加えられている表示パネル2bの位置として特定する。特定された位置によって、人の指やタッチペンが表示パネル2bに触れた位置を知ることができる。   When the determination circuit 57a determines that the potential of the data line Ld is modulated, the position detection circuit 61 of the organic EL display device 1b determines that the potential of the data line Ld is modulated (1). ~ M). The position detection circuit 61 specifies the number of the received data line and the number of the scanning line from which the scanning driver 3b is outputting the scanning pulse at that time as the position of the display panel 2b to which pressure is applied. Based on the specified position, it is possible to know a position where a human finger or a touch pen touches the display panel 2b.

なお、有機EL表示装置1bは本発明の表示装置の一例であり、表示パネル2bは本発明の表示パネルの一例であり、表示画素22は本発明の表示画素の一例であり、走査ドライバ3とデータドライバ5bは本発明の駆動回路の一例であり、データラッチ回路53とDAVC54bは本発明の階調電圧生成回路の一例であり、可変素子Ev31は本発明の可変素子の一例であり、画素駆動回路22Dは本発明の画素駆動回路の一例である。   The organic EL display device 1b is an example of the display device of the present invention, the display panel 2b is an example of the display panel of the present invention, the display pixel 22 is an example of the display pixel of the present invention, and the scanning driver 3 The data driver 5b is an example of a drive circuit according to the present invention, the data latch circuit 53 and the DAVC 54b are examples of a gradation voltage generation circuit according to the present invention, and the variable element Ev31 is an example of a variable element according to the present invention. The circuit 22D is an example of the pixel driving circuit of the present invention.

<第3の実施形態>
次に、本発明の第3の実施形態に係る有機EL表示装置1cについて説明する。有機EL表示装置1cは、図27に示すように、表示パネル2aと、走査ドライバ3と、電源ドライバ4aと、データドライバ5cと、システムコントローラ6と、表示信号生成回路7とを有している。
有機EL表示装置1cは、システムコントローラ6が表示データに対応する表示信号を電流値で指定する点で図1に示した有機EL表示装置1aと異なっている。この差異により、データドライバ5cの構成は、有機EL表示装置1aに含まれるデータドライバ5aと異なる。この点を除いて、有機EL表示装置1cは有機EL表示装置1aと同一の構成を有する。図1と図27における同一の構成要素には同一の符号が付されている。
<Third Embodiment>
Next, an organic EL display device 1c according to a third embodiment of the present invention will be described. As shown in FIG. 27, the organic EL display device 1c includes a display panel 2a, a scan driver 3, a power supply driver 4a, a data driver 5c, a system controller 6, and a display signal generation circuit 7. .
The organic EL display device 1c is different from the organic EL display device 1a shown in FIG. 1 in that the system controller 6 designates a display signal corresponding to display data by a current value. Due to this difference, the configuration of the data driver 5c is different from the data driver 5a included in the organic EL display device 1a. Except for this point, the organic EL display device 1c has the same configuration as the organic EL display device 1a. The same components in FIGS. 1 and 27 are denoted by the same reference numerals.

データドライバ5cは、図28に示すように、シフトレジスタ回路51と、データレジスタ回路52と、データラッチ回路53と、デジタル電流/アナログ電流変換回路(DAIC)54cとを有している。データドライバ5cは、更に、図29に示すように、ADC56aと判定回路57bとを有している。
データドライバ5cにおけるシフトレジスタ回路51とデータレジスタ回路52とデータラッチ回路53とADC56aとの構成は、データドライバ5aのものと同一である。
以下に、データドライバ5cとデータドライバ5aとの異なる点について説明する。
As shown in FIG. 28, the data driver 5c includes a shift register circuit 51, a data register circuit 52, a data latch circuit 53, and a digital current / analog current conversion circuit (DAIC) 54c. As shown in FIG. 29, the data driver 5c further includes an ADC 56a and a determination circuit 57b.
The configuration of the shift register circuit 51, the data register circuit 52, the data latch circuit 53, and the ADC 56a in the data driver 5c is the same as that of the data driver 5a.
Hereinafter, differences between the data driver 5c and the data driver 5a will be described.

システムコントローラ6は、有機EL素子OELの発光の階調を、デジタル信号である電流値データIdataで指定する。電流値データIdataが例えば8ビットのデジタル信号である場合、発光の階調は256階調である。
DAIC54cは、例えば、基準電流を元に多段のミラー回路を用いて電流値データIdataに対応する負の階調電流(−Id)を生成してデータラインLdに出力する。すなわち、DAIC54cは、DAIC54cが接続されているデータラインLdから電流Idを吸い込む。有機EL素子OELは、電流Idの電流値に応じた電圧に基づいて発光する。
The system controller 6 designates the light emission gradation of the organic EL element OEL by the current value data Idata which is a digital signal. When the current value data Idata is, for example, an 8-bit digital signal, the light emission gradation is 256 gradations.
For example, the DAIC 54c generates a negative gradation current (-Id) corresponding to the current value data Idata using a multi-stage mirror circuit based on the reference current and outputs the negative gradation current (-Id) to the data line Ld. That is, the DAIC 54c sucks the current Id from the data line Ld to which the DAIC 54c is connected. The organic EL element OEL emits light based on a voltage corresponding to the current value of the current Id.

人の指やタッチペン等が表示パネル2aに接触していないとき、第1の実施形態と同様に、可変素子Ev21は、その容量値が無視できる程度に小さく、抵抗の大きさが十分に大きく無限大であると見なせる。この場合、ノード23(データラインLd)には、負の階調電流−Idに応じた負の階調電圧(−Vd’)が生じる。
人の指やタッチペンが表示パネル2aに触れて、可変素子Ev21の容量値の値が増加すると、DAIC54cからデータラインLdに出力される階調電流(−Id)の一部が可変素子Ev21の充電のために使われて、発光駆動トランジスタT23のドレインとソース間に流れる電流が階調電流(−Id)より減少する。これによって、第1の実施形態と同様に、表示パネル2aに加えられる圧力に応じてデータラインLdの電位が変調される。
従って、本実施形態に係る判定回路57bは、第1の実施形態に係る判定回路57aと同様の方法でノードN23(データラインLd)の電圧を調べることにより、人の指やタッチペン等が表示パネル2aに接触しているか否かを判定し、人の指やタッチペン等が表示パネル2aに接触している場合には、その位置を特定することができる。
When a human finger, a touch pen, or the like is not in contact with the display panel 2a, the variable element Ev21 is small enough to ignore the capacitance value, and the resistance is sufficiently large and infinite, as in the first embodiment. Can be considered large. In this case, a negative gradation voltage (−Vd ′) corresponding to the negative gradation current −Id is generated at the node 23 (data line Ld).
When a finger or a touch pen touches the display panel 2a and the capacitance value of the variable element Ev21 increases, a part of the gradation current (−Id) output from the DAIC 54c to the data line Ld is charged to the variable element Ev21. Therefore, the current flowing between the drain and the source of the light emission driving transistor T23 is smaller than the gray-scale current (−Id). As a result, as in the first embodiment, the potential of the data line Ld is modulated according to the pressure applied to the display panel 2a.
Therefore, the determination circuit 57b according to the present embodiment checks the voltage of the node N23 (data line Ld) by the same method as the determination circuit 57a according to the first embodiment, so that a human finger, a touch pen, or the like is displayed on the display panel. It is determined whether or not it is in contact with 2a, and when a human finger or a touch pen is in contact with the display panel 2a, the position can be specified.

具体的には、例えば、有機EL表示装置1cの出荷時等に、256階調の全ての階調に対応する電流値データIdataについてノードN23(データラインLd)に生じる電圧との対応を測定して、その対応関係を図示しないテーブル(メモリ)に記憶する。
画像を表示パネル2aに表示する時、判定回路57bは、データラッチ回路53から出力される電流値データIdataを電圧値のデータに変換する。そして、判定回路57bは、電流値データIdataとノードN23(データラインLd)に生じる電圧の対応関係が記憶されたテーブルを参照して、データラッチ回路53から出力される電流値データIdataを電圧値のデータに変換する。判定回路57bは、この電圧値のデータとADC56aによってデジタル信号に変換されたノードN23b(データラインLd)の電圧とを比較する。判定回路57bは、選択期間tsが終了する直前の時点で、これらの電圧の比較によって抽出される差分の大きさに基づいて、データラインLdに出力された表示信号に応じたデータラインLdの電位の変調の有無を判定する。
Specifically, for example, when the organic EL display device 1c is shipped, the correspondence between the voltage generated at the node N23 (data line Ld) is measured for the current value data Idata corresponding to all 256 gradations. The correspondence relationship is stored in a table (memory) (not shown).
When the image is displayed on the display panel 2a, the determination circuit 57b converts the current value data Idata output from the data latch circuit 53 into voltage value data. Then, the determination circuit 57b refers to the table in which the correspondence between the current value data Idata and the voltage generated at the node N23 (data line Ld) is stored, and determines the current value data Idata output from the data latch circuit 53 as the voltage value. Convert to data. The determination circuit 57b compares the voltage value data with the voltage of the node N23b (data line Ld) converted into a digital signal by the ADC 56a. The determination circuit 57b determines the potential of the data line Ld according to the display signal output to the data line Ld on the basis of the magnitude of the difference extracted by comparing these voltages immediately before the selection period ts ends. The presence or absence of modulation is determined.

発光駆動トランジスタT23は、駆動履歴に応じてそのしきい値電圧Vthが増大することがある。特に、トランジスタとしてアモルファスシリコンTFTを使用した場合、しきい値電圧Vthの変動が比較的大きい。
このため、同一の電流値データIdataで有機EL素子OELの発光の階調を指定しても、有機EL表示装置1cの稼動時間が長くなるにつれてノードN23(データラインLd)に生じる電圧は増大する。
しかし、発光駆動トランジスタT23のしきい値電圧Vthが増大した場合であっても、表示パネル2aに加えられる圧力が大きいと、判定回路57bは人の指やタッチペンが表示パネル2aに触れたことを判断することができる。このため、発光駆動トランジスタT23のしきい値電圧Vthの変化は、判定回路57bによる人の指やタッチペン等が表示パネル2aに接触しているか否かの判定に大きな影響は及ぼさない。
The threshold voltage Vth of the light emitting drive transistor T23 may increase depending on the drive history. In particular, when an amorphous silicon TFT is used as the transistor, the variation of the threshold voltage Vth is relatively large.
For this reason, even if the gradation of light emission of the organic EL element OEL is designated by the same current value data Idata, the voltage generated at the node N23 (data line Ld) increases as the operating time of the organic EL display device 1c increases. .
However, even when the threshold voltage Vth of the light emitting drive transistor T23 increases, if the pressure applied to the display panel 2a is large, the determination circuit 57b determines that a human finger or a touch pen has touched the display panel 2a. Judgment can be made. For this reason, the change in the threshold voltage Vth of the light emission drive transistor T23 does not greatly affect the determination by the determination circuit 57b as to whether or not a human finger, a touch pen, or the like is in contact with the display panel 2a.

また、例えば、有機EL表示装置1cの電源を投入するごとに、256階調の全ての階調に対応する電流値データIdataについてノードN23(データラインLd)の電圧を測定して、電流値データIdataと電圧値のデータの対応関係を示すテーブル(メモリ)を更新しても良い。判定回路57bは、この更新されたテーブルを参照して、データラッチ回路53から出力される電流値データIdataを電圧値のデータに変換することにより、発光駆動トランジスタT23のしきい値電圧Vthが増大した場合であっても、人の指やタッチペンが表示パネル2aに触れたことを正確に判定することができる。   Further, for example, each time the power of the organic EL display device 1c is turned on, the voltage of the node N23 (data line Ld) is measured for the current value data Idata corresponding to all the 256 gradations, and the current value data You may update the table (memory) which shows the correspondence of Idata and voltage value data. The determination circuit 57b refers to the updated table and converts the current value data Idata output from the data latch circuit 53 into voltage value data, whereby the threshold voltage Vth of the light emission drive transistor T23 increases. Even in this case, it is possible to accurately determine that a human finger or a touch pen has touched the display panel 2a.

なお、有機EL表示装置1cは本発明の表示装置の一例であり、走査ドライバ3とデータドライバ5cは本発明の駆動回路の一例であり、データラッチ回路53とDAIC54cは本発明の階調電流生成回路の一例である。   The organic EL display device 1c is an example of the display device of the present invention, the scan driver 3 and the data driver 5c are examples of the drive circuit of the present invention, and the data latch circuit 53 and the DAIC 54c are the gradation current generators of the present invention. It is an example of a circuit.

<第1の実施形態と第2の実施形態の変形例>
例えば、図30に示すように、データドライバ5aとデータドライバ5bに含まれる検出用抵抗55をバイパスするためのバイパススイッチ58を設けても良い。
タッチパネル機能を使用しない場合には、バイパススイッチ58をオンとすることによって、検出用抵抗55をバイパスしてDAVC54aから出力される電圧をノードN23(データラインLd)に直接印加する。
一方、タッチパネル機能を使用する場合には、バイパススイッチ58をオフにして検出用抵抗55を介してDAVC54aから出力される電圧をノードN23(データラインLd)に印加する。この場合、バイパススイッチ58をオンとしたときと同等の電圧がノードN23(データラインLd)に印加されるように、DAVC54aは検出用抵抗55で生じる電圧降下を考慮した電圧を出力する。
タッチパネル機能を使用しない場合にはバイパススイッチ58をオンにすることにより、検出用抵抗55で消費される電力を削減することができる。
<Modification of the first embodiment and the second embodiment>
For example, as shown in FIG. 30, a bypass switch 58 for bypassing the detection resistor 55 included in the data driver 5a and the data driver 5b may be provided.
When the touch panel function is not used, the bypass switch 58 is turned on to bypass the detection resistor 55 and directly apply the voltage output from the DAVC 54a to the node N23 (data line Ld).
On the other hand, when the touch panel function is used, the bypass switch 58 is turned off and the voltage output from the DAVC 54a is applied to the node N23 (data line Ld) via the detection resistor 55. In this case, the DAVC 54a outputs a voltage in consideration of a voltage drop generated in the detection resistor 55 so that a voltage equivalent to that when the bypass switch 58 is turned on is applied to the node N23 (data line Ld).
When the touch panel function is not used, the power consumed by the detection resistor 55 can be reduced by turning on the bypass switch 58.

なお、上記各実施形態で示した駆動回路やデータドライバ等の構成は一例に過ぎず、異なる構成の駆動回路やデータドライバ等であっても同様に適用することができる。
また、上記実施形態に示した可変素子Ev21の構造は一例であり、他の様々な構造とすることができる。
Note that the configurations of the drive circuits and data drivers shown in the above embodiments are merely examples, and the present invention can be similarly applied to drive circuits and data drivers having different configurations.
The structure of the variable element Ev21 shown in the above embodiment is an example, and various other structures can be used.

更に、第1の実施形態と第3の実施形態では、位置検出回路61は、走査ドライバ3が走査パルスを出力していた走査ラインLs1〜Lsnと、データドライバ5aが表示信号を出力していたデータラインLd1〜Ldmに基づいて、人の指やタッチペン等が表示パネル2aに接触した位置を特定するとしたが、位置検出回路61は、電源ドライバ4aが基準電圧Vssを出力していた電源ラインLv1〜Lvnと、データドライバ5aが表示信号を出力していたデータラインLd1〜Ldmに基づいて、人の指やタッチペン等が表示パネル2aに接触した位置を特定しても良い。   Further, in the first and third embodiments, the position detection circuit 61 has the scanning lines Ls1 to Lsn from which the scanning driver 3 has output scanning pulses, and the data driver 5a has output a display signal. Based on the data lines Ld1 to Ldm, the position where a human finger, a touch pen, or the like is in contact with the display panel 2a is specified. Based on ~ Lvn and the data lines Ld1 to Ldm from which the data driver 5a has output the display signal, the position at which a human finger, a touch pen or the like touches the display panel 2a may be specified.

また、上記各実施形態では、表示画素21がトップエミッション構造である例を示したが、表示画素21はボトムエミッション構造であっても良い。ただし、ボトムエミッション構造の場合には、画素基板113の側から表示パネルに圧力を加えることを、表示パネルに圧力を加えるという。   In each of the above embodiments, the display pixel 21 has a top emission structure. However, the display pixel 21 may have a bottom emission structure. However, in the case of the bottom emission structure, applying pressure to the display panel from the pixel substrate 113 side is referred to as applying pressure to the display panel.

以上説明したように、本発明によれば、有機EL素子を有する表示装置において、有機EL素子を駆動制御して画像表示を行う表示画素に、人の指やタッチペン等が表示パネルに接触したときの圧力によって容量値や抵抗値が変化する可変素子を形成する構成を付加することによって、位置を入力するためのタッチパネル機能を付加することができる。本発明に係る表示装置は、タッチパネルを積層して配置するものではないため、タッチパネル機能を有しながら、表示された画像のコントラストの低下を抑えることができるとともに、タッチパネル機能を付加するための実装面積を削減することができる。   As described above, according to the present invention, in a display device having an organic EL element, when a human finger, a touch pen, or the like touches a display panel on a display pixel that drives and controls the organic EL element to display an image. A touch panel function for inputting a position can be added by adding a configuration for forming a variable element whose capacitance value or resistance value changes depending on the pressure. Since the display device according to the present invention does not have a stacked touch panel, the display device has a touch panel function, and can suppress a decrease in contrast of the displayed image, and is mounted for adding the touch panel function. The area can be reduced.

以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、請求項に記載されている発明や発明の実施形態に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。   Although the embodiments of the present invention have been described above, various modifications and combinations necessary for design reasons and other factors are described in the inventions described in the claims and the specific embodiments described in the embodiments of the invention. It should be understood that it falls within the scope of the invention corresponding to the examples.

本発明の第1の実施形態に係る有機EL表示装置の一例を示す図である。It is a figure which shows an example of the organic electroluminescence display which concerns on the 1st Embodiment of this invention. 走査ラインに順次出力される走査パルスと電源ラインに順次出力される電圧の一例を示す図である。It is a figure which shows an example of the scanning pulse output sequentially to a scanning line, and the voltage output sequentially to a power supply line. 本発明の第1の実施形態に係るデータドライバの構成の一例を示す図である。It is a figure which shows an example of a structure of the data driver which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る画素駆動回路とデータドライバの構成の一例を示す図である。1 is a diagram illustrating an example of a configuration of a pixel drive circuit and a data driver according to a first embodiment of the present invention. 本発明の第1の実施形態に係る画素駆動回路の各部の電圧または電流の一例を示す図である。It is a figure which shows an example of the voltage or electric current of each part of the pixel drive circuit which concerns on the 1st Embodiment of this invention. 選択期間と発光期間に画素駆動回路を流れる電流の一例を示す図である。It is a figure which shows an example of the electric current which flows through a pixel drive circuit in a selection period and a light emission period. 本発明の第1の実施形態に係る表示画素の平面図の一例である。It is an example of the top view of the display pixel which concerns on the 1st Embodiment of this invention. 図7に示すXI−XI間断面図の一例である。It is an example of the XI-XI cross section shown in FIG. 可変素子アノード電極の形状の一例を示す図である。It is a figure which shows an example of the shape of a variable element anode electrode. 本発明の第1の実施形態に係る画素駆動回路において、可変素子がコンデンサとして機能し始めた場合の画素駆動回路の各部の電圧または電流の一例を示す図である。FIG. 4 is a diagram illustrating an example of voltages or currents of respective portions of the pixel drive circuit when a variable element starts to function as a capacitor in the pixel drive circuit according to the first embodiment of the present invention. 本発明の第1の実施形態に係る画素駆動回路において、可変素子がコンデンサとして機能しているときの要部の等価回路を示す図である。FIG. 3 is a diagram showing an equivalent circuit of a main part when a variable element functions as a capacitor in the pixel drive circuit according to the first embodiment of the present invention. 可変素子がコンデンサとして機能し始めた場合に、選択期間と発光期間に画素駆動回路を流れる電流の一例を示す図である。It is a figure which shows an example of the electric current which flows through a pixel drive circuit in a selection period and a light emission period when a variable element begins to function as a capacitor | condenser. 本発明の第1の実施形態に係る画素駆動回路において、可変素子の容量値が更に増加した場合の画素駆動回路の各部の電圧または電流の一例を示す図である。In the pixel drive circuit according to the first embodiment of the present invention, it is a diagram showing an example of the voltage or current of each part of the pixel drive circuit when the capacitance value of the variable element further increases. 可変素子の容量値が更に増加した場合に、選択期間と発光期間に画素駆動回路を流れる電流の一例を示す図である。It is a figure which shows an example of the electric current which flows through a pixel drive circuit in a selection period and the light emission period when the capacitance value of a variable element further increases. 可変素子の抵抗が極めて小さくなった場合に、選択期間と発光期間に画素駆動回路を流れる電流の一例を示す図である。It is a figure which shows an example of the electric current which flows through a pixel drive circuit in a selection period and a light emission period when resistance of a variable element becomes very small. 本発明の第1の実施形態に係る画素駆動回路において、可変素子の抵抗が極めて小さくなった場合の画素駆動回路の各部の電圧または電流の一例を示す図である。In the pixel drive circuit according to the first embodiment of the present invention, it is a diagram showing an example of the voltage or current of each part of the pixel drive circuit when the resistance of the variable element becomes extremely small. 本発明の第2の実施形態に係る有機EL表示装置の一例を示す図である。It is a figure which shows an example of the organic electroluminescence display which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る画素駆動回路とデータドライバの構成の一例を示す図である。It is a figure which shows an example of a structure of the pixel drive circuit and data driver which concern on the 2nd Embodiment of this invention. 走査ラインに順次出力される走査パルスと電源ラインに出力される電圧の一例を示す図である。It is a figure which shows an example of the voltage output to the scanning pulse and power supply line which are sequentially output to a scanning line. 本発明の第2の実施形態に係る画素駆動回路の各部の電圧または電流の一例を示す図である。It is a figure which shows an example of the voltage or electric current of each part of the pixel drive circuit which concerns on the 2nd Embodiment of this invention. 選択期間と発光期間に画素駆動回路を流れる電流の一例を示す図である。It is a figure which shows an example of the electric current which flows through a pixel drive circuit in a selection period and a light emission period. 本発明の第2の実施形態に係る画素駆動回路において、可変素子がコンデンサとして機能し始めた場合の画素駆動回路の各部の電圧または電流の一例を示す図である。FIG. 10 is a diagram illustrating an example of voltages or currents of respective units of a pixel drive circuit when a variable element starts to function as a capacitor in the pixel drive circuit according to the second embodiment of the present invention. 本発明の第2の実施形態に係る画素駆動回路において、可変素子がコンデンサとして機能し始めた場合の要部の等価回路を示す図である。FIG. 10 is a diagram showing an equivalent circuit of a main part when a variable element starts to function as a capacitor in a pixel drive circuit according to a second embodiment of the present invention. 本発明の第2の実施形態に係る画素駆動回路において、可変素子の容量値が更に増加した場合の画素駆動回路の各部の電圧または電流の一例を示す図である。In the pixel drive circuit according to the second embodiment of the present invention, it is a diagram showing an example of the voltage or current of each part of the pixel drive circuit when the capacitance value of the variable element further increases. 本発明の第2の実施形態に係る画素駆動回路とデータドライバにおける、可変素子の抵抗が極めて小さくなった場合の構成を示す図である。It is a figure which shows the structure when the resistance of a variable element becomes very small in the pixel drive circuit and data driver which concern on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る画素駆動回路において、可変素子の抵抗が極めて小さくなった場合の画素駆動回路の各部の電圧または電流の一例を示す図である。In the pixel drive circuit according to the second embodiment of the present invention, it is a diagram showing an example of the voltage or current of each part of the pixel drive circuit when the resistance of the variable element becomes extremely small. 本発明の第3の実施形態に係る有機EL表示装置の一例を示す図である。It is a figure which shows an example of the organic electroluminescence display which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施形態に係るデータドライバの構成の一例を示す図である。It is a figure which shows an example of a structure of the data driver which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施形態に係る画素駆動回路とデータドライバの構成の一例を示す図である。It is a figure which shows an example of a structure of the pixel drive circuit and data driver which concern on the 3rd Embodiment of this invention. 本発明の第1の実施形態と第2の実施形態の変形例に係るデータドライバの構成の一例を示す図である。It is a figure which shows an example of a structure of the data driver which concerns on the modification of the 1st Embodiment and 2nd Embodiment of this invention.

符号の説明Explanation of symbols

1a、1b、1c…有機EL表示装置、21、22…表示画素、2a、2b…表示パネル、21D、22D…画素駆動回路、3…走査ドライバ、4a、4b…電源ドライバ、5a、5b、5c…データドライバ、53…データラッチ回路、54a、54b…デジタル電圧/アナログ電圧変換回路(DAVC)、54c…デジタル電流/アナログ電流変換回路(DAIC)、57a、57b…判定回路、61…位置検出回路、Cs2、Cs3…コンデンサ、Ev21、Ev31…可変素子、Ld1〜Ldm…データライン、Ls1〜Lsn…走査ライン、Lv1〜Lvn…電源ライン、OEL…有機EL素子、T21…第1入力トランジスタ、T22…第2入力トランジスタ、T23、T32…発光駆動トランジスタ、T31…入力トランジスタ DESCRIPTION OF SYMBOLS 1a, 1b, 1c ... Organic EL display device, 21, 22 ... Display pixel, 2a, 2b ... Display panel, 21D, 22D ... Pixel drive circuit, 3 ... Scan driver, 4a, 4b ... Power supply driver, 5a, 5b, 5c Data driver 53 Data latch circuit 54a, 54b Digital voltage / analog voltage conversion circuit (DAVC) 54c Digital current / analog current conversion circuit (DAIC) 57a, 57b Determination circuit 61 Position detection circuit , Cs2, Cs3 ... capacitor, Ev21, Ev31 ... variable element, Ld1-Ldm ... data line, Ls1-Lsn ... scanning line, Lv1-Lvn ... power supply line, OEL ... organic EL element, T21 ... first input transistor, T22 ... Second input transistor, T23, T32 ... light emission drive transistor, T31 ... input transistor

Claims (10)

各々が行方向及び列方向に配設された複数の走査ライン及び複数のデータラインの各交点近傍に配設された複数の表示画素を備える表示パネルと、
前記各走査ラインに走査信号を供給することによって当該走査ラインに接続されている前記各表示画素を選択し、該各表示画素を選択する選択期間に前記各データラインに表示信号を供給することによって選択されている前記各表示画素を駆動する駆動回路と、
を備え、
前記各表示画素は、発光素子と、当該発光素子に前記各データラインを介して供給される前記表示信号に応じた駆動電流を供給するとともに、外部から加えられる圧力に応じて物理パラメータが変化し、当該物理パラメータの変化により前記各データラインに供給された表示信号に応じた電位を変調する可変素子を含む画素駆動回路と、を有し、
前記駆動回路は、前記各データラインに前記表示信号を供給するとともに、当該各データラインを介して前記選択期間内に設定される測定タイミングで該各データラインの電位を検出して、前記可変素子による前記各データラインの電位の変調の有無を判定し、前記電位が変調されていると判定した前記データラインに対応する列を、圧力が加えられている位置として特定する判定回路を有する、
ことを特徴とする表示装置。
A display panel comprising a plurality of display pixels arranged near the intersections of a plurality of scanning lines and a plurality of data lines, each arranged in the row direction and the column direction;
By selecting each display pixel connected to the scan line by supplying a scan signal to each scan line, and supplying a display signal to each data line during a selection period for selecting each display pixel A drive circuit for driving each of the selected display pixels;
With
Each display pixel supplies a light emitting element and a driving current corresponding to the display signal supplied to the light emitting element via each data line, and a physical parameter changes according to a pressure applied from the outside. A pixel driving circuit including a variable element that modulates a potential according to a display signal supplied to each data line according to a change in the physical parameter,
The drive circuit supplies the display signal to each data line and detects the potential of each data line at a measurement timing set within the selection period via each data line, and the variable element Determining whether or not the potential of each of the data lines is modulated, and determining a column corresponding to the data line that is determined to be modulated as a position where pressure is applied,
A display device characterized by that.
前記駆動回路は、前記表示信号に対応した電圧値を有する信号電圧を生成し、前記各データラインに出力する階調電圧生成回路を有し、
前記判定回路は、前記測定タイミングで前記各データラインの電圧値を取得し、当該取得された電圧値と前記可変素子により前記電位が変調されていないときの前記データラインの電圧値との比較に基づいて、前記電位の変調の有無を判定する、
ことを特徴とする請求項1に記載の表示装置。
The drive circuit includes a gradation voltage generation circuit that generates a signal voltage having a voltage value corresponding to the display signal and outputs the signal voltage to each data line;
The determination circuit acquires the voltage value of each data line at the measurement timing, and compares the acquired voltage value with the voltage value of the data line when the potential is not modulated by the variable element. On the basis of the presence or absence of modulation of the potential,
The display device according to claim 1.
前記駆動回路は、前記表示信号に対応した電流値を有する信号電流を生成し、前記各データラインに出力する階調電流生成回路を有し、
前記判定回路は、前記測定タイミングで前記各データラインの電圧値を取得し、当該取得された電圧値と前記可変素子により前記電位が変調されていないときの前記データラインの電圧値との比較に基づいて、前記電位の変調の有無を判定する、
ことを特徴とする請求項1に記載の表示装置。
The drive circuit includes a gradation current generation circuit that generates a signal current having a current value corresponding to the display signal and outputs the signal current to each data line;
The determination circuit acquires the voltage value of each data line at the measurement timing, and compares the acquired voltage value with the voltage value of the data line when the potential is not modulated by the variable element. On the basis of the presence or absence of modulation of the potential,
The display device according to claim 1.
前記可変素子は、外部から加えられる圧力に応じて前記物理パラメータとして容量値が変化する容量素子を含み、
前記画素駆動回路は、前記表示信号に対応する電圧を保持するコンデンサを含み、
前記各表示画素は、前記選択期間に、前記データラインに前記コンデンサを含む回路と前記可変素子とが並列に接続される、
ことを特徴とする請求項1乃至3のいずれか1項に記載の表示装置。
The variable element includes a capacitive element whose capacitance value changes as the physical parameter in accordance with an externally applied pressure,
The pixel driving circuit includes a capacitor that holds a voltage corresponding to the display signal,
In each of the display pixels, a circuit including the capacitor in the data line and the variable element are connected in parallel during the selection period.
The display device according to claim 1, wherein the display device is a display device.
前記容量素子は、外部から加えられる圧力の増加に応じて前記容量値が増加することを特徴とする請求項4に記載の表示装置。   The display device according to claim 4, wherein the capacitance value of the capacitive element increases with an increase in pressure applied from the outside. 前記可変素子は、外部から加えられる圧力に応じて前記物理パラメータとして電気抵抗値が変化する抵抗素子を含み、
前記各表示画素は、前記選択期間に、前記可変素子の前記抵抗素子を前記データラインと所定の基準電圧との間に接続する、
ことを特徴とする請求項1乃至3のいずれか1項に記載の表示装置。
The variable element includes a resistance element whose electrical resistance value changes as the physical parameter according to a pressure applied from the outside,
Each display pixel connects the resistance element of the variable element between the data line and a predetermined reference voltage in the selection period.
The display device according to claim 1, wherein the display device is a display device.
前記抵抗素子は、外部から加えられる圧力の増加に応じて前記電気抵抗が減少することを特徴とする請求項6に記載の表示装置。 The display device according to claim 6, wherein the electrical resistance value of the resistance element decreases in accordance with an increase in pressure applied from the outside. 前記表示パネルは、前記各走査ラインと対をなし、対応する走査ラインが接続されている前記表示画素に接続された複数の電源ラインを含み、
前記駆動回路は、前記各電源ラインに前記所定の基準電圧を出力する電源ドライバを備え、
前記素駆動回路は、
制御端子がンデンサの一方の電極に接続され、流路の一端が前記コンデンサの他方の電極と前記発光素子のアノード電極と前記可変素子の一方の電極とに接続され、電流路の他端が前記電源ラインに接続された第1のトランジスタと、
制御端子が前記走査ラインに接続され、電流路の一端が前記第1のトランジスタの制御端子と前記コンデンサの一方の電極とに接続され、電流路の他端が前記電源ラインと前記第1のトランジスタの電流路の他端とに接続された第2のトランジスタと、
制御端子が前記走査ラインに接続され、電流路の一端が前記データラインに接続され、電流路の他端が前記コンデンサの他方の電極と前記可変素子の一方の電極と前記第1のトランジスタの電流路の一端と前記発光素子のアノード電極とに接続された第3のトランジスタと、
を含み、
前記可変素子の他方の電極に前記所定の基準電圧が印加されている、
ことを特徴とする請求項6又は7に記載の表示装置。
The display panel includes a plurality of power supply lines that are paired with the scan lines and connected to the display pixels to which the corresponding scan lines are connected.
The drive circuit includes a power driver that outputs the predetermined reference voltage to the power lines.
The picture element drive circuit,
The control terminal is connected to one electrode of the capacitor, one end of the conductive passage is connected to one electrode of the anode electrode and the variable element of the light emitting element and the other electrode of the capacitor, the other end of the current path A first transistor connected to the power supply line;
A control terminal is connected to the scanning line, one end of a current path is connected to the control terminal of the first transistor and one electrode of the capacitor, and the other end of the current path is connected to the power line and the first transistor. A second transistor connected to the other end of the current path;
A control terminal is connected to the scan line, one end of the current path is connected to the data line, and the other end of the current path is the other electrode of the capacitor, one electrode of the variable element, and the current of the first transistor. A third transistor connected to one end of the path and the anode electrode of the light emitting element;
Including
The predetermined reference voltage is applied to the other electrode of the variable element;
The display device according to claim 6, wherein the display device is a display device.
前記表示パネルは、前記各走査ラインと対をなし、対応する走査ラインが接続されている前記表示画素に接続された複数の電源ラインを含み、
前記駆動回路は、前記各電源ラインに前記所定の基準電圧を出力する電源ドライバを備え、
前記各画素駆動回路は、
制御端子が前記コンデンサの一方の電極と前記可変素子の一方の電極に接続され、当該電流路の一端が前記コンデンサの他方の電極と前記発光素子のアノード電極に接続され、電流路の他端が前記電源ラインに接続された第1のトランジスタと、
制御端子が前記走査ラインに接続され、電流路の一端が前記データラインに接続され、電流路の他端が前記第1のトランジスタの制御端子と前記コンデンサの一方の電極と前記可変素子の一方の電極とに接続された第2のトランジスタと、
を含み、
前記可変素子の他方の電極に前記所定の基準電圧が印加されている、
ことを特徴とする請求項6または7に記載の表示装置。
The display panel includes a plurality of power supply lines that are paired with the scan lines and connected to the display pixels to which the corresponding scan lines are connected.
The drive circuit includes a power driver that outputs the predetermined reference voltage to the power lines.
Each pixel driving circuit includes:
A control terminal is connected to one electrode of the capacitor and one electrode of the variable element, one end of the current path is connected to the other electrode of the capacitor and the anode electrode of the light emitting element, and the other end of the current path is A first transistor connected to the power line;
A control terminal is connected to the scan line, one end of a current path is connected to the data line, and the other end of the current path is one of the control terminal of the first transistor, one electrode of the capacitor, and one of the variable elements. A second transistor connected to the electrode;
Including
The predetermined reference voltage is applied to the other electrode of the variable element;
The display device according to claim 6, wherein the display device is a display device.
前記駆動回路は、
前記複数の走査ラインに接続され、前記各走査ラインに前記各表示画素を順次選択するための前記走査信号を順次供給する走査ドライバと、
前記電位が変調されていると前記判定回路によって判定された場合に、前記走査ドライバが前記走査信号を出力している走査ラインに対応する行の位置と前記判定回路により特定された列の位置とに基づいて、圧力が加えられている前記表示パネル上の位置を特定する位置検出回路と、
を有することを特徴とする請求項1乃至9のいずれか1項に記載の表示装置。
The drive circuit is
A scan driver connected to the plurality of scan lines and sequentially supplying the scan signals for sequentially selecting the display pixels to the scan lines;
When the determination circuit determines that the potential is modulated, the row position corresponding to the scan line from which the scan driver outputs the scan signal and the column position specified by the determination circuit A position detection circuit for identifying a position on the display panel to which pressure is applied,
The display device according to claim 1, comprising:
JP2008252292A 2008-09-30 2008-09-30 Display device Expired - Fee Related JP5120182B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008252292A JP5120182B2 (en) 2008-09-30 2008-09-30 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008252292A JP5120182B2 (en) 2008-09-30 2008-09-30 Display device

Publications (3)

Publication Number Publication Date
JP2010085526A JP2010085526A (en) 2010-04-15
JP2010085526A5 JP2010085526A5 (en) 2011-05-26
JP5120182B2 true JP5120182B2 (en) 2013-01-16

Family

ID=42249565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008252292A Expired - Fee Related JP5120182B2 (en) 2008-09-30 2008-09-30 Display device

Country Status (1)

Country Link
JP (1) JP5120182B2 (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5789113B2 (en) * 2011-03-31 2015-10-07 株式会社Joled Display device and electronic device
WO2013140631A1 (en) * 2012-03-23 2013-09-26 パイオニア株式会社 Organic el apparatus and method for manufacturing same
WO2013140632A1 (en) * 2012-03-23 2013-09-26 パイオニア株式会社 Organic el apparatus and method for manufacturing same
KR102149984B1 (en) * 2013-04-22 2020-09-01 삼성디스플레이 주식회사 Display device and driving method thereof
CN103295525B (en) * 2013-05-31 2015-09-30 京东方科技集团股份有限公司 Image element circuit and driving method, organic electroluminescence display panel and display device
CN103354080B (en) 2013-06-26 2016-04-20 京东方科技集团股份有限公司 Active matrix organic light-emitting diode pixel unit circuit and display panel
US9459721B2 (en) 2013-06-26 2016-10-04 Chengdu Boe Optoelectronics Technology Co., Ltd. Active matrix organic light emitting diode pixel unit circuit, display panel and electronic product
CN103354078B (en) * 2013-06-26 2016-01-06 京东方科技集团股份有限公司 Active matrix organic light-emitting diode pixel unit circuit and display panel
CN103325343B (en) 2013-07-01 2016-02-03 京东方科技集团股份有限公司 The driving method of a kind of image element circuit, display device and image element circuit
CN103413523B (en) * 2013-07-31 2015-05-27 京东方科技集团股份有限公司 Pixel circuit, organic electroluminescence display panel and display device
CN103413522B (en) * 2013-07-31 2015-04-22 京东方科技集团股份有限公司 Pixel circuit, organic electroluminescence display panel and display device
KR20160145643A (en) * 2014-04-23 2016-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Input/output device and method for driving input/output device
CN103996376B (en) 2014-05-14 2016-03-16 京东方科技集团股份有限公司 Pixel-driving circuit, driving method, array base palte and display device
KR102450338B1 (en) * 2015-12-31 2022-10-04 엘지디스플레이 주식회사 Organic Light Emitting Diode and Method for Driving the Same
JP7175551B2 (en) * 2017-03-24 2022-11-21 シナプティクス インコーポレイテッド Current-driven display panel and panel display device
JP7647126B2 (en) * 2021-01-28 2025-03-18 セイコーエプソン株式会社 Integrated Circuits

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000259349A (en) * 1999-03-12 2000-09-22 Casio Comput Co Ltd Information processing device, input / output device and input / output element
JP2007034006A (en) * 2005-07-28 2007-02-08 Victor Co Of Japan Ltd Organic electroluminescent display device
JP5120528B2 (en) * 2006-03-29 2013-01-16 カシオ計算機株式会社 Manufacturing method of display device
TWI354962B (en) * 2006-09-01 2011-12-21 Au Optronics Corp Liquid crystal display with a liquid crystal touch

Also Published As

Publication number Publication date
JP2010085526A (en) 2010-04-15

Similar Documents

Publication Publication Date Title
JP5120182B2 (en) Display device
US9880667B2 (en) Touch screen display device
JP5356283B2 (en) Driving method of image display device
JP4133339B2 (en) Self-luminous display device
CN101551970B (en) Light-emitting device, display device and drive control method for light-emitting device
TWI357036B (en)
KR100801375B1 (en) Organic EL element and driving method thereof
KR102104628B1 (en) Touch screen display device
TW200416650A (en) Picture display apparatus
JP2004310014A (en) Light emitting display device, driving method of light emitting display device, display panel of light emitting display device
KR102088416B1 (en) Touch screen display device
EP1532612A1 (en) Display device and display device driving method
JP4816744B2 (en) Light emitting device, display device, and drive control method of light emitting device
KR20140092682A (en) Organic Light Emitting Display integrated Touch Screen Panel
JP2020503553A (en) Method of detecting threshold voltage of OLED driving thin film transistor
KR20110078387A (en) Organic light emitting device and driving method thereof
CN103021339B (en) Image element circuit, display device and driving method thereof
US9972241B2 (en) Display device
CN103325336A (en) Organc light emitting diode display
JP4877261B2 (en) Display device and drive control method thereof
JP5257104B2 (en) Display device
US10984707B2 (en) Pixel, display device, and method for driving the same
CN107808639B (en) OLED display device
TW200945295A (en) Pixel driver and display apparatus
KR100700820B1 (en) Manufacturing method of light emitting display device and testing method of light emitting display device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110407

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121008

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5120182

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees