[go: up one dir, main page]

JP5110575B2 - 中空パッケージ及び半導体装置 - Google Patents

中空パッケージ及び半導体装置 Download PDF

Info

Publication number
JP5110575B2
JP5110575B2 JP2007218092A JP2007218092A JP5110575B2 JP 5110575 B2 JP5110575 B2 JP 5110575B2 JP 2007218092 A JP2007218092 A JP 2007218092A JP 2007218092 A JP2007218092 A JP 2007218092A JP 5110575 B2 JP5110575 B2 JP 5110575B2
Authority
JP
Japan
Prior art keywords
hollow
island
resin
exposed
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007218092A
Other languages
English (en)
Other versions
JP2009054678A (ja
Inventor
政幸 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MTEX Matsumura Corp
Original Assignee
MTEX Matsumura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MTEX Matsumura Corp filed Critical MTEX Matsumura Corp
Priority to JP2007218092A priority Critical patent/JP5110575B2/ja
Publication of JP2009054678A publication Critical patent/JP2009054678A/ja
Application granted granted Critical
Publication of JP5110575B2 publication Critical patent/JP5110575B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)

Description

本発明は、固体撮像素子等の半導体素子からの発熱による温度上昇の低下を図ると同時に反射光の発生を抑えた樹脂製中空パッケージに関するものである。
近年、2次元及び1次元のCCD及びCMOS等の固体撮像素子収納用パッケージは樹脂製の中空パッケージが主流となっている。その構造は中空部にインナーリードを有し、当該リードは樹脂内部を通ってパッケージ外側に延出しアウターリードを構成している。その中空パッケージの中空部(底部の)内表面であるダイアタッチ面に固体撮像素子がダイボンド剤にて接着され、その後、中空パッケージ内に露出したインナーリードと半導体素子の接続端子間とがAu線にてワイヤーボンディングにて接続され導通される。その後、中空パッケージの上側の表面に接着剤が塗付され光透過性の透明ガラス、透明樹脂等でシールされる。
2次元、及び1次元のCCD、CMOS等の固体撮像素子の様に光を受光する素子の場合は中空部内の水分の露点を低く抑える必要がある。透明ガラス、透明樹脂等に結露が発生すると光が遮断され固体撮像素子に正しい情報が伝えられなくなるためである。これを解消する為、中空部内表面に金属板を露出させることにより水分が中空部へ透過するのを阻止させたり(例えば、特許文献1参照)、中空部底部の樹脂部に少なくとも半導体素子より大きな金属板を挿入させることにより中空部(底部の)外表面からの水分の透過を阻止させたりして(例えば、特許文献2参照)、耐湿性および放熱性を向上させている。
更に1次元のCCD、CMOS等の固体撮像素子の場合、近年小型、多画素、高速化になってきている。特に高速複写用途には動作周波数を上げるため素子端部の接続端子領域内にある信号増幅部での発熱量が大きくなり、長尺状のチップ両端で温度差が発生することにより素子の特性不良が発生しやすくなって来ている。その対策として波線状のアイランドに並行して配列された接続部を設け、その接続部と外部リードとを接続させて放熱をさせている(例えば、特許文献3参照)。しかしながら、当該発明の方法では、半導体素子と外部リードとの接続箇所だけでは接続点数と接続部の断面積が小さいため熱の流れが制限され、半導体素子の発熱量を高速で充分に移動させることができない虞がある。又、アイランドが波状のため中空部外表面からの水分の透過を阻止するには不十分である。
又、中空部内表面に矩形のアイランドを有し、該アイランドが長手方向に垂直な突出部を有し、その突出部の一部が中空パッケージに埋設させた構造にて放熱をさせている(例えば、特許文献4参照)。本方法にて放熱性、耐湿性能は良くなるものの、中空部内表面全面に金属製のアイランドが露出されていることから、中空部に入った光がアイランドに反射し再び撮像素子に入りノイズが発生し易くなる。一般的には中空パッケージのリードは素子の接続端子間とワイヤーボンディングで導通させるため、金メッキされることから当該アイランド部も金メッキされ上記現象は更に促進されることとなる。
又、中空部内表面に露出するアイランド形状を連続した蛇行する形状にし、かつ素子の片側の接続端子領域内にある発熱源となる信号増幅部相当箇所のみフラット部を設けて放熱性を向上させている(例えば、特許文献5参照)。本方法にて放熱性は良くなるが、中空部に入った光が蛇行部で一部反射すること、内表面を覆うアイランドの総面積が少なくなることから耐湿性が低下する。
特許第2968988号 特許第2539111号 特許3540210号 特開2006−303484 特許第3186729号
本発明は、固体撮像素子を中空パッケージに収納した際に発生するチップ温度上昇を低く抑えると同時に反射光発生の抑制を図り、かつ中空部の露点を低く抑えることを課題とする。
本発明は、固体撮像素子収納用の中空パッケージ入る光の反射光の発生を抑止し、かつ、放熱性、耐湿性能を向上させるために、以下の発明をした。
『(1)固体撮像素子搭載用の中空パッケージの中空部底部にアイランドが埋設され、当該アイランドの中、接続端子領域と接する部分およびその近傍を中空部底部の内表面に露出させ、アイランドの他の部分は屈曲させて中空パッケージの中空部底部に埋設するか、中空部底部の外表面に露出させるかしてなることを特徴とする中空パッケージ。
(2)中空パッケージの中空部底部の内表面に固体撮像素子を搭載し、当該素子の接続端子とリード間を導通させ、中空パッケージの上面を透明蓋で封止してなるものとした、請求項1記載の半導体装置。』
本発明の中空パッケージは、固体撮像素子の接続端子領域内にある発熱源の熱を効率良く放熱させるために、アイランドのうち、接続端子領域と接する部分及びその近傍を中空部底部の内表面に露出させ、アイランドの他の部分は屈曲させて中空パッケージの中空部底部に埋設、乃至、中空部底部の外表面に露出させるものである。特に、一次元の固体撮像素子の様に両端部の接続端子領域内の片側、乃至両側にある発熱源となる信号増幅部の熱を効率良く放熱させるために、アイランドのうち当該接続端子領域と接する部分及びその近傍を中空部底部の内表面に露出させ、アイランドの他の部分は屈曲させて中空パッケージの中空部底部の樹脂部に埋設、乃至、中空部外表面に露出させるものである。本アイランド構造をとることにより中空部底部の内表面に搭載された1次元固体撮像素子の中央部にある画素領域及びその近傍には金属製アイランドが露出しないこととなるので、中空部に入った光が金属製アイランドで反射することが抑制される。又中空部底部の成形体又は中空部底部の外表面のいずれかにアイランドが存在することにより中空部底部の外表面からの水分の透過を阻止することができる。
以下、本発明について詳細に説明する。
中空パッケージは、リードフレームとそれを支える成形体からなり、通常、半導体素子を搭載する中空パッケージを凹型にして中空部を設けた形状である。半導体素子を搭載する場合は、当該中空パッケージの中空部底部の内表面に半導体素子を固着し、当該半導体素子の接続端子とインナーリードとをボンディングワイヤーとで接続し、最後に中空パッケージの中空上面を蓋材で気密封止する。
(アイランド)
本発明の中空パッケージは、アイランドが、搭載する固体撮像素子の接続端子領域と接する部分で、中空部底部の内表面に露出してなる。接続端子領域とは、固体撮像素子のうち、当該素子と中空パッケージのインナーリードとをボンディングワイヤーで接続させた部分及びその周辺をいい、当該接続領域内には、画素部からの伝達された信号が増幅される信号増幅部があることにより、発熱し、接続端子領域が熱せられる。そこで、発生した熱を放熱するために、本願では、接続端子領域と接する部分でアイランドを中空部底部の内表面に露出させる。アイランドは、接続端子領域と接する部分及びその近傍が露出されていても良い。アイランドの中空部底部の内表面に露出していない他部は屈曲後、中空部底部の成形体に埋設、乃中空部底部の外表面に露出させる。画素領域とは、素子のうち、外部からの光を取り込んで電気信号に変換する部分をいう。一次元固体撮像素子では、通常、素子の長尺方向の両端部にある接続端子領域のうち、片端部又は両端部に信号増幅部があり、中間に画素領域がある。二次元固体撮像素子も、通常、素子の両端部に接続端子領域がありその中間部に画素領域が存在する。そして、信号増幅部は片側乃至両側の接続端子領域内に存在する。
本発明に係わるアイランドは、中空パッケージの中空部への水分の浸入を防止できるものであればよく、蒸気不透過性の板状体が用いられる。このようなアイランドを設けることで中空パッケージの防湿性を向上する。また、本発明に係わるアイランドの材質は、通常は金属製であり、例えば、銅、鉄、アルミニウム又はこれらの合金からなる群より選ばれたもの、特に銅合金、又は42アロイで形成されることが望ましい。
中空部底部の内表面にあるアイランドの大きさは、目的及び用途に応じて種々選択できる。2次元固体撮像素子の場合、少なくとも素子の縦幅以上で中空パッケージの外側稜線までの縦幅以下、横幅は素子中央部にある画素領域の端部を一部含んだ領域からインナーリードの棚段以下の長さが良い。更には素子中央部にある画素領域と素子の接続端子領域との境界領域近傍からインナーリード棚段以下の長さを有しているのが好ましい。又、屈曲後中空部底部の成形体に埋設、または中空部底部の外表面に露出した部分のアイランドの縦幅は、中空部底部の内表面に露出した縦幅と同じか、又はそれ以上が好ましいが、それ以下であっても良い。
1次元撮像素子の場合、中空部底部の内表面にあるアイランドの大きさは、少なくとも素子の縦幅(短辺幅)以上でインナーリード棚段以下、横幅(長辺幅)は素子中央部にある画素領域の端部を一部含んだ領域から中空パッケージ外稜線までの横幅の長さ以下が良い。更には素子中央部にある画素領域と素子の接続端子領域との境界領域近傍から中空パッケージ外稜線までの横幅以下の長さを有しているのが好ましい。又、屈曲後中空部底部の成形体に埋設、または中空部底部の外表面に露出した部分のアイランドの縦幅は、中空部底部の内表面に露出した縦幅と同じか、又はそれ以上が好ましいが、それ以下であっても良い。本アイランド構造により、接続端子領域内にある信号増幅部から発生した熱が中空部底部の内表面に露出したアイランドから中空部底部の成形体に埋設されたアイランドを通して中空部外表面へと放熱される。同時に、素子の中間部にある画素領域近傍にはアイランドが露出しないので中空部に入った光のアイランドでの反射が抑えられることとなり、誤作動を防止することができる。
又中空部底部の樹脂部内に金属層があることから中空部への水分の透湿を防止できるので耐湿性能を有することができる。
(パッケージの成形体)
本発明に係る中空パッケージのリードフレームと結合する成形体は、通常は樹脂が用いられる。樹脂としては、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、不飽和ポリエステル樹脂等の熱硬化性樹脂、又は液晶ポリマー、ポリフェニレンオキシド、ポリフェニレンスルフィド樹脂(PPS)、ポリスルホン、ポリアミド・イミド・ポリアリルスルフォン樹脂等の耐熱性を有する熱可塑性樹脂が用いられることが望ましい。これらの内では耐熱性や成形性の面から、エポキシ樹脂、ポリイミド樹脂、PPSを用いることがより望ましい。エポキシ樹脂としてはビスフェノールA型、オルソクレゾールノボラック型、ビフェニル型、ナフタレン型、グリシジルアミン型などのエポキシ樹脂を用いることができる。ポリイミド樹脂としてはポリアミノビスマレイミド、ポリピロメリットイミド、ポリエーテルイミド等のポリイミド樹脂を用いることができる。
当該樹脂の中には無機充填剤を添加することが好ましい。無機充填剤としてはシリカ粉末、アルミナ粉末、窒化珪素粉末、ボロンナイトライド粉末、酸化チタン粉末、炭化珪素粉末、ガラス繊維、アルミナ繊維等の耐熱無機充填剤が挙げられる。これらの内、樹脂の等方性収縮の点で繊維よりもシリカ粉末、アルミナ粉末、窒化珪素粉末、ボロンナイトライド粉末などの粉末がより好ましい。無機充填剤の粒径は、通常0.1〜120μm、さらには、0.5〜50μmであることがより好ましい。無機充填剤は耐熱樹脂100重量部に対して通常40〜3200重量部、好ましくは100〜1150重量部配合される。又、無機充填剤の他に、本発明の目的を損ねない範囲で、硬化剤、硬化促進剤、及びカップリング剤が含まれていても良い。
(中空パッケージ)
本発明の中空パッケージは、前記のリードフレーム及び前記の成形体からなる。例えば、実施形態1〜3のような形状が挙げられるがこれに限定されるものではない。
(実施形態1)
図1−1に示すような、リードとアイランドを有するリードフレームを用いて成形体を成形をした後ダムバーを切断しその後この成形体をリードから切り離した後、全てのアウターリードを曲げて2次元固体撮像素子搭載用の中空パッケージが得られる(図1−2)。アイランドは中空部の内表面に搭載される2次元撮像素子の接続端子近傍に露出されていてその中間部は屈曲後中空部底部の樹脂部に埋設されている。
(実施形態2)
図2−1に示すような、リードとアイランドを有するリードフレームを用いて樹脂成形をした後、全てのアウターリードを曲げて1次元固体撮像素子搭載用の中空パッケージが得られる(図2−2)。アイランドは中空部の内表面に搭載される1次元撮像素子の接続端子近傍に露出されていてその中間部は屈曲後中空部底部の成形体に埋設されている。
(実施形態3)
図3に示すように、アイランドは中空部の内表面に搭載される1次元固体撮像素子の両接続端子部近傍のみに露出されていてその中間部は屈曲後中空部外表面に露出されている。
(製造方法)
本発明の中空パッケージは、前記のリードフレームと樹脂等からなる成形体を結合したものであり、リードフレームを用いてインサート成形により得られる。
インサート成形は、リードフレームを成形金型に装着し、該金型のキャビティーにエポキシ樹脂等を充填するトランスファー成形或いは射出成形による行われる。トランスファー成形する条件は使用する樹脂によっても異なるが、エポキシ樹脂の場合を例にとると、通常、成形圧力5〜30MPa、成形温度130〜200℃、成形時間10〜120秒の条件、好ましくは成形圧力10〜17MPa、成形温度150〜180℃、成形時間15〜60秒の条件で行われる。
射出成形の場合は、通常、射出圧力5〜100MPa、成形温度130〜200℃、成形時間10〜120秒の条件、好ましくは射出圧力8〜60MPa、成形温度150〜180℃、成形時間15〜60秒の条件で成形される。その後、それぞれの成形法において必要に応じて後硬化を加えることができる。
以下、図面に基づいて本発明の実施形態を説明するが、本発明はこれに限定されるものではない。
(実施例1)
図1−1に示すような2次元固体撮像素子用のリードフレームを作製する。アイランドは素子の接続端子領域近傍から折り曲げ加工がされている。折り曲げ加工されたアイランドの縦幅は中空部底部の内表面から露出するアイランドの幅と同じか又はそれ以上が好ましい。ただ、それ以下であっても良い。このリードフレームを樹脂成形金型に装着し樹脂成形した後ダムバーを切断、金メッキが施された後、アウターリード部を曲げた形状が図1−2である。中空部底部の内表面には素子の接続端子領域近傍にアイランドが露出している。そのアイランドの中間部は中空部底部の樹脂部に埋設されている。素子の信号増幅部から発生した熱は中空部底部の内表面に露出したアイランドから中空部底部の樹脂部の中に埋設されたアイランドを通して中空部底部の樹脂部へと放熱される。素子中間部にある画素領域近傍には金メッキされた金属製のアイランドがほぼ存在しないので中空部に入った光の反射は極力抑えられる。又中空部底部の樹脂部の一番薄くなった部分のほぼ全領域が金属層で覆われることから中空部への水分の透湿を防止できるので耐湿性能を有することもできる。
又、図示されていないがアイランドの中間部は中空部底部の外表面に露出していても良い。
(実施例2)
図2−1に示すようなリードフレームを作製する。1次元の固体撮像素子用のリードフレームであることからリード部は両端に偏っている。アイランドは中空部底部の内表面に装着できるように細尺形状をしていて両端部に吊りピンが形成されている。そしてアイランドを、素子の接続端子領域と接する部分近傍は中空部底部の内表面に露出させ、素子の接続端子領域以外である画素領域と接する部分は樹脂部に埋設させるために、アイランドは、接続端子領域と画素領域とが接する部分近傍から折り曲げ加工がされている。折り曲げ加工されたアイランドの幅は中空部底部の内表面から露出するアイランドの幅と同じか又はそれ以上が好ましい。ただ、それ以下であっても良い。又、樹脂部の内部に挿入されるアイランドの位置精度を向上させるために、当該屈曲後のアイランド中間部の各両辺に1から数本の吊りピンが外周リードフレームに向けて延出されていても良い。このリードフレームを樹脂成形金型に装着し樹脂成形した後ダムバーを切断、金メッキが施された後、アウターリード部を曲げた形状が図2−2である。中空部内表面には接続端子領域と接する部分近傍が露出している。そのアイランドの中間部は中空部底部の樹脂部に挿入されている。素子端部から発生した熱は中空部内表面に露出したアイランドから中空部底部の樹脂部の中に埋設されたアイランドを通して中空部底部の樹脂部へと放熱される。素子中間部にある画素領域近傍には金メッキされた金属製のアイランドが存在しないので中空部に入った光の反射は極力抑えられる。又中空部底部の樹脂部の一番薄くなった部分のほぼ全領域が金属層で覆われることから中空部への水分の透湿を防止できるので耐湿性能を有することもできる。
(実施例3)
図3は素子の接続端子領域と接する部分近傍にアイランドを中空部内表面に露出させ、その中間部は素子接続端子領域と画素領域の境界部が接する部分近傍から深く折り曲げ加工がされ中空部外表面に露出されている。屈曲加工されたアイランドの幅は中空部内表面に露出したアイランド幅と同じか又はそれ以上が好ましい。ただ、それ以下であっても良い。素子端部から発生した熱は中空部内表面に露出したアイランドから中空部外表面のアイランドを通して直接外気に放熱される様になるので放熱性が良くなる。同時に素子中間部にある画素領域近傍には金メッキされた金属製のアイランドが存在しないので中空部に入った光の反射は極力抑えられる。又中空部底部の樹脂部のほぼ全領域が金属層で覆われることから中空部への水分の透湿を防止できるので耐湿性能を有することができる。
(実施例4)
図4はインナーリードが中空部の棚段部に露出し他端部となるアウターリードは中空パッケージの裏面に露出していてその中間層は樹脂内部で屈曲加工された表面実装タイプの中空パッケージである。表面実装用中空パッケージに本アイランド構造を適用させている。中空部内表面に搭載される1次元固体撮像素子の両端部にアイランドが露出しその中間部は屈曲後、底部の樹脂部に埋設されている。
(実施例5)
図5はインナーリードが中空部の棚段部に露出し他端部となるアウターリードは中空パッケージの裏面に露出していてその中間層は樹脂内部で屈曲加工された表面実装タイプの中空パッケージである。表面実装用中空パッケージに本アイランド構造を適用させている。中空部内表面に搭載される1次元固体撮像素子の両端部にアイランドが露出しその中間部は屈曲後、中空部底部の外表面に露出されている。
(実施例6)
図6は、2次元固体撮像素子装着用の中空パッケージで中空部底部の内表面に露出したアイランドが素子の接続端子領域近傍にて折り曲げ加工され中空部底部の樹脂部に埋設されている。素子がダイボンディングで固着された後、素子の接続端子と中空パッケージのインナーリード部とが金線でワイヤーボンディングされ、その後上面ガラス乃至透明樹脂にてシールされた半導体装置である。
(実施例7)
図7は、1次元固体撮像素子装着用の中空パッケージで中空部底部の内表面に露出したアイランドが素子の接続端子領域近傍にて折り曲げ加工され中空部底部の樹脂部に埋設されている。上記と同様に素子がダイボンディングで固着された後、素子の接続端子と中空パッケージのインナーリード部とが金線でワイヤーボンディングされ、その後上面ガラス乃至透明樹脂にてシールされた半導体装置である。
2次元固体撮像素子用のリードフレーム構造の平面図及びx−x‘断面図。アイランドは接続端子領域と接する近傍にて折り曲げ加工されている。曲げ深さは中空部の底部の樹脂部に挿入される深さ。 図1−1のリードフレームにて成形加工及びリード曲げ加工された後の中空パッケージ形状の平面図及びx−x‘断面図。 1次元固体撮像素子用のリードフレーム構造の平面図及びx−x‘断面図。アイランドは吊りピン部及び、素子の接続端子領域と接する部分近傍にて折り曲げ加工されている。曲げ深さは中空部底部の樹脂部に挿入される深さ。 図1−1のリードフレームにて成形加工及びリード曲げ加工された後の中空パッケージ形状の平面図、x−x‘断面図及びy−y’断面図。 図2−1のリードフレーム構造で、中空部外表面に露出する深さまで曲げ加工されたリードフレームを用いて成形加工された中空パッケージ形状の平面図、x−x‘断面図及びy−y’断面図 中間アイランドが中空部底部の樹脂部に挿入された本特許記載のアイランド構造を有する表面実装用の中空パッケージ形状の平面図、x−x‘断面図及びy−y’断面図。 中間アイランドが中空部外表面に露出された本特許記載のアイランド構造を有する表面実装用の中空パッケージ形状の平面図、x−x‘断面図及びy−y’断面図。 本特許記載のアイランド構造を有したDIP型の中空パッケージに2次元固体撮像素子を装着導通させた後上面が透明蓋にて封止された半導体装置の平面図及びx−x‘断面図。 本特許記載のアイランド構造を有したDIP型の中空パッケージに1次元固体撮像素子を装着導通させた後上面が透明蓋にて封止された半導体装置の平面図及びx−x‘断面図。
符号の説明
1 アイランド
2 インナーリード
3 アウターリード
4 吊りピン
5 ダムバー
6 アイランド屈曲部
7 中空部底部
8 中空部(底部)内表面
9 中空部(底部)外表面
10 中空部(底部)内表面に露出したアイランド
11 中空部底部の樹脂部に挿入されたアイランド
12 中空部(底部)外表面に露出したアイランド
13 2次元固体撮像素子
14 1次元固体撮像素子
15 接続端子
16 接続端子領域
17 画素領域
18 Au線
19 透明蓋
20 インナーリード棚段
21 中空パッケージの外稜線

Claims (2)

  1. 固体撮像素子搭載用の樹脂製中空パッケージの中空部底部にアイランドが埋設され、当該アイランドの中、接続端子領域と接する部分およびその近傍を中空部底部の内表面に露出させ、アイランドの他の部分は屈曲させて樹脂製中空パッケージの中空部底部に埋設するか、中空部底部の外表面に露出させるかの何れかにしてなることを特徴とする樹脂製中空パッケージ。
  2. 樹脂製中空パッケージの中空部底部の内表面に固体撮像素子を搭載し、当該素子の接続端子とリード間を導通させ、樹脂製中空パッケージの上面を透明蓋で封止してなるものとした、請求項1記載の樹脂製中空パッケージによる半導体装置。
JP2007218092A 2007-08-24 2007-08-24 中空パッケージ及び半導体装置 Active JP5110575B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007218092A JP5110575B2 (ja) 2007-08-24 2007-08-24 中空パッケージ及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007218092A JP5110575B2 (ja) 2007-08-24 2007-08-24 中空パッケージ及び半導体装置

Publications (2)

Publication Number Publication Date
JP2009054678A JP2009054678A (ja) 2009-03-12
JP5110575B2 true JP5110575B2 (ja) 2012-12-26

Family

ID=40505523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007218092A Active JP5110575B2 (ja) 2007-08-24 2007-08-24 中空パッケージ及び半導体装置

Country Status (1)

Country Link
JP (1) JP5110575B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5540465B2 (ja) * 2008-01-11 2014-07-02 株式会社ニコン パッケージ本体
TW201104850A (en) * 2009-07-29 2011-02-01 Kingpak Tech Inc Image sensor package structure with large air cavity
WO2013086083A1 (en) * 2011-12-07 2013-06-13 Georgia Tech Research Corporation Packaging compatible wafer level capping of mems devices
JP6134117B2 (ja) * 2012-10-01 2017-05-24 株式会社ニコン 中空パッケージ用容器
JP6063690B2 (ja) * 2012-10-01 2017-01-18 株式会社ニコン 中空パッケージ用容器及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3186729B2 (ja) * 1999-02-05 2001-07-11 日本電気株式会社 半導体装置
JP2004146530A (ja) * 2002-10-23 2004-05-20 Mitsui Chemicals Inc 樹脂製中空パッケージ
JP4359076B2 (ja) * 2003-06-10 2009-11-04 三井化学株式会社 樹脂製中空パッケージ及びそれを用いた半導体装置
JP2005093676A (ja) * 2003-09-17 2005-04-07 Kyocera Corp 光半導体装置
JP4172782B2 (ja) * 2003-09-25 2008-10-29 京セラ株式会社 光半導体素子収納用パッケージおよび光半導体装置
JP2006303484A (ja) * 2005-03-25 2006-11-02 Sumitomo Chemical Co Ltd 固体撮像装置、固体撮像素子収納用ケース及び製造方法
JP3734225B1 (ja) * 2005-03-29 2006-01-11 吉川工業株式会社 面実装タイプ樹脂製中空パッケージ及びこれを用いた半導体装置
JP2007012895A (ja) * 2005-06-30 2007-01-18 Sanyo Electric Co Ltd 回路装置およびその製造方法

Also Published As

Publication number Publication date
JP2009054678A (ja) 2009-03-12

Similar Documents

Publication Publication Date Title
US7521783B2 (en) Ultra thin image sensor package structure and method for fabrication
JP5110575B2 (ja) 中空パッケージ及び半導体装置
JPH04291948A (ja) 半導体装置及びその製造方法及び放熱フィン
KR20090003378A (ko) 발광 다이오드 패키지
JP2010524260A (ja) 光カプラ・パッケージ
US20060071321A1 (en) Resin molded semiconductor device and mold
US20030089976A1 (en) Heat sink with collapse structure and semiconductor package with heat sink
JP2008141140A (ja) 半導体装置
CN100429766C (zh) 电路装置及其制造方法
JPH11345912A (ja) 面実装型半導体装置
JP5110567B2 (ja) 樹脂製中空パッケージ
JP3967459B2 (ja) 半導体装置
JP4713250B2 (ja) 半導体素子および半導体素子の製造方法
US20030128520A1 (en) Packaging structure with heat slug
JP2008235559A (ja) 中空パッケージおよびその製造方法
JP6063690B2 (ja) 中空パッケージ用容器及びその製造方法
JP2004146530A (ja) 樹脂製中空パッケージ
JP2003234425A (ja) 半導体素子装着用中空パッケージ
US8754513B1 (en) Lead frame apparatus and method for improved wire bonding
JP2002094170A (ja) 光モジュール
JP3734225B1 (ja) 面実装タイプ樹脂製中空パッケージ及びこれを用いた半導体装置
JP4013780B2 (ja) 半導体装置の実装構造
JP2001068578A (ja) Ccdモールドパッケージの構造及びその放熱方法
JP4396028B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2005311099A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100108

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20111128

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121003

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5110575

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250