[go: up one dir, main page]

JP5109775B2 - Switching power supply - Google Patents

Switching power supply Download PDF

Info

Publication number
JP5109775B2
JP5109775B2 JP2008103670A JP2008103670A JP5109775B2 JP 5109775 B2 JP5109775 B2 JP 5109775B2 JP 2008103670 A JP2008103670 A JP 2008103670A JP 2008103670 A JP2008103670 A JP 2008103670A JP 5109775 B2 JP5109775 B2 JP 5109775B2
Authority
JP
Japan
Prior art keywords
current
inductor
voltage
switching element
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008103670A
Other languages
Japanese (ja)
Other versions
JP2009261040A (en
Inventor
功 天野
秀雄 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2008103670A priority Critical patent/JP5109775B2/en
Publication of JP2009261040A publication Critical patent/JP2009261040A/en
Application granted granted Critical
Publication of JP5109775B2 publication Critical patent/JP5109775B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)

Description

この発明は、交流電源から安定な直流電源を作り、かつ入力電圧と入力電流とがほぼ同位相で相似形となるように動作させる力率改善用スイッチング電源に関する。   The present invention relates to a power source for improving a power factor which makes a stable DC power source from an AC power source and operates so that an input voltage and an input current are substantially in phase and similar.

この種のスイッチング電源には、
1)コイル電流が0になったときに、スイッチング素子をオンさせるように制御する臨界モード制御方式
2)コイル電流が0にならないように制御する電流連続モード制御方式
の2つの方式がある。
This type of switching power supply
1) There are two systems: a critical mode control system for controlling the switching element to be turned on when the coil current becomes 0, and 2) a continuous current mode control system for controlling the coil current not to become 0.

前者の電流臨界モード制御方式は一般に、コイル電流が0のときにスイッチングするため、スイッチングノイズが低く低ノイズ化には有利であるが、コイルやダイオードにかかるストレスが大きく、負荷が大きい用途には不向きである。
一方、後者の電流連続モード制御方式は、電流臨界モード制御方式に比べてスイッチングノイズは大きいが、電流リプルが小さくなるため、コイルやダイオードにかかるストレスが小さく、負荷が大きい用途にも適用可能である。
Since the former current critical mode control method generally switches when the coil current is 0, the switching noise is low and it is advantageous for low noise. However, the stress applied to the coil and the diode is large and the load is large. It is unsuitable.
On the other hand, the latter current continuous mode control method has a larger switching noise than the current critical mode control method, but the current ripple is small, so that the stress applied to the coil and the diode is small, and it can be applied to applications where the load is large. is there.

そこで、通常は100ワット程度までであれば臨界モード制御方式を採用し、100ワット程度以上の場合には電流連続モード制御方式を用いるのが一般的である。
また、電流臨界モード制御方式のスイッチング電源には、
A)入力整流電圧を検出する方式
B)入力整流電圧を検出しない方式
の2つがある。
In view of this, the critical mode control method is generally used for up to about 100 watts, and the continuous current mode control method is generally used for about 100 watts or more.
In addition, current critical mode control switching power supplies
There are two methods: A) a method for detecting the input rectified voltage, and B) a method for not detecting the input rectified voltage.

ここで、従来技術の例として、電流連続モードによるスイッチング電源と、上記B)の入力整流電圧を検出しない電流臨界モードによるスイッチング電源について説明する。まず、前者の例として、例えば特許文献1に開示の図9を参照する。
図9のスイッチング電源は入力整流電圧を昇圧し、入力整流電圧より高い電圧を出力する昇圧型コンバータの例である。ここで、入力整流電圧は、交流電圧をダイオードブリッジからなる整流回路2で全波整流した電圧である。また、出力電圧はコンデンサ7の両端の電圧であり、ダイオード6と出力コンデンサ7によって平滑化された直流電圧になる。
Here, as an example of the prior art, a switching power supply in a continuous current mode and a switching power supply in a current critical mode that does not detect the input rectified voltage in B) will be described. First, as an example of the former, refer to FIG. 9 disclosed in Patent Document 1, for example.
The switching power supply of FIG. 9 is an example of a boost converter that boosts an input rectified voltage and outputs a voltage higher than the input rectified voltage. Here, the input rectified voltage is a voltage obtained by full-wave rectifying an AC voltage by a rectifier circuit 2 including a diode bridge. The output voltage is a voltage across the capacitor 7 and is a DC voltage smoothed by the diode 6 and the output capacitor 7.

上記スイッチング電源では、MOSFETなどのスイッチング素子5をオンオフすることにより、インダクタ4に流れる電流を制御している。その制御の目的は、
a)交流入力の力率の改善
b)直流出力電圧の安定化
であり、これを達成するためにインダクタ4に流れる電流の波形と振幅を下記のように制御する。
In the switching power supply, the current flowing through the inductor 4 is controlled by turning on and off the switching element 5 such as a MOSFET. The purpose of the control is
a) Improvement of power factor of AC input b) Stabilization of DC output voltage, and in order to achieve this, the waveform and amplitude of the current flowing in the inductor 4 are controlled as follows.

インダクタの電流波形は、入力整流電圧と同じ位相で相似形の全波整流波形になるように制御され、これによって入力の力率が改善される。また、インダクタ電流の振幅は、
イ)出力電圧が低下したときには電流振幅を大きくしてコンデンサ7の充電量を増加し、
ロ)出力電圧が低下したときには逆に電流振幅を小さくして充電量を減らすというように制御され、これによって出力電圧を安定化させることができる。
The inductor current waveform is controlled to be a similar full-wave rectified waveform with the same phase as the input rectified voltage, thereby improving the input power factor. The amplitude of the inductor current is
A) When the output voltage drops, the current amplitude is increased to increase the charge amount of the capacitor 7,
B) When the output voltage is lowered, the current amplitude is reduced to reduce the amount of charge, whereby the output voltage can be stabilized.

図9について、より具体的に説明する。
1)出力電圧誤差アンプ(単に誤差アンプまたはアンプともいう)26は、出力電圧Voutと基準電圧Vrefとの誤差を増幅した信号Verrを、乗算回路23に出力する。
2)乗算回路23は、増幅された誤差電圧Verrと入力整流電圧検出値Vrecとを乗算し、しきい値信号Vthを生成する(このしきい値信号Vthは、入力整流電圧Vinと同位相の全波整流波形で、誤差電圧Verrに比例した振幅を持つ)。
3)インダクタ4を流れる電流は、電流検出用抵抗13で電流検出信号Viに変換される。
4)電流検出信号Viはコンパレータ22でしきい値信号Vthと比較され、電流検出信号Viがしきい値信号Vthを超えると、コンパレータ22の出力がハイレベルとなる。
5)このコンパレータ22の出力が、単安定マルチバイブレータ31のトリガ入力端子に入力される。
FIG. 9 will be described more specifically.
1) The output voltage error amplifier (also simply referred to as an error amplifier or amplifier) 26 outputs a signal Verr obtained by amplifying the error between the output voltage Vout and the reference voltage Vref to the multiplication circuit 23.
2) The multiplication circuit 23 multiplies the amplified error voltage Verr and the input rectified voltage detection value Vrec to generate a threshold signal Vth (the threshold signal Vth has the same phase as the input rectified voltage Vin) It is a full-wave rectified waveform and has an amplitude proportional to the error voltage Verr).
3) The current flowing through the inductor 4 is converted into the current detection signal Vi by the current detection resistor 13.
4) The current detection signal Vi is compared with the threshold signal Vth by the comparator 22, and when the current detection signal Vi exceeds the threshold signal Vth, the output of the comparator 22 becomes high level.
5) The output of the comparator 22 is input to the trigger input terminal of the monostable multivibrator 31.

6)単安定マルチバイブレータ31はトリガから一定期間だけ出力をローレベルに保ち、その後出力をハイレベルに変化させる。
7)単安定マルチバイブレータ31の出力は、駆動回路12に入力される。
8)駆動回路12は、入力がハイレベルのときにスイッチング素子5をオンさせ、ローレベルのときにオフさせる。つまり、スイッチング素子5は一定期間オフした後、オンすることになる。
9)スイッチング素子5がオンの間、インダクタ4の電流が増加する。
以後は、4)に戻り、インダクタ電流の増加に伴い電流検出信号Viが上昇し、しきい値信号Vthを超えると単安定マルチバイブレータ31にトリガを掛けるという動作を繰り返す。
6) The monostable multivibrator 31 keeps the output at the low level for a certain period from the trigger, and then changes the output to the high level.
7) The output of the monostable multivibrator 31 is input to the drive circuit 12.
8) The drive circuit 12 turns on the switching element 5 when the input is at a high level, and turns it off when the input is at a low level. That is, the switching element 5 is turned on after being turned off for a certain period.
9) While the switching element 5 is on, the current of the inductor 4 increases.
Thereafter, returning to 4), the current detection signal Vi increases as the inductor current increases, and when the threshold signal Vth is exceeded, the monostable multivibrator 31 is triggered.

インダクタに流れる電流の動きを整理すると、下記のようになる。
a)スイッチング素子5がオフ(単安定マルチバイブレータ31の出力がローレベル)のとき、インダクタ4の電流は徐々に減少する。
b)一定時間経過後スイッチング素子5がオンする(単安定マルチバイブレータ31の出力がハイレベルになる)。なお、スイッチオフ時間には、電流が0以下にならないように設定されている。
The movement of the current flowing through the inductor can be summarized as follows.
a) When the switching element 5 is off (the output of the monostable multivibrator 31 is low level), the current of the inductor 4 gradually decreases.
b) The switching element 5 is turned on after a lapse of a certain time (the output of the monostable multivibrator 31 becomes high level). The switch-off time is set so that the current does not become 0 or less.

c)スイッチング素子5がオンの間、インダクタ4の電流は徐々に増加する。
d)インダクタ電流の検出値がしきい値信号Vthに達すると、スイッチング素子5がオフする。
以上の制御により、インダクタ電流のピーク値が、入力整流電圧Vinと同位相の全波整流波形であるしきい値信号Vthと一致するように制御される。その結果、入力の力率が改善される。
c) While the switching element 5 is on, the current of the inductor 4 gradually increases.
d) When the detected value of the inductor current reaches the threshold signal Vth, the switching element 5 is turned off.
With the above control, the peak value of the inductor current is controlled so as to coincide with the threshold signal Vth which is a full-wave rectified waveform in phase with the input rectified voltage Vin. As a result, the input power factor is improved.

次に、入力整流電圧を検出しない電流臨界モード制御方式のスイッチング電源として、特許文献2に開示された例について、図10を参照して以下に説明する。
1)抵抗分圧回路11は出力電圧Voutを分圧し、誤差アンプ26に出力する。
2)誤差アンプ26は分圧電圧と基準電圧Vrefとの誤差を増幅し、誤差信号Verrを出力する。なお、誤差アンプ26は商用周期以上の長い周期にのみ応答する。
3)スイッチング素子5がオンのとき、インダクタ4に流れる電流は一定の比率で増加する。これに伴い、インダクタ補助巻線の電圧Vauxが正になる。
4)CR直列回路33は、インダクタの補助巻線電圧Vauxから駆動電圧Vrsを発生する。駆動電圧Vrsは、ハイレベルとローレベルを有する。
Next, an example disclosed in Patent Document 2 will be described below with reference to FIG. 10 as a current critical mode control type switching power supply that does not detect an input rectified voltage.
1) The resistance voltage dividing circuit 11 divides the output voltage Vout and outputs it to the error amplifier 26.
2) The error amplifier 26 amplifies the error between the divided voltage and the reference voltage Vref, and outputs an error signal Verr. The error amplifier 26 responds only to a period longer than the commercial period.
3) When the switching element 5 is on, the current flowing through the inductor 4 increases at a constant rate. Along with this, the voltage Vaux of the inductor auxiliary winding becomes positive.
4) The CR series circuit 33 generates a drive voltage Vrs from the auxiliary winding voltage Vaux of the inductor. The drive voltage Vrs has a high level and a low level.

5)ランプ回路32は、駆動電圧Vrsがハイレベルの間ランプ電圧Vrmpを出力する。(このランプ電圧とは、例えば図2,図4のタイマー回路内部信号として示す、一定の傾きで上昇する電圧のことである。)
6)コンパレータ22の正端子にはランプ電圧Vrmpが、負端子には誤差電圧Verrが入力される。ランプ電圧Vrmpが誤差電圧Verrより大きくなったとき、リセット電圧Vresetを出力する。ここで、誤差電圧Verrは商用周期と比較して十分長い時間変動している。そのため、商用周期のレベルで見たとき、誤差電圧は一定とみなすことができる。その結果、駆動電圧Vrsがハイレベルになり、ランプ電圧が上昇し始めてからコンパレータ22がリセット電圧を出力するまでの時間(商用周期のレベルで見たとき)は、一定とみなすことができる。
5) The ramp circuit 32 outputs the ramp voltage Vrmp while the drive voltage Vrs is at a high level. (This ramp voltage is, for example, a voltage that rises with a certain slope, shown as an internal signal in the timer circuit of FIGS. 2 and 4.)
6) The ramp voltage Vrmp is input to the positive terminal of the comparator 22, and the error voltage Verr is input to the negative terminal. When the ramp voltage Vrmp becomes larger than the error voltage Verr, the reset voltage Vreset is output. Here, the error voltage Verr fluctuates for a sufficiently long time compared to the commercial cycle. Therefore, the error voltage can be regarded as constant when viewed at the commercial cycle level. As a result, the time from when the drive voltage Vrs becomes high level and the ramp voltage starts to rise until the comparator 22 outputs the reset voltage (when viewed at the level of the commercial cycle) can be regarded as constant.

7)リセット電圧Vresetが出力されると、駆動電圧Vrsはグランド電位に固定される。
8)スイッチング素子5がオフのとき、インダクタ4に流れる電流は一定の比率で減少する。これに伴い、インダクタ補助巻線の電圧Vauxが負になる。
9)インダクタ電流が0になると、補助巻線電圧Vauxは押し上げられる。
10)これにより駆動電圧Vrsは正になり、スイッチング素子5がターンオンする。
以下、3)に戻って以上の動作を繰り返す。
7) When the reset voltage Vreset is output, the drive voltage Vrs is fixed to the ground potential.
8) When the switching element 5 is off, the current flowing through the inductor 4 decreases at a constant rate. Along with this, the voltage Vaux of the inductor auxiliary winding becomes negative.
9) When the inductor current becomes 0, the auxiliary winding voltage Vaux is pushed up.
10) As a result, the drive voltage Vrs becomes positive, and the switching element 5 is turned on.
Thereafter, returning to 3), the above operation is repeated.

インダクタに流れる電流の動きを整理すると、下記のようになる。
a)スイッチング素子5がオフのとき、インダクタ4の電流は徐々に減少する。
b)インダクタ電流が0になると、スイッチング素子5がターンオフする。
c)スイッチング素子5がオンのとき、インダクタ4の電流は徐々に増加する。
d)オンの時間(商用周期のレベルで見たとき)は一定であるため、一定の時間が経過するとスイッチング素子5はターンオフする。
The movement of the current flowing through the inductor can be summarized as follows.
a) When the switching element 5 is off, the current of the inductor 4 gradually decreases.
b) When the inductor current becomes zero, the switching element 5 is turned off.
c) When the switching element 5 is on, the current of the inductor 4 gradually increases.
d) Since the on-time (when viewed at the level of the commercial cycle) is constant, the switching element 5 is turned off when a certain time elapses.

ところで、スイッチング素子5がオンしている間の電流の増分ΔILは、ILをインダクタに流れる電流、Vinを全波整流電圧、Lをインダクタンス値、Tonをスイッチング素子のオン時間として、次の(1)式で表わされる。
ΔIL=Ton・Vin/L…(1)
従って、オン時間が一定であれば、インダクタ電流の増分ΔILは入力整流電圧Vinに比例する。その結果、インダクタに流れる電流は入力整流電圧と同位相で相似形の全波整流波形になる。
By the way, the current increment ΔIL while the switching element 5 is on is expressed by the following (1), where IL is a current flowing through the inductor, Vin is a full-wave rectified voltage, L is an inductance value, and Ton is an on-time of the switching element. ).
ΔIL = Ton · Vin / L (1)
Therefore, if the on-time is constant, the inductor current increment ΔIL is proportional to the input rectified voltage Vin. As a result, the current flowing through the inductor has a similar full-wave rectification waveform in phase with the input rectification voltage.

特開平04−168975号公報Japanese Patent Laid-Open No. 04-168975 特開2002−320378号公報JP 2002-320378 A

上記特許文献1に記載のものでは、入力整流電圧Vinを検出し、これに基づいてインダクタの電流を制御している。入力整流電圧を検出するには直流抵抗による分圧回路が必要であるが、この抵抗によって電力損失が発生する。特に、スイッチング電源が動作していない待機中において、分圧抵抗による損失は無視できない大きさになる。
一方、特許文献2に記載のものでは、入力整流電圧Vinを検出していないため、上記の問題は発生しない。しかし、この方法はインダクタに流れる電流が0になってからスイッチング素子をターンオンする電流臨界方式であるため、リプル(スイッチング素子のオンオフによって増減する電流成分)が大きくなる。その結果、インダクタンスを大きくしなければならず、装置が大型化するという問題がある。
In the device described in Patent Document 1, the input rectified voltage Vin is detected, and the current of the inductor is controlled based on the detected voltage. In order to detect the input rectified voltage, a voltage dividing circuit using a direct current resistor is required, and power loss is generated by this resistor. In particular, during standby when the switching power supply is not operating, the loss due to the voltage dividing resistance becomes a magnitude that cannot be ignored.
On the other hand, in the thing of patent document 2, since the input rectification voltage Vin is not detected, said problem does not generate | occur | produce. However, since this method is a current critical method in which the switching element is turned on after the current flowing through the inductor becomes 0, ripple (current component that increases or decreases depending on the on / off state of the switching element) increases. As a result, there is a problem that the inductance must be increased and the apparatus becomes larger.

従って、この発明の解決すべき課題は、入力整流電圧を検出する必要を無くして損失を抑制するとともに、電流連続モード方式を採用することでリプルを大きくしないようにし、装置の大型化を回避することにある。   Therefore, the problem to be solved by the present invention is to eliminate the need to detect the input rectified voltage and suppress the loss, and by adopting the current continuous mode method, the ripple is not increased and the enlargement of the apparatus is avoided. There is.

実施例について説明する前に、その原理についてまず説明する。
この発明は、上記課題を解決すために、電流連続モードで動作するとともに、入力整流電圧Vinの検出が不要な制御方法を採るものである。より具体的には、スイッチングの機能と主な構成は同じとし、インダクタに流れる電流の波形と振幅を以下のように制御する。
Before describing the embodiment, the principle will be described first.
In order to solve the above problems, the present invention employs a control method that operates in the continuous current mode and does not require detection of the input rectified voltage Vin. More specifically, the switching function and the main configuration are the same, and the waveform and amplitude of the current flowing through the inductor are controlled as follows.

I.インダクタの電流波形の制御について
1)スイッチング素子をターンオンする。
2)スイッチング素子のオン時間は、例えば図6に示すように一定とする(または、商用周期のレベルで見たときに、一定とみなせるように長い周期で変動させる)。このオン時間中、インダクタ電流は単調増加する。
3)一定時間が経過した後、スイッチング素子をターンオフする。このターンオフ時の電流Imaxを検出する。
4)スイッチング素子がオフしている間、インダクタ電流は単調減少する。
5)上記Imaxに係数K(0より大きく1より小)を掛けた値を、インダクタ電流の下限値Iminとする。インダクタ電流が下限値まで減少したとき、スイッチング素子を再びターンオンする。
I. Control of inductor current waveform 1) Turn on the switching element.
2) The on-time of the switching element is fixed, for example, as shown in FIG. 6 (or is changed with a long period so that it can be considered constant when viewed at the level of the commercial period). During this on-time, the inductor current increases monotonically.
3) After a certain time has elapsed, the switching element is turned off. The current Imax at the time of turn-off is detected.
4) While the switching element is off, the inductor current decreases monotonously.
5) A value obtained by multiplying the above Imax by a coefficient K (greater than 0 and less than 1) is set as a lower limit value Imin of the inductor current. When the inductor current decreases to the lower limit value, the switching element is turned on again.

上記の動作を繰り返したときの、インダクタ電流の関係は以下のようになる。
Imin=K・Imax…(2)
Imax=Imin+ΔIL…(3)
ここに、ΔILは先の(1)式のように表わされるから、
Imax=Imin/K={1/(1−K)}(Ton・Vin/L)となり、
Imin=K(Imin+ΔIL)={K/(1−K)}ΔIL
={K/(1−K)}(Ton・Vin/L)…(4)
と表わされる。
The relationship of the inductor current when the above operation is repeated is as follows.
Imin = K · Imax (2)
Imax = Imin + ΔIL (3)
Here, ΔIL is expressed as the above equation (1).
Imax = Imin / K = {1 / (1-K)} (Ton · Vin / L)
Imin = K (Imin + ΔIL) = {K / (1-K)} ΔIL
= {K / (1-K)} (Ton · Vin / L) (4)
It is expressed as

スイッチングリプル成分を除いたインダクタ電流の平均値は、ピーク電流と電流下限値との中間値になるので、
IL=(Imax+Imin)/2
=[(1+K)/{2・(1−K)}](Ton・Vin/L)…(5)
のように、インダクタ電流はVinに比例する。すなわち、入力整流電圧Vinと同位相で相似形の全波整流波形になる。ここに、スイッチング素子のオン時間Tonは一定としている。
Since the average value of the inductor current excluding the switching ripple component is an intermediate value between the peak current and the current lower limit value,
IL = (Imax + Imin) / 2
= [(1 + K) / {2 · (1-K)}] (Ton · Vin / L) (5)
As shown, the inductor current is proportional to Vin. That is, a full-wave rectified waveform having the same phase as the input rectified voltage Vin is obtained. Here, the ON time Ton of the switching element is constant.

I I.インダクタの電流振幅について
インダクタの電流振幅は、
・出力電圧が低下したときには、電流振幅を大きくしてコンデンサ7の充電量を増加し、
・出力電圧が上昇したときは逆に、電流振幅を小さくして充電量を減らす、
というように制御される。これによって出力電圧を安定化させることができる。
I I. Inductor current amplitude Inductor current amplitude is
・ When the output voltage drops, increase the current amplitude to increase the charge amount of the capacitor 7,
-Conversely, when the output voltage rises, the current amplitude is reduced to reduce the amount of charge.
It is controlled as follows. As a result, the output voltage can be stabilized.

振幅の制御方法には次の2つの方法があり、両方ともこの発明に用いて有利である。
1)出力の電圧に応じて、上記(5)式のKを調整する。ただし、商用周期においてKが一定にみなせるように、係数Kの応答時定数は十分長いものとする。
2)出力の電圧に応じて、スイッチング素子のオン時間Tonを調整する。ただし、商用周期においてTonが一定にみなせるように、Tonの応答時定数は十分長いものとする。
There are the following two methods for controlling the amplitude, both of which are advantageous for use in the present invention.
1) Adjust K in the above equation (5) according to the output voltage. However, the response time constant of the coefficient K is sufficiently long so that K can be considered constant in the commercial cycle.
2) The on-time Ton of the switching element is adjusted according to the output voltage. However, the response time constant of Ton is assumed to be sufficiently long so that Ton can be considered constant in the commercial cycle.

以上の考察から、請求項1の発明は、交流電源を全波整流して脈流出力を得るダイオード整流回路と、このダイオード整流回路に接続されたインダクタと、このインダクタに流れる電流をオンオフするスイッチング素子と、前記インダクタから供給される電流を平滑して直流出力を得るコンデンサと、前記インダクタから前記コンデンサに流れる電流を整流するダイオードとからなり、交流入力電圧を昇圧して安定した直流を発生するとともに、交流入力の力率を改善する機能を備えたスイッチング電源において、
検出される直流出力電圧と設定値との誤差を増幅して出力する誤差増幅手段と、前記インダクタに流れる電流を検出する電流検出手段と、その検出された電流のピーク値を保持する保持手段と、そのピーク値に応じて前記インダクタに流れる電流の下限値を設定する電流制限手段と、前記スイッチング素子のオン時間を決定するオン時間決定手段とを設け、
インダクタに流れる電流が前記電流制限手段に設定された電流下限値よりも低くなったときにスイッチング素子をターンオンし、その後、前記オン時間が経過したときにスイッチング素子をターンオフすることを特徴とする。
From the above consideration, the invention of claim 1 is a diode rectifier circuit that obtains a pulsating current output by full-wave rectification of an AC power supply, an inductor connected to the diode rectifier circuit, and switching that turns on and off the current flowing through the inductor. An element, a capacitor that smoothes the current supplied from the inductor and obtains a DC output, and a diode that rectifies the current flowing from the inductor to the capacitor, boosts the AC input voltage and generates a stable DC. At the same time, in the switching power supply with the function to improve the power factor of AC input,
An error amplifying means for amplifying and outputting an error between a detected DC output voltage and a set value; a current detecting means for detecting a current flowing through the inductor; and a holding means for holding a peak value of the detected current. The current limiting means for setting the lower limit value of the current flowing through the inductor according to the peak value, and the ON time determining means for determining the ON time of the switching element,
The switching element is turned on when a current flowing through the inductor becomes lower than a current lower limit value set in the current limiting means, and then the switching element is turned off when the ON time has elapsed.

上記請求項1の発明においては、前記電流制限手段として前記誤差とピーク値とを乗算する乗算器を用いることにより、前記誤差に基づいて前記最小電流設定値(電流下限値の設定値)を調整することができ(請求項2の発明)、これら請求項1または2の発明においては、前記オン時間決定手段として前記誤差に応じた時間を設定するタイマー回路を設け、前記誤差に基づいて前記オン時間を調整することができる(請求項3の発明)。   In the first aspect of the invention, the minimum current set value (set value of the current lower limit value) is adjusted based on the error by using a multiplier that multiplies the error and the peak value as the current limiting means. (Invention of Claim 2) In these inventions of Claim 1 or 2, a timer circuit for setting a time corresponding to the error is provided as the ON time determining means, and the ON time is determined based on the error. The time can be adjusted (invention of claim 3).

この発明によれば、インダクタ電流が毎回のスイッチング動作でゼロまで減少しない電流連続モードで動作し、しかも整流入力電圧の検出を不要にした力率改善用スイッチングを提供することが可能となる。その結果、電流臨界モード制御方式を適用した従来例よりも、小型化することができる。さらには、整流入力電圧検出用の抵抗を削除できるため、この抵抗にて発生する損失を無くすことができ、これにより待機電力を低減できる効果が得られる。   According to the present invention, it is possible to provide power factor improving switching that operates in a current continuous mode in which the inductor current does not decrease to zero in each switching operation and that does not require detection of the rectified input voltage. As a result, the size can be reduced as compared with the conventional example to which the current critical mode control method is applied. Furthermore, since the resistance for detecting the rectified input voltage can be eliminated, the loss generated by this resistance can be eliminated, and the standby power can be reduced.

図1はこの発明の実施の形態を示す構成図で、入力整流電圧を昇圧し、入力整流電圧より高い電圧を出力する昇圧型コンバータの例である。
図2は図1の動作説明図で、インダクタ電流、ピークホールド回路出力、乗算回路出力、コンパレータ出力、タイマー回路出力、スイッチング素子への駆動信号、タイマーリセット信号およびタイマー回路内部信号などを示している。
FIG. 1 is a block diagram showing an embodiment of the present invention, which is an example of a boost converter that boosts an input rectified voltage and outputs a voltage higher than the input rectified voltage.
FIG. 2 is an operation explanatory diagram of FIG. 1 and shows an inductor current, a peak hold circuit output, a multiplier circuit output, a comparator output, a timer circuit output, a drive signal to a switching element, a timer reset signal, a timer circuit internal signal, and the like. .

主回路部の構成は以下の通りである。
a)交流電圧は、ダイオードブリッジからなる整流回路2で全波整流される。
b)インダクタ4とダイオード6を介して、出力端子に接続されたコンデンサ7に電流が供給される。
c)平滑化された直流電圧Voutが出力される。
d)MOSFETなどのスイッチング素子5は、インダクタ4とダイオード6との間に接続されている。
e)スイッチング素子5をオンオフすることにより、インダクタ4に流れる電流を制御している。
The configuration of the main circuit unit is as follows.
a) The AC voltage is full-wave rectified by a rectifier circuit 2 including a diode bridge.
b) A current is supplied to the capacitor 7 connected to the output terminal via the inductor 4 and the diode 6.
c) A smoothed DC voltage Vout is output.
d) The switching element 5 such as a MOSFET is connected between the inductor 4 and the diode 6.
e) The current flowing through the inductor 4 is controlled by turning on and off the switching element 5.

スイッチング素子5のオンオフ制御は、以下のように行なわれる(各部の波形は図2参照)。
1)出力電圧Voutを、抵抗分圧回路11により後述する誤差アンプ26への入力信号として適切な電圧に分圧する。
2)誤差アンプ26は、上記分圧された電圧と基準電圧Vrefとの誤差を増幅した信号Verrを出力する。
3)インダクタ4に流れる電流を電流検出抵抗13により電圧信号に変換し、電流検出回路28に入力する。
4)電流検出回路28はその電圧信号を増幅した電流検出信号Videtを、コンパレータ22およびピークホールド回路24に入力する。
The on / off control of the switching element 5 is performed as follows (refer to FIG. 2 for the waveforms of the respective parts).
1) The output voltage Vout is divided to an appropriate voltage as an input signal to an error amplifier 26 described later by the resistance voltage dividing circuit 11.
2) The error amplifier 26 outputs a signal Verr obtained by amplifying the error between the divided voltage and the reference voltage Vref.
3) The current flowing through the inductor 4 is converted into a voltage signal by the current detection resistor 13 and input to the current detection circuit 28.
4) The current detection circuit 28 inputs the current detection signal Videt obtained by amplifying the voltage signal to the comparator 22 and the peak hold circuit 24.

5)ピークホールド回路24のトリガ端子には、タイマー回路25の出力Vresetが入力される。なお、このVresetは後述のように、スイッチング素子5をターンオフさせるトリガ信号として作用する。従って、ピークホールド回路24はターンオフ時のインダクタ電流Imaxをホールドすることになる。
6)ピークホールド回路24の出力Vimaxは、乗算回路23に入力される。
7)乗算回路23は、誤差アンプ26の出力Verrとピークホールド回路24の出力Vimaxとを乗算し、その結果Viminをコンパレータ22の非反転端子に入力する。ここで、乗算回路23の出力Viminは、インダクタ電流の下限値Iminを規定する信号として作用する。
5) The output Vreset of the timer circuit 25 is input to the trigger terminal of the peak hold circuit 24. This Vreset acts as a trigger signal for turning off the switching element 5, as will be described later. Therefore, the peak hold circuit 24 holds the inductor current Imax at the time of turn-off.
6) The output Vimax of the peak hold circuit 24 is input to the multiplier circuit 23.
7) The multiplier circuit 23 multiplies the output Verr of the error amplifier 26 and the output Vimax of the peak hold circuit 24, and inputs the result Vimin to the non-inverting terminal of the comparator 22. Here, the output Vimin of the multiplier circuit 23 acts as a signal that defines the lower limit value Imin of the inductor current.

8)コンパレータ22は、インダクタ電流の検出値Videtと乗算器出力Viminとを比較する。VidetがViminより小さくなったときに、コンパレータ22の出力がハイレベルになる。
9)コンパレータ22の出力は、RS(リセットセット)フリップフロップ回路21のセット入力端子に入力される。
10)RSフリップフロップ回路21の(非反転)出力Vgate0は、駆動回路12を介してスイッチング素子5のゲートに入力される。Vgate0がハイレベルのとき、スイッチング素子5はオン状態になる。
8) The comparator 22 compares the detected value Videt of the inductor current with the multiplier output Vimin. When Videt becomes smaller than Vimin, the output of the comparator 22 becomes high level.
9) The output of the comparator 22 is input to a set input terminal of an RS (reset set) flip-flop circuit 21.
10) The (non-inverted) output Vgate 0 of the RS flip-flop circuit 21 is input to the gate of the switching element 5 via the drive circuit 12. When Vgate0 is at a high level, the switching element 5 is turned on.

11)RSフリップフロップ回路21の反転出力は、タイマーリセット信号としてタイマー回路25のリセット信号入力端子に入力される。スイッチング素子5がオフ状態のとき、タイマーのリセットは解除される。
12)タイマー回路25は、リセット解除後一定時間が経過したときにトリガ電圧を出力する。
13)このタイマー出力は、RSフリップフロップ回路21のリセット端子に入力されている。タイマー回路25がトリガ信号を出力すると、RSフリップフロップ回路21の出力がローレベルとなり、スイッチング素子5がオフになる。
11) The inverted output of the RS flip-flop circuit 21 is input to the reset signal input terminal of the timer circuit 25 as a timer reset signal. When the switching element 5 is in the off state, the reset of the timer is released.
12) The timer circuit 25 outputs a trigger voltage when a certain time has elapsed after reset release.
13) This timer output is input to the reset terminal of the RS flip-flop circuit 21. When the timer circuit 25 outputs a trigger signal, the output of the RS flip-flop circuit 21 becomes low level, and the switching element 5 is turned off.

上記の制御によるインダクタ電流の動きを整理すると、以下のようになる。
a)スイッチング素子5がオフのとき、インダクタ電流は徐々に減少する。
b)インダクタ電流がインダクタ電流のピーク値に基づいて設定された電流下限値Iminになると、スイッチング素子5がターンオンする。
c)スイッチング素子5がオンのとき、インダクタ電流は徐々に増加する。
d)ターンオン後一定の時間が経過すると、スイッチング素子5はターンオフする。
The movement of the inductor current by the above control can be summarized as follows.
a) When the switching element 5 is off, the inductor current gradually decreases.
b) When the inductor current reaches the current lower limit value Imin set based on the peak value of the inductor current, the switching element 5 is turned on.
c) When the switching element 5 is on, the inductor current gradually increases.
d) When a certain time elapses after the turn-on, the switching element 5 is turned off.

さらに、出力電圧Voutは、以下のように制御される。
イ)出力電圧Voutが所定の値より高いとき、電流下限値Iminは小さくなるように制御されている。これにより、インダクタの平均電流が減少し、出力電圧Voutを低下させるように機能する。
ロ)逆に、出力電圧Voutが所定の値より低いとき、電流下限値は大きくなるように制御されている。これにより、インダクタの平均電流が増加し、出力電圧Voutを上昇させるように機能する。
図1における電流振幅調整方法を図示すると、図7(a),(b)のようになる。同図(a)と(b)の相違は上記(2),(4)式に示すK値の相違による。
Further, the output voltage Vout is controlled as follows.
B) When the output voltage Vout is higher than a predetermined value, the current lower limit value Imin is controlled to be small. As a result, the average current of the inductor is reduced and the output voltage Vout is reduced.
B) Conversely, when the output voltage Vout is lower than a predetermined value, the current lower limit value is controlled to be larger. As a result, the average current of the inductor increases and functions to increase the output voltage Vout.
The current amplitude adjustment method in FIG. 1 is illustrated in FIGS. 7 (a) and 7 (b). The difference between (a) and (b) in the figure is due to the difference in K value shown in the above equations (2) and (4).

図3はこの発明の他の実施の形態を示す構成図、図4は図3の動作を説明する各部波形図である。
これも入力整流電圧を昇圧し、入力整流電圧より高い電圧を出力する昇圧型コンバータの例である。主回路部の構成は図1と同じであり、各部波形も図2と同じなので説明は省略し、スイッチング素子5のオンオフ制御について、図1とは異なるところだけを以下に列記する。
7’)乗算回路23は、ピークホールド回路24の出力Vimaxに電流下限設定用電圧を乗算し、その結果Viminをコンパレータ22の非反転端子に入力する。ここで、乗算回路23の出力Viminは、インダクタ電流の下限値Iminを規定する信号として作用する。
FIG. 3 is a block diagram showing another embodiment of the present invention, and FIG. 4 is a waveform diagram of each part for explaining the operation of FIG.
This is also an example of a boost converter that boosts the input rectified voltage and outputs a voltage higher than the input rectified voltage. The configuration of the main circuit section is the same as in FIG. 1 and the waveform of each section is also the same as in FIG. 2, so the description thereof will be omitted. Only the differences from FIG.
7 ′) The multiplier circuit 23 multiplies the output Vimax of the peak hold circuit 24 by the current lower limit setting voltage, and inputs the result Vimin to the non-inverting terminal of the comparator 22. Here, the output Vimin of the multiplier circuit 23 acts as a signal that defines the lower limit value Imin of the inductor current.

12’)タイマー回路25のタイマー時間設定電圧入力端子には、出力電圧信号Verrが入力される。
12’−1)タイマー回路25はリセット解除後、内部のランプ電圧が一定の比率で上昇する。
12’−2)ランプ電圧はコンパレータでVerrと比較され、ランプ電圧がVerrより大きくなったときに、トリガ電圧を出力する。
12 ′) The output voltage signal Verr is input to the timer time setting voltage input terminal of the timer circuit 25.
12'-1) After the reset is released, the timer circuit 25 increases the internal lamp voltage at a constant rate.
12′-2) The ramp voltage is compared with Verr by a comparator, and when the ramp voltage becomes higher than Verr, a trigger voltage is output.

また、上記の制御によるインダクタ電流の動きも、上記d)だけが、次のようになる。
d’)ターンオン後、出力電圧の誤差に応じて決められる時間が経過すると、スイッチング素子5はターンオフする。
さらに、出力電圧Voutは、以下のように変更される。
イ’)出力電圧Voutが所定の値より高いとき、スイッチング素子のオン時間は小さくなるように制御されている。これにより、インダクタの平均電流が減少し、出力電圧Voutを低下させるように機能する。
ロ’)逆に、出力電圧Voutが所定の値より低いとき、スイッチング素子のオン時間は大きくなるように制御されている。これにより、インダクタの平均電流が増加し、出力電圧Voutを上昇させるように機能する。
図3の場合の電流振幅調整方法を図示すると、図8(a),(b)のようになる。
Further, the movement of the inductor current by the above control is as follows only in d).
d ′) After the turn-on, when the time determined according to the error of the output voltage elapses, the switching element 5 is turned off.
Further, the output voltage Vout is changed as follows.
B) When the output voltage Vout is higher than a predetermined value, the ON time of the switching element is controlled to be small. As a result, the average current of the inductor is reduced and the output voltage Vout is reduced.
B) Conversely, when the output voltage Vout is lower than a predetermined value, the on-time of the switching element is controlled to be longer. As a result, the average current of the inductor increases and functions to increase the output voltage Vout.
The current amplitude adjustment method in the case of FIG. 3 is shown in FIGS. 8 (a) and 8 (b).

この発明の実施の形態を示す回路図Circuit diagram showing an embodiment of the present invention 図1の動作を説明するための各部波形図Waveform diagram of each part for explaining the operation of FIG. この発明の他の実施の形態を示す回路図Circuit diagram showing another embodiment of the present invention 図3の動作を説明するための各部波形図Each part waveform diagram for explaining the operation of FIG. 図1,図3で用いられるタイマー回路を示す回路図Circuit diagram showing the timer circuit used in FIGS. この発明による電流制御方法の説明図Explanatory drawing of the current control method by this invention 図1における電流振幅調整方法の説明図Explanatory drawing of the current amplitude adjustment method in FIG. 図3における電流振幅調整方法の説明図Explanatory drawing of the current amplitude adjustment method in FIG. 電流連続モード制御方式を適用した従来例を示す回路図Circuit diagram showing a conventional example using the continuous current mode control method 電流臨界モード制御方式を適用した従来例を示す回路図Circuit diagram showing a conventional example using the current critical mode control method 図10における電流制御方法の説明図Explanatory drawing of the current control method in FIG.

符号の説明Explanation of symbols

1…交流入力端子、2…整流回路、3…入力コンデンサ、4…インダクタ、5…スイッチング素子、6…ダイオード、7…出力コンデンサ、8…直流出力端子、11…抵抗分圧回路、12…スイッチング素子駆動回路、13…電流検出抵抗、21…RSフリップフロップ、22…コンパレータ、23…乗算回路、24…ピークホールド回路、25…タイマー回路、26…出力電圧誤差アンプ(アンプまたは誤差アンプ)、28…電流検出回路、31…単安定マルチバイブレータ、32…ランプ回路、33…CR直列回路。   DESCRIPTION OF SYMBOLS 1 ... AC input terminal, 2 ... Rectifier circuit, 3 ... Input capacitor, 4 ... Inductor, 5 ... Switching element, 6 ... Diode, 7 ... Output capacitor, 8 ... DC output terminal, 11 ... Resistance voltage dividing circuit, 12 ... Switching Element drive circuit, 13 ... current detection resistor, 21 ... RS flip-flop, 22 ... comparator, 23 ... multiplication circuit, 24 ... peak hold circuit, 25 ... timer circuit, 26 ... output voltage error amplifier (amplifier or error amplifier), 28 ... current detection circuit, 31 ... monostable multivibrator, 32 ... ramp circuit, 33 ... CR series circuit.

Claims (3)

交流電源を全波整流して脈流出力を得るダイオード整流回路と、このダイオード整流回路に接続されたインダクタと、このインダクタに流れる電流をオンオフするスイッチング素子と、前記インダクタから供給される電流を平滑して直流出力を得るコンデンサと、前記インダクタから前記コンデンサに流れる電流を整流するダイオードとからなり、交流入力電圧を昇圧して安定した直流を発生するとともに、交流入力の力率を改善する機能を備えたスイッチング電源において、
検出される直流出力電圧と設定値との誤差を増幅して出力する誤差増幅手段と、前記インダクタに流れる電流を検出する電流検出手段と、その検出された電流のピーク値を保持する保持手段と、そのピーク値に応じて前記インダクタに流れる電流の下限値を設定する電流制限手段と、前記スイッチング素子のオン時間を決定するオン時間決定手段とを設け、
インダクタに流れる電流が前記電流制限手段に設定された電流下限値よりも低くなったときにスイッチング素子をターンオンし、その後、前記オン時間が経過したときにスイッチング素子をターンオフすることを特徴とするスイッチング電源。
A diode rectifier circuit that obtains a pulsating output by full-wave rectifying an AC power supply, an inductor connected to the diode rectifier circuit, a switching element that turns on and off the current flowing through the inductor, and a current supplied from the inductor is smoothed And a diode that rectifies the current flowing from the inductor to the capacitor to generate a stable direct current by boosting the alternating current input voltage and to improve the power factor of the alternating current input. In the provided switching power supply,
An error amplifying means for amplifying and outputting an error between a detected DC output voltage and a set value; a current detecting means for detecting a current flowing through the inductor; and a holding means for holding a peak value of the detected current. The current limiting means for setting the lower limit value of the current flowing through the inductor according to the peak value, and the ON time determining means for determining the ON time of the switching element,
The switching element is turned on when a current flowing through the inductor becomes lower than a current lower limit value set in the current limiting means, and then the switching element is turned off when the ON time has elapsed. Power supply.
前記電流制限手段として前記誤差とピーク値とを乗算する乗算器を用いることにより、前記誤差に基づいて前記最小電流設定値(電流下限値の設定値)を調整することを特徴とする請求項1に記載のスイッチング電源。   2. The minimum current set value (set value of a current lower limit value) is adjusted based on the error by using a multiplier that multiplies the error and a peak value as the current limiting means. Switching power supply described in 前記オン時間決定手段として前記誤差に応じた時間を設定するタイマー回路を設け、前記誤差に基づいて前記オン時間を調整することを特徴とする請求項1または2に記載のスイッチング電源。   The switching power supply according to claim 1, wherein a timer circuit that sets a time according to the error is provided as the on-time determining unit, and the on-time is adjusted based on the error.
JP2008103670A 2008-04-11 2008-04-11 Switching power supply Expired - Fee Related JP5109775B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008103670A JP5109775B2 (en) 2008-04-11 2008-04-11 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008103670A JP5109775B2 (en) 2008-04-11 2008-04-11 Switching power supply

Publications (2)

Publication Number Publication Date
JP2009261040A JP2009261040A (en) 2009-11-05
JP5109775B2 true JP5109775B2 (en) 2012-12-26

Family

ID=41387757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008103670A Expired - Fee Related JP5109775B2 (en) 2008-04-11 2008-04-11 Switching power supply

Country Status (1)

Country Link
JP (1) JP5109775B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5673920B2 (en) * 2010-03-29 2015-02-18 松尾博文 Cascaded boost type switching power supply circuit
CN101976960B (en) * 2010-11-04 2013-01-23 成都芯源系统有限公司 Switching power supply peak current control device and method
JP6270386B2 (en) * 2013-09-10 2018-01-31 日立オートモティブシステムズ株式会社 Booster power supply device and injector drive system
JP6173888B2 (en) * 2013-11-22 2017-08-02 ミネベアミツミ株式会社 Load drive device
JP6306695B2 (en) * 2014-05-23 2018-04-04 日立オートモティブシステムズ株式会社 Electronic control unit
JP7196603B2 (en) * 2018-12-28 2022-12-27 富士電機株式会社 Drive signal generation circuit, power supply circuit
JP7532755B2 (en) * 2019-09-04 2024-08-14 富士電機株式会社 Integrated circuits, power supply circuits

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005218252A (en) * 2004-01-30 2005-08-11 Sanken Electric Co Ltd Power factor improving circuit and power supply
CN101040421B (en) * 2004-10-29 2012-03-14 罗姆股份有限公司 Switching regulator control circuit, switching regulator using the circuit, and switching signal generating apparatus
JP4899547B2 (en) * 2005-10-21 2012-03-21 富士電機株式会社 Switching power supply

Also Published As

Publication number Publication date
JP2009261040A (en) 2009-11-05

Similar Documents

Publication Publication Date Title
JP5446137B2 (en) Switching power supply
JP5834348B2 (en) Controller and method used in power factor correction converter
JP5136364B2 (en) Control method of power factor correction circuit
US8570772B2 (en) Isolated flyback converter with efficient light load operation
CN103683918B (en) Switching power supply unit
US9716426B2 (en) Switching power supply circuit
JP5109775B2 (en) Switching power supply
US20130278237A1 (en) Method and apparatus to control a power factor correction circuit
JP4899547B2 (en) Switching power supply
JP6209022B2 (en) Switching regulator
JP2014099948A (en) Switching power supply device
JP6248430B2 (en) LED driving device, LED lighting device, and error amplification circuit
JP2013197098A (en) Light driving apparatus and method of the same
JP2010136604A (en) Switching power supply apparatus
JP6702112B2 (en) Switching power supply device and LED lighting circuit
CN110971107A (en) Switch circuit control method, control circuit and switch circuit
JP4854556B2 (en) Power supply
JP2001169545A (en) Dc-dc converter
KR20120002408A (en) DC power supply
JP5493916B2 (en) Buck-boost DC-DC converter and switching control circuit
JP5090433B2 (en) Power supply
EP3424140B1 (en) Buck-boost controller achieving high power factor and valley switching
JP2009240114A (en) Switching power supply unit
JP5588393B2 (en) Synchronous rectifier converter and its test system
JP6810150B2 (en) Switching power supply and semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20110315

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5109775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees