[go: up one dir, main page]

JP5103818B2 - Semiconductor laser element - Google Patents

Semiconductor laser element Download PDF

Info

Publication number
JP5103818B2
JP5103818B2 JP2006212712A JP2006212712A JP5103818B2 JP 5103818 B2 JP5103818 B2 JP 5103818B2 JP 2006212712 A JP2006212712 A JP 2006212712A JP 2006212712 A JP2006212712 A JP 2006212712A JP 5103818 B2 JP5103818 B2 JP 5103818B2
Authority
JP
Japan
Prior art keywords
semiconductor laser
resin
collet
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006212712A
Other languages
Japanese (ja)
Other versions
JP2008041850A (en
Inventor
俊夫 野間口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2006212712A priority Critical patent/JP5103818B2/en
Publication of JP2008041850A publication Critical patent/JP2008041850A/en
Application granted granted Critical
Publication of JP5103818B2 publication Critical patent/JP5103818B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

この発明は、半導体レーザ素子に関する。   The present invention relates to a semiconductor laser element.

下記の特許文献1には、光半導体素子の実装方法として、光半導体素子をコレット(保持部材)の端面に真空吸引し、台の所定位置まで搬送しボンデイングする方法が開示されている。
近年、光ファイバ通信の高速大容量化に伴って、信号用光源として用いられる半導体レーザの高速化が図られている。例えば、光通信用半導体レーザは、図3に示すように、ストライプ状に加工された活性層を含むメサ構造の周囲に電流狭窄のための半導体埋込層を有し、更にこの半導体埋込層に起因する静電容量を低減するために、メサ構造の両側にトレンチ溝を有する。このように、半導体レーザの表面に凹凸が存在する場合、引用文献1の記載の方法を用いて半導体レーザ素子を搬送すると、搬送の際に半導体レーザ素子の変形や破損等の不都合が生じる問題がある。
Patent Document 1 listed below discloses a method for mounting an optical semiconductor element by vacuum-sucking the optical semiconductor element to an end face of a collet (holding member), transporting it to a predetermined position on a table, and bonding.
In recent years, with the increase in the speed and capacity of optical fiber communication, the speed of a semiconductor laser used as a signal light source has been increased. For example, as shown in FIG. 3, a semiconductor laser for optical communication has a semiconductor buried layer for current confinement around a mesa structure including an active layer processed into a stripe shape, and further this semiconductor buried layer In order to reduce the capacitance caused by the above, trench grooves are provided on both sides of the mesa structure. As described above, when the surface of the semiconductor laser is uneven, if the semiconductor laser element is transported using the method described in the cited document 1, there is a problem that inconvenience such as deformation or breakage of the semiconductor laser element occurs during the transport. is there.

特開平5−21820号公報Japanese Patent Laid-Open No. 5-21820

半導体レーザチップをパッケージやサブマウントに実装する際、半導体レーザチップは、コレットに真空吸引により保持され、搬送される。このとき半導体レーザチップをコレットに接触させ真空吸着する際に、半導体レーザチップを確実に保持するためにコレットに所定の荷重をかける必要がある。このとき半導体レーザチップの表面の凹凸により、半導体レーザチップの表面とコレットの接触面とが一様に接触せず、半導体レーザチップに大きな応力が加わり、クラックが生じる恐れがある。このクラックは、半導体レーザの活性層にも到達する可能性があり、半導体レーザ素子を破壊させてしまう恐れがある。   When the semiconductor laser chip is mounted on a package or a submount, the semiconductor laser chip is held and transported to the collet by vacuum suction. At this time, when the semiconductor laser chip is brought into contact with the collet and vacuum-adsorbed, it is necessary to apply a predetermined load to the collet in order to securely hold the semiconductor laser chip. At this time, due to the unevenness of the surface of the semiconductor laser chip, the surface of the semiconductor laser chip and the contact surface of the collet do not come into uniform contact, and a large stress is applied to the semiconductor laser chip, which may cause cracks. This crack may reach the active layer of the semiconductor laser and may destroy the semiconductor laser element.

特に、光ファイバ伝送の光源として用いられる埋込型半導体レーザでは、ストライプ状に加工された活性層を含むメサ構造を挟んで、埋込領域にトレンチ溝を有するが、より高速の動作特性を得るために、活性層領域とトレンチ溝との間隔をより狭小化する傾向がある。例えば、2GHz程度の変調周波数で動作する半導体レーザ素子では、このトレンチ溝の間隔は7〜20μm程度であるが、10GHzの変調周波数で動作する半導体レーザにおいては、トレンチ溝の間隔は6μm程度に狭く形成される。この場合、トレンチ溝を有する埋込型半導体レーザチップの実装において、この活性層領域とトレンチ溝との間隔が狭い半導体レーザチップほど、クラックの発生が顕著であり、素子の破壊の問題が生じることが明らかになった。これは、活性層領域とトレンチ溝との間隔の狭小化により、コレットの底面と半導体レーザチップとの接触面積が小さくなること、あるいは、表面の凹凸が顕著になることからコレット底面が半導体レーザチップの表面に接触する際に傾いて、コレットが線状に接触する場合があり、この結果、コレットの荷重による半導体レーザチップへの圧力が、より大きくなることが原因と考えられる。一方、ダメージを低減するためにコレットの荷重を低減すると、確実な真空吸着が困難となり、生産性が低下するといった問題も生じる。   In particular, an embedded semiconductor laser used as a light source for optical fiber transmission has a trench groove in an embedded region with a mesa structure including an active layer processed in a stripe shape, but obtains higher operating characteristics. For this reason, there is a tendency to further narrow the distance between the active layer region and the trench groove. For example, in a semiconductor laser element operating at a modulation frequency of about 2 GHz, the interval between the trench grooves is about 7 to 20 μm. However, in a semiconductor laser operating at a modulation frequency of 10 GHz, the interval between the trench grooves is as narrow as about 6 μm. It is formed. In this case, in the mounting of a buried type semiconductor laser chip having a trench groove, the semiconductor laser chip having a narrower distance between the active layer region and the trench groove is more prone to cracks and causes a problem of element destruction. Became clear. This is because the contact area between the bottom surface of the collet and the semiconductor laser chip becomes smaller due to the narrowing of the gap between the active layer region and the trench groove, or the unevenness of the surface becomes remarkable, so that the bottom surface of the collet is the semiconductor laser chip. The collet may incline when contacting the surface of the semiconductor, and may contact linearly. As a result, it is considered that the pressure on the semiconductor laser chip due to the load of the collet becomes larger. On the other hand, if the collet load is reduced in order to reduce damage, reliable vacuum suction becomes difficult and productivity is lowered.

そこで、本発明は、半導体レーザ素子を実装する際に、素子にクラックを生じさせたり破壊させたりすることなく、優れた特性および信頼性を有する半導体光素子を提供することを課題とする。   Accordingly, an object of the present invention is to provide a semiconductor optical device having excellent characteristics and reliability without causing cracks or destruction of the device when mounting the semiconductor laser device.

本発明に係る半導体レーザ素子は、第1導電型の半導体基板と、前記半導体基板上に形成された活性層と、前記活性層を含むストライプ状メサ部と、前記メサ部の周囲を半導体で埋め込む埋込層と、前記活性層上に形成された第2導電型のコンタクト層および電極とを有し、前記埋込層にトレンチ溝が形成されている埋込型半導体レーザ素子であって、前記半導体レーザ素子表面に前記電極の厚みよりも厚いコレット保持用樹脂パッドを有することを特徴としている。 A semiconductor laser device according to the present invention includes a semiconductor substrate of a first conductivity type, an active layer formed on the semiconductor substrate, a striped mesa portion including the active layer, and a periphery of the mesa portion embedded with a semiconductor. and the buried layer, and a second conductivity type contact layer and the electrode formed on the active layer, a buried semiconductor laser device trenches are formed on the buried layer, wherein The semiconductor laser device has a collet holding resin pad thicker than the electrode on the surface of the semiconductor laser element .

上記構成の半導体レーザ素子によれば、コレットを用いて半導体レーザチップを実装する際に、コレットの底面が半導体レーザ素子の表面に形成された電極等に接触する前に、樹脂パッドに接触し、コレットによる荷重が半導体素子に加わり応力が生じても、樹脂パッドにより吸収され緩和されることにより、半導体レーザ素子にクラックが生じたり、破壊されることを防止することができる。   According to the semiconductor laser device having the above configuration, when mounting the semiconductor laser chip using the collet, the bottom surface of the collet contacts the resin pad before contacting the electrode formed on the surface of the semiconductor laser device, Even if a load due to the collet is applied to the semiconductor element and a stress is generated, the semiconductor laser element can be prevented from being cracked or broken by being absorbed and relaxed by the resin pad.

特に、ストライプ状メサ部とトレンチ溝との間隔が狭小に形成される高速変調可能な半導体レーザ素子を実装する場合において、クラックの発生を防止でき、信頼性の高い半導体レーザ素子を提供することができる。   In particular, when mounting a semiconductor laser element capable of high-speed modulation in which the distance between the stripe-shaped mesa portion and the trench groove is narrow, the generation of cracks can be prevented and a highly reliable semiconductor laser element can be provided. it can.

また、本発明に係る半導体レーザ素子では、上記の樹脂パッドが半導体レーザ素子の表面に形成された電極およびトレンチ溝以外の領域に形成され、前記ストライプ状メサ部上に形成された電極、及び前記トレンチ溝から隔離して配置されている。樹脂パッドが、活性層上に形成された電極、またはトレンチ溝と隔離して形成することにより、コレットで半導体レーザ素子を保持する場合に生じる応力の活性層への影響を低減することができる。 In the semiconductor laser device according to the present invention, the resin pad is formed in a region other than the electrode formed on the surface of the semiconductor laser device and the trench groove , and the electrode formed on the stripe mesa portion; It is arranged to be isolated from the trench groove . By forming the resin pad separately from the electrode formed on the active layer or the trench groove, it is possible to reduce the influence of the stress generated when the semiconductor laser element is held by the collet on the active layer.

また、本発明に係る半導体レーザ素子では、樹脂パッドが、ストライプ状メサ部に対してほぼ対称に2個以上配置されるように形成してもよい。コレットの底面が、樹脂パッドの表面と広い面積で均一に接触することができるので、コレットが接触する際の応力を低減することができる。また、前記樹脂パッドは、感光性樹脂からなることができる。
Further, in the semiconductor laser device according to the present invention, two or more resin pads may be formed so as to be substantially symmetrical with respect to the striped mesa portion. Since the bottom surface of the collet can be in uniform contact with the surface of the resin pad over a wide area, the stress when the collet comes into contact can be reduced. The resin pad may be made of a photosensitive resin.

本発明によれば、半導体光素子は、その表面にコレット保持のための樹脂パッドが形成されているので、信頼性の高い半導体光素子が得られる。   According to the present invention, since the semiconductor optical device has the resin pad for holding the collet formed on the surface thereof, a highly reliable semiconductor optical device can be obtained.

以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted.

第1実施形態
図1(a)、および(b)は、本発明の第1の実施形態に係る半導体光素子30を示す概略図である。この半導体光素子の例としては、半導体レーザ素子(レーザダイオード)や光変調器などを挙げることができる。
First Embodiment FIGS. 1A and 1B are schematic views showing a semiconductor optical device 30 according to a first embodiment of the present invention. Examples of the semiconductor optical device include a semiconductor laser device (laser diode) and an optical modulator.

図1に示す実施形態では、ストライプ状に加工されたストライプ状メサ部6の周囲に半導体層が埋め込まれた埋込型半導体レーザ構造を有する。この半導体レーザ素子のストライプ状メサ部6には、n型InP半導体からなる基板1の上面に順次積層されたn型InPクラッド層2、InGaAsP量子井戸構造活性層3、第1p型InPクラッド層4を有する。ストライプ状メサ部6の周囲には、InP半導体からなる埋込層5を有し、さらに埋込層にはトレンチ溝10が形成されている。半導体埋込層は、半導体レーザの横モード制御のための屈折率導波路を形成するための機能の他に、ストライプ状メサ部6の活性層3に電流を狭窄する機能を有し、p型InP半導体層5a、n型InP半導体層5b及びp型InP半導体層5cが順次積層されて形成される。ストライプ状メサ部6および埋込層5の上面には、第2p型InPクラッド層7およびp型InGaAsコンタクト層8が積層される。ストライプ状メサ部のp型InGaAsコンタク層の上部には、ストライプ状のp側電極15が設けられており、さらに外部と電気的に接続するためのワイヤボンデイング用の電極パッド17が設けられている。n型InP半導体基板1の下面には、n側電極20が形成されている。p側電極15は、例えばTi/Pt/Auからなるオーミック性電極であり、n側電極20はAuGeNi合金からなるオーミック性電極である。p側電極15及びn側電極20を介して活性層に電流を注入することにより、半導体レーザ素子からレーザ発振が得られる。   The embodiment shown in FIG. 1 has an embedded semiconductor laser structure in which a semiconductor layer is embedded around a stripe mesa portion 6 processed into a stripe shape. In the striped mesa portion 6 of this semiconductor laser element, an n-type InP cladding layer 2, an InGaAsP quantum well structure active layer 3, and a first p-type InP cladding layer 4 are sequentially stacked on the upper surface of a substrate 1 made of an n-type InP semiconductor. Have Around the striped mesa portion 6, there is a buried layer 5 made of an InP semiconductor, and a trench groove 10 is formed in the buried layer. The buried semiconductor layer has a function of confining current in the active layer 3 of the striped mesa portion 6 in addition to the function of forming a refractive index waveguide for controlling the transverse mode of the semiconductor laser, and is a p-type. The InP semiconductor layer 5a, the n-type InP semiconductor layer 5b, and the p-type InP semiconductor layer 5c are sequentially stacked. A second p-type InP clad layer 7 and a p-type InGaAs contact layer 8 are stacked on the top surfaces of the striped mesa portion 6 and the buried layer 5. A stripe-shaped p-side electrode 15 is provided on the p-type InGaAs contact layer of the stripe-shaped mesa portion, and an electrode pad 17 for wire bonding for electrical connection to the outside is provided. . An n-side electrode 20 is formed on the lower surface of the n-type InP semiconductor substrate 1. The p-side electrode 15 is an ohmic electrode made of, for example, Ti / Pt / Au, and the n-side electrode 20 is an ohmic electrode made of an AuGeNi alloy. By injecting a current into the active layer through the p-side electrode 15 and the n-side electrode 20, laser oscillation can be obtained from the semiconductor laser element.

半導体レーザが動作状態のときは、埋込層5のpn接合は逆バイアスされるため、埋込層5に流れる電流が阻止されるが、一方、このpn接合が空乏化し、大きな静電容量を有する。この静電容量を低減するために、半導体埋込層領域において、基板まで到達するトレンチ溝10がストライプ状メサ部6の両側に形成される。このストライプ状メサ部の両側に形成されたトレンチ溝とトレンチ溝との間隔を狭くするほど、埋込層の静電容量を低減することができ、高速動作が期待できる。例えば変調周波数が10GHzの高速動作可能な半導体レーザでは、このストライプ状メサ部6の両側のトレンチ溝間の間隔は、6μmである。 When the semiconductor laser is in an operating state, the pn junction of the buried layer 5 is reverse-biased, so that the current flowing through the buried layer 5 is blocked. On the other hand, the pn junction is depleted and has a large capacitance. Have. In order to reduce this capacitance, trench grooves 10 reaching the substrate are formed on both sides of the striped mesa portion 6 in the semiconductor buried layer region. As the distance between the trench grooves formed on both sides of the striped mesa portion is reduced, the capacitance of the buried layer can be reduced and high speed operation can be expected. For example, in a semiconductor laser capable of high-speed operation with a modulation frequency of 10 GHz, the interval between the trench grooves on both sides of the striped mesa portion 6 is 6 μm.

また、半導体レーザ素子の表面には、コレット保持用の樹脂パッド25が形成されている。樹脂の材料は、例えば感光性ポリイミド樹脂や感光性BCB樹脂(ベンゾシクロブテン樹脂)を用いることができる。感光性の樹脂を用いることで、通常のフォトリソグラフ工程により、所定のパターンを有する樹脂パッド25を容易に形成することができる。p側電極15および電極パッド17の厚みは、通常、2〜3μm程度である。一方、樹脂パッド25の厚みは、このp側電極15の厚みより厚くすることで、半導体レーザチップを実装する際にコレットによる真空吸着時においても、半導体レーザチップの電極等に直接接触することを防止することができる。また、樹脂が緩衝材として機能するため、コレットが樹脂に接触しても、その応力が半導体レーザチップに影響することを低減することができる。樹脂の厚みは、例えば4〜5μm程度であり、p側電極の厚みよりも約2〜3μm程度厚く形成されている。   A resin pad 25 for holding a collet is formed on the surface of the semiconductor laser element. For example, a photosensitive polyimide resin or a photosensitive BCB resin (benzocyclobutene resin) can be used as the resin material. By using a photosensitive resin, the resin pad 25 having a predetermined pattern can be easily formed by a normal photolithography process. The thickness of the p-side electrode 15 and the electrode pad 17 is usually about 2 to 3 μm. On the other hand, by making the thickness of the resin pad 25 larger than the thickness of the p-side electrode 15, it is possible to directly contact the electrode of the semiconductor laser chip and the like even during vacuum suction by the collet when mounting the semiconductor laser chip. Can be prevented. Moreover, since the resin functions as a buffer material, even if the collet contacts the resin, it is possible to reduce the influence of the stress on the semiconductor laser chip. The thickness of the resin is, for example, about 4 to 5 μm, and is formed to be about 2 to 3 μm thicker than the thickness of the p-side electrode.

また、樹脂パッド25は、ストライプ状メサ部6およびトレンチ溝10から隔離して配置されている。コレットにより半導体レーザチップを保持する場合でも、コレットの荷重による応力が活性層へ伝達されるのを防止するためである。図1において、樹脂パッド25は、ストライプ状メサ部6の両側でほぼ対称に配置されている。コレットが半導体レーザチップを保持する際に、ストライプ状メサ部6の両側に配置することでコレットの底面と樹脂パッドとが比較的広い面積で、かつ均一に接触することができる。この結果、接触時の応力を分散することができる。コレットが傾いて線状に接触したり、コレットの一部が接触することにより過度の応力が半導体レーザチップに加わり、半導体レーザチップにクラックが発生したり破損するのを防止することができる。樹脂パッドは、ストライプ状メサ部6の両側であれば、必ずしも2個である必要はなく、複数個配置されていてもよい。また、この場合であってもストライプ状メサ部6に対して略対称に配置されることがより好適である。   The resin pad 25 is disposed separately from the striped mesa portion 6 and the trench groove 10. This is to prevent the stress due to the collet load from being transmitted to the active layer even when the semiconductor laser chip is held by the collet. In FIG. 1, the resin pads 25 are arranged substantially symmetrically on both sides of the striped mesa portion 6. When the collet holds the semiconductor laser chip, the bottom surface of the collet and the resin pad can be in uniform contact with each other over a relatively wide area by disposing them on both sides of the striped mesa portion 6. As a result, the stress at the time of contact can be dispersed. It is possible to prevent the semiconductor laser chip from being cracked or broken due to an excessive stress applied to the semiconductor laser chip due to the collet being inclined and contacting linearly or a part of the collet contacting. Two resin pads are not necessarily required as long as both sides of the striped mesa portion 6 are provided, and a plurality of resin pads may be arranged. Even in this case, it is more preferable that the stripe-shaped mesa portions 6 are arranged substantially symmetrically.

第2実施形態
図2は、本発明の第2の実施形態に係る半導体光素子の製造方法を示す断面図である。この半導体光素子の例としては、半導体レーザ素子(レーザダイオード)や光変調器などを挙げることができる。
Second Embodiment FIG. 2 is a cross-sectional view showing a method of manufacturing a semiconductor optical device according to a second embodiment of the present invention. Examples of the semiconductor optical device include a semiconductor laser device (laser diode) and an optical modulator.

図2において、コレット保持用のための樹脂パッド領域25が、ストライプ状メサ部6およびトレンチ溝10から離れて設けてある。コレットで半導体レーザチップを保持する場合、第1の実施形態では、コレットが、ストライプ状メサ部6あるいはトレンチ溝10にまたがって、ストライプ状メサ部6の両側に配置された樹脂パッド25と接触し真空吸着することになるが、本実施例では、ストライプ状メサ部6およびトレンチ溝10から離れた領域に、樹脂パッドが設けられているので、さらに活性層への応力の影響を軽減でき、クラック等による素子の破損を防止することができる。樹脂パッドは、コレットの底面が接触する際に、均一に接触するように配置されていれば、複数個に分割して配置されていてもよい。   In FIG. 2, a resin pad region 25 for holding the collet is provided apart from the striped mesa portion 6 and the trench groove 10. In the case where the semiconductor laser chip is held by the collet, in the first embodiment, the collet contacts the resin pads 25 disposed on both sides of the striped mesa unit 6 across the striped mesa unit 6 or the trench groove 10. In this embodiment, since the resin pad is provided in a region away from the striped mesa portion 6 and the trench groove 10, the influence of stress on the active layer can be further reduced and cracks can be generated. It is possible to prevent the element from being damaged due to the above. The resin pad may be divided into a plurality of parts as long as the resin pads are arranged so as to come into uniform contact with the bottom surface of the collet.

次に、図1に示すような第1実施形態における半導体レーザチップを製造する主な工程について説明する。n型InP基板1上に、n型InPクラッド層2、下部InGaAsP光閉じ込め層(図示せず)、InGaAsP/InGaAsP多重量子井戸構造活性層3、上部InGaAsP光閉じ込め層(図示せず)、第1p型InPクラッド層4を順次、MOCVD法により結晶成長させる。次に、ストライプ状メサ部を形成する領域に、SiN絶縁膜マスクをフォトリソグラフ工程により作成し、絶縁膜マスク以外のストライプ状メサ部を形成しない領域をウエットエッチングにより除去し、活性層を含むストライプ状メサ部6を形成する。続いて、p型InP埋込層5a、n型InP埋込層5b、p型InP埋込層5cを順次、MOCVD法により結晶成長させる。成長後、SiO絶縁膜マスクを除去する。この後、第2p型InPクラッド層7及びp型InGaAsコンタクト層8を、ストライプ状メサ部6および埋込層5(5a,5b,5c)にわたって成長する。 Next, main steps for manufacturing the semiconductor laser chip in the first embodiment as shown in FIG. 1 will be described. On an n-type InP substrate 1, an n-type InP cladding layer 2, a lower InGaAsP optical confinement layer (not shown), an InGaAsP / InGaAsP multiple quantum well structure active layer 3, an upper InGaAsP optical confinement layer (not shown), a first p The type InP cladding layer 4 is successively grown by MOCVD. Next, a SiN insulating film mask is formed in a region where the striped mesa portion is formed by a photolithography process, and a region where the striped mesa portion other than the insulating film mask is not formed is removed by wet etching, and a stripe including the active layer is formed. The mesa portion 6 is formed. Subsequently, the p-type InP buried layer 5a, the n-type InP buried layer 5b, and the p-type InP buried layer 5c are successively grown by MOCVD. After the growth, the SiO 2 insulating film mask is removed. Thereafter, the second p-type InP cladding layer 7 and the p-type InGaAs contact layer 8 are grown over the striped mesa portion 6 and the buried layer 5 (5a, 5b, 5c).

次に、トレンチ溝を形成する領域以外の領域にSiN絶縁膜マスクを形成し、n型InPクラッド層に到達するまでウエットエッチングによりエッチングを行い、トレンチ溝10を形成する。このとき、トレンチ溝10とストライプ状メサ部6との距離が、2.5μmであり、トレンチ溝とトレンチ溝との間隔が、6μmになるように絶縁膜マスクのパターンを形成する。トレンチ溝10を形成後、SiNからなる絶縁膜19を形成し、ストライプ状メサ部上のInGaAsコンタクト層8にp側電極が接触するための開口部を形成するためのフォトレジストを形成する。このフォトレジストマスクを利用して、絶縁膜を除去し電極コンタクト用の開口部を形成するとともに、Ti/Pt/Auを蒸着法により形成する。さらに、この電極上にメッキにより約1.5μmの厚膜の金を形成する。このときの電極の総厚は、2μm程度である。
その後、リフトオフ法を用いて、ストライプ状メサ部領域および電極パッド領域以外に形成された電極金属をレジストともに除去する。
Next, a SiN insulating film mask is formed in a region other than the region for forming the trench groove, and etching is performed by wet etching until the n-type InP cladding layer is reached, thereby forming the trench groove 10. At this time, the pattern of the insulating film mask is formed so that the distance between the trench groove 10 and the striped mesa portion 6 is 2.5 μm, and the distance between the trench groove and the trench groove is 6 μm. After forming the trench groove 10, an insulating film 19 made of SiN is formed, and a photoresist for forming an opening for the p-side electrode to contact the InGaAs contact layer 8 on the striped mesa portion is formed. Using this photoresist mask, the insulating film is removed to form an opening for electrode contact, and Ti / Pt / Au is formed by vapor deposition. Further, a gold film having a thickness of about 1.5 μm is formed on the electrode by plating. The total thickness of the electrode at this time is about 2 μm.
Thereafter, the lift-off method is used to remove together with the resist the electrode metal formed outside the stripe-shaped mesa region and the electrode pad region.

次に、コレット保持用の樹脂パッドを形成するために、感光性樹脂を均一に形成する。感光性樹脂として、例えば感光性ポリイミド樹脂や感光性BCB樹脂を用いることができる。また、感光性樹脂の形成は、スピンコートにより塗布し、その後、280℃6分の熱処理を行う。形成された感光性樹脂の厚みは、例えば5μmである。その後、フォトリソグラフにより、コレット保持のための樹脂パッド領域25のみを残し、感光性樹脂を除去する。   Next, in order to form a resin pad for holding a collet, a photosensitive resin is uniformly formed. For example, a photosensitive polyimide resin or a photosensitive BCB resin can be used as the photosensitive resin. The photosensitive resin is formed by spin coating, and then heat treatment at 280 ° C. for 6 minutes. The thickness of the formed photosensitive resin is, for example, 5 μm. Thereafter, the photosensitive resin is removed by photolithography, leaving only the resin pad region 25 for holding the collet.

次に、InP基板1を100μmまでラッピング法により研削し、InP基板1の裏面にn側電極としてAuGeNi合金を蒸着法により形成する。その後、所望の共振器長(ここでは300μm)となるようにへき開により基板を分割することにより、図1に示す本発明の第1の実施形態の半導体レーザ素子30が完成する。   Next, the InP substrate 1 is ground to 100 μm by lapping, and an AuGeNi alloy is formed on the back surface of the InP substrate 1 as an n-side electrode by vapor deposition. Thereafter, the substrate is divided by cleavage so as to have a desired resonator length (here, 300 μm), whereby the semiconductor laser device 30 according to the first embodiment of the present invention shown in FIG. 1 is completed.

コレット保持用の樹脂パッド25の樹脂の高さは、p側電極金属15の高さよりも高く形成されているので、半導体レーザチップをコレットで保持する場合に、コレットの底面は、p側電極15には接触せずに、ある程度の弾力性を有する樹脂パッド25に接触することになる。したがって、コレットで半導体レーザチップを保持する場合に生じるコレット荷重による応力によって、クラックが生じたり、破壊されることがない。特に、素子の静電容量を低減する目的でトレンチ溝の間隔が狭小化された高周波用半導体レーザ素子においても、実装時のコレットによる真空吸着によるクラックの導入あるいは破壊を防止することができる。   Since the resin height of the resin pad 25 for holding the collet is formed higher than the height of the p-side electrode metal 15, when the semiconductor laser chip is held by the collet, the bottom surface of the collet is the p-side electrode 15. The resin pad 25 having a certain degree of elasticity is contacted without contact with the resin. Therefore, the stress due to the collet load generated when the semiconductor laser chip is held by the collet is not cracked or broken. In particular, even in a high-frequency semiconductor laser device in which the interval between trench grooves is narrowed for the purpose of reducing the capacitance of the device, it is possible to prevent the introduction or destruction of cracks due to vacuum adsorption by a collet during mounting.

なお、第2の実施形態における半導体レーザチップを製造する工程も、半導体レーザチップを保持するための樹脂パッドを形成する領域が第1の実施形態における半導体レーザチップと異なるが、第1の実施形態における製造工程とほぼ同様の工程を用いて製造することができる。   The process for manufacturing the semiconductor laser chip in the second embodiment also differs from the semiconductor laser chip in the first embodiment in the region where the resin pad for holding the semiconductor laser chip is formed. It can manufacture using the process similar to the manufacturing process in.

以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。   The present invention has been described in detail based on the embodiments. However, the present invention is not limited to the above embodiment. The present invention can be variously modified without departing from the gist thereof.

(a)は本発明の第1実施形態に係る半導体レーザ素子の斜視図であり、(b)は本発明の第1実施形態に係る半導体レーザ素子の断面図である。(A) is a perspective view of the semiconductor laser device according to the first embodiment of the present invention, and (b) is a cross-sectional view of the semiconductor laser device according to the first embodiment of the present invention. 図2は本発明の第2実施形態に係る半導体レーザ素子の断面図である。FIG. 2 is a cross-sectional view of a semiconductor laser device according to the second embodiment of the present invention. 図3は、従来の半導体レーザ素子および実装時においてコレットにより保持された状態を示す図である。FIG. 3 is a diagram showing a conventional semiconductor laser element and a state held by a collet during mounting.

符号の説明Explanation of symbols

1…n型InP基板、2…n型InPクラッド層、3…InGaAsP量子井戸構造活性層、4…第1p型InPクラッド層、5、5a、5b、5c…埋込層、6…ストライプ状メサ部、7…第2p型InPクラッド層、8…p型InGaAsコンタクト層、10…トレンチ溝、15…p側電極、17…電極パッド、19…絶縁膜、20…n側電極、25…樹脂パッド、30…半導体レーザチップ、103…活性層、105、105a、105b…埋込層、115…電極、117…電極パッド、119…絶縁膜、150…コレット   DESCRIPTION OF SYMBOLS 1 ... n-type InP substrate, 2 ... n-type InP clad layer, 3 ... InGaAsP quantum well structure active layer, 4 ... 1st p-type InP clad layer, 5, 5a, 5b, 5c ... buried layer, 6 ... striped mesa , 7 ... second p-type InP cladding layer, 8 ... p-type InGaAs contact layer, 10 ... trench groove, 15 ... p-side electrode, 17 ... electrode pad, 19 ... insulating film, 20 ... n-side electrode, 25 ... resin pad , 30 ... Semiconductor laser chip, 103 ... Active layer, 105, 105a, 105b ... Embedded layer, 115 ... Electrode, 117 ... Electrode pad, 119 ... Insulating film, 150 ... Collet

Claims (3)

第1導電型の半導体基板と、
前記半導体基板上に形成された活性層と、
前記活性層を含むストライプ状メサ部と、
前記ストライプ状メサ部の周囲を半導体で埋め込む埋込層と、
前記活性層上に形成された第2導電型のコンタクト層および電極とを有し、
前記埋込層にトレンチ溝が形成されている埋込型半導体レーザ素子であって、
前記半導体レーザ素子表面に前記電極の厚みよりも厚いコレット保持用樹脂パッドを有し、
前記樹脂パッドは、前記電極および前記トレンチ溝以外の領域に形成され、前記ストライプ状メサ部上に形成された電極、及び前記トレンチ溝から隔離して配置されていることを特徴とする半導体レーザ素子。
A first conductivity type semiconductor substrate;
An active layer formed on the semiconductor substrate;
A striped mesa portion including the active layer;
A buried layer embedded with a semiconductor around the striped mesa portion;
A second conductivity type contact layer and an electrode formed on the active layer;
An embedded semiconductor laser element in which a trench groove is formed in the embedded layer,
Have a thick collet retaining resin pad than the thickness of the electrode on the semiconductor laser element surface,
The resin pad is formed in a region other than the electrode and the trench groove, and is disposed separately from the electrode formed on the striped mesa portion and the trench groove. .
前記樹脂パッドが、前記ストライプ状メサ部に対してほぼ対称に2個以上配置されていることを特徴とする、請求項1に記載の半導体レーザ素子。   2. The semiconductor laser device according to claim 1, wherein two or more of the resin pads are arranged substantially symmetrically with respect to the striped mesa portion. 前記樹脂パッドは、感光性樹脂からなることを特徴とする、請求項1または請求項2記載の半導体レーザ素子。The semiconductor laser device according to claim 1, wherein the resin pad is made of a photosensitive resin.
JP2006212712A 2006-08-04 2006-08-04 Semiconductor laser element Expired - Fee Related JP5103818B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006212712A JP5103818B2 (en) 2006-08-04 2006-08-04 Semiconductor laser element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006212712A JP5103818B2 (en) 2006-08-04 2006-08-04 Semiconductor laser element

Publications (2)

Publication Number Publication Date
JP2008041850A JP2008041850A (en) 2008-02-21
JP5103818B2 true JP5103818B2 (en) 2012-12-19

Family

ID=39176554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006212712A Expired - Fee Related JP5103818B2 (en) 2006-08-04 2006-08-04 Semiconductor laser element

Country Status (1)

Country Link
JP (1) JP5103818B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5511545B2 (en) * 2010-06-29 2014-06-04 日本オクラロ株式会社 Semiconductor laser element
JP7241572B2 (en) * 2019-03-08 2023-03-17 日本ルメンタム株式会社 Semiconductor optical device, optical module, and method for manufacturing semiconductor optical device
JP2021009897A (en) * 2019-06-28 2021-01-28 住友電気工業株式会社 Surface emitting laser
US12046870B2 (en) 2021-11-12 2024-07-23 Lumentum Japan, Inc. Optical semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332676A (en) * 2002-05-08 2003-11-21 Mitsubishi Electric Corp Semiconductor optical device
JP4731167B2 (en) * 2005-01-05 2011-07-20 株式会社リコー Surface emitting laser element

Also Published As

Publication number Publication date
JP2008041850A (en) 2008-02-21

Similar Documents

Publication Publication Date Title
JP4504610B2 (en) Ridge type semiconductor laser device
JP5177130B2 (en) Photonic crystal laser and photonic crystal laser manufacturing method
US11626707B2 (en) Semiconductor laser diode
JP3230785B2 (en) Semiconductor laser and method of manufacturing the same
JP2010041035A (en) Semiconductor laser device and method of manufacturing the same, and optical pickup device
JP2011119521A (en) Semiconductor laser chip, semiconductor laser device, and method of manufacturing semiconductor laser chip
JP2011108932A (en) Optical semiconductor device
JP2003332676A (en) Semiconductor optical device
US20070274360A1 (en) Semiconductor laser element and semiconductor laser device
JP5103818B2 (en) Semiconductor laser element
JP2009123939A (en) Nitride-based semiconductor element and manufacturing method therefor
WO2009107621A1 (en) Semiconductor laser element and method of manufacturing the same
JP4583058B2 (en) Semiconductor laser element
US9419411B2 (en) Semiconductor laser diode
JP2009088490A (en) Semiconductor light emitting element and semiconductor light emitting device
JP4286097B2 (en) Semiconductor laser device and semiconductor laser device
JP2003023200A (en) Semiconductor laser device
JP2012054474A (en) Semiconductor laser device
JP4607235B2 (en) Semiconductor laser element
CN102646924B (en) Method for forming coating film on facet of semiconductor optical device
JP2009188273A (en) Junction-down type optical semiconductor element, and optical semiconductor device
US20230148134A1 (en) Quantum-cascade laser element and quantum-cascade laser device
JP3987029B2 (en) Semiconductor optical device manufacturing method and semiconductor optical device
JP4883536B2 (en) Semiconductor laser device and semiconductor laser device
JP2002057401A (en) Semiconductor laser and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120719

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120917

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees