JP5103157B2

JP5103157B2 - スイッチングレギュレータおよびその制御回路、制御方法

Info

Publication number: JP5103157B2
Application number: JP2007327263A
Authority: JP
Inventors: 禎一村上
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2007-12-19
Filing date: 2007-12-19
Publication date: 2012-12-19
Anticipated expiration: 2027-12-19
Also published as: JP2009153265A

Description

本発明は、昇降圧型スイッチングレギュレータに関し、特にその制御技術に関する。

近年の携帯電話端末、ＰＤＡ（Personal Digital Assistant）、ノート型パーソナルコンピュータをはじめとするさまざまな電子機器に、リチウムイオン電池などの２次電池が搭載される。リチウムイオン電池は充電状態に応じて３〜４Ｖ程度の電池電圧を生成するが、電子機器には１．５Ｖ以下の電源電圧で動作するマイクロプロセッサや、５Ｖ程度で動作する発光ダイオードなどのデバイスが搭載される。こうしたデバイスに適切な電源電圧を与えるために、電池電圧を昇圧もしくは降圧するスイッチングレギュレータが利用される。

スイッチングレギュレータは、昇圧型と降圧型の２つが存在する。また、昇圧型と降圧型が切りかえ可能な昇降圧（ハイブリッド）型も存在する。

特開２００４−３２８７５号公報特開２００２−２５２９７１号公報特開２００１−１８８５１８号公報

従来の昇降圧型スイッチングレギュレータは、昇圧動作時と降圧動作時とで、トランジスタのスイッチング動作の制御シーケンスを切りかえる必要がある。このために、昇圧用と降圧用の２つの制御回路が必要であった。

また、スイッチングレギュレータの入力電圧が、出力電圧の目標値を跨いで変化すると、昇圧動作から降圧動作、あるいは降圧動作から昇圧動作へと制御シーケンスを切りかえる必要があるため、回路動作が不安定になるという問題があった。

本発明はかかる課題に鑑みてなされたものであり、その目的は、入力電圧と出力電圧の目標値の大小関係によらず、出力電圧を安定化可能なスイッチングレギュレータの提供にある。

本発明のある態様は、入力端子に印加された入力電圧を目標値に安定化して出力端子から出力する昇降圧型スイッチングレギュレータに関する。このスイッチングレギュレータは、入力端子と固定電圧端子の間に直列に設けられた第１トランジスタと第２トランジスタと、第１トランジスタと第２トランジスタの接続点と、出力端子の間に直列に設けられたインダクタおよび第３トランジスタと、インダクタおよび第３トランジスタの接続点と固定電圧端子の間に設けられた第４トランジスタと、出力端子と固定電圧端子の間に設けられた出力キャパシタと、出力端子の出力電圧が所定の基準電圧に近づくようにデューティ比が調節されるパルス変調信号を生成するパルス変調器と、パルス変調信号にもとづいて、第１から第４トランジスタの制御端子に駆動信号を供給するドライバ回路と、を備える。ドライバ回路は、パルス変調信号が第１レベルのとき、第１トランジスタ、第４トランジスタをオン、第２トランジスタ、第３トランジスタをオフし、パルス変調信号が第１レベルと相補的な第２レベルのとき、第１トランジスタ、第４トランジスタをオフ、第２トランジスタ、第３トランジスタをオンする。

この態様によると、入力電圧と出力電圧の目標値の大小関係によって、制御シーケンスを変化させることなく出力電圧を安定化できる。

ある態様のスイッチングレギュレータは、軽負荷状態を検出する軽負荷検出回路をさらに備えてもよい。ドライバ回路は、パルス変調信号が第２レベルのとき軽負荷状態を検出すると、第１から第４トランジスタをオフしてもよい。

ある態様のスイッチングレギュレータは、軽負荷状態を検出する軽負荷検出回路をさらに備えてもよい。ドライバ回路は、パルス変調信号が第２レベルのとき軽負荷状態を検出すると、第２トランジスタのみをオンしてもよい。

ある態様のスイッチングレギュレータは、軽負荷状態を検出する軽負荷検出回路をさらに備えてもよい。ドライバ回路は、パルス変調信号が第２レベルのとき軽負荷状態を検出すると、第３トランジスタのみをオンしてもよい。

軽負荷検出回路は、インダクタに流れる電流が、出力端子側から流れ込む状態を軽負荷状態として検出してもよい。

ある態様のスイッチングレギュレータは、第３トランジスタに代えて、カソードが出力端子側となる向きに配置されたダイオードを備えてもよい。

本発明の別の態様は、制御回路である。この制御回路は、上述のスイッチングレギュレータの第１から第４トランジスタのオン、オフを制御する制御回路であって、パルス変調器およびドライバ回路を含んで一体集積化される。

本発明のさらに別の態様は、入力端子に印加された入力電圧を目標値に安定化して出力端子から出力する昇降圧型スイッチングレギュレータの制御方法に関する。スイッチングレギュレータは、入力端子と固定電圧端子の間に直列に設けられた第１トランジスタと第２トランジスタと、第１トランジスタと第２トランジスタの接続点と、出力端子の間に直列に設けられたインダクタおよび第３トランジスタと、インダクタおよび第３トランジスタの接続点と固定電圧端子の間に設けられた第４トランジスタと、出力端子と固定電圧端子の間に設けられた出力キャパシタと、を含む。当該制御方法は、出力端子の出力電圧が所定の基準電圧に近づくようにデューティ比が調節されるパルス変調信号を生成するステップと、パルス変調信号が第１レベルのとき、第１トランジスタ、第４トランジスタをオン、第２トランジスタ、第３トランジスタをオフし、パルス変調信号が第１レベルと相補的な第２レベルのとき、第１トランジスタ、第４トランジスタをオフ、第２トランジスタ、第３トランジスタをオンするステップを交互に繰り返すステップと、を備える。

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、入力電圧と出力電圧の目標値の大小関係によらず、出力電圧を安定化可能なスイッチングレギュレータを提供できる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図１は、実施の形態に係るスイッチングレギュレータ２００の構成を示す回路図である。スイッチングレギュレータ２００は、入力端子２０２に印加された入力電圧Ｖｉｎを目標値に安定化して出力端子２０４から出力する。

スイッチングレギュレータ２００は、第１トランジスタＭ１、第２トランジスタＭ２、第３トランジスタＭ３、第４トランジスタＭ４、ドライバ回路１０、パルス変調器２０、出力キャパシタＣ１、インダクタＬ１を備える。

第１トランジスタＭ１および第２トランジスタＭ２は、入力端子２０２と固定電圧端子（接地端子）の間に直列に接続される。第１トランジスタＭ１はＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、第２トランジスタＭ２はＮチャンネルＭＯＳＦＥＴであり、それぞれの制御端子（ゲート）に入力される駆動信号Ｓ１、Ｓ２に応じてオン、オフが切りかえられる。

インダクタＬ１および第３トランジスタＭ３は、第１トランジスタＭ１と第２トランジスタＭ２の接続点（スイッチング端子）Ｎ１と、出力端子２０４の間に直列に設けられる。第３トランジスタＭ３は、ＰチャンネルＭＯＳＦＥＴであり、そのゲートには駆動信号Ｓ３が入力される。

第４トランジスタＭ４は、インダクタＬ１および第３トランジスタＭ３の接続点Ｎ２と固定電圧端子（接地端子）の間に設けられる。出力キャパシタＣ１は、出力端子２０４と固定電圧端子（接地端子）の間に設けられる。第４トランジスタＭ４はＮチャンネルＭＯＳＦＥＴであり、そのゲートには駆動信号Ｓ４が入力される。

パルス変調器２０は、出力端子２０４の出力電圧Ｖｏｕｔに応じた帰還電圧が所定の基準電圧に近づくようにデューティ比が調節されるパルス変調信号を生成する。たとえばパルス変調器２０は、出力電圧Ｖｏｕｔを抵抗した帰還電圧Ｖｆｂと、基準電圧Ｖｒｅｆとの誤差を増幅する誤差増幅器と、三角波形もしくはのこぎり波形（ランプ波形）の周期電圧を生成するオシレータと、誤差増幅器から出力される誤差電圧Ｖｅｒｒを周期電圧と比較してパルス幅変調信号（ＰＷＭ信号）を生成するＰＷＭコンパレータと、を含んでもよい。なお、パルス変調器２０の構成はこのような電圧モードのＰＷＭ方式に限定されず、ピークカレントモードやパルス周波数変調方式をはじめとする公知の制御技術を利用可能である。

ドライバ回路１０は、ＰＷＭ信号Ｓｐｗｍにもとづいて第１トランジスタＭ１から第４トランジスタＭ４のゲートに駆動信号Ｓ１〜Ｓ４を供給する。

パルス信号Ｓｐｗｍは、出力電圧Ｖｏｕｔと目標値の誤差に応じてハイレベルとローレベルの時間比率（デューティ比）が変化する。
ドライバ回路１０は、パルス信号Ｓｐｗｍがハイレベルとローレベルの何れか一方（第１レベル）のとき、第１トランジスタＭ１、第４トランジスタＭ４をオン、第２トランジスタＭ２、第３トランジスタＭ３をオフする（第１状態φ１）。
パルス信号Ｓｐｗｍが、第１レベルと相補的な第２レベルのとき、ドライバ回路１０は、第１トランジスタＭ１、第４トランジスタＭ４をオフ、第２トランジスタＭ２、第３トランジスタＭ３をオンする（第２状態φ２）。

つまり第１トランジスタＭ１と第４トランジスタＭ４が第１スイッチペアを、第２トランジスタＭ２と第３トランジスタＭ３が第２スイッチペアを構成し、パルス信号Ｓｐｗｍのデューティ比に応じて、第１スイッチペアと第２スイッチペアが交互にオンする。

第１状態φ１において、駆動信号Ｓ１をローレベル、駆動信号Ｓ４をハイレベルとすることにより、第１トランジスタＭ１、第４トランジスタＭ４がオンする。反対に、第２状態φ２では、駆動信号Ｓ１をハイレベル、駆動信号Ｓ４をローレベルとすることにより、第１トランジスタＭ１、第４トランジスタＭ４がオフする。つまり、駆動信号Ｓ４は、駆動信号Ｓ１の反転信号（Ｓ４＝＃Ｓ１）である。＃は論理反転を示す。

同様に、第１状態φ１では、駆動信号Ｓ２をローレベル、駆動信号Ｓ３をハイレベルとすることにより、第２トランジスタＭ２、第３トランジスタＭ３がオフする。反対に、第２状態φ２では、駆動信号Ｓ２をハイレベル、駆動信号Ｓ３をローレベルとすることにより、第２トランジスタＭ２、第３トランジスタＭ３がオンとなる。つまり、駆動信号Ｓ３は、駆動信号Ｓ２の反転信号（Ｓ３＝＃Ｓ２）である。

通常の負荷状態においてスイッチングレギュレータ２００は、第１状態φ１と第２状態φ２を交互に繰り返し、出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆに応じた目標値に安定化させる。

上記構成に加えて、スイッチングレギュレータ２００は軽負荷検出回路３０をさらに備える。

出力端子２０４から負荷（不図示）に流れ出る負荷電流Ｉｏがある程度大きい場合、インダクタＬ１にはスイッチング端子Ｎ１から出力端子２０４に向かう方向にコイル電流ＩＬが流れる。ところが、負荷電流Ｉｏが小さくなると（軽負荷状態）、インダクタＬ１に流れるコイル電流ＩＬの向きが反転し、出力端子２０４からスイッチング端子Ｎ１に向かって流れることになる。このときのコイル電流ＩＬは第２トランジスタＭ２を介して接地端子に捨てられるため、消費電力の観点から望ましくない。

そこで軽負荷検出回路３０は、インダクタＬ１に流れるコイル電流ＩＬが、出力端子２０４側から流れ込む状態を軽負荷状態として検出する。軽負荷検出回路３０は、スイッチング端子Ｎ１の電位（スイッチング電圧ともいう）Ｖｓｗを監視し、第２トランジスタＭ２がオン状態において、スイッチング電圧Ｖｓｗが０Ｖ付近に設定されるしきい値電圧より高くなると、軽負荷状態と判定する。軽負荷検出回路３０は軽負荷状態を検出すると軽負荷検出信号Ｓ１０を所定レベル（以下、ハイレベルとする）に設定し、ドライバ回路１０に出力する。

あるいは、インダクタＬ１と直列に検出抵抗を設け、検出抵抗の電圧降下を監視することにより、軽負荷状態を検出してもよい。なお軽負荷状態の検出方法はこれらに限定されず、さまざまな公知技術を利用することができる。

ドライバ回路１０は、パルス信号Ｓｐｗｍが第２レベルのとき、つまり第２スイッチペア（第２トランジスタＭ２および第３トランジスタＭ３）がオンの状態において、軽負荷状態が検出されると、第１トランジスタＭ１〜第４トランジスタＭ４をすべてオフする（第３状態φ３）。

第１トランジスタＭ１〜第４トランジスタＭ４がオフすると、出力キャパシタＣ１に蓄えられた電荷が、第３トランジスタＭ３、インダクタＬ１、第２トランジスタＭ２を介して接地に流れる経路が遮断されるため、消費電力を低減できる。

制御回路１００は、ドライバ回路１０、パルス変調器２０、軽負荷検出回路３０を含んでひとつの半導体基板上に一体集積化された機能ＩＣである。制御回路１００には、第１トランジスタＭ１〜第４トランジスタＭ４が内蔵されてもよい。

以上がスイッチングレギュレータ２００の構成である。続いてスイッチングレギュレータ２００の動作を説明する。図２は、図１のスイッチングレギュレータ２００の動作を示すタイムチャートである。図２のタイムチャートは、時刻ｔ０〜ｔ１の間が通常の負荷状態（連続モード）を、時刻ｔ１以降が軽負荷時の動作を示す。

時刻ｔ０〜ｔ１の間、コイル電流ＩＬは全期間にわたって正の値をとり、つまりコイル電流ＩＬはインダクタＬ１をスイッチング端子Ｎ１から出力端子２０４に向かう向きに流れている。コイル電流ＩＬの平均電流が、負荷電流Ｉｏに相当する。

通常の負荷状態では、軽負荷検出回路３０から出力される軽負荷検出信号Ｓ１０はローレベルであり、ドライバ回路１０はパルス信号Ｓｐｗｍのレベルに応じて第１状態φ１と第２状態φ２を交互に繰り返す。

時刻ｔ１に負荷電流Ｉｏが減少する。パルス信号Ｓｐｗｍがハイレベルのとき、第１状態φ１となり、第１トランジスタＭ１、第４トランジスタＭ４がオンする。第１状態φ１において、コイル電流ＩＬは増大する。パルス信号Ｓｐｗｍがローレベルとなると第２状態φ２となり、第２トランジスタＭ２、第３トランジスタＭ３がオンする。第２状態φ２ではコイル電流ＩＬは減少する。コイル電流ＩＬが０より小さくなるタイミングで、つまりコイル電流ＩＬの向きが反転し、出力端子２０４からスイッチング端子Ｎ１に向かって流れるはじめるタイミングで、軽負荷検出回路３０によって軽負荷検出信号Ｓ１０がハイレベルにセットされる。ドライバ回路１０は軽負荷検出信号Ｓ１０がハイレベルとなると、第２トランジスタＭ２、第３トランジスタＭ３を強制的にオフに切りかえる（第３状態φ３）。軽負荷状態では第１状態φ１〜第３状態φ３が繰り返される。

以上がスイッチングレギュレータ２００の動作である。実施の形態に係るスイッチングレギュレータ２００は、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔの目標値よりも高いとき、降圧動作を行い、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔの目標値よりも低いときは昇圧動作を行うことができる。昇圧動作時と降圧動作時における第１トランジスタＭ１〜第４トランジスタＭ４の制御シーケンスが同じであるため、入力電圧Ｖｉｎが変動しても、制御シーケンスが不連続とならないため、回路動作は安定である。

また、スイッチングレギュレータ２００は入力電圧Ｖｉｎや出力電圧Ｖｏｕｔの目標値に応じて制御シーケンスを切りかえる必要がないため、制御回路１００の構成を簡素化でき、回路面積を削減できるというメリットがある。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、変形例を説明する。

軽負荷状態が検出される第３状態φ３では、第１トランジスタＭ１〜第４トランジスタＭ４を以下の状態としてもよい。

変形例１．
ドライバ回路１０は、パルス信号Ｓｐｗｍが第２レベルのときに軽負荷状態を検出すると、第２トランジスタＭ２のみをオンし、第１トランジスタＭ１、第３トランジスタＭ３、第４トランジスタＭ４をオフする。この場合でも、第３トランジスタＭ３がオフしているため、出力キャパシタＣ１から第３トランジスタＭ３、インダクタＬ１、第２トランジスタＭ２を経て接地端子に至る経路が遮断することができる。

変形例２．
ドライバ回路１０は、パルス信号Ｓｐｗｍが第２レベルのときに軽負荷状態を検出すると、第３トランジスタＭ３のみをオンし、第１トランジスタＭ１、第２トランジスタＭ２、第４トランジスタＭ４をオフする。この場合でも、第２トランジスタＭ２がオフしているため、出力キャパシタＣ１から第３トランジスタＭ３、インダクタＬ１、第２トランジスタＭ２を経て接地端子に至る経路が遮断することができる。

また、実施の形態では軽負荷検出回路３０を設けた回路について説明したが、負荷電流Ｉｏが常に大きい場合や、軽負荷時の消費電力を問題としない場合には、軽負荷検出回路３０を設けず、第３状態φ３をスイッチングのシーケンスから除外してもよい。

スイッチングレギュレータ２００の回路トポロジーは図１のそれに限定されない。ある変形例においては、第３トランジスタＭ３に代えて、カソードが出力端子２０４側となる向きに配置された整流用のダイオードを設けてもよい。

実施の形態では、制御回路１００がひとつのＬＳＩに一体集積化される場合について説明したが、これには限定されず、一部の構成要素がＬＳＩの外部にディスクリート素子あるいはチップ部品として設けられ、あるいは複数のＬＳＩにより構成されてもよい。

また、本実施の形態において、ハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。

実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。

実施の形態に係るスイッチングレギュレータの構成を示す回路図である。図１のスイッチングレギュレータの動作を示すタイムチャートである。

符号の説明

１００…制御回路、２００…スイッチングレギュレータ、２０２…入力端子、２０４…出力端子、１０…ドライバ回路、２０…パルス変調器、３０…軽負荷検出回路、Ｍ１…第１トランジスタ、Ｍ２…第２トランジスタ、Ｍ３…第３トランジスタ、Ｍ４…第４トランジスタ、Ｌ１…インダクタ、Ｃ１…出力キャパシタ。

Claims

入力端子に印加された入力電圧を目標値に安定化して出力端子から出力する昇降圧型スイッチングレギュレータであって、
前記入力端子と固定電圧端子の間に直列に設けられた第１トランジスタと第２トランジスタと、
前記第１トランジスタと第２トランジスタの接続点と、前記出力端子の間に直列に設けられたインダクタおよび第３トランジスタと、
前記インダクタおよび前記第３トランジスタの接続点と固定電圧端子の間に設けられた第４トランジスタと、
前記出力端子と固定電圧端子の間に設けられた出力キャパシタと、
前記出力端子の出力電圧が所定の基準電圧に近づくようにデューティ比が調節されるパルス変調信号を生成するパルス変調器と、
前記パルス変調信号にもとづいて、前記第１から第４トランジスタの制御端子に駆動信号を供給するドライバ回路と、
軽負荷状態を検出する軽負荷検出回路と、
を備え、
前記ドライバ回路は、
前記パルス変調信号が第１レベルのとき、前記第１トランジスタ、前記第４トランジスタをオン、前記第２トランジスタ、前記第３トランジスタをオフし、
前記パルス変調信号が前記第１レベルと相補的な第２レベルのとき、前記第１トランジスタ、前記第４トランジスタをオフ、前記第２トランジスタ、前記第３トランジスタをオンし、
前記ドライバ回路は、前記パルス変調信号が前記第２レベルのとき前記軽負荷状態を検出すると、前記第１から第４トランジスタをオフすることを特徴とするスイッチングレギュレータ。
入力端子に印加された入力電圧を目標値に安定化して出力端子から出力する昇降圧型スイッチングレギュレータであって、
前記入力端子と固定電圧端子の間に直列に設けられた第１トランジスタと第２トランジスタと、
前記第１トランジスタと第２トランジスタの接続点と、前記出力端子の間に直列に設けられたインダクタおよび第３トランジスタと、
前記インダクタおよび前記第３トランジスタの接続点と固定電圧端子の間に設けられた第４トランジスタと、
前記出力端子と固定電圧端子の間に設けられた出力キャパシタと、
前記出力端子の出力電圧が所定の基準電圧に近づくようにデューティ比が調節されるパルス変調信号を生成するパルス変調器と、
前記パルス変調信号にもとづいて、前記第１から第４トランジスタの制御端子に駆動信号を供給するドライバ回路と、
軽負荷状態を検出する軽負荷検出回路と、
を備え、
前記ドライバ回路は、
前記パルス変調信号が第１レベルのとき、前記第１トランジスタ、前記第４トランジスタをオン、前記第２トランジスタ、前記第３トランジスタをオフし、
前記パルス変調信号が前記第１レベルと相補的な第２レベルのとき、前記第１トランジスタ、前記第４トランジスタをオフ、前記第２トランジスタ、前記第３トランジスタをオンし、
前記ドライバ回路は、前記パルス変調信号が前記第２レベルのとき前記軽負荷状態を検出すると、前記第２トランジスタのみをオンすることを特徴とするスイッチングレギュレータ。
入力端子に印加された入力電圧を目標値に安定化して出力端子から出力する昇降圧型スイッチングレギュレータであって、
前記入力端子と固定電圧端子の間に直列に設けられた第１トランジスタと第２トランジスタと、
前記第１トランジスタと第２トランジスタの接続点と、前記出力端子の間に直列に設けられたインダクタおよび第３トランジスタと、
前記インダクタおよび前記第３トランジスタの接続点と固定電圧端子の間に設けられた第４トランジスタと、
前記出力端子と固定電圧端子の間に設けられた出力キャパシタと、
前記出力端子の出力電圧が所定の基準電圧に近づくようにデューティ比が調節されるパルス変調信号を生成するパルス変調器と、
前記パルス変調信号にもとづいて、前記第１から第４トランジスタの制御端子に駆動信号を供給するドライバ回路と、
軽負荷状態を検出する軽負荷検出回路と、
を備え、
前記ドライバ回路は、
前記パルス変調信号が第１レベルのとき、前記第１トランジスタ、前記第４トランジスタをオン、前記第２トランジスタ、前記第３トランジスタをオフし、
前記パルス変調信号が前記第１レベルと相補的な第２レベルのとき、前記第１トランジスタ、前記第４トランジスタをオフ、前記第２トランジスタ、前記第３トランジスタをオンし、
前記ドライバ回路は、前記パルス変調信号が前記第２レベルのとき前記軽負荷状態を検出すると、前記第３トランジスタのみをオンすることを特徴とするスイッチングレギュレータ。
前記軽負荷検出回路は、前記インダクタに流れる電流が、前記出力端子側から流れ込む状態を軽負荷状態として検出することを特徴とする請求項１から３のいずれかに記載のスイッチングレギュレータ。
前記第３トランジスタに代えて、カソードが前記出力端子側となる向きに配置されたダイオードを備えることを特徴とする請求項１または２に記載のスイッチングレギュレータ。
請求項１から３のいずれかに記載のスイッチングレギュレータの前記第１から第４トランジスタのオン、オフを制御する制御回路であって、
前記パルス変調器および前記ドライバ回路を含んで一体集積化されることを特徴とする制御回路。
入力端子に印加された入力電圧を目標値に安定化して出力端子から出力する昇降圧型スイッチングレギュレータの制御方法であって、
前記スイッチングレギュレータは、
前記入力端子と固定電圧端子の間に直列に設けられた第１トランジスタと第２トランジスタと、
前記第１トランジスタと第２トランジスタの接続点と、前記出力端子の間に直列に設けられたインダクタおよび第３トランジスタと、
前記インダクタおよび前記第３トランジスタの接続点と固定電圧端子の間に設けられた第４トランジスタと、
前記出力端子と固定電圧端子の間に設けられた出力キャパシタと、
を含み、当該制御方法は、
出力端子の出力電圧が所定の基準電圧に近づくようにデューティ比が調節されるパルス変調信号を生成するステップと、
前記パルス変調信号が第１レベルのとき、前記第１トランジスタ、前記第４トランジスタをオン、前記第２トランジスタ、前記第３トランジスタをオフする状態と、前記パルス変調信号が前記第１レベルと相補的な第２レベルのとき、前記第１トランジスタ、前記第４トランジスタをオフ、前記第２トランジスタ、前記第３トランジスタをオンする状態と、を交互に繰り返すステップと、
軽負荷状態を検出するステップと、
前記パルス変調信号が前記第２レベルのとき前記軽負荷状態を検出すると、前記第１から第４トランジスタをオフするステップと、
を備えることを特徴とする制御方法。
入力端子に印加された入力電圧を目標値に安定化して出力端子から出力する昇降圧型スイッチングレギュレータの制御方法であって、
前記スイッチングレギュレータは、
前記入力端子と固定電圧端子の間に直列に設けられた第１トランジスタと第２トランジスタと、
前記第１トランジスタと第２トランジスタの接続点と、前記出力端子の間に直列に設けられたインダクタおよび第３トランジスタと、
前記インダクタおよび前記第３トランジスタの接続点と固定電圧端子の間に設けられた第４トランジスタと、
前記出力端子と固定電圧端子の間に設けられた出力キャパシタと、
を含み、当該制御方法は、
出力端子の出力電圧が所定の基準電圧に近づくようにデューティ比が調節されるパルス変調信号を生成するステップと、
前記パルス変調信号が第１レベルのとき、前記第１トランジスタ、前記第４トランジスタをオン、前記第２トランジスタ、前記第３トランジスタをオフする状態と、前記パルス変調信号が前記第１レベルと相補的な第２レベルのとき、前記第１トランジスタ、前記第４トランジスタをオフ、前記第２トランジスタ、前記第３トランジスタをオンする状態と、を交互に繰り返すステップと、
軽負荷状態を検出するステップと、
前記パルス変調信号が前記第２レベルのとき前記軽負荷状態を検出すると、前記第２トランジスタのみをオンするステップと、
を備えることを特徴とする制御方法。
入力端子に印加された入力電圧を目標値に安定化して出力端子から出力する昇降圧型スイッチングレギュレータの制御方法であって、
前記スイッチングレギュレータは、
前記入力端子と固定電圧端子の間に直列に設けられた第１トランジスタと第２トランジスタと、
前記第１トランジスタと第２トランジスタの接続点と、前記出力端子の間に直列に設けられたインダクタおよび第３トランジスタと、
前記インダクタおよび前記第３トランジスタの接続点と固定電圧端子の間に設けられた第４トランジスタと、
前記出力端子と固定電圧端子の間に設けられた出力キャパシタと、
を含み、当該制御方法は、
出力端子の出力電圧が所定の基準電圧に近づくようにデューティ比が調節されるパルス変調信号を生成するステップと、
前記パルス変調信号が第１レベルのとき、前記第１トランジスタ、前記第４トランジスタをオン、前記第２トランジスタ、前記第３トランジスタをオフする状態と、前記パルス変調信号が前記第１レベルと相補的な第２レベルのとき、前記第１トランジスタ、前記第４トランジスタをオフ、前記第２トランジスタ、前記第３トランジスタをオンする状態と、を交互に繰り返すステップと、
軽負荷状態を検出するステップと、
前記パルス変調信号が前記第２レベルのとき前記軽負荷状態を検出すると、前記第３トランジスタのみをオンするステップと、
を備えることを特徴とする制御方法。
前記軽負荷状態を検出するステップは、前記インダクタに流れる電流が、前記出力端子側から流れ込む状態を軽負荷状態と判定することを特徴とする請求項７から９のいずれかに記載の制御方法。
前記スイッチングレギュレータは、前記第３トランジスタに代えて、カソードが前記出力端子側となる向きに配置されたダイオードを備えることを特徴とする請求項７または８に記載の制御方法。