JP5088207B2

JP5088207B2 - アナログ出力装置

Info

Publication number: JP5088207B2
Application number: JP2008091539A
Authority: JP
Inventors: 秀夫大住
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2008-03-31
Filing date: 2008-03-31
Publication date: 2012-12-05
Anticipated expiration: 2028-03-31
Also published as: JP2009246726A

Description

この発明は、アナログ出力装置に係り、特に、ディジタル／アナログ変換回路（Digital Analog Converter、ＤＡＣ）と同ＤＡＣの出力信号に対して電流／電圧変換や増幅などの所定の処理を行ってアナログ電圧を出力するための出力回路とを有するアナログ出力装置に関する。

ＤＡＣと同ＤＡＣの出力信号に対して電流／電圧変換や増幅などの所定の処理を行ってアナログ電圧を出力するための出力回路とを有するアナログ出力装置では、同アナログ電圧の正常／異常が診断されずに出力されることが多い。このため、出力されるアナログ電圧の良否を診断する機能が付加されたアナログ出力装置が提案されている。

この種の関連する技術としては、たとえば、特許文献１に記載された回路ボードがある。
この回路ボードでは、図９（ａ）に示すように、回路ボード１上に、集積回路１０と、外部アナログ入力回路２０₁，２０₂，２０₃と、シリアルバス３０と、ＭＰＵ（マイクロプロセサ）４０とが設けられている。集積回路１０は、ロジック回路１１と、アナログ出力回路１２₁，１２₂，１２₃と、切替部１３と、リードレス端子１４₁，１４₂，１４₃と、切替制御部１５と、測定部１６とを有している。測定部１６は、ＡＤＣ（Analog Digital Converter、Ａ／Ｄ変換器）１６ａと、シリアルインタフェース部１６ｂとを有している。ＭＰＵ４０は、故障診断制御部４１を備え、同故障診断制御部４１は判定部４１ａを有している。また、図９（ｂ）に示すように、リードレス端子１４（１４₁，１４₂，１４₃）と外部アナログ入力回路２０（２０₁，２０₂，２０₃）との間では、半田接続などにより、電源ライン（＋Ｖｃ）と同端子１４との間に抵抗値を有する異物２１、及びグラウンドラインと同端子１４との間に抵抗値を有する異物２２が存在することがある。

この回路ボード１では、ロジック回路１１の出力信号がアナログ出力回路１２の図示しないＤＡＣによりＤ／Ａ変換され、アナログ出力電圧が出力される。また、切替制御部１５により切替部１３がオン状態となり、リードレス端子１４に出力されているアナログ出力電圧がＡＤＣ１６ａでＡ／Ｄ変換される。ＡＤＣ１６ａの出力信号は、シリアルインタフェース部１６ｂからシリアルバス３０を経てＭＰＵ４０に送出される。ＭＰＵ４０では、故障診断制御部４１の判定部４１ａにより、ＡＤＣ１６ａの出力信号の良否が判定される。これにより、リードレス端子１４のアナログ出力電圧が正常／異常が判定される。

また、特許文献２に記載されたアナログ出力装置は、図１０に示すように、計算機５１と、ＤＡＣ５２と、増幅器５３と、ＤＡＣ５４と、コンパレータ５５とから構成されている。このアナログ出力装置では、計算機５１から出力されるディジタルの出力信号ＶＤｏがＤＡＣ５２に入力され、同ＤＡＣ５２でアナログの出力信号Ｖｏに変換され、同出力信号Ｖｏが増幅器５３で増幅されて出力信号ｖａとして外部へ出力される。このとき、計算機５１から出力される診断用のディジタルの出力信号ＶＤｒｅｆ（ＶＤｏ±α）が診断用のＤＡＣ５４に入力され、そのアナログの出力信号ＶｒｅｆとＤＡＣ５２の出力信号Ｖｏとがコンパレータ５５で比較される。ＤＡＣ５２の出力信号Ｖｏが誤差の上下限閾値（±α）内にあるか否かにより、コンパレータ５５の出力レベルがＨｉｇｈ／Ｌｏｗ（Ｈ／Ｌ）に変化し、計算機５１にフィードバックされてＤＡＣ５２の正常／異常が診断される。

また、特許文献２に記載された他のアナログ出力装置では、図１１に示すように、図１０のアナログ出力装置の構成に加え、サンプル／ホールド回路５６が付加されている。このアナログ出力装置では、ＤＡＣ５２の出力信号Ｖｏがサンプル／ホールド回路５６でサンプリングされてサンプル値がホールドされ、このホールド期間中にＤＡＣ５２の正常／異常が診断される。

また、特許文献３に記載されたアナログ信号発生装置では、プロセサから与えられたディジタルデータがアナログ出力回路でアナログ信号に変換され、直流オフセットＤＡ変換器により、このアナログ信号に対してオフセット補正用のオフセット電圧が発生する。加算器により上記アナログ信号にオフセット電圧が加えられ、同加算器から出力された電圧が自己診断回路で所定の電圧と比較されてアナログ出力回路が診断される。上記自己診断回路では、比較器により、加算器から出力された電圧が基準電圧と比較され、この比較器の出力が出力回路でロジックレベルに変換される。上記プロセサでは、自己診断時には、上記アナログ出力回路に所定の値を与えた状態で、直流オフセットＤＡ変換器に与えるデータを変化させ、そのときの自己診断回路の出力に基づいてアナログ出力回路の異常が診断される。

また、特許文献４に記載されたＤＡ変換装置では、入力されるディジタル信号が複数回線のＤＡ変換部でアナログ信号に変換される。各ＤＡ変換部は、ディジタル信号をアナログ信号に変換するＤＡ変換器と、変換されたアナログ信号を出力する出力手段とから構成されている。故障検出手段により、ＤＡ変換器の出力信号に基づいて故障回線が検出される。切替手段により、故障検出手段の出力に基づいて、複数回線のＤＡ変換部のうち、いずれかの正常な回線のＤＡ変換部の出力が選択されて出力される。

また、特許文献５に記載された半導体装置では、ＤＡＣの出力電圧と基準電圧とを比較してディジタル信号を出力するコンパレータと、通常動作時とテスト時とを切り替えるスイッチとが設けられている。テスト時には、テスト装置が半導体装置に接続されて所定の信号が入力され、コンパレータから出力されたディジタル信号と予め設定された期待値とがテスト装置で比較されることにより、半導体装置の良否が判定される。
特開２００７−０２４６５９号公報（要約書、図１）特開２００１−１４４６１４号公報（要約書、図１、図５）実開平０７−０２９９３４号公報（要約書、図１）特開２００２−０９４３８０号公報（要約書、図１、図２、図３）特開平１１−０６４４６４号公報（要約書、図１）

しかしながら、上記各文献に記載された技術では、次のような問題点があった。
すなわち、特許文献１に記載された回路ボードでは、リードレス端子１４に出力されているアナログ出力電圧がＡＤＣ１６ａでＡ／Ｄ変換され、シリアルインタフェース部１６ｂ及びシリアルバス３０を経てＭＰＵ４０に送出されて故障診断制御部４１の判定部４１ａで良否が判定されるので、良否の判定までに時間がかかること、その解決策として高速ＡＤＣを使用するとコストアップとなるという問題点がある。また、アナログ出力電圧の異常が検出されても、そのままリードレス端子１４を経て外部アナログ入力回路２０へ送出されること、ＤＡＣ及びＡＤＣがあることにより回路規模が大きいという問題点もある。

特許文献２に記載されたアナログ出力装置では、ＤＡＣ５２の出力信号Ｖｏが診断されるだけであり、増幅器５３の出力信号ｖａは診断されないこと、及び上下限閾値がＤＡＣ５４に入力されて出力信号Ｖｒｅｆがコンパレータ５５でＤＡＣ５２の出力信号Ｖｏと比較されるため、出力信号Ｖｏが診断されるまでに時間がかかるという問題点がある。また、この特許文献２に記載された他のアナログ出力装置では、サンプル／ホールド回路５６でサンプリングデータを長時間保持することは困難であり、保持しきれなくなった場合、増幅器５３の出力信号ｖａが異常でも、そのまま出力されるという問題点がある。また、ホールド時間を長くすると、コストアップにつながるという問題点もある。また、これらのアナログ出力装置では、ＤＡＣが２個必要となるため、コストアップとなるという問題点がある。また、２つのＤＡＣがロット不良などにより同じように故障した場合、両ＤＡＣに入力されたディジタルデータが同じような異常値に変換されてしまい、異常値が出力されているにも拘らず診断結果が正常となるという問題点がある。

特許文献３に記載されたアナログ信号発生装置では、アナログ出力回路の異常が診断されるが、加算器により、アナログ出力回路のアナログ信号に直流オフセットＤＡ変換器のオフセット電圧が加えられる構成となっているものであり、この発明とは構成が異なる。

特許文献４に記載されたＤＡ変換装置では、ＤＡ変換器の出力信号が故障検出手段により診断されるが、出力手段の出力信号は診断されないという問題点がある。

特許文献５に記載された半導体装置では、同半導体装置の良否を判定するために、別途テスト装置を設ける必要があり、良否の判定が煩雑になるという問題点がある。

この発明は、上述の事情に鑑みてなされたもので、アナログ出力電圧の診断を簡単な構成で確実に行うアナログ出力装置を提供することを目的としている。

上記課題を解決するために、この発明の第１の構成は、ディジタルの入力データをアナログ電圧に変換して出力するアナログ回路を備え、該アナログ回路は、前記入力データをアナログ信号に変換して出力するディジタル／アナログ変換回路と、該ディジタル／アナログ変換回路から出力される前記アナログ信号に対して所定の処理を行って前記アナログ電圧を出力する出力回路とを有するアナログ出力装置に係り、前記出力回路から出力される前記アナログ電圧の正常／異常を判定し、正常のときに該アナログ電圧をそのまま外部アナログ入力装置へ出力する一方、異常のときに該アナログ電圧を出力しないアナログ回路診断手段が設けられていて、該アナログ回路診断手段は、前記アナログ回路と同一の回路構成とされ、前記入力データをアナログの参照用電圧に変換して出力する診断用アナログ回路と、前記出力回路から出力される前記アナログ電圧と前記診断用アナログ回路から出力される前記参照用電圧とを比較して比較結果を出力する比較回路と、前記比較結果に基づいて前記アナログ電圧の正常／異常を判定して判定信号を出力する判定回路と、前記判定信号が前記アナログ電圧の正常を示すときに前記アナログ電圧を入力し、そのまま前記外部アナログ入力装置へ出力する一方、異常を示すときに該アナログ電圧を出力しない異常値出力防止回路とから構成され、かつ、該異常値出力防止回路は、入力側と出力側との間が前記判定回路の判定信号に基づいてオン／オフ制御される第１のスイッチと、該第１のスイッチがオフ状態となったとき、所定の遅延時間の経過後に前記出力側をグラウンドとショートさせる第２のスイッチとから構成されていることを特徴としている。

この発明の第２の構成は、ディジタルの入力データをアナログ電圧に変換して出力するアナログ回路を備え、該アナログ回路は、前記入力データをアナログ信号に変換して出力するディジタル／アナログ変換回路と、該ディジタル／アナログ変換回路から出力される前記アナログ信号に対して所定の処理を行って前記アナログ電圧を出力する出力回路とを有するアナログ出力装置に係り、前記出力回路から出力される前記アナログ電圧の正常／異常を判定し、正常のときに該アナログ電圧をそのまま外部アナログ入力装置へ出力する一方、異常のときに該アナログ電圧を出力しないアナログ回路診断手段が設けられていて、該アナログ回路診断手段は、所定の診断用ディジタルデータが前記アナログ回路に入力されたとき、該アナログ回路の前記出力回路から出力される第１のアナログ電圧を、所定の範囲を有する参照用電圧と比較して比較結果を出力する比較手段と、前記比較結果に基づいて前記第１のアナログ電圧の正常／異常を判定して判定信号を出力する判定回路と、前記判定信号が前記第１のアナログ電圧の正常を示し、かつ、アナログ出力用ディジタルデータが前記アナログ回路に入力されたとき、該アナログ回路の前記出力回路から出力される第２のアナログ電圧を入力し、そのまま前記外部アナログ入力装置へ出力する一方、異常を示すときに該第２のアナログ電圧を出力しないスイッチ手段とから構成され、かつ、該スイッチ手段は、入力側と出力側との間が前記判定回路の判定信号に基づいてオン／オフ制御される第１のスイッチと、該第１のスイッチがオフ状態となったとき、所定の遅延時間の経過後に前記出力側をグラウンドとショートさせる第２のスイッチとから構成されていることを特徴としている。

この発明の構成によれば、アナログ回路診断手段により、出力回路から出力されるアナログ電圧の正常／異常が判定され、正常のときに同アナログ電圧がそのまま出力される一方、異常のときに同アナログ電圧が出力されないので、実際のアナログの出力電圧を診断できると共に、異常値の出力を防止できる。

上記出力回路から出力されるアナログ電圧の正常／異常を判定し、正常のときに同アナログ電圧をそのまま外部アナログ入力装置へ出力する一方、異常のときに同アナログ電圧を出力しないアナログ回路診断手段が設けられているアナログ出力装置を提供する。

また、この発明では、アナログ回路診断手段は、上記アナログ回路と同一の回路構成とされ、上記入力データをアナログの参照用電圧に変換して出力する診断用アナログ回路と、上記出力回路から出力される上記アナログ電圧と上記診断用アナログ回路から出力される上記参照用電圧とを比較して比較結果を出力する比較回路と、同比較結果に基づいて上記アナログ電圧の正常／異常を判定して判定信号を出力する判定回路と、同判定信号が上記アナログ電圧の正常を示すときに上記アナログ電圧を入力し、そのまま上記外部アナログ入力装置へ出力する一方、異常を示すときに同アナログ電圧を出力しない異常値出力防止回路とから構成されている。

また、この発明では、上記異常値出力防止回路は、入力側と出力側との間が上記判定回路の判定信号に基づいてオン／オフ制御される第１のスイッチと、同第１のスイッチがオフ状態となったとき、所定の遅延時間の経過後に上記出力側をグラウンドとショートさせる第２のスイッチとから構成されている。

また、この発明では、上記アナログ回路診断手段は、所定の診断用ディジタルデータが上記アナログ回路に入力されたとき、同アナログ回路の上記出力回路から出力される第１のアナログ電圧を、所定の範囲を有する参照用電圧と比較して比較結果を出力する比較手段と、同比較結果に基づいて上記第１のアナログ電圧の正常／異常を判定して判定信号を出力する判定回路と、同判定信号が上記第１のアナログ電圧の正常を示し、かつ、アナログ出力用ディジタルデータが上記アナログ回路に入力されたとき、同アナログ回路の上記出力回路から出力される第２のアナログ電圧を入力し、そのまま上記外部アナログ入力装置へ出力する一方、異常を示すときに同第２のアナログ電圧を出力しないスイッチ手段とから構成されている。

また、この発明では、上記スイッチ手段は、入力側と出力側との間が上記判定回路の判定信号に基づいてオン／オフ制御される第１のスイッチと、同第１のスイッチがオフ状態となったとき、所定の遅延時間の経過後に上記出力側をグラウンドとショートさせる第２のスイッチとから構成されている。

図１は、この発明の第１の実施例であるアナログ出力装置の要部の電気的構成を示すブロック図である。
この例のアナログ出力装置は、同図に示すように、ＭＰＵ（マイクロプロセサ）６１と、アナログ回路６２と、診断用アナログ回路６３と、比較回路６４と、異常値出力防止回路６５とから構成されている。また、同異常値出力防止回路６５の出力側に外部アナログ入力装置６６が接続されている。アナログ回路６２は、ＤＡＣ（ディジタル／アナログ変換回路）６２ａと、増幅回路６２ｂとを有している。ＤＡＣ６２ａは、ＭＰＵ６１から送出されるディジタルデータ（入力データ）ｄｉをアナログ信号ｄａに変換して出力する。この場合、ＤＡＣ６２ａは、電流モードの出力信号を出力する図示しないディジタル／アナログ変換部と、同出力信号を電圧モードに変換してアナログ信号ｄａを出力する図示しない電流／電圧変換部とから構成されている。増幅回路６２ｂは、ＤＡＣ６２ａから出力される電圧モードのアナログ信号ｄａを増幅してアナログ電圧ＶｏＡを出力する。

診断用アナログ回路６３は、アナログ回路６２と同一の回路構成とされ、ＤＡＣ６３ａと、増幅回路６３ｂとを有している。ＤＡＣ６３ａは、ＭＰＵ６１から送出されるディジタルデータ（入力データ）ｄｊをアナログ信号ｄｂに変換して出力する。入力データｄｊは、入力データｄｉと同一のデータである。増幅回路６３ｂは、ＤＡＣ６３ａから出力される電圧モードのアナログ信号ｄｂを増幅してアナログの参照用電圧ＶｏＢを出力する。比較回路６４は、アナログ電圧ＶｏＡと参照用電圧ＶｏＢとを比較し、誤差がある一定基準内にあるか否かで、Ｈ（高レベル）／Ｌ（低レベル）の比較結果ｃａを出力する。ＭＰＵ６１は、たとえば、ＰＬＤ（Programmable Logic Device ）など、カスタマイズされたロジック回路で構成され、ディジタルデータ（入力データ）ｄｉ，ｄｊを出力すると共に、比較回路６４の比較結果ｃａに基づいてアナログ電圧ＶｏＡの正常／異常を判定して判定信号ｃｂを出力する。

異常値出力防止回路６５は、判定信号ｃｂに基づいてオン／オフ制御されるリレーなどのスイッチ手段で構成され、同判定信号ｃｂがアナログ電圧ＶｏＡの正常を示すときに同アナログ電圧ＶｏＡを入力し、そのまま出力電圧Ｖｏｕｔ（＝ＶｏＡ）として外部アナログ入力装置６６へ出力する一方、異常を示すときに同アナログ電圧ＶｏＡを出力しない。特に、この実施例では、異常値出力防止回路６５は、入力側と出力側との間が判定信号ｃｂに基づいてオン／オフ制御される図示しない第１のスイッチと、同第１のスイッチがオフ状態となったとき、所定の遅延時間の経過後に上記出力側をグラウンド（ＡＧ；アナロググラウンド）とショートさせる図示しない第２のスイッチとから構成されている。また、外部アナログ入力装置６６は、出力電圧Ｖｏｕｔを取り込んで所定の動作を行う。

図２は、図１のアナログ出力装置の動作を説明するフローチャートである。
この図を参照して、この例のアナログ出力装置に用いられるアナログ出力診断方法の処理内容について説明する。
このアナログ出力装置では、ＭＰＵ６１から送出される入力データｄｉがＤＡＣ６２ａでアナログ信号ｄａに変換されて出力され、同アナログ信号ｄａが増幅回路６２ｂで増幅され、同増幅回路６２ｂからアナログ電圧ＶｏＡが出力される。そして、増幅回路６２ｂから出力されるアナログ電圧ＶｏＡの正常／異常が判定され、正常のときに同アナログ電圧ＶｏＡをそのまま出力電圧Ｖｏｕｔとして外部アナログ入力装置６６へ出力される一方、異常のときに同アナログ電圧ＶｏＡが出力されないアナログ回路診断処理が行われる。

すなわち、図２に示すように、アナログ出力シーケンスが開始される（ステップＡ１）。異常値出力防止回路６５が有効にされ、異常値の出力が事前に防止される（ステップＡ２）。ＭＰＵ６１からディジタルデータｄｉ，ｄｊがＤＡＣ６２ａ，６３ａへ出力される（ステップＡ３）。アナログ回路６２から出力されるアナログ電圧ＶｏＡ（＝Ｖｏｕｔ）と、診断用アナログ回路６３から出力される参照用電圧ＶｏＢとが比較回路６４で比較される（ステップＡ４）。比較回路６４から出力される比較結果ｃａは、ＭＰＵ６１へ通知される。ＭＰＵ６１では、比較結果ｃａに基づいてアナログ電圧ＶｏＡの正常／異常が判定されて判定信号ｃｂが出力される（ステップＡ５）。

異常値出力防止回路６５では、判定信号ｃｂがアナログ電圧ＶｏＡの正常を示すとき、無効となって同アナログ電圧ＶｏＡが入力され（ステップＡ６）、出力電圧Ｖｏｕｔ（＝ＶｏＡ）が外部アナログ入力装置６６へ出力され（ステップＡ７）、処理が終了する（ステップＡ８）。一方、判定信号ｃｂがアナログ電圧ＶｏＡの異常を示すとき、異常値出力防止回路６５が有効となったままで、同アナログ電圧ＶｏＡ（＝出力電圧Ｖｏｕｔ）が出力されず、処理が終了する（ステップＡ８）。また、このとき、異常値出力防止回路６５の出力側は、グラウンド（ＡＧ）とショートされている。

以上のように、この第１の実施例では、増幅回路６２ｂから出力されるアナログ電圧ＶｏＡの正常／異常が判定され、正常のときに同アナログ電圧ＶｏＡをそのまま出力電圧Ｖｏｕｔとして外部アナログ入力装置６６へ出力される一方、異常のときに同アナログ電圧ＶｏＡが出力されない。これにより、アナログ電圧ＶｏＡを診断することで、結果的に出力電圧Ｖｏｕｔそのものを診断していることになり、実際のアナログの出力電圧Ｖｏｕｔを診断できる。また、アナログ電圧ＶｏＡが正常と診断されない限り、異常値出力防止回路６５が無効にならないので、異常値の出力が防止される。また、出力電圧Ｖｏｕｔが出力されないとき、異常値出力防止回路６５の出力側がグラウンド（ＡＧ）とショートされているので、外部アナログ入力装置６６と接続されるアナログラインが低インピーダンスとなり、外乱の影響を受けにくくなる。このとき、出力電圧Ｖｏｕｔが必ず０Ｖになるが、正常時に０Ｖを出力することがないように当該アナログ出力装置を構成すれば、異常値と正常値とが完全に区別される。

図３は、この発明の第２の実施例であるアナログ出力装置の要部の電気的構成を示すブロック図であり、第１の実施例を示す図１中の要素と共通の要素には共通の符号が付されている。
この例のアナログ出力装置では、同図２に示すように、図１中のＭＰＵ６１、異常値出力防止回路６５及び比較回路６４に代えて、異なる機能を有するＭＰＵ６１Ａ、スイッチ７１ａ，７１ｂ、スイッチ７２、及び基準電圧源７３，７４、スイッチ７５，７６、コンパレータ７７が設けられ、また、診断用アナログ回路６３が削除されている。

基準電圧源７３は、ＭＰＵ６１Ａから出力される診断用ディジタルデータｄｍがＤＡＣ６２ａでアナログ信号に変換されて最終的に増幅回路６２ｂから出力されるときの理論上の値（＝ＶｏＣｒｅｆ）から下限閾値αを引いた値の基準電圧ＶｏＤ（＝ＶｏＣｒｅｆ−α）を出力する。基準電圧源７４は、理論上の値ＶｏＣｒｅｆから上限閾値αを足した値の基準電圧ＶｏＥ（＝ＶｏＣｒｅｆ＋α）を出力する。スイッチ７２及びスイッチ７５，７６は、ＭＰＵ６１Ａによる制御に基づいてオン／オフ制御される。コンパレータ７７は、ＭＰＵ６１Ａから診断用ディジタルデータｄｍがＤＡＣ６２ａに入力されたとき、増幅回路６２ｂから出力されるアナログ電圧ＶｏＣ（第１のアナログ電圧）を、基準電圧ＶｏＤ以上かつ基準電圧ＶｏＥ以下の範囲を有する参照用電圧ＶｏＨと比較して比較結果ｃａを出力する。

ＭＰＵ６１Ａは、ＭＰＵ６１と同様に、アナログ出力用ディジタルデータとしてディジタルデータ（入力データ）ｄｉを出力する他、上記診断用ディジタルデータｄｍを出力すると共に、比較結果ｃａに基づいてアナログ電圧ＶｏＣの正常／異常を判定して図示しない判定信号をそれぞれ出力してスイッチ７１ａ，７１ｂ、スイッチ７２及びスイッチ７５，７６をそれぞれオン／オフ制御する。スイッチ７１ａは、入力側と出力側との間がＭＰＵ６１Ａによる制御に基づいてオン／オフ制御され、スイッチ７１ｂは、同スイッチ７１ａがオフ状態となったとき、所定の遅延時間の経過後に上記出力側をグラウンド（ＡＧ）とショートさせる。これにより、判定信号がアナログ電圧ＶｏＣの正常を示し、かつ、入力データｄｉ（アナログ出力用ディジタルデータ）がアナログ回路６２に入力されたとき、同アナログ回路６２の増幅回路６２ｂから出力されるアナログ電圧Ｖｏｕｔ（第２のアナログ電圧）を入力し、そのまま外部アナログ入力装置６６へ出力する一方、異常を示すときに同アナログ電圧Ｖｏｕｔを出力しない。

図４は、図３のアナログ出力装置の動作を説明するフローチャートである。
この図を参照して、この例のアナログ出力装置に用いられるアナログ出力診断方法の処理内容について説明する。
このアナログ出力装置では、図４に示すように、アナログ出力シーケンスが開始される（ステップＢ１）。スイッチ７１ａがオフ状態、及びスイッチ７２がをオン状態とされ、異常値の出力が事前に防止されると共に、アナログ電圧ＶｏＣ（第１のアナログ電圧）と参照用電圧ＶｏＨ（ＶｏＤ≦ＶｏＨ≦ＶｏＥ）とが比較される状態となる（ステップＢ２）。ＭＰＵ６１Ａから診断用ディジタルデータｄｍがアナログ回路６２へ出力される（ステップＢ３）。

アナログ電圧ＶｏＣと基準電圧ＶｏＤとがコンパレータ７７で比較される（ステップＢ４）。この比較結果ｃａがＭＰＵ６１Ａへ通知され（ステップＢ５）、正常のとき、ステップＢ６へ進み、アナログ電圧ＶｏＣと基準電圧ＶｏＥとがコンパレータ７７で比較される（ステップＢ６）。この比較結果ｃａがＭＰＵ６１Ａへ通知され（ステップＢ７）、正常のとき、ステップＢ８へ進み、ＭＰＵ６１Ａから入力データｄｉ（アナログ出力用ディジタルデータ）がＤＡＣ６２ａへ出力される（ステップＢ８）。ＭＰＵ６１Ａの制御により、スイッチ７１ａがオン状態、及びスイッチ７１ｂ，７２がオフ状態となる（ステップＢ９）。また、上記比較結果ｃａが異常の場合、スイッチ７１ａがオフ状態、及びスイッチ７１ｂ，７２がオン状態のままとなる。アナログ電圧Ｖｏｕｔが外部アナログ入力装置６６へ出力され（ステップＢ１０）、処理が終了する（ステップＡ１１）。

以上のように、この第２の実施例では、診断用ディジタルデータｄｍがアナログ回路６２に入力されたとき、同アナログ回路６２からアナログ電圧ＶｏＣが正常に出力されるか否かが診断されることにより、同アナログ回路６２の良否が診断されるので、アナログ電圧Ｖｏｕｔが保障される。また、アナログ電圧ＶｏＣが正常と診断されない限り、スイッチ７１ａがオン状態とされないので、異常値の出力が防止される。また、診断用ディジタルデータｄｍが入力されたときのアナログ回路６２から出力されるアナログ電圧ＶｏＣが診断される構成になっているので、参照用電圧ＶｏＨ（ＶｏＤ≦ＶｏＨ≦ＶｏＥ）を固定でき、アナログ回路以外にＤＡＣを設ける必要がない。これにより、アナログ出力装置の回路規模が低減される。また、ＤＡＣは、アナログ回路６２中のＤＡＣ６２ａのみなので、ＤＡＣがロット不良などにより故障した場合、異常値が出力されているにも拘らず診断結果が正常となる状態が回避され、異常値の出力が防止される。

図５は、この発明の第３の実施例であるアナログ出力装置の要部の電気的構成を示すブロック図であり、第１の実施例を示す図１中の要素と共通の要素には共通の符号が付されている。
この例のアナログ出力装置では、同図５に示すように、図１中の異常値出力防止回路６５が削除され、また、外部アナログ入力装置６６に代えて、新たな機能が付加された外部アナログ入力装置６６Ａが接続されている。外部アナログ入力装置６６Ａは、ＭＰＵ６１から与えられた判定信号ｃｂ（入力許可信号）がアクティブモードのときに、アナログ回路６２から出力されるアナログ電圧Ｖｏｕｔを取り込む構成とされている。ＭＰＵ６１は、比較回路６４からの比較結果ｃａに基づいてアナログ電圧ＶｏＡの正常／異常を判定し、正常のときにアクティブモードの判定信号ｃｂ（入力許可信号）を外部アナログ入力装置６６Ａへ送出する一方、異常のときに判定信号ｃｂ（入力許可信号）をノンアクティブモードとする。

図６は、図５のアナログ出力装置の動作を説明するフローチャートである。
この図を参照して、この例のアナログ出力装置に用いられるアナログ出力診断方法の処理内容について説明する。
このアナログ出力装置では、図６に示すように、外部アナログ入力装置６６Ａが、与えられた入力許可信号（判定信号ｃｂ）がアクティブモードのときにアナログ電圧Ｖｏｕｔを取り込む構成になっている。そして、ＭＰＵ６１により、増幅回路６２ｂから出力されるアナログ電圧ＶｏＡの正常／異常が判定され、正常のときにアクティブモードの判定信号ｃｂが外部アナログ入力装置６６Ａへ送出される一方、異常のときに判定信号ｃｂがノンアクティブモードとされる。

すなわち、図６に示すように、アナログ出力シーケンスが開始される（ステップＣ１）。診断結果が異常とされ、外部アナログ入力装置６６Ａに通知される。診断結果を異常とすることで、これ以後、外部アナログ入力装置６６Ａでは、アナログ電圧Ｖｏｕｔの取り込みが行われなくなる（ステップＣ２）。第１の実施例と同様の方法で、アナログ回路６２が診断され（ステップＣ３）、診断結果（比較結果ｃａ）がＭＰＵ６１に通知される（ステップＣ４）。診断結果が正常のとき、外部アナログ入力装置６６Ａに通知される（ステップＣ５）。外部アナログ入力装置６６Ａでは、診断結果の正常を示す判定信号ｃｂをトリガにしてアナログ電圧Ｖｏｕｔが取り込まれ（ステップＣ６）、処理が終了する（ステップＣ７）。また、ステップＣ４にて診断結果が異常のとき、同診断結果は異常のまま保持され（ステップＣ８）、処理が終了する（ステップＣ７）。

以上のように、この第３の実施例では、ＭＰＵ６１から外部アナログ入力装置６６Ａへ診断結果が通知され、診断結果が正常の場合に限り、外部アナログ入力装置６６Ａでアナログ電圧Ｖｏｕｔが取り込まれるので、第１の実施例の利点に加え、異常値出力防止回路６５が削除され、回路規模が低減される。

図７は、この発明の第４の実施例であるアナログ出力装置の要部の電気的構成を示すブロック図であり、第２の実施例を示す図３中の要素及び第３の実施例を示す図５中の要素と共通の要素には共通の符号が付されている。
この例のアナログ出力装置では、同図７に示すように、図３中のＭＰＵ６１Ａに代えて、新たな機能が付加されたＭＰＵ６１Ｂが設けられ、また、スイッチ７１ａ，７１ｂが削除されている。ＭＰＵ６１Ｂは、ＭＰＵ６１と同様に、判定信号ｃｂ（入力許可信号）を出力する。また、外部アナログ入力装置６６に代えて、第３の実施例と同様に、外部アナログ入力装置６６Ａが接続されている。

図８は、図７のアナログ出力装置の動作を説明するフローチャートである。
この図を参照して、この例のアナログ出力装置に用いられるアナログ出力診断方法の処理内容について説明する。
このアナログ出力装置では、図８に示すように、アナログ出力シーケンスが開始される（ステップＤ１）。診断結果が異常とされ、外部アナログ入力装置６６Ａに通知される。診断結果を異常とすることで、これ以後、外部アナログ入力装置６６Ａでは、アナログ電圧Ｖｏｕｔの取り込みが行われなくなる（ステップＤ２）。

第２の実施例と同様の方法で、アナログ回路６２が診断され（ステップＤ３）、診断結果（比較結果ｃａ）がＭＰＵ６１Ｂに通知される（ステップＤ４）。診断結果が正常のとき、ＭＰＵ６１Ｂからアナログ出力用ディジタルデータとしてディジタルデータ（入力データ）ｄｉが出力される（ステップＤ５）。また、診断結果が正常である旨が、判定信号ｃｂ（入力許可信号）により外部アナログ入力装置６６Ａに通知される（ステップＤ６）。外部アナログ入力装置６６Ａでは、診断結果の正常を示す判定信号ｃｂをトリガにしてアナログ電圧Ｖｏｕｔが取り込まれ（ステップＤ７）、処理が終了する（ステップＤ８）。また、ステップＤ４にて診断結果が異常のとき、同診断結果は異常のまま保持され（ステップＤ９）、処理が終了する（ステップＤ８）。

以上のように、この第４の実施例では、ＭＰＵ６１Ｂから外部アナログ入力装置６６Ａへ診断結果が通知され、診断結果が正常の場合に限り、外部アナログ入力装置６６Ａでアナログ電圧Ｖｏｕｔが取り込まれるので、第２の実施例の利点に加え、スイッチ７１ａ，７１ｂが削除され、回路規模が低減されると共に、ＭＰＵによる制御項目が低減される。

以上、この発明の実施例を図面により詳述してきたが、具体的な構成は同実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更などがあっても、この発明に含まれる。
たとえば、アナログ回路６２中のＤＡＣ６２ａの出力信号が電流モードであれば、増幅回路６２ｂに代えて、電流／電圧変換回路及び所定の周波数特性を有するＬＰＦ（低域通過フィルタ）が設けられる構成としても良い。同様に、診断用アナログ回路６３中のＤＡＣ６３ａの出力信号が電流モードであれば、増幅回路６３ｂに代えて、電流／電圧変換回路及びＬＰＦが設けられる構成としても良い。

この発明は、アナログ電圧を出力するアナログ出力装置全般に適用でき、特に、確実性が求められる社会インフラのシステムなどの装置で、異常値の出力による装置の予期せぬ振る舞いを回避したい用途に適用して好適である。

この発明の第１の実施例であるアナログ出力装置の要部の電気的構成を示すブロック図である。図１のアナログ出力装置の動作を説明するフローチャートである。この発明の第２の実施例であるアナログ出力装置の要部の電気的構成を示すブロック図である。図３のアナログ出力装置の動作を説明するフローチャートである。この発明の第３の実施例であるアナログ出力装置の要部の電気的構成を示すブロック図である。図５のアナログ出力装置の動作を説明するフローチャートである。この発明の第４の実施例であるアナログ出力装置の要部の電気的構成を示すブロック図である。図７のアナログ出力装置の動作を説明するフローチャートである。特許文献１に記載された回路ボードの構成図である。特許文献２に記載されたアナログ出力装置の構成図である。特許文献２に記載された他のアナログ出力装置の構成図である。

符号の説明

６１，６１Ａ，６１ＢＭＰＵ（マイクロプロセサ）
６２アナログ回路
６２ａＤＡＣ（ディジタル／アナログ変換回路）
６２ｂ増幅回路
６３診断用アナログ回路
６４比較回路
６５異常値出力防止回路
６６，６６Ａ外部アナログ入力装置
７１ａ，７１ｂ，７２スイッチ
７３，７４基準電圧源
７５，７６スイッチ
７７コンパレータ

Claims

ディジタルの入力データをアナログ電圧に変換して出力するアナログ回路を備え、
該アナログ回路は、
前記入力データをアナログ信号に変換して出力するディジタル／アナログ変換回路と、該ディジタル／アナログ変換回路から出力される前記アナログ信号に対して所定の処理を行って前記アナログ電圧を出力する出力回路とを有するアナログ出力装置であって、
前記出力回路から出力される前記アナログ電圧の正常／異常を判定し、正常のときに該アナログ電圧をそのまま外部アナログ入力装置へ出力する一方、異常のときに該アナログ電圧を出力しないアナログ回路診断手段が設けられていて、
該アナログ回路診断手段は、
前記アナログ回路と同一の回路構成とされ、前記入力データをアナログの参照用電圧に変換して出力する診断用アナログ回路と、
前記出力回路から出力される前記アナログ電圧と前記診断用アナログ回路から出力される前記参照用電圧とを比較して比較結果を出力する比較回路と、
前記比較結果に基づいて前記アナログ電圧の正常／異常を判定して判定信号を出力する判定回路と、
前記判定信号が前記アナログ電圧の正常を示すときに前記アナログ電圧を入力し、そのまま前記外部アナログ入力装置へ出力する一方、異常を示すときに該アナログ電圧を出力しない異常値出力防止回路とから構成され、かつ、
該異常値出力防止回路は、
入力側と出力側との間が前記判定回路の判定信号に基づいてオン／オフ制御される第１のスイッチと、
該第１のスイッチがオフ状態となったとき、所定の遅延時間の経過後に前記出力側をグラウンドとショートさせる第２のスイッチとから構成されていることを特徴とするアナログ出力装置。
ディジタルの入力データをアナログ電圧に変換して出力するアナログ回路を備え、
該アナログ回路は、
前記入力データをアナログ信号に変換して出力するディジタル／アナログ変換回路と、該ディジタル／アナログ変換回路から出力される前記アナログ信号に対して所定の処理を行って前記アナログ電圧を出力する出力回路とを有するアナログ出力装置であって、
前記出力回路から出力される前記アナログ電圧の正常／異常を判定し、正常のときに該アナログ電圧をそのまま外部アナログ入力装置へ出力する一方、異常のときに該アナログ電圧を出力しないアナログ回路診断手段が設けられていて、
該アナログ回路診断手段は、
所定の診断用ディジタルデータが前記アナログ回路に入力されたとき、該アナログ回路の前記出力回路から出力される第１のアナログ電圧を、所定の範囲を有する参照用電圧と比較して比較結果を出力する比較手段と、
前記比較結果に基づいて前記第１のアナログ電圧の正常／異常を判定して判定信号を出力する判定回路と、
前記判定信号が前記第１のアナログ電圧の正常を示し、かつ、アナログ出力用ディジタルデータが前記アナログ回路に入力されたとき、該アナログ回路の前記出力回路から出力される第２のアナログ電圧を入力し、そのまま前記外部アナログ入力装置へ出力する一方、異常を示すときに該第２のアナログ電圧を出力しないスイッチ手段とから構成され、かつ、
該スイッチ手段は、
入力側と出力側との間が前記判定回路の判定信号に基づいてオン／オフ制御される第１のスイッチと、
該第１のスイッチがオフ状態となったとき、所定の遅延時間の経過後に前記出力側をグラウンドとショートさせる第２のスイッチとから構成されていることを特徴とするアナログ出力装置。
前記アナログ電圧の正常値と異常値とを確実に区別するために、前記アナログ電圧の正常時には、０Ｖのアナログ電圧を出力しない構成とされていることを特徴とする請求項１又は２記載のアナログ出力装置。