JP5088131B2 - 電力制御回路及び電力制御方法 - Google Patents
電力制御回路及び電力制御方法 Download PDFInfo
- Publication number
- JP5088131B2 JP5088131B2 JP2007339536A JP2007339536A JP5088131B2 JP 5088131 B2 JP5088131 B2 JP 5088131B2 JP 2007339536 A JP2007339536 A JP 2007339536A JP 2007339536 A JP2007339536 A JP 2007339536A JP 5088131 B2 JP5088131 B2 JP 5088131B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- setting value
- gain setting
- amplifier
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/001—Digital control of analog signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/04—Modifications of control circuit to reduce distortion caused by control
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Transmitters (AREA)
Description
。
た信号電力よりも大きくなるのは、ゲインステップが生じたからである。
設定値がそのトータル利得設定値が外部から送られてきた際に即座に決定されるように前記制御手段に設定するように構成してもよい。
本発明の第一実施形態における電力制御回路について、図面を参照して以下に説明する。
まず、第一実施形態における電力制御回路の機能構成について図1を用いて説明する。図1は、第一実施形態における電力制御回路の回路構成の概略を示す機能ブロック図である。第一実施形態における電力制御回路5の各機能部は、ソフトウェアの構成要素、又はハードウェアの構成要素、若しくはこれらの組み合わせとしてそれぞれ実現される([そ
の他]の項参照)。
22(dB)に変更され、ゲインコードCC3に対応する利得がG32(dB)に変更される。
号の電力に対応する。以降、ここで取得される要求ゲインコードをフィードバックゲインコードと表記する。
次に、上述の第一実施形態における電力制御回路5の動作例について、図3を用いて説明する。図3は、第一実施形態における電力制御回路5の利得制御を示すグラフである。
定し、粗調アンプ12へ送られるゲインコードCC0を決定する。ここでは、これら各ゲインコードが調整器19で調整されず微調アンプ11及び粗調アンプ12へそれぞれ送られるものとする。
を受けている。調整器19は、比較器17からのコード差に基づいて、フィードバックゲインコードのほうが要求ゲインコードよりも依然大きいと判断する。この判断により、調整器19は、前回の利得特性モードの移行ではゲインステップが解消されていないと判断する。
バック制御により、所望の利得が得られるまで、微調アンプ11のゲインコードが調整される。このとき、粗調アンプ12は通常モードであり、粗調アンプ12へ送られるゲインコードはCC1である。
第一実施形態における電力制御回路5では、外部回路から送られる制御信号に含まれる要求ゲインコードがデコーダ18で抽出され、更にこのデコーダ18においてこの要求ゲインコードに対応する微調アンプ11及び粗調アンプ12の各ゲインコードがそれぞれ決定される。デコーダ18で決定された各ゲインコードは、比較器17により決定されるフィードバックゲインコードと要求ゲインコードとのコード差に応じて、調整器19により補正(調整)され、微調アンプ11及び粗調アンプ12へそれぞれ送られる。
知される場合には、微調アンプ11のゲインコードをリセットするタイミングで再度粗調アンプ12の利得特性モードの移行を決定する。
上述の第一実施形態では、図3の太実線で示されるような利得制御が実行されていた。すなわち、粗調アンプ12の利得特性モードを第2調整モードまで移行させた後、微調アンプ11のゲインコードが再度リセットされるタイミングで、粗調アンプ12の利得特性モードが通常モードへ移行されていた。
C0aを保持する。
次に、本発明の第二実施形態における電力制御回路について、図面を参照して以下に説明する。上述の第一実施形態における電力制御回路5は、粗調アンプ12に利得特性モードを設け、この利得特性モードを移行させることにより、ゲインステップが解消されるように利得制御していた。第二実施形態における電力制御回路5は、微調アンプ11に利得特性モードを設け、この利得特性モードを移行させることにより、ゲインステップが解消されるように利得制御する。
第二実施形態における電力制御回路の機能構成について図5を用いて説明する。図5は、第二実施形態における電力制御回路の回路構成の概略を示す機能ブロック図である。第二実施形態における電力制御回路5は、第一実施形態の電力制御回路5が粗調アンプ12の利得特性モードが移行されていたのに対して、微調アンプ11の利得特性モードが移行される。以下、第二実施形態において第一実施形態と機能が変わる機能部についてのみ説明する。
次に、上述の第二実施形態における電力制御回路5の動作例について、図7及び8を用いて説明する。図7及び8は、第二実施形態における電力制御回路5の動作例を示すグラフである。
した本実施形態における電力制御回路の実利得は、図19に示される微調アンプ11の利得特性のずれによりG0e1(dB)となっている。これに伴い、比較器17により、フィードバックゲインコードがC1cに決定される。
アンプ11及び粗調アンプ12にゲインステップが生じるような利得特性のずれが生じた場合であっても、微調アンプ11の利得特性モードが変更されることにより、このゲインステップが解消される。
第二実施形態における電力制御回路5では、第一実施形態と同様のフィードバック制御により、調整器19によりデコーダ18で決定された微調アンプ11及び粗調アンプ12の各ゲインコードが調整される。
次に、本発明の第三実施形態における電力制御回路について、図面を参照して以下に説明する。上述の第一実施形態における電力制御回路5は、デコーダ18により外部回路からの要求ゲインコードに応じた微調アンプ11及び粗調アンプ12の各ゲインコードが決定され、これら各ゲインコードが調整器19により各アンプで生ずる利得特性のずれに応じて調整(補正)された後、調整された各ゲインコードが微調アンプ11及び粗調アンプ12へ送られていた。第三実施形態における電力制御回路は、キャリブレーションモードを備え、このキャリブレーション動作時にデコーダ18から出力される各ゲインコードが各アンプの利得特性のずれを加味したものとなるように制御する。
第三実施形態における電力制御回路の機能構成について図9を用いて説明する。図9は、第三実施形態における電力制御回路の回路構成の概略を示す機能ブロック図である。
るための微調アンプ11及び粗調アンプ12の各ゲインコードをそれぞれ決定する。較正器21は、決定された各ゲインコードをそれぞれデコーダ18へ送り、較正ゲインコードを比較器17へ送る。
次に、上述の第三実施形態における電力制御回路20の動作例について、図3を用いて説明する。ここでは、第三実施形態における電力制御回路20では、要求ゲインコードが図3の例のようにC0からC3mまで用意されているものとする。
インコードCC0を決定し、かつ、粗調アンプ12の利得特性モードを通常モードと決定する。較正器21は、ゲインコードCFxを微調アンプ11へ送り、ゲインコードCC0を粗調アンプ12へ送る。更に、較正器21は、較正ゲインコードC0cを比較器17へ送る。
コードC0cとのコード差(C0c−C1a)を受け、フィードバックゲインコードのほうが較正ゲインコードよりも大きいと判断する。この判断により、較正器21は、このフィードバックゲインコードを得るための前回の調整で粗調アンプ12のゲインコードが上げられ微調アンプ11のゲインコードがリセットされていることから、ゲインステップが発生したと判断する。
第三実施形態における電力制御回路20では、外部回路から較正信号及び較正指示信号を受けることにより、キャリブレーション動作が開始される。このキャリブレーション動作時には、較正器21により較正ゲインコードが決定され、決定された各較正ゲインコードを要求ゲインコードとして第一実施形態と同様のフィードバック制御が実行される。
する各ゲインコード及び粗調アンプ12の利得特性モードでそのまま利得制御されたとしても、利得の線形制御を実現することができる。
次に、本発明の第四実施形態における電力制御回路について、図面を参照して以下に説明する。上述の第三実施形態における電力制御回路20は、第一実施形態と同様の微調アンプ11及び粗調アンプ12を対象としていた。第四実施形態における電力制御回路は、第二実施形態と同様の微調アンプ11及び粗調アンプ12を対象とする。
第四実施形態における電力制御回路の機能構成について図12を用いて説明する。図12は、第四実施形態における電力制御回路の回路構成の概略を示す機能ブロック図である。
次に、上述の第四実施形態における電力制御回路20の動作例について、図7を用いて説明する。
信号と共に較正指示信号を受けると、キャリブレーション動作を開始する。キャリブレーション動作開始時には、デコーダ18及び較正器21は、図13に示すような利得特性情報を有している。以下、図7の例に沿って、較正器21が、較正ゲインコードとしてC1mを決定した場合の動作例を説明する。
第四実施形態における電力制御回路20では、第二実施形態と同様の利得特性モードを有する微調アンプ11を備える場合において、キャリブレーション動作時に、デコーダ18の有する利得特性情報が較正される。
上述の第一実施形態から第四実施形態では、フィードバック回路として、分岐部13、
電力検出部14、調整アンプ15及びADC16を有しており、フィードバックされる信号の電力が測定され、この測定された信号電力に対応するフィードバックゲインコードが比較器17により取得されていた。
上述の第三実施形態及び第四実施形態における電力制御回路20では、較正器21によりデコーダ18の有する利得特性情報が微調アンプ11及び粗調アンプ12の利得特性のずれを加味した形で較正されていた。第三実施形態及び第四実施形態における電力制御回路20は、デコーダ18の利得特性情報を較正することなく、微調アンプ11及び粗調アンプ12の少なくとも1つのバイアスを制御することにより、ゲインステップを解消するようにしてもよい。
〈ハードウェアの構成要素(Component)及びソフトウェアの構成要素(Component)について〉
ハードウェアの構成要素とは、ハードウェア回路であり、例えば、フィールド・プログラマブル・ゲートウェイ(FPGA)、特定用途向け集積回路(ASIC)、ゲートアレイ、論理ゲートの組み合わせ、信号処理回路、アナログ回路等がある。
所定の部分、データ構造、配列、変数、パラメータ等がある。これらソフトウェアの構成要素は、1又は複数のメモリ(1または複数のプロセッサ(例えば、CPU(Central Processing Unit)、DSP(Digital Signal Processer)等)上で実現される。
本実施形態は次の発明態様を開示する。各項に開示される発明態様は、必要に応じて可能な限り組み合わせることができる。
トータル利得設定値に応じて入力信号の電力制御を行う電力制御回路において、
第1利得設定値に応じて所定の利得制御幅で前記入力信号を増幅させる微調可変増幅手段と、
第2利得設定値に応じて前記微調可変増幅手段よりも大きい利得制御幅で前記入力信号を増幅させる粗調可変増幅手段と、
前記微調可変増幅手段及び前記粗調可変増幅手段により電力制御された出力信号をフィードバック信号として分岐させる分岐手段と、
前記フィードバック信号と前記トータル利得設定値とを比較する比較手段と、
前記トータル利得設定値に基づいて第1利得設定値及び第2利得設定値を決定し、この第1利得設定値を微調可変増幅手段へ送り、この第2利得設定値を粗調可変増幅手段へ送る制御手段と、
前記比較手段の比較結果に応じて、前記フィードバック信号の電力が前記トータル利得設定値に応じた信号電力となるように、前記制御手段で決定される第1利得設定値及び第2利得設定値を調整する調整手段と、
を備える電力制御回路。
前記粗調可変増幅手段は、前記第2利得設定値に含まれる通常設定値に応じた利得により前記入力信号を増幅させる通常モードと、前記第2利得設定値に含まれる予備設定値に応じた、通常設定値に対応する利得とは異なる利得により、前記入力信号を増幅させる調整モードとを有し、
前記調整手段は、前記比較手段により前記フィードバック信号の電力が前記トータル利得設定値に応じた信号電力より大きいと判断される場合には、前記第2利得設定値として前記予備設定値を利用するように調整する、
付記1に記載の電力制御回路。
較正指示信号を受けると、前記トータル利得設定値を模擬的に決定する較正手段を更に備え、
前記比較手段は、前記較正指示信号を受けた後のフィードバック信号と前記較正手段により決定されたトータル利得設定値とを比較し、
前記調整手段は、前記比較手段の比較結果に応じた調整により、前記較正指示信号を受けた後のフィードバック信号の電力が前記較正手段により決定されたトータル利得設定値に応じた信号電力となった場合に、そのときに決定されている第1利得設定値及び第2利得設定値がそのトータル利得設定値が外部から送られてきた際に即座に決定されるように前記制御手段に設定する、
付記1又は2に記載の電力制御回路。
前記調整手段は、前記較正指示信号を受けた後のフィードバック信号の電力が前記較正手段により決定されたトータル利得設定値に応じた信号電力より大きくなる場合には、そのトータル利得設定値が外部から送られてきた際に即座に前記第2利得設定値として前記予備設定値が利用されるように、前記制御手段に設定する付記3に記載の電力制御回路。
前記微調可変増幅手段は、前記第1利得設定値に含まれる通常設定値に応じた利得により前記入力信号を増幅させる通常モードと、この通常設定値で取り得る利得範囲を超えた範囲における、前記第1利得設定値に含まれる予備設定値に応じた利得により、前記入力信号を増幅させる調整モードとを有し、
前記調整手段は、前記比較手段により前記フィードバック信号の電力が前記トータル利得設定値に応じた信号電力より大きいと判断される場合には、前記第1利得設定値として前記予備設定値を利用するように調整する、
付記1に記載の電力制御回路。
較正指示信号を受けると、前記トータル利得設定値を模擬的に決定する較正手段を更に備え、
前記比較手段は、前記較正指示信号を受けた後のフィードバック信号と前記較正手段により決定されたトータル利得設定値とを比較し、
前記調整手段は、前記比較手段の比較結果に応じた調整により、前記較正指示信号を受けた後のフィードバック信号の電力が前記較正手段により決定されたトータル利得設定値に応じた信号電力となった場合に、そのときに決定されている第1利得設定値及び第2利得設定値がそのトータル利得設定値が外部から送られてきた際に即座に決定されるように前記制御手段に設定する、
付記5に記載の電力制御回路。
前記調整手段は、前記較正指示信号を受けた後のフィードバック信号の電力が前記較正手段により決定されたトータル利得設定値に応じた信号電力より大きくなる場合には、そのトータル利得設定値が外部から送られてきた際に即座に前記第1利得設定値として前記予備設定値が利用されるように、前記制御手段に設定する付記6に記載の電力制御回路。
前記入力信号を分岐する入力分岐手段と、
前記分岐された入力信号の電力を検出する入力電力検出手段と、
前記フィードバック信号の電力を検出する電力検出手段と、
を更に備え、
前記比較手段は、前記入力電力検出手段により検出される入力信号の電力と前記フィードバック信号の電力とから実利得を取得し、この実利得と前記トータル利得設定値とを比較する、
付記1に記載の電力制御回路。
トータル利得設定値に応じて入力信号の電力制御を行う電力制御方法において、
第1利得設定値に応じて、第1可変増幅器に所定の利得制御幅で前記入力信号を増幅させる第1増幅ステップと、
第2利得設定値に応じて、第2可変増幅器に前記第1増幅ステップよりも大きい利得制御幅で前記入力信号を増幅させる第2増幅ステップと、
前記第1増幅ステップ及び前記第2増幅ステップで電力制御された出力信号をフィードバック信号として分岐させる分岐ステップと、
前記フィードバック信号と前記トータル利得設定値とを比較する比較ステップと、
前記トータル利得設定値に基づいて第1利得設定値及び第2利得設定値を決定し、この第1利得設定値を微調可変増幅手段へ送り、この第2利得設定値を粗調可変増幅手段へ送る制御ステップと、
前記比較ステップの比較結果に応じて、前記フィードバック信号の電力が前記トータル利得設定値に応じた信号電力となるように、前記制御ステップで決定される第1利得設定値及び第2利得設定値を調整する調整ステップと、
を実行する電力制御方法。
前記第2可変増幅器は、前記第2利得設定値に含まれる通常設定値に応じた利得により前記入力信号を増幅させる通常モードと、前記第2利得設定値に含まれる予備設定値に応じた、通常設定値に対応する利得とは異なる利得により、前記入力信号を増幅させる調整モードとを有し、
前記調整ステップは、前記比較ステップにより前記フィードバック信号の電力が前記トータル利得設定値に応じた信号電力より大きいと判断される場合には、前記第2利得設定値として前記予備設定値を利用するように調整する、
付記9に記載の電力制御方法。
前記第1可変増幅器は、前記第1利得設定値に含まれる通常設定値に応じた利得により前記入力信号を増幅させる通常モードと、この通常設定値で取り得る利得範囲を超えた範囲における、前記第1利得設定値に含まれる予備設定値に応じた利得により、前記入力信号を増幅させる調整モードとを有し、
前記調整ステップは、前記比較ステップにより前記フィードバック信号の電力が前記トータル利得設定値に応じた信号電力より大きいと判断される場合には、前記第1利得設定値として前記予備設定値を利用するように調整する、
付記9に記載の電力制御方法。
11、51 微調アンプ
12、52 粗調アンプ
13、31 分岐部(COUPLER)
14、32 電力検出部(DETECTOR)
15、33 調整アンプ
16、34 アナログデジタルコンバータ(ADC)
17 比較器(COMPARATOR)
18、53 デコーダ(DECODER)
19 調整器(ADJUSTER)
21 較正器(CALIBRATOR)
35 算出部(COMPUTING UNIT)
Claims (8)
- トータル利得設定値に応じて入力信号の電力制御を行う電力制御回路において、
第1利得設定値に応じて所定の利得制御幅で前記入力信号を増幅させる微調可変増幅手段と、
第2利得設定値に応じて前記微調可変増幅手段よりも大きい利得制御幅で前記入力信号を増幅させる粗調可変増幅手段と、
前記微調可変増幅手段及び前記粗調可変増幅手段により電力制御された出力信号をフィードバック信号として分岐させる分岐手段と、
前記フィードバック信号と前記トータル利得設定値とを比較する比較手段と、
前記トータル利得設定値に基づいて第1利得設定値及び第2利得設定値を決定し、この第1利得設定値を微調可変増幅手段へ送り、この第2利得設定値を粗調可変増幅手段へ送る制御手段と、
前記比較手段の比較結果に応じて、前記フィードバック信号の電力が前記トータル利得設定値に応じた信号電力となるように、前記制御手段で決定される第1利得設定値及び第2利得設定値を調整する調整手段と、
を備え、
前記粗調可変増幅手段は、前記第2利得設定値に含まれる通常設定値に応じた利得により前記入力信号を増幅させる通常モードと、前記第2利得設定値に含まれる予備設定値に応じた、通常設定値に対応する利得とは異なる利得により、前記入力信号を増幅させる調整モードとを有し、
前記調整手段は、前記比較手段により前記フィードバック信号の電力が前記トータル利得設定値に応じた信号電力より大きいと判断される場合には、前記粗調可変増幅手段を前記通常モードから前記調整モードに移行させる、
電力制御回路。 - 較正指示信号を受けると、前記トータル利得設定値を模擬的に決定する較正手段を更に備え、
前記比較手段は、前記較正指示信号を受けた後のフィードバック信号と前記較正手段により決定されたトータル利得設定値とを比較し、
前記調整手段は、前記比較手段の比較結果に応じた調整により、前記較正指示信号を受
けた後のフィードバック信号の電力が前記較正手段により決定されたトータル利得設定値に応じた信号電力となった場合に、そのときに決定されている第1利得設定値及び第2利得設定値がそのトータル利得設定値が外部から送られてきた際に即座に決定されるように前記制御手段に設定する、
請求項1に記載の電力制御回路。 - 前記調整手段は、前記較正指示信号を受けた後のフィードバック信号の電力が前記較正手段により決定されたトータル利得設定値に応じた信号電力より大きくなる場合には、そのトータル利得設定値が外部から送られてきた際に即座に前記第2利得設定値として前記予備設定値が利用されるように、前記制御手段に設定する請求項2に記載の電力制御回路。
- トータル利得設定値に応じて入力信号の電力制御を行う電力制御回路において、
第1利得設定値に応じて所定の利得制御幅で前記入力信号を増幅させる微調可変増幅手段と、
第2利得設定値に応じて前記微調可変増幅手段よりも大きい利得制御幅で前記入力信号を増幅させる粗調可変増幅手段と、
前記微調可変増幅手段及び前記粗調可変増幅手段により電力制御された出力信号をフィードバック信号として分岐させる分岐手段と、
前記フィードバック信号と前記トータル利得設定値とを比較する比較手段と、
前記トータル利得設定値に基づいて第1利得設定値及び第2利得設定値を決定し、この第1利得設定値を微調可変増幅手段へ送り、この第2利得設定値を粗調可変増幅手段へ送る制御手段と、
前記比較手段の比較結果に応じて、前記フィードバック信号の電力が前記トータル利得設定値に応じた信号電力となるように、前記制御手段で決定される第1利得設定値及び第2利得設定値を調整する調整手段と、
を備え、
前記微調可変増幅手段は、前記第1利得設定値に含まれる通常設定値に応じた利得により前記入力信号を増幅させる通常モードと、この通常設定値で取り得る利得範囲を超えた範囲における、前記第1利得設定値に含まれる予備設定値に応じた利得により、前記入力信号を増幅させる調整モードとを有し、
前記調整手段は、前記比較手段により前記フィードバック信号の電力が前記トータル利得設定値に応じた信号電力より大きいと判断される場合には、前記微調可変増幅手段を前記通常モードから前記調整モードに移行させる、
電力制御回路。 - 較正指示信号を受けると、前記トータル利得設定値を模擬的に決定する較正手段を更に備え、
前記比較手段は、前記較正指示信号を受けた後のフィードバック信号と前記較正手段により決定されたトータル利得設定値とを比較し、
前記調整手段は、前記比較手段の比較結果に応じた調整により、前記較正指示信号を受けた後のフィードバック信号の電力が前記較正手段により決定されたトータル利得設定値に応じた信号電力となった場合に、そのときに決定されている第1利得設定値及び第2利得設定値がそのトータル利得設定値が外部から送られてきた際に即座に決定されるように前記制御手段に設定する、
請求項4に記載の電力制御回路。 - 前記調整手段は、前記較正指示信号を受けた後のフィードバック信号の電力が前記較正手段により決定されたトータル利得設定値に応じた信号電力より大きくなる場合には、そのトータル利得設定値が外部から送られてきた際に即座に前記第1利得設定値として前記
予備設定値が利用されるように、前記制御手段に設定する請求項5に記載の電力制御回路。 - 前記入力信号を分岐する入力分岐手段と、
前記分岐された入力信号の電力を検出する入力電力検出手段と、
前記フィードバック信号の電力を検出する電力検出手段と、
を更に備え、
前記比較手段は、前記入力電力検出手段により検出される入力信号の電力と前記フィードバック信号の電力とから実利得を取得し、この実利得と前記トータル利得設定値とを比較する、
請求項1に記載の電力制御回路。 - トータル利得設定値に応じて入力信号の電力制御を行う電力制御方法において、
第1利得設定値に応じて、第1可変増幅器に所定の利得制御幅で前記入力信号を増幅させる第1増幅ステップと、
第2利得設定値に応じて、第2可変増幅器に前記第1増幅ステップよりも大きい利得制御幅で前記入力信号を増幅させる第2増幅ステップと、
前記第1増幅ステップ及び前記第2増幅ステップで電力制御された出力信号をフィードバック信号として分岐させる分岐ステップと、
前記フィードバック信号と前記トータル利得設定値とを比較する比較ステップと、
前記トータル利得設定値に基づいて第1利得設定値及び第2利得設定値を決定し、この第1利得設定値を前記第1増幅ステップへ送り、この第2利得設定値を前記第2増幅ステップへ送る制御ステップと、
前記比較ステップの比較結果に応じて、前記フィードバック信号の電力が前記トータル利得設定値に応じた信号電力となるように、前記制御ステップで決定される第1利得設定値及び第2利得設定値を調整する調整ステップと、
を実行し、
前記第2可変増幅器は、前記第2利得設定値に含まれる通常設定値に応じた利得により前記入力信号を増幅させる通常モードと、前記第2利得設定値に含まれる予備設定値に応じた、通常設定値に対応する利得とは異なる利得により、前記入力信号を増幅させる調整モードとを有し、
前記調整ステップは、前記比較ステップにより前記フィードバック信号の電力が前記トータル利得設定値に応じた信号電力より大きいと判断される場合には、前記第2可変増幅器を前記通常モードから前記調整モードに移行させる、
電力制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007339536A JP5088131B2 (ja) | 2007-12-28 | 2007-12-28 | 電力制御回路及び電力制御方法 |
US12/244,972 US7675360B2 (en) | 2007-12-28 | 2008-10-03 | Power control circuit and power control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007339536A JP5088131B2 (ja) | 2007-12-28 | 2007-12-28 | 電力制御回路及び電力制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009164707A JP2009164707A (ja) | 2009-07-23 |
JP5088131B2 true JP5088131B2 (ja) | 2012-12-05 |
Family
ID=40797482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007339536A Expired - Fee Related JP5088131B2 (ja) | 2007-12-28 | 2007-12-28 | 電力制御回路及び電力制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7675360B2 (ja) |
JP (1) | JP5088131B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5157944B2 (ja) * | 2009-02-06 | 2013-03-06 | 富士通セミコンダクター株式会社 | 高周波送信機の出力回路 |
US8189713B2 (en) * | 2010-01-18 | 2012-05-29 | Micro Mobio Corporation | Matrix power amplifiers for high speed wireless applications |
US8421540B1 (en) * | 2011-06-07 | 2013-04-16 | Cirrus Logic, Inc. | Method and apparatus for run-time short circuit protection for amplifiers |
CN103227615B (zh) * | 2012-01-31 | 2015-09-09 | 富士通株式会社 | 自动增益控制装置和方法、功率调整装置和无线发射系统 |
WO2013169777A1 (en) * | 2012-05-10 | 2013-11-14 | That Corporation | Programmable-gain amplifier |
CN102916708B (zh) * | 2012-10-19 | 2014-11-26 | 北京中科飞鸿科技有限公司 | 一种无线电发射机的功率调整装置及无线电发射机 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03198517A (ja) * | 1989-12-27 | 1991-08-29 | Nec Corp | 自動利得制御増幅器 |
JPH11177371A (ja) | 1997-12-16 | 1999-07-02 | Mitsubishi Electric Corp | 抵抗ラダー式電子ボリューム |
JP2002050971A (ja) * | 2000-08-01 | 2002-02-15 | Hitachi Kokusai Electric Inc | 送信出力制御装置 |
JP2002076949A (ja) * | 2000-08-23 | 2002-03-15 | Motorola Inc | 送信電力制御装置および方法 |
JP2002111418A (ja) | 2000-09-29 | 2002-04-12 | Kenwood Corp | 信号増幅装置及びその出力電力調整方法 |
US6417730B1 (en) * | 2000-11-29 | 2002-07-09 | Harris Corporation | Automatic gain control system and related method |
US7212592B2 (en) * | 2002-05-20 | 2007-05-01 | Ati Technologies Inc. | Digitally programmable gain control circuit |
EP1473831A1 (en) * | 2003-04-28 | 2004-11-03 | CoreOptics, Inc., c/o The Corporation Trust Center | Method and circuit for controlling amplification |
JP2005130203A (ja) * | 2003-10-23 | 2005-05-19 | Sony Corp | 受信装置 |
JP2005167519A (ja) | 2003-12-01 | 2005-06-23 | Sony Ericsson Mobilecommunications Japan Inc | 携帯通信端末装置及び利得可変回路 |
JP3978433B2 (ja) * | 2004-02-12 | 2007-09-19 | 松下電器産業株式会社 | 送信電力制御装置 |
-
2007
- 2007-12-28 JP JP2007339536A patent/JP5088131B2/ja not_active Expired - Fee Related
-
2008
- 2008-10-03 US US12/244,972 patent/US7675360B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7675360B2 (en) | 2010-03-09 |
US20090167435A1 (en) | 2009-07-02 |
JP2009164707A (ja) | 2009-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5088131B2 (ja) | 電力制御回路及び電力制御方法 | |
US8558615B2 (en) | Apparatus for and method of controlling a predistorter, and method of detecting power control state | |
US9270242B2 (en) | Sound volume adjusting apparatus | |
EP1628394B1 (en) | Detection circuit and detection circuit adjustment method | |
JPWO2008023414A1 (ja) | ポーラ変調送信装置及びポーラ変調送信方法 | |
JP2009069125A (ja) | ミリ波レーダ装置のバイアス調整方法、高周波ユニット及びレーダ装置 | |
JP2008228029A (ja) | 半導体集積回路 | |
JP3669497B2 (ja) | 送信装置、及びその自動利得制御方法 | |
JP5664385B2 (ja) | 送信装置 | |
JP6204222B2 (ja) | 無線通信装置 | |
JP5069211B2 (ja) | 温度補償回路および温度補償方法 | |
KR102316907B1 (ko) | 마이크로웨이브 수신기용 라디오미터 및 그의 에러 보상방법 | |
JP2002353822A (ja) | 送信出力補正装置 | |
US20090322451A1 (en) | Signal Output Device, Signal Output Control Method, Program and Recording Medium | |
JP4631489B2 (ja) | 無線端末及びそれに用いるapc制御方法 | |
JP2006186696A (ja) | 温度補償回路及びその方法並びにそれを用いた無線端末及びプログラム | |
JPH1198031A (ja) | 送信機とその自動電力制御方法 | |
KR100735431B1 (ko) | 필터 특성 자동 보정 장치 | |
JP4895912B2 (ja) | 信号増幅装置 | |
JP2005229535A (ja) | 送信電力制御回路および送信電力制御回路を備えた無線通信装置 | |
WO2011070731A1 (ja) | 送信パワー制御方法及び送信パワー制御装置 | |
US20230006687A1 (en) | Signal generation apparatus and linearity correction method thereof | |
JPH06216683A (ja) | パワー制御装置 | |
JP4490858B2 (ja) | 利得制御監視方法 | |
JP5810931B2 (ja) | Rfモジュールの空中線電力の調整方法およびrfモジュールを有する端末 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120827 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |