[go: up one dir, main page]

JP5082335B2 - 電子基板およびバックボード伝送方法 - Google Patents

電子基板およびバックボード伝送方法 Download PDF

Info

Publication number
JP5082335B2
JP5082335B2 JP2006224458A JP2006224458A JP5082335B2 JP 5082335 B2 JP5082335 B2 JP 5082335B2 JP 2006224458 A JP2006224458 A JP 2006224458A JP 2006224458 A JP2006224458 A JP 2006224458A JP 5082335 B2 JP5082335 B2 JP 5082335B2
Authority
JP
Japan
Prior art keywords
waveform
reflected wave
reflected
backboard
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006224458A
Other languages
English (en)
Other versions
JP2008048347A (ja
Inventor
太 泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006224458A priority Critical patent/JP5082335B2/ja
Priority to US11/789,238 priority patent/US7583091B2/en
Priority to CN200710103878.8A priority patent/CN101132193B/zh
Publication of JP2008048347A publication Critical patent/JP2008048347A/ja
Priority to US12/506,397 priority patent/US7812618B2/en
Application granted granted Critical
Publication of JP5082335B2 publication Critical patent/JP5082335B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of DC offset
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)

Description

この発明は、バックボードに実装される電子基板と、バックボードに実装された電子基板間のデータ伝送方法である電子基板バックボード伝送方法とに関し、特に、反射波の特性を解析し、その解析結果を有効に活用することにより、データ伝送における反射波の影響を十分に除去することができる電子基板およびバックボード伝送方法に関する。
近年、情報処理装置や伝送装置の処理速度が高速化し、かつては数１００メガｂｐｓ程度であった装置内でのデータ伝送速度が、１ギガｂｐｓを超えるようになっている。このように、装置内のデータ伝送速度が高速化するにつれ、データ伝送にともなって発生する反射波が信号波形を劣化させ、データの伝送エラーを引き起こす問題が顕在化しつつある。
データ伝送速度が低速であれば、装置内の伝送経路において反射波が発生しても、１ビット分のタイムスロット内に収縮し、他のビットのタイムスロットに影響を及ぼすことはない。ところが、データ伝送速度が高速化し、１ビット分のタイムスロットが短くなると、反射波が他のタイムスロットに影響を及ぼすようになり、データの受信側で、ビットのオン／オフを正常に識別できなくなってしまう。
このような反射波の問題は、ブレードサーバのように、複数の電子基板を、バックボードを介して接続する構成の情報処理装置や伝送装置において特に重大である。かかる構成の装置は、筐体内のバックボード上に、電子基板を搭載するためのコネクタを備えているが、このコネクタ部分がインピーダンス不整合による反射波を発生させやすいためである。
データ伝送における反射波の影響を低減させる従来技術としては、キャンセル波を生成して反射波を打ち消す技術が知られている（例えば、特許文献１）。
特開昭５９−０８１９２８号公報
ところで、反射波は、データ伝送経路の形態によっては、減衰しながら所定の区間を何度も行き来し、複数のビットに影響を与えることがある。また、このように所定の区間を行き来する反射波の波形と、データ伝送の波形が何度も重なると、共振によって反射波の波形が大きくなり、重大なデータ伝送エラーを引き起こす可能性もある。
しかしながら、特許文献１において開示されている技術を含め、反射波の影響を低減させるための従来技術は、このような反射波の特性を十分に考慮しておらず、データ伝送における反射波の影響を十分に除去することができなかった。
この発明は、上述した従来技術による問題点を解消するためになされたものであり、反射波の特性を解析し、その解析結果を有効に活用することにより、データ伝送における反射波の影響を十分に除去することができる電子基板およびバックボード伝送方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、本発明の一つの態様では、バックボードに実装され、該バックボードに設けられた配線を介して、該バックボードに実装された他の電子基板と信号のやりとりをおこなう電子基板であって、前記他の電子基板が送信するデータ信号から検出されるパルス信号にともなって前記配線において発生する反射波を解析し、該反射波の波形を表すパルス波形情報を取得する反射波形解析手段と、前記パルス波形情報に基づいて、前記データ信号による反射波の大きさを計算する反射量計算手段と、前記反射量計算手段により計算された反射波の大きさに基づいて閾値を決定し、前記決定した閾値を用いて、前記他の電子基板から送信されるデータ信号が示すビットの状態を識別する識別手段とを備えたことを特徴とする。
この発明の態様によれば、予め反射波を解析することにより取得したパルス波形情報に基づいて反射波の大きさを予測し、それを考慮して信号の識別をおこなうように構成したので、反射波の影響を受けることなく、正確にデータ伝送をおこなうことができる。
また、本発明の他の態様では、上記の発明の態様において、前記反射波形解析手段は、前記他の電子基板が前記バックボードに実装されたタイミングで前記反射波の解析をおこなうことを特徴とする。
この発明の態様によれば、電子基板がバックボードに実装されるタイミングで反射波の解析をおこなうように構成したので、伝送経路等に負荷を与えることなく、反射波の解析を実現することができる。
また、本発明の他の態様では、上記の発明の態様において、前記反射波形解析手段は、前記配線を介して前記他の電子基板とデータのやりとりを開始する前に前記反射波の解析をおこなうことを特徴とする。
この発明の態様によれば、データのやりとりを開始する前に、その都度、反射波の解析をおこなうように構成したので、環境変化によって頻繁に反射波の特性が変化する場合であっても、常に最新の反射波の解析結果に基づいて、正確にデータ伝送をおこなうことができる。
また、本発明の他の態様では、上記の発明の態様において、前記識別手段に代えて、予め定められた固有の閾値を基準として前記他の電子基板から送信されるデータ信号が示すビットの状態を識別する複数の識別手段と、前記反射量計算手段により計算された反射波の大きさに対応する閾値を基準として前記ビットの状態を識別した識別手段の識別結果を、前記ビットの正当な状態として選択する選択手段とを備えたことを特徴とする。
この発明の態様によれば、反射波の大きさの予測結果に応じて閾値を変化させる代わりに、複数の固定された閾値と選択動作の組合せによって、反射波の影響を考慮した信号の識別をおこなうことができるように構成したので、高速なデータ伝送を実現することができる。
また、本発明の他の態様では、バックボードに実装され、該バックボードに設けられた配線を介して、該バックボードに実装された他の電子基板と信号のやりとりをおこなう電子基板であって、当該の電子基板から前記他の電子基板へデータ信号を送信した場合に前記配線において発生する反射波の波形に関するパルス波形情報を、前記他の電子基板から取得する制御手段と、前記パルス波形情報に基づいて、送信するデータ信号に重畳される反射波の大きさを計算する反射量計算手段と、前記反射量計算手段により計算された反射波の大きさの分だけ、送信するデータ信号の出力レベルを抑制する出力調整手段とを備えたことを特徴とする。
この発明の態様によれば、予め反射波を解析することにより取得したパルス波形情報に基づいて反射波の大きさを予測し、送信側で出力を調整するように構成したので、反射波の影響を受けることなく、正確にデータ伝送をおこなうことができ、さらに、反射波の成長を抑制することができる。
また、本発明の他の態様では、上記の発明の態様において、前記配線において発生する反射波を前記他の電子基板に解析させるために、単一の波形からなる信号を生成して前記配線に送出する単パルス生成手段をさらに備えたことを特徴とする。
この発明の態様によれば、反射波を解析するための信号として単一の波形からなる信号を生成するように構成したので、反射波の解析を正確におこなうことができる。
また、本発明の他の態様では、上記の発明の態様において、前記出力調整手段に代えて、送信すべきビット列を表す複数の符号を生成する符号生成手段と、前記符号生成手段により生成された各符号を送信した場合に前記配線において発生する反射波の大きさを前記反射量計算手段に計算させ、計算された反射波の大きさが最も小さい符号を前記他の電子基板へ送信する符号として選択する符号選択手段とを備えたことを特徴とする。
この発明の態様によれば、同一のビット列を表す複数の符号の中で、発生する反射波が最も小さいものを選択して送信するように構成したので、データ伝送における反射波の影響を低減させることができる。
また、本発明の他の態様では、上記の発明の態様において、前記反射量計算手段と前記出力調整手段に代えて、前記波形情報に基づいて前記反射波の反射周期を計算する反射周期計算手段と、前記反射周期に応じて定められている所定のルールに従って、前記他の電子基板へ送信する信号に「０」のビットを挿入する挿入手段とを備えたことを特徴とする。
この発明の態様によれば、反射波の周期に応じて、所定の位置に「０」のビットを挿入してデータを伝送するように構成したので、反射波の成長を防止することができる。
また、本発明の他の態様では、バックボードに実装された第１の電子基板と第２の電子基板とが、該バックボードに設けられた配線を介して信号のやりとりをおこなうためのバックボード伝送方法であって、前記配線を介して、前記第１の電子基板から前記第２の電子基板へ単一の波形からなる信号を送出する単パルス送信工程と、前記信号にともなって前記配線において発生する反射波を前記第２の電子基板が解析し、該反射波の波形を表すパルス波形情報を取得する反射波形解析工程と、前記パルス波形情報に基づいて第１の電子基板から送信されるデータ信号による反射波の大きさを計算し、計算された反射波の大きさに基づいて閾値を決定し、前記決定した閾値を用いて、前記第１の電子基板から送信されるデータ信号が示すビットの状態を前記第２の電子基板が識別するデータ受信工程とを含んだことを特徴とする。
この発明の態様によれば、予め反射波を解析することにより取得したパルス波形情報に基づいて反射波の大きさを予測し、それを考慮して信号の識別をおこなうように構成したので、反射波の影響を受けることなく、正確にデータ伝送をおこなうことができる。
また、本発明の他の態様では、バックボードに実装された第１の電子基板と第２の電子基板とが、該バックボードに設けられた配線を介して信号のやりとりをおこなうためのバックボード伝送方法であって、前記配線を介して、前記第１の電子基板から前記第２の電子基板へ単一の波形からなる信号を送出する単パルス送信工程と、前記信号にともなって前記配線において発生する反射波を前記第２の電子基板が解析し、該反射波の波形を表すパルス波形情報を取得する反射波形解析工程と、前記パルス波形情報に基づいて、送信するデータ信号に重畳される反射波の大きさを前記第１の電子基板が計算し、計算された反射波の大きさの分だけ、前記第２の電子基板へ送信するデータ信号の出力レベルを抑制するデータ送信工程とを含んだことを特徴とする。
この発明の態様によれば、予め反射波を解析することにより取得したパルス波形情報に基づいて反射波の大きさを予測し、送信側で出力を調整するように構成したので、反射波の影響を受けることなく、正確にデータ伝送をおこなうことができ、さらに、反射波の成長を抑制することができる。
本発明の一つの態様によれば、予め反射波を解析することにより取得したパルス波形情報に基づいて反射波の大きさを予測し、それを考慮して信号の識別をおこなうように構成したので、反射波の影響を受けることなく、正確にデータ伝送をおこなうことができるという効果を奏する。
また、本発明の他の態様によれば、電子基板がバックボードに実装されるタイミングで反射波の解析をおこなうように構成したので、伝送経路等に負荷を与えることなく、反射波の解析を実現することができるという効果を奏する。
また、本発明の他の態様によれば、データのやりとりを開始する前に、その都度、反射波の解析をおこなうように構成したので、環境変化によって頻繁に反射波の特性が変化する場合であっても、常に最新の反射波の解析結果に基づいて、正確にデータ伝送をおこなうことができるという効果を奏する。
また、本発明の他の態様によれば、反射波の大きさの予測結果に応じて閾値を変化させる代わりに、複数の固定された閾値と選択動作の組合せによって、反射波の影響を考慮した信号の識別をおこなうことができるように構成したので、高速なデータ伝送を実現することができるという効果を奏する。
また、本発明の他の態様によれば、予め反射波を解析することにより取得したパルス波形情報に基づいて反射波の大きさを予測し、送信側で出力を調整するように構成したので、反射波の影響を受けることなく、正確にデータ伝送をおこなうことができ、さらに、反射波の成長を抑制することができるという効果を奏する。
また、本発明の他の態様によれば、反射波を解析するための信号として単一の波形からなる信号を生成するように構成したので、反射波の解析を正確におこなうことができるという効果を奏する。
また、本発明の他の態様によれば、同一のビット列を表す複数の符号の中で、発生する反射波が最も小さいものを選択して送信するように構成したので、データ伝送における反射波の影響を低減させることができるという効果を奏する。
また、本発明の他の態様によれば、反射波の周期に応じて、所定の位置に「０」のビットを挿入してデータを伝送するように構成したので、反射波の成長を防止することができるという効果を奏する。
以下に添付図面を参照して、本発明に係る電子基板およびバックボード伝送方法の好適な実施の形態を詳細に説明する。
まず、バックボードを介して電子基板（ドータボード）を接続して構成された電子装置について説明する。図１は、バックボードを介して電子基板を接続して構成された電子装置の一例を示す図である。
同図に示した電子装置は、バックボード３００を介して、電子基板１００および２００を接続して構成されている。電子基板１００および２００は、それぞれ、所定の機能を備えた電子基板である。そして、バックボード３００は、コネクタ３１０および３２０と、その間を電気的に接続する配線３３０とを備えた電子基板である。
電子基板１００は、コネクタ３１０に実装され、電子基板２００は、コネクタ３２０に実装されている。こうして、電子基板１００および２００は、バックボード３００を介して電気的に接続され、両者の間でデータのやりとりをすることが可能になっている。このように、バックボードに実装された電子基板が、バックボードを介してデータのやりとりをおこなうことをバックボード伝送という。
なお、この例では、説明を簡単にするため、バックボードを介して２つの電子基板を接続する例を示しているが、バックボードを介して３つ以上の電子基板を接続する構成も可能である。また、バックボードが備えるコネクタ間を接続する配線は、バスやスイッチであってもよい。
次に、バックボード伝送において生じる反射波について説明する。図１に示したような構成においてバックボード伝送をおこなう場合、反射波が発生してデータ伝送エラーを引き起こすことがある。図２は、バックボード伝送における反射波の発生について説明するための説明図である。
同図に示すように、電子基板１００上の回路１１０と、電子基板２００上の回路２１０との間でデータ伝送をおこなう場合、回路１１０および２１０の付近と、コネクタ３１０および３２０の付近においてインピーダンス不整合による反射波が発生する。
これらの反射波のうち、回路１１０とコネクタ３１０の間で発生する反射波は、回路１１０とコネクタ３１０の間隔を十分短くすることによって、影響を無視することができる。同様に、回路２１０とコネクタ３２０の間で発生する反射波は、回路２１０とコネクタ３２０の間隔を十分短くすることによって、影響を無視することができる。
一方、コネクタ３１０とコネクタ３２０は、物理的な配置の都合等により一定の距離以下に間隔を縮めることができないため、高速にデータ伝送をおこなう場合には、この間で発生する反射波がデータ伝送に悪影響を及ぼすことがある。
コネクタ３１０とコネクタ３２０の間において、一方のコネクタ付近で発生した反射波は、図３に示すように、他方のコネクタ付近で再び反射し、減衰するまでコネクタ間を行き来する。そのため、図４に示すように、送信側が１ビットを送信するために、単一のパルスを送出した場合であっても、受信側では、直接波による波形（以下、「直接波形」という）に加えて、反射波による複数の波形を検出することになる。同図に示した例では、本来は波形が存在しないはずの２ビット目、４ビット目および７ビット目でも波形が検出されている。
反射波による波形（以下、「反射波形」という）は、減衰しているため、単一では直接波形よりも小さいが、他のビットを送信する際に生じた反射波形と重畳されて成長し、直接波形と誤認される恐れがある。
この問題を解決するため、本実施例に係るバックボード伝送方法では、バックボード伝送を開始するのに先立って、送信側から受信側へ単一のパルスを送出し、受信側で反射波形を解析する。そして、バックボード伝送の開始後は、受信側において、反射波形の解析結果と、既に受信したビットとに基づいて、反射波の大きさを動的に算出して識別レベルの補正をおこなう。
次に、本実施例に係る電子基板の構成について説明する。図５は、本実施例に係る電子基板の構成を示す機能ブロック図である。なお、同図では、説明を簡単にするため、一方の電子基板を送信専用の基板、他方の電子基板を受信専用の基板として示しているが、双方の基板の構成を併せもたせることにより、送受信のいずれも可能な電子基板を実現することもできる（他の実施例において同じ）。また、同図においては、バックボードの図示を省略している。
送信側基板１０１は、バックボード伝送によって他の電子基板にデータを送信する電子基板であり、主処理部１１００と、出力信号生成部１２００と、インターフェース部１３００と、単パルス生成部１４００と、反射波形解析制御部１５００とを有する。
主処理部１１００は、送信側基板１０１の本来の機能を実現するための処理部である。出力信号生成部１２００は、主処理部１１００から送信を依頼されたデータをバックボード伝送によって伝送可能な信号に変換する処理部である。インターフェース部１３００は、送信側基板１０１をバックボードのコネクタと接続させるためのインターフェース部である。
単パルス生成部１４００は、受信側基板２０１が反射波形を解析するための単パルスを生成する処理部である。反射波形解析制御部１５００は、反射波形の解析を実現するために、受信側基板２０１の反射波形解析制御部２４００と同期をとりながら各種制御をする制御部であり、例えば、適切なタイミングで単パルス生成部１４００に対して単パルスの生成を指示する。
受信側基板２０１は、バックボード伝送によって他の電子基板からデータを受信する電子基板であり、インターフェース部２１００と、反射波形解析部２２００と、反射波形記憶部２３００と、反射波形解析制御部２４００と、入力信号識別部２５０１と、主処理部２６００とを有する。インターフェース部２１００は、受信側基板２０１をバックボードのコネクタと接続させるためのインターフェース部である。
反射波形解析部２２００は、単パルス生成部１４００により生成された単パルスにともなって検出された波形を解析し、反射波の波形情報を取得する処理部である。反射波形記憶部２３００は、反射波形解析部２２００によって取得された波形情報を記憶する記憶部である。反射波形解析制御部２４００は、反射波形の解析を実現するために、反射波形解析制御部１５００と同期をとりながら各種制御をする制御部である。
入力信号識別部２５０１は、バックボード伝送によって伝送されてきた信号の波形を識別し、送信されたビットを読取る処理部である。入力信号識別部２５０１は、反射波の影響を除外するため、自身が既に読取ったビットと、反射波形記憶部２３００に記憶されている波形情報に基づいて、現在受信している反射波の大きさを計算し、ビットのオン／オフを判定するための閾値を変動させる。主処理部２６００は、入力信号識別部２５０１によって読取られたデータ等に基づいて受信側基板２０１の本来の機能を実現するための処理部である。
以下、受信側基板２０１の各部の詳細について説明する。図６は、反射波形解析部２２００の構成を示す機能ブロック図である。同図に示すように、反射波形解析部２２００は、直接波検出回路２２１０と、カウンタ２２２０と、増幅回路２２３０と、タイミングレベルホールド回路２２４０と、ＡＤ（Analog to Digital）コンバータ２２５０とを有する。
直接波検出回路２２１０は、単パルスの直接波が受信された場合に、それを検知して、カウンタ２２２０にカウンタクリア信号を送信する処理部である。カウンタ２２２０は、カウンタクリア信号を受信するたびに自身が保持するカウンタ値を０にリセットし、外部から供給されるクロック信号を受信するたびに自身が保持するカウンタ値を１インクリメントするカウンタである。
増幅回路２２３０は、反射波形を識別しやすくするための増幅回路である。タイミングレベルホールド回路２２４０は、外部から供給されるクロック信号を受信するたびに、その時点において増幅回路２２３０から出力されていた電圧を一時的に保持し、その電圧をＡＤコンバータ２２５０へ伝達する回路である。
ＡＤコンバータ２２５０は、タイミングレベルホールド回路２２４０から伝達された電圧をＡＤ変換により数値化して、反射波形記憶部２３００へ出力する処理部である。ＡＤコンバータ２２５０から反射波形記憶部２３００へ出力された数値は、その時点においてカウンタ２２２０が保持するカウンタ値と対応付けて反射波形記憶部２３００に記憶される。
単パルス生成部１４００が単パルスを生成した後、反射波形解析部２２００は、直接波形を受信し、続いて、いくつかの反射波形を受信する。直接波形を受信した段階で、直接波検出回路２２１０によってカウンタクリア信号が送信され、カウンタ２２２０のカウンタ値は０にクリアされる。
そして、その後は、外部からクロック信号が供給されるたびに、カウンタ２２２０のカウンタ値がインクリメントされ、その時点で受信されている波形の高さを示す電圧値と対応付けて反射波形記憶部２３００に記憶されていく。
図７は、反射波形記憶部２３００に記録される波形情報の一例を示す図である。同図における遅延時間は、カウンタ２２２０のカウンタ値であり、電圧レベルは、波形の高さを示す電圧値である。このように、反射波形記憶部２３００には、時間経過とともに反射波の波形の高さがどのように変化するかが記録される。
なお、波形の高さの変化を十分詳細に把握するためには、反射波形解析部２２００に対して、できるだけ短い周期でクロック信号を供給する必要がある。また、図７には、直接波に相当する電圧レベルを０に設定した波形情報の例を示しているが、直接波に相当する電圧レベルも波形情報の一部として反射波形記憶部２３００に記録することとしてもよい。
ここで、反射波形解析制御部２４００の処理手順について説明しておく。図８は、反射波形解析制御処理の処理手順を示すフローチャートである。同図に示すように、受信側基板２０１において、反射波形解析制御部２４００は、新たに実装された電子基板がないかどうかバックボードの監視をおこなう（ステップＳ２０１）。
そして、送信側基板１０１がバックボードに実装されると（ステップＳ１０１）、それを検出し（ステップＳ２０２）、送信側基板１０１の反射波形解析制御部１５００に対して単パルスの送信を要求するとともに、反射波形解析部２２００に反射波形の解析をおこなうように指示する（ステップＳ２０３）。
そして、反射波形解析制御部１５００の指示にしたがって単パルス生成部１４００が単パルスを送信し（ステップＳ１０２）、反射波形解析部２２００が反射波形の解析を完了すると（ステップＳ２０４）、反射波形解析制御部２４００は、反射波形解析制御部１５００に対して解析完了を通知する（ステップＳ２０５）。
その後、送信側基板１０１は、データ送信が可能な状態となり（ステップＳ１０３）、受信側基板２０１は、データ受信可能な状態となる（ステップＳ２０６）。そして、反射波形解析制御部２４００は、バックボードの監視をおこない、送信側基板１０１がバックボードから外されると（ステップＳ２０７肯定）、受信側基板２０１をステップＳ２０１の状態に復帰させる。
図８にて示した処理手順は、バックボードに実装可能な電子基板が２枚のみの場合の処理手順である。この場合は、同図に示したように、電子基板の実装時に反射波形の解析をおこなうだけで特に問題はない。
しかしながら、バックボードに複数の電子基板を実装可能な場合は、新たな電子基板を実装することにより、既に実装されている電子基板間の反射波の特性が変化してしまうことがある。そこで、バックボードに複数の電子基板を実装可能な場合は、以下のように、データ通信ごとに反射波形の解析をおこなうことが好ましい。
図９は、データ通信ごとに解析をおこなう場合の反射波形解析制御処理の処理手順を示すフローチャートである。同図に示すように、送信側基板１０１において、データ送信の要求が発生すると（ステップＳ３０１）、送信側基板１０１は、受信側基板２０１に対して受信アドレスの指定をおこなう（ステップＳ３０２）。
そして、受信側基板２０１に対して受信アドレスの指定がされると、反射波形解析制御部２４００は、反射波形解析制御部１５００に対して単パルスの送信を要求するとともに、反射波形解析部２２００に反射波形の解析をおこなうように指示する（ステップＳ４０１）。
そして、反射波形解析制御部１５００の指示にしたがって単パルス生成部１４００が単パルスを送信し（ステップＳ３０３）、反射波形解析部２２００が反射波形の解析を完了すると（ステップＳ４０２）、反射波形解析制御部２４００は、反射波形解析制御部１５００に対して解析完了を通知する（ステップＳ４０３）。
その後、送信側基板１０１は、データ送信を開始し（ステップＳ３０４）、送信が完了するとその旨を受信側基板２０１に通知する（ステップＳ３０５）。通知を受けた受信側基板２０１は、送信側基板１０１に通知を受信した旨を応答し（ステップＳ４０４）、応答を受けて、送信側基板１０１は、送信処理を終了する（ステップＳ３０６）。
図１０は、入力信号識別部２５０１の構成を示す機能ブロック図である。同図に示すように、入力信号識別部２５０１は、Ｄ−ＦＦ（Delay Flip Flop）２５１０1〜２５１０iと、反射量計算部２５２０と、閾値電圧生成部２５３０と、遅延調整部２５４０と、コンパレータ２５５０と、パラレル変換部２５６０とを有する。
Ｄ−ＦＦ２５１０1〜２５１０iは、コンパレータ２５５０がビットのオン／オフを判定した結果を保持する回路である。Ｄ−ＦＦ２５１０1は、最新の判定結果を保持し、Ｄ−ＦＦ２５１０iはｉ個前の判定結果を保持する。なお、反射量計算部２５２０の計算結果の精度を向上させるためには、ｉが十分に大きいことが好ましい。
反射量計算部２５２０は、Ｄ−ＦＦ２５１０1〜２５１０iの値と、反射波形記憶部２３００に記憶されている波形情報に基づいて、現在受信中の信号における反射波の大きさを計算する処理部である。例えば、Ｄ−ＦＦ２５１０1と２５１０3の値のみが１（オン）であった場合、反射量計算部２５２０は、反射波形記憶部２３００に記憶されている波形情報に基づいて、直接波の伝達後１ビット分の時間が経過した時点の反射波の大きさと、３ビット分の時間が経過した時点の反射波の大きさを求め、その合計を現在受信中の信号における反射波の大きさとする。
閾値電圧生成部２５３０は、コンパレータ２５５０がビットのオン／オフを判定する基準となる電圧を生成する回路である。閾値電圧生成部２５３０は、反射波の影響を排除するため、反射量計算部２５２０の計算結果として得られた値の分だけ生成する電圧を高くする。遅延調整部２５４０は、閾値電圧生成部２５３０によって生成された電圧をコンパレータ２５５０に伝達するタイミングを調整する回路である。
コンパレータ２５５０は、入力された信号の電圧と、閾値電圧生成部２５３０によって生成された電圧を比較し、入力された信号の電圧の方が大きければ、入力された信号が表すビットがオンであり、さもなければ、入力された信号が表すビットがオフであると判定する回路である。
パラレル変換部２５６０は、Ｄ−ＦＦ２５１０1〜２５１０iの値を所定のビット数分だけまとめて、パラレルデータとして出力する処理部である。
図１１は、反射量計算部２５２０の構成を示す機能ブロック図である。同図に示すように、反射量計算部２５２０は、電圧値計算回路２５２１1〜２５２１iと、加算回路２５２２とを有する。
電圧値計算回路２５２１1〜２５２１iは、それぞれ、Ｄ−ＦＦ２５１０1〜２５１０iと１対１で対応し、対応するＤ−ＦＦの値が１である場合に、そのＤ−ＦＦに相当するビットに起因する反射波の現在の大きさを反射波形記憶部２３００に記憶されている波形情報を参照して取得し、それを電圧値へ換算する回路である。加算回路２５２２は、電圧値計算回路２５２１1〜２５２１iが換算した電圧値の合計を求める回路である。
次に、本実施例に係るバックボード伝送方法によるデータ伝送の一例について説明する。図１２は、本実施例に係るバックボード伝送方法によるデータ伝送の一例を示す図である。同図は、オン、オフ、オン、オフ、オフ、オン、オフ、オンという順序で８ビットのデータを伝送した場合の例を示している。以下の説明では、オンのビットを最初のものから順番にＡビット、Ｂビット、Ｃビット、Ｄビットと呼ぶことにする。
波形１１は、送信側基板１０１が送信する信号の波形を示している。波形２１1〜２１4は、それぞれ、Ａビット、Ｂビット、Ｃビット、Ｄビットの送信にともなって発生する反射波の波形を示している。波形３１は、波形１１と波形２１1〜２１4が重畳された波形であり、受信側基板２０１で受信される波形を示している。
波形４１は、反射量計算部２５２０の計算結果に基づいて閾値電圧生成部２５３０からコンパレータ２５５０へ供給される電圧の大きさの推移を示す波形であり、波形２１1〜２１4が重畳された波形と一致する。識別結果５１は、コンパレータ２５５０が、基礎となる電圧値に波形４１が示す電圧値を加算したものを閾値として、波形３１からビットのオン／オフを読取った結果を示している。
このように、本実施例に係るバックボード伝送方法では、反射波形の解析結果と、既に読取ったビットの状態とに基づいて反射波の大きさを正確に計算し、その結果をビットのオン／オフを判定するための閾値に加味するように構成したので、波形３１が示すように、受信側基板２０１が受信する波形が反射波の影響を受けて大きくゆがんでいる場合であっても、識別結果５１のように正確にデータを受信することができる。
次に、実施例１で示した受信側基板２０１の変形例について説明する。本実施例で示す受信側基板２０２は、受信側基板２０１よりも、高速なバックボード伝送に適した構成となっている。
まず、本実施例に係る電子基板の構成について説明する。図１３は、本実施例に係る電子基板の構成を示す機能ブロック図である。なお、同図においては、バックボードの図示を省略している。
送信側基板１０１は、図５において示したものと同様の電子基板である。受信側基板２０２は、バックボード伝送によって他の電子基板からデータを受信する電子基板であり、インターフェース部２１００と、反射波形解析部２２０２と、反射波形記憶部２３００と、反射波形解析制御部２４００と、入力信号識別部２５０２と、主処理部２６００とを有する。
インターフェース部２１００、反射波形記憶部２３００、反射波形解析制御部２４００および主処理部２６００は、図５において示したものと同様であるので説明を省略する。
反射波形解析部２２０２は、単パルス生成部１４００により生成された単パルスにともなって検出された波形を解析し、反射波の波形情報を取得する処理部である。入力信号識別部２５０２は、バックボード伝送によって伝送されてきた信号の波形を識別し、送信されたビットを読取る処理部である。
図１４は、反射波形解析部２２０２の構成を示す機能ブロック図である。同図に示すように、反射波形解析部２２０２は、直接波検出回路２２１０と、カウンタ２２２０と、増幅回路２２３０と、タイミングレベルホールド回路２２４２1〜２２４２kと、ＡＤコンバータ２２５２1〜２２５４２kとを有する。
反射波形解析部２２０２と反射波形解析部２２００を比較すると、反射波形解析部２２００が、タイミングレベルホールド回路とＡＤコンバータの対を一つしか備えていないのに対し、反射波形解析部２２０２は、タイミングレベルホールド回路とＡＤコンバータの対をｋ個備えている。
バックボード伝送の伝送速度が高速になるほど、反射波形を精密に解析することが必要になる。しかし、タイミングレベルホールド回路は、一種の蓄電回路であるため、動作速度を向上させることが難しく、これが反射波形の解析精度を向上させるためのネックとなる。そこで、反射波形解析部２２０２は、複数のタイミングレベルホールド回路を備え、少しずつタイミングをずらしてそれらを動作させることにより、反射波形の解析精度の向上を実現している。
図１５は、入力信号識別部２５０２の構成を示す機能ブロック図である。同図に示すように、入力信号識別部２５０２は、Ｄ−ＦＦ２５１０1〜２５１０iと、反射量計算部２５２０と、コンパレータ２５５２1〜２５５２jと、パラレル変換部２５６０と、電圧供給回路２５７０と、セレクタ２５８０とを有する。
Ｄ−ＦＦ２５１０1〜２５１０i、反射量計算部２５２０およびパラレル変換部２５６０は、図１０に示したものと同様なので説明を省略する。
電圧供給回路２５７０は、コンパレータ２５５２1〜２５５２jに対してそれぞれ少しずつ異なる電圧を供給する回路である。電圧供給回路２５７０が供給する最も低い電圧は、反射波の影響を受けていない直接波と同等のものである。一方、電圧供給回路２５７０が供給する最も高い電圧は、直接波に最も大きな反射波の波形が重畳された場合と同等のものである。
コンパレータ２５５２1〜２５５２jは、入力された信号の電圧と、電圧供給回路２５７０から供給される電圧を比較し、入力された信号の電圧の方が大きければ、入力された信号がハイ（High）であり、さもなければ、入力された信号がロー（Low）であると判定する回路である。
セレクタ２５８０は、コンパレータ２５５２1〜２５５２jのうち、反射量計算部２５２０の計算結果に対応する電圧が供給されているものの出力をビットのオン／オフに換算して、Ｄ−ＦＦ２５１０1に出力する回路である。例えば、反射量計算部２５２０の計算結果が、反射波の影響が全くないことを示している場合には、セレクタ２５８０は、最も小さい電圧が供給されているコンパレータの出力をビットのオン／オフに換算して、Ｄ−ＦＦ２５１０1に出力する。
図１０に示した入力信号識別部２５０１の構成では、コンパレータ２５５０に供給する電圧を動的に変化させる閾値電圧生成部２５３０がアナログ回路であり、この部分がネックとなって、高速動作を実現することが難しい。一方、入力信号識別部２５０２は、動的に電圧を変化させる処理がなく、動作速度に関連する部分が全てデジタル回路であるので高速動作を実現しやすい。
次に、本実施例に係るバックボード伝送方法によるデータ伝送の一例について説明する。図１６は、本実施例に係るバックボード伝送方法によるデータ伝送の一例を示す図である。同図は、オン、オフ、オン、オフ、オフ、オン、オフ、オンという順序で８ビットのデータを伝送した場合の例を示している。以下の説明では、オンのビットを最初のものから順番にＡビット、Ｂビット、Ｃビット、Ｄビットと呼ぶことにする。
波形１２は、送信側基板１０１が送信する信号の波形を示している。波形２２1〜２２4は、それぞれ、Ａビット、Ｂビット、Ｃビット、Ｄビットの送信にともなって発生する反射波の波形を示している。波形３２は、波形１２と波形２２1〜２２4が重畳された波形であり、受信側基板２０２で受信される波形を示している。
判定結果データ４２は、コンパレータＡ〜Ｄが、波形３２が示す電圧と、自身に供給された電圧を比較した結果を示している。なお、コンパレータＤ、コンパレータＣ、コンパレータＢ、コンパレータＡの順に高い電圧が供給されているものとする。
波形５２は、波形２２1〜２２4が重畳された波形であり、計算結果データ６２は、反射量計算部２５２０の計算結果である。反射量計算部２５２０の計算結果の大きさの遷移は、波形５２の変化と対応している。
識別結果７２は、セレクタ２５８０が、反射量計算部２５２０の計算結果に対応するコンパレータの判定結果を選択し、その判定結果をビットのオン／オフに変換した結果を示している。この例では、反射量計算部２５２０の計算結果の「０」がコンパレータＡに対応し、「１」がコンパレータＢに対応し、「２」がコンパレータＣに対応し、「３」がコンパレータＤに対応している。
このように、本実施例に係るバックボード伝送方法では、バックボード伝送の伝送速度を高速化するためにネックとなる部分の構成を変更したので、反射波の影響を除外しつつ、バックボード伝送の高速化に対応することができる。
図３において、反射波がコネクタ３１０と３２０の間を何度も行き来することを説明したが、反射波が行き来する周期と重なって直接波が繰り返し送出されると、反射波が共振によって著しく成長する可能性がある。
この現象を防止するには、送信側の電子基板において、予め反射波の影響を予測し、反射波が成長することがないように制御する必要がある。本実施例では、反射波の成長を抑止するための処理を送信側の電子基板でおこなう例を示す。
まず、本実施例に係る電子基板の構成について説明する。図１７は、本実施例に係る電子基板の構成を示す機能ブロック図である。なお、同図においては、バックボードの図示を省略している。
送信側基板１０３は、バックボード伝送によって他の電子基板にデータを送信する電子基板であり、主処理部１１００と、出力信号生成部１２０３と、インターフェース部１３００と、単パルス生成部１４００と、反射波形解析制御部１５０３と、反射波形記憶部１６００とを有する。
主処理部１１００、インターフェース部１３００および単パルス生成部１４００は、図５において示したものと同様であるので説明を省略する。
出力信号生成部１２０３は、主処理部１１００から送信を依頼されたデータをバックボード伝送によって伝送可能な信号に変換する処理部である。出力信号生成部１２０３は、既に送信したビットと、反射波形記憶部１６００に記憶されている反射波の波形情報に基づいて、これから送信しようとしている信号に重畳される反射波の大きさを算出し、その分だけ出力レベルを下げる。
これにより、反射波の成長が抑制され、また、受信側基板２０３は、一定の識別レベルに基づいてビットのオン／オフを識別できるようになる。直接波を含む波形は、出力信号生成部１２０３によって一定の高さに調整され、直接波を含まない波形は、減衰して波形が小さくなっていく一方だからである。
反射波形解析制御部１５０３は、反射波形の解析を実現するために、受信側基板２０３の反射波形解析制御部２４０３と同期をとりながら各種制御をする制御部であり、例えば、適切なタイミングで単パルス生成部１４００に対して単パルスの生成を指示する。また、反射波形解析制御部１５０３は、受信側基板２０３において反射波の解析が完了した後に、反射波の波形情報を転送するように反射波形解析制御部２４０３に依頼し、転送された波形情報を反射波形記憶部１６００に記憶させる。
受信側基板２０３は、バックボード伝送によって他の電子基板からデータを受信する電子基板であり、インターフェース部２１００と、反射波形解析部２２００と、反射波形記憶部２３００と、反射波形解析制御部２４０３と、入力信号識別部２５００と、主処理部２６００とを有する。
インターフェース部２１００、反射波形解析部２２００、反射波形記憶部２３００および主処理部２６００は、図５において示したものと同様であるので説明を省略する。
反射波形解析制御部２４０３は、反射波形の解析を実現するために、反射波形解析制御部１５０３と同期をとりながら各種制御をする制御部である。反射波形解析制御部２４０３は、図５に示した反射波形解析制御部２４００の機能に加えて、反射波形記憶部２３００が記憶する反射波の波形情報を送信側基板１０３へ転送する機能をもつ。
入力信号識別部２５００は、バックボード伝送によって伝送されてきた信号の波形を識別し、送信されたビットを読取る処理部である。入力信号識別部２５００は、反射波の影響を考慮することなく、一定の識別レベルを基準としてビットのオン／オフを判定する。
図１８は、出力信号生成部１２０３の構成を示す機能ブロック図である。同図に示すように、出力信号生成部１２０３は、Ｄ−ＦＦ１２１０1〜１２１０mと、反射量計算部１２２０と、出力調整回路１２３０とを有する。Ｄ−ＦＦ１２１０1〜１２１０mは、出力調整回路１２３０から出力された信号の大きさを保持する回路である。
反射量計算部１２２０は、Ｄ−ＦＦ１２１０1〜１２１０mの値と、反射波形記憶部１６００に記憶されている波形情報に基づいて、これから出力しようとしている信号に重畳される反射波の大きさを計算する処理部である。反射量計算部１２２０は、図１１に示した反射量計算部２５２０と同様の構成により実現される。
出力調整回路１２３０は、反射量計算部１２２０によって算出された反射波の大きさの分だけ、信号の出力レベルを下げる処理部である。
なお、本実施例に係るバックボード伝送方法では、伝送エラーを防止するために、出力する信号の大きさを細かく調整する必要がある。そのため、出力信号生成部１２０３は、ビット単位ではなく、さらに細かい単位で信号の出力レベルを調整できるように構成されていることが好ましい。
次に、本実施例に係るバックボード伝送方法によるデータ伝送の一例について説明する。図１９は、本実施例に係るバックボード伝送方法によるデータ伝送の一例を示す図である。同図は、オン、オフ、オン、オフ、オフ、オン、オフ、オンという順序で８ビットのデータを伝送した場合の例を示している。以下の説明では、オンのビットを最初のものから順番にＡビット、Ｂビット、Ｃビット、Ｄビットと呼ぶことにする。
波形１３は、送信側基板１０３から受信側基板２０３へ伝送されるべき波形を示している。波形２３1は、送信側基板１０３がＡビットを伝送するために送信する信号の波形を示している。そして、波形３３1は、波形２３1の送信にともなって発生する反射波の波形を示している。
波形２３2は、送信側基板１０３がＢビットを伝送するために送信する信号の波形を示している。波形２３2は、波形３３1と重畳される部分が成長しないように、一部が欠落した形状となっている。波形３３2は、波形２３2の送信にともなって発生する反射波の波形を示している。波形２３2の一部が欠落していることから、波形３３2も一部が欠落した形状となっている。そして、波形４３2は、波形３３1と波形３３2が合成されて生成される反射波の波形を示している。
波形２３3は、送信側基板１０３がＣビットを伝送するために送信する信号の波形を示している。波形２３3は、波形４３2と重畳される部分が成長しないように、一部が欠落した形状となっている。波形３３3は、波形２３3の送信にともなって発生する反射波の波形を示している。波形２３3の一部が欠落していることから、波形３３3も一部が欠落した形状となっている。そして、波形４３3は、波形４３2と波形３３3が合成されて生成される反射波の波形を示している。
波形２３4は、送信側基板１０３がＤビットを伝送するために送信する信号の波形を示している。波形２３4は、波形４３3と重畳される部分が成長しないように、大部分が欠落した形状となっている。波形３３4は、波形２３4の送信にともなって発生する反射波の波形を示している。波形２３4の大部分が欠落していることから、波形３３4は、ほぼ平坦な形状となっている。そして、波形４３4は、波形４３3と波形３３4が合成されて生成される反射波の波形を示している。
波形５３は、波形２３1、波形２３2、波形２３3、波形２３4および波形４３4が合成された波形であり、実際に受信側基板２０３に受信される波形を示している。波形５３は、全体としてみると、波形１３と形状が異なっているが、ハイレベルの波形についてみると、波形１３と形状が一致しており、正確にデータが伝達されていることがわかる。
このように、本実施例に係るバックボード伝送方法では、反射波の成長を抑制しつつ、反射波の影響を軽減させて、送信側から受信側へ正常にデータを伝送することができる。
続いて、ブロック符号を利用して反射波の成長を抑制する例について説明する。なお、ここでいうブロック符号は、８Ｂ／１０Ｂ符号のように、一つのビット列に対して正負２つの符号を定義しているブロック符号を指すものとする。
まず、本実施例に係るバックボード伝送方法の概要について説明する。図２０は、ブロック符号を用いた一般的なデータ伝送の一例を示す図である。同図に示すように、ブロック符号を用いた一般的なデータ伝送では、「０」もしくは「１」が一定個数以上連続して送信されることがないように、特定の幅のビット列を正負交互にブロック符号化してデータ伝送をおこなう。
一方、本実施例に係るバックボード伝送方法では、図２１に示すように、それぞれのビット列を正負の両方にブロック符号化し、反射波の発生が小さくなる方のブロック符号を受信側に送信する。いずれのブロック符号を送信した方が反射波の発生が小さくなるかについては、反射波の波形の解析結果と、既に送信したブロック符号と、これから送信しようとしているブロック符号とに基づいて決定する。
次に、本実施例に係る電子基板の構成について説明する。図２２は、本実施例に係る電子基板の構成を示す機能ブロック図である。なお、同図においては、バックボードの図示を省略している。
送信側基板１０４は、バックボード伝送によって他の電子基板にデータを送信する電子基板であり、主処理部１１０４と、出力信号生成部１２００と、インターフェース部１３００と、単パルス生成部１４００と、反射波形解析制御部１５０３と、反射波形記憶部１６００と、符号選択部１７０４とを有する。
出力信号生成部１２００、インターフェース部１３００、単パルス生成部１４００、反射波形解析制御部１５０３および反射波形記憶部１６００については既に説明済みであるので、説明を省略する。
主処理部１１０４は、送信側基板１０４の本来の機能を実現するための処理部である。そして、主処理部１１０４は、他の電子基板に送信すべきデータを、通常の方式でブロック符号化して符号選択部１７０４へ出力する。すなわち、主処理部１１０４は、正負が交互になるようにビット列をブロック符号化して符号選択部１７０４へ出力する。
符号選択部１７０４は、主処理部１１０４から入力された各ブロック符号ごとに符号を反転させたブロック符号を生成し、正負２つのブロック符号から、反射波の発生が小さくなる方のブロック符号を選択して出力信号生成部１２００へ出力する処理部である。
受信側基板２０４は、バックボード伝送によって他の電子基板からデータを受信する電子基板であり、インターフェース部２１００と、反射波形解析部２２００と、反射波形記憶部２３００と、反射波形解析制御部２４０３と、入力信号識別部２５００と、主処理部２６０４と、符号復元部２７０４とを有する。
インターフェース部２１００、反射波形解析部２２００、反射波形記憶部２３００、反射波形解析制御部２４０３および入力信号識別部２５００については既に説明済みであるので、説明を省略する。
主処理部２６０４は、受信側基板２０４の本来の機能を実現するための処理部である。主処理部２６０４は、他の電子基板から、通常の方式でブロック符号化されたデータを受信し、これを復号化して各種処理を実行するように構成されている。そして、符号復元部２７０４は、主処理部２６０４が異常動作を起こすことを防止するために、送信側基板１０４から送信されたブロック符号を符号化し直して、正負が交互になるようにする処理部である。
図２３は、符号選択部１７０４の構成を示す機能ブロック図である。同図に示すように、符号選択部１７０４は、パラレル変換部１７１０と、反転符号生成部１７２０と、レジスタ１７３１1〜１７３１nと、レジスタ１７３２1〜１７３２nと、レジスタ１７４０1〜１７４０pと、反射量比較部１７５０と、セレクタ１７６０と、シリアル変換部１７７０とを有する。
パラレル変換部１７１０は、同一のブロック符号を構成するビットをまとめて扱うことができるように、シリアル信号を符号長の幅のパラレル信号に変換する処理部である。反転符号生成部１７２０は、パラレル変換部１７１０によってパラレル化された信号が示すブロック符号を変換し、正負を反転させたブロック符号を生成する回路である。
レジスタ１７３１1〜１７３１nは、パラレル変換部１７１０によってパラレル化された信号、すなわち、反転されていないブロック符号のうち、送信待ちのものを保持するレジスタである。レジスタ１７３２1〜１７３２nは、反転符号生成部１７２０によって反転されたブロック符号のうち、送信待ちのものを保持するレジスタである。レジスタ１７４０1〜１７４０pは、同じバイト列を表す正と負の２つのブロック符号のうち、受信側へ送信された符号を保持するレジスタである。
反射量比較部１７５０は、レジスタ１７３１nに保持されている反転されていないブロック符号を送信した場合に発生する反射波の大きさと、レジスタ１７３２nに保持されている反転されたブロック符号を送信した場合に発生する反射波の大きさとを比較し、発生する反射波が小さい方をセレクタ１７６０へ通知する処理部である。反射量比較部１７５０は、反射波の大きさを求めるために、レジスタ１７３１1〜１７３１nと、レジスタ１７３２1〜１７３２nと、レジスタ１７４０1〜１７４０pと、反射波形記憶部１６００を参照する。
セレクタ１７６０は、反射量比較部１７５０の通知に従って、レジスタ１７３１nに保持されているブロック符号とレジスタ１７３２nに保持されているブロック符号のうち、発生する反射波が小さい方を、レジスタ１７４０1およびシリアル変換部１７７０へ出力する回路である。シリアル変換部１７７０は、ブロック符号をシリアル信号に変換して出力する処理部である。
図２４は、反射量比較部１７５０の構成を示す機能ブロック図である。同図に示すように、反射量比較部１７５０は、インターリーバ回路１７５１と、反射量計算部１７５２1〜１７５２qと、加算回路１７５３と、反射量計算部１７５４1〜１７５４qと、加算回路１７５５と、比較回路１７５６とを有する。
インターリーバ回路１７５１は、反射量計算部１７５２1〜１７５２qと反射量計算部１７５４1〜１７５４qが、レジスタ１７４０1〜１７４０pと、レジスタ１７３１nと、レジスタ１７３２nとに分散している各ビットを、時系列に並んだ一連のビット列としてアクセスできるようにする回路である。
反射量計算部１７５２1〜１７５２qは、レジスタ１７３１nの各ビットが送信された場合に発生する反射波の大きさを求める回路であり、図１１に示した反射量計算部２５２０と同様の構成をもつ。具体的には、反射量計算部１７５２1は、レジスタ１７３１nの１ビット目が送信された場合に発生する反射波の大きさを求め、反射量計算部１７５２qは、レジスタ１７３１nのｑビット目が送信された場合に発生する反射波の大きさを求める。
加算回路１７５３は、反射量計算部１７５２1〜１７５２qの計算結果を合計し、レジスタ１７３１nに保持されているブロック符号を送信した場合における反射波の大きさの合計を求める回路である。
反射量計算部１７５４1〜１７５４qは、レジスタ１７３２nの各ビットが送信された場合に発生する反射波の大きさを求める回路であり、図１１に示した反射量計算部２５２０と同様の構成をもつ。具体的には、反射量計算部１７５４1は、レジスタ１７３２nの１ビット目が送信された場合に発生する反射波の大きさを求め、反射量計算部１７５４qは、レジスタ１７３２nのｑビット目が送信された場合に発生する反射波の大きさを求める。
加算回路１７５５は、反射量計算部１７５４1〜１７５４qの計算結果を合計し、レジスタ１７３２nに保持されているブロック符号を送信した場合における反射波の大きさの合計を求める回路である。
比較回路１７５６は、加算回路１７５３と加算回路１７５５の計算結果を比較し、レジスタ１７３１nに保持されているブロック符号を送信した場合と、レジスタ１７３２nに保持されているブロック符号を送信した場合のどちらが発生する反射波が小さいかをセレクタ１７６０へ通知する回路である。
なお、この例では、反射波の大きさを基準として正負いずれのブロック符号を送信するかを判断しているが、反射波の成長を抑制するため、反射波と直接波が重畳された波形の高さの最大値が小さい方のブロック符号を送信対象とするようにしてもよい。また、後続のデータを伝送する際に残存している反射波が少なくなるように、「０」のビットが多いブロック符号を送信対象とするようにしてもよい。
また、この例では、レジスタ１７３１1〜１７３１n-1とレジスタ１７３２1〜１７３２n-1に保持されている後続のブロック符号を考慮せずに反射波の大きさを比較しているが、これらの後続のブロック符号をどの組合せで送信すれば最も反射波を小さくすることができるかをシミュレートし、その結果に基づいて送信するブロック符号を選択してもよい。
図２５は、符号復元部２７０４の構成を示す機能ブロック図である。同図に示すように、符号復元部２７０４は、パラレル変換部２７１０と、反転符号生成回路２７２０と、レジスタ２７３０と、ＲＤ値検出回路２７４０と、ＮＯＴ回路２７５０と、セレクタ２７６０と、シリアル変換部２７７０とを有する。
パラレル変換部２７１０は、同一のブロック符号を構成するビットをまとめて扱うことができるように、シリアル信号を符号長の幅のパラレル信号に変換する処理部である。反転符号生成回路２７２０は、パラレル変換部２７１０によってパラレル化された信号が示すブロック符号を変換し、正負を反転させたブロック符号を生成する回路である。
レジスタ２７３０は、同じバイト列を表す正と負の２つのブロック符号のうち、セレクタ２７６０に選択された符号を保持するレジスタである。ＲＤ値検出回路２７４０は、レジスタ２７３０に保持されているブロック符号が正の符号であるか負の符号であるかを検出する回路であり、ＮＯＴ回路２７５０は、ＲＤ値検出回路２７４０の検出結果を反転させる回路である。
セレクタ２７６０は、ＮＯＴ回路２７５０の通知に従って、パラレル変換部２７１０によってパラレル化されたブロック符号と、反転符号生成回路２７２０により反転されたブロック符号のうち、レジスタ２７３０に保持されているブロック符号と正負が逆の符号を選択して、レジスタ２７３０に出力する回路である。シリアル変換部２７７０は、レジスタ２７３０に保持されているブロック符号をシリアル信号に変換して出力する処理部である。
上述してきたように、本実施例に係るバックボード伝送方法では、同じビット列を表すブロック符号のうち、発生する反射波が小さくなる方のブロック符号を伝送するように構成したので、反射波の成長を抑制することができる。
実施例４では、既存のブロック符号をそのまま使用して反射波の成長を抑制する例を示したが、反射波の成長を抑制する目的においては、独自の仕様のブロック符号を使用した方が高い効果を期待することができる。本実施例では、独自の仕様のブロック符号を使用して反射波の成長を抑制する例を示す。
まず、本実施例に係るバックボード伝送方法の概要について説明する。図２６は、本実施例に係るバックボード伝送方法の概要について説明するための説明図である。同図に示すように、例えば、８Ｂ／１０Ｂ符号で符号化されたデータを復号化すると、１０ビットのデータが８ビットのデータとなり、２ビット分だけ余裕が生まれる。
本実施例に係るバックボード伝送方法では、このようにブロック符号化されたデータを復号化した場合に生まれる余裕分を利用して、反射波の成長を抑制するために有効な位置に「０」のビットを埋め込む。
例えば、反射波が３ビット周期で出現する場合、１ビット目と５ビット目に「０」のビットを埋め込んでおけば、２ビット目が「１」であっても反射波が成長することはなくなる。また、反射波が４ビット周期で出現する場合、１ビット目と６ビット目に「０」のビットを埋め込んでおけば、２ビット目が「１」であっても反射波が成長することはなくなる。
なお、「０」のビットを埋め込む位置を決定するためのロジックは任意であり、上記のロジックに限定されるものではない。
次に、本実施例に係る電子基板の構成について説明する。図２７は、本実施例に係る電子基板の構成を示す機能ブロック図である。なお、同図においては、バックボードの図示を省略している。
送信側基板１０５は、バックボード伝送によって他の電子基板にデータを送信する電子基板であり、主処理部１１０４と、出力信号生成部１２００と、インターフェース部１３００と、単パルス生成部１４００と、反射波形解析制御部１５０３と、反射波形記憶部１６００と、再符号化部１８０５とを有する。
主処理部１１０４、出力信号生成部１２００、インターフェース部１３００、単パルス生成部１４００、反射波形解析制御部１５０３および反射波形記憶部１６００については既に説明済みであるので、説明を省略する。
再符号化部１８０５は、主処理部１１０４から入力されたブロック符号を復号化し、余裕ができたビット数分だけ「０」のビットを所定の位置に埋め込んで、出力信号生成部１２００へ出力する処理部である。
受信側基板２０５は、バックボード伝送によって他の電子基板からデータを受信する電子基板であり、インターフェース部２１００と、反射波形解析部２２００と、反射波形記憶部２３００と、反射波形解析制御部２４０３と、入力信号識別部２５００と、主処理部２６０４と、符号復元部２８０５とを有する。
インターフェース部２１００、反射波形解析部２２００、反射波形記憶部２３００、反射波形解析制御部２４０３、入力信号識別部２５００および主処理部２６０４については既に説明済みであるので、説明を省略する。
符号復元部２８０５は、再符号化部１８０５によって埋め込まれた「０」のビットを除去し、再び符号化してブロック符号に戻して、主処理部２６０４へ出力する処理部である。
図２８は、再符号化部１８０５の構成を示す機能ブロック図である。同図に示すように、再符号化部１８０５は、反射周期計算部１８１０と、パラレル変換部１８２０と、復号化回路１８３０と、０挿入処理部１８４０と、シリアル変換部１８５０とを有する。
反射周期計算部１８１０は、反射波形記憶部１６００に記憶されている反射波の波形情報に基づいて反射波の周期を求める処理部である。パラレル変換部１８２０は、同一のブロック符号を構成するビットをまとめて扱うことができるように、シリアル信号を符号長の幅のパラレル信号に変換する処理部であり、復号化回路１８３０は、パラレル変換部１８２０によってパラレル化された信号が示すブロック符号を復号化する回路である。
０挿入処理部１８４０は、反射周期計算部１８１０によって求められた反射波の周期に基づいて決定される位置に「０」のビットを挿入する処理部である。シリアル変換部１８５０は、０挿入処理部１８４０によって「０」のビットが挿入されたデータをシリアル信号に変換して出力する処理部である。
図２９は、符号復元部２８０５の構成を示す機能ブロック図である。同図に示すように、符号復元部２８０５は、反射周期計算部２８１０と、パラレル変換部２８２０と、０除去処理部２８３０と、符号化回路２８４０と、シリアル変換部２８５０とを有する。
反射周期計算部２８１０は、反射波形記憶部２３００に記憶されている反射波の波形情報に基づいて反射波の周期を求める処理部である。パラレル変換部２８２０は、同一のブロック符号を構成するビットをまとめて扱うことができるように、シリアル信号を符号長の幅のパラレル信号に変換する処理部である。
０除去処理部２８３０は、反射周期計算部２８１０によって求められた反射波の周期に基づいて、０挿入処理部１８４０によって「０」のビットが挿入された位置を特定し、パラレル変換部２８２０によってパラレル化された信号が示すデータを、「０」のビットが挿入される前の状態に復元する処理部である。
符号化回路２８４０は、０除去処理部２８３０によって復元されたデータを符号化してブロック符号に戻す回路である。シリアル変換部２８５０は、当初のブロック符号に戻されたデータをシリアル信号に変換して出力する処理部である。
上述してきたように、本実施例に係るバックボード伝送方法では、ブロック符号化されたデータを復号化し、余裕ができた分だけ「０」のビットを反射波の低減に有効な位置に挿入して送信するように構成したので、既存のブロック符号をそのまま使用する場合よりも、効果的に反射波を低減させることができる。
なお、上記の各実施例において説明してきた各種装置の構成は、本発明の発明の要旨を逸脱しない範囲において、種々の変更を加えることができる。また、各実施例において示した構成を任意に組み合わせて用いることもできる。例えば、実施例４もしくは５で示した構成を実施例１もしくは２で示した構成と組み合わせることにより、反射波の影響を大きく低減させ、非常に高速なバックボード伝送を実現することが可能になる。
（付記１）バックボードに実装され、該バックボードに設けられた配線を介して、該バックボードに実装された他の電子基板と信号のやりとりをおこなう電子基板であって、
前記他の電子基板から送信される信号にともなって前記配線において発生する反射波を解析し、該反射波の波形を表す波形情報を取得する反射波形解析手段と、
前記波形情報と過去に受信した信号の情報とに基づいて、現在受信している反射波の大きさを計算する反射量計算手段と、
前記反射量計算手段により計算された反射波の大きさの分だけ閾値を補正して、前記他の電子基板から送信される信号が示すビットの状態を識別する識別手段と
を備えたことを特徴とする電子基板。
（付記２）前記反射波形解析手段は、前記他の電子基板が前記バックボードに実装されたタイミングで前記反射波の解析をおこなうことを特徴とする付記１に記載の電子基板。
（付記３）前記反射波形解析手段は、前記配線を介して前記他の電子基板とデータのやりとりを開始する前に前記反射波の解析をおこなうことを特徴とする付記１に記載の電子基板。
（付記４）前記識別手段に代えて、
予め定められた固有の閾値を基準として前記他の電子基板から送信される信号が示すビットの状態を識別する複数の識別手段と、
前記反射量計算手段により計算された反射波の大きさに対応する閾値を基準として前記ビットの状態を識別した識別手段の識別結果を、前記ビットの正当な状態として選択する選択手段と
を備えたことを特徴とする付記１〜３のいずれか一つに記載の電子基板。
（付記５）バックボードに実装され、該バックボードに設けられた配線を介して、該バックボードに実装された他の電子基板と信号のやりとりをおこなう電子基板であって、
当該の電子基板から前記他の電子基板へ信号を送信した場合に前記配線において発生する反射波の波形に関する波形情報を、前記他の電子基板から取得する制御手段と、
前記波形情報と過去に送信した信号の情報とに基づいて、送信する信号に重畳される反射波の大きさを計算する反射量計算手段と、
前記反射量計算手段により計算された反射波の大きさの分だけ、送信する信号の出力レベルを抑制する出力調整手段と
を備えたことを特徴とする電子基板。
（付記６）前記配線において発生する反射波を前記他の電子基板に解析させるために、単一の波形からなる信号を生成して前記配線に送出する単パルス生成手段をさらに備えたことを特徴とする付記５に記載の電子基板。
（付記７）前記出力調整手段に代えて、
送信すべきビット列を表す複数の符号を生成する符号生成手段と、
前記符号生成手段により生成された各符号を送信した場合に前記配線において発生する反射波の大きさを前記反射量計算手段に計算させ、計算された反射波の大きさが最も小さい符号を前記他の電子基板へ送信する符号として選択する符号選択手段と
を備えたことを特徴とする付記５または６に記載の電子基板。
（付記８）前記反射量計算手段と前記出力調整手段に代えて、
前記波形情報に基づいて前記反射波の反射周期を計算する反射周期計算手段と、
前記反射周期に応じて定められている所定のルールに従って、前記他の電子基板へ送信する信号に「０」のビットを挿入する挿入手段と
を備えたことを特徴とする付記５または６に記載の電子基板。
（付記９）バックボードに実装された第１の電子基板と第２の電子基板とが、該バックボードに設けられた配線を介して信号のやりとりをおこなうためのバックボード伝送方法であって、
前記配線を介して、前記第１の電子基板から前記第２の電子基板へ単一の波形からなる信号を送出する単パルス送信工程と、
前記信号にともなって前記配線において発生する反射波を前記第２の電子基板が解析し、該反射波の波形を表す波形情報を取得する反射波形解析工程と、
前記波形情報と過去に受信した信号の情報とに基づいて反射波の大きさを計算し、計算された反射波の大きさの分だけ閾値を補正して、前記第１の電子基板から送信される信号が示すビットの状態を前記第２の電子基板が識別するデータ受信工程と
を含んだことを特徴とするバックボード伝送方法。
（付記１０）バックボードに実装された第１の電子基板と第２の電子基板とが、該バックボードに設けられた配線を介して信号のやりとりをおこなうためのバックボード伝送方法であって、
前記配線を介して、前記第１の電子基板から前記第２の電子基板へ単一の波形からなる信号を送出する単パルス送信工程と、
前記信号にともなって前記配線において発生する反射波を前記第２の電子基板が解析し、該反射波の波形を表す波形情報を取得する反射波形解析工程と、
前記波形情報と過去に送信した信号の情報とに基づいて、送信する信号に重畳される反射波の大きさを前記第１の電子基板が計算し、計算された反射波の大きさの分だけ、前記第２の電子基板へ送信する信号の出力レベルを抑制するデータ送信工程と
を含んだことを特徴とするバックボード伝送方法。
（付記１１）バックボードに実装された電子基板が、該バックボードに設けられた配線を介して、該バックボードに実装された他の電子基板と信号のやりとりをおこなうバックボード伝送方法であって、
当該の電子基板から前記他の電子基板へ信号を送信した場合に前記配線において発生する反射波の波形に関する波形情報を、前記他の電子基板から取得する波形情報取得工程と、
送信すべきビット列を表す複数の符号を生成する符号生成工程と、
前記符号生成工程により生成された各符号を送信した場合に前記配線において発生する反射波の大きさを前記波形情報に基づいて計算し、計算された反射波の大きさが最も小さい符号を前記他の電子基板へ送信する符号として選択する符号選択工程と
を含んだことを特徴とするバックボード伝送方法。
（付記１２）バックボードに実装された電子基板が、該バックボードに設けられた配線を介して、該バックボードに実装された他の電子基板と信号のやりとりをおこなうバックボード伝送方法であって、
当該の電子基板から前記他の電子基板へ信号を送信した場合に前記配線において発生する反射波の波形に関する波形情報を、前記他の電子基板から取得する波形情報取得工程と、
前記波形情報に基づいて前記反射波の反射周期を算出する反射周期算出工程と、
前記反射周期に応じて定められている所定のルールに従って、前記他の電子基板へ送信する信号に「０」のビットを挿入する挿入工程と、
を含んだことを特徴とするバックボード伝送方法。
以上のように、本発明に係る電子基板およびバックボード伝送方法は、高速なデータ伝送を実現させるために有用であり、特に、反射波の影響を十分に除去したい場合に適している。
バックボードを介して電子基板を接続して構成された電子装置の一例を示す図である。 バックボード伝送における反射波の発生について説明するための説明図である。 反射波の共振について説明するための説明図である。 単パルス受信時の受信波形の一例を示す図である。 本実施例に係る電子基板の構成を示す機能ブロック図である。 反射波形解析部の構成を示す機能ブロック図である。 反射波形記憶部に記録される波形情報の一例を示す図である。 反射波形解析制御処理の処理手順を示すフローチャートである。 データ通信ごとに解析をおこなう場合の反射波形解析制御処理の処理手順を示すフローチャートである。 入力信号識別部の構成を示す機能ブロック図である。 反射量計算部の構成を示す機能ブロック図である。 本実施例に係るバックボード伝送方法によるデータ伝送の一例を示す図である。 本実施例に係る電子基板の構成を示す機能ブロック図である。 反射波形解析部の構成を示す機能ブロック図である。 入力信号識別部の構成を示す機能ブロック図である。 本実施例に係るバックボード伝送方法によるデータ伝送の一例を示す図である。 本実施例に係る電子基板の構成を示す機能ブロック図である。 出力信号生成部の構成を示す機能ブロック図である。 本実施例に係るバックボード伝送方法によるデータ伝送の一例を示す図である。 ブロック符号を用いた一般的なデータ伝送の一例を示す図である。 本実施例に係るバックボード伝送方法の概要について説明するための説明図である。 本実施例に係る電子基板の構成を示す機能ブロック図である。 符号選択部の構成を示す機能ブロック図である。 反射量比較部の構成を示す機能ブロック図である。 符号復元部の構成を示す機能ブロック図である。 本実施例に係るバックボード伝送方法の概要について説明するための説明図である。 本実施例に係る電子基板の構成を示す機能ブロック図である。 再符号化部の構成を示す機能ブロック図である。 符号復元部の構成を示す機能ブロック図である。
符号の説明
１１、１２、１３、２１1〜２１4、２２1〜２２4、２３1〜２３4、３１、３２、３３1〜３３4、４１、４３2〜４３4、５２、５３ 波形
４２ 判定結果データ
５１、７２ 識別結果
６２ 計算結果データ
１００ 電子基板
１０１、１０３、１０４、１０５ 送信側基板
１１０ 回路
２００ 電子基板
２０１、２０２、２０３、２０４、２０５ 受信側基板
２１０ 回路
３００ バックボード
３１０、３２０ コネクタ
３３０ 配線
１１００、１１０４ 主処理部
１２００、１２０３ 出力信号生成部
１２１０1〜１２１０m Ｄ−ＦＦ
１２２０ 反射量計算部
１２３０ 出力調整回路
１３００ インターフェース部
１４００ 単パルス生成部
１５００、１５０３ 反射波形解析制御部
１６００ 反射波形記憶部
１７０４ 符号選択部
１７１０ パラレル変換部
１７２０ 反転符号生成部
１７３１1〜１７３１n レジスタ
１７３２1〜１７３２n レジスタ
１７４０1〜１７４０p レジスタ
１７５０ 反射量比較部
１７５１ インターリーバ回路
１７５２1〜１７５２q 反射量計算部
１７５３ 加算回路
１７５４1〜１７５４q 反射量計算部
１７５５ 加算回路
１７５６ 比較回路
１７６０ セレクタ
１７７０ シリアル変換部
１８０５ 再符号化部
１８１０ 反射周期計算部
１８２０ パラレル変換部
１８３０ 復号化回路
１８４０ ０挿入処理部
１８５０ シリアル変換部
２１００ インターフェース部
２２００、２２０２ 反射波形解析部
２２１０ 直接波検出回路
２２２０ カウンタ
２２３０ 増幅回路
２２４０、２２４２1〜２２４２k タイミングレベルホールド回路
２２５０、２２５２1〜２２５２k ＡＤコンバータ
２３００ 反射波形記憶部
２４００、２４０３ 反射波形解析制御部
２５００、２５０１、２５０２ 入力信号識別部
２５１０1〜２５１０i Ｄ−ＦＦ
２５２０ 反射量計算部
２５２１1〜２５２１i 電圧値計算回路
２５２２ 加算回路
２５３０ 閾値電圧生成部
２５４０ 遅延調整部
２５５０、２５５２1〜２５５２j コンパレータ
２５６０ パラレル変換部
２５７０ 電圧供給回路
２５８０ セレクタ
２６００、２６０４ 主処理部
２７０４ 符号復元部
２７１０ パラレル変換部
２７２０ 反転符号生成回路
２７３０ レジスタ
２７４０ ＲＤ値検出回路
２７５０ ＮＯＴ回路
２７６０ セレクタ
２７７０ シリアル変換部
２８０５ 符号復元部
２８１０ 反射周期計算部
２８２０ パラレル変換部
２８３０ ０除去処理部
２８４０ 符号化回路
２８５０ シリアル変換部

Claims (10)

  1. バックボードに実装され、該バックボードに設けられた配線を介して、該バックボードに実装された他の電子基板と信号のやりとりをおこなう電子基板であって、
    前記他の電子基板が送信するデータ信号から検出されるパルス信号にともなって前記配線において発生する反射波を解析し、該反射波の波形を表すパルス波形情報を取得する反射波形解析手段と、
    前記パルス波形情報に基づいて、前記データ信号による反射波の大きさを計算する反射量計算手段と、
    前記反射量計算手段により計算された反射波の大きさに基づいて閾値を決定し、前記決定した閾値を用いて、前記他の電子基板から送信されるデータ信号が示すビットの状態を識別する識別手段と、
    を備えたことを特徴とする電子基板。
  2. 前記反射波形解析手段は、前記他の電子基板が前記バックボードに実装されたタイミングで前記反射波の解析をおこなうことを特徴とする請求項１に記載の電子基板。
  3. 前記反射波形解析手段は、前記配線を介して前記他の電子基板とデータのやりとりを開始する前に前記反射波の解析をおこなうことを特徴とする請求項１に記載の電子基板。
  4. 前記識別手段に代えて、
    予め定められた固有の閾値を基準として前記他の電子基板から送信されるデータ信号が示すビットの状態を識別する複数の識別手段と、
    前記反射量計算手段により計算された反射波の大きさに対応する閾値を基準として前記ビットの状態を識別した識別手段の識別結果を、前記ビットの正当な状態として選択する選択手段と
    を備えたことを特徴とする請求項１〜３のいずれか一つに記載の電子基板。
  5. バックボードに実装され、該バックボードに設けられた配線を介して、該バックボードに実装された他の電子基板と信号のやりとりをおこなう電子基板であって、
    当該の電子基板から前記他の電子基板へデータ信号を送信した場合に前記配線において発生する反射波の波形に関するパルス波形情報を、前記他の電子基板から取得する制御手段と、
    前記パルス波形情報に基づいて、送信するデータ信号に重畳される反射波の大きさを計算する反射量計算手段と、
    前記反射量計算手段により計算された反射波の大きさの分だけ、送信するデータ信号の出力レベルを抑制する出力調整手段と
    を備えたことを特徴とする電子基板。
  6. 前記配線において発生する反射波を前記他の電子基板に解析させるために、単一の波形からなる信号を生成して前記配線に送出する単パルス生成手段をさらに備えたことを特徴とする請求項５に記載の電子基板。
  7. 前記出力調整手段に代えて、
    送信すべきビット列を表す複数の符号を生成する符号生成手段と、
    前記符号生成手段により生成された各符号を送信した場合に前記配線において発生する反射波の大きさを前記反射量計算手段に計算させ、計算された反射波の大きさが最も小さい符号を前記他の電子基板へ送信する符号として選択する符号選択手段と
    を備えたことを特徴とする請求項５または６に記載の電子基板。
  8. 前記反射量計算手段と前記出力調整手段に代えて、
    前記波形情報に基づいて前記反射波の反射周期を計算する反射周期計算手段と、
    前記反射周期に応じて定められている所定のルールに従って、前記他の電子基板へ送信する信号に「０」のビットを挿入する挿入手段と
    を備えたことを特徴とする請求項５または６に記載の電子基板。
  9. バックボードに実装された第１の電子基板と第２の電子基板とが、該バックボードに設けられた配線を介して信号のやりとりをおこなうためのバックボード伝送方法であって、
    前記配線を介して、前記第１の電子基板から前記第２の電子基板へ単一の波形からなる信号を送出する単パルス送信工程と、
    前記信号にともなって前記配線において発生する反射波を前記第２の電子基板が解析し、該反射波の波形を表すパルス波形情報を取得する反射波形解析工程と、
    前記パルス波形情報に基づいて第１の電子基板から送信されるデータ信号による反射波の大きさを計算し、計算された反射波の大きさに基づいて閾値を決定し、前記決定した閾値を用いて、前記第１の電子基板から送信されるデータ信号が示すビットの状態を前記第２の電子基板が識別するデータ受信工程と
    を含んだことを特徴とするバックボード伝送方法。
  10. バックボードに実装された第１の電子基板と第２の電子基板とが、該バックボードに設けられた配線を介して信号のやりとりをおこなうためのバックボード伝送方法であって、
    前記配線を介して、前記第１の電子基板から前記第２の電子基板へ単一の波形からなる信号を送出する単パルス送信工程と、
    前記信号にともなって前記配線において発生する反射波を前記第２の電子基板が解析し、該反射波の波形を表すパルス波形情報を取得する反射波形解析工程と、
    前記パルス波形情報に基づいて、送信するデータ信号に重畳される反射波の大きさを前記第１の電子基板が計算し、計算された反射波の大きさの分だけ、前記第２の電子基板へ送信するデータ信号の出力レベルを抑制するデータ送信工程と
    を含んだことを特徴とするバックボード伝送方法。
JP2006224458A 2006-08-21 2006-08-21 電子基板およびバックボード伝送方法 Expired - Fee Related JP5082335B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006224458A JP5082335B2 (ja) 2006-08-21 2006-08-21 電子基板およびバックボード伝送方法
US11/789,238 US7583091B2 (en) 2006-08-21 2007-04-24 Printed circuit board, and backplane data transmission method
CN200710103878.8A CN101132193B (zh) 2006-08-21 2007-05-17 印刷电路板及背板数据传输方法
US12/506,397 US7812618B2 (en) 2006-08-21 2009-07-21 Printed circuit board, and backplane data transmission method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006224458A JP5082335B2 (ja) 2006-08-21 2006-08-21 電子基板およびバックボード伝送方法

Publications (2)

Publication Number Publication Date
JP2008048347A JP2008048347A (ja) 2008-02-28
JP5082335B2 true JP5082335B2 (ja) 2012-11-28

Family

ID=39100801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006224458A Expired - Fee Related JP5082335B2 (ja) 2006-08-21 2006-08-21 電子基板およびバックボード伝送方法

Country Status (3)

Country Link
US (2) US7583091B2 (ja)
JP (1) JP5082335B2 (ja)
CN (1) CN101132193B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5772398B2 (ja) * 2011-08-30 2015-09-02 富士通株式会社 電子部品及び反射波キャンセル方法
WO2016068843A1 (en) * 2014-10-27 2016-05-06 Hewlett Packard Enterprise Development Lp Modular apparatuses and system for backplane connections
TWI819746B (zh) * 2022-08-11 2023-10-21 緯創資通股份有限公司 燈號控制裝置、燈號控制方法及其伺服器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5981928A (ja) 1982-11-01 1984-05-11 Nippon Telegr & Teleph Corp <Ntt> ブリツジタツプ等化回路
US5303416A (en) * 1993-01-21 1994-04-12 Motorola, Inc. Method and apparatus for adjusting peak and valley acquisition rates of a signal received by a radio communication device
US5440582A (en) * 1993-05-28 1995-08-08 Motorola, Inc. Method and apparatus for determining signal usability
JP3403315B2 (ja) * 1997-05-23 2003-05-06 株式会社日立製作所 信号分配方式およびバックボードならびに非同期転送モード交換機
US6407441B1 (en) * 1997-12-29 2002-06-18 Texas Instruments Incorporated Integrated circuit and method of using porous silicon to achieve component isolation in radio frequency applications
JPH11239187A (ja) * 1998-02-20 1999-08-31 Matsushita Electric Ind Co Ltd 信号伝送装置及び信号伝送方法
JP4472274B2 (ja) * 2003-06-04 2010-06-02 株式会社ルネサステクノロジ 信号伝送システム及びそれに用いる集積回路
DE10345911A1 (de) * 2003-10-02 2005-04-28 Imko Intelligente Micromodule Verfahren sowie Vorrichtung, insbesondere zur Ermittlung der Materialfeuchte eines Mediums
US20050100083A1 (en) * 2003-10-16 2005-05-12 Hiroshi Takatori Full duplex transmission method
US20050091015A1 (en) * 2003-10-28 2005-04-28 Vahe Adamian Method and apparatus for modeling a uniform transmission line
TW200529497A (en) * 2004-02-24 2005-09-01 Hon Hai Prec Ind Co Ltd Method for interconnecting multiple printed circuit boards
US7308048B2 (en) * 2004-03-09 2007-12-11 Rambus Inc. System and method for selecting optimal data transition types for clock and data recovery
DE102005061683B4 (de) * 2005-12-21 2011-12-08 Forschungsverbund Berlin E.V. Vorrichtung, Tastkopf und Verfahren zur galvanisch entkoppelten Übertragung eines Messsignals
US20080123771A1 (en) * 2006-11-08 2008-05-29 International Business Machines Corporation Systems and Arrangements for Controlling an Impedance on a Transmission Path

Also Published As

Publication number Publication date
US7583091B2 (en) 2009-09-01
CN101132193A (zh) 2008-02-27
JP2008048347A (ja) 2008-02-28
CN101132193B (zh) 2015-12-16
US20080042659A1 (en) 2008-02-21
US20090284299A1 (en) 2009-11-19
US7812618B2 (en) 2010-10-12

Similar Documents

Publication Publication Date Title
JP3758953B2 (ja) スキュー補正装置
US7613959B2 (en) Data receiving apparatus of a PCI express device
KR100914964B1 (ko) 신호 인코더 및 신호 디코더
US8281189B2 (en) SATA primitive prediction and correction
CN103885527A (zh) 一种基于rrc编码的时钟偏差补偿装置
US6956510B1 (en) Methods, software, circuits and systems for coding information
JP5936030B2 (ja) 情報処理装置、情報処理方法、及びプログラム
JP5082335B2 (ja) 電子基板およびバックボード伝送方法
JPWO2008059588A1 (ja) データ伝送装置および伝送符号の生成方法
JP2012109889A (ja) 送信装置、送信方法、受信装置、受信方法、プログラム、および伝送システム
US20180241539A1 (en) Semiconductor device and data synchronization method
CN104468042A (zh) 一种数据传输方法和系统
US7876243B2 (en) Transmission device and transmission method, information processing device and information processing method, and program
JP4011062B2 (ja) 信号伝送方法
JP5369524B2 (ja) クロック・データ・リカバリ回路
CN112821988B (zh) 一种畸变信号矫正方法、装置及存储介质
JP2017050734A (ja) シリアル通信装置、通信システム及び通信方法
US10498360B2 (en) Data transmitter
JP5201208B2 (ja) 情報処理装置及びその制御方法
JP2010278483A (ja) 信号同期装置および信号同期方法
JP5428387B2 (ja) データ伝送方法及びシステム、並びにデータ受信方法及び装置
JP4207809B2 (ja) 符号化回路および伝送方式
CN110086548A (zh) 编码方法、编码设备、解码方法和解码设备
JP2018174500A (ja) 受信装置およびシンボル列訂正方法
JP2007166136A (ja) 光送信装置、光送受信装置及び光伝送方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

R150 Certificate of patent or registration of utility model

Ref document number: 5082335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees