JP5072518B2 - Matrix array substrate and display device - Google Patents
Matrix array substrate and display device Download PDFInfo
- Publication number
- JP5072518B2 JP5072518B2 JP2007253329A JP2007253329A JP5072518B2 JP 5072518 B2 JP5072518 B2 JP 5072518B2 JP 2007253329 A JP2007253329 A JP 2007253329A JP 2007253329 A JP2007253329 A JP 2007253329A JP 5072518 B2 JP5072518 B2 JP 5072518B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- block
- substrate
- matrix array
- extension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
本発明は、マトリクスアレイ基板の配線形状(端子形状)に関する。 The present invention relates to a wiring shape (terminal shape) of a matrix array substrate.
液晶表示装置は、一対の基板によって液晶材料を狭持して成る液晶パネルを有しており、当該液晶パネルを成す一方の基板は、当該基板上にスイッチング素子がマトリクス状に形成されて成るマトリクスアレイ基板である。そして、マトリクスアレイ基板上に形成される画素電極は、隣接する画素電極にそれぞれ接続され、外部の信号供給手段から供給される電気信号に基づいて画素電極の電圧レベルを制御している。 The liquid crystal display device has a liquid crystal panel in which a liquid crystal material is sandwiched between a pair of substrates, and one substrate constituting the liquid crystal panel is a matrix in which switching elements are formed in a matrix on the substrate. It is an array substrate. The pixel electrodes formed on the matrix array substrate are connected to adjacent pixel electrodes, respectively, and control the voltage level of the pixel electrodes based on an electric signal supplied from an external signal supply unit.
例えば、各画素に薄膜トランジスタ(TFT:Thin Film Transistor)等のスイッチング素子を設けたアクティブマトリクス駆動方式の表示パネルでは、信号配線、走査配線及びスイッチング素子は、2枚の基板の内の一方のマトリクスアレイ基板上に形成される。多数の走査配線は、互いに平行となる様に配置され、又、多数の信号配線は、走査配線と交差して、互いに平行となる様に配置されている。走査配線及び信号配線の交点には、スイッチング素子が形成され、その走査電極が走査配線へ、信号電極が信号配線へ、ドレイン電極が画素電極にそれぞれ接続され、スイッチング素子及び画素電極により画素が構成される。 For example, in an active matrix driving display panel in which each pixel is provided with a switching element such as a thin film transistor (TFT), the signal wiring, the scanning wiring and the switching element are arranged in one matrix array of two substrates. Formed on a substrate. A large number of scanning wirings are arranged so as to be parallel to each other, and a large number of signal wirings are arranged so as to cross the scanning wirings and be parallel to each other. A switching element is formed at the intersection of the scanning wiring and the signal wiring. The scanning electrode is connected to the scanning wiring, the signal electrode is connected to the signal wiring, the drain electrode is connected to the pixel electrode, and the switching element and the pixel electrode constitute a pixel. Is done.
この様な表示装置の製造に於いて、2枚の基板の重ね合わせ及び液晶注入等を行う際に、液晶基材を配向させる目的で、基板上に塗布したポリイミド膜(配向膜)を布で摩擦するラビング等の工程が行われている。この工程では、非常に大きな静電気が発生するので、走査配線及び信号配線に過電圧が印加され、スイッチング素子の破損等による静電気不良を生じる場合がある。 In the manufacture of such a display device, the polyimide film (alignment film) applied on the substrate is clothed for the purpose of aligning the liquid crystal base material when the two substrates are superimposed and liquid crystal is injected. A rubbing process such as rubbing is performed. In this process, a very large static electricity is generated, so that an overvoltage is applied to the scanning wiring and the signal wiring, which may cause a static electricity failure due to damage to the switching element.
そこで、この様な静電気不良を防止する対策として、信号配線及び走査配線の全配線を短絡させるショート配線を設け、電気容量を大きくしてスイッチング素子に対するダメージを分散、軽減させることが、一般的に行われている。このショート配線は、画像検査工程等の、ショート配線を除去する必要がある工程の前に、除去される。 Therefore, as a measure to prevent such static electricity defects, it is common to provide short wiring that short-circuits all signal wiring and scanning wiring to increase the electric capacity to disperse and reduce damage to the switching element. Has been done. The short wiring is removed before a process in which the short wiring needs to be removed, such as an image inspection process.
その為、ショート配線は、その除去が容易に可能な基板端部に設けられており、しかも、その形状は、コンタクトホールを介して配線パターンと導通する多数の外部電極の外側に形成された環状配線であり、信号配線及び走査配線がショート配線に接続されている。 Therefore, the short wiring is provided at the end of the substrate that can be easily removed, and the shape of the short wiring is an annular shape formed on the outside of a large number of external electrodes that are electrically connected to the wiring pattern through the contact holes. The signal wiring and the scanning wiring are connected to the short wiring.
ところが、従来の表示パネルでは、ショート配線を除去する工程で、上記コンタクトホールから基板端部のショート配線へ向けて伸延されている配線パターンが剥離し、その剥離パターンが隣接する端子をショートさせる、或いは、剥れた剥離パターンが別の端子同士をショートさせる場合がある。この結果、線欠陥等の表示不良、又は、検査駆動回路の損壊等の問題が生じる。 However, in the conventional display panel, in the step of removing the short wiring, the wiring pattern extended from the contact hole toward the short wiring at the end of the substrate is peeled off, and the peeling pattern shorts the adjacent terminals. Alternatively, the peeled peeling pattern may short-circuit another terminal. As a result, problems such as display defects such as line defects or damage to the inspection drive circuit occur.
例えば、ショート配線を除去するための面取り加工は、表示パネル側面のエッジを研磨部材で面取りすることで、行われている。又、外部電極のクリーニングは、表示パネル主面側に対して、クリーニング部材を用いて行われている。このため、これらの工程に於いて、ショート配線に外力が加えられ、当該外力により、コンタクトホールから基板端部のショート配線へ向けて伸延されている配線パターンが剥離してしまう。 For example, the chamfering process for removing the short wiring is performed by chamfering the edge of the display panel side surface with a polishing member. Further, the cleaning of the external electrode is performed on the main surface side of the display panel using a cleaning member. Therefore, in these steps, an external force is applied to the short wiring, and the wiring pattern extending from the contact hole toward the short wiring at the end of the substrate is peeled off by the external force.
又、ショート配線を面取りした後は、面取り端部のコンタクトホールから基板端部のショート配線へ向けて伸延されている配線パターンが基板から浮き上がり、めくれ上がってしまう場合がある。この事態は、上記配線パターンがアレイ工程の成膜時に表示画面側(画素側)に向かって膜の応力が働いた状態にて成膜されていることによると、考えられる。 Further, after the short wiring is chamfered, the wiring pattern extended from the contact hole at the chamfered end portion toward the short wiring at the substrate end may be lifted from the substrate and turned up. This situation is considered to be due to the fact that the wiring pattern is formed in a state where the film stress is applied toward the display screen side (pixel side) during the film formation in the array process.
この問題点を解決するために、コンタクトホールから基板端部のショート配線へ向けて伸延されている配線パターンの形状を基板端部側へ向けて配線幅を狭小化させたテーパー状に設定し、配線パターンに加わる応力を分散させる方法がある(特許文献1参照)。この様な構成により、配線パターンに印加される応力を分散させる事が出来るため、狭小化された配線パターンの剥離を抑制することが出来る。 In order to solve this problem, the shape of the wiring pattern extended from the contact hole toward the short wiring at the end of the substrate is set to a tapered shape in which the wiring width is narrowed toward the end of the substrate, There is a method of dispersing stress applied to a wiring pattern (see Patent Document 1). With such a configuration, it is possible to disperse the stress applied to the wiring pattern, and thus it is possible to suppress peeling of the narrowed wiring pattern.
又、上記配線パターンを、狭小化された配線部の基板端部からの距離が、配線パターンの間隔よりも小さく成るくびれ形状で形成し、配線パターンが基板短端部から剥離した場合に、剥離パターンをくびれ形状部に於いて配線パターンから破断させることにより、剥離パターンを配線パターンの間隔よりも小さくする事が出来る(特許文献1参照)。 In addition, when the wiring pattern is formed in a constricted shape in which the distance from the substrate end of the narrowed wiring portion is smaller than the interval between the wiring patterns, the wiring pattern is peeled off from the short end of the substrate. By separating the pattern from the wiring pattern at the constricted portion, the separation pattern can be made smaller than the interval between the wiring patterns (see Patent Document 1).
特許文献1に開示されている従来の表示パネルでは、コンタクトホールから基板端部のショート配線へ向けて伸延されている配線パターンは、基板端部側へ向けて配線幅を狭小化させたテーパー状の形状を有している。しかし、この配線パターンの剥離起点部分(基板端部側)では、配線パターン幅が狭小化しているため、面取り及び切断工程等の外部からの応力に対して、十分な応力の分散が出来ないことがあり、配線パターンの剥離が起こっている可能性がある。これにより、配線パターンの剥離パターンが隣接する端子とショートし、このショート現象が歩留低下の一因と成り得る。 In the conventional display panel disclosed in Patent Document 1, the wiring pattern extending from the contact hole toward the short wiring at the end of the substrate has a tapered shape in which the wiring width is narrowed toward the end of the substrate. It has the shape of However, since the wiring pattern width is narrowed at the peeling start point (on the side of the substrate) of this wiring pattern, the stress cannot be sufficiently distributed with respect to external stresses such as chamfering and cutting processes. There is a possibility that the wiring pattern is peeled off. As a result, the peeling pattern of the wiring pattern is short-circuited with an adjacent terminal, and this short-circuit phenomenon can contribute to a decrease in yield.
本発明は、以上の様な問題点を克服すべく成されたものであり、その目的は、表示装置の製造に於いて、コンタクトホールから基板端部のショート配線へ向けて伸延されている配線パターンの剥離によって発生する端子間ショートを抑制して、表示パネルの製造歩留を向上させる点にある。又、上記表示パネルにより構成される表示装置の製造歩留を向上させることをも、その目的とする。 The present invention has been made to overcome the above-described problems, and an object of the present invention is to extend the wiring from the contact hole toward the short wiring at the end of the substrate in the manufacture of the display device. It is in the point which suppresses the short circuit between terminals which generate | occur | produces by peeling of a pattern, and improves the manufacture yield of a display panel. Another object of the present invention is to improve the manufacturing yield of the display device constituted by the display panel.
本発明の主題は、マトリクスアレイ基板であって、複数のスイッチング素子がマトリクス状に形成された基板と、前記複数のスイッチング素子の各々の電極を前記基板の周辺に引き出すための、複数の配線と、前記複数の配線の各々の内で、コンタクトホールの底面と接触する部分の端部から前記基板の端部へ向けて伸延されている、複数の延長配線とを備えており、前記複数の延長配線の各々は、前記伸延方向に沿って連続する複数のブロックを有しており、前記複数のブロックの各々は、当該ブロックに対応する延長配線が繋がった配線の前記端部側のブロック部分を寸法的に狭小化し、前記基板端部側のブロック部分を寸法的に広大化しており、隣接し合う前記ブロック同士に関して、一方の前記ブロックブロックの前記広大化したブロック部分と、他方の前記ブロックの前記狭小化したブロック部分とが、連続的に形成されていることを特徴とする。 The subject of the present invention is a matrix array substrate in which a plurality of switching elements are formed in a matrix, and a plurality of wirings for drawing out the electrodes of the plurality of switching elements to the periphery of the substrate. Each of the plurality of wirings includes a plurality of extension wirings extending from an end portion of the contact hole in contact with a bottom surface of the contact hole toward an end portion of the substrate, and the plurality of extension wires. each wire has a plurality of blocks to be continuous along the extending direction, wherein each of the plurality of blocks, the end portions of the wiring extension lines corresponding to those 該Bu lock led of the block portion dimensionally narrowed, the and the block portion of the substrate end portion side and dimensionally vast reduction, with respect to the block mutually adjacent, the vast reduction was blanking the one of the blocks block A click portion, the said narrowing block portion of the other of said blocks, characterized in that it is continuously formed.
以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。 Hereinafter, various embodiments of the subject of the present invention will be described in detail along with the effects and advantages thereof with reference to the accompanying drawings.
本発明の主題によれば、面取り工程等に於いて、延長配線が外部からの応力により剥離した場合でも、くびれの部分で積極的に延長配線の一つのブロックを延長配線から破断させることにより、破断された剥離パターンの寸法を実装端子間距離(配線間の距離)よりも小さく設定しているので、端子間ショートを抑制することが出来る。 According to the subject matter of the present invention, it at the chamfering step and the like, to break even when the extension wire is peeled off by external stress, a single block of actively extended wiring portions of the constriction from the extension line Thus, since the dimension of the peeled peeling pattern is set to be smaller than the distance between the mounting terminals (distance between the wirings), a short circuit between the terminals can be suppressed.
(実施の形態1)
以下、本実施の形態に係る表示装置の構成について記載する。ここでは、本発明が適用される表示装置として、TFT液晶表示装置を示す。
(Embodiment 1)
Hereinafter, the configuration of the display device according to the present embodiment will be described. Here, a TFT liquid crystal display device is shown as a display device to which the present invention is applied.
図1は、TFT表示装置が搭載する表示パネル(液晶パネル)の構成を示す平面図である。但し、図1は、ショート配線8を除去する前の段階に於ける表示パネルを示している。この表示パネルに関しては、その画像検査工程前に、図1に示すショート配線8を含む面取りエリア10bは、面取り工程等により除去される。
FIG. 1 is a plan view showing a configuration of a display panel (liquid crystal panel) mounted on a TFT display device. However, FIG. 1 shows the display panel in a stage before the
この表示パネルは、表示材料としての液晶を狭持する互いに対向し合う第1基板(マトリクスアレイ基板に該当)1及び第2基板2から構成されている。そして、第1基板1上には、互いに図面の縦方向に沿って平行に並ぶ複数本の信号配線5aと、互いに図面の横方向に沿って平行に並ぶ複数本の走査線5bとが、形成されている。これらの信号配線5a及び走査配線5bは、表示エリア10a内に於いて互いに交差する様に形成されており、その各々の交点には、スイッチング素子としてTFT(図示せず。)及び画素電極(図示せず。)が設けられ、それぞれの交点は画素を構成している。このスイッチング素子のTFTを駆動させることにより、液晶の配向が制御され、表示パネルに画像が表示される。
The display panel includes a first substrate (corresponding to a matrix array substrate) 1 and a second substrate 2 that face each other and sandwich a liquid crystal as a display material. On the first substrate 1, a plurality of
図1に示す様に、第1基板1は第2基板2よりも大きめに造られており、各信号配線5a及び各走査配線5bは、それぞれ、信号延長配線9aの配線パターン及び走査延長配線9bの配線パターンを介在させて、第2基板2の外側から第1基板1の周辺部に形成されているショート配線8まで延長されている。そして、各信号配線5a及び各信号延長配線9a並びに各走査配線5b及び各走査延長配線9bの配線パターン上には、絶縁膜(図示せず。)が形成されている。しかも、信号配線5aの上面には、信号配線5aの延長配線である信号延長配線9aと電気的に接続する信号配線コンタクトホール7aが上記絶縁膜を貫通して設けられている。尚、信号配線コンタクトホール7aは、導電材料(図示せず。)で完全に充填されている。そして、各信号配線コンタクトホール7aを介して対応する信号延長配線9aと導通する多数の信号配線用外部電極(図示せず。)が、上記絶縁膜上に形成されている。又、同様に、走査配線5bの上面にも、走査配線5bの延長配線である走査延長配線9bと電気的に接続する走査配線コンタクトホール7bが上記絶縁膜を貫通して設けられている。尚、走査配線コンタクトホール7bは、導電材料(図示せず。)で完全に充填されている。そして、各走査配線コンタクトホール7bを介して対応する走査延長配線9bと導通する多数の走査配線用外部電極(図示せず。)が、上記絶縁膜上に形成されている。従って、各信号配線コンタクトホール7a及び各走査配線コンタクトホール7bは、外部の駆動用回路を表示パネルに接続するための機能を呈する。
As shown in FIG. 1, the first substrate 1 is made larger than the second substrate 2, and each
各信号配線5a及び各走査配線5bは、それぞれ、信号延長配線9a及び走査延長配線9bを介在させて、その端部に於いて、ショート配線8に電気的に接続されている。この様に、ショート配線8に各信号配線5a及び各走査配線5bを電気的に接続させることにより、各画素のスイッチング素子のTFTが、静電気等から保護される。ここで、図1に例示されている通り、画像検査前に除去する必要があるショート配線8は、第1基板1の端部の面取り時に容易に当該ショート配線8を除去出来る様にするために、第1基板1の端部(周辺部)の面取りエリア10b内に形成されている。
Each
以下に於いては、記載の便宜上、各信号配線5a及び各走査配線5bを「配線5」として総称し、単に「配線5」と言うときには、各信号配線5a及び各走査配線5bの何れをも指すものとする。同様に、各信号配線コンタクトホール7a及び各走査配線コンタクトホール7bを単に「コンタクトホール7」と総称する。又、各信号配線コンタクトホール7aの底面と電気的に接触する対応する信号配線5aの部分の端部からショート配線8へ向けて延在されている各信号延長配線9a、及び、各走査配線コンタクトホール7bの底面と電気的に接触する対応する走査配線5bの部分の端部からショート配線8へ向けて延在されている各走査線長配線9bを、共に「延長配線9」と総称する。
In the following, for convenience of description, each
図2は、図1の表示パネル端部の面取りエリア10bの近傍領域の、面取りエリア10bの除去前の構成を拡大して示す平面図である。図2に示す様に、面取りエリア10b内まで伸延されている各配線5の端部より引き出されている各延長配線9は、面取りエリア10bの除去作業の際に、ある一定の規格の範囲内で除去される。図2では、各延長配線9は、第1基板1の端部のショート配線8に達するまで伸延されており、しかも、所定の間隔で以って連続的にしかも鋭角の角度で形成されている複数のくびれ12を有する形状に形成されている。
FIG. 2 is an enlarged plan view showing a configuration in the vicinity of the chamfered
即ち、各延長配線9に於いて、鋭角の角度を有する、くびれ12は、各配線5の端部から面取りエリア10b内のショート配線8まで所定の間隔で存在し、ショート配線8に電気的に接続されている各延長配線9は、連続的に繋がった複数のブロック11で形成されている。しかも、各ブロック11は、延長配線9の伸延方向(縦方向)に直交する横方向に関して、ショート配線8側部分が広大化しており、逆にコンタクトホール7側部分がショート配線8側部分よりも狭小化した形状を有する。つまり、くびれ12は、隣接し合うブロック11同士の連続部分に向かうように形成されている。
That is, in each
延長配線9が面取りエリア10bの面取り時の衝撃により剥れる際には、当該延長配線9はコンタクトホール7側に引っ張られて剥れるため、各延長配線9を成す膜へ加わっている応力は、表示エリア10a側へ働いていると、推測される。そのため、ブロック11の形状に関しては、ショート配線8側部分をコンタクトホール7側部分よりも広大化させることにより、面取り時の延長配線9に加わる応力を分散させ、且つ、延長配線9を成す膜の密着面積をショート配線8側部分の広大化により大きく設定することで、面取り時に於ける各延長配線9の剥がれを抑制する。
When the
図3は、面取りエリア10bの除去後に於ける、図2に示された表示パネル端部の面取りエリア10b近傍領域の構成を示す平面図である。上記した通り、各延長配線9は、2個以上の上記形状を有するブロック11の連続形状で以って伸延形成されている。そのため、面取り作業に於いて面取りエリア10bを除去する際に、面取り端部13からの延長配線9への面取り時の衝撃によって剥れた延長配線9(以下、面取り時に剥れた延長配線9の部分を「剥離配線15」と言う。)に対しては、ブロック11同士の間のくびれ12の部分より積極的に破断させることにより、剥離した延長配線9の剥離配線15をブロック11相当のものとして、剥離配線15の大きさを、隣接する配線5の間隔よりも小さいものとすることで、隣接する配線5間の端子間ショートを防ぐ。
FIG. 3 is a plan view showing the configuration of the area near the chamfered
しかも、面取りエリア10bの面取り量のバラつきに起因して面取り端部13の位置が変化したとしても、上記の構造を有する、ブロック11の連続形成によって、ブロック11同士の間で鋭角を成すくびれ12の部分で積極的にブロック11が延長配線9から破断される様に形成する。
Moreover, even if the position of the
つまり、各延長配線9のショート配線8までの形状を、鋭角のくびれ12が間に設けられた隣接し合うブロック11を互いに連続的に形成して成る構成に設定することにより、面取り端部13の位置が面取り量のバラツキで変化し、面取り時の衝撃により延長配線9の剥がれ、及び、剥離配線15が生じた場合でも、或るブロック11同士の間のくびれ12の部分に於いて延長配線9を積極的に破断させ、剥離配線15の大きさを隣り合う配線5の間隔よりも小さくして、隣接する配線5間、若しくは、隣り合う延長配線9間の端子間ショートを防ぐ。
In other words, the shape of each
図4は、図2及び図3に例示された、各延長配線9の伸延方向に沿って連続形成されて各延長配線9を成す各ブロック11の寸法関係を記載した平面図である。図4に示す通り、各ブロック11の上記伸延方向に沿った縦寸法Aは、各延長配線9のショート配線8までの形状を、ブロック11の連続形成により形成したときの、1個のブロック11の縦方向の距離である。又、図4の各ブロック11の横最大寸法Bは、各延長配線9のショート配線8までの形状を、ブロック11の連続形成により形成したときの、1個のブロック11の横方向(各延長配線9の伸延方向ないしは縦方向に直交する方向)に於ける最大距離である。本実施の形態では、この1ブロック形状縦寸法A及び1ブロック形状横最大寸法Bは、共に、図4の配線間の距離E(図2及び図3の隣接配線5間の距離)よりも小さく設定・形成される(A<E,B<E)。
Figure 4 is illustrated in Figure 2 and Figure 3 is a plan view describing the dimensional relationship of each
1ブロック形状横最大寸法Bは、延長配線9のショート配線8までの形状をブロック11で連続形成したときの、個々のブロック11の形状の終り部分の寸法(最大幅)とし、その次に連続形成される、ブロック11の1ブロックの形状の最初の部分(最小幅)と重なる様に、ブロック11を連続形成する。
1 block-shaped transverse maximum dimension B is the shape to the
図4の1ブロック形状の横最小寸法Cは、各延長配線9のショート配線8までの形状を、ブロック11で連続形成したときの、個々のブロック11の横方向の最小距離である。この1ブロック形状の横最小寸法Cは、表示パネルを静電気等の不具合から、スイッチング素子のTFTを守るショート配線の機能を有する最小幅で形成される。そして、1ブロック形状の横最小寸法Cの距離が小さい程、面取り時の面取り端部13(図3)に於いて延長配線9に加わる衝撃により、延長配線9が剥離する際に、面取り端部13側に位置するブロック11を延長配線9から破断させ易く成る。
Transverse minimum dimension C of a block shape in FIG. 4, the shape of up
図4に示すくびれの角度Dは、より鋭角である程に断線を促せるため、90度よりも鋭角でくびれの角度Dを形成する。この設定により、面取り時の面取り端部13に於いて延長配線9に加わる衝撃により、延長配線9が剥離する際に、面取り端部13側に位置するブロック11を延長配線9から破断させ易くすることが出来る。
The constriction angle D shown in FIG. 4 forms a constriction angle D at an acute angle of more than 90 degrees because the disconnection is promoted as the sharper the angle is. This setting by the impact applied to the
図4に於いて、ブロック11の1ブロック形状の縦寸法Aは、隣接配線5間の距離Eよりも小さく設定され、ブロック11を、コンタクトホール7の直下に該当する配線5の部分の端部からショート配線8に達するまで、同一間隔Aにて、ブロック11を連続形成させるため、面取り作業に於いて面取りを実施した際、ブロック11の個数をカウントすることにより、ルーペ等で容易に面取り量の測定が可能になり、測長器等を使用しないため、作業効率を向上させることが出来る。
In FIG. 4, the longitudinal dimension A of a block shape of
以上の通り、本実施の形態によれば、くびれ角度Dが鋭角で、コンタクトホール7側部分の幅の方がショート配線8側部分の幅よりも狭小化されており、且つ、(A<E,B<E)の寸法関係を有する、ブロック11を縦方向に沿って連続的に形成することで、ショート配線8にまで達する延長配線9を形成しているので、面取り時の面取り端部13に於いて延長配線9に加わる衝撃により、延長配線9が剥離しても、その剥離の際に、くびれ12の部分で面取り端部13側のブロック11を容易に延長配線9から破断させることが出来、その破断されたブロック11の寸法は端子間距離Eよりも小さい結果、破断されたブロック11は、端子5間ショート及び延長配線9間ショートを起し難くすると言う利点が得られる。
As described above, according to the present embodiment, the neck angle D is an acute angle, the width of the
(実施の形態2)
図5は、本実施の形態に係る表示装置が有する表示パネル端部の面取りエリア10b近傍部分を拡大して示す平面図である。図5に於いて、図1〜図4に示したものと同様の機能を有する要素には、同一の参照符号が付されている。本実施の形態に係る表示装置の構造では、実施の形態1(図2〜図4)と比較して、ブロック11の形状が異なり、その他の点は同じである。
(Embodiment 2)
FIG. 5 is an enlarged plan view showing the vicinity of the
但し、図4に示した場合とは異なり、本実施の形態では、1ブロック形状横最大寸法Bの部分が、下記に記すくびれ12の角度Dの切り込みの方向の影響により、1ブロック形状の横最小寸法Cの部分に対して前後し、1ブロック形状の横最小寸法Cの部分よりもショート配線8側に位置する部分の寸法が、1ブロック形状横最大寸法Bに該当する。
However, unlike the case shown in FIG. 4, in this embodiment, 1 block shape maximum lateral portion of the dimension B is the direction of the influence of the cut angle D of the
図5(a)の構造では、ブロック11同士の間に於ける、くびれ12の角度Dが、コンタクトホール7側に向かってより鋭角に成る様に形成されている。この様な構造では、図4に於けるくびれ12の角度Dの場合よりも、面取り時の面取り端部13に於いて延長配線9に加わる衝撃により延長配線9が剥離する際に、ブロック11同士の間の破断をより一層促す方向へと、くびれ12が向いているため、ブロック11同士の間を実施の形態1の場合よりも破断させ易く成る。これにより、配線5間、及び、延長配線9間での端子間ショートをより有効に防ぐことが出来る。
In the structure of FIG. 5 (a), in between the
図5(b)の構造は、図5(a)のブロック11に関して、くびれ12の角度Dが、コンタクトホール7側に向かってより鋭角に成る様に形成されているケースの変形例である。図5(b)に示す様に、くびれ12の角度Dの方向は、コンタクトホール7側に向いて設定される。図5(b)の場合にも、図5(a)の場合と同様な効果が得られる。
Structure of FIG. 5 (b), with respect to block 11 of FIG. 5 (a), the angle D of the
この様に、面取り時の面取り端部13に於いて延長配線9に加わる衝撃により延長配線9が剥離する際に、剥離配線15の寸法が、配線5間の距離(図4の配線間の距離E)よりも小さく形成されており、基板端部のショート配線8にまで至る延長配線9を、ショート配線8側部分が広大化し、逆にコンタクトホール7側部分が狭小化した、ブロック11の連続形成によって構成するならば、個々のブロック11は、図5の(a)又は(b)に示す様な形状であっても良い。
In this way, when the
(実施の形態3)
図6は、本実施の形態に係る表示装置が有する表示パネルの端部の面取りエリア10b近傍の構成を拡大して示す平面図である。図6に於いても、図1〜図4に示した構成要素と同様の機能を有する構成要素については、同一の参照符号が付されている。本実施の形態に係る表示装置の構造では、実施の形態1(図2〜図4)と比較して、ブロック11の形状が異なり、その他の点は同じである。
(Embodiment 3)
FIG. 6 is an enlarged plan view showing a configuration in the vicinity of the
図6に示す様に、各ブロック11は、ショート配線8側部分が広大化し、且つ、コンタクトホール7側部分が狭小化するパターンが、円弧の形状で以って形成されている形状から成る。この様な構造により、ブロック11同士の間のくびれ12の部分がより一層細く成っている。従って、図6の構造は、面取り時の面取り端部13(図3)に於いて延長配線9に加わる衝撃により延長配線9が剥離する際に、面取り端部13側のブロック11同士の間の破断をより一層促す形状と成っている。
As shown in FIG. 6, each
この様に、面取り時の面取り端部13(図3)に於いて延長配線9に加わる衝撃により延長配線9が剥離する際に、剥離配線15の寸法を、配線5間の距離(図4の配線間の距離E)よりも小さく形成し、基板端部のショート配線8にまで至る延長配線9を、ショート配線8側部分が広大化し、且つ、コンタクトホール7側部分が狭小化した、ブロック11の連続形成で以って構成するならば、個々のブロック11は、図6に示す様な円弧で形成したブロック11であっても良い。
In this way, when the
(付記)
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
(Appendix)
While the embodiments of the present invention have been disclosed and described in detail above, the above description exemplifies aspects to which the present invention can be applied, and the present invention is not limited thereto. In other words, various modifications and variations to the described aspects can be considered without departing from the scope of the present invention.
例えば、本発明に係るマトリクスアレイ基板を、有機ELディスプレイ等の他のFPDに適用することも可能である。 For example, the matrix array substrate according to the present invention can be applied to another FPD such as an organic EL display.
本発明は、例えば、液晶表示装置に適用して好適である。 The present invention is suitable for application to, for example, a liquid crystal display device.
1 第1基板、2 第2基板、5a 信号配線、5b 走査配線、5 配線、7a 信号配線コンタクトホール、7b 走査配線コンタクトホール、7 コンタクトホール、8 ショート配線、9a 信号延長配線、9b 走査延長配線、9 延長配線、10a 表示エリア、10b 面取りエリア、11 ブロック、12 くびれ、13 面取り端部、15 剥離配線、A 1ブロックの縦寸法、B 1ブロックの横最大寸法、C 1ブロックの横最小寸法、D くびれの角度、E 配線間の距離。
DESCRIPTION OF SYMBOLS 1 1st board | substrate, 2nd board | substrate, 5a signal wiring, 5b scanning wiring, 5 wiring, 7a signal wiring contact hole, 7b scanning wiring contact hole, 7 contact hole, 8 short wiring, 9a signal extension wiring, 9b scanning extension wiring , 9 extension wiring, 10a display area, 10b chamfered area, 11 block, 12 waist, 13 chamfered
Claims (5)
前記複数のスイッチング素子の各々の電極を前記基板の周辺に引き出すための、複数の配線と、
前記複数の配線の各々の内で、コンタクトホールの底面と接触する部分の端部から前記基板の端部へ向けて伸延されている、複数の延長配線とを備えており、
前記複数の延長配線の各々は、前記伸延方向に沿って連続する複数のブロックを有しており、
前記複数のブロックの各々は、当該ブロックに対応する延長配線が繋がった配線の前記端部側のブロック部分を寸法的に狭小化し、前記基板端部側のブロック部分を寸法的に広大化しており、
隣接し合う前記ブロック同士に関して、一方の前記ブロックの前記広大化したブロック部分と、他方の前記ブロックの前記狭小化したブロック部分とが、連続的に形成されていることを特徴とする、
マトリクスアレイ基板。 A substrate on which a plurality of switching elements are formed in a matrix;
A plurality of wirings for extracting each electrode of the plurality of switching elements to the periphery of the substrate;
Within each of the plurality of wirings, a plurality of extended wirings are extended from the end of the portion that contacts the bottom surface of the contact hole toward the end of the substrate,
Wherein each of the plurality of extension lines has a plurality of blocks to be continuous along the extending direction,
Each of the plurality of blocks is a block portions of the end portions of the wiring extension lines corresponding to those 該Bu lock led to dimensionally narrowing, dimensionally large block portion of the substrate end portion It has been of,
Regarding the adjacent blocks, the enlarged block portion of one of the blocks and the narrowed block portion of the other block are formed continuously ,
Matrix array substrate.
前記隣接し合うブロック同士の連続部分に向かうくびれの間隔の何れも及び各前記ブロックの前記基板端部側のブロック部分の最大幅が共に前記複数の配線の内で隣り合う配線間の距離よりも小さいことを特徴とする、
マトリクスアレイ基板。 The matrix array substrate according to claim 1, wherein
Than the distance between the maximum width of any and the block portion of the substrate end portion side of each of said blocks of adjacent intervals constricted toward the contiguous portion of the block between mutually are adjacent among both of said plurality of wiring lines It is characterized by being small,
Matrix array substrate.
前記隣接し合うブロック同士の連続部分に向かうくびれの角度は何れも鋭角であることを特徴とする、
マトリクスアレイ基板。 The matrix array substrate according to claim 1 or 2,
The constriction angle toward the continuous part of the adjacent blocks is an acute angle,
Matrix array substrate.
前記隣接し合うブロック同士の連続部分に向かうくびれの間隔が同一であることを特徴とする、
マトリクスアレイ基板。 A matrix array substrate according to any one of claims 1 to 3,
Wherein an interval constricted towards successive portions of the block that have in the neighboring are the same,
Matrix array substrate.
表示装置。 5. A display panel comprising the matrix array substrate according to claim 1 as one substrate and the one substrate and the other substrate bonded to each other.
Display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007253329A JP5072518B2 (en) | 2007-09-28 | 2007-09-28 | Matrix array substrate and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007253329A JP5072518B2 (en) | 2007-09-28 | 2007-09-28 | Matrix array substrate and display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009086101A JP2009086101A (en) | 2009-04-23 |
JP5072518B2 true JP5072518B2 (en) | 2012-11-14 |
Family
ID=40659642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007253329A Active JP5072518B2 (en) | 2007-09-28 | 2007-09-28 | Matrix array substrate and display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5072518B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10268339A (en) * | 1997-03-28 | 1998-10-09 | Advanced Display:Kk | Active matrix substrate, liquid crystal display device using the same, and method for preventing peeling and disconnection of wire |
JP4211428B2 (en) * | 2003-02-21 | 2009-01-21 | 三菱電機株式会社 | Matrix array substrate |
JP5022576B2 (en) * | 2005-07-08 | 2012-09-12 | 株式会社ジャパンディスプレイイースト | Display panel and display device |
-
2007
- 2007-09-28 JP JP2007253329A patent/JP5072518B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009086101A (en) | 2009-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102381850B1 (en) | Display device | |
CN111106151B (en) | Electronic device with a detachable cover | |
CN109375399A (en) | display device | |
CN109154729B (en) | Display panel, signal line repairing method thereof and display device | |
JP2012108464A5 (en) | Electro-optical device, electronic apparatus, and substrate for electro-optical device | |
US10754485B2 (en) | Printed wiring | |
CN101144950B (en) | Display device and manufacturing method thereof | |
CN103869512B (en) | A kind of array base palte, display device | |
CN110187575A (en) | Array substrate and array substrate motherboard | |
CN106647054A (en) | Liquid crystal display panel and liquid crystal display | |
CN101154668B (en) | Substrate for display device, its manufacturing method and display device | |
JP2007219046A (en) | Liquid crystal display panel | |
CN104460154A (en) | Array substrate and manufacturing method thereof and display device | |
JP2009086114A (en) | Liquid crystal display device, manufacturing method thereof and electronic apparatus | |
JP5072518B2 (en) | Matrix array substrate and display device | |
KR20140116990A (en) | Array substrate | |
CN103500744B (en) | A kind of array base palte, its preparation method and display device | |
JP2003172945A (en) | Liquid crystal display device | |
JP3731405B2 (en) | Manufacturing method of electro-optical device | |
JP4211428B2 (en) | Matrix array substrate | |
JP3773834B2 (en) | Liquid crystal display | |
JP2005303220A (en) | Tft array substrate | |
KR20080034315A (en) | Array Board for Liquid Crystal Display | |
KR102244835B1 (en) | Array substrate for liquid crystal display device | |
JPS6088985A (en) | Matrix type liquid crystal display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100902 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120629 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120821 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5072518 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |