JP5067313B2 - Method for manufacturing halftone phase shift mask and method for manufacturing semiconductor device - Google Patents
Method for manufacturing halftone phase shift mask and method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP5067313B2 JP5067313B2 JP2008210465A JP2008210465A JP5067313B2 JP 5067313 B2 JP5067313 B2 JP 5067313B2 JP 2008210465 A JP2008210465 A JP 2008210465A JP 2008210465 A JP2008210465 A JP 2008210465A JP 5067313 B2 JP5067313 B2 JP 5067313B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- light
- phase shift
- hard mask
- halftone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
本発明はハーフトーン位相シフトマスクの製造方法及び半導体装置の製造方法に関するものであり、例えば、ステップアンドリピート方式で大規模半導体集積回路をウェーハ上にパターニングしていく際に、減膜により遮光性の低下したCr等の金属薄膜を透過した光による多重露光に起因する主回路領域内の寸法変動を防止するための構成に関する。 The present invention relates to a method for manufacturing a halftone phase shift mask and a method for manufacturing a semiconductor device. For example, when a large-scale semiconductor integrated circuit is patterned on a wafer by a step-and-repeat method, the light-shielding property is reduced by film reduction. The present invention relates to a configuration for preventing a dimensional variation in a main circuit region caused by multiple exposure caused by light transmitted through a metal thin film such as Cr.
半導体装置の微細化に対する要求は絶え間なく進歩しており、近年では半導体装置の製造プロセスで用いる露光光源の波長よりも微細なピッチパターンが要求されるようになっている。これに伴い、微細なパターンの形成においては、ハーフトーン位相シフトマスクが多用されている。 The demand for miniaturization of semiconductor devices is constantly evolving, and in recent years, a pitch pattern finer than the wavelength of an exposure light source used in the semiconductor device manufacturing process has been demanded. Accordingly, halftone phase shift masks are frequently used in the formation of fine patterns.
ウェーハ上に精密で制御されたレジストパターン寸法を形成するには、それと同程度の精度をレチクル上でも施さなければならないのは常であり、レチクル上でその精度を実現するには様々な施行がなされている。このような微細化された時代に必要なレチクル製造に関する製造スペックはITRS Roadmapのlithographyの項目で定義されている。 In order to form a precise and controlled resist pattern dimension on a wafer, it is usual that the same degree of accuracy must be given on the reticle, and various implementations are required to achieve that accuracy on the reticle. Has been made. Manufacturing specifications related to reticle manufacturing required in such a miniaturized era are defined in the ITRS Roadmap lithography.
近年の半導体装置の製造プロセスでは、微細ピッチパターンを実現するために種々の超解像マスクが提案されている。代表的なものとしてハーフトーン位相シフトマスクやレベンソン型位相シフトマスクがあり、露光光源がi線であった頃より実際の半導体装置の製造現場で使用されている(例えば、特許文献1及び特許文献2参照)。 In recent semiconductor device manufacturing processes, various super-resolution masks have been proposed to realize a fine pitch pattern. Typical examples include halftone phase shift masks and Levenson type phase shift masks, which have been used in actual semiconductor device manufacturing sites since the exposure light source was i-line (for example, Patent Document 1 and Patent Document 1). 2).
近年のハーフトーン位相シフトマスクは、半導体装置を製造する際に要求される高度な線幅均一性の要求に伴いハーフトーン位相シフトマスク自体にも高度な線幅均一性や2次元形状の忠実性が求められている。これをレチクル上で実現するために、ハーフトーン膜上の遮光帯Cr層をハードマスクとして流用している(例えば、上述の特許文献1参照)。 In recent years, halftone phase shift masks have high linewidth uniformity and two-dimensional shape fidelity in the halftone phaseshift mask itself due to the demand for high linewidth uniformity required when manufacturing semiconductor devices. Is required. In order to realize this on the reticle, the light-shielding band Cr layer on the halftone film is used as a hard mask (see, for example, Patent Document 1 described above).
ハードマスクとしての機能を有する遮光帯Cr膜は可能な限り薄くすることが望まれており現在では40〜50nm程度の膜厚のCr膜が積層されており遮光帯兼ハードマスクとして機能している。ここで、図8及び図9を参照して従来のハーフトーン位相シフトマスクの製造工程を説明する。 It is desired to make the light-shielding band Cr film having a function as a hard mask as thin as possible. At present, a Cr film having a film thickness of about 40 to 50 nm is laminated and functions as a light-shielding band and hard mask. . Here, a manufacturing process of a conventional halftone phase shift mask will be described with reference to FIGS.
まず、図8(a)に示すように、石英基板31上に位相シフト効果のあるMoSi等のハーフトーン膜32及び遮光性の機能を持たせたCr膜33を順次スパッタリング法により成膜してブランクス基板(乾板)を形成する。次いで、図8(b)に示すようにCr膜33上にネガ型の電子線レジスト34を塗布する。
First, as shown in FIG. 8A, a
次いで、図8(c)に示すように、レチクルの主回路領域36を電子ビーム式描画機で露光したのち、現像することによって主回路領域36に所定の回路パターンを形成するとともに、遮光帯領域37には電子線レジスト34を残存させたレジストパターン35を形成する。
Next, as shown in FIG. 8C, the
次いで、レジストパターン35をマスクとしてClを含むプラズマガスによりエッチングを施すことによってCr膜33をパターニングしてハードマスク38とする。この時、遮光帯領域37に残存するCr膜32は遮光帯遮光膜39となる。次いで、図8(d)に示すように、O2を用いたアッシングによりレジストパターン35を除去する。この時、Crからなるハードマスク38の表面が若干エッチングされて膜減りする。
Next, the
次いで、図9(e)に示すように、ハードマスク38をマスクとして、ハロゲン化硫黄系ガス、例えば、SF6等をエチャントガスとして用いてハーフトーン膜32をエッチングすることによってハーフトーン膜パターン40を形成する。次いで、図9(f)に示すように、全面にポジ型の電子線レジスト41を塗布する。
Next, as shown in FIG. 9E, the
次いで、図9(g)に示すように、電子線レジスト41を電子ビーム式描画機で露光したのち、現像することによって、主回路領域36を露出させる開口部を有するレジストパターン42とする。次いで、このレジストパターン42をマスクとして主回路領域36に露出するCrからなるハードマスク38を選択的に除去する。
Next, as shown in FIG. 9G, the
次いで、図9(h)に示すように、O2を用いたアッシングによりレジストパターン42を除去する。この時、Crからなる遮光帯遮光膜39の表面がエッチングされて膜減りする。
このように、ハーフトーン位相シフトマスクの製造工程においては、Cr膜からなる遮光帯領域に設ける遮光帯遮光膜をハーフトーン膜をエッチングするためのハードマスクとして流用している。
Thus, in the manufacturing process of the halftone phase shift mask, the light shielding band light shielding film provided in the light shielding band region made of the Cr film is used as a hard mask for etching the halftone film.
しかし、ステップアンドリピート方式の露光装置を用いて大規模半導体集積回路を製造する場合に、Crからなる遮光帯遮光膜が減膜したことにより、4隅の領域に存在する主回路領域のパターンが、中央部と比べて寸法均一性が著しく劣化するという問題があるので、この事情を図10及び図11を参照して参照して説明する。 However, when a large-scale semiconductor integrated circuit is manufactured using a step-and-repeat exposure apparatus, the pattern of the main circuit area existing in the four corner areas is reduced due to the reduction of the light-shielding band shading film made of Cr. Since there is a problem that the dimensional uniformity is remarkably deteriorated as compared with the central portion, this situation will be described with reference to FIGS.
図10は、隣接する露光ショットの露光関係の説明図であり、各露光ショット領域51の各辺が2つの露光ショット52により多重露光される二重露光領域となり、4隅の領域が4つの露光ショット52により多重露光される四重露光領域54となる。
FIG. 10 is an explanatory diagram of the exposure relationship between adjacent exposure shots. Each side of each
図11は、遮光帯遮光膜の膜減によるレジストパターンの問題点の説明図であり、図11(a)は遮光帯遮光膜が十分厚い場合を示し、図11(b)は遮光帯遮光膜が膜減により薄くなった場合を示している。なお、各図において左図はハーフトーン位相シフトマスクを表し、右図はウェーハ上のレジストパターンを表している。 11A and 11B are explanatory diagrams of problems of the resist pattern due to the reduction of the light shielding band light shielding film. FIG. 11A shows the case where the light shielding band light shielding film is sufficiently thick, and FIG. 11B shows the light shielding band light shielding film. Shows the case where the film becomes thinner due to film reduction. In each figure, the left figure represents a halftone phase shift mask, and the right figure represents a resist pattern on a wafer.
図11(a)に示すように、遮光帯遮光膜が十分厚く遮光膜として十分に機能していれば、ウェーハ上にはハーフトーン位相シフトマスクの形成されたパターンに忠実なレジストパターンが形成される。 As shown in FIG. 11A, if the light-shielding band light-shielding film is sufficiently thick and sufficiently functions as the light-shielding film, a resist pattern faithful to the pattern on which the halftone phase shift mask is formed is formed on the wafer. The
しかし、図11(b)に示すように、遮光帯遮光膜が膜減により薄くなった場合には光が遮光帯遮光膜を透過するために、多重露光領域、取り分け露光ショット四隅の四重露光領域では寸法変動が著しい結果となる。このようなショット四隅の状況では、線幅変動に起因して半導体装置の特性が変動してしまう。 However, as shown in FIG. 11B, when the light-shielding band light-shielding film becomes thinner due to film reduction, light passes through the light-shielding band light-shielding film. In the region, the dimensional variation is significant. In such shot corners, the characteristics of the semiconductor device change due to line width fluctuations.
このような問題を解決するためには、減膜分を補完すべく全体を厚膜化することも考えられるが、全体を厚膜化した場合、当然主回路領域も厚膜化されてしまい、ハーフトーン層のエッチング精度に影響をもたらすという問題が発生する。 In order to solve such a problem, it is conceivable to increase the thickness of the entire film in order to compensate for the reduced film thickness, but if the entire thickness is increased, the main circuit area is naturally increased in thickness, There arises a problem of affecting the etching accuracy of the halftone layer.
なお、レベンソン型位相シフトレチクルにおいては、パターン精度と遮光性を両立するため、遮光帯Crパターンに膜厚分布を持たせることが提案されている(例えば、上述の特許文献2参照)。しかし、この提案においては、主回路領域におけるパターニングをCr膜が厚い状態で行ったのち、主回路領域におけるCr膜パターンを薄膜化するものである。
In the Levenson-type phase shift reticle, it has been proposed that the light-shielding band Cr pattern has a film thickness distribution in order to achieve both pattern accuracy and light-shielding performance (see, for example,
その結果、Cr膜をパターニングする段階においてはCr膜は厚膜であるので、パターニング精度が低下することになり、当該技術をハーフトーン位相シフトマスクの製造工程に転用しても、ハーフトーン膜のエッチング精度が低下する問題を解決することができない。 As a result, since the Cr film is thick at the stage of patterning the Cr film, the patterning accuracy is lowered, and even if the technique is applied to the manufacturing process of the halftone phase shift mask, the halftone film The problem that the etching accuracy decreases cannot be solved.
したがって、本発明は、ハードマスクと遮光帯遮光膜を兼用する場合に、パターニング精度と遮光性を両立することを目的とする。 Therefore, an object of the present invention is to achieve both the patterning accuracy and the light shielding property when the hard mask and the light shielding band light shielding film are used together.
本発明の一観点からは、透明基板上にハーフトーン膜及びハードマスク兼遮光膜を順次成膜する工程と、前記ハードマスク兼遮光膜上に膜減補償用遮光膜を成膜する工程、主回路領域上の前記膜減補償用遮光膜を選択的に除去する工程と、前記主回路領域に露出する前記ハードマスク兼遮光膜にパターンを形成してハードマスクとする工程と、前記ハードマスクをマスクとして前記ハーフトーン膜をエッチングしてハーフトーン膜パターンを形成する工程と、前記ハードマスクを除去する際に前記主回路領域の周囲の遮光帯領域に前記膜減補償用遮光膜を残存させる工程とを有するハーフトーン位相シフトマスクの製造方法が提供される。 From one aspect of the present invention, a step of sequentially forming a halftone film and a hard mask / light-shielding film on a transparent substrate, and a step of forming a film reduction compensation light-shielding film on the hard mask / light-shielding film, Selectively removing the light-shielding film for film decompensation on the circuit region; forming a hard mask / light-shielding film exposed in the main circuit region to form a hard mask; and Etching the halftone film as a mask to form a halftone film pattern, and leaving the film for compensating film depletion in a light shielding band area around the main circuit area when removing the hard mask A method of manufacturing a halftone phase shift mask is provided.
また、本発明の別の観点からは、上述のハーフトーン位相シフトマスクの製造方法によって製造したハーフトーン位相シフトマスクを用いた露光工程を有している半導体装置の製造方法が提供される。 Another aspect of the present invention provides a method for manufacturing a semiconductor device having an exposure process using a halftone phase shift mask manufactured by the above-described method for manufacturing a halftone phase shift mask.
開示のハーフトーン位相シフトマスクの製造方法によれば、遮光性薄膜Crの遮光性を維持したまま精度の高いハーフトーン膜パターンを有するレチクルスを製造することが可能になる。それによって、ステップアンドリピート型の露光方式の際に生じる露光ショット内の寸法均一性を大きく改善することが可能になり、微細化に伴い益々減少していくプロセスマージンの損失を防止することも可能になる。 According to the disclosed method for manufacturing a halftone phase shift mask, it is possible to manufacture a reticle having a highly accurate halftone film pattern while maintaining the light blocking property of the light blocking thin film Cr. As a result, it is possible to greatly improve the dimensional uniformity in the exposure shot that occurs during the step-and-repeat exposure method, and it is possible to prevent the loss of process margins that are increasingly reduced with miniaturization. become.
ここで、図1を参照して、本発明の実施の形態を説明する。図1は、本発明の実施の形態のハーフトーン位相シフトマスクの製造工程の説明図である。まず、図1(a)に示すように、位相シフト効果のあるハーフトーン膜2、パターニング精度を十分に保てる薄さのCr等のハードマスク兼遮光膜3、及び、膜減補償遮光膜4を順次成膜してブランクス基板(乾板)を形成する。
Here, an embodiment of the present invention will be described with reference to FIG. FIG. 1 is an explanatory diagram of a manufacturing process of a halftone phase shift mask according to an embodiment of the present invention. First, as shown in FIG. 1A, a
この場合のハーフトーン膜2としては、例えば、MoSi、TaSi等を用いる。また、膜減補償遮光膜4は、ハードマスク兼遮光膜3と同じCrでも良いし、ハーフトーン膜2と同じMoSi等でも良いし、或いは、ハードマスクの除去工程においてエッチング耐性の大きな多結晶シリコンやSiONを用いても良い。なお、膜減補償遮光膜4としてハードマスク兼遮光膜3と同じCrを用いる場合には、ハードマスク兼遮光膜3と連続して成膜すれば良い。
As the
次いで、図1(b)に示すように、主回路領域6における膜減補償遮光膜4を除去してハードマスク兼遮光膜3を露出させるとともに、遮光帯領域に残存させた膜減補償遮光膜4を遮光帯膜減補償遮光膜5とする。次いで、電子線レジストを塗布し、電子ビーム式描画機で露光、現像したのち、図1(c)に示すように、主回路領域6に露出したハードマスク兼遮光膜3をClを含むエッチングガスによってエッチングすることによってハードマスク7を形成する。
Next, as shown in FIG. 1B, the film decompensation light shielding film 4 in the
次いで、図1(d)に示すように、ハードマスク7をマスクとしてハーフトーン膜2をエッチングすることによってハーフトーン膜パターン8を形成する。次いで、ハードマスク7の露出部をエッチングより除去することによって、ハーフトーン位相シフトマスクの基本構成が完成する。この時、遮光帯のおけるハードマスク7の残存部が遮光帯遮光膜9となる。
Next, as shown in FIG. 1D, the
このように、本発明の実施の形態においては、遮光帯領域には、ハードマスク7を兼用する遮光帯遮光膜9以外に遮光帯膜減補償遮光膜5を設けているので、遮光機能を十分に発揮することができ、ステップアンドリピート露光方式の多重露光領域で形成される露光ショット端の寸法均一性低下を防止することができる。
Thus, in the embodiment of the present invention, since the light shielding band film decompensating light shielding film 5 is provided in the light shielding band region in addition to the light shielding band
また、ハードマスクの形成の際には、ハードマスク兼遮光膜3は、パターニング精度を十分に保てる薄さの膜厚であるので、ハーフトーン膜パターンを精度良く形成することができる。
Further, when the hard mask is formed, since the hard mask and
なお、膜減補償遮光膜4としてハードマスク兼遮光膜3と同じCrを用いる場合には、図1(b),(c),(e)の工程において、電子線レジストの除去工程に伴って遮光帯領域における膜減補償遮光膜4の膜減を生ずるが、その分を見込んだ膜厚に予め設定しておけば遮光機能を十分に発揮することができる。
When the same Cr as that of the hard mask / light-shielding
以上を前提として、次に、図2乃至図4を参照して、本発明の実施例1のハーフトーン位相シフトマスクの製造工程を説明する。まず、図2(a)に示すように、石英基板11上に厚さが50〜70nm、例えば、60nmのMoSiからなるハーフトーン膜12、及び、厚さが70〜80nm、例えば、80nmのCr膜13を順次スパッタリング法により成膜してブランクス基板(乾板)を形成する。次いで、図2(b)に示すようにCr膜13上にポジ型の電子線レジスト14を塗布する。
Based on the above, the manufacturing process of the halftone phase shift mask according to the first embodiment of the present invention will be described next with reference to FIGS. First, as shown in FIG. 2A, a
次いで、図2(c)に示すように、レチクルの主回路領域16を電子ビーム式描画機で露光したのち、現像することによって主回路領域16を露出させる開口部を設けたレジストパターン15を形成する。次いで、レジストパターン15をマスクとしてClを含むプラズマガス、例えば、Cl2+O2混合ガスからなるプラズマガスによりエッチングを施すことによって主回路領域16におけるCr膜13の膜厚を40〜50nm、例えば、50nmとする。
Next, as shown in FIG. 2C, the
次いで、図2(d)に示すように、O2を用いたアッシングによりレジストパターン15を除去する。この時、Cr膜13の表面がエッチングされて膜減りする。次いで、図3(e)に示すように、全面にネガ型の電子線レジスト18を塗布する。
Next, as shown in FIG. 2D, the resist
次いで、図3(f)に示すように、レチクルの主回路領域16を電子ビーム式描画機で露光したのち、現像することによって主回路領域16に所定の回路パターンを有するレジストパターン19を形成する。次いで、レジストパターン19をマスクとしてClを含むプラズマガス、例えば、Cl2+O2混合ガスからなるプラズマガスによりエッチングを施すことによって主回路領域16におけるCr膜13をパターニングしてハードマスク20とする。この時、遮光帯領域におけるCr膜13は遮光帯遮光膜21となる。
Next, as shown in FIG. 3 (f), the
次いで、図3(g)に示すように、O2を用いたアッシングによりレジストパターン19を除去する。この時、Cr膜からなるハードマスク20及び遮光帯遮光膜21の表面がエッチングされて膜減りする。
Next, as shown in FIG. 3G, the resist
次いで、図3(h)に示すように、ハードマスク20をマスクとして、ハロゲン化硫黄系ガス、例えば、SF6をエチャントガスとして用いてハーフトーン膜12をエッチングすることによってハーフトーン膜パターン22を形成する。
Next, as shown in FIG. 3H, the
次いで、図4(i)に示すように、全面にポジ型の電子線レジスト23を塗布する。次いで、図4(j)に示すように、電子線レジスト23を電子ビーム式描画機で露光したのち、現像することによって、主回路領域16を露出させる開口部を有するレジストパターン24とする。次いで、このレジストパターン24をマスクとして主回路領域16に露出するCrからなるハードマスク20を選択的に除去する。
Next, as shown in FIG. 4I, a positive electron beam resist 23 is applied to the entire surface. Next, as shown in FIG. 4 (j), the electron beam resist 23 is exposed by an electron beam drawing machine and then developed to form a resist
最後に、図4(k)に示すように、O2を用いたアッシングによりレジストパターン24を除去することによって、本発明の実施例1のハーフトーン位相シフトマスクの基本構成が完成する。なお、この時、Crからなる遮光帯遮光膜21の表面がエッチングされて膜減りする。
Finally, as shown in FIG. 4 (k), by removing the resist
このように、本発明の実施例1においては、図2(d)、図3(g)、及び、図4(k)の工程において、遮光帯領域におけるCr膜の表面がエッチングして膜減りするが、予め、Cr膜13の膜厚を膜減分を見込んで70〜80nm程度に厚くしているので遮光帯遮光膜の最終的な膜厚を十分厚くすることができる。
As described above, in Example 1 of the present invention, the surface of the Cr film in the shading zone region is etched and reduced in the steps of FIGS. 2D, 3G, and 4K. However, since the film thickness of the
また、ハードマスクを形成する段階におけるCr膜の膜厚は40〜50nmと従来と同様の膜厚になっているので、パターニング精度を十分に保つことができ、それによって、ハーフトーン膜のパターニング精度に悪影響を与えることがない。 In addition, the Cr film thickness at the stage of forming the hard mask is 40 to 50 nm, which is the same as the conventional film thickness, so that the patterning accuracy can be sufficiently maintained, thereby the patterning accuracy of the halftone film. Will not be adversely affected.
次に、図5乃至図7を参照して、本発明の実施例2のハーフトーン位相シフトマスクの製造工程を説明する。まず、図5(a)に示すように、石英基板11上に厚さが50〜70nm、例えば、60nmのMoSiからなるハーフトーン膜12、厚さが40〜50nm、例えば、50nmのCr膜25、及び、膜減補償膜として厚さが50〜70nm、例えば、60nmのMoSi膜26を順次スパッタリング法により成膜してブランクス基板(乾板)を形成する。次いで、図5(b)に示すようにMoSi膜13上にポジ型の電子線レジスト14を塗布する。
Next, with reference to FIGS. 5 to 7, a manufacturing process of the halftone phase shift mask according to the second embodiment of the present invention will be described. First, as shown in FIG. 5A, a
次いで、図5(c)に示すように、レチクルの主回路領域16を電子ビーム式描画機で露光したのち、現像することによって主回路領域16を露出させる開口部を設けたレジストパターン15を形成する。次いで、レジストパターン15をマスクとしてハロゲン化硫黄系ガス、例えば、SF6をエチャントガスを用いたエッチングを施すことによって主回路領域16におけるMoSi膜26を除去してCr膜25を露出させる。
Next, as shown in FIG. 5C, the
次いで、図5(d)に示すように、O2を用いたアッシングによりレジストパターン15を除去する。この時、Cr膜25の表面がエッチングされて膜減りする。次いで、図6(e)に示すように、全面にネガ型の電子線レジスト18を塗布する。
Next, as shown in FIG. 5D, the resist
次いで、図6(f)に示すように、レチクルの主回路領域16を電子ビーム式描画機で露光したのち、現像することによって主回路領域16に所定の回路パターンを有するレジストパターン19を形成する。次いで、レジストパターン19をマスクとしてClを含むプラズマガス、例えば、Cl2+O2混合ガスからなるプラズマガスによりエッチングを施すことによって主回路領域16におけるCr膜25をパターニングしてハードマスク20とする。この時、遮光帯領域におけるCr膜25は遮光帯遮光膜27となる。
Next, as shown in FIG. 6 (f), the
次いで、図6(g)に示すように、O2を用いたアッシングによりレジストパターン19を除去する。この時、Cr膜からなるハードマスク20の表面がエッチングされて膜減りする。次いで、図6(h)に示すように、ハードマスク20をマスクとして、ハロゲン化硫黄系ガス、例えば、SF6をエチャントガスとして用いてハーフトーン膜12をエッチングすることによってハーフトーン膜パターン22を形成する。
Next, as shown in FIG. 6G, the resist
次いで、図7(i)に示すように、全面にポジ型の電子線レジスト23を塗布する。次いで、図7(j)に示すように、電子線レジスト23を電子ビーム式描画機で露光したのち、現像することによって、主回路領域16を露出させる開口部を有するレジストパターン24とする。次いで、このレジストパターン24をマスクとして主回路領域16に露出するCrからなるハードマスク20を選択的に除去する。
Next, as shown in FIG. 7I, a positive electron beam resist 23 is applied to the entire surface. Next, as shown in FIG. 7 (j), the electron beam resist 23 is exposed by an electron beam drawing machine and then developed to form a resist
最後に、図7(k)に示すように、O2を用いたアッシングによりレジストパターン24を除去することによって、本発明の実施例2のハーフトーン位相シフトマスクの基本構成が完成する。
Finally, as shown in FIG. 7 (k), by removing the resist
このように、本発明の実施例2においては、遮光帯領域に膜減補償遮光膜を設けているので、遮光帯遮光膜が膜減りすることがなく、遮光機能を十分に発揮することができる。また、ハードマスクを形成するCr膜の膜厚は最初から40〜50nmであり、膜厚は図5(c)のエッチング工程の影響を受けないので、再現性良くパターニング精度を十分に保つことができ、それによって、ハーフトーン膜のパターニング精度に悪影響を与えることがない。 As described above, in the second embodiment of the present invention, since the film reduction compensation light shielding film is provided in the light shielding band region, the light shielding band light shielding film is not reduced, and the light shielding function can be sufficiently exhibited. . The thickness of the Cr film forming the hard mask is 40 to 50 nm from the beginning, and the thickness is not affected by the etching process of FIG. 5C, so that the patterning accuracy can be sufficiently maintained with good reproducibility. Thus, the patterning accuracy of the halftone film is not adversely affected.
以上、本発明の各実施例を説明してきたが、本発明は、各実施例に示した条件に限られるものではない。例えば、上記の実施例1及び実施例2においてはハードマスクの除去工程において、ポジ型の電子線レジストパターンを利用しているが、電子線レジストパターンを用いることなくハードマスクを除去しても良い。なお、実施例1の場合にはハードマスクの除去工程に伴う遮光帯遮光膜の膜減分を見込んで、実施例1より30nm程度の厚く成膜する必要がある。 As mentioned above, although each Example of this invention was described, this invention is not restricted to the conditions shown in each Example. For example, in Example 1 and Example 2 described above, a positive electron beam resist pattern is used in the hard mask removal step. However, the hard mask may be removed without using the electron beam resist pattern. . In the case of Example 1, it is necessary to form a film about 30 nm thicker than that of Example 1 in anticipation of film decrement of the light shielding band light shielding film accompanying the removal process of the hard mask.
また、上記の実施例2においては、膜減補償膜をハーフトーン膜と同じMoSiで構成しているが、多結晶シリコンやSiON等で構成しても良い。その場合には、図5(c)の工程において、エッチャントとしてフッ素系ガス、例えば、SF6を用いれば良い。 In the second embodiment, the film decompensation film is made of the same MoSi as the halftone film, but may be made of polycrystalline silicon, SiON, or the like. In that case, a fluorine-based gas such as SF 6 may be used as an etchant in the step of FIG.
ここで、実施例1及び実施例2を含む本発明の実施の形態に関して、以下の付記を開示する。
(付記1) 透明基板上にハーフトーン膜及びパターン形成用遮光膜を順次成膜する工程と、前記パターン形成用遮光膜上に膜減補償用遮光膜を成膜する工程、主回路領域上の前記膜減補償用遮光膜を選択的に除去する工程と、前記主回路領域に露出する前記パターン形成用遮光膜にパターンを形成してマスクパターンとする工程と、前記マスクパターンをマスクとして前記ハーフトーン膜をエッチングしてハーフトーン膜パターンを形成する工程と、前記マスクパターンを除去する際に前記主回路領域の周囲の遮光帯領域に前記膜減補償用遮光膜を残存させる工程とを有するハーフトーン位相シフトマスクの製造方法。
(付記2) 前記膜減補償用遮光膜が、前記パターン形成用遮光膜とが同じ素材からなる付記1記載のハーフトーン位相シフトマスクの製造方法。
(付記3) 前記膜減補償用遮光膜が、前記マスクパターンの除去の際のエッチャントに対してパターン形成用遮光膜よりエッチレートの小さな素材からなる付記1記載のハーフトーン位相シフトマスクの製造方法。
(付記4) 前記膜減補償用遮光膜が、多結晶シリコン、SiON、或いは、MoSiのいずれかからなる付記3記載のハーフトーン位相シフトマスクの製造方法。
(付記5) 前記膜減補償用遮光膜が、前記ハーフトーン膜と同じ素材からなる付記3記載のハーフトーン位相シフトマスクの製造方法。
(付記6) 付記1乃至付記5のいずれか1に記載のハーフトーン位相シフトマスクの製造方法によって製造したハーフトーン位相シフトマスクを用いた露光工程を有している半導体装置の製造方法。
Here, the following supplementary notes are disclosed regarding the embodiment of the present invention including Example 1 and Example 2.
(Supplementary Note 1) A step of sequentially forming a halftone film and a pattern formation light shielding film on a transparent substrate, a step of forming a film decompensation light shielding film on the pattern formation light shielding film, and a main circuit region Selectively removing the film decompensation light-shielding film; forming a pattern on the pattern-forming light-shielding film exposed in the main circuit region to form a mask pattern; and using the mask pattern as a mask, the half A half step comprising: etching a tone film to form a halftone film pattern; and leaving the film decompensation light-shielding film in a light-shielding band area around the main circuit area when the mask pattern is removed A method of manufacturing a tone phase shift mask.
(Additional remark 2) The manufacturing method of the halftone phase shift mask of Additional remark 1 whose said light-shielding film for film | membrane depletion compensation consists of the same material as the said light-shielding film for pattern formation.
(Supplementary note 3) The method of manufacturing a halftone phase shift mask according to supplementary note 1, wherein the film decompensation light-shielding film is made of a material having an etch rate smaller than that of the pattern-forming light-shielding film with respect to the etchant in removing the mask pattern. .
(Additional remark 4) The manufacturing method of the halftone phase shift mask of
(Additional remark 5) The manufacturing method of the halftone phase shift mask of
(Additional remark 6) The manufacturing method of the semiconductor device which has an exposure process using the halftone phase shift mask manufactured by the manufacturing method of the halftone phase shift mask of any one of Additional remark 1 thru | or Additional remark 5.
1 光透過性基板
2 ハーフトーン膜
3 ハードマスク兼遮光膜
4 膜減補償遮光膜
5 遮光帯膜減補償遮光膜
6 主回路領域
7 ハードマスク
8 ハーフトーン膜パターン
9 遮光帯遮光膜
11,31 石英基板
12,32 ハーフトーン膜
13,25,33 Cr膜
14 電子線レジスト
15 レジストパターン
16,36 主回路領域
17,37 遮光帯領域
18,34 電子線レジスト
19,35 レジストパターン
20,38 ハードマスク
21,27,39 遮光帯遮光膜
22,40 ハーフトーン膜パターン
23,41 電子線レジスト
24,42 レジストパターン
26 MoSi膜
51 露光ショット領域
52 露光ショット
53 二重露光領域
54 四重露光領域
DESCRIPTION OF SYMBOLS 1
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008210465A JP5067313B2 (en) | 2008-08-19 | 2008-08-19 | Method for manufacturing halftone phase shift mask and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008210465A JP5067313B2 (en) | 2008-08-19 | 2008-08-19 | Method for manufacturing halftone phase shift mask and method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010048860A JP2010048860A (en) | 2010-03-04 |
JP5067313B2 true JP5067313B2 (en) | 2012-11-07 |
Family
ID=42066019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008210465A Expired - Fee Related JP5067313B2 (en) | 2008-08-19 | 2008-08-19 | Method for manufacturing halftone phase shift mask and method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5067313B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11835850B2 (en) | 2020-06-18 | 2023-12-05 | Samsung Electronics Co., Ltd. | Reticle in an apparatus for extreme ultraviolet exposure |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101656456B1 (en) * | 2009-10-30 | 2016-09-12 | 삼성전자주식회사 | Half-tone phase shift photomask blank and half-tone phase shift photomask and methods of fabricating the same |
JP2012027237A (en) * | 2010-07-23 | 2012-02-09 | Fujitsu Semiconductor Ltd | Method for manufacturing photomask and method for manufacturing semiconductor device |
JP2012211980A (en) * | 2011-03-31 | 2012-11-01 | Toppan Printing Co Ltd | Photomask blank and method for manufacturing photomask |
JP6428120B2 (en) * | 2014-10-01 | 2018-11-28 | 凸版印刷株式会社 | Photomask blank, photomask manufacturing method and photomask using the same, and microlens manufactured using the same |
WO2017171794A1 (en) * | 2016-03-31 | 2017-10-05 | Intel Corporation | High resolution photomask or reticle and its method of fabrication |
JP7214593B2 (en) * | 2019-08-13 | 2023-01-30 | キオクシア株式会社 | Photomask manufacturing method |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0950112A (en) * | 1995-08-04 | 1997-02-18 | Dainippon Printing Co Ltd | Phase shift mask |
JP2983020B1 (en) * | 1998-12-18 | 1999-11-29 | ホーヤ株式会社 | Halftone type phase shift mask blank and halftone type phase shift mask |
JP4348536B2 (en) * | 2004-03-31 | 2009-10-21 | 信越化学工業株式会社 | Phase shift mask blank, phase shift mask and pattern transfer method |
JP4933753B2 (en) * | 2005-07-21 | 2012-05-16 | 信越化学工業株式会社 | Phase shift mask blank, phase shift mask, and manufacturing method thereof |
JP4834203B2 (en) * | 2005-09-30 | 2011-12-14 | Hoya株式会社 | Photomask blank manufacturing method and photomask manufacturing method |
JP2007193036A (en) * | 2006-01-18 | 2007-08-02 | Fujitsu Ltd | Photomask manufacturing method |
-
2008
- 2008-08-19 JP JP2008210465A patent/JP5067313B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11835850B2 (en) | 2020-06-18 | 2023-12-05 | Samsung Electronics Co., Ltd. | Reticle in an apparatus for extreme ultraviolet exposure |
Also Published As
Publication number | Publication date |
---|---|
JP2010048860A (en) | 2010-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7314690B2 (en) | Photomask producing method and photomask blank | |
JP5067313B2 (en) | Method for manufacturing halftone phase shift mask and method for manufacturing semiconductor device | |
JP2004069841A (en) | Mask pattern and resist pattern forming method using the same | |
US9952501B2 (en) | Photomask blank, making method, and photomask | |
JP2003114514A (en) | Pattern transferring method using mask, halftone mask, its manufacturing method and manufacturing method of circuit substrate | |
JP4486364B2 (en) | All phase phase shift mask in damascene process | |
KR20160031422A (en) | Photomask blank | |
TW201837553A (en) | Photomask for use in manufacturing a display device and method of manufacturing a display device | |
US8067133B2 (en) | Phase shift mask with two-phase clear feature | |
TWI541590B (en) | Method of manufacturing a photomask, photomask and pattern transfer method | |
JP2005257962A (en) | Phase shift mask and method for manufacturing phase shift mask | |
US20090253051A1 (en) | Phase shift mask and method of fabricating the same | |
US20050123845A1 (en) | Method of adjusting deviation of critical dimension of patterns | |
JPH09325469A (en) | Half-tone phase shift mask and its manufacture | |
KR20020001230A (en) | A method for manufacturing phase shift mask of semiconductor device | |
JP2002303966A (en) | Method for producing mask | |
US20070015089A1 (en) | Method of making a semiconductor device using a dual-tone phase shift mask | |
US20070087571A1 (en) | Etching bias reduction | |
KR102337235B1 (en) | Halt-tone phase shift mask and manufacturing method | |
JP4345333B2 (en) | Phase shift mask and pattern transfer method using the same | |
KR100642399B1 (en) | Method of manufacturing a phase reversal mask | |
JP2007156446A (en) | Method of forming pattern | |
JP2005275138A (en) | Phase shift mask and pattern exposing method using same | |
JP4314899B2 (en) | Method for manufacturing phase shift mask | |
US6617081B2 (en) | Method for improving process window in semi-dense area by using phase shifter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110428 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120730 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5067313 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |