[go: up one dir, main page]

JP5067030B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5067030B2
JP5067030B2 JP2007158234A JP2007158234A JP5067030B2 JP 5067030 B2 JP5067030 B2 JP 5067030B2 JP 2007158234 A JP2007158234 A JP 2007158234A JP 2007158234 A JP2007158234 A JP 2007158234A JP 5067030 B2 JP5067030 B2 JP 5067030B2
Authority
JP
Japan
Prior art keywords
package
cap
bonding
wire
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007158234A
Other languages
English (en)
Other versions
JP2008311456A (ja
Inventor
純司 藤野
晋一 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007158234A priority Critical patent/JP5067030B2/ja
Priority to US11/930,350 priority patent/US7679181B2/en
Priority to CN2008100013612A priority patent/CN101325184B/zh
Publication of JP2008311456A publication Critical patent/JP2008311456A/ja
Application granted granted Critical
Publication of JP5067030B2 publication Critical patent/JP5067030B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/163Connection portion, e.g. seal

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置及びその製造方法に係り、半導体素子を搭載したパッケージとその蓋であるキャップとを線材を用いて接合する事により半導体素子を気密封止した半導体装置及びその製造方法に関するものである。
半導体素子は素子外部の湿気、汚染、熱、電磁界などの影響を受け損傷したり特性劣化したりする事がある。前述のような影響から高周波、光モジュールなどをはじめとする半導体素子を防御するためには、半導体素子が前述のような影響を与える源から気密封止されている事が必要である。気密封止は半導体素子を搭載したパッケージにキャップを接合する事により行われるのが一般的である。そして、前述の気密封止を行うためにはキャップはパッケージと隙間無く接合されていなければならない。
特許文献1に開示される半導体装置も、前述の気密封止を行うためにキャップとパッケージの接合を行う。そして、特許文献1に開示の半導体装置はパッケージとキャップの接合を行うために以下の構成を備える。すなわち、キャップのパッケージと接触すべき部分に突起部を備える。またパッケージのキャップと接触すべき部分には、前述の突起部と接触する溝構造を備える。前述の突起部と溝構造を接触させ、両者を押し付けた状態で、パッケージを固定しキャップに超音波振動を与える事により、パッケージとキャップが低温で接合される。
特開平08-227946号公報 特開2006-121109号公報 特開2003-152131号公報 特開2002-208650号公報 特開2002-118193号公報 特開平6-188672号公報
特許文献1に開示される半導体装置におけるパッケージとキャップの接合を行う場合、接合を行う前に前述した突起部や溝構造の加工が必要となる。特許文献2においてこのような加工方法の一例として、ウェーハ製造プロセスで製膜した後に選択的に突起部以外の部分を除去する事により突起部を製造する方法が開示されている。このような加工は良好なパッケージ−キャップ間の接合を得るための付加的な製造工程である。前述した付加的な製造工程により半導体装置の製造コスト低減が出来ないという問題があった。
本発明は、上述のような課題を解決するためになされたもので、半導体素子を気密封止するためのパッケージ−キャップ間の接合が簡素で低廉なプロセスにより行われる半導体装置及びその製造方法を提供する事を目的とする。
本発明に係る半導体装置は、半導体素子を搭載するパッケージと、前述のパッケージと接合され前述のパッケージと共に前述の半導体素子を気密封止するキャップと、前述のパッケージにおける前述のキャップと接合される部分と前述のキャップにおける前述のパッケージと接合される部分との間で両者に接触し、前述の半導体素子を気密封止するように閉じた面を形成して配置される線材である接合用ワイヤとを備え、該接合用ワイヤは、一本又は複数本の線材で構成され、該接合用ワイヤの少なくとも一端は他の端と折り重なるように配置される。
本発明に係る半導体装置の製造方法は、半導体素子を搭載するパッケージにおける前述のパッケージと接合するキャップが接合される部分であるパッケージ接合部分又は、前述のキャップにおける前述のパッケージと接合される部分であるキャップ接合部分のいずれか一方の接合部分に線材である接合用ワイヤを閉ループを形成するように配置する接合用ワイヤ配置工程と、前述のパッケージ接合部分と前述のキャップ接合部分とを前述の接合用ワイヤを介して接合し前述の半導体素子を気密封止する気密封止工程とを備える。さらに、前述の接合用ワイヤ配置工程は、前述の一方の接合部分に前述の接合用ワイヤの端を搭載させる部分搭載工程と、前述の部分搭載工程で搭載された前述の端の所定部分に、陥没部分を形成する加工を行う陥没加工工程と、 前述の陥没部分に、前述の接合用ワイヤの端を折り重ねるように配置するワイヤ交差工程とを備える。
本発明により簡素で低廉なプロセスによって半導体装置の気密封止を行う事ができる。
実施の形態1
図1は本実施形態の半導体装置の構成を説明するための斜視図である。本実施形態の半導体装置はパッケージ14を備える。パッケージ14は少なくとも一つの開放面を備える箱型の収納装置である。そして前述の開放面を塞ぐようにキャップ10が配置されている。キャップ10はパッケージ14と接合されパッケージ14内部を気密封止している。
図2は本発明の特徴である、パッケージ14とキャップ10との接合について詳細に説明するための斜視図である。図2はパッケージ14とキャップ10との接合が行われる前の状態を表す図である。図2に示す通り、パッケージ14は一つの開放面を有する。この開放面からパッケージ14が搭載すべき半導体素子が導入されパッケージ14の内壁の所定位置に搭載される(図示せず)。なお、本実施形態でパッケージ14に搭載される半導体素子は、素子外部の湿気、汚染、熱、電磁界などの影響から隔離されている事を要するものである。従って本実施形態の半導体素子は図1に示すように気密封止されている。このような半導体素子の一例として、高周波デバイスや光モジュールなどが挙げられる。さらに、パッケージ14はパッケージ14の外部に突出するように外部電極16を備える。外部電極16はパッケージ14内壁に搭載された半導体素子の入力出力信号を伝送するために形成、配置されるものである。
さらに、図2に示されるように、本実施形態の半導体装置は接合用ワイヤ12を備える。接合用ワイヤ12は、パッケージ14とキャップ10とが接合される前は、パッケージ14の開放面と沿うように配置されている。接合用ワイヤ12はボンディングツールによって接続されながら、前述の開放面でパッケージ14が備える面に周状に配置される。そして、本実施形態の接合用ワイヤ12は一本のワイヤである。接合用ワイヤ12の一端と他端とは、前述の一端と他端とが折り重なるように配置されている。なお、図2に示すように、上述の折り重なる部分はパッケージ14の開放面でパッケージ14が備える面の角部に配置される。接合用ワイヤ12は上述の折り重なった部分を有するため、閉ループを形成するように配置されることになる。このように配置された接合用ワイヤ12は、パッケージ14とキャップ10との間に挟まれるように配置され両者を接合するものである。この接合は、位置決めされたキャップ10が接合用ワイヤ12の上からパッケージ14に搭載された上で、キャップ10を パッケージ14に向かって加圧する方法、加熱する方法、超音波を印加する方法などにより行われる(以後、前述の接合方法によりパッケージ−キャップ間を接合する処理を「気密封止処理」と称する)。前述した接合の方法は接合用ワイヤの特性に応じて適宜定められる。前述の接合の結果、半導体素子はパッケージ外部から気密封止される。なお、接合用ワイヤ12は図1に示す完成品の段階では外部から視認できない。
ところで、本実施形態ではパッケージ14のキャップ10と接合するべき部分は四角形を形成している。そのため、接合用ワイヤ12も前述の四角形に対応した形状の閉ループを作るように配置される。すなわち、接合用ワイヤ12はパッケージ14の開放面の形状と一致するように、かつ閉ループを形成するように配置される。そして、接合用ワイヤ12の素材の選択は、生産性、半導体装置の価格などの観点から決められる。すなわち加圧により接合を行う場合、接合後のパッケージ−キャップ間の間隔が接合用ワイヤ12の直径より狭くなる事を要するため、変形しやすい材料が選択される。また、加熱により接合を行う場合には融点の低い材料が選択される。また、超音波振動の印加により接合を行う場合には、適切な金属材料が選択される。このように接合用ワイヤ12の原材料としてはいろいろなものが利用され得るが、例えば、Au、Auより融点の低い金属又は合金、AuSnはんだ、SnAgCuはんだ、表面にAuコーティングを施したInなどで製造される。
以後、上記接合用ワイヤ12の折り重なる部分について説明する。図3は図2の破線で囲まれた部分の接合用ワイヤ12に関する拡大図である。図3に示す通り、ワイヤの両端のうち、先にパッケージ14に搭載される方の端(以後、第一ワイヤ端51と称する)に、他方の端(以後、第二ワイヤ端52と称する)が折り重なるように交差して配置される。図4は第二ワイヤ端52が第一ワイヤ端51に折り重なるように配置される前の、第一ワイヤ端51の斜視図である。図4に示す通り、第一ワイヤ端51は陥没部54を備える。陥没部54は第二ワイヤ端52が折り重なるように搭載される部分である。そして陥没部54の左右には非陥没部53が配置される。陥没部54は、第一ワイヤ端51をパッケージ14に搭載した後に、陥没部54となるべき部分を押しつぶす。具体的には、ボンディングツールを用いて加圧、加熱、超音波振動印加などのいずれか又はいずれか複数を行う事で形成される。前述の処理を行う事で陥没部54が形成され、陥没部54はパッケージ14と接合される。この後、第ニワイヤ端52を、第一ワイヤ端51の陥没部54に交差して配置する。これにより、陥没部54と第二ワイヤ端52とは線接触となるため、接合面積が拡大して接合強度が向上する。このような第一ワイヤ端51の正面図は図5に示されている。図5において高さhで示される陥没部54の高さはパッケージ14からの高さを表している。そして本実施形態の陥没部54の高さhは、非陥没部53の高さの10〜90%の高さとなるように制御されている。これは以下の理由による。すなわち、陥没部54の高さhを非陥没部分の高さの10%以下とすると、陥没部54と非陥没部分53とが切断してしまう事がある。また、陥没部54の高さhを非陥没部分の高さの90%以上とすると、接合面積が不十分で接合強度を十分とれないため剥離する事があり、半導体素子を気密封止出来ない事があるからである。
上述してきたように、図2に示される接合用ワイヤ12は、図3、4、5で説明した構成の折り重なる部分を備える。接合用ワイヤ12が図2のように配置された後、前述の気密封止処理により接合用ワイヤ12に加圧、加熱、超音波振動のいずれか又は複数が印加される事になる。この効果により、接合用ワイヤ12はパッケージ14とキャップ10とを接合し、パッケージ内部の半導体素子を気密封止する。
続いて、本実施形態の半導体装置とその製造方法の特徴を理解するために比較例について説明する。図6は比較例1の構成を説明するための図である。以下、比較例1の本実施形態の構成との相違点についてのみ説明する。比較例1のパッケージ24とキャップ20との接合は、閉ループを形成しパッケージ24の開放面に沿うように配置されるはんだであるはんだリング22により行われる。はんだリング22は、パッケージ24のキャップ20と接合される部分の形状と一致するように最適な形状にプリフォームされたものである。故にはんだリング22は、パッケージ24とキャップ20との接合が行われる前に製造されるものである。そして、比較例1の場合、気密封止は、パッケージ24とキャップ20との間に配置されたはんだリング22を加熱しパッケージ24とキャップ20とを接合する事で行われる。
さらに、比較例1とは異なる構成である比較例2について説明する。比較例2においても、本実施形態の構成と相違する点についてのみ説明し、他の構成は説明を省略する。比較例2は特許文献1として記載した、特開平08-227946号公報に記載の半導体装置である。比較例2においては、キャップに突起部を備え、パッケージには前述の突起部と接触する溝構造を備える。前述の突起部と溝構造とを接触させ、両者を押し付けた状態で、パッケージを固定しキャップに超音波振動を与える事により、パッケージとキャップが低温で接合される。比較例2の突起部の製造方法としては、ウェーハ製造プロセスでキャップにめっきなどにより製膜を行った後、選択的に突起部以外の部分を除去する方法がある。
比較例1、比較例2ともにパッケージに搭載された半導体素子を気密封止する事はできる。しかしながら、比較例1においてははんだリングをパッケージとキャップとを接合する工程とは別個独立の工程で製造しなくてはならない。このため製造工程が複雑化し半導体装置の低コスト化ができない。また、比較例2においても、パッケージ側に溝構造を製造する工程、キャップ側に突起部を製造するためにウェーハ製造プロセスで処理する工程があるため処理が複雑であり半導体装置の低コスト化ができない。また、比較例2においては、前述の突起部を作成するために、所定の面全面にめっきで成膜した後に、フォトリソグラフィー法を用いる事が考えられる。そしてこのような突起部はキャップとの密着性を確保する事と、フォトリソグラフィーの最小寸法の制約とから最低でも0.1mmの幅を要する。このため突起部を狭小化できないから、製造コスト低減ができないという問題があった。
また、特にパッケージ面積が大きい場合にはパッケージ、キャップともに一定量の反りがあるものである。パッケージのキャップが接合される部分及びキャップのパッケージが接合される部分に前述の反りがある場合、比較例1のはんだリング22の厚さを厚くしたり、比較例2の突起部の長さを長くする事により対応しなければならない。そして、前述のはんだリングや前述の突起部を大型化する事により、生産効率悪化やプロセスが高価になるなどの問題があった。
本実施形態の構成によれば上述のような問題を解決できる。前述した通り、本実施形態の接合用ワイヤ12は前述したようにボンディングツールにより所定位置に配置されるため、比較例1、比較例2と比べて工程が簡素である。すなわち、はんだリングをプリフォームしたり、ウェーハ製造プロセスでキャップに突起部を製造したりする必要がない。故に半導体装置の低コスト化ができる。また、前述した反りの問題は本実施形態の構成でも起こりうるが、反りに備えて本実施形態の接合用ワイヤ12を太くする事は、比較例1のはんだリング22を厚くしたり、比較例2の製膜工程で突起部となるべき部分を厚く製膜したりするよりは低廉に行う事ができる。さらに、比較例1、2で前述のそりに対処するための加工を行った場合には、例えばめっきに要する時間がかかり生産性が落ちる。しかしながら、本実施形態で用いる接合用ワイヤ12は、その径の太さによって生産性が影響を受ける事はない。従って、前述の反りに対する対策を、安価に行う事が出来る。
さらに、本実施形態の構成で加圧によりパッケージ14とキャップ10との接合を行う場合には、接合用ワイヤ12の変形面積が小さい事から小さな接合加重(加圧)で気密封止できる。故にパッケージ14、キャップ10などへの加圧によるダメージを低減しながら半導体素子を気密封止できる。さらに、本実施形態の構成では前述の第一ワイヤ端51に形成された前述の高さhが制御された陥没部54に第二ワイヤ端52が折り重なるように交差して配置される。このような構成により前記交差部の接合強度が向上して確実に気密封止を行う事ができる。
本実施形態では接合用ワイヤ12は一本のワイヤとしたが本発明はこれに限定されない。すなわち、図7に示すように複数本の接合用ワイヤによりパッケージとキャップとを接合しても接合用ワイヤ全体で閉ループを形成している限り半導体素子の気密封止を簡易なプロセスで行う事ができるから本発明の効果は得られる。
本実施形態では接合用ワイヤ12をパッケージ14に搭載した後にパッケージとキャップとを接合したが本発明はこれに限定されない。すなわち、接合用ワイヤ12をキャップに搭載した後にパッケージとキャップとの接合を行い半導体素子を気密封止しても、本実施形態に対して工程が増える事は無いから本発明の効果を得られる。
本実施形態では接合用ワイヤ12を用いてパッケージとキャップとを接合する構成としたが、本発明はこれに限定されない。すなわち、リボンのような形状の線材を用いてパッケージとワイヤとの接合を行っても、接合用ワイヤと同様に簡易に所望の加工ができる限りにおいては工程削減の効果を得られるから本発明の効果を得られる。
実施の形態2
本実施形態はパッケージ内の半導体素子を堅牢に気密封止できる半導体装置とその製造方法に関する。本実施形態の構成については、実施形態1と相違する部分のみ説明する。図8は本実施形態の構成を説明するための斜視図である。本実施形態の半導体装置は接合用ワイヤ40、42、44、46、48、50、60、62の8本の接合用ワイヤを備える。そして前述した8本の接合用ワイヤのそれぞれの端は相互に折り重なる部分をそなえる。そして8本の接合用ワイヤは2重にパッケージ14の開放面を取り囲むように配置される。また、各接合用ワイヤは、他の一本の接合用ワイヤと平行に配置される。
図8の下部には前述した2本の接合用ワイヤが平行に走る部分であって、パッケージ14の開放面の角部でない場所の拡大図である。この拡大図は接合用ワイヤ60と接合用ワイヤ62の一部分である。接合用ワイヤ60、62ともに、接合用ワイヤが折り重なる部分以外の場所において接合用ワイヤをパッケージ14に固定するための陥没部54を備える。そして、接合用ワイヤ60の陥没部54と接合用ワイヤ62の陥没部54とは交互に配置される。換言すれば、接合用ワイヤ60の陥没部54から最近接した接合用ワイヤ62には陥没部分はなく、一定間隔隔てた部分に接合用ワイヤ62の陥没部54が配置される(以後、このように交互に陥没部分を設ける事を「交互陥没形成」と称する)。そしてこれらの陥没部分はボンディングツールを用いて加圧、加熱、超音波振動の印加などのいずれか又はいずれか複数の処理を行う事で形成される。本実施形態は前述の交互陥没形成が接合用ワイヤ全体に渡って形成されている。なお、本実施形態においても、接合用ワイヤが相互に折り重なる部分は実施形態1と同様の加工が行われる。
本実施形態の半導体装置は上述の方法で接合用ワイヤが形成された後に、キャップ10とパッケージ14とが接合され、半導体装置の気密封止が行われる。本実施形態では、接合用ワイヤが2重に形成されている事で半導体素子の確実な気密封止ができる。また、前述の交互陥没形成によりパッケージ14の周方向に対して少なくとも接合用ワイヤの非陥没部分が存在する。これにより、少なくともこの非陥没部分が周方向に渡ってキャップ10とパッケージ14とを確実に接合することで、パッケージとキャップとの接合がより強度に行われるため、気密封止をより堅牢に行う事が出来る。
本実施形態では接合用ワイヤが2重に配置される構成としたが本発明はこれに限定されない。すなわち接合用ワイヤが2重以上に配置されていても本発明の効果が得られる。
本実施形態では交互陥没形成により陥没部を交互に配置する構成としたが本発明はこれに限定されない。すなわち、接合用ワイヤが折り重なる部分以外の場所に陥没部分を備える事により気密封止をより確実にする事ができるのだから、前述の陥没部分が接合用ワイヤが折り重なる部分以外に形成されていれば本発明の効果を得られる。
実施の形態3
本実施形態はパッケージとキャップとの接合を堅牢に行う事ができる半導体装置とその製造方法に関する。本実施形態の構成については、実施形態1と相違する部分のみ説明する。図9は本実施形態の構成を説明するための図である。図9はキャップ10がパッケージ14と接合されるまえの構成を示している。本実施形態の半導体装置は接合用ワイヤ70、72、74、76を備える。そして、パッケージ14のキャップ10と接合されるべき面を構成する各辺に接合用ワイヤ70、72、74、76が一本づつ配置される。そして、パッケージ14とキャップ10との接合の前においては、各接合用ワイヤは相互に接していない。そして、パッケージ14の開放面における角部では2本の接合用ワイヤの一部分が平行に配置される。平行に配置される2本の接合用ワイヤの間隔は、パッケージ14とキャップ10とが接合された後には両者が接触できる距離である。
本実施形態は上述のように配置された接合用ワイヤ70、72、74、76にキャップ10を搭載し、加圧、加熱、超音波振動印加などのいずれか又はいずれか複数の処理を行う事でパッケージ14とキャップ10とが接合される。
本実施形態の構成によれば、パッケージとキャップとの接合時に、実施形態1のように接合用ワイヤを折り重ねた部分が存在しないため接合用ワイヤは平坦な面を形成するように配置されている。接合用ワイヤに他の部分と比較して高さの高い部分が無いために、キャップを接合用ワイヤに押し当ててパッケージとキャップを接合する際に行う加圧や超音波振動の印加が均等に行われる。すなわち、接合用ワイヤの折り重なった部分に圧力や超音波振動の効果が集中する事が無い。よって、本実施形態の構成によればパッケージとキャップの接合面において均一な接合が行われるから、確実に堅牢な気密封止を行う事ができる。
本実施形態においては、パッケージ14とキャップ10との接合の前においては、各接合用ワイヤは相互に接していない事としたが本発明はこれに限定されない。すなわち接合用ワイヤが折り重なる部分がなければパッケージとキャップとの均一な接合ができるから、接合用ワイヤは相互に重なり合わずに接触していても本発明の効果を得られる。
本実施形態では接合用ワイヤは複数であり、パッケージの開放面における角部に接合用ワイヤが相互に平行となる部分を備える構成としたが本発明はこれに限定されない。すなわち、図10に示される接合用ワイヤ90のように、接合用ワイヤが一本であって、前述の平行に配置される部分はパッケージ開放面における角部でなくても、パッケージとキャップの均一な接合ができる。よって、本発明は接合用ワイヤの本数や、前記角部に平行に配置される場所がある事に限定されるものではない。
実施の形態1の半導体装置を説明する図である。 実施の形態1の半導体装置の製造方法を説明する図である。 図2の点線部分で囲まれた接合用ワイヤの拡大図である。 接合用ワイヤの一端の形状を説明する図である。 図4の正面図である。 実施の形態1の比較例1を説明する図である。 実施の形態1の変形例を説明する図である。 実施の形態2の半導体装置及び半導体装置の製造方法を説明する図である。 実施の形態3の半導体装置及び半導体装置の製造方法を説明する図である。 実施の形態3の変形例である。
符号の説明
10 キャップ
12 接合用ワイヤ
14 パッケージ

Claims (8)

  1. 半導体素子を搭載するパッケージと、
    前記パッケージと接合され、前記パッケージと共に前記半導体素子を気密封止するキャップと、
    前記パッケージの前記キャップと接合される部分と前記キャップの前記パッケージと接合される部分との間で両者に接触し、前記半導体素子を気密封止するように閉じた面を形成して配置される線材である接合用ワイヤと、を備え
    前記接合用ワイヤは、一本又は複数本の線材で構成され、
    前記接合用ワイヤの少なくとも一端は他の端と折り重なるように配置される事を特徴とする半導体装置。
  2. 前記パッケージの前記キャップと接合される部分は多角形を形成し、
    前記接合用ワイヤの前記折り重なるように配置される部分は前記多角形の角部分に配置
    される事を特徴とする請求項に記載の半導体装置。
  3. 半導体素子を搭載するパッケージと、
    前記パッケージと接合され、前記パッケージと共に前記半導体素子を気密封止するキャップと、
    前記パッケージの前記キャップと接合される部分と前記キャップの前記パッケージと接合される部分との間で両者に接触し、前記半導体素子を気密封止するように閉じた面を形成して配置される線材である接合用ワイヤと、を備え、
    前記接合用ワイヤは一端と他の端とが平行に接する部分を有する事を特徴とする半導体装置。
  4. 半導体素子を搭載するパッケージと、
    前記パッケージと接合され、前記パッケージと共に前記半導体素子を気密封止するキャップと、
    前記パッケージの前記キャップと接合される部分と前記キャップの前記パッケージと接合される部分との間で両者に接触し、前記半導体素子を気密封止するように閉じた面を形成して配置される線材である接合用ワイヤと、を備え、
    前記接合用ワイヤは少なくとも二重に形成される事を特徴とする半導体装置。
  5. 半導体素子を搭載するパッケージの前記パッケージと接合するキャップが接合される部分であるパッケージ接合部分又は、前記キャップの前記パッケージと接合される部分であるキャップ接合部分のいずれか一方の接合部分に線材である接合用ワイヤを閉ループを形成するように配置する接合用ワイヤ配置工程と、
    前記パッケージ接合部分と前記キャップ接合部分とを前記接合用ワイヤを介して接合し前記半導体素子を気密封止する気密封止工程とを備え、
    前記接合用ワイヤ配置工程は、
    前記一方の接合部分に前記接合用ワイヤの端を搭載させる部分搭載工程と、
    前記部分搭載工程で搭載された前記端の所定部分に、陥没部分を形成する加工を行う陥没加工工程と、
    前記陥没部分に、前記接合用ワイヤの端を折り重ねるように配置するワイヤ交差工程とを備える事を特徴とする半導体装置の製造方法。
  6. 前記接合用ワイヤの所定部分を、前記一方の接合部分と接合させる部分接合工程を備える事を特徴とする請求項に記載の半導体装置の製造方法。
  7. 前記陥没加工工程では、前記陥没部分の高さを非陥没部分の高さの10%〜90%の高さとなるように加工が行われる事を特徴とする請求項5又は6に記載の半導体装置の製造方法。
  8. 前記気密封止工程と前記部分接合工程と前記陥没加工工程は前記接合用ワイヤへの加圧、加熱、超音波振動の印加の内少なくとも一の手段によって行われる事を特徴とする請求項5乃至7のいずれか1項に記載の半導体装置の製造方法。
JP2007158234A 2007-06-15 2007-06-15 半導体装置及びその製造方法 Active JP5067030B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007158234A JP5067030B2 (ja) 2007-06-15 2007-06-15 半導体装置及びその製造方法
US11/930,350 US7679181B2 (en) 2007-06-15 2007-10-31 Semiconductor device
CN2008100013612A CN101325184B (zh) 2007-06-15 2008-01-09 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007158234A JP5067030B2 (ja) 2007-06-15 2007-06-15 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008311456A JP2008311456A (ja) 2008-12-25
JP5067030B2 true JP5067030B2 (ja) 2012-11-07

Family

ID=40188632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007158234A Active JP5067030B2 (ja) 2007-06-15 2007-06-15 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US7679181B2 (ja)
JP (1) JP5067030B2 (ja)
CN (1) CN101325184B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12002723B2 (en) 2018-02-13 2024-06-04 Tanaka Kikinzoku Kogyo K.K. Sealing lid formed from translucent material
DE102018132644B4 (de) * 2018-12-18 2020-08-06 RF360 Europe GmbH Mikroakustisches Gehäuse auf Waferebene und Herstellungsverfahren
CN116967673B (zh) * 2023-09-20 2023-12-19 合肥中航天成电子科技有限公司 一种红外传感器壳体的封装设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS619998A (ja) * 1984-06-22 1986-01-17 Tanaka Kikinzoku Kogyo Kk Agろう付封着リングの製造方法
JPS63104355A (ja) * 1986-10-21 1988-05-09 Kyocera Corp Icセラミツクパツケ−ジのシ−ルリングおよびその製造方法
JPH04321255A (ja) * 1991-04-22 1992-11-11 Toshiba Corp 半導体外囲器の気密封止方法
JPH06188672A (ja) 1992-12-21 1994-07-08 Toshiba Corp 電子部品装置
JP3051598B2 (ja) * 1993-05-13 2000-06-12 京セラ株式会社 Agろう付きシールリング及びその製造方法
JP2704127B2 (ja) 1995-02-21 1998-01-26 山形日本電気株式会社 パッケージの気密封止方法
TWI248842B (en) * 2000-06-12 2006-02-11 Hitachi Ltd Semiconductor device and semiconductor module
JP4475788B2 (ja) 2000-10-10 2010-06-09 三洋電機株式会社 半導体装置の製造方法
JP2002208650A (ja) 2001-01-11 2002-07-26 Kyocera Corp 電子素子収容装置
US20020179921A1 (en) * 2001-06-02 2002-12-05 Cohn Michael B. Compliant hermetic package
JP3780222B2 (ja) 2001-08-31 2006-05-31 三菱電機株式会社 中空封着パッケージおよびその製造方法
US6787897B2 (en) * 2001-12-20 2004-09-07 Agilent Technologies, Inc. Wafer-level package with silicon gasket
US20040232535A1 (en) * 2003-05-22 2004-11-25 Terry Tarn Microelectromechanical device packages with integral heaters
CN1638538B (zh) * 2003-12-26 2010-06-09 乐金显示有限公司 有机电致发光器件及其制造方法

Also Published As

Publication number Publication date
CN101325184A (zh) 2008-12-17
JP2008311456A (ja) 2008-12-25
US20090020866A1 (en) 2009-01-22
US7679181B2 (en) 2010-03-16
CN101325184B (zh) 2010-09-08

Similar Documents

Publication Publication Date Title
CN107207244A (zh) 应力消除mems结构和封装
EP2760224B1 (en) Directional loudspeaker
JP5067030B2 (ja) 半導体装置及びその製造方法
JP2009014469A (ja) 半導体装置及びその製造方法
JP2007005948A (ja) 電子部品及びその製造方法
JP2014007269A (ja) 半導体装置の製造方法および半導体装置
JP2007201376A (ja) 半導体装置
JP7233982B2 (ja) パッケージ及びパッケージの製造方法
JP6429266B2 (ja) 電子部品装置
JP4454357B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2014017367A (ja) 半導体装置
JP7143951B2 (ja) 半導体モジュール
JP5432533B2 (ja) 電子デバイスの製造方法
JP2009088057A (ja) 電子部品の製造方法
JP6169369B2 (ja) 電子デバイスのガラス封止方法
JP2005150456A (ja) 半導体装置及びその製造方法
JP2013120762A (ja) 蓋体、パッケージ、電子部品及びパッケージの製造方法
JP5123081B2 (ja) 電子部品用の蓋体及び圧電振動子並びに圧電発振器
JP2901572B2 (ja) 半導体装置のワイヤボンディング方法
JP2009038285A (ja) 封止構造体
JP2003057138A (ja) 半導体圧力センサ
WO2013172443A1 (ja) 電子部品及びその製造方法
JP2006049682A (ja) 半導体装置及びその製造方法
JPH02109410A (ja) 樹脂封止型半導体装置
JP2004312053A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120730

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5067030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250