JP5066969B2 - 発振装置、半導体装置、電子機器、時計及び振動子発振回路 - Google Patents

Description

本発明は、発振装置、半導体装置、電子機器および時計に関する。

定電圧を生成する定電圧生成回路と、生成された定電圧により水晶などの振動子を発振させる発振回路とを含んで構成される発振装置が知られている（例えば、特許文献１、２）。このような発振装置では、振動子の両端と電源との間に発振安定化容量としてキャパシタを配置するのが一般的である。発振安定化容量の大きさを調整することにより、発振周波数、発振安定性、消費電流などの発振特性を調整することができる。

特開平１０−５３８３５８号公報 特開平４−１９９８号公報

しかしながら、上記従来技術では、発振安定化容量を調整する具体的手段は、何ら開示されておらず、発振安定化容量の調整を容易に行うと共に、発振安定化容量として用意されたキャパシタを有効活用することが求められていた。

本発明は、上記課題に鑑みてなされたものであり、発振装置において、発振安定化容量として用意されたキャパシタを有効活用することを目的とする。

上記課題を解決するために本発明の第１の態様は、発振装置を提供する。第１の態様に係る発振装置は、定電圧を生成する定電圧生成回路と、振動子を発振させるための回路であって、前記振動子の一端に接続される第１の接続ノードと、前記定電圧生成回路により生成された定電圧が供給される定電圧供給ノードと、を有する振動子発振回路と、前記第１の接続ノードと前記定電圧供給ノードのいずれかに選択的に接続される第１のキャパシタと、を備える。

第１の態様に係る発振装置によれば、第１のキャパシタは、第１の接続ノードに接続することにより発振安定化容量として用いることができ、発振安定化容量として用いない場合には定電圧供給ノードに接続することにより定電圧の安定化容量として用いることができる。この結果、本発振装置は、第１のキャパシタを無駄にすることなく、有効活用することができる。

第１の態様に係る発振装置において、前記振動子発振回路は、さらに、前記振動子の他端に接続される第２の接続ノードを有し、前記発振装置は、さらに、前記第２の接続ノードと前記定電圧供給ノードのいずれかに選択的に接続される第２のキャパシタを備えも良い。こうすれば、第２のキャパシタは、第２の接続ノードに接続することにより発振安定化容量として用いることができ、発振安定化容量として用いない場合には定電圧供給ノードに接続することにより定電圧の安定化容量として用いることができる。この結果、本発振装置は、第２のキャパシタを無駄にすることなく、有効活用することができる。

第１の態様に係る発振装置において、前記第１のキャパシタは、複数個備えられ、複数の前記第１のキャパシタのうち、前記振動子の負荷容量の調整のために選択されたキャパシタは前記第１の接続ノードに接続され、前記負荷容量の調整のために選択されないキャパシタは前記定電圧供給ノードに接続されても良い。こうすれば、複数の第１のキャパシタの一部または全部を選択して第１の接続ノードに接続することにより、発振安定化容量を容易に調整することができる。さらに、複数の第１のキャパシタのうち、発振安定化容量として使用しないキャパシタを定電圧供給ノードに接続することにより定電圧の安定化容量として用いることができる。この結果、本発振装置は、発振安定化容量の調整を容易にすると共に、第１のキャパシタを有効活用することができる。

第１の態様に係る発振装置において、前記第２のキャパシタは、複数個備えられ、複数の前記第２のキャパシタのうち、前記振動子の負荷容量の調整のために選択されたキャパシタは前記第２の接続ノードに接続され、前記負荷容量の調整のために選択されないキャパシタは前記定電圧供給ノードに接続されても良い。こうすれば、複数の第２のキャパシタの一部または全部を選択して第２の接続ノードに接続することにより、発振安定化容量を容易に調整することができる。さらに、複数の第２のキャパシタのうち、発振安定化容量として使用しないキャパシタを定電圧供給ノードに接続することにより定電圧の安定化容量として用いることができる。この結果、本発振装置は、発振安定化容量の調整を容易にすると共に、第２のキャパシタを有効活用することができる。

第１の態様に係る発振装置において、前記選択的な接続は、マスク処理による配線により実行されても良い。また、第１の態様に係る発振装置は、さらに、スイッチ回路を備え、前記選択的な接続は、前記スイッチ回路を切り替えることにより実行されても良い。こうすれば、第１のキャパシタを、発振安定化容量として用いるか、定電圧安定化容量として用いるかを容易に選択可能になる。

本発明の第２の態様は、定電圧生成回路により生成された定電圧により動作し、振動子を発振させる振動子発振回路を提供する。第２の態様に係る振動子発振回路は、前記振動子の一端に接続される第１の接続ノードと、前記定電圧生成回路により生成された定電圧が供給される定電圧供給ノードと、前記第１の接続ノードと前記定電圧供給ノードのいずれかに選択的に接続される第１のキャパシタと、を備える。

第２の態様に係る振動子発振回路によれば、第１の態様に係る発振装置と同様の作用・効果を得ることができる。また、第２の態様に係る振動子発振回路は、第１の態様に係る発振装置と同様に種々の態様にて実現され得る。

本発明は、上記態様のほか、種々の態様にて実現され得る。例えば、本発明は、上記態様に係る発振装置を含む半導体装置として実現される。また、本発明は、上記態様に係る発振装置または半導体装置を含み、前記発振装置の発振出力を用いて、動作基準信号を生成する電子機器、あるいは、上記態様に係る発振装置または該半導体装置を含み、前記発振装置の発振出力を用いて、時刻基準信号を生成する時計として実現される。

以下、本発明の実施態様について、図面を参照しつつ、実施例に基づいて説明する。

Ａ．第１実施例：
・発振装置の構成：
図１〜図３を参照して、第１実施例における発振装置について説明する。図１は、発振装置の概略構成を示す説明図である。図２は、レギュレータの内部構成を示す説明図である。図３は、水晶発振回路の内部構成を示す説明図である。図１に示すように、発振装置１００は、基準電圧生成回路２３０と、レギュレータ２１０と、水晶発振回路１１０と、制御回路２２０とを含んでいる。

基準電圧生成回路２３０は、基準電圧Ｖｒｅｆを生成する回路である。基準電圧生成回路２３０は、高電位側電源ＶＤと低電位側電源ＶＳとが供給され、高電位側電源ＶＤと低電位側電源ＶＳとの電位差を用いて、上記基準電圧Ｖｒｅｆを生成する。基準電圧生成回路２３０は、バンドギャップリファレンス回路などの周知の構成を用いることができる。基準電圧Ｖｒｅｆは、レギュレータ２１０に供給される。

レギュレータ２１０は、基準電圧生成回路２３０から供給される基準電圧Ｖｒｅｆを参照して、定電圧ＶＲを生成する定電圧生成回路である。定電圧ＶＲは、水晶発振回路１１０に供給される。図２に示すように、レギュレータ２１０は、差動増幅回路２１０１と、出力回路２１０２とを備えている。

差動増幅回路２１０１は、定電流源として機能するＮチャネル電界効果トランジスタＭ２１と、差動対を構成する２つのＮチャネル電界効果トランジスタＭ２２およびＭ２３と、カレントミラーを構成する２つのＰチャネル電界効果トランジスタＭ２４およびＭ２５とを含んでいる。以下では、Ｎチャネル電界効果トランジスタをｎトランジスタと表記し、Ｐチャネル電界効果トランジスタをｐトランジスタと表記する。

ｎトランジスタＭ２１のゲートには、上述した基準電圧Ｖｒｅｆが入力され、この結果、定電流Ｉ１が生成される。定電流Ｉ１は、本実施例では、５〜１２ｎＡ（ナノアンペア）に設定されている。

出力回路２１０２は、定電流源として機能するｎトランジスタＭ３１と、ダイオード接続されたｐトランジスタＭ３２と、出力用トランジスタとして機能するｐトランジスタＭ３３とを含んでいる。３つのトランジスタＭ３１〜Ｍ３３は、低電位側電源ＶＳの供給ノードと高電位側電源ＶＤの供給ノードとの間に、低電位側電源ＶＳ側から符号の順に直列に配置されている。ｎトランジスタＭ３１のゲートには、上述した基準電圧Ｖｒｅｆが入力され、この結果、定電流Ｉ２が生成される。定電流Ｉ２は、本実施例では、５０ｎＡに設定されている。

差動増幅回路２１０１は、第１の入力端に入力された電圧と、第２の入力端に入力された電圧との差分を増幅して出力する回路である。差動増幅回路２１０１の第１の入力端であるｎトランジスタＭ２２のゲートには、基準電圧Ｖｒｅｆが入力される。差動増幅回路２１０１の第２の入力端であるｎトランジスタＭ２３のゲートには、ｎトランジスタＭ３１のドレイン電圧ＦＢが入力される。差動増幅回路２１０１の出力であるｐトランジスタＭ２４のドレイン電圧は、出力回路２１０２のｐトランジスタＭ３３のゲートに入力される。この結果、基準電圧Ｖｒｅｆと、出力回路２１０２におけるｎトランジスタＭ３１のドレイン電圧ＦＢが同じになるように、ｐトランジスタＭ３３のドレイン電流が制御される（Ｖｒｅｆ＝ＦＢ）。この結果、出力回路２１０２の出力ノード（ｐトランジスタＭ３３のソース）から出力される定電圧ＶＲは、基準電圧ＶｒｅｆにｐトランジスタＭ３２のソース−ドレイン電圧Ｖｄｓを加えた値に設定される（ＶＲ＝Ｖｒｅｆ＋Ｖｄｓ）。

なお、レギュレータ２１０は、キャパシタＣ２、Ｃ３、Ｃ４を含んでいる。キャパシタＣ２は、基準電圧Ｖｒｅｆの安定化容量として、基準電圧の入力ノードと低電位側電源ＶＳの供給ノードの間に配置されている。キャパシタＣ３は、位相補償容量として、差動増幅回路２１０１の出力ノード（ｐトランジスタＭ２４のドレイン、ｐトランジスタＭ３３のゲート）と、出力用トラインジスタの出力ノード（ｐトランジスタＭ３３のソース）との間に配置されている。キャパシタＣ４は、定電圧ＶＲの安定化容量として、定電圧ＶＲの出力ノードと低電位側電源ＶＳの供給ノードとの間に配置されている。

定電圧ＶＲの大きさは、定電圧制御トランジスタ（図２に示す回路におけるｐトランジスタＭ３２）の選択により、所望のレベルに設定される。本実施例では、定電圧ＶＲは、後述する水晶発振回路１１０の発振停止電圧ＶＩにマージンとして０．２Ｖ程度を加えた大きさに設定される。

水晶発振回路１１０は、水晶振動子５００を発振させる回路である。水晶発振回路１１０は、定電圧ＶＲと低電位側電源ＶＳとが供給され、定電圧ＶＲを用いて発振駆動される。水晶発振回路１１０は、インバータ１１０１と、フィードバック回路１１０２とを含んで構成される。フィードバック回路１１０２は、水晶振動子５００の一端との接続ノードであるゲート端子１１１、水晶振動子５００の他端との接続ノードであるドレイン端子１１２と、帰還抵抗Ｒｆと、出力抵抗Ｒｄと、位相補償用のキャパシタＣａｃを含んでいる。フィードバック回路１１０２は、インバータ１１０１のドレイン出力の位相を、１８０度反転してインバータ１１０１のゲートへフィードバック入力する。インバータ１１０１は、ドレインが互いに接続された一対のｐトランジスタＭ４１、ｎトランジスタＭ４２を含む。インバータ１１０１は、低電位側電源ＶＳの供給ノードと定電圧ＶＲの供給ノードとの間に配置され、両者の電位差により電力供給を受け駆動される。以上の構成の水晶発振回路１１０は、インバータ１１０１に定電圧ＶＲが印加されると、インバータ１１０１を構成するトランジスタ対が交互にオンオフ駆動され、最終的には水晶振動子５００が安定した発振動作を行うようになる。これにより、この水晶発振回路１１０の出力ノード（インバータ１１０１のドレイン）からは、所定の周波数をもつ発振信号ＦＳが出力されることになる。

さらに、水晶発振回路１１０は、４つのキャパシタＣＧ１〜ＣＧ４と、４つのキャパシタＣＤ１〜ＣＤ４とを備えている。キャパシタＣＧ１は、ゲート端子１１１と低電位側電源ＶＳの供給ノードとの間に発振安定化容量として配置されている。キャパシタＣＤ１は、ドレイン端子１１２と低電位側電源ＶＳの供給ノードの間に発振安定化容量として配置されている。

３つのキャパシタＣＧ２〜ＣＧ４と、３つのキャパシタＣＤ２〜ＣＤ４は、定電圧ＶＲの供給ノードと低電位側電源ＶＳの供給ノードとの間に接続されている。従って、これらのキャパシタＣＧ２〜ＣＧ４、ＣＤ２〜ＣＤ４は、図２におけるキャパシタＣ４と同様に定電圧ＶＲの安定化容量として機能する。

さらに、水晶発振回路１１０が形成された半導体装置には、３つのキャパシタＣＧ２〜ＣＧ４の定電圧ＶＲの供給ノードと接続されている側の一端を、ゲート端子１１１と接続する配線を形成できるように配線スペースが設けられている。図３において、波線で示す配線経路は、かかる配線スペースを概念的に示している。また、３つのキャパシタＣＧ２〜ＣＧ４の該一端と定電圧ＶＲの供給ノードとを接続している配線は、半導体装置上において切断可能な位置に配置されている。

同様にして、水晶発振回路１１０が形成された半導体装置には、３つのキャパシタＣＤ２〜ＣＤ４の定電圧ＶＲの供給ノードと接続されている側の一端を、ドレイン端子１１２と接続可能なように配線スペースが設けられている。図３において、波線で示す配線経路は、かかる配線スペースを概念的に示している。また、３つのキャパシタＣＤ２〜ＣＤ４の該一端と定電圧ＶＲの供給ノードとを接続している配線は、半導体装置上において切断可能な位置に配置されている。

このようなキャパシタＣＧ２〜ＣＧ４、ＣＤ２〜ＣＤ４の一端の配線の形成および配線の切断は、処理しない部分にハードマスクやレジストマスクを施した上での配線材料（例えば、アルミ、銅）の蒸着処理およびエッチング処理、すなわち、いわゆるマスク処理により行われる。このようなマスク処理により配線を変更することにより、キャパシタＣＧ２〜ＣＧ４の一端は、ゲート端子１１１と定電圧ＶＲの供給ノードのいずれかに選択的に接続され、キャパシタＣＤ２〜ＣＤ４の一端は、ドレイン端子１１２と定電圧ＶＲの供給ノードのいずれかに選択的に接続される。

図４を参照して、具体例を説明する。図４は、配線が変更された水晶発振回路１１０の例を示す図である。図４では、キャパシタＣＧ２〜ＣＧ４のうちのキャパシタＣＧ２、ＣＧ３は、ゲート端子１１１に接続されて、水晶発振回路１１０の発振安定化容量として使用されている。一方、キャパシタＣＧ２〜ＣＧ４のうちのキャパシタＣＧ４は、定電圧ＶＲの供給ノードに接続されて、定電圧ＶＲの安定化容量として使用されている。また、キャパシタＣＤ２〜ＣＤ４のうちのキャパシタＣＤ２は、ドレイン端子１１２に接続されて、水晶発振回路１１０の発振安定化容量として使用されている。一方、キャパシタＣＤ２〜ＣＤ４のうちのキャパシタＣＤ３、ＣＤ４は、定電圧ＶＲの供給ノードに接続されて、定電圧ＶＲの安定化容量として使用されている。図４において、丸印を付した配線は、マスク処理によって追加された配線を示し、×印を付した配線はマスク処理によって切断された配線を示している。キャパシタＣＧ２〜ＣＧ４、ＣＤ２〜ＣＤ４のうち発振安定化容量として使用されるキャパシタを減らし、発振安定化容量を小さくすると水晶発振回路１１０の消費電流を抑制することができる。逆に、キャパシタＣＧ２〜ＣＧ４、ＣＤ２〜ＣＤ４のうち発振安定化容量として使用されるキャパシタを増やし、発振安定化容量を大きくすると水晶発振回路１１０の発振動作の安定性を向上することができる。また、発振安定化容量の調整により、発振周波数の微調整を行うことができる。

以上の説明から解るように、本実施例におけるキャパシタＣＧ２〜ＣＧ４は、特許請求の範囲における第１のキャパシタまたは第２のキャパシタに対応する。また、本実施例におけるキャパシタＣＤ２〜ＣＤ４は、キャパシタＣＧ２〜ＣＧ４が特許請求の範囲における第１のキャパシタに対応する場合には、特許請求の範囲における第２のキャパシタに対応し、キャパシタＣＧ２〜ＣＧ４が特許請求の範囲における第２のキャパシタに対応する場合には、特許請求の範囲における第１のキャパシタに対応する。

水晶発振回路１１０には、用いられる水晶振動子５００の特性、インバータ１１０１の特性、キャパシタＣＧ、ＣＤなどにより定まる発振停止電圧ＶＩが存在する。定電圧ＶＲが、発振停止電圧ＶＩを下回ると、水晶発振回路１１０の発振動作が停止してしまう。一方で、水晶発振回路１１０の消費電力は、定電圧ＶＲが大きいほど大きくなる。従って、レギュレータ２１０から水晶発振回路１１０に供給される定電圧ＶＲは、発振停止電圧ＶＩより大きく、かつ、できるだけ小さな値に設定することが望ましい。本実施例では、上述したように定電圧ＶＲは、水晶発振回路１１０の発振停止電圧ＶＩにマージンとして０．２Ｖ程度を加えた大きさに設定されている。

制御回路２２０は、発振信号ＦＳが入力され、発振信号ＦＳを分周あるいは逓倍して、所望の周波数を有するクロック信号を生成する。発振装置１００が生成したクロック信号は、例えば、発振装置１００が搭載されている電子機器の中央処理装置（ＣＰＵ）６００に供給される。中央処理装置６００は、例えば、供給されたクロック信号を、中央処理装置６００自身あるいは中央処理装置６００が制御する他の回路や半導体装置の動作基準信号として用いる。あるいは、中央処理装置６００は、例えば、供給されたクロック信号を、時刻基準信号として用いて、時計機能、時間計測機能を実現する。発振装置１００が搭載される電子機器としては、例えば、携帯電話、ノートパソコンなどのモバイル機器、ビデオ、ＤＶＤ、ゲーム機器、パソコンなどの家電製品がある。本実施例では、発振装置１００は、半導体製造技術を用いて半導体装置として形成される。発振装置１００は、中央処理装置６００と同一の半導体装置として形成されても良いし、中央処理装置６００とは別体の半導体装置として形成され、中央処理装置６００とインターフェースを介して接続されても良い。

以上説明した本実施例によれば、キャパシタＣＧ２〜ＣＧ４の一端は、ゲート端子１１１と定電圧ＶＲの供給ノードのいずれかに選択的に接続可能に構成されている。また、キャパシタＣＤ２〜ＣＤ４の一端は、ドレイン端子１１２と定電圧ＶＲの供給ノードのいずれかに選択的に接続可能に構成されている。従って、水晶振動子５００の種類などに応じて、発振安定化容量を微調整可能である。さらに、本実施例によれば、発振安定化容量として使用しないキャパシタを定電圧ＶＲの安定化容量として使用することにより、キャパシタを無駄なく活用することができる。定電圧ＶＲの安定化容量が大きいほど、レギュレータ２１０の出力である定電圧ＶＲが安定し、発振装置１００の耐ノイズ性が向上する。

Ｂ．第２実施例：
図５および図６を参照して、第２実施例について説明する。第２実施例における発振装置において、第１実施例と異なる点は、水晶発振回路の構成である。その他の構成は、第１実施例と同様であるので、その説明を省略する。図５は、第２実施例における水晶発振回路の構成を示す図である。図６は、スイッチ回路の構成を示す図である。第２実施例における水晶発振回路１１０ａが、第１実施例における水晶発振回路１１０と異なる点は、図５に示すように、スイッチ回路ＳＷａ、ＳＷｂが設けられている点である。ＳＷａは、外部から（例えば、制御回路２２０から）の制御信号に応じてキャパシタＣＧ２〜ＣＧ４の一端を、ゲート端子１１１と定電圧ＶＲの供給ノードのいずれかに選択的に接続する。ＳＷｂは、外部から（例えば、制御回路２２０から）の制御信号に応じてキャパシタＣＤ２〜ＣＤ４の一端を、ドレイン端子１１２と定電圧ＶＲの供給ノードのいずれかに選択的に接続する。

スイッチ回路ＳＷａは、図６に示すように、制御信号によってオンとオフが切り替えられるスイッチとして機能するトランスミッションゲートＴＧ０２〜ＴＧ０４、ＴＧ１２〜ＴＧ１３とを備えている。トランスミッションゲートＴＧ０２〜ＴＧ０４、ＴＧ１２〜ＴＧ１３は、図６に示すようにｎトランジスタとｐトランジスタとを並列に接続し、各トランジスタのゲートに互いに位相が反転された制御信号を供給するように構成されている。

トランスミッションゲートＴＧ０２は、キャパシタＣＧ２とゲート端子１１１との間に配置され、トランスミッションゲートＴＧ１２は、キャパシタＣＧ２と定電圧ＶＲの供給ノードとの間に配置されている。トランスミッションゲートＴＧ０２のｎトランジスタのゲートには、制御信号ＳＥ２が入力され、トランスミッションゲートＴＧ１２のｎトランジスタのゲートには、制御信号ＳＥ２の反転信号ＸＳＥ２が入力される。この結果、制御信号ＳＥ２がハイである場合には、キャパシタＣＧ２はゲート端子１１１に接続され、水晶発振回路１１０の発振安定化容量として使用される。一方、制御信号ＳＥ２がローである場合には、キャパシタＣＧ２は定電圧ＶＲの供給ノードに接続され、定電圧ＶＲの安定化容量として使用される。同様の構成により、キャパシタＣＧ３は、制御信号ＳＥ３およびその反転信号ＸＳＥ３に従って、切り替えられるトランスミッションゲートＴＧ０３、ＴＧ１３により、ゲート端子１１１と定電圧ＶＲの供給ノードとに選択的に接続される（図６）。また、キャパシタＣＧ４は、制御信号ＳＥ４およびその反転信号ＸＳＥ４に従って、切り替えられるトランスミッションゲートＴＧ０４、ＴＧ１４により、ゲート端子１１１と定電圧ＶＲの供給ノードとに選択的に接続される（図６）。スイッチ回路ＳＷｂは、スイッチ回路ＳＷａと同様な仕組みにより構成されているので、その詳細は省略する。

以上説明した第２実施例によれば、第１実施例と同様の作用・効果に加えて、以下の作用・効果を奏する。すなわち、マスク処理を行うことなく、制御信号により容易にキャパシタＣＧ２〜ＣＧ４、ＣＤ２〜ＣＤ４の用途（発振安定化容量あるいは定電圧安定化容量）を切り替えることができる。

Ｃ．変形例：
上記実施例では、水晶振動子を用いる水晶発振回路１１０が用いられているが、これに限られない。例えば、セラミック振動子を用いる発振回路を用いても良いし、水晶やセラミック振動子などの機械的な共振デバイスに基づいたもの以外にも、ＲＣ (抵抗、コンデンサ)発振器のような電気的位相シフト回路を振動子として用いたものを用いても良い。

上記実施例では、図１に示すように、発振装置１００の出力であるクロック信号は、中央処理装置６００に出力されるが、これに限られない。例えば、腕時計を始めとする時計に発振装置１００を搭載する場合には、発振信号ＦＳを分周して得られた１Ｈｚのクロック信号を、時刻基準信号として、時計の秒針、分針、時針を回転駆動するステップモータの駆動コイルに出力することとしても良い。

以上、本発明の実施例および変形例について説明したが、本発明はこれらの実施例および変形例になんら限定されるものではなく、その要旨を逸脱しない範囲内において種々の態様での実施が可能である。

発振装置の概略構成を示す説明図である。 レギュレータの内部構成を示す説明図である。 水晶発振回路の内部構成を示す説明図である。 配線が変更された水晶発振回路の例を示す図である。 第２実施例における水晶発振回路の構成を示す図である。 スイッチ回路の構成を示す図である。

符号の説明

１００…発振装置
１１０、１１０ａ…水晶発振回路
１１１…ゲート端子
１１２…ドレイン端子
２１０…レギュレータ
２２０…制御回路
２３０…基準電圧生成回路
５００…水晶振動子
６００…中央処理装置
１１０１…インバータ
１１０２…フィードバック回路
２１０１…差動増幅回路
２１０２…出力回路
ＳＷａ、ＳＷｂ…スイッチ回路
Ｃ２〜Ｃ４…キャパシタ
ＣＤ１〜ＣＤ４…キャパシタ
ＣＧ１〜ＣＧ４…キャパシタ
Ｃａｃ…キャパシタ

Claims (9)

1. 発振装置であって、
   定電圧を生成する定電圧生成回路と、
   振動子を発振させるための回路であって、前記振動子の一端に接続される第１の接続ノードと、前記定電圧生成回路により生成された定電圧が供給される定電圧供給ノードと、を有する振動子発振回路と、
   前記第１の接続ノードと前記定電圧供給ノードのいずれかに選択的に接続される第１のキャパシタと、
   を備える発振装置。
2. 請求項１に記載の発振装置において、
   前記振動子発振回路は、さらに、前記振動子の他端に接続される第２の接続ノードを有し、
   前記発振装置は、さらに、前記第２の接続ノードと前記定電圧供給ノードのいずれかに選択的に接続される第２のキャパシタを備える発振装置。
3. 請求項２に記載の発振装置において、
   前記第２のキャパシタは、複数個備えられ、
   複数の前記第２のキャパシタのうち、前記振動子の負荷容量の調整のために選択されたキャパシタは前記第２の接続ノードに接続され、前記負荷容量の調整のために選択されないキャパシタは前記定電圧供給ノードに接続される発振装置。
4. 請求項１ないし請求項３のいずれかに記載の発振装置において、
   前記選択的な接続は、マスク処理による配線により実行される発振装置。
5. 請求項１ないし請求項３のいずれかに記載の発振装置は、さらに、
   スイッチ回路を備え、
   前記選択的な接続は、前記スイッチ回路を切り替えることにより実行される発振装置。
6. 請求項１ないし請求項５のいずれかに記載の発振装置を含む半導体装置。
7. 請求項１ないし請求項５のいずれかに記載の発振装置、または、請求項６に記載の半導体装置を含み、前記発振装置の発振出力を用いて、動作基準信号を生成する電子機器。
8. 請求項１ないし請求項５のいずれかに記載の発振装置、または、請求項６に記載の半導体装置を含み、前記発振装置の発振出力を用いて、時刻基準信号を生成する時計。
9. 定電圧生成回路により生成された定電圧により動作し、振動子を発振させる振動子発振回路であって、
   前記振動子の一端に接続される第１の接続ノードと、
   前記定電圧生成回路により生成された定電圧が供給される定電圧供給ノードと、
   前記第１の接続ノードと前記定電圧供給ノードのいずれかに選択的に接続される第１のキャパシタと、
   を備える振動子発振回路。

Images