JP5065792B2 - Plasma processing apparatus and semiconductor device manufacturing method - Google Patents
Plasma processing apparatus and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP5065792B2 JP5065792B2 JP2007198072A JP2007198072A JP5065792B2 JP 5065792 B2 JP5065792 B2 JP 5065792B2 JP 2007198072 A JP2007198072 A JP 2007198072A JP 2007198072 A JP2007198072 A JP 2007198072A JP 5065792 B2 JP5065792 B2 JP 5065792B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- plasma processing
- semiconductor chip
- plasma
- shielding member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Wire Bonding (AREA)
Description
本発明は、素子をプラズマ処理するプラズマ処理装置とこれを用いた半導体装置の製造方法に関する。 The present invention relates to a plasma processing apparatus for plasma processing an element and a method for manufacturing a semiconductor device using the same.
半導体装置のうち、フリップチップ接続にて基板と半導体チップとを接続するフリップチップBGA等は、基板と半導体チップとの接続に半田を用いる。 Among semiconductor devices, a flip chip BGA or the like that connects a substrate and a semiconductor chip by flip chip connection uses solder to connect the substrate and the semiconductor chip.
従来、この接続の際、フラックスを使用して半田の溶融を容易にして仮接続後、加熱工程であるリフローを行ってフリップチップ接続を行っている。そのため、アンダーフィル樹脂を注入する際に、基板と半導体チップとの間に残留しているフラックス及び不純物を除去し、アンダーフィル樹脂を注入しやすいように、基板及び半導体チップ面の濡れ性を改善する必要がある。 Conventionally, at the time of this connection, flux is used to facilitate melting of the solder, and after temporary connection, reflow which is a heating process is performed to perform flip chip connection. Therefore, when the underfill resin is injected, the wettability of the substrate and the semiconductor chip surface is improved so that the flux and impurities remaining between the substrate and the semiconductor chip are removed and the underfill resin is easily injected. There is a need to.
従来の技術では、フリップチップ接続を行った後、液体によりフラックスを洗浄し乾燥した後、アンダーフィル樹脂の濡れ性を良くするために酸素プラズマ処理を実施していた。 In the prior art, after performing flip chip connection, the flux is washed with liquid and dried, and then oxygen plasma treatment is performed to improve the wettability of the underfill resin.
図5は、従来の液体洗浄装置の模式図である。図5で示されるように、従来の液体洗浄装置では、基板85に接続された半導体チップ83を治具81にセットし、液体を流すことで洗浄を行う。
FIG. 5 is a schematic diagram of a conventional liquid cleaning apparatus. As shown in FIG. 5, in a conventional liquid cleaning apparatus, a
図6は、従来のプラズマ洗浄装置を示す図である。図6で示されるように、真空チャンバ91内に基板85上に実装させた半導体チップ83をセットした上で、ガス排出口95から真空チャンバ91内のガスを排出して真空状態にした後、ガス導入口93から酸素ガスを注入して電極97によりプラズマ空間を生成して酸素プラズマ雰囲気での処理を行っている。
しかしながら、上記文献記載の従来技術では、液体によるフラックス洗浄を行うため、乾燥工程が必要となる。したがって、装置も大型化し、洗浄時間もかかる上、工程数が増えて、コストアップに繋がる。 However, in the prior art described in the above-mentioned document, a drying process is required to perform flux cleaning with a liquid. Accordingly, the apparatus becomes larger and the cleaning time is increased, and the number of processes is increased, leading to an increase in cost.
また、液体洗浄をプラズマ処理に置き換えるとすると、上記の従来のプラズマ処理装置では、ガスの流れが半導体チップを狙ったものではないため、時間がかかり、同じくコストアップに繋がっていた。 Further, if the liquid cleaning is replaced with plasma processing, the conventional plasma processing apparatus takes time because the gas flow is not aimed at the semiconductor chip, which also leads to an increase in cost.
これらの課題は、半導体チップに限られず、プラズマ処理を行う一般的な素子に共通した課題である。 These problems are not limited to semiconductor chips, but are common to general elements that perform plasma processing.
本発明は、半導体チップ等の素子を短時間で効率よくプラズマ処理する。 The present invention efficiently plasma-processes an element such as a semiconductor chip in a short time.
本発明によれば、
プラズマ処理室と、
プラズマ処理室にガスを供給するガス供給口と、
プラズマ処理室からガスを排出するガス排出口と、
プラズマ処理室の内部に配置され、素子を載置する載置部と、
載置部の上部に配置され、ガス供給口から供給されたガスに対し素子の上部空間を遮蔽するとともに、ガス供給口によって供給されるガスを素子に誘導する遮蔽部材と、
を備えるプラズマ処理装置
が提供される。
According to the present invention,
A plasma processing chamber;
A gas supply port for supplying gas to the plasma processing chamber;
A gas outlet for discharging gas from the plasma processing chamber;
A placement unit disposed inside the plasma processing chamber for placing the element;
A shielding member that is disposed at the top of the mounting portion, shields the upper space of the element from the gas supplied from the gas supply port, and guides the gas supplied by the gas supply port to the element;
A plasma processing apparatus is provided.
この装置は、ガス供給口およびガス排出口を備え、ガス供給口によって供給されたガスをプラズマ化して素子をプラズマ処理するものである。この装置によれば、素子の上部空間を遮蔽する遮蔽部材を備えることにより、ガス供給口によって供給されるガスを素子に誘導し、素子の周囲のプラズマ密度を安定的に高くすることができる。これにより、素子を集中的にプラズマ処理することができ、プラズマ処理を短時間で効率よく行うことができる。 This apparatus includes a gas supply port and a gas discharge port, and converts the gas supplied from the gas supply port into plasma and plasma-treats the device. According to this apparatus, by providing the shielding member that shields the upper space of the element, the gas supplied from the gas supply port can be guided to the element, and the plasma density around the element can be stably increased. Thereby, the element can be intensively plasma-processed, and the plasma process can be efficiently performed in a short time.
また、本発明によれば、
上記に記載のプラズマ処理装置を用いた素子を備える半導体装置の製造方法であって、
上記載置部に素子を載置し、上記プラズマ処理室にガスを導入して素子をプラズマ処理することを特徴とする半導体装置の製造方法
が提供される。
Moreover, according to the present invention,
A method of manufacturing a semiconductor device including an element using the plasma processing apparatus described above,
There is provided a method for manufacturing a semiconductor device, wherein an element is mounted on the mounting portion and a gas is introduced into the plasma processing chamber to plasma-process the element.
この発明によれば、素子の上部空間を遮蔽する遮蔽部材を備えることにより、ガス供給口によって供給されるガスを素子に誘導することができ、素子のプラズマ洗浄を短時間で効率よく行うことができる。 According to the present invention, by providing the shielding member that shields the upper space of the element, the gas supplied from the gas supply port can be guided to the element, and the element can be efficiently cleaned in a short time. it can.
なお、本発明では前後左右上下の方向を規定しているが、これは本発明の構成要素の相対関係を簡単に説明するために便宜的に規定したものであり、本発明を実施する場合の製造時や使用時の方向を限定するものではない。 In the present invention, the front / rear, left / right, and up / down directions are defined, but this is provided for the sake of simplicity in explaining the relative relationship of the components of the present invention. The direction at the time of manufacture and use is not limited.
本発明によれば、素子を短時間で効率よくプラズマ処理する。 According to the present invention, the device is efficiently plasma-treated in a short time.
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.
図1は、本実施形態のプラズマ洗浄装置の模式的に表した断面図である。 FIG. 1 is a cross-sectional view schematically showing the plasma cleaning apparatus of the present embodiment.
本実施形態のプラズマ洗浄装置1は、真空チャンバ11と、真空チャンバ11にガスを供給するガス導入口13と、真空チャンバ11からガスを排出するガス排出口15と、真空チャンバ11の内部に配置され、半導体チップ19を載置する下部電極23と、下部電極23の上部に配置され、ガス導入口13から供給されたガスに対し半導体チップ19の上部空間を遮蔽するとともに、ガス導入口13によって供給されるガスを半導体チップ19に誘導する品種対応治具17とを備える。
The
品種対応治具17は、半導体チップ19の直上の空間全体を塞いている。
図2は、本実施形態のプラズマ洗浄装置が備える品種対応治具を表す模式図である。図2(a)は、図1と同一方向から見た品種対応治具17を示す図である。また、図2(b)は、品種対応治具17の底面図である。また、図2(c)は、図1において、品種対応治具17をガス導入口13から見た図である。図2で示されるように、品種対応治具17は、ガス流路となる溝101が形成されたブロックであって、溝101を下向きにして下部電極23に載置される。溝101は半導体チップ19を収容し、溝101にガスが導入される。
The product
FIG. 2 is a schematic diagram showing a product type corresponding jig provided in the plasma cleaning apparatus of the present embodiment. FIG. 2A is a view showing the product type
ガス導入口13とガス排出口15とは、互いに対向する位置に配置される。こうすることにより、ガス導入口13とガス排出口15との間にガス流路が形成される。また、ガス導入口13とガス排出口15との間に半導体チップ19を載置させる。こうすることにより、ガス流路に半導体チップ19が載置されることとなり、半導体チップ19の周囲のプラズマ密度を高めることができる。
The
品種対応治具17は複数の品種対応治具17からなり、任意の品種対応治具17が着脱自在に取り付けられている。これにより、半導体チップ19が複数種類の形状を有していてもそれぞれの形状に最適な専用の治具を用いることができ、半導体チップ19に集中的にガスを誘導させることができる。
The product type
溝101は、対向する2つの面のうち、一方の面からガスを導入し、他方の面からガスが排出される構造とする。こうすることにより溝101に収容された半導体チップ19はガスの流路に配置されることとなり、半導体チップ19に集中的にガスを誘導させることができる。
The
半導体チップ19は、半田ボールを介して基板21上に備えられている。プラズマ処理装置1は、品種対応治具17の下面が半導体チップ19に対して張り出された基板21と当接又は近接し、溝101の内部に半導体チップ19が収容されるように構成されている。図2(b)で示すように、溝101の開口面は、品種対応治具17と基板21との接合面と同じ面に備えられる。これにより、半導体チップ19と基板21との接合部に集中的にガスを誘導させることができる。したがって、半導体チップ19と基板21との接合部の周囲のプラズマ密度を高めることができ、効率よく、半導体チップ19と基板21との接合部を洗浄することができる。
The
基板21と半導体チップ19とを含む半導体装置は、以下のように作製される。半導体チップ19には多数の半田ボールが備えられている。この半田ボールを含む半導体チップの表面にフラックスを塗布し、基板21と接触させる。基板表面には共晶半田が接続されているため、リフローを行うことにより、半田が溶融し、半導体チップ19と基板21とが接続される。
A semiconductor device including the
品種対応治具17には、図2(b)で示されるように、本実施形態のプラズマ洗浄装置1の実装部品の部分と接触しないように穴(実装部品のニゲ103)が開けられている。実装部品の例としては、チップコンデンサ等が挙げられる。この実装部品のニゲ103は、品種対応治具17の底面に設けられている。このように、品種対応治具17は、ガスの流路を半導体チップ19周辺部のみに絞り込むことが可能であれば、本実施形態のプラズマ洗浄装置1の形状に合わせた構造とすることもできる。
As shown in FIG. 2B, the product
ガス排出口15は、真空吸引装置(図示せず)に接続されている。真空吸引装置を駆動させることにより、ガス排出口15を介して真空チャンバ11内のガスが排出される。これにより、真空チャンバ11内を真空状態にさせることができる。
The
ガス導入口13は、不活性ガス、還元性ガス及び酸化性ガスのいずれかを切り替えて供給する。ガス導入口13は、各種のガス供給装置に接続されている。このガス供給装置が供給するガスとしては、プラズマを発生させるガス、リーク用ガスが挙げられる。不活性ガス、還元性ガス又は酸化性ガスを用いることによりプラズマを発生することができる。不活性ガスとして、たとえば、アルゴンガスを用いることができる。また、還元性ガスとして、たとえば、窒素ガス、水素ガス又はアンモニアガスを用いることができる。また、酸化性ガスとして、酸素ガス、オゾンガス、一酸化窒素、二酸化窒素、一酸化炭素又は二酸化炭素等を用いることができる。また、リーク用ガスには窒素ガスを用いることができる。
The
半田溶融により仮接合された半導体チップ19及び基板21は、アンダーフィル樹脂が注入されることにより、完全に接合されることとなる。アンダーフィル樹脂を注入するとき、フラックスが除去されていないと、樹脂の流れ性が悪くなる。そこで、本実施形態の装置では、ガス導入口13を介して真空チャンバ内に酸素ガスを供給し、プラズマ処理を行うことができる。酸素ガスを使用したプラズマ処理によれば、極性の高い酸素イオン・酸素ラジカルが半導体チップ19と基板21との接合部に付着する。この酸素イオン・酸素ラジカルの化学的印加作用が働くため、樹脂の流れ性は改善される。
The
各種ガスは、切り替えバルブ(図示せず)を介してガス導入口13から導入される。したがって、複数種類のガスを切り替えて真空チャンバ11内に供給させることができる。また、半導体チップ19は、サイズに応じて最適化された品種対応治具17に設けられているため、真空吸引装置と、ガス供給装置を適宜調整することにより、種類の異なるガスを迅速に切り替えることができる。
Various gases are introduced from the
本実施形態のプラズマ洗浄装置1が有する電極は、真空チャンバ11内の上下方向に対向配置される上部電極25と下部電極23とからなり、半導体チップ19は、負に帯電する下部電極23上に載置される。
The electrode of the
上部電極25及び下部電極23は、真空チャンバ11に上下に対向して設けられることにより、上部電極25及び下部電極23との間にプラズマ空間を生成する。下部電極23は載置部としての役割もあり、下部電極23上に半導体チップ19が載置される。
The
上部電極25及び下部電極23は、高周波電源(図示せず)に接続されている。上部電極25は、高周波電源が駆動されることにより、上部電極25と下部電極23との間に高周波電圧が印加される。真空チャンバ11内を真空状態にし、プラズマ反応用のガスを供給させることにより、プラズマが発生して真空チャンバ11内及び溝101にプラズマ空間を生成させることができる。プラズマ中のプラスイオン(アルゴンイオンまたは酸素プラズマ)が、負に電荷した下部電極に引き寄せられるため、半導体チップ19及び基板21との接合部に衝突し、フラックス等の不純物を削り取って洗浄していくこととなる。
The
プラズマ洗浄後は、ガス供給装置が切り替えられて、リーク用ガスがガス導入口13を介して真空チャンバ11内に供給される。これにより、真空チャンバ11内を常圧に戻すことができる。
After the plasma cleaning, the gas supply device is switched, and the leakage gas is supplied into the
上部電極25と下部電極23との間にプラズマ空間が生成されるとき、ガス導入口13は、複数種類のガスの供給を切り替えることができる。これにより、異なる種類のプラズマ処理を1つの装置で行うことができる。従来のプラズマ洗浄装置の場合、真空チャンバ11内のガスを置換するには長時間を要する。本実施形態では、品種対応治具17を用いてガス流路を形成し、このガス流路に半導体チップ19を載置する。したがって、半導体チップ19の周囲のガスを迅速に置換することができる。
When a plasma space is generated between the
続いて、本実施形態のプラズマ洗浄装置1を用いて基板21と半導体チップ19とを含む半導体装置を洗浄する工程について図3を用いて説明する。
Subsequently, a process of cleaning the semiconductor device including the
半導体チップ19をフリップチップ方式により基板21に実装する(図3(a))。半導体チップ19は、フラックスを用いて基板21と半田接合される。
The
プラズマ洗浄装置1に半導体チップ19のサイズに合わせた品種対応治具17を取り付け、溝101に半導体チップ19を収容させる(図3(b))。
A
続いて、真空吸引装置を駆動してガス排出口15から真空チャンバ11内の空気を排出させて真空チャンバ11内を真空状態にする。その後、ガス導入口13からアルゴンガスを供給し、高周波電源を駆動して下部電極23と、上部電極25との間に高周波電圧を印加させる。これにより、真空チャンバ11内及び溝101にプラズマが発生し、半導体チップ19と基板21との接合部がアルゴンプラズマ雰囲気31にさらされる(図3(c))。これにより、半導体チップ19と基板21との接合部がアルゴンイオンにより洗浄される。
Subsequently, the vacuum suction device is driven to discharge the air in the
一定時間経過後、ガス供給装置を切り替えて、ガス導入口13から真空チャンバ11内に酸素ガスを導入させる。下部電極23と、上部電極25との間に高周波電圧を印加させて、半導体チップ19と基板21との接合部を酸素プラズマ雰囲気33にさらす。これにより、酸素プラズマによって生じた酸素イオンや酸素ラジカルにより、接合部が洗浄される(図3(d))。
After a certain period of time, the gas supply device is switched to introduce oxygen gas into the
さらに一定時間経過後、高周波電圧及び真空吸引装置の駆動が停止される。ガスの供給を切り替えて、ガス導入口13から真空チャンバ11内に窒素ガスを供給する。その後、真空チャンバ11内が窒素ガスにより常圧に戻され、プラズマ洗浄処理を終了する。
Further, after a certain time has elapsed, the driving of the high-frequency voltage and the vacuum suction device is stopped. The gas supply is switched, and nitrogen gas is supplied from the
その後、半導体チップ19と基板21との接合部にアンダーフィル樹脂35を注入し、樹脂を硬化させる(図3(e))。
Thereafter, an
続いて、本実施形態の効果について説明する。 Then, the effect of this embodiment is demonstrated.
本実施形態のプラズマ洗浄装置1は、ガス導入口13およびガス排出口15を備え、ガス導入口13によって供給されたガスをプラズマ化して半導体チップ19をプラズマ処理するものである。この装置によれば、半導体チップ19の上部空間を遮蔽する遮蔽部材となる品種対応治具17を備えることにより、ガス導入口13によって供給されるガスを半導体チップ19に誘導し、半導体チップ19の周囲のプラズマ密度を安定的に高くすることができる。これにより、半導体チップ19を集中的にプラズマ処理することができ、プラズマ処理を短時間で効率よく行うことができる。
The
また、品種対応治具17を備えることにより、ガス導入口13によって供給されるガスを半導体チップ19に誘導することができ、半導体チップ19の周囲のガス交換を容易にする。したがって、使用するガスを切り替えて複数種類のガスを用いたプラズマ洗浄を短時間で効率よく行うことができる。
Further, by providing the product
本実施形態では、ガス流路となる溝101に半導体チップ19を収容することができる。これにより、プラズマを発生させるためのガスを集中的に半導体チップ19の周囲に流すことができる。したがって、半導体チップ19の周囲のプラズマ密度を安定して高くすることができ、半導体チップ19を集中的に洗浄することができる。
In this embodiment, the
基板21上に備えられた半導体チップ19は下部電極23上に配置される。また、品種対応治具17は、半導体チップ19から張り出した基板21上に設けられることにより、半導体チップ19と、半導体チップ19と基板21との接合部のみが品種対応治具17に収容されることとなる。したがって、発生した荷電したプラズマは、下部電極23に誘引されて半導体チップ19と基板21との接合部に付着する。たとえば、アルゴンガスを使用した場合、下部電極23が負に荷電することにより、陽イオンのアルゴンイオンが下部電極23に誘引される。これにより、半導体チップ19と基板21との接合部を効率よく洗浄させることができる。
The
従来の液体によるフラックス洗浄を行った場合、乾燥工程が必要となる。したがって、装置も大型化し、洗浄時間もかかる上、工程数が増えて、コストアップに繋がるという問題があった。また、液体洗浄をプラズマ処理に置き換えるとすると、従来のプラズマ処理装置では、ガスの流れが半導体チップを狙ったものではないため、時間がかかり、同じくコストアップに繋がっていた。 When performing flux cleaning with a conventional liquid, a drying step is required. Therefore, there is a problem that the apparatus is increased in size, takes a long cleaning time, increases the number of processes, and leads to an increase in cost. Further, if the liquid cleaning is replaced with plasma processing, in the conventional plasma processing apparatus, since the gas flow is not aimed at the semiconductor chip, it takes time and also leads to an increase in cost.
一方、本実施形態のプラズマ洗浄装置1を使用することにより、半導体チップ19と基板21との接合部を集中的に洗浄させることができる。したがって、半導体チップ19と基板21との接合部に付着するフラックス等の不純物を集中的に洗浄することができるため、従来の液体フラックス洗浄をプラズマ洗浄に置き換えることができる。したがって、液体フラックス洗浄で必要とされた乾燥工程を省略することができ、フラックス洗浄工程を簡略化することができる。
On the other hand, by using the
また、従来のプラズマ処理を用いてフラックス洗浄を行う場合、アンダーフィル樹脂の濡れ性を良くするための酸素プラズマ処理を行うためには、フラックス洗浄用のガスを酸素ガスに切り替えてプラズマ処理を行うことが必要となる。従来のプラズマ処理装置では、ガスの流れが半導体チップを狙ったものではないため、ガスの切り替えにさらに時間を要するという問題がある。 In addition, when flux cleaning is performed using conventional plasma processing, in order to perform oxygen plasma processing for improving the wettability of the underfill resin, plasma processing is performed by switching the flux cleaning gas to oxygen gas. It will be necessary. In the conventional plasma processing apparatus, since the gas flow is not aimed at the semiconductor chip, there is a problem that it takes more time to switch the gas.
一方、本実施形態のプラズマ洗浄装置1によれば、品種対応治具17を用いることにより、半導体チップ19をガスの流路に収容することができる。したがって、半導体チップ19周囲のガス交換が容易であるため、プラズマ洗浄中に導入するガスの種類を切り替えて、異なる種類のプラズマ洗浄を迅速に行うことができる。これにより、フラックス等の不純物を除去するためのプラズマ洗浄と基板表面のアンダーフィル樹脂濡れ性を改善するための酸素プラズマ処理とを1つの装置で行うことできる。したがって、短時間で効率的にフラックスの洗浄とアンダーフィル樹脂の濡れ性改善を実現することができる。
On the other hand, according to the
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
本実施形態では、遮蔽部材として、溝が形成されたブロックを例示したが、素子の上部空間を遮蔽するものであれば、遮蔽部材の形状及び材質はこれに限定されるものではない。素子の上部空間のうち、ガス供給口側の上部空間を遮蔽することにより、素子に向かって集中的にガスを誘導させることができる。また、上部空間の全体を塞ぐことにより、さらに効果的にガスを素子に誘導させることができる。
As mentioned above, although embodiment of this invention was described with reference to drawings, these are the illustrations of this invention, Various structures other than the above are also employable.
In the present embodiment, the block in which the groove is formed is illustrated as the shielding member, but the shape and material of the shielding member are not limited to this as long as the upper space of the element is shielded. By shielding the upper space on the gas supply port side in the upper space of the element, gas can be intensively induced toward the element. Further, by closing the entire upper space, the gas can be more effectively guided to the element.
また、基板上に、複数の半導体チップが実装されたマルチチップの半導体装置にも本発明を適用することができる。この場合、溝が複数備えられた遮蔽部材を用いる。 The present invention can also be applied to a multi-chip semiconductor device in which a plurality of semiconductor chips are mounted on a substrate. In this case, a shielding member provided with a plurality of grooves is used.
図4は、本発明に用いられる遮蔽部材の変形例を示す模式図である。この遮蔽部材は、図1の品種対応治具17と置き換えて用いることができる。図4(a)は、図1と同一方向から見た遮蔽部材を示す図である。また、図4(b)は、遮蔽部材の底面図である。また、図4(c)は、図1において、ガス導入口13から見た遮蔽部材の図である。この変形例では、基板21上に2つの半導体チップ19が実装されている。遮蔽部材には、2つの溝101が設けられている。
FIG. 4 is a schematic view showing a modification of the shielding member used in the present invention. This shielding member can be used in place of the
従来、マルチチップのような複雑なパッケージの場合には、複雑な形状をした部分を治具の複数箇所に作製する必要があり、遮蔽部材のコストアップに繋がっていた。本発明の治具を用いれば、半導体チップ及び実装部品の部分だけ逃げるような形状とすればよい。このように、遮蔽部材を適宜設計することで、マルチチップ等さまざまなタイプの半導体装置にも本発明を適用することができる。
なお、本発明は、以下の構成を適用することも可能である。
(1)
プラズマ処理室と、
前記プラズマ処理室にガスを供給するガス供給口と、
前記プラズマ処理室からガスを排出するガス排出口と、
前記プラズマ処理室の内部に配置され、素子を載置する載置部と、
前記載置部の上部に配置され、前記ガス供給口から供給されたガスに対し前記素子の上部空間を遮蔽するとともに、前記ガス供給口によって供給される前記ガスを前記素子に誘導する遮蔽部材と、
を備えるプラズマ処理装置。
(2)
前記遮蔽部材は、前記素子の直上の空間全体を塞ぐことを特徴とする(1)記載のプラズマ処理装置。
(3)
前記遮蔽部材は、ガス流路となる溝部が形成されたブロックであって、前記溝部を下向きにして前記載置部に載置され、
前記溝部は前記素子を収容し、前記溝部にガスが導入されることを特徴とする(2)記載のプラズマ処理装置。
(4)
前記載置部は前記プラズマ処理室にプラズマ空間を生成する電極を備え、
前記電極上に前記素子が載置されることを特徴とする(1)乃至(3)いずれか記載のプラズマ処理装置。
(5)
前記遮蔽部材は複数の遮蔽部材からなり、任意の遮蔽部材が着脱自在に取り付けられていることを特徴とする(3)又は(4)記載のプラズマ処理装置。
(6)
前記ガス供給口は、不活性ガス、還元性ガス及び酸化性ガスのいずれかを切り替えて供給することを特徴とする(1)乃至(5)いずれか記載のプラズマ処理装置。
(7)
前記ガス供給口が供給するガスは、アルゴン、水素又は酸素のいずれかであることを特徴とする(6)に記載のプラズマ処理装置。
(8)
前記素子は、半田ボールを介して基板上に備えられた半導体チップであって、
前記基板と前記半導体チップとの接合部に対して前記ガスを誘導させることを特徴とする(1)乃至(7)いずれか記載のプラズマ処理装置。
(9)
前記素子は、半田ボールを介して基板上に備えられた半導体チップであって、
前記ブロックの下面が前記半導体チップに対して張り出された前記基板と当接又は近接し、
前記溝部の内部に前記半導体チップが収容されるように構成されていることを特徴とする(3)記載のプラズマ処理装置。
(10)
(1)乃至(9)いずれか記載のプラズマ処理装置を用いた素子を備える半導体装置の製造方法であって、
前記載置部に前記素子を載置し、前記プラズマ処理室にガスを導入して前記素子をプラズマ処理することを特徴とする半導体装置の製造方法。
(11)
前記素子は、フラックスを用いて基板と半田接合された半導体チップであって、
不活性ガス又は還元性ガスを用いて前記半導体チップと前記基板との接合部をプラズマ処理する工程と、
酸化性ガスを用いて前記接合部をプラズマ処理する工程と、
を含み、
前記接合部に付着した前記フラックスを洗浄することを特徴とする(10)記載の半導体装置の製造方法。
Conventionally, in the case of a complicated package such as a multichip, it has been necessary to produce a part having a complicated shape at a plurality of locations on the jig, leading to an increase in the cost of the shielding member. If the jig of the present invention is used, the shape may be such that only the semiconductor chip and the mounted component escape. Thus, the present invention can be applied to various types of semiconductor devices such as a multichip by appropriately designing the shielding member.
The present invention can also apply the following configurations.
(1)
A plasma processing chamber;
A gas supply port for supplying gas to the plasma processing chamber;
A gas outlet for discharging gas from the plasma processing chamber;
A placement unit disposed inside the plasma processing chamber for placing the element;
A shielding member that is disposed above the mounting portion and shields the upper space of the element from the gas supplied from the gas supply port, and guides the gas supplied from the gas supply port to the element; ,
A plasma processing apparatus comprising:
(2)
The plasma processing apparatus according to (1), wherein the shielding member blocks the entire space immediately above the element.
(3)
The shielding member is a block in which a groove portion serving as a gas flow path is formed, and is placed on the mounting portion with the groove portion facing downward,
The plasma processing apparatus according to (2), wherein the groove portion accommodates the element, and a gas is introduced into the groove portion.
(4)
The mounting portion includes an electrode for generating a plasma space in the plasma processing chamber,
The plasma processing apparatus according to any one of (1) to (3), wherein the element is placed on the electrode.
(5)
The said shielding member consists of a several shielding member, Arbitrary shielding members are attached so that attachment or detachment is possible, The plasma processing apparatus as described in (3) or (4) characterized by the above-mentioned.
(6)
The plasma processing apparatus according to any one of (1) to (5), wherein the gas supply port switches and supplies any one of an inert gas, a reducing gas, and an oxidizing gas.
(7)
The plasma processing apparatus according to (6), wherein the gas supplied from the gas supply port is any one of argon, hydrogen, and oxygen.
(8)
The element is a semiconductor chip provided on a substrate via a solder ball,
The plasma processing apparatus according to any one of (1) to (7), wherein the gas is induced to a joint between the substrate and the semiconductor chip.
(9)
The element is a semiconductor chip provided on a substrate via a solder ball,
The lower surface of the block is in contact with or close to the substrate overhanging the semiconductor chip;
(3) The plasma processing apparatus according to (3), wherein the semiconductor chip is accommodated in the groove.
(10)
(1) It is a manufacturing method of a semiconductor device provided with the element using the plasma processing apparatus in any one of (9),
A method for manufacturing a semiconductor device, comprising: mounting the element on the mounting portion; and introducing a gas into the plasma processing chamber to plasma process the element.
(11)
The element is a semiconductor chip soldered to a substrate using a flux,
Plasma treatment of the junction between the semiconductor chip and the substrate using an inert gas or a reducing gas;
Plasma-treating the joint using an oxidizing gas;
Including
The method for manufacturing a semiconductor device according to (10), wherein the flux adhering to the joint is washed.
1 プラズマ洗浄装置
11 真空チャンバ
13 ガス導入口
15 ガス排出口
17 品種対応治具
19 半導体チップ
21 基板
23 下部電極
25 上部電極
31 アルゴンプラズマ雰囲気
33 酸素プラズマ雰囲気
35 アンダーフィル樹脂
81 治具
83 半導体チップ
85 基板
91 真空チャンバ
93 ガス導入口
95 ガス排出口
101 溝
103 ニゲ
DESCRIPTION OF
Claims (11)
前記プラズマ処理室にガスを供給するガス供給口と、
前記プラズマ処理室からガスを排出するガス排出口と、
前記プラズマ処理室の内部に配置され、素子を載置する載置部と、
前記載置部の上部に配置され、前記ガス供給口から供給されたガスに対し前記素子の上部空間を遮蔽するとともに、前記ガス供給口によって供給される前記ガスを前記素子に誘導する遮蔽部材と、
を備え、
前記遮蔽部材は、前記素子の直上の空間全体を塞ぎ、
前記遮蔽部材は、ガス流路となる溝部が形成されたブロックであって、前記溝部を下向きにして前記載置部に載置され、
前記溝部は前記素子を収容し、前記溝部にガスが導入されることを特徴とするプラズマ処理装置。 A plasma processing chamber;
A gas supply port for supplying gas to the plasma processing chamber;
A gas outlet for discharging gas from the plasma processing chamber;
A placement unit disposed inside the plasma processing chamber for placing the element;
A shielding member that is disposed above the mounting portion and shields the upper space of the element from the gas supplied from the gas supply port, and guides the gas supplied from the gas supply port to the element; ,
Equipped with a,
The shielding member closes the entire space directly above the element;
The shielding member is a block in which a groove portion serving as a gas flow path is formed, and is placed on the mounting portion with the groove portion facing downward,
The said groove part accommodates the said element, Gas is introduce | transduced into the said groove part, The plasma processing apparatus characterized by the above-mentioned .
前記プラズマ処理室にガスを供給するガス供給口と、 A gas supply port for supplying gas to the plasma processing chamber;
前記プラズマ処理室からガスを排出するガス排出口と、 A gas outlet for discharging gas from the plasma processing chamber;
前記プラズマ処理室の内部に配置され、素子を載置する載置部と、 A placement unit disposed inside the plasma processing chamber for placing the element;
前記載置部の上部に配置され、前記ガス供給口から供給されたガスに対し前記素子の上部空間を遮蔽するとともに、前記ガス供給口によって供給される前記ガスを前記素子に誘導する遮蔽部材と、 A shielding member that is disposed above the mounting portion and shields the upper space of the element from the gas supplied from the gas supply port, and guides the gas supplied from the gas supply port to the element; ,
を備え、With
前記載置部は前記プラズマ処理室にプラズマ空間を生成する電極を備え、 The mounting portion includes an electrode for generating a plasma space in the plasma processing chamber,
前記電極上に前記素子が載置され、 The element is mounted on the electrode;
前記遮蔽部材は複数の遮蔽部材からなり、任意の遮蔽部材が着脱自在に取り付けられていることを特徴とするプラズマ処理装置。 The said shielding member consists of a several shielding member, Arbitrary shielding members are attached detachably, The plasma processing apparatus characterized by the above-mentioned.
前記電極上に前記素子が載置されることを特徴とする請求項1記載のプラズマ処理装置。 The mounting portion includes an electrode for generating a plasma space in the plasma processing chamber,
The plasma processing apparatus according to claim 1, wherein said element that is placed on the electrode.
前記基板と前記半導体チップとの接合部に対して前記ガスを誘導させることを特徴とする請求項1乃至7いずれか記載のプラズマ処理装置。 The element is a semiconductor chip provided on a substrate via a solder ball,
The plasma processing apparatus according to claim 1, wherein the gas is induced to a joint portion between the substrate and the semiconductor chip.
前記ブロックの下面が前記半導体チップに対して張り出された前記基板と当接又は近接し、
前記溝部の内部に前記半導体チップが収容されるように構成されていることを特徴とする請求項1記載のプラズマ処理装置。 The element is a semiconductor chip provided on a substrate via a solder ball,
The lower surface of the block is in contact with or close to the substrate overhanging the semiconductor chip;
The plasma processing apparatus according to claim 1, characterized in that it is configured such that the semiconductor chip is accommodated inside the groove.
前記載置部に前記素子を載置し、前記プラズマ処理室にガスを導入して前記素子をプラズマ処理することを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device comprising an element using the plasma processing apparatus according to claim 1,
A method for manufacturing a semiconductor device, comprising: mounting the element on the mounting portion; and introducing a gas into the plasma processing chamber to plasma process the element.
不活性ガス又は還元性ガスを用いて前記半導体チップと前記基板との接合部をプラズマ処理する工程と、
酸化性ガスを用いて前記接合部をプラズマ処理する工程と、
を含み、
前記接合部に付着した前記フラックスを洗浄することを特徴とする請求項10記載の半導体装置の製造方法。 The element is a semiconductor chip soldered to a substrate using a flux,
Plasma treatment of the junction between the semiconductor chip and the substrate using an inert gas or a reducing gas;
Plasma-treating the joint using an oxidizing gas;
Including
The method of manufacturing a semiconductor device according to claim 10, wherein the flux adhering to the joint is washed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007198072A JP5065792B2 (en) | 2007-07-30 | 2007-07-30 | Plasma processing apparatus and semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007198072A JP5065792B2 (en) | 2007-07-30 | 2007-07-30 | Plasma processing apparatus and semiconductor device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009033063A JP2009033063A (en) | 2009-02-12 |
JP5065792B2 true JP5065792B2 (en) | 2012-11-07 |
Family
ID=40403212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007198072A Expired - Fee Related JP5065792B2 (en) | 2007-07-30 | 2007-07-30 | Plasma processing apparatus and semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5065792B2 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3189828B2 (en) * | 1995-11-24 | 2001-07-16 | 松下電器産業株式会社 | Circuit module manufacturing method |
-
2007
- 2007-07-30 JP JP2007198072A patent/JP5065792B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009033063A (en) | 2009-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI385739B (en) | Bonding device and joining method | |
JP3147137B2 (en) | Surface treatment method and device, semiconductor device manufacturing method and device, and liquid crystal display manufacturing method | |
JP3312377B2 (en) | Method and apparatus for joining with brazing material | |
JP4697066B2 (en) | Electrode bonding method and component mounting apparatus | |
JP2003103361A (en) | Surface modification apparatus and surface modification method | |
JP2013093370A (en) | Die bonder device and die bonding method | |
US20150072473A1 (en) | Die attachment apparatus and method utilizing activated forming gas | |
JP4950201B2 (en) | Mobile mold cleaning apparatus and mold cleaning method | |
JP5065792B2 (en) | Plasma processing apparatus and semiconductor device manufacturing method | |
KR20180113562A (en) | Plasma processing apparatus and method | |
TWI575600B (en) | Substrate treating apparatus and substrate treating method | |
US20020034840A1 (en) | Plasma-processing apparatus, plasma-processing method, plasma-processed board, chip mounting method, and chip mounted assembly | |
KR20060079352A (en) | Particle removal device and removal method of semiconductor process chamber | |
US7842223B2 (en) | Plasma process for removing excess molding material from a substrate | |
WO2001041963A9 (en) | Systems and methods for application of atmospheric plasma surface treatment to various electronic component packaging and assembly methods | |
JP2022042905A (en) | Manufacturing method of semiconductor device | |
JP2010118604A (en) | Method for manufacturing semiconductor device | |
WO2014030224A1 (en) | Plasma treatment device and plasma treatment method | |
KR102180673B1 (en) | Substrate plating device for ultrasonic wave rotation type and the method of substrate plating using thereof | |
KR100761901B1 (en) | Multi-layer circuit board manufacturing method and apparatus | |
KR100635709B1 (en) | Semiconductor manufacturing equipment | |
JPH0621005A (en) | Dry etching method | |
KR20240038857A (en) | Plasma generatiion module, operation method thereof, and plasma processing apparatus including the same | |
JP2000156456A (en) | Manufacture of circuit module | |
JPH09148344A (en) | Pretreating method before die bonding, die bonding and circuit board for die bonding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120810 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |