JP5062184B2

JP5062184B2 - Power circuit equipment

Info

Publication number: JP5062184B2
Application number: JP2009003352A
Authority: JP
Inventors: 剛志藤野; 真一野田
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2009-01-09
Filing date: 2009-01-09
Publication date: 2012-10-31
Anticipated expiration: 2029-01-09
Also published as: JP2010160720A

Description

この発明は、基準電圧を発生する基準電圧発生回路を備える電源回路装置に関する。 The present invention relates to a power supply circuit device including a reference voltage generation circuit that generates a reference voltage.

従来、この種の電源回路装置として、基準電圧発生回路から発生する基準電圧と、抵抗により分圧された電圧とを差動増幅して所定電圧を出力するオペアンプを備えるものが知られている（例えば、特許文献１）。 2. Description of the Related Art Conventionally, as this type of power supply circuit device, one having an operational amplifier that differentially amplifies a reference voltage generated from a reference voltage generation circuit and a voltage divided by a resistor and outputs a predetermined voltage is known ( For example, Patent Document 1).

特開２００４−１４５７０３号公報（第２，３段落、図３）。JP 2004-145703 (second and third paragraphs, FIG. 3).

本願発明者らは、パワーオンリセット（以下、ＰＯＲと略す）信号を出力するコパレータを備えた電源回路装置を考えた。図２１は、その電源回路装置をブロックで示す説明図であり、図２２は、図２１に示す説明図の詳細図である。図２３は、図２２に示す電源回路装置の各部位で発生する電圧のタイミングチャートである。 The inventors of the present application have considered a power supply circuit device including a comparator that outputs a power-on reset (hereinafter abbreviated as POR) signal. FIG. 21 is an explanatory diagram showing the power supply circuit device as a block, and FIG. 22 is a detailed diagram of the explanatory diagram shown in FIG. FIG. 23 is a timing chart of voltages generated in the respective parts of the power supply circuit device shown in FIG.

図２１に示すように、この電源回路装置は、基準電圧発生回路としてのバンドギャップリファレンス（Band Gap Reference：以下、ＢＧＲと略す）回路１と、ＰＯＲ信号を生成するＰＯＲ信号生成回路２と、ＰＯＲの対象となる被リセット回路１０を駆動するための駆動電源を生成する駆動電源生成回路１１とを備える。被リセット回路１０は、例えば、ロジック回路である。 As shown in FIG. 21, this power supply circuit device includes a band gap reference (hereinafter referred to as BGR) circuit 1 as a reference voltage generation circuit, a POR signal generation circuit 2 that generates a POR signal, and a POR. And a drive power generation circuit 11 that generates a drive power for driving the reset target circuit 10 to be reset. The reset target circuit 10 is, for example, a logic circuit.

図２１に示す電源回路装置の詳細は、図２２に示す通りである。ＰＯＲ信号生成回路２は、コンパレータ２ａにより構成される。また、駆動電源生成回路１１は、オペアンプ４と、ＰＮＰトランジスタＴｒ５と、直列接続された分圧抵抗Ｒ１〜Ｒ３とから構成される。外部電源Ｖｃｃには、ＰＮＰトランジスタＴｒ１〜Ｔｒ５のエミッタがそれぞれ並列接続されている。トランジスタＴｒ１〜Ｔｒ４の各ベースは共通接続されている。トランジスタＴｒ１のコレクタには、定電流源５が接続されている。 Details of the power supply circuit device shown in FIG. 21 are as shown in FIG. The POR signal generation circuit 2 includes a comparator 2a. The drive power generation circuit 11 includes an operational amplifier 4, a PNP transistor Tr5, and voltage dividing resistors R1 to R3 connected in series. The external power source Vcc is connected in parallel with the emitters of the PNP transistors Tr1 to Tr5. The bases of the transistors Tr1 to Tr4 are commonly connected. A constant current source 5 is connected to the collector of the transistor Tr1.

トランジスタＴｒ２〜Ｔｒ５の各コレクタには、ＢＧＲ回路１、コンパレータ２ａ、オペアンプ４および分圧抵抗Ｒ１の一端がそれぞれ接続されている。ＢＧＲ回路１の出力ラインＬ１は、コンパレータ２ａおよびオペアンプ４の反転入力端子とそれぞれ接続されている。オペアンプ４の出力は、トランジスタＴｒ５のベースと接続されている。 One end of the BGR circuit 1, the comparator 2a, the operational amplifier 4 and the voltage dividing resistor R1 is connected to each collector of the transistors Tr2 to Tr5. The output line L1 of the BGR circuit 1 is connected to the comparator 2a and the inverting input terminal of the operational amplifier 4, respectively. The output of the operational amplifier 4 is connected to the base of the transistor Tr5.

分圧抵抗Ｒ１，Ｒ２の接続部位は、コンパレータ２ａの反転入力端子と接続されており、分圧抵抗Ｒ２，Ｒ３の接続部位は、オペアンプ４の非反転入力端子と接続されている。コンパレータ２ａの出力およびトランジスタＴｒ５のコレクタは、被リセット回路１０と接続されている。コンパレータ２ａは、ＢＧＲ回路１から発生する電圧と、分圧抵抗Ｒ１，Ｒ２間に発生する出力電圧Ｖａとを比較し、その差分を出力する。 The connection part of the voltage dividing resistors R1 and R2 is connected to the inverting input terminal of the comparator 2a, and the connection part of the voltage dividing resistors R2 and R3 is connected to the non-inverting input terminal of the operational amplifier 4. The output of the comparator 2a and the collector of the transistor Tr5 are connected to the reset target circuit 10. The comparator 2a compares the voltage generated from the BGR circuit 1 with the output voltage Va generated between the voltage dividing resistors R1 and R2, and outputs the difference.

外部電源Ｖｃｃが電源回路装置に供給されると、ＢＧＲ回路１の発生する電圧（ＢＧＲ電圧）およびコンパレータ２ａが出力するＰＯＲ信号の電圧が上昇し始める。つまり、コンパレータ２ａがハイアクティブのＰＯＲ信号を被リセット回路１０へ出力する（図２３の時間ｔ１）。一方、ＰＯＲ信号を入力した被リセット回路１０は、初期化などの処理を実行する。たとえば、被リセット回路１０がロジック回路である場合は、レジスタやラッチ回路などの初期化を行う。 When the external power supply Vcc is supplied to the power supply circuit device, the voltage generated by the BGR circuit 1 (BGR voltage) and the voltage of the POR signal output from the comparator 2a start to rise. That is, the comparator 2a outputs a high active POR signal to the reset target circuit 10 (time t1 in FIG. 23). On the other hand, the reset target circuit 10 to which the POR signal is input executes processing such as initialization. For example, when the reset target circuit 10 is a logic circuit, initialization of registers, latch circuits, and the like is performed.

また、ＢＧＲ回路１が発生する電圧が、オペアンプ４が動作を開始するための閾値電圧Ｖｔ１に達すると、オペアンプ４が起動し、出力電圧Ｖａが立ち上がる（時間ｔ２）。そして、オペアンプ４が出力する出力電流によってトランジスタＴｒ５がオンし、外部電源Ｖｃｃから供給される電流がトランジスタＴｒ５を介して抵抗Ｒ１〜Ｒ３に流れる。これにより、分圧抵抗Ｒ１，Ｒ２間に出力電圧Ｖａが、分圧抵抗Ｒ２，Ｒ３間に出力電圧Ｖｂがそれぞれ発生する。出力電圧Ｖａはコンパレータ２ａの反転入力端子に、出力電圧Ｖｂはオペアンプ４の非反転入力端子にそれぞれ与えられる。 When the voltage generated by the BGR circuit 1 reaches the threshold voltage Vt1 for starting the operation of the operational amplifier 4, the operational amplifier 4 is activated and the output voltage Va rises (time t2). Then, the transistor Tr5 is turned on by the output current output from the operational amplifier 4, and the current supplied from the external power supply Vcc flows through the resistors R1 to R3 via the transistor Tr5. As a result, an output voltage Va is generated between the voltage dividing resistors R1 and R2, and an output voltage Vb is generated between the voltage dividing resistors R2 and R3. The output voltage Va is applied to the inverting input terminal of the comparator 2a, and the output voltage Vb is applied to the non-inverting input terminal of the operational amplifier 4.

そして、外部電源Ｖｃｃが供給されると、コンパレータ２ａはハイアクティブのＰＯＲ信号を被リセット回路１０へ出力する。そして、出力電圧Ｖａが基準電圧Ｖｒｅｆを超え、閾値電圧Ｖｔ２に達すると、コンパレータ２ａは、出力しているハイアクティブのＰＯＲ信号を非アクティブのローレベルに切り替え、被リセット回路１０がＰＯＲ状態を解除する（時間ｔ４）。
そして、ＰＯＲ状態が解除されてから所定時間経過後に出力電圧Ｖａが電圧Ｖ３に到達し（時間ｔ５）、その後、電圧Ｖ３が維持される。 When the external power supply Vcc is supplied, the comparator 2 a outputs a high active POR signal to the reset target circuit 10. When the output voltage Va exceeds the reference voltage Vref and reaches the threshold voltage Vt2, the comparator 2a switches the high active POR signal being output to the inactive low level, and the reset target circuit 10 releases the POR state. (Time t4).
Then, the output voltage Va reaches the voltage V3 after a lapse of a predetermined time from the release of the POR state (time t5), and then the voltage V3 is maintained.

しかし、本願発明者らは、上記の電源回路装置を考察した結果、入力電圧が非常に速く立ち上がると、ＰＯＲ信号が出力されなかったり、あるいは、ＰＯＲ信号を非アクティブに切替えることができない可能性のあることが判った。 However, as a result of studying the above-described power supply circuit device, the inventors of the present application may not be able to output the POR signal or to switch the POR signal to inactive when the input voltage rises very quickly. It turns out that there is.

図２４は、入力電圧が非常に速く立ち上がったときの各電圧のタイミングチャートである。同図に示すように、入力電圧が急激に立ち上がると、ＢＧＲ回路１およびコンパレータ２ａの電圧上昇勾配よりも出力電圧Ｖａの上昇勾配が急になり、ＢＧＲ回路１およびコンパレータ２ａが安定動作領域に入る前に出力電圧Ｖａが定電圧Ｖ３に到達する。 FIG. 24 is a timing chart of each voltage when the input voltage rises very quickly. As shown in the figure, when the input voltage suddenly rises, the rising slope of the output voltage Va becomes steeper than that of the BGR circuit 1 and the comparator 2a, and the BGR circuit 1 and the comparator 2a enter the stable operation region. Before, the output voltage Va reaches the constant voltage V3.

つまり、上記のような現象が発生すると、コンパレータ２ａの比較対象電圧である電圧Ｖａが、ＢＧＲ回路１から発生する電圧よりも高くなるという不定領域が発生する。
このような不定領域が発生すると、コンパレータ２ａが本来検出すべき正しい電圧差を検出することができず、ハイアクティブのＰＯＲ信号を出力できないおそれがある。 That is, when the above phenomenon occurs, an indefinite region occurs in which the voltage Va, which is the comparison target voltage of the comparator 2a, becomes higher than the voltage generated from the BGR circuit 1.
When such an indefinite region occurs, the correct voltage difference that should be detected by the comparator 2a cannot be detected, and there is a possibility that a high-active POR signal cannot be output.

また、コンパレータ２ａがハイアクティブのＰＯＲ信号を出力できたとしても、出力電圧Ｖａが本来の閾値電圧Ｖｔ２に達する前に、コンパレータ２ａが検出する電圧差が本来の電圧差に達してしまう。このため、被リセット回路１０がＰＯＲ処理を完了していないときにＰＯＲ状態が解除されてしまい、被リセット回路１０が誤動作するおそれがある。 Even if the comparator 2a can output a high-active POR signal, the voltage difference detected by the comparator 2a reaches the original voltage difference before the output voltage Va reaches the original threshold voltage Vt2. For this reason, when the reset target circuit 10 has not completed the POR process, the POR state is released, and the reset target circuit 10 may malfunction.

また、本願発明者らは、外部電源Ｖｃｃの立ち上がりが非常に速いことに起因する問題が、センサ装置においても起こり得ると考えた。図２５は、センサ装置へ電源を供給する電源回路装置の構成をブロックで示す説明図である。このセンサ装置は、物理量を検出するセンサ本体１２と、このセンサ本体１２が出力するアナログのセンサ信号をデジタル信号に変換するＡ／Ｄ変換回路１３とを備える。センサ本体１２は、駆動電源生成回路１１から生成される駆動電源によって駆動する。 The inventors of the present application have also considered that a problem caused by the very rapid rise of the external power supply Vcc can also occur in the sensor device. FIG. 25 is an explanatory diagram showing in block form the configuration of a power supply circuit device that supplies power to the sensor device. This sensor device includes a sensor main body 12 that detects a physical quantity, and an A / D conversion circuit 13 that converts an analog sensor signal output from the sensor main body 12 into a digital signal. The sensor body 12 is driven by the drive power generated from the drive power generation circuit 11.

Ａ／Ｄ変換回路１３は、ＢＧＲ回路１から発生する基準電圧Ｖｒｅｆを入力し、駆動電源生成回路１１から生成される駆動電源によって駆動される。Ａ／Ｄ変換回路１３から出力されたデジタル信号は、マイコン１４に入力され、所定のコンピュータプログラムに従って処理される。 The A / D conversion circuit 13 receives the reference voltage Vref generated from the BGR circuit 1 and is driven by the drive power generated from the drive power generation circuit 11. The digital signal output from the A / D conversion circuit 13 is input to the microcomputer 14 and processed according to a predetermined computer program.

しかし、外部電源Ｖｃｃが急激に立ち上がり、ＢＧＲ回路１が安定動作領域に入る前に駆動電源生成回路１１が駆動電源をセンサ本体１２に供給すると、Ａ／Ｄ変換回路１３が不定状態のときに、センサ本体１２が出力したセンサ信号がＡ／Ｄ変換回路１３に入力されるため、Ａ／Ｄ変換回路１３が誤動作してしまう。 However, when the external power supply Vcc suddenly rises and the drive power generation circuit 11 supplies the drive power to the sensor body 12 before the BGR circuit 1 enters the stable operation region, the A / D conversion circuit 13 is in an indefinite state. Since the sensor signal output from the sensor body 12 is input to the A / D conversion circuit 13, the A / D conversion circuit 13 malfunctions.

そこでこの発明は、ＢＧＲ回路が安定動作領域に入るよりも前に駆動電源生成回路が立ち上がることによって起こり得る諸問題を解決することのできる電源回路装置を実現することにある。 Therefore, the present invention is to realize a power supply circuit device that can solve various problems that may occur when the drive power supply generation circuit rises before the BGR circuit enters the stable operation region.

この発明は、上記目的を達成するため、請求項１に記載の発明では、外部から供給される外部電源（Ｖｃｃ）に基づいて基準電圧（Ｖｒｅｆ）を発生する基準電圧発生回路（１）と、前記基準電圧発生回路が安定動作領域に入ったことを検出する起動検出回路（３）と、前記外部電源と、前記基準電圧発生回路から発生する前記基準電圧とに基づいて、他の回路（１０）を駆動するための駆動電源（Ｖｏｕｔ）を生成する駆動電源生成回路（１１）と、前記駆動電源生成回路の生成する前記駆動電源の電圧が前記基準電圧を超えて閾値電圧（Ｖｔ２）に達したときに前記他の回路へ制御信号を出力する制御信号出力回路（２）と、前記起動検出回路が前記基準電圧発生回路が前記安定動作領域に入ったことを検出したことを条件に、前記制御信号出力回路が前記閾値電圧を検出可能な状態になったタイミングよりも遅れて、前記駆動電源の電圧が前記閾値電圧に達するように前記駆動電源生成回路の動作開始タイミングを制御する制御回路（ＳＷ１〜ＳＷ５）と、を備えるという技術的手段を用いる。 In order to achieve the above object, according to the present invention, a reference voltage generating circuit (1) for generating a reference voltage (Vref) based on an external power source (Vcc) supplied from the outside is provided. Based on the start detection circuit (3) for detecting that the reference voltage generation circuit has entered the stable operation region, the external power supply, and the reference voltage generated from the reference voltage generation circuit, another circuit (10 And a drive power generation circuit (11) that generates a drive power supply (Vout) for driving the drive power supply, and a voltage of the drive power supply generated by the drive power generation circuit exceeds the reference voltage and reaches a threshold voltage (Vt2) A control signal output circuit (2) for outputting a control signal to the other circuit when the start detection circuit detects that the reference voltage generation circuit has entered the stable operation region; and control A control circuit (SW1) that controls the operation start timing of the drive power generation circuit so that the voltage of the drive power supply reaches the threshold voltage later than the timing at which the signal output circuit can detect the threshold voltage. To SW5) are used.

請求項２に記載の発明では、信号を出力する第１の回路（１２）と、前記第１の回路から出力された前記信号に対して所定の処理を行って出力する第２の回路（１３）とに接続された電源回路装置において、外部から供給される外部電源（Ｖｃｃ）に基づいて基準電圧（Ｖｒｅｆ）を発生する基準電圧発生回路（１）と、前記基準電圧発生回路が安定動作領域に入ったことを検出する起動検出回路（３）と、前記第１の回路（１２）を駆動するための駆動電源を、前記外部電源と、前記基準電圧発生回路から発生する前記基準電圧とに基づいて生成する駆動電源生成回路（１１）と、前記起動検出回路が前記基準電圧発生回路が前記安定動作領域に入ったことを検出したことを条件にして動作を開始するように前記駆動電源生成回路の動作開始タイミングを制御する制御回路（ＳＷ１〜ＳＷ５）と、を備えるという技術的手段を用いる。 In the second aspect of the present invention, the first circuit (12) that outputs a signal and the second circuit (13) that performs a predetermined process on the signal output from the first circuit and outputs the processed signal. And a reference voltage generation circuit (1) for generating a reference voltage (Vref) based on an external power supply (Vcc) supplied from the outside, and the reference voltage generation circuit is in a stable operation region. The start detection circuit (3) for detecting that it has entered, and the drive power supply for driving the first circuit (12) to the external power supply and the reference voltage generated from the reference voltage generation circuit A drive power supply generation circuit (11) generated based on the start-up detection circuit, and the start-up detection circuit generating the drive power supply so as to start operation on condition that the reference voltage generation circuit has entered the stable operation region. Open circuit operation A control circuit for controlling the timing (SW1 to SW5), using a technical means that comprises a.

請求項３に記載の発明では、信号を出力する第１の回路（１２）と、前記第１の回路から出力された前記信号に対して所定の処理を行って出力する第２の回路（１３）とに接続された電源回路装置において、外部から供給される外部電源（Ｖｃｃ）に基づいて基準電圧（Ｖｒｅｆ）を発生する基準電圧発生回路（１）と、前記基準電圧発生回路が安定動作領域に入ったことを検出する起動検出回路（３）と、前記第１の回路（１２）を駆動するための駆動電源を、前記外部電源と、前記基準電圧発生回路から発生する前記基準電圧とに基づいて生成する駆動電源生成回路（１１）と、前記起動検出回路が前記基準電圧発生回路が前記安定動作領域に入ったことを検出するまで、前記第２の回路の出力を固定する制御回路と、を備えるという技術的手段を用いる。 In the third aspect of the present invention, a first circuit (12) for outputting a signal and a second circuit (13) for performing predetermined processing on the signal output from the first circuit and outputting the signal. And a reference voltage generation circuit (1) for generating a reference voltage (Vref) based on an external power supply (Vcc) supplied from the outside, and the reference voltage generation circuit is in a stable operation region. The start detection circuit (3) for detecting that it has entered, and the drive power supply for driving the first circuit (12) to the external power supply and the reference voltage generated from the reference voltage generation circuit A drive power generation circuit (11) generated based on the control circuit, and a control circuit for fixing the output of the second circuit until the start detection circuit detects that the reference voltage generation circuit has entered the stable operation region; The technique of preparing Use of the means.

請求項４に記載の発明では、請求項１に記載の電源回路装置において、前記制御信号出力回路（２）は、前記外部電源が供給されたときにアクティブ状態のパワーオンリセット（ＰＯＲ）信号を前記他の回路（１０）へ出力し、かつ、前記駆動電源生成回路（１１）の生成する前記駆動電源の電圧（Ｖｏｕｔ）が前記基準電圧（Ｖｒｅｆ）を超えて前記閾値電圧（Ｖｔ２）に達したときに前記パワーオンリセット信号を非アクティブ状態に変化させるように構成されてなるという技術的手段を用いる。 According to a fourth aspect of the present invention, in the power supply circuit device according to the first aspect, the control signal output circuit (2) outputs a power-on reset (POR) signal in an active state when the external power is supplied. The voltage (Vout) of the drive power output to the other circuit (10) and generated by the drive power generation circuit (11) exceeds the reference voltage (Vref) and reaches the threshold voltage (Vt2). In this case, a technical means is used that is configured to change the power-on reset signal to an inactive state.

請求項５に記載の発明では、請求項１、請求項２および請求項４のいずれか１つに記載の電源回路装置において、前記制御回路は、前記駆動電源生成回路（１１）の動作を開始および停止させる半導体素子からなるスイッチング回路（ＳＷ１〜ＳＷ５）を備えるという技術的手段を用いる。 According to a fifth aspect of the present invention, in the power supply circuit device according to any one of the first, second, and fourth aspects, the control circuit starts an operation of the drive power generation circuit (11). And the technical means of providing the switching circuit (SW1-SW5) which consists of a semiconductor element to stop is used.

請求項６に記載の発明では、請求項５に記載の電源回路装置において、前記スイッチング回路（ＳＷ２）は、前記基準電圧（Ｖｒｅｆ）の前記駆動電源生成回路（１１）への供給を開始および停止させるものであるという技術的手段を用いる。 According to a sixth aspect of the present invention, in the power supply circuit device according to the fifth aspect, the switching circuit (SW2) starts and stops the supply of the reference voltage (Vref) to the drive power generation circuit (11). Use technical means that

請求項７に記載の発明では、請求項５に記載の電源回路装置において、前記スイッチング回路（ＳＷ１）は、前記外部電源の前記駆動電源生成回路への供給を開始および停止させるものであるという技術的手段を用いる。 According to a seventh aspect of the present invention, in the power supply circuit device according to the fifth aspect, the switching circuit (SW1) starts and stops the supply of the external power source to the drive power generation circuit. Use appropriate means.

請求項８に記載の発明では、請求項５に記載の電源回路装置において、前記スイッチング回路（ＳＷ３〜ＳＷ５）は、前記駆動電源生成回路（１１）における前記駆動電源の生成を開始および停止させるものであるという技術的手段を用いる。 According to an eighth aspect of the present invention, in the power supply circuit device according to the fifth aspect, the switching circuit (SW3 to SW5) starts and stops the generation of the drive power in the drive power generation circuit (11). Use technical means that

なお、上記各括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 In addition, the code | symbol in each said parenthesis shows the correspondence with the specific means as described in embodiment mentioned later.

（請求項１に係る発明の効果）
基準電圧発生回路が安定動作領域に入ったことを条件に、制御信号出力回路が閾値電圧を検出可能な状態になったタイミングよりも遅れて、駆動電源の電圧が閾値電圧に達するように駆動電源生成回路の動作開始タイミングを制御することができるため、前述した不定領域が発生しない。
したがって、制御信号出力回路は、駆動電源の電圧が閾値電圧に達したときに制御信号を確実に他の回路へ出力することができる。 (Effect of the invention according to claim 1)
Drive power supply so that the voltage of the drive power supply reaches the threshold voltage after the timing when the control signal output circuit becomes capable of detecting the threshold voltage on condition that the reference voltage generation circuit has entered the stable operation region Since the operation start timing of the generation circuit can be controlled, the above-described indefinite region does not occur.
Therefore, the control signal output circuit can reliably output the control signal to another circuit when the voltage of the drive power supply reaches the threshold voltage.

特に、請求項４に係る発明によれば、制御信号出力回路は、外部電源が供給されたときにアクティブ状態のパワーオンリセット信号を確実に他の回路へ出力することができる。
また、制御信号出力回路が、他の回路へ出力しているアクティブ状態のパワーオンリセット信号を非アクティブ状態に変化させるタイミングが遅れるおそれがない。 In particular, according to the fourth aspect of the present invention, the control signal output circuit can reliably output the power-on reset signal in the active state to another circuit when external power is supplied.
Further, there is no possibility that the timing at which the control signal output circuit changes the power-on reset signal in the active state output to other circuits to the inactive state is delayed.

（請求項２に係る発明の効果）
基準電圧発生回路が安定動作領域に入ってから駆動電源生成回路の動作を開始させ、第１の回路を駆動することができるため、第２の回路が不定状態のときに第１の回路が駆動されてしまい、第２の回路へ信号を出力するおそれがない。
したがって、第２の回路が誤動作するおそれがない。 (Effect of the invention according to claim 2)
Since the operation of the drive power generation circuit can be started after the reference voltage generation circuit enters the stable operation region and the first circuit can be driven, the first circuit is driven when the second circuit is in an indefinite state. Therefore, there is no possibility of outputting a signal to the second circuit.
Therefore, there is no possibility that the second circuit malfunctions.

（請求項３に係る発明の効果）
第２の回路の出力を、基準電圧発生回路が安定動作領域に入るまで固定することができるため、第２の回路が不定状態のときに第１の回路が駆動されてしまい、第２の回路の出力が不安定になるおそれがない。 (Effect of the invention according to claim 3)
Since the output of the second circuit can be fixed until the reference voltage generation circuit enters the stable operation region, the first circuit is driven when the second circuit is in an indefinite state, and the second circuit There is no possibility that the output will become unstable.

（請求項５に係る発明の効果）
半導体素子からなるスイッチング回路によって駆動電源生成回路の動作を開始および停止させることができるため、駆動電源生成回路の動作の開始および停止を高精度かつ高速で行うことができる。 (Effect of the invention according to claim 5)
Since the operation of the drive power generation circuit can be started and stopped by the switching circuit formed of a semiconductor element, the operation of the drive power generation circuit can be started and stopped with high accuracy and high speed.

（請求項６に係る発明の効果）
基準電圧が駆動電源生成回路に供給されないようにすることにより、駆動電源生成回路の動作開始タイミングを制御することができる。 (Effect of the invention according to claim 6)
By preventing the reference voltage from being supplied to the drive power generation circuit, the operation start timing of the drive power generation circuit can be controlled.

（請求項７に係る発明の効果）
外部電源が駆動電源生成回路に供給されないようにすることにより、駆動電源生成回路の動作開始タイミングを制御することができる。 (Effect of the invention according to claim 7)
By preventing external power from being supplied to the drive power generation circuit, the operation start timing of the drive power generation circuit can be controlled.

（請求項８に係る発明の効果）
駆動電源生成回路が駆動電源を生成しないようにすることにより、駆動電源生成回路が駆動電源の生成を開始するタイミングを制御することができる。 (Effect of the invention according to claim 8)
By preventing the drive power generation circuit from generating the drive power, the timing at which the drive power generation circuit starts generating the drive power can be controlled.

第１実施形態に係る電源回路装置の構成をブロックで示す説明図である。It is explanatory drawing which shows the structure of the power supply circuit device which concerns on 1st Embodiment with a block. 図１に示す説明図の詳細図である。It is detail drawing of explanatory drawing shown in FIG. 電源回路装置の各部位に発生する電圧のタイミングチャートである。It is a timing chart of the voltage which generate | occur | produces in each site | part of a power circuit device. 第１実施形態の第１変更例を示す回路図である。It is a circuit diagram which shows the 1st modification of 1st Embodiment. 第１実施形態の第２変更例を示す回路図である。It is a circuit diagram which shows the 2nd modification of 1st Embodiment. 第２実施形態に係る電源回路装置の回路図である。It is a circuit diagram of the power circuit device concerning a 2nd embodiment. スイッチ回路ＳＷ１の具体例を示す回路図である。It is a circuit diagram which shows the specific example of switch circuit SW1. 第３実施形態に係る電源回路装置の回路図である。It is a circuit diagram of the power circuit device concerning a 3rd embodiment. 図８に示す電源回路装置の詳細図である。FIG. 9 is a detailed view of the power supply circuit device shown in FIG. 8. 第３実施形態の第１変更例を示す回路図である。It is a circuit diagram which shows the 1st modification of 3rd Embodiment. 第３実施形態の第２変更例を示す回路図である。It is a circuit diagram which shows the 2nd modification of 3rd Embodiment. 第４実施形態に係る電源回路装置の回路図である。It is a circuit diagram of the power circuit device concerning a 4th embodiment. 第５実施形態に係る電源回路装置の回路図である。It is a circuit diagram of the power circuit device concerning a 5th embodiment. スイッチ回路ＳＷ４の具体例を示す回路図である。It is a circuit diagram which shows the specific example of switch circuit SW4. 図１４の変更例を示す回路図である。It is a circuit diagram which shows the example of a change of FIG. 第６実施形態に係る電源回路装置の回路図である。It is a circuit diagram of the power circuit device concerning a 6th embodiment. スイッチ回路ＳＷ４の具体例を示す回路図である。It is a circuit diagram which shows the specific example of switch circuit SW4. 第７実施形態に係る電源回路装置の回路図である。It is a circuit diagram of the power circuit device concerning a 7th embodiment. 第８実施形態に係る電源回路装置の回路図である。It is a circuit diagram of the power circuit device concerning an 8th embodiment. 第９実施形態に係る電源回路装置の回路図である。It is a circuit diagram of the power circuit device concerning a 9th embodiment. 従来の電源回路装置をブロックで示す説明図である。It is explanatory drawing which shows the conventional power circuit device in a block. 図２１に示す説明図の詳細図である。It is detail drawing of explanatory drawing shown in FIG. 図２２に示す電源回路装置の各部位で発生する電圧のタイミングチャートである。It is a timing chart of the voltage which generate | occur | produces in each site | part of the power circuit device shown in FIG. 入力電圧が非常に速く立ち上がったときの各電圧のタイミングチャートである。It is a timing chart of each voltage when an input voltage rises very quickly. センサ装置へ電源を供給する電源回路装置の構成をブロックで示す説明図である。It is explanatory drawing which shows the structure of the power circuit device which supplies a power supply to a sensor apparatus with a block. 第４実施形態の変更例を示す回路図である。It is a circuit diagram which shows the example of a change of 4th Embodiment.

〈第１実施形態〉
この発明に係る第１実施形態について図を参照して説明する。図１は、この実施形態に係る電源回路装置の構成をブロックで示す説明図である。図２は、図１に示す説明図の詳細図である。なお、図２１および図２２に示した従来の電源回路装置と同じ構成については同じ符号を使用して詳細な説明を省略する。 <First Embodiment>
A first embodiment according to the present invention will be described with reference to the drawings. FIG. 1 is an explanatory diagram showing in block form the configuration of the power supply circuit device according to this embodiment. FIG. 2 is a detailed view of the explanatory diagram shown in FIG. The same components as those of the conventional power supply circuit device shown in FIGS. 21 and 22 are denoted by the same reference numerals, and detailed description thereof is omitted.

この実施形態に係る電源回路装置は、ＢＧＲ回路１が安定動作領域に入ったことを検出するＢＧＲ起動検出回路３を備える。この実施形態では、ＢＧＲ起動検出回路３は、ＢＧＲ回路１が発生する電圧が基準電圧Ｖｒｅｆの約９０％に上昇したことを検出する。ＢＧＲ起動検出回路３は、駆動電源生成回路１１と電気的に接続されている。 The power supply circuit device according to this embodiment includes a BGR activation detection circuit 3 that detects that the BGR circuit 1 has entered a stable operation region. In this embodiment, the BGR activation detection circuit 3 detects that the voltage generated by the BGR circuit 1 has increased to about 90% of the reference voltage Vref. The BGR activation detection circuit 3 is electrically connected to the drive power generation circuit 11.

図２に示すように、ＢＧＲ起動検出回路３は、分圧抵抗Ｒ５，Ｒ６およびＮＭＯＳトランジスタＭ１から構成される。分圧抵抗Ｒ５の一端は、ＢＧＲ回路１の出力と、駆動電源生成回路１１を構成するオペアンプ４の反転入力端子とを電気的に接続する出力ラインＬ１と電気的に接続されている。 As shown in FIG. 2, the BGR activation detection circuit 3 includes voltage dividing resistors R5 and R6 and an NMOS transistor M1. One end of the voltage dividing resistor R5 is electrically connected to an output line L1 that electrically connects the output of the BGR circuit 1 and the inverting input terminal of the operational amplifier 4 constituting the drive power generation circuit 11.

分圧抵抗Ｒ５の他端は、分圧抵抗Ｒ６の一端と電気的に接続されており、分圧抵抗Ｒ６の他端は、ＮＭＯＳトランジスタＭ１のソースと電気的に接続されている。分圧抵抗Ｒ５，Ｒ６間には、ＮＭＯＳトランジスタＭ１のゲートが接続されており、分圧抵抗Ｒ５，Ｒ６により分圧された電圧がＮＭＯＳトランジスタＭ１のゲートに印加されるようになっている。また、ＮＭＯＳトランジスタＭ１のドレインは、オペアンプ４のグランドラインＧ１と電気的に接続されている。 The other end of the voltage dividing resistor R5 is electrically connected to one end of the voltage dividing resistor R6, and the other end of the voltage dividing resistor R6 is electrically connected to the source of the NMOS transistor M1. The gate of the NMOS transistor M1 is connected between the voltage dividing resistors R5 and R6, and the voltage divided by the voltage dividing resistors R5 and R6 is applied to the gate of the NMOS transistor M1. The drain of the NMOS transistor M1 is electrically connected to the ground line G1 of the operational amplifier 4.

分圧抵抗Ｒ５，Ｒ６の各抵抗値は、ＢＧＲ回路１が安定動作領域に入ったときにＮＭＯＳトランジスタＭ１がオンする大きさに設定されている。この実施形態では、分圧抵抗Ｒ５，Ｒ６の各抵抗値は、ＢＧＲ回路１の発生する電圧が、基準電圧Ｖｒｅｆの９０％に達したときにＮＭＯＳトランジスタＭ１がオンする大きさに設定されている。 The resistance values of the voltage dividing resistors R5 and R6 are set to such a magnitude that the NMOS transistor M1 is turned on when the BGR circuit 1 enters the stable operation region. In this embodiment, the resistance values of the voltage dividing resistors R5 and R6 are set to such a magnitude that the NMOS transistor M1 is turned on when the voltage generated by the BGR circuit 1 reaches 90% of the reference voltage Vref. .

外部電源Ｖｃｃが電源回路装置に供給されると、ＢＧＲ回路１およびコンパレータ２ａが動作を開始し、コンパレータ２ａがハイアクティブのＰＯＲ信号を被リセット回路１０へ出力する。これにより、被リセット回路１０は、初期設定などのリセット処理を実行する。そして、ＢＧＲ回路１の発生する電圧が、基準電圧Ｖｒｅｆの約９０％に上昇し、ＢＧＲ回路１が安定動作領域に入ると、分圧抵抗Ｒ５，Ｒ６間に発生する電圧ＶｃがＮＭＯＳトランジスタＭ１の閾値電圧に達し、ＮＭＯＳトランジスタＭ１がオンする。これにより、外部電源ＶｃｃがトランジスタＴｒ４を介してオペアンプ４に供給され、オペアンプ４が差動増幅を開始する。 When the external power supply Vcc is supplied to the power supply circuit device, the BGR circuit 1 and the comparator 2a start operating, and the comparator 2a outputs a high active POR signal to the reset target circuit 10. As a result, the reset target circuit 10 executes reset processing such as initial setting. When the voltage generated by the BGR circuit 1 rises to about 90% of the reference voltage Vref and the BGR circuit 1 enters the stable operation region, the voltage Vc generated between the voltage dividing resistors R5 and R6 becomes the NMOS transistor M1. The threshold voltage is reached and the NMOS transistor M1 is turned on. As a result, the external power supply Vcc is supplied to the operational amplifier 4 via the transistor Tr4, and the operational amplifier 4 starts differential amplification.

これにより、トランジスタＴｒ５がオンし、外部電源Ｖｃｃから供給される電流がトランジスタＴｒ５を介して分圧抵抗Ｒ１〜Ｒ３に流れる。そして、分圧抵抗Ｒ１，Ｒ２間に発生する出力電圧Ｖａが閾値電圧Ｖｔ２に達すると、コンパレータ２ａがＰＯＲ信号を非アクティブのローレベルに切替える。これにより、被リセット回路１０のＰＯＲ状態が解除され、動作可能になる。 Thereby, the transistor Tr5 is turned on, and a current supplied from the external power supply Vcc flows through the voltage dividing resistors R1 to R3 via the transistor Tr5. When the output voltage Va generated between the voltage dividing resistors R1 and R2 reaches the threshold voltage Vt2, the comparator 2a switches the POR signal to an inactive low level. As a result, the POR state of the reset target circuit 10 is released and the circuit becomes operable.

ここで、図３のタイミングチャートに示すように、外部電源Ｖｃｃからの入力電圧が急激に立ち上がったとする。この場合も、ＢＧＲ回路１およびコンパレータ２ａが安定動作領域に入らない限り、ＢＧＲ起動検出回路３のＮＭＯＳトランジスタＭ１がオンしない。つまり、図３に示すように、ＢＧＲ回路１の発生する電圧がＶｔ１に達してから出力電圧Ｖａが立ち上がり、ＢＧＲ回路１およびコンパレータ２ａが安定動作領域に入ってから、出力電圧Ｖａが閾値電圧Ｖｔ２に到達する。 Here, as shown in the timing chart of FIG. 3, it is assumed that the input voltage from the external power supply Vcc suddenly rises. Also in this case, the NMOS transistor M1 of the BGR activation detection circuit 3 is not turned on unless the BGR circuit 1 and the comparator 2a enter the stable operation region. That is, as shown in FIG. 3, the output voltage Va rises after the voltage generated by the BGR circuit 1 reaches Vt1, and the output voltage Va becomes the threshold voltage Vt2 after the BGR circuit 1 and the comparator 2a enter the stable operation region. To reach.

したがって、コンパレータ２ａは、本来検出すべき正しい電圧を検出することができるため、ハイアクティブのＰＯＲ信号を確実にかつ正確なタイミングで出力することができる。 Therefore, since the comparator 2a can detect the correct voltage that should be detected, the high-active POR signal can be reliably and accurately output.

また、ＢＧＲ回路１およびコンパレータ２ａが安定動作領域に入った後に、出力電圧Ｖａが閾値電圧Ｖｔ２に達するため、コンパレータ２ａは、アクティブ状態のＰＯＲ信号を正確なタイミングで非アクティブ状態に切替えることができる。
したがって、被リセット回路１０がＰＯＲ処理を完了していないときにＰＯＲ状態が解除されることにより、被リセット回路１０が誤動作するおそれがない。 Further, since the output voltage Va reaches the threshold voltage Vt2 after the BGR circuit 1 and the comparator 2a enter the stable operation region, the comparator 2a can switch the POR signal in the active state to the inactive state at an accurate timing. .
Therefore, when the reset target circuit 10 does not complete the POR process, the POR state is released, so that the reset target circuit 10 does not malfunction.

［第１実施形態の第１変更例］
図４は、第１実施形態の第１変更例を示す回路図である。この電源回路装置は、図２に示した第１実施形態の電源回路装置におけるＮＭＯＳトランジスタＭ１に代えてＮＰＮバイポーラトランジスタＴｒ６を用いたことを特徴とする。トランジスタＴｒ６のコレクタがオペアンプ４のグランドラインＧ１と、ベースが分圧抵抗Ｒ５，Ｒ６間と、エミッタが分圧抵抗Ｒ６の他端とそれぞれ接続されている。 [First Modification of First Embodiment]
FIG. 4 is a circuit diagram showing a first modification of the first embodiment. This power supply circuit device is characterized in that an NPN bipolar transistor Tr6 is used instead of the NMOS transistor M1 in the power supply circuit device of the first embodiment shown in FIG. The collector of the transistor Tr6 is connected to the ground line G1 of the operational amplifier 4, the base is connected between the voltage dividing resistors R5 and R6, and the emitter is connected to the other end of the voltage dividing resistor R6.

ＢＧＲ回路１の発生する電圧が、基準電圧Ｖｒｅｆの約９０％に上昇し、ＢＧＲ回路１が安定動作領域に入ると、分圧抵抗Ｒ５，Ｒ６間からトランジスタＴｒ６に流れるベース電圧が閾値に達し、トランジスタＴｒ６がオンする。これにより、外部電源ＶｃｃがトランジスタＴｒ４を介してオペアンプ４に供給され、オペアンプ４が差動増幅を開始する。 When the voltage generated by the BGR circuit 1 rises to about 90% of the reference voltage Vref and the BGR circuit 1 enters the stable operation region, the base voltage flowing from between the voltage dividing resistors R5 and R6 to the transistor Tr6 reaches a threshold value, The transistor Tr6 is turned on. As a result, the external power supply Vcc is supplied to the operational amplifier 4 via the transistor Tr4, and the operational amplifier 4 starts differential amplification.

この第１変更例に係る電源回路装置は、第１実施形態の電源回路装置に設けられたＮＭＯＳトランジスタＭ１に代えてＮＰＮバイポーラトランジスタＴｒ６を用いた以外は、第１実施形態の電源回路装置と同じ構成であるため、第１実施形態の電源回路装置と同じ効果を奏することができる。 The power supply circuit device according to the first modification is the same as the power supply circuit device of the first embodiment except that an NPN bipolar transistor Tr6 is used instead of the NMOS transistor M1 provided in the power supply circuit device of the first embodiment. Since it is a structure, there can exist the same effect as the power supply circuit device of 1st Embodiment.

［第１実施形態の第２変更例］
図５は、第１実施形態の第２変更例を示す回路図である。この電源回路装置は、図２に示した第１実施形態の電源回路装置における分圧抵抗Ｒ５に代えてダイオードＤ１を用いたことを特徴とする。この電源回路装置の動作は、第１実施形態と同じである。 [Second Modification of First Embodiment]
FIG. 5 is a circuit diagram showing a second modification of the first embodiment. This power supply circuit device is characterized in that a diode D1 is used instead of the voltage dividing resistor R5 in the power supply circuit device of the first embodiment shown in FIG. The operation of the power supply circuit device is the same as that of the first embodiment.

この第１変更例に係る電源回路装置は、第１実施形態の電源回路装置に設けられた分圧抵抗Ｒ５に代えてダイオードＤ１を用いた以外は、第１実施形態の電源回路装置と同じ構成であるため、第１実施形態の電源回路装置と同じ効果を奏することができる。また、抵抗Ｒ６の入力側にダイオードＤ１を設けているため、出力ラインＬ１からダイオードＤ１を介して抵抗Ｒ６に流れた電流が出力ラインＬ１へ逆流することがない。 The power supply circuit device according to the first modification has the same configuration as that of the power supply circuit device of the first embodiment except that a diode D1 is used instead of the voltage dividing resistor R5 provided in the power supply circuit device of the first embodiment. Therefore, the same effect as the power supply circuit device of the first embodiment can be obtained. Further, since the diode D1 is provided on the input side of the resistor R6, the current flowing from the output line L1 to the resistor R6 via the diode D1 does not flow back to the output line L1.

〈第２実施形態〉
次に、この発明の第２実施形態に係る電源回路装置について説明する。図６は、この実施形態に係る電源回路装置の回路図である。 Second Embodiment
Next explained is a power supply circuit apparatus according to the second embodiment of the invention. FIG. 6 is a circuit diagram of the power supply circuit device according to this embodiment.

この実施形態に係る電源回路装置は、出力ラインＬ１を開閉するスイッチ回路ＳＷ１を設け、そのスイッチ回路ＳＷ１を制御することにより、駆動電源生成回路の動作タイミングを制御することを特徴とする。
スイッチ回路ＳＷ１は、ＢＧＲ起動検出回路３から出力される制御信号によって出力ラインＬ１を開閉する。スイッチ回路ＳＷ１は、ＭＯＳＦＥＴまたはバイポーラトランジスタなどの半導体素子を用いて構成されている。 The power supply circuit device according to this embodiment is characterized in that a switch circuit SW1 that opens and closes the output line L1 is provided, and the operation timing of the drive power supply generation circuit is controlled by controlling the switch circuit SW1.
The switch circuit SW1 opens and closes the output line L1 according to a control signal output from the BGR activation detection circuit 3. The switch circuit SW1 is configured using a semiconductor element such as a MOSFET or a bipolar transistor.

外部電源Ｖｃｃが供給されていないときは、スイッチ回路ＳＷ１は、オフの状態になっており、ＢＧＲ回路１とオペアンプ４の反転入力端子とが電気的に接続されていない状態になっている。これにより、ＢＧＲ回路１の発生する電圧がオペアンプ４の反転入力端子に印加されない場合は、オペアンプ４の反転入力端子電圧は、プルダウン抵抗Ｒ４によって固定されているため、オペアンプ４が電圧を出力しない。
外部電源Ｖｃｃが供給され、ＢＧＲ回路１の発生する電圧が、基準電圧Ｖｒｅｆの約９０％に上昇し、ＢＧＲ回路１が安定動作領域に入ると、ＢＧＲ起動検出回路３が、スイッチ回路ＳＷ１をオンする制御信号をスイッチ回路ＳＷ１へ出力する。 When the external power supply Vcc is not supplied, the switch circuit SW1 is in an off state, and the BGR circuit 1 and the inverting input terminal of the operational amplifier 4 are not electrically connected. Thus, when the voltage generated by the BGR circuit 1 is not applied to the inverting input terminal of the operational amplifier 4, the operational amplifier 4 does not output a voltage because the inverting input terminal voltage of the operational amplifier 4 is fixed by the pull-down resistor R4.
When the external power supply Vcc is supplied, the voltage generated by the BGR circuit 1 rises to about 90% of the reference voltage Vref, and the BGR circuit 1 enters the stable operation region, the BGR activation detection circuit 3 turns on the switch circuit SW1. The control signal to be output is output to the switch circuit SW1.

これにより、ＢＧＲ回路１から発生する電圧がオペアンプ４の反転入力端子に印加されるため、オペアンプ４が電圧を出力し、トランジスタＴｒ６がオンする。そして、外部電源ＶｃｃがトランジスタＴｒ４を介してオペアンプ４に供給され、オペアンプ４が差動増幅を開始する。 Thereby, since the voltage generated from the BGR circuit 1 is applied to the inverting input terminal of the operational amplifier 4, the operational amplifier 4 outputs the voltage and the transistor Tr6 is turned on. Then, the external power source Vcc is supplied to the operational amplifier 4 through the transistor Tr4, and the operational amplifier 4 starts differential amplification.

図７は、スイッチ回路ＳＷ１の具体例を示す回路図である。この電源回路装置は、ＢＧＲ回路１から発生した電圧を増幅し、その増幅した電圧によってスイッチ回路ＳＷ１を制御することを特徴とする。なお、図７は、図６に示したトランジスタＴｒ１〜Ｔｒ４および定電流源５を省略して示している。 FIG. 7 is a circuit diagram showing a specific example of the switch circuit SW1. This power supply circuit device is characterized in that the voltage generated from the BGR circuit 1 is amplified, and the switch circuit SW1 is controlled by the amplified voltage. In FIG. 7, the transistors Tr1 to Tr4 and the constant current source 5 shown in FIG. 6 are omitted.

スイッチ回路ＳＷ１は、ＣＭＯＳインバータ７およびＣＭＯＳトランスファゲート８から構成される。ＣＭＯＳトランスファゲート８は、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタを並列接続して構成されており、ＮＭＯＳトランジスタのゲートには、ＣＭＯＳインバータ７の出力が接続されている。つまり、ＣＭＯＳインバータ７およびＣＭＯＳトランスファゲート８により、ＣＭＯＳトランスファゲート型のアナログスイッチ回路ＳＷ１が構成されている。 The switch circuit SW1 includes a CMOS inverter 7 and a CMOS transfer gate 8. The CMOS transfer gate 8 is configured by connecting a PMOS transistor and an NMOS transistor in parallel, and the output of the CMOS inverter 7 is connected to the gate of the NMOS transistor. That is, the CMOS inverter 7 and the CMOS transfer gate 8 constitute a CMOS transfer gate type analog switch circuit SW1.

この電源回路装置に設けられたＢＧＲ起動検出回路は、オペアンプ６、ＰＮＰトランジスタＴｒ７、ＮＰＮトランジスタＴｒ８〜Ｔｒ１５、ツェナーダイオードＺＤ１および抵抗Ｒ７〜Ｒ１５を備える。
ＢＧＲ回路１から発生する電圧は、オペアンプ６によって差動増幅され、オペアンプ６の出力電圧が所定値に達すると、トランジスタＴｒ７がオフし、トランジスタＴｒ８，Ｔｒ１０がオフする。そして、トランジスタＴｒ９がオンし、ＣＭＯＳインバータ７の出力が、ローレベルからハイレベルに反転し、ＣＭＯＳトランスファゲート８がオンする。また、トランジスタＴｒ１０がオフするため、オペアンプ４の反転入力固定用のプルダウン抵抗Ｒ１１には電流が流れない。 The BGR activation detection circuit provided in the power supply circuit device includes an operational amplifier 6, a PNP transistor Tr7, NPN transistors Tr8 to Tr15, a Zener diode ZD1, and resistors R7 to R15.
The voltage generated from the BGR circuit 1 is differentially amplified by the operational amplifier 6, and when the output voltage of the operational amplifier 6 reaches a predetermined value, the transistor Tr7 is turned off and the transistors Tr8 and Tr10 are turned off. Then, the transistor Tr9 is turned on, the output of the CMOS inverter 7 is inverted from the low level to the high level, and the CMOS transfer gate 8 is turned on. Further, since the transistor Tr10 is turned off, no current flows through the pull-down resistor R11 for fixing the inverting input of the operational amplifier 4.

このように、この変更例に係る電源回路装置を用いれば、ＢＧＲ回路１から発生する電圧を増幅し、その増幅した電圧が所定値に達したときにスイッチ回路ＳＷ１をオンすることができる。 As described above, by using the power supply circuit device according to this modification, the voltage generated from the BGR circuit 1 can be amplified, and the switch circuit SW1 can be turned on when the amplified voltage reaches a predetermined value.

したがって、ＢＧＲ回路１の発生する基準電圧Ｖｒｅｆが小さく、ＢＧＲ回路１が安定動作領域に入ったことを検出するために必要な電圧が小さい場合であっても、ＢＧＲ回路１の発生する電圧を増幅することにより、ＢＧＲ回路１が安定動作領域に入ったことを検出することができるため、ＢＧＲ回路１が安定動作領域に入ったときに確実にスイッチ回路ＳＷ１をオンすることができる。
また、上記第２実施形態に係る電源回路装置は、ＢＧＲ起動検出回路３およびスイッチ回路ＳＷ１の構成以外は、前述の第１実施形態の電源回路装置と同じ構成であるため、第１実施形態の電源回路装置と同じ効果を奏することができる。 Therefore, even when the reference voltage Vref generated by the BGR circuit 1 is small and the voltage necessary for detecting that the BGR circuit 1 has entered the stable operation region is small, the voltage generated by the BGR circuit 1 is amplified. By doing so, it is possible to detect that the BGR circuit 1 has entered the stable operation region, so that the switch circuit SW1 can be reliably turned on when the BGR circuit 1 enters the stable operation region.
The power supply circuit device according to the second embodiment has the same configuration as the power supply circuit device of the first embodiment described above except for the configurations of the BGR activation detection circuit 3 and the switch circuit SW1. The same effect as the power supply circuit device can be obtained.

〈第３実施形態〉
次に、この発明の第３実施形態に係る電源回路装置について説明する。図８は、この実施形態に係る電源回路装置の回路図であり、図９は、図８に示す電源回路装置の詳細図である。なお、図９は、図８に示すトランジスタＴｒ１〜Ｔｒ４および定電流源５を省略して示している。 <Third Embodiment>
Next explained is a power supply circuit apparatus according to the third embodiment of the invention. FIG. 8 is a circuit diagram of the power supply circuit device according to this embodiment, and FIG. 9 is a detailed view of the power supply circuit device shown in FIG. 9 omits the transistors Tr1 to Tr4 and the constant current source 5 shown in FIG.

この実施形態に係る電源回路装置は、オペアンプ４の出力ラインＬ２を開閉するスイッチ回路ＳＷ２を設け、そのスイッチ回路ＳＷ２を制御することにより、駆動電源生成回路の動作タイミングを制御することを特徴とする。
スイッチ回路ＳＷ２は、ＢＧＲ起動検出回路３から出力される制御信号によって出力ラインＬ２を開閉する。スイッチ回路ＳＷ２は、ＭＯＳＦＥＴまたはバイポーラトランジスタなどの半導体素子を用いて構成する。 The power supply circuit device according to this embodiment includes a switch circuit SW2 that opens and closes the output line L2 of the operational amplifier 4, and controls the operation timing of the drive power supply generation circuit by controlling the switch circuit SW2. .
The switch circuit SW2 opens and closes the output line L2 according to a control signal output from the BGR activation detection circuit 3. The switch circuit SW2 is configured using a semiconductor element such as a MOSFET or a bipolar transistor.

図９は、スイッチ回路ＳＷ２の具体例を示す回路図である。スイッチ回路ＳＷ２は、ＣＭＯＳインバータ７およびＣＭＯＳトランスファゲート８から構成されるＣＭＯＳトランスファゲート型のアナログスイッチ回路である。ＢＧＲ起動検出回路３は、第１実施形態において図２に示したものと同じ構成であり、分圧抵抗Ｒ５，Ｒ６およびＮＭＯＳトランジスタＭ１から構成される。ＮＭＯＳトランジスタＭ１のドレインは、ＣＭＯＳトランスファゲート８のＮＭＯＳトランジスタのゲートと接続されている。 FIG. 9 is a circuit diagram showing a specific example of the switch circuit SW2. The switch circuit SW2 is a CMOS transfer gate type analog switch circuit composed of a CMOS inverter 7 and a CMOS transfer gate 8. The BGR activation detection circuit 3 has the same configuration as that shown in FIG. 2 in the first embodiment, and includes voltage dividing resistors R5 and R6 and an NMOS transistor M1. The drain of the NMOS transistor M1 is connected to the gate of the NMOS transistor of the CMOS transfer gate 8.

ＢＧＲ回路１の発生する電圧が基準電圧Ｖｒｅｆの９０％に達すると、ＮＭＯＳトランジスタＭ１がオンする。そして、ＣＭＯＳインバータ７の出力がローレベルからハイレベルに反転し、ＣＭＯＳトランスファゲート８がオンする。これにより、出力ラインＬ２が通電し、トランジスタＴｒ５がオンするため、駆動電源生成回路１１が動作を開始する。 When the voltage generated by the BGR circuit 1 reaches 90% of the reference voltage Vref, the NMOS transistor M1 is turned on. Then, the output of the CMOS inverter 7 is inverted from the low level to the high level, and the CMOS transfer gate 8 is turned on. As a result, the output line L2 is energized and the transistor Tr5 is turned on, so that the drive power generation circuit 11 starts operating.

また、上記第３実施形態に係る電源回路装置は、スイッチ回路ＳＷ２によってオペアンプ４の出力をオン・オフする以外は、前述の第１実施形態の電源回路装置と同じ構成であるため、第１実施形態の電源回路装置と同じ効果を奏することができる。 The power supply circuit device according to the third embodiment has the same configuration as the power supply circuit device of the first embodiment described above except that the output of the operational amplifier 4 is turned on / off by the switch circuit SW2. The same effect as that of the power circuit device according to the embodiment can be obtained.

［第３実施形態の第１変更例］
図１０は、第３実施形態の第１変更例を示す回路図である。この電源回路装置に設けられたＢＧＲ起動検出回路は、オペアンプ６、ＰＮＰトランジスタＴｒ７，Ｔｒ１２、ＮＰＮトランジスタＴｒ８，Ｔｒ９、ツェナーダイオードＺＤ１および抵抗Ｒ７〜Ｒ１５を備える。なお、図１０は、図８に示すトランジスタＴｒ１〜Ｔｒ４および定電流源５を省略して示している。 [First Modification of Third Embodiment]
FIG. 10 is a circuit diagram showing a first modification of the third embodiment. The BGR activation detection circuit provided in the power supply circuit device includes an operational amplifier 6, PNP transistors Tr7 and Tr12, NPN transistors Tr8 and Tr9, a Zener diode ZD1, and resistors R7 to R15. 10 omits the transistors Tr1 to Tr4 and the constant current source 5 shown in FIG.

ＢＧＲ回路１から発生する電圧は、オペアンプ６によって差動増幅され、オペアンプ６の出力電流が所定値に達すると、トランジスタＴｒ７がオフし、トランジスタＴｒ８がオフする。そして、トランジスタＴｒ９がオンし、ＣＭＯＳインバータ７の出力が、ローレベルからハイレベルに反転し、ＣＭＯＳトランスファゲート８がオンする。また、トランジスタＴｒ１２がオフするため、トランジスタＴｒ５のベース電圧固定用のプルアップ抵抗Ｒ１２には電流が流れない。 The voltage generated from the BGR circuit 1 is differentially amplified by the operational amplifier 6, and when the output current of the operational amplifier 6 reaches a predetermined value, the transistor Tr7 is turned off and the transistor Tr8 is turned off. Then, the transistor Tr9 is turned on, the output of the CMOS inverter 7 is inverted from the low level to the high level, and the CMOS transfer gate 8 is turned on. Further, since the transistor Tr12 is turned off, no current flows through the pull-up resistor R12 for fixing the base voltage of the transistor Tr5.

このように、この第１変更例に係る電源回路装置を用いれば、ＢＧＲ回路１から発生する電圧を増幅し、その増幅した電圧が所定値に達したときにスイッチ回路ＳＷ２をオンすることができる。
したがって、ＢＧＲ回路１の発生する基準電圧Ｖｒｅｆが小さく、ＢＧＲ回路１が安定動作領域に入ったことを検出するために必要な電圧が小さい場合であっても、ＢＧＲ回路１の発生する電圧を増幅することにより、ＢＧＲ回路１が安定動作領域に入ったことを検出することができるため、ＢＧＲ回路１が安定動作領域に入ったときに確実にスイッチ回路ＳＷ２をオンすることができる。 As described above, by using the power supply circuit device according to the first modification, the voltage generated from the BGR circuit 1 can be amplified, and the switch circuit SW2 can be turned on when the amplified voltage reaches a predetermined value. .
Therefore, even when the reference voltage Vref generated by the BGR circuit 1 is small and the voltage necessary for detecting that the BGR circuit 1 has entered the stable operation region is small, the voltage generated by the BGR circuit 1 is amplified. By doing so, it is possible to detect that the BGR circuit 1 has entered the stable operation region, so that the switch circuit SW2 can be reliably turned on when the BGR circuit 1 has entered the stable operation region.

また、上記第１変更例に係る電源回路装置は、ＢＧＲ起動検出回路３およびスイッチ回路ＳＷ２の構成以外は、前述の第１実施形態の電源回路装置と同じ構成であるため、第１実施形態の電源回路装置と同じ効果を奏することができる。 The power supply circuit device according to the first modification has the same configuration as the power supply circuit device of the first embodiment except for the configurations of the BGR activation detection circuit 3 and the switch circuit SW2. The same effect as the power supply circuit device can be obtained.

［第３実施形態の第２変更例］
図１１は、第３実施形態の第２変更例を示す回路図である。この電源回路装置は、駆動電源生成回路の出力トランジスタとして、ＮＰＮトランジスタを用いることを特徴とする。トランジスタＴｒ１１のベースには、そのベース電圧を固定するためのプルダウン抵抗Ｒ１１の一端が接続されており、プルダウン抵抗Ｒ１１の他端には、ＮＰＮトランジスタＴｒ１０のコレクタが接続されている。なお、図１１は、図８に示すトランジスタＴｒ１〜Ｔｒ４および定電流源５を省略して示している。 [Second Modification of Third Embodiment]
FIG. 11 is a circuit diagram showing a second modification of the third embodiment. This power supply circuit device uses an NPN transistor as an output transistor of the drive power supply generation circuit. One end of a pull-down resistor R11 for fixing the base voltage is connected to the base of the transistor Tr11, and the collector of the NPN transistor Tr10 is connected to the other end of the pull-down resistor R11. In FIG. 11, the transistors Tr1 to Tr4 and the constant current source 5 shown in FIG. 8 are omitted.

ＢＧＲ回路１から発生する電圧は、オペアンプ６によって差動増幅され、オペアンプ６の出力電流が所定値に達すると、トランジスタＴｒ７がオフし、トランジスタＴｒ８，Ｔｒ１０がオフする。そして、トランジスタＴｒ９がオンし、ＣＭＯＳインバータ７の出力が、ローレベルからハイレベルに反転し、ＣＭＯＳトランスファゲート８がオンする。また、トランジスタＴｒ１０がオフするため、プルダウン抵抗Ｒ１１には電流が流れない。 The voltage generated from the BGR circuit 1 is differentially amplified by the operational amplifier 6, and when the output current of the operational amplifier 6 reaches a predetermined value, the transistor Tr7 is turned off and the transistors Tr8 and Tr10 are turned off. Then, the transistor Tr9 is turned on, the output of the CMOS inverter 7 is inverted from the low level to the high level, and the CMOS transfer gate 8 is turned on. Further, since the transistor Tr10 is turned off, no current flows through the pull-down resistor R11.

また、上記第２変更例に係る電源回路装置は、駆動電源生成回路の出力トランジスタとして、ＮＰＮトランジスタを使用している点と、ＢＧＲ起動検出回路３の構成が一部異なる以外は、前述の第１変更例に係る電源回路装置と同じ構成であるため、第１変更例の電源回路装置と同じ効果を奏することができる。 The power supply circuit device according to the second modified example described above is the same as that described above except that an NPN transistor is used as the output transistor of the drive power generation circuit and that the configuration of the BGR activation detection circuit 3 is partially different. Since the configuration is the same as that of the power supply circuit device according to the first modification, the same effect as that of the power supply circuit device according to the first modification can be obtained.

［第３実施形態の他の変更例］
ＢＧＲ起動検出回路３は、図４に示したように、ＮＭＯＳトランジスタＭ１に代えてＮＰＮバイポーラトランジスタを用いる構成でもよい。また、図５に示したように、分圧抵抗Ｒ５に代えてダイオードを用いる構成でもよい。さらに、図７に示したように、増幅回路を用いる構成でもよい。 [Other Modifications of Third Embodiment]
As shown in FIG. 4, the BGR activation detection circuit 3 may be configured to use an NPN bipolar transistor instead of the NMOS transistor M1. Further, as shown in FIG. 5, a configuration using a diode in place of the voltage dividing resistor R5 may be used. Furthermore, as shown in FIG. 7, an amplifier circuit may be used.

〈第４実施形態〉
次に、この発明の第４実施形態に係る電源回路装置について説明する。図１２は、この実施形態に係る電源回路装置の回路図である。 <Fourth embodiment>
Next explained is a power supply circuit apparatus according to the fourth embodiment of the invention. FIG. 12 is a circuit diagram of the power supply circuit device according to this embodiment.

この実施形態に係る電源回路装置は、駆動電源生成回路１１を構成するオペアンプ４への電源供給ラインを開閉することにより、駆動電源生成回路１１の動作開始タイミングを制御することを特徴とする。
トランジスタＴｒ４のエミッタは外部電源Ｖｃｃに接続されており、コレクタは、電源供給ラインＬ３を介してオペアンプ４と電気的に接続されている。電源供給ラインＬ３には、それを開閉するスイッチ回路ＳＷ３が電気的に接続されている。 The power supply circuit device according to this embodiment is characterized in that the operation start timing of the drive power supply generation circuit 11 is controlled by opening and closing the power supply line to the operational amplifier 4 constituting the drive power supply generation circuit 11.
The emitter of the transistor Tr4 is connected to the external power supply Vcc, and the collector is electrically connected to the operational amplifier 4 via the power supply line L3. A switch circuit SW3 that opens and closes the power supply line L3 is electrically connected.

スイッチ回路ＳＷ３は、ＭＯＳＦＥＴまたはバイポーラトランジスタなどの半導体素子を用いて構成されている。たとえば、スイッチ回路ＳＷ３は、図７に示したＣＭＯＳインバータ７およびＣＭＯＳトランスファゲート８からなるＣＭＯＳトランスファゲート型のアナログスイッチ回路により構成することができる。
ＢＧＲ起動検出回路３は、スイッチ回路ＳＷ３と電気的に接続されている。ＢＧＲ回路１の発生する電圧が基準電圧Ｖｒｅｆの９０％に達すると、ＢＧＲ起動検出回路３が出力する制御信号により、スイッチ回路ＳＷ３がオンし、駆動電源生成回路１１が動作を開始する。 The switch circuit SW3 is configured using a semiconductor element such as a MOSFET or a bipolar transistor. For example, the switch circuit SW3 can be configured by a CMOS transfer gate type analog switch circuit including the CMOS inverter 7 and the CMOS transfer gate 8 shown in FIG.
The BGR activation detection circuit 3 is electrically connected to the switch circuit SW3. When the voltage generated by the BGR circuit 1 reaches 90% of the reference voltage Vref, the switch circuit SW3 is turned on by the control signal output from the BGR activation detection circuit 3, and the drive power generation circuit 11 starts operating.

上記第４実施形態に係る電源回路装置は、スイッチ回路ＳＷ３をオペアンプ４に対する電源供給ラインＬ３に接続した以外は、前述の第１実施形態の電源回路装置と同じ構成であるため、第１実施形態の電源回路装置と同じ効果を奏することができる。 The power supply circuit device according to the fourth embodiment has the same configuration as the power supply circuit device of the first embodiment described above, except that the switch circuit SW3 is connected to the power supply line L3 for the operational amplifier 4. Therefore, the first embodiment The same effects as those of the power supply circuit device can be obtained.

［第４実施形態の変更例］
図２６は、第４実施形態の変更例を示す回路図である。ＢＧＲ起動検出回路３は、分圧抵抗Ｒ５，Ｒ６、定電流源９およびＮＭＯＳトランジスタＭ１から構成される。分圧抵抗Ｒ５の一端は、ＢＧＲ回路１の出力と、駆動電源生成回路１１を構成するオペアンプ４の反転入力端子とを電気的に接続する出力ラインＬ１と電気的に接続されている。ＮＭＯＳトランジスタＭ１のドレインは、定電流源を介してトランジスタＴｒ１３のコレクタに接続されている。トランジスタＴｒ１３のエミッタは、外部電源Ｖｃｃに接続されており、ベースは、トランジスタＴｒ４のベースに接続されている。 [Modification Example of Fourth Embodiment]
FIG. 26 is a circuit diagram showing a modification of the fourth embodiment. The BGR activation detection circuit 3 includes voltage dividing resistors R5 and R6, a constant current source 9, and an NMOS transistor M1. One end of the voltage dividing resistor R5 is electrically connected to an output line L1 that electrically connects the output of the BGR circuit 1 and the inverting input terminal of the operational amplifier 4 constituting the drive power generation circuit 11. The drain of the NMOS transistor M1 is connected to the collector of the transistor Tr13 through a constant current source. The emitter of the transistor Tr13 is connected to the external power supply Vcc, and the base is connected to the base of the transistor Tr4.

そして、ＢＧＲ回路１の発生する基準電圧Ｖｒｅｆが９０％未満のときは、定電流源９がオフしており、トランジスタＴｒ１３がオフしているため、トランジスタＴｒ４からオペアンプ４へ電流が供給されない。
上記変更例に係る電源回路装置は、ＢＧＲ起動検出回路３およびスイッチ回路ＳＷ３の構成以外は、前述の第４実施形態の電源回路装置と同じ構成であるため、第４実施形態の電源回路装置と同じ効果を奏することができる。 When the reference voltage Vref generated by the BGR circuit 1 is less than 90%, the constant current source 9 is off and the transistor Tr13 is off, so that no current is supplied from the transistor Tr4 to the operational amplifier 4.
The power supply circuit device according to the modified example has the same configuration as the power supply circuit device of the fourth embodiment described above except for the configurations of the BGR activation detection circuit 3 and the switch circuit SW3. The same effect can be achieved.

〈第５実施形態〉
次に、この発明の第５実施形態に係る電源回路装置について説明する。図１３は、この実施形態に係る電源回路装置の回路図である。 <Fifth Embodiment>
Next explained is a power circuit arrangement according to the fifth embodiment of the invention. FIG. 13 is a circuit diagram of the power supply circuit device according to this embodiment.

この実施形態に係る電源回路装置は、駆動電源生成回路１１の出力トランジスタＴｒ５の出力ラインを開閉することにより、駆動電源生成回路１１の動作開始タイミングを制御することを特徴とする。
出力トランジスタＴｒ５のコレクタに接続された出力ラインＬ４には、その出力ラインＬ４を開閉するスイッチ回路ＳＷ４が電気的に接続されている。 The power supply circuit device according to this embodiment is characterized in that the operation start timing of the drive power supply generation circuit 11 is controlled by opening and closing the output line of the output transistor Tr5 of the drive power supply generation circuit 11.
A switch circuit SW4 that opens and closes the output line L4 is electrically connected to the output line L4 connected to the collector of the output transistor Tr5.

ＢＧＲ起動検出回路３は、スイッチ回路ＳＷ４と電気的に接続されている。ＢＧＲ回路１の発生する電圧が基準電圧Ｖｒｅｆの９０％に達すると、ＢＧＲ起動検出回路３が出力する制御信号により、スイッチ回路ＳＷ４がオンし、駆動電源生成回路１１が動作を開始する。 The BGR activation detection circuit 3 is electrically connected to the switch circuit SW4. When the voltage generated by the BGR circuit 1 reaches 90% of the reference voltage Vref, the switch circuit SW4 is turned on by the control signal output from the BGR activation detection circuit 3, and the drive power generation circuit 11 starts operating.

図１４は、スイッチ回路ＳＷ４の具体例を示す回路図である。同図に示すように、スイッチ回路ＳＷ４としてＮＭＯＳトランジスタＭ２を用いることもできる。ＮＭＯＳトランジスタＭ２のドレインが、出力トランジスタＴｒ５の出力ラインＬ４と、ゲートがＢＧＲ起動検出回路３とそれぞれ接続されている。ＮＭＯＳトランジスタＭ２のソースは、分圧抵抗Ｒ１の一端と接続されている。
ＢＧＲ起動検出回路３がハイレベルの制御信号を出力すると、ＮＭＯＳトランジスタＭ２がオンし、出力トランジスタＴｒ５から分圧抵抗Ｒ１に電流が流れ、駆動電源生成回路１１が動作を開始する。 FIG. 14 is a circuit diagram showing a specific example of the switch circuit SW4. As shown in the figure, an NMOS transistor M2 can also be used as the switch circuit SW4. The drain of the NMOS transistor M2 is connected to the output line L4 of the output transistor Tr5, and the gate is connected to the BGR activation detection circuit 3. The source of the NMOS transistor M2 is connected to one end of the voltage dividing resistor R1.
When the BGR activation detection circuit 3 outputs a high level control signal, the NMOS transistor M2 is turned on, a current flows from the output transistor Tr5 to the voltage dividing resistor R1, and the drive power supply generation circuit 11 starts operating.

図１５は、図１４の変更例を示す回路図である。図１４に示した回路図と異なる点は、出力トランジスタＴｒ５のコレクタにドレインを接続したＮＭＯＳトランジスタＭ２のソースから出力電圧Ｖｏｕｔを取出す点である。ＮＭＯＳトランジスタＭ２の出力ラインＬ５には、分圧抵抗Ｒ１の一端が接続されている。
ＢＧＲ起動検出回路３がハイレベルの制御信号を出力すると、ＮＭＯＳトランジスタＭ２がオンし、出力トランジスタＴｒ５からＮＭＯＳトランジスタＭ２を介して分圧抵抗Ｒ１に電流が流れ、駆動電源生成回路１１が動作を開始する。 FIG. 15 is a circuit diagram showing a modification of FIG. The difference from the circuit diagram shown in FIG. 14 is that the output voltage Vout is taken from the source of the NMOS transistor M2 whose drain is connected to the collector of the output transistor Tr5. One end of a voltage dividing resistor R1 is connected to the output line L5 of the NMOS transistor M2.
When the BGR activation detection circuit 3 outputs a high level control signal, the NMOS transistor M2 is turned on, a current flows from the output transistor Tr5 to the voltage dividing resistor R1 via the NMOS transistor M2, and the drive power generation circuit 11 starts operating. To do.

上記第５実施形態に係る電源回路装置は、スイッチ回路ＳＷ４を出力トランジスタＴｒ５の出力側に接続した以外は、前述の第１実施形態の電源回路装置と同じ構成であるため、第１実施形態の電源回路装置と同じ効果を奏することができる。 The power supply circuit device according to the fifth embodiment has the same configuration as the power supply circuit device of the first embodiment described above except that the switch circuit SW4 is connected to the output side of the output transistor Tr5. The same effect as the power supply circuit device can be obtained.

〈第６実施形態〉
次に、この発明の第６実施形態に係る電源回路装置について説明する。図１６は、この実施形態に係る電源回路装置の回路図である。 <Sixth Embodiment>
Next explained is a power supply circuit apparatus according to the sixth embodiment of the invention. FIG. 16 is a circuit diagram of the power supply circuit device according to this embodiment.

この実施形態に係る電源回路装置は、駆動電源生成回路１１の出力トランジスタＴｒ５の入力ラインを開閉することにより、駆動電源生成回路１１の動作開始タイミングを制御することを特徴とする。
出力トランジスタＴｒ５のエミッタに接続された入力ラインＬ６には、その入力ラインＬ６を開閉するスイッチ回路ＳＷ５が電気的に接続されている。 The power supply circuit device according to this embodiment is characterized in that the operation start timing of the drive power supply generation circuit 11 is controlled by opening and closing the input line of the output transistor Tr5 of the drive power supply generation circuit 11.
A switch circuit SW5 for opening and closing the input line L6 is electrically connected to the input line L6 connected to the emitter of the output transistor Tr5.

ＢＧＲ起動検出回路３は、スイッチ回路ＳＷ５と電気的に接続されている。ＢＧＲ回路１の発生する電圧が基準電圧Ｖｒｅｆの９０％に達すると、ＢＧＲ起動検出回路３が出力する制御信号により、スイッチ回路ＳＷ５がオンし、駆動電源生成回路１１が動作を開始する。 The BGR activation detection circuit 3 is electrically connected to the switch circuit SW5. When the voltage generated by the BGR circuit 1 reaches 90% of the reference voltage Vref, the switch circuit SW5 is turned on by the control signal output from the BGR activation detection circuit 3, and the drive power generation circuit 11 starts operating.

図１７は、スイッチ回路ＳＷ４の具体例を示す回路図である。同図に示すように、スイッチ回路ＳＷ５としてＮＭＯＳトランジスタＭ２を用いることもできる。ＮＭＯＳトランジスタＭ２のドレインが、外部電源Ｖｃｃの入力ラインＬ６と、ゲートがＢＧＲ起動検出回路３とそれぞれ接続されている。ＮＭＯＳトランジスタＭ２のソースは、出力トランジスタＴｒ５のエミッタと接続されている。
ＢＧＲ起動検出回路３がハイレベルの制御信号を出力すると、ＮＭＯＳトランジスタＭ２がオンし、外部電源ＶｃｃからＮＭＯＳトランジスタＭ２を介して出力トランジスタＴｒ５に電流が流れ、駆動電源生成回路１１が動作を開始する。 FIG. 17 is a circuit diagram showing a specific example of the switch circuit SW4. As shown in the figure, an NMOS transistor M2 can be used as the switch circuit SW5. The drain of the NMOS transistor M2 is connected to the input line L6 of the external power supply Vcc, and the gate is connected to the BGR activation detection circuit 3. The source of the NMOS transistor M2 is connected to the emitter of the output transistor Tr5.
When the BGR activation detection circuit 3 outputs a high level control signal, the NMOS transistor M2 is turned on, a current flows from the external power supply Vcc to the output transistor Tr5 via the NMOS transistor M2, and the drive power supply generation circuit 11 starts operating. .

上記第６実施形態に係る電源回路装置は、スイッチ回路ＳＷ４を出力トランジスタＴｒ５の入力側に接続した以外は、前述の第１実施形態の電源回路装置と同じ構成であるため、第１実施形態の電源回路装置と同じ効果を奏することができる。 The power supply circuit device according to the sixth embodiment has the same configuration as the power supply circuit device of the first embodiment described above except that the switch circuit SW4 is connected to the input side of the output transistor Tr5. The same effect as the power supply circuit device can be obtained.

〈第７実施形態〉
次に、この発明の第７実施形態に係る電源回路装置について説明する。図１８は、この実施形態に係る電源回路装置の回路図である。 <Seventh embodiment>
Next explained is a power supply circuit apparatus according to the seventh embodiment of the invention. FIG. 18 is a circuit diagram of the power supply circuit device according to this embodiment.

この実施形態に係る電源回路装置は、駆動電源生成回路１１を構成するオペアンプ４内部の出力段をオン・オフすることにより、駆動電源生成回路１１の動作開始タイミングを制御することを特徴とする。
オペアンプ４は、差動入力回路４ｂと、この差動入力回路４ｂからの出力電圧を増幅するトランジスタＴｒ１２と、このトランジスタＴｒ１２へ外部電源Ｖｃｃから電流を救急する定電流源４ａとを備える。外部電源Ｖｃｃと定電流源４ａとを接続する電源供給ラインＬ７には、スイッチ回路ＳＷ６が接続されている。 The power supply circuit device according to this embodiment is characterized in that the operation start timing of the drive power supply generation circuit 11 is controlled by turning on and off the output stage inside the operational amplifier 4 constituting the drive power supply generation circuit 11.
The operational amplifier 4 includes a differential input circuit 4b, a transistor Tr12 that amplifies the output voltage from the differential input circuit 4b, and a constant current source 4a that rescues current from the external power source Vcc to the transistor Tr12. A switch circuit SW6 is connected to a power supply line L7 that connects the external power supply Vcc and the constant current source 4a.

スイッチ回路ＳＷ６は、ＭＯＳＦＥＴまたはバイポーラトランジスタなどの半導体素子を用いて構成されている。たとえば、スイッチ回路ＳＷ６は、図７に示したＣＭＯＳインバータ７およびＣＭＯＳトランスファゲート８からなるＣＭＯＳトランスファゲート型のアナログスイッチ回路により構成することができる。
ＢＧＲ起動検出回路３がアクティブの制御信号を出力すると、スイッチ回路ＳＷ６がオンし、外部電源Ｖｃｃから定電流源４ａに電流が流れ、トランジスタＴｒ１２がオンするため、オペアンプ４が動作を開始する。 The switch circuit SW6 is configured using a semiconductor element such as a MOSFET or a bipolar transistor. For example, the switch circuit SW6 can be configured by a CMOS transfer gate type analog switch circuit including the CMOS inverter 7 and the CMOS transfer gate 8 shown in FIG.
When the BGR activation detection circuit 3 outputs an active control signal, the switch circuit SW6 is turned on, a current flows from the external power supply Vcc to the constant current source 4a, and the transistor Tr12 is turned on, so that the operational amplifier 4 starts operating.

上記第７実施形態に係る電源回路装置は、スイッチ回路ＳＷ６をオペアンプ４内部の出力段に接続した以外は、前述の第１実施形態の電源回路装置と同じ構成であるため、第１実施形態の電源回路装置と同じ効果を奏することができる。 The power supply circuit device according to the seventh embodiment has the same configuration as that of the power supply circuit device of the first embodiment described above except that the switch circuit SW6 is connected to the output stage inside the operational amplifier 4. The same effect as the power supply circuit device can be obtained.

〈第８実施形態〉
次に、この発明の第８実施形態に係る電源回路装置について説明する。図１９は、この実施形態に係る電源回路装置の回路図である。 <Eighth Embodiment>
Next explained is a power circuit arrangement according to the eighth embodiment of the invention. FIG. 19 is a circuit diagram of the power supply circuit device according to this embodiment.

この実施形態に係る電源回路装置は、センサ装置に備えられたセンサ本体１２へ駆動電源を供給する駆動電源生成回路１１の動作開始タイミングを制御することを特徴とする。なお、ＢＧＲ起動検出回路３から出力される制御信号によってオン・オフするスイッチ回路は、前述の各実施形態において説明したものと同じである。 The power supply circuit device according to this embodiment controls the operation start timing of the drive power generation circuit 11 that supplies drive power to the sensor body 12 provided in the sensor device. The switch circuit that is turned on / off by the control signal output from the BGR activation detection circuit 3 is the same as that described in the above embodiments.

ＢＧＲ回路１の発生する電圧が基準電圧Ｖｒｅｆの９０％に達し、Ａ／Ｄ変換回路１３が規定誤差範囲内で動作可能な状態になると、ＢＧＲ起動検出回路３がアクティブの制御信号を駆動電源生成回路１１へ出力する。そして、駆動電源生成回路１１が動作を開始し、駆動電源生成回路１１がセンサ本体１２およびＡ／Ｄ変換回路１３へ駆動電源を供給する。 When the voltage generated by the BGR circuit 1 reaches 90% of the reference voltage Vref and the A / D conversion circuit 13 becomes operable within a specified error range, the BGR activation detection circuit 3 generates an active control signal as a drive power source. Output to the circuit 11. Then, the drive power generation circuit 11 starts operation, and the drive power generation circuit 11 supplies drive power to the sensor body 12 and the A / D conversion circuit 13.

つまり、外部電源Ｖｃｃが急激に立ち上がり、ＢＧＲ回路１が安定動作領域に入る前に駆動電源生成回路１１が駆動電源をセンサ本体１２に供給するおそれがない。
したがって、Ａ／Ｄ変換回路１３が不定状態のときに、センサ本体１２が出力したセンサ信号がＡ／Ｄ変換回路１３に入力されることにより、Ａ／Ｄ変換回路１３が誤動作するおそれがない。 That is, there is no possibility that the drive power generation circuit 11 supplies the drive power to the sensor body 12 before the external power supply Vcc rises rapidly and the BGR circuit 1 enters the stable operation region.
Therefore, when the A / D conversion circuit 13 is in an indefinite state, the sensor signal output from the sensor body 12 is input to the A / D conversion circuit 13, so that the A / D conversion circuit 13 does not malfunction.

また、マイコン１３から出力されるデジタル信号をアナログ信号に変換するＤ／Ａ変換回路を備える構成の場合は、ＢＧＲ回路１が安定動作領域に入り、Ｄ／Ａ変換回路が規定誤差の範囲内で動作可能な状態になったときに、ＢＧＲ起動検出回路３からアクティブの制御信号を駆動電源生成回路へ出力し、駆動電源生成回路の動作を開始させる。 Further, in the case of a configuration including a D / A conversion circuit that converts a digital signal output from the microcomputer 13 into an analog signal, the BGR circuit 1 enters a stable operation region, and the D / A conversion circuit is within a specified error range. When the operation is enabled, an active control signal is output from the BGR activation detection circuit 3 to the drive power generation circuit, and the operation of the drive power generation circuit is started.

〈第９実施形態〉
次に、この発明の第９実施形態に係る電源回路装置について説明する。図２０は、この実施形態に係る電源回路装置の回路図である。 <Ninth Embodiment>
Next, a power supply circuit device according to a ninth embodiment of the invention will be described. FIG. 20 is a circuit diagram of the power supply circuit device according to this embodiment.

この実施形態に係る電源回路装置は、ＢＧＲ回路１が安定動作領域に入り、Ａ／Ｄ変換回路１３が規定誤差範囲内で動作可能な状態になるまで、Ａ／Ｄ変換回路１３がマイコンへ固定のデジタル値を出力することを特徴とする。 In the power supply circuit device according to this embodiment, the A / D conversion circuit 13 is fixed to the microcomputer until the BGR circuit 1 enters the stable operation region and the A / D conversion circuit 13 becomes operable within a specified error range. The digital value is output.

Ａ／Ｄ変換回路１３は、ＢＧＲ起動検出回路３からアクティブの制御信号を入力するまでは、固定のデジタル値を出力する制御回路（請求項３に記載の制御回路）を備える。そして、ＢＧＲ回路１の発生する電圧が基準電圧Ｖｒｅｆの９０％に達し、Ａ／Ｄ変換回路１３が規定誤差範囲内で動作可能な状態になると、ＢＧＲ起動検出回路３がアクティブの制御信号をＡ／Ｄ変換回路１３へ出力する。そして、Ａ／Ｄ変換回路１３が、センサ本体１２から入力したアナログのセンサ信号をデジタル信号に変換し、それをマイコン１３へ出力する。 The A / D conversion circuit 13 includes a control circuit (a control circuit according to claim 3) that outputs a fixed digital value until an active control signal is input from the BGR activation detection circuit 3. When the voltage generated by the BGR circuit 1 reaches 90% of the reference voltage Vref and the A / D conversion circuit 13 becomes operable within a specified error range, the BGR activation detection circuit 3 sends an active control signal A / D conversion circuit 13 to output. Then, the A / D conversion circuit 13 converts the analog sensor signal input from the sensor body 12 into a digital signal and outputs it to the microcomputer 13.

つまり、外部電源Ｖｃｃが急激に立ち上がり、ＢＧＲ回路１が安定動作領域に入る前にＡ／Ｄ変換回路１３が誤動作してしまい、マイコン１３へ誤ったデジタル信号を出力するおそれがない。 That is, there is no possibility that the external power supply Vcc suddenly rises and the A / D conversion circuit 13 malfunctions before the BGR circuit 1 enters the stable operation region, and an erroneous digital signal is output to the microcomputer 13.

また、マイコン１３から出力されるデジタル信号をアナログ信号に変換するＤ／Ａ変換回路を備える構成の場合は、そのＤ／Ａ変換回路とＢＧＲ起動検出回路３とを接続する。Ｄ／Ａ変換回路は、ＢＧＲ起動検出回路３からアクティブの制御信号を入力するまでは、次段のアナログ回路に固定電圧を出力する。そして、ＢＧＲ回路１の発生する電圧が基準電圧Ｖｒｅｆの９０％に達し、Ｄ／Ａ変換回路が規定誤差範囲内で動作可能な状態になると、ＢＧＲ起動検出回路３がアクティブの制御信号をＤ／Ａ変換回路へ出力する。そして、Ｄ／Ａ変換回路が、マイコン１３から入力するデジタル信号をアナログ信号に変換する処理を開始する。 In the case of a configuration including a D / A conversion circuit that converts a digital signal output from the microcomputer 13 into an analog signal, the D / A conversion circuit and the BGR activation detection circuit 3 are connected. The D / A conversion circuit outputs a fixed voltage to the next-stage analog circuit until an active control signal is input from the BGR activation detection circuit 3. When the voltage generated by the BGR circuit 1 reaches 90% of the reference voltage Vref and the D / A conversion circuit becomes operable within the specified error range, the BGR activation detection circuit 3 sends an active control signal to the D / A Output to A conversion circuit. Then, the D / A conversion circuit starts processing for converting the digital signal input from the microcomputer 13 into an analog signal.

また、この発明に係る電源回路装置は、センサ装置以外の装置であって、Ａ／Ｄ変換回路またはＤ／Ａ変換回路を備えるものにも適用することができる。また、この発明に係る電源回路装置は、ＢＧＲ回路１が安定動作領域に入らないと正常動作しないおそれのある回路に対しても適用することができる。 Further, the power supply circuit device according to the present invention can be applied to devices other than the sensor device and including an A / D conversion circuit or a D / A conversion circuit. The power supply circuit device according to the present invention can also be applied to a circuit that may not operate normally unless the BGR circuit 1 enters the stable operation region.

１・・ＢＧＲ回路（基準電圧発生回路）、
２・・ＰＯＲ信号生成回路（制御信号出力回路）、
３・・ＢＧＲ起動検出回路（起動検出回路）、１１・・駆動電源生成回路、
ＳＷ１〜ＳＷ６・・スイッチ回路（請求項１，２に記載の制御回路）。 1. ・ BGR circuit (reference voltage generator),
2. POR signal generation circuit (control signal output circuit),
3 .... BGR start detection circuit (start detection circuit), 11 .... Drive power generation circuit,
SW1 to SW6..Switch circuit (control circuit according to claim 1 or 2).

Claims

A reference voltage generating circuit for generating a reference voltage based on an external power source supplied from the outside;
An activation detection circuit for detecting that the reference voltage generation circuit has entered a stable operation region;
A drive power generation circuit that generates a drive power supply for driving other circuits based on the external power supply and the reference voltage generated from the reference voltage generation circuit;
A control signal output circuit that outputs a control signal to the other circuit when the voltage of the drive power generated by the drive power generation circuit exceeds the reference voltage and reaches a threshold voltage;
On condition that the start detection circuit detects that the reference voltage generation circuit has entered the stable operation region, the control signal output circuit is delayed from the timing when the threshold voltage can be detected, A control circuit that controls the operation start timing of the drive power generation circuit so that the voltage of the drive power supply reaches the threshold voltage;
A power supply circuit device comprising:

In a power supply circuit device connected to a first circuit that outputs a signal and a second circuit that performs a predetermined process on the signal output from the first circuit and outputs the signal,
A reference voltage generating circuit for generating a reference voltage based on an external power source supplied from the outside;
An activation detection circuit for detecting that the reference voltage generation circuit has entered a stable operation region;
A drive power supply generation circuit for generating a drive power supply for driving the first circuit based on the external power supply and the reference voltage generated from the reference voltage generation circuit;
A control circuit for controlling the operation start timing of the drive power generation circuit so as to start the operation on the condition that the start detection circuit detects that the reference voltage generation circuit has entered the stable operation region;
A power supply circuit device comprising:

In a power supply circuit device connected to a first circuit that outputs a signal and a second circuit that performs a predetermined process on the signal output from the first circuit and outputs the signal,
A reference voltage generating circuit for generating a reference voltage based on an external power source supplied from the outside;
An activation detection circuit for detecting that the reference voltage generation circuit has entered a stable operation region;
A drive power supply generation circuit for generating a drive power supply for driving the first circuit based on the external power supply and the reference voltage generated from the reference voltage generation circuit;
A control circuit for fixing the output of the second circuit until the activation detection circuit detects that the reference voltage generation circuit has entered the stable operation region;
A power supply circuit device comprising:

The control signal output circuit is
A power-on reset signal in an active state is output to the other circuit when the external power is supplied, and the voltage of the drive power generated by the drive power generation circuit exceeds the reference voltage and the threshold voltage 2. The power supply circuit device according to claim 1, wherein the power-on reset signal is changed to an inactive state when reaching the value of 2.

The control circuit includes:
5. The power supply circuit device according to claim 1, further comprising a switching circuit made of a semiconductor element that starts and stops the operation of the drive power supply generation circuit.

The switching circuit is
6. The power supply circuit device according to claim 5, wherein supply of the reference voltage to the drive power supply generation circuit is started and stopped.

The switching circuit is
6. The power supply circuit device according to claim 5, wherein supply of the external power supply to the drive power supply generation circuit is started and stopped.

The switching circuit is
6. The power supply circuit device according to claim 5, wherein generation of the drive power supply in the drive power supply generation circuit is started and stopped.