JP5061915B2

JP5061915B2 - 固体撮像素子及び撮像装置

Info

Publication number: JP5061915B2
Application number: JP2008009474A
Authority: JP
Inventors: 清竹内
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2008-01-18
Filing date: 2008-01-18
Publication date: 2012-10-31
Anticipated expiration: 2028-01-18
Also published as: CN101488509B; TW200939464A; KR20090079817A; CN101488509A; JP2009168742A; US20090184387A1; US8035182B2; TWI382532B

Description

本発明は、入射光の波長とその強度を検出する、固体撮像素子及び撮像装置に係わる。

１つのフォトダイオードにより、ＲＧＢのカラー情報を取得する試みがある（例えば、特許文献１）。
特許文献１に記載されたフォトダイオードは、各画素がシリコン基板に０．２μｍ、０．６μｍ、２μｍの深さを持つ３つの拡散層を重ねるように配置される。このように、各画素が３層構造となっており、光の三原色である赤（Ｒ）・緑（Ｇ）・青（Ｂ）をシリコンの透過特性によって、深さの異なる各層がそれぞれ異なる波長を透過、受光するように設計されている。
例えば、シリコン基板の表面からＲＧＢのすべての波長を入射し、最上層においてＲＧＢのすべてを取り込み、中層では最上層で吸収されたＢの要素を除くＲＧを取り込み、最下層では最上層と中層で吸収されたＢＧを除くＲの要素を取り込む。そして、最下層で取り込んだＲの値を中層で取り込んだＲＧの値から引いてＧの値を求め、最上層で取り込んだＲＧＢの値からＲとＧの値を引いてＢの値を求める。
この構成によれば、単板であるにも関わらず原理的には光の三原色をそのまま取り入れた画像を生成することができる。

上述のフォトダイオードの構成は、ＲＧＢを深さ方向に切り出すものであるが、電子を捕獲する位置を変化させることができず、回路が複雑であるため、設計の自由度が低い。さらに、１つの画素で独立した色情報が連続して発生するため、連続する部分の正しいデータとノイズとを見分けてＲＧＢ特性を得ることが非常に困難であるため、ＲＧＢ特性を得るには複雑なソフトウエアが必要となる。

このため、分光センサとして、例えば、入射光に対応する単一のフォトダイオードを備え、ゲート電圧を変化させることによりフォトダイオードのポテンシャル深さを電圧制御できる構造を有する分光センサが提案されている（例えば、特許文献２参照）。この分光センサでは、ゲート電圧を変化させ、フォトダイオード内に入射した光により発生した電子を捕獲する深さをゲート電圧に対応させて変化させることにより、入射光の波長と強度を測定することができる。

ＵＳＰＮｏ．５，９６５，８７５号公報特開２００５−１０１１４号公報

しかしながら、特許文献２に記載された分光センサは、電極及び回路部を設けた撮像素子の前面から光が入射する構造である。光が入射する撮像素子上に回路等が形成されているため、光の入射する開口面が狭く、センサ表面からの受光量が低下し、結果的に感度も低下する。また、透明電極を使っていることにより波長が短い紫外あるいは青の光に対して極端に感度が低下する。

上述した問題の解決のため、本発明においては、単一のフォトダイオードにより高感度に分光測定が可能な、固体撮像素子及び撮像装置を提供するものである。

本発明の固体撮像素子に係わる画素は、第１導電型不純物基板に形成されたフォトダイオードと、フォトダイオード上に形成された、不純物が添加された多結晶シリコン層と、多結晶シリコン層にゲート電圧を印加するゲート電極とからなり、第１導電型不純物基板の、一方の面に配線層を有し、他方の面が光の入射側とされる。

また、本発明の固体撮像素子は、画素部が形成される画素領域と、周辺回路領域とを備える固体撮像素子であって、第１導電型不純物基板に形成された第１導電型不純物領域、第２導電型不純物領域、第１導電型不純物領域、及び、第２導電型不純物領域が積層された構造を有するフォトダイオードと、フォトダイオード上に形成され、不純物が添加された多結晶シリコン層と、多結晶シリコン層にゲート電圧を印加する、画素領域外の多結晶シリコン層上に形成されたゲート電極とからなる画素と、画素が二次元配置された画素部と、第１導電型不純物基板中に形成された第２導電型ウェルと、第２導電型ウェル中に形成された第１導電型ウェルと、第１導電型ウェル中に形成されたＣＭＯＳ回路とからなる周辺回路領域と、を備え、第１導電型不純物基板の一方の面に配線層を有し、他方の面が光の入射側とされる。

また、本発明の撮像装置は、撮像光学部と、固体撮像素子と、信号処理部と、を有する撮像装置であって、固体撮像素子は、画素部が形成される画素領域と、周辺回路領域とを備える固体撮像素子であって、第１導電型不純物基板に形成された第１導電型不純物領域、第２導電型不純物領域、第１導電型不純物領域、及び、第２導電型不純物領域が積層された構造を有するフォトダイオードと、フォトダイオード上に形成され、不純物が添加された多結晶シリコン層と、多結晶シリコン層にゲート電圧を印加する、画素領域外の多結晶シリコン層上に形成されたゲート電極とからなる画素と、画素が二次元配置された画素部と、第１導電型不純物基板中に形成された第２導電型ウェルと、第２導電型ウェル中に形成された第１導電型ウェルと、第１導電型ウェル中に形成されたＣＭＯＳ回路とからなる周辺回路領域と、を備え、第１導電型不純物基板の一方の面に配線層を有し、他方の面が光の入射側とされる。

本発明の固体撮像素子では、フォトダイオードが形成される半導体層の一方の面に配線層を有し、他方の面が光の入射側とされる構成であるため、フォトダイオード上に配線層や透明電極が形成されず、紫外領域までの広い波長域において高感度な分光特性を計測することができる。また、分光特性からカラー画像の抽出を行うことにより、広い波長域において高感度な撮像装置を構成することができる。

本発明によれば、単一のフォトダイオードにより高感度な分光特性の測定が可能である。

本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
本発明は、分光測定が可能な撮像素子である。半導体装置に入射した光は、半導体の表面からの深さにより光電変換される光の波長が変化する。この光の性質を利用し、撮像素子を構成する分光センサにゲート電極を設け、光子から変換された電子がたまる電荷の井戸のポテンシャルを可変制御させることにより、分光特性を測定することができる。そして、画素としてこの分光センサを用いることにより、測定した分光特性からカラー画像の抽出を行う固体撮像素子を構成することができる。

まず、図１を用いて半導体の表面に入射する光の波長情報を得るための基本原理について説明する。
半導体に光があたると、その光のエネルギーｈνにより、半導体中に電子・正孔対が発生する。なお、ｈはプランク定数、νは光振動数を表す。
これは、光と半導体の相互作用によるものであり、半導体の種類と波長に依存している。例えば、半導体の種類がシリコン（Ｓｉ）の場合には、約１．１ＶのバンドキャップＥｇ（禁制帯）を有しており、ｈν＞Ｅｇとなる入射光に対して価電子帯から伝導帯への電子の励起が行われ、光が電荷に変わる。このときｈν０＝ｈｃ／λ０＝Ｅｇとなる波長λ０を基礎吸収端と呼び、これが半導体内で光電変換される波長の上限を与える。例えばＳｉの場合λ０は、λ０≒１．０μｍである。
そして図１に示すように、吸収の起こる領域から見ると、入射光の強度をＩ_０、表面での反射率をＲとすると、実際に半導体に入射する光は、（１−Ｒ）・Ｉ_０となる。半導体表面からの深さｘの位置での光の強さＩ、（ｘ＋ｄｘ）の位置での光の強さを（Ｉ＋ｄＩ）とすると、ｄＩ＝−α・Ｉ・ｄｘとなる吸収係数αを定義することができる。
この式を積分すると、

となる。この式は、深さ方向の光強度分布を示し、ｘ０＝１／αのあたりまでが実効的な吸収領域と考えることができる。

次に、図２に半導体に入射する光のエネルギー（ｅＶ）と、吸収係数α（ｃｍ^−１）の波長依存性を示す。フォトンのエネルギーが高い（波長が短い）ほど吸収係数αの値は大きくなる。また、実効的な吸収領域が浅くなる。すなわち、短波長の光は半導体の表面に近い位置でほとんど吸収されて光電変換される。これに対し、長波長の光は半導体の表面からより深い位置まで達して光電変換される。

そこで、本発明では、半導体装置の入射光により発生する電子（又は正孔）を、収集可能なポテンシャル深さを変化させて発生する電流を測定する。この方法により、入射する光の波長情報を得ることができる。
例えば、単色光が入射している場合においては、半導体内の深さ（位置）Ｗまでに発生する電流を計算によって求めることができる。半導体に光が入射すると光強度は指数関数的に減衰する。よって、ある深さｘにおける光強度Φは、

ここで、Φ_０：入射光強度〔Ｗ／ｃｍ^２〕
α：吸収係数〔ｃｍ^−１〕
これより、深さＷまでに吸収される割合を求めると、

となる。
これらより、深さＷまでに発生する電流は次式で決まる。

ここで、Ｓ：受光部の面積〔ｃｍ^２〕
ｈν：光のエネルギー〔Ｊ〕
ｑ：電子ボルト〔Ｊ〕

２つの波長（λ _１とλ _２）の光が、強度Ａ_１とＡ_２で同時に入射したとする。表面から電子の捕獲位置Ｗ_１の距離までに発生した電子による電流を測定したら、電流Ｉ_１であった。

次に、電子の捕獲位置Ｗ_２の距離までに発生した電子による電流を測定したら、電流Ｉ_２であったとする。このとき、上記式（４）をそれぞれの波長に分けて表すと、以下の式で表すことができる。

ここで、各パラメータは次の通りである。Ａ_１、Ａ_２：入射光強度〔Ｗ／ｃｍ^２〕
Ｓ：センサ面積〔ｃｍ^２〕
Ｗ_１、Ｗ_２：電子の捕獲位置〔ｃｍ〕
α_１、α_２：それぞれの波長の吸収係数〔ｃｍ^−１〕
Ｉ_１：電子の捕獲位置をＷ_１としたときの電流の実測値〔Ａ〕
Ｉ_２：電子の捕獲位置をＷ_２としたときの電流の実測値〔Ａ〕
振動数ν_１＝ｃ／λ_１
振動数ν_２＝ｃ／λ_２
ここで、ｃは光速、Ｓは受光部の面積、ｈνは光のエネルギー、ｑは電子ボルトであり、入射光強度Ａ_１、Ａ_２以外はすべて既知の値であるから、この２式から連立方程式を解くことにより、入射光強度Ａ_１、Ａ_２を求めることができる。例えば、

と書ける。

各パラメータは次の通りである。

例えば、入射光を３つの波長に分離する場合は、式（４）に電子を捕獲する位置Ｗ_３の場合の電流Ｉ_３が増える。その後は、２波長の場合と同様に計算を行うことで、入ってきた光を３波長に分離できる。
同様に１００の波長で入ってくる入射光を分光する場合は、電子を捕獲する位置を１００回変化させて測定すればよい。

以下、本発明の実施の形態を詳細に説明する。
本発明の一実施の形態を、図３のブロック図及び図４の回路構成図によって説明する。図３及び図４は、列並列アナログ−デジタル変換器搭載のＣＭＯＳイメージセンサを示す。

図３及び図４に示すように、固体撮像素子１０は、画素部１１、垂直走査回路１８、列並列アナログ−デジタル変換器（ＡＤＣ：Analog-Digital converter）１５、ランプ波を生成するデジタル−アナログ変換器（ＤＡＣ：Digital-Analog converter）１９、ロジック制御回路２０、デジタル出力小振幅差動信号（ＬＶＤＳ：Low Voltage differential signaling）インターフェース（Ｉ／Ｆ）１６からなる。

画素部１１は、複数の画素１２が、例えばマトリックス上に二次元配置される。この画素１２は、例えば分光センサとしての機能を備え、フォトダイオードと、不純物が添加された多結晶シリコン層と、多結晶シリコン層にゲート電圧を印加するゲート電極とを備えて構成される。また、画素部１１には、画素の列単位で画素駆動配線が配列され、行単位で垂直信号線２４が配列された構成となる。画素部１１の各画素１２は、列方向に延びた画素駆動配線２５によって駆動される。また、画素の信号はアナログ信号であり、行方向に延びた垂直信号線２４に出力される。

列並列アナログ／デジタル変換装置である列並列ＡＤＣ１５は、比較器２１とカウンタ２３とからなる。比較器２１は、ランプ波を生成するＤＡＣ１９から生成されるランプ波と、各画素１２からのアナログ信号とを比較する。そして、カウンタ２３は、比較器２１における比較完了までの比較時間をカウントし、その結果を保持する例えばアップダウンカウンタとからなる。
このアップダウンカウンタ等よりなるカウンタ２３を高速動作させるため、位相同期回路（ＰＬＬ：Phase Locked Loop）１７を内蔵し高速カウントクロックが生成される。
また、画素部１１の信号を順次読み出すための制御回路として、内部クロックを生成するロジック制御回路２０、及び、行アドレスや行走査を制御する垂直走査回路１８が配置されている。
デジタル出力ＬＶＤＳインターフェース（Ｉ／Ｆ）１６は、列並列ＡＤＣ１５からの信号を処理して出力する。例えば、バッファリングだけを行う場合もあるし、その前に黒レベル調整、列ばらつき補正、各種のデジタル信号処理等の処理を行う場合もある。
さらに、特に図示しないが、その他の各種信号処理回路が配置されてもよい。

本実施の形態では、列並列ＡＤＣ１５の構成を比較器２１とカウンタ（アップダウンカウンタ）２３からなるものとしたが、アップダウンカウンタは、１本のカウント制御クロックで高速動作が可能な非同期アップダウンカウンタが好ましい。
また本実施例のアップダウンカウンタ構成は回路の簡略化・高速動作など利点が多く好ましい。一方、アップダウンカウンタの替わりに、カウンタを２重に設けること、またはカウンタは列並列とせず、メモリ手段を２重に設けることも可能である。

次に、図５に本実施の形態の固体撮像素子の画素部及び周辺回路部の構成の断面図を示す。

図５において、ウェハーをＣＭＰ(Chemical Mechanical Polishing)によって研磨することにより、１０〜２０μｍ程度の厚さの、例えばシリコン（Ｓｉ）による半導体層３１が形成される。その厚さの望ましい範囲は、可視光に対して５〜１５μｍ、赤外光に対して１５〜５０μｍ、紫外域に対して３〜７μｍである。この半導体層３１の一方の面側には例えばＳｉＯ_２からなる絶縁層３２、及び、不純物が添加された多結晶シリコン（ｐｏｌｙ−Ｓｉ）層３５を挟んで遮光膜３３が形成されている。不純物が添加された多結晶シリコン（ｐｏｌｙ−Ｓｉ）層３５には、同じく不純物が添加された多結晶シリコンによるゲート電極Ｖｇが形成される。

遮光膜３３は配線と異なり、光学的な要素だけを考慮してレイアウトされる。この遮光膜３３には開口部３３Ａが形成される。遮光膜３３の上には、例えばシリコン窒化膜（ＳｉＮ）からなるパッシベーション膜３４が形成され、さらに開口部３３Ａの上方にマイクロレンズ３６が形成される。
すなわち、半導体層３１の一方の面側から入射する光は、マイクロレンズ３６を経由して、半導体層３１に形成される後述するフォトダイオード３７の受光面に導かれる画素構造である。半導体層３１の他方の面側には、トランジスタや金属配線が形成される配線層３８が形成され、その下にはさらに基板支持材３９が貼り付けられる。

ここで、従来のＣＭＯＳイメージセンサでは、配線層側を表面側とし、この配線層側から入射光を取り込む表面受光型の画素構造を採っていたのに対して、本実施形態に係るＣＭＯＳイメージセンサでは、配線層３８と反対側の面（裏面）側から入射光を取り込むことから、裏面受光型の画素構造となっている。この裏面受光型画素構造から明らかなように、マイクロレンズ３６からフォトダイオード３７までの間には遮光膜３３が金属層として存在するだけであること、またこの遮光層３３のフォトダイオード３７からの高さが絶縁層３２の膜厚(例えば、約０．５μｍ)分と比較的低いことから、金属層でのけられによる集光の制限を無くすことができる。

また、ゲート電極Ｖｇから、各フォトセンサに同一電位を与える。このゲート電極Ｖｇは、例えば、フォトセンサ部にそれぞれ形成されてもよく、すべてのフォトセンサを覆いゲート電極Ｖｇを１つだけ形成されてもよい。また、このゲート電極Ｖｇは光の入射側に形成される。

図６は、半導体層３１のウェル構造の一例を示す断面構造図であり、図中、図５と同等部分には同一符号を付して示す。

本例では、Ｎ型の第１導電型不純物基板４１を用いる。半導体層３１の厚さは、先述したように、可視光に対しては５〜１５μｍが望ましく、本例では例えば１０μｍとし得る。これにより、可視光を良好に光電変換できる。半導体層３１の一方の面には、浅いＰ^＋型の第２導電型不純物領域４２が画素部の全面に亘って形成されている。画素分離領域は深いＰウェル型の第２導電型不純物領域４３によって形成されており、一方の面のＰ^＋型の第２導電型不純物領域４２と接続される。

フォトダイオード３７のＮ型の第１導電型不純物領域３０は、Ｐウェル型の第２導電型不純物領域を形成しないことで、Ｎ型の第１導電型不純物基板４１を利用して形成されている。このＮ型の第１導電型不純物領域３０が光電変換領域であり、その面積が小さく濃度が薄いために完全空乏化している。その上に、信号電荷(本例では、電子)を蓄積するＰウェル型の第２導電型不純物領域４４が形成され、その上にさらに、埋め込みフォトダイオードとするためのＮ⁻型の第１導電型不純物領域４５が形成されている。さらに、半導体層３１上には、絶縁層３２、不純物が添加されたポリシリコン層３５が形成される。また、不純物が添加されたポリシリコン層３５にゲート電極Ｖｇが形成される。

上述のように、本実施の形態の分光センサは、ゲート電極Ｖｇ、ポリシリコン層３５、絶縁層３２、フォトダイオード３７から構成される。また、フォトダイオード３７は、Ｐ^＋型の第２導電型不純物領域４２、Ｎ型の第１導電型不純物領域３０、Ｐウェル型の第２導電型不純物領域４４、Ｎ⁻型の第１導電型不純物領域４５から構成される。つまり、Ｐ^＋ＮＰＮ接合の構成のフォトダイオード３７と、このフォトダイオード３７上に形成されたポリシリコン層３５と、このポリシリコン層３５に形成されるゲート電圧を印加するゲート電極Ｖｇから構成される。
そして、上述の分光センサにより測定した分光特性からカラー画像の抽出を行うことにより、上述の分光センサの構成を固体撮像素子の画素部として用いることができる。

上述のフォトダイオードの構造によれば、過剰な信号電荷の排出先（オーバーフロードレイン）がフォトダイオードと同一平面上ではなく、基板裏面に位置する。このため、オーバーフロー機能素子を半導体表面に形成する必要がなく、フォトダイオード等の面積をより大きくすることができる。この構造により入射光の利用効率を高くすることができ、撮像素子の感度を高くすることができる。また、フォトダイオードに蓄積可能な信号電荷の量を多くすることができる。さらに、上述のフォトダイオードの構成によれば、長波長の光により基板深くで発生した電子がフォトダイオードに集まらず、その一部が転送中の信号電荷に混入してしまうときに生じる、スミアと呼ばれる現象（画面の高輝度被写体の上下に白いスジ状のノイズが出る現象）を抑制することができる。

なお、フォトダイオード３７は、図６から明らかなように、受光面側の表面積が配線層３８側の表面積よりも広くなるように形成される。これにより、開口部が大きくなり、入射光を効率良く取り込めることになる。このフォトダイオード３７で光電変換されかつＰウェル型の第２導電型不純物領域４４に蓄積された信号電荷は、転送トランジスタ４６によってＮ^＋型の第１導電型不純物領域のフローティングディフュージョン（ＦＤ）４７に転送される。フォトダイオード３７側とＦＤ４７とはＰ⁻型の第２導電型不純物領域４８によって電気的に分離される。

画素内の転送トランジスタ４６以外のトランジスタ６０は、深いＰウェル型の第２導電型不純物領域４３に通常通り形成される。一方、周辺回路領域については、裏面のＰ^＋型の第２導電型不純物領域４２に到達しない深さにＰウェル型の第２導電型不純物領域４９が形成され、このＰウェル型の第２導電型不純物領域４９の内側にさらにＮウェル型の第１導電型不純物領域５０が形成される。そして、これらＰウェル型の第２導電型不純物領域４９及びＮウェル型の第１導電型不純物領域５０の領域にＣＭＯＳ回路が形成された構成である。

また、上述の分光センサを用いた固体撮像素子は、いわゆる裏面入射型の撮像素子（例えば、ＣＣＤ、ＣＭＯＳ等）である。このため、例えば、図７に入射光の波長（ｎｍ）と量子効率（光電変換効率）（％）の関係の一例を示すように、裏面照射型の撮像素子では、表面入射型の撮像素子に比べてフォトダイオードからの電荷を読み出す回路部等がないため高感度である。また、表面入射型の撮像素子で必要とされた透明電極がないため、紫外領域から赤外領域まで高い波長領域において高い量子変換効率を有する。

上述の分光センサを用いた固体撮像素子においては、ゲート電極Ｖｇからのゲート電圧を変化させることにより量子井戸のポテンシャル深さを電圧制御できる構造を有する。この撮像素子は半導体の深さ方向による波長依存性と裏面入射の高感度を併せ持つ。

上述の撮像素子の駆動は、垂直読み出しにあわせゲート電圧を可変することで行う。この撮像素子の駆動による、入射光の分光測定の方法の一例を下記に示す。
まず、入射光を透過するとともに、ゲート電圧が印加される不純物が添加された多結晶シリコン膜に、例えば、ゲート電圧を１Ｖ印加して、そのときに流れる電流を読み取る。
次に、多結晶シリコン膜にゲート電圧を２Ｖ印加して、そのときに流れる電流を読み取る。
次に、多結晶シリコン膜にゲート電圧を５Ｖ印加して、そのときに流れる電流を読み取る。
次に、上記測定して電流値に基づいて、上述の式（２）から、入射光の各波長の強度を計算する。

例えば、可視域の場合は、波長が４００ｎｍから７００ｎｍまで３００ｎｍの幅があるため、撮像素子が１０ｎｍ単位分解能の場合、この分解能に応じて電圧変化をさせれば、３０回読み出して波長特性（分光特性）を得ることができる。また、分解能を上げれば分光特性の精度を向上させることが可能である。例えば、現在高速といわれる撮像素子もＨＤクラスの画素数で３００ｆｐｓ（Frame Per Second）程度であるため、１０ｆｐｓ程度で分光特性が得られる。
また、得られた分光特性から、色を再現することによりカラー画像の抽出を行うことができる。このため、カラーフィルタが不要な固体撮像素子を構成することができる。
さらに高速化を進め、画像処理能力を高くすることにより、応用範囲はさらに広がり、例えば、車載用カメラ等にも応用することができる。

次に、本実施形態に係る固体撮像素子の製造方法を、図８〜図１２の製造工程図を参照して説明する。図８〜図１２においては、図５に示す領域の一部分を例に、主要な事項のみを説明する。
以下の製造方法では、基板として厚膜ＳＯＩ（Semiconductor On Insulator）基板を用いる例について説明する。

まず、図８Ａに示すように、シリコン等より成る基板５３上に埋め込み酸化膜等より成る絶縁膜５２を介して形成されたシリコン部等を半導体層３１として用いる。すなわち、本実施の形態の固体撮像素子における半導体基体は、基体の一部に設ける半導体領域である。ＳＯＩ基板を用いる場合のシリコン部、すなわち半導体層３１の厚さｔは、例えば１０〜２０μｍ程度と比較的厚いことが望ましい。また、半導体層３１は、第１導電型、例えばＮ型を用いる。

半導体層３１の表面に薄く熱酸化より成る絶縁層５１を形成した後、例えばＰ型不純物であるボロン等を注入してＰウェル型の第２導電型不純物領域４３を形成する。このように、表面から比較的深い領域までイオン注入を行う場合は、メガ電子ボルトを扱える高エネルギーのイオン注入装置により行うことが望ましい。この第２導電型不純物領域４３は、平面形状を例えば格子状として、それぞれ等間隔に配置して形成する。

次に、図８Ｂに示すように、絶縁膜５２に至らない程度の深さの第２導電型不純物領域４３以外の領域に、受光部の下部となる例えばＮ型の第１導電型不純物のイオン注入を行って、Ｎ型の第１導電型不純物領域３０を形成する。この場合においても、上述の第２導電型不純物領域４３と同様に、メガ電子ボルトを扱える高エネルギーのイオン注入装置を使って不純物注入を行う。
このイオン注入は、上述の工程において第２導電型不純物領域４３を格子状としたその開口部分に注入し、したがって、この第１導電型不純物領域３０は互いに等間隔の配置となる。
この場合、イオン注入により、隣接画素間で表面付近のダメージが発生することがある。このため、ダメージの程度の隣接画素間差を小さくするように、イオン種として原子量の小さい例えばリンを用いることが望ましい。

一方、電子を受光部の第１の面３１Ａ側、すなわち配線回路側に収集するためには、第１の面３１Ａ側ほど不純物濃度が濃いように構成するのが好ましい。そのために、数回に渡って第１の面３１Ａ側ほどドーズ量を増やしてイオン注入することが好適である。

次に、図９Ａに示すように、素子分離領域５４を形成する。ここではＳＴＩ（Shallow Trench Isolation）を用いている。これは、シリコン等の半導体層３１に穴を掘り、その穴を例えばＳｉＯ_２で埋め込むことによる素子分離である。途中９５０℃程度の強い熱工程を通すので、上述したように、前の工程で注入したイオンが多めに拡散する。そして、その後、図９Ｂに示すように、絶縁層５１を介して、ゲート電極５５を形成する。

次に、図９Ｃに示すように、受光部の第１の面３１Ａ側の構造を形成する。例えば、第２導電型この場合ボロン等をイオン注入して、Ｐウェル型の第２導電型不純物領域４４を形成する。そして、図示しないがゲート電極５５の側壁を形成し、第１導電型この場合Ｎ型のヒ素等をイオン注入し、８５０℃程度の軽い熱工程を通してあまり拡散させずに活性化し、Ｎ⁻型の第１導電型不純物領域４５を形成する。図示しないが、トランジスタのソース・ドレインもこの工程位置にて形成する。

次に、図１０に示すように、ゲート電極５５上に層間絶縁層５６を介して配線層５７，５８を形成し、ＢＣＢ（ベンゾシクロブテン)樹脂などの接着剤５９により、シリコン等の基板支持材３９を貼り付ける。

その後、半導体層３１すなわちＳＯＩ基板を裏返し、ＳＯＩの基板５３と埋め込み酸化膜より成る絶縁層５２を研磨とエッチングにて除去し、第２の面３１Ｂを露出する。更に、第２の面３１Ｂの表面に薄い保護酸化膜を形成し、図１１に示すように、第２の面３１Ｂ側表面にボロン等をイオン注入し、レーザーアニール等で活性化してＰ^＋型の第２導電型不純物領域４２を形成する。更にこの上に絶縁層３２を積層形成する。
そして、絶縁層３２上に不純物を添加したポリシリコン層３５を積層し、ポリシリコン層３５の一部にゲート電極Ｖｇを形成する。

その後、図１２に示すように、第２の面３１Ｂ上の絶縁層３２上に、例えばシリコン窒化膜（ＳｉＮ）等によりパッシベーション膜３４を形成し、更にマイクロレンズ３６を形成する。これらマイクロレンズ３６は、受光部を構成する第１導電型不純物領域４５、第２導電型不純物領域４４及び第１導電型不純物領域３０に対応する位置に、略等間隔に形成する。
以上の方法により、本実施形態に係る固体撮像素子を製造することができる。

以上説明した本発明の実施形態に係る固体撮像素子を用いて、図１３に示すように、本発明の構成の撮像装置１００を作製することができる。
図１３に示す撮像装置１００は、携帯電話、デジタルスチルカメラ、ビデオカメラ、その他の撮像機能を有する電子機器として構成される。撮像装置１００は、撮像光学部１０１、固体撮像素子１０２、信号処理部１０３、また例えばこの信号処理部１０３と伝送バスライン１０４によって接続される一時記憶部１０５、表示装置１０６、記録装置１０７、操作部１０８及び電源部１０９によって構成される。

撮像光学部１０１は、各種レンズ、シャッター、絞り機構等からなり、被写体画像を固体撮像素子１０２に導く。固体撮像素子１０２は、上述の実施の形態の固体撮像素子であり、撮像光学部１０１を通して結像された被写体光を光電変換することにより、信号として出力する。信号処理部１０３は、デジタル信号を処理するＤＳＰ（Digital Signal Processors）等で構成され、固体撮像素子１０２から出力された画像信号にフォーマット等の処理を施し、表示用や記録用のデータに変換する。

一時記憶部１０５は、ＲＡＭ（Random Access Memory）等によって構成され、信号処理部１０３によって処理された画像データを一時的に記録する。表示装置１０６は、液晶表示器等によって構成され、上記信号処理部１０３で処理した画像データを表示する。記録装置１０７は、フラッシュメモリ、ＥＰＲＯＭ（Erasable Programmable ROM)、ＨＤ（ハードディスク）等により構成され、画像データを記録する。操作部１０８は、撮像装置１００の動作を制御する制御信号を外部から入力するシャッタボタン、各種機能キー、カーソルキー等により構成される。電源部１０９は、撮像装置１００の上記各部に動作電源を供給する。

撮像装置１００を上述の実施の形態の固体撮像素子を用いて構成することにより、等間隔サンプリングによる信号処理を行うことができるので、信号処理の煩雑化を回避することができる。
なお、撮像装置１００は上述の構成に限られず、その他の様々な構成によって形成することができる。

以上説明したように、本実施形態の固体撮像素子、撮像装置によれば、裏面入射型の構成の撮像素子を用いることにより、高感度で分光特性が広い計測が可能となる。
従来の表面入射型の撮像素子では、光が入射するフォトダイオード上に電極及び回路部を設けているため、開口面が狭く、また、透明電極を使っていることにより、波長が短い紫外あるいは青の光に対して極端に感度が落ちる。これに対し、本実施の形態の裏面入射型の撮像素子では、電極、回路部がないため感度もよく、特に短波長側の分光特性がよくなる。

また、従来の分光センサでは、１８０分の１秒ごとにゲート電圧を変え電子を捕らえる深さを変えているが、上述の分光センサとして用いることにより、従来のものに対し測定時間が短くすることが可能であるため、さらに高速な分光処理を実現できる。
また、上述の分光センサを画素部として使用することにより、分光特性からカラー画像の抽出を行うことが可能な固体撮像素子を構成することができる。このとき、本実施の形態の分光センサを用いることによりカラーフィルタが不要となる。また、分光特性から色の再現を自在に作成できる。

また、上述の分光センサを用いることにより、従来のポイント測定又はライン測定による１次元測定に対し、二次元測定として面による分光測定が可能となる。
また、裏面受光型の構成を取ることにより、受光面を考慮した配線設計が不要となる。このため、画素部の配線設計の自由度が高くなり、画素の微細化が可能となる。
また、プロセス設計を高精度に行い、高速撮像を可能とすることにより、上述の撮像素子をすべてのセンシング、イメージデバイスに適用することが可能である。

本発明は、上述の構成に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。

半導体の表面に入射する光の波長情報を得るための基本原理について説明する図である。半導体に入射する光のエネルギーと吸収係数αの波長依存性を示す図である。本発明の実施形態例による固体撮像素子のブロック図である。本発明の実施形態例による固体撮像素子の回路構成図である。本発明の実施形態例による固体撮像素子の画素部及び周辺回路部の構成の断面図である。図５に示す半導体層の構成の一例を示す断面図である。裏面照射型及び表面入射型の撮像素子の入射光の波長と量子効率の関係を示す図である。Ａ，Ｂは本発明の実施形態例による固体撮像素子の製造方法の製造工程図である。Ａ〜Ｃは本発明の実施形態例による固体撮像素子の製造方法の製造工程図である。本発明の実施形態例による固体撮像素子の製造方法の製造工程図である。本発明の実施形態例による固体撮像素子の製造方法の製造工程図である。本発明の実施形態例による固体撮像素子の製造方法の製造工程図である。本発明の実施形態例による撮像装置の概略平面構成図である。

符号の説明

１０固体撮像素子、１１画素部、１２画素、１５列並列ＡＤＣ、１６デジタル出力ＬＶＤＳインターフェース（Ｉ／Ｆ）、１７位相同期回路、１８垂直走査回路、１９ＤＡＣ、２０ロジック制御回路、２１比較器、２３カウンタ、２４垂直信号線、２５画素駆動配線、３０第１導電型不純物領域、３１半導体層、３１Ａ第１の面、３１Ｂ第２の面、３２絶縁層、３３遮光膜、３３Ａ開口部、３４パッシベーション膜、３５ポリシリコン層、３６マイクロレンズ、３７フォトダイオード、３８配線層、３９基板支持材、４１第１導電型不純物基板、４２，４３，４４第２導電型不純物領域、４５第１導電型不純物領域、４６転送トランジスタ、４７フローティングディフュージョン、４８第２導電型不純物領域、４９第２導電型不純物領域、５０第１導電型不純物領域、５１絶縁層、５２絶縁膜、５３基板、５４素子分離領域、５５ゲート電極、５６層間絶縁層、５７，５８配線層、５９接着剤、６０転送トランジスタ以外のトランジスタ、１００撮像装置、１０１撮像光学部、１０２固体撮像素子、１０３信号処理部、１０４伝送バスライン、１０５一時記憶部、１０６表示装置、１０７記録装置、１０８操作部、１０９電源部、Ｖｇゲート電極

Claims

画素部が形成される画素領域と、周辺回路領域とを備える固体撮像素子であって、
第１導電型不純物基板に形成された第１導電型不純物領域、第２導電型不純物領域、第１導電型不純物領域、及び、第２導電型不純物領域が積層された構造を有するフォトダイオードと、前記フォトダイオード上に形成され、不純物が添加された多結晶シリコン層と、前記多結晶シリコン層にゲート電圧を印加する、前記画素領域外の前記多結晶シリコン層上に形成されたゲート電極とからなる画素と、
前記画素が二次元配置された前記画素部と、
前記第１導電型不純物基板中に形成された第２導電型ウェルと、前記第２導電型ウェル中に形成された第１導電型ウェルと、前記第１導電型ウェル中に形成されたＣＭＯＳ回路とからなる前記周辺回路領域と、を備え、
前記第１導電型不純物基板の一方の面に配線層を有し、他方の面が光の入射側とされる
固体撮像素子。
撮像光学部と、固体撮像素子と、信号処理部と、を有する撮像装置であって、
前記固体撮像素子は、画素部が形成される画素領域と、周辺回路領域とを備える固体撮像素子であって、第１導電型不純物基板に形成された第１導電型不純物領域、第２導電型不純物領域、第１導電型不純物領域、及び、第２導電型不純物領域が積層された構造を有するフォトダイオードと、前記フォトダイオード上に形成され、不純物が添加された多結晶シリコン層と、前記多結晶シリコン層にゲート電圧を印加する、前記画素領域外の前記多結晶シリコン層上に形成されたゲート電極とからなる画素と、前記画素が二次元配置された前記画素部と、前記第１導電型不純物基板中に形成された第２導電型ウェルと、前記第２導電型ウェル中に形成された第１導電型ウェルと、前記第１導電型ウェル中に形成されたＣＭＯＳ回路とからなる前記周辺回路領域と、を備え、前記第１導電型不純物基板の一方の面に配線層を有し、他方の面が光の入射側とされる
撮像装置。