JP5050024B2 - Substrate polishing apparatus and substrate polishing method - Google Patents
Substrate polishing apparatus and substrate polishing method Download PDFInfo
- Publication number
- JP5050024B2 JP5050024B2 JP2009222005A JP2009222005A JP5050024B2 JP 5050024 B2 JP5050024 B2 JP 5050024B2 JP 2009222005 A JP2009222005 A JP 2009222005A JP 2009222005 A JP2009222005 A JP 2009222005A JP 5050024 B2 JP5050024 B2 JP 5050024B2
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- substrate
- thin film
- film
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005498 polishing Methods 0.000 title claims description 272
- 239000000758 substrate Substances 0.000 title claims description 91
- 238000000034 method Methods 0.000 title description 24
- 239000010408 film Substances 0.000 claims description 123
- 239000010409 thin film Substances 0.000 claims description 43
- 230000007246 mechanism Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 description 37
- 239000010410 layer Substances 0.000 description 30
- 235000012431 wafers Nutrition 0.000 description 29
- 229910004298 SiO 2 Inorganic materials 0.000 description 21
- 238000005259 measurement Methods 0.000 description 10
- 238000003860 storage Methods 0.000 description 10
- 239000007788 liquid Substances 0.000 description 9
- 230000008859 change Effects 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000011065 in-situ storage Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 230000004043 responsiveness Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229920005830 Polyurethane Foam Polymers 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 239000011496 polyurethane foam Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- -1 tungsten halogen Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
本発明は、半導体ウェハ等の基板を研磨して平坦化するポリッシング装置等の基板研磨装置、および半導体ウェハ等の基板を研磨して平坦化する基板研磨方法に関するものである。 The present invention relates to a substrate polishing apparatus such as a polishing apparatus for polishing and flattening a substrate such as a semiconductor wafer, and a substrate polishing method for polishing and flattening a substrate such as a semiconductor wafer.
近年、半導体デバイスがますます微細化され素子構造が複雑になり、またロジック系の多層配線の層数が増えるに伴い、半導体デバイスの表面の凹凸はますます増え、段差が大きくなる傾向にある。半導体デバイスの製造では薄膜を形成し、パターンニングや開孔を行う微細加工の後、次の薄膜を形成するという工程を何回も繰り返すためである。 In recent years, semiconductor devices have become increasingly finer and the element structure has become more complex, and as the number of layers of logic-based multilayer wiring has increased, the unevenness of the surface of the semiconductor device has increased and the level difference has a tendency to increase. This is because, in the manufacture of semiconductor devices, the process of forming a thin film, micropatterning for patterning and opening and then forming the next thin film is repeated many times.
半導体デバイスの表面の凹凸が増えると、薄膜形成時に段差部での膜厚が薄くなったり、配線の断線によるオープンや配線層間の絶縁不良によるショートが起こったりするため、良品が取れなかったり、歩留まりが低下したりする傾向がある。また、初期的に正常動作をするものであっても、長時間の使用に対しては信頼性の問題が生じる。更に、リソグラフィ工程における露光時に、照射表面に凹凸があると露光系のレンズ焦点が部分的に合わなくなるため、半導体デバイスの表面の凹凸が増えると微細パターンの形成そのものが難しくなるという問題が生ずる。 If the irregularities on the surface of the semiconductor device increase, the film thickness at the stepped part will become thinner during thin film formation, open due to disconnection of the wiring, short circuit due to insulation failure between wiring layers, etc. There is a tendency to decrease. In addition, even if the device normally operates normally at the beginning, a problem of reliability occurs for a long time use. Furthermore, if the irradiation surface has irregularities at the time of exposure in the lithography process, the lens focus of the exposure system becomes partially unfocused. Therefore, if the irregularities on the surface of the semiconductor device increase, it becomes difficult to form a fine pattern itself.
従って、半導体デバイスの製造工程においては、半導体デバイス表面の平坦化技術がますます重要になっている。この平坦化技術のうち、最も重要な技術は、化学的機械的研磨(CMP(Chemical Mechanical Polishing))である。この化学的機械的研磨は、ポリッシング装置を用いて、シリカ(SiO2)等の砥粒を含んだ研磨液を研磨パッド等の研磨面上に供給しつつ半導体ウェハなどの基板を研磨面に摺接させて研磨を行うものである。 Accordingly, in the semiconductor device manufacturing process, a planarization technique for the surface of the semiconductor device is becoming increasingly important. Among the planarization techniques, the most important technique is chemical mechanical polishing (CMP). In this chemical mechanical polishing, a polishing apparatus containing abrasive grains such as silica (SiO 2 ) is supplied onto a polishing surface such as a polishing pad using a polishing apparatus, and a substrate such as a semiconductor wafer is slid onto the polishing surface. Polishing in contact.
この種のポリッシング装置は、研磨パッドからなる研磨面を有する研磨テーブルと、半導体ウェハを保持するためのトップリング又はキャリアヘッド等と称される基板保持装置とを備えている。このようなポリッシング装置を用いて半導体ウェハの研磨を行う場合には、基板保持装置により半導体ウェハを保持しつつ、この半導体ウェハを研磨テーブルに対して所定の圧力で押圧する。このとき、研磨テーブルと基板保持装置とを相対運動させることにより半導体ウェハが研磨面に摺接し、半導体ウェハの表面が平坦かつ鏡面に研磨される。 This type of polishing apparatus includes a polishing table having a polishing surface made of a polishing pad, and a substrate holding device called a top ring or carrier head for holding a semiconductor wafer. When polishing a semiconductor wafer using such a polishing apparatus, the semiconductor wafer is pressed against the polishing table with a predetermined pressure while the semiconductor wafer is held by the substrate holding apparatus. At this time, by moving the polishing table and the substrate holding device relative to each other, the semiconductor wafer comes into sliding contact with the polishing surface, and the surface of the semiconductor wafer is polished to a flat and mirror surface.
上述したポリッシング装置では、研磨速度が一定であれば、研磨量は研磨時間(処理時間)に比例する。このため、研磨時間の決定にあたっては、従来から以下の方法が採用されていた。即ち、まず1枚の半導体基板の研磨前における膜厚を測定する。続いて、その1枚の半導体基板を研磨装置で予め決めた一定時間に亘って研磨し、研磨後のその基板の膜厚を測定する。所要の研磨時間との関係から研磨速度を算定し、目標膜厚との関係から最適な研磨時間を計算する。そして、算出した研磨時間を用いて以降の半導体基板の研磨を行っている(例えば、特許文献1,2参照)。
In the polishing apparatus described above, if the polishing rate is constant, the polishing amount is proportional to the polishing time (processing time). For this reason, the following method has been conventionally employed in determining the polishing time. That is, first, the film thickness of one semiconductor substrate before polishing is measured. Subsequently, the single semiconductor substrate is polished by a polishing apparatus for a predetermined time, and the thickness of the substrate after polishing is measured. The polishing rate is calculated from the relationship with the required polishing time, and the optimum polishing time is calculated from the relationship with the target film thickness. Then, the subsequent polishing of the semiconductor substrate is performed using the calculated polishing time (see, for example,
しかしながら、このようにして算出した研磨速度を単に次回に研磨する基板の研磨速度算出の基準として適用した場合には、研磨速度にバラツキがあり、その研磨速度が1枚限りの限定的なものであった場合には、後続して処理する基板の膜厚が目標値から大きくはずれる要因となる。このため、既に研磨が終了した半導体基板の研磨量及び研磨時間を記憶領域に保存し、これらのデータから平均研磨速度を算出し、この平均研磨時間に基づいて次回の研磨を行うことが提案されている(特許文献3参照)。この過去のデータに基づいて平均研磨速度を算出する手法では、逐一ロット毎に研磨速度を測定する手間が省け、さらに測定のバラツキも低減することができるという効果がある。 However, when the polishing rate calculated in this way is simply applied as a reference for calculating the polishing rate of the substrate to be polished next time, the polishing rate varies, and the polishing rate is limited to one sheet. In such a case, the film thickness of the substrate to be subsequently processed becomes a factor that greatly deviates from the target value. For this reason, it has been proposed to store the polishing amount and polishing time of a semiconductor substrate that has already been polished in a storage area, calculate the average polishing rate from these data, and perform the next polishing based on this average polishing time. (See Patent Document 3). The method of calculating the average polishing rate based on the past data has an effect that the labor for measuring the polishing rate for each lot can be saved and the variation in measurement can be reduced.
しかしながら、ポリッシング装置における研磨速度は、研磨パッドの表面状態、研磨パッド表面の目立てを行うパッドコンディショナーの状態、研磨液の組成や供給温度、成膜工程における温度や圧力や材料の変動に伴う膜の物性値の不均一性、研磨温度の変動等に強く依存するものであり、常に平均研磨時間どおりに安定しているとは限らない。 However, the polishing speed in the polishing apparatus depends on the surface condition of the polishing pad, the condition of the pad conditioner that sharpens the surface of the polishing pad, the composition and supply temperature of the polishing liquid, the temperature of the film accompanying the fluctuation of temperature, pressure, and material in the film forming process. It depends strongly on non-uniformity of physical property values, fluctuations in polishing temperature, etc., and is not always stable according to the average polishing time.
本発明は上述した事情に鑑みて為されたもので、過研磨による製造歩留まりの低下や、工程のやり直し(リワーク)による製造コストの増大を抑制し、目標とする残膜厚に正確に研磨することができる基板研磨装置及び基板研磨方法を提供することを目的とする。 The present invention has been made in view of the above-described circumstances, and suppresses a decrease in manufacturing yield due to overpolishing and an increase in manufacturing cost due to rework (rework), and accurately polishes to a target remaining film thickness. An object of the present invention is to provide a substrate polishing apparatus and a substrate polishing method that can be used.
上記課題を解決する本発明の基板研磨装置は、研磨対象基板を研磨する機構と、前記基板上に成膜された薄膜の厚みを計測する為の膜厚測定装置と、目標とする研磨後の薄膜厚みを入力する為のインタフェースと、研磨時間および研磨速度を算出する為の演算装置を有する制御装置とを備え、前記演算装置は、前記基板上に成膜された上層の薄膜と下層の薄膜それぞれの膜種の研磨速度比、及び基板上に成膜された上層の薄膜及び下層の薄膜の一部を研磨したときの研磨量と研磨時間との関係または基板上に成膜された上層の薄膜を研磨した時の研磨量と研磨時間との関係に基づき、下層の薄膜の研磨速度を算出し、この算出した下層の薄膜の研磨速度を基に追加研磨時間を設定する手段を備えたことを特徴とするものである。 A substrate polishing apparatus of the present invention that solves the above problems includes a mechanism for polishing a substrate to be polished, a film thickness measuring device for measuring the thickness of a thin film formed on the substrate, and a target after polishing An interface for inputting a thin film thickness, and a control device having an arithmetic unit for calculating a polishing time and a polishing rate, the arithmetic unit comprising an upper layer thin film and a lower layer thin film formed on the substrate The polishing rate ratio of each film type, the relationship between the polishing amount and polishing time when polishing a part of the upper thin film and the lower thin film formed on the substrate, or the upper layer formed on the substrate Based on the relationship between the polishing amount and polishing time when the thin film was polished, the polishing rate of the lower layer thin film was calculated, and a means for setting the additional polishing time based on the calculated polishing rate of the lower layer thin film was provided It is characterized by.
本発明の基板研磨方法は、基板上に成膜された上層の薄膜及び下層の薄膜の一部を研磨したときの研磨量と研磨時間との関係、及び基板上に成膜された上層の薄膜と下層の薄膜それぞれの膜種の研磨速度比から下層の薄膜の研磨速度を算出し、算出した下層の薄膜の研磨速度を基に追加研磨時間を設定することを特徴としている。
本発明の他の基板研磨方法は、基板上に成膜された上層の薄膜を研磨した時の研磨量と研磨時間との関係、及び基板上に成膜された上層の薄膜と下層の薄膜それぞれの膜種の研磨速度比から下層の薄膜の研磨速度を算出し、算出した下層の薄膜の研磨速度を基に追加研磨時間を設定することを特徴としている。
The substrate polishing method of the present invention includes the relationship between the polishing amount and the polishing time when polishing a part of the upper thin film and the lower thin film formed on the substrate, and the upper thin film formed on the substrate. The polishing rate of the lower layer thin film is calculated from the polishing rate ratio of the respective film types of the lower layer and the lower layer, and the additional polishing time is set based on the calculated polishing rate of the lower layer thin film .
Another substrate polishing method of the present invention is the relationship between the polishing amount and polishing time when the upper thin film formed on the substrate is polished, and the upper thin film and the lower thin film formed on the substrate, respectively. The polishing rate of the lower layer thin film is calculated from the polishing rate ratio of the above film types, and the additional polishing time is set based on the calculated polishing rate of the lower layer thin film.
本発明によれば、正確な研磨速度の算出が行え、これにより正確な残膜厚の制御が行える基板研磨装置及び基板研磨方法が提供される。 According to the present invention, there are provided a substrate polishing apparatus and a substrate polishing method capable of calculating an accurate polishing rate and thereby accurately controlling a remaining film thickness.
以下、本発明の実施形態について添付図面を参照して説明する。図1〜図7は本発明に係る一実施形態を示す図である。 Embodiments of the present invention will be described below with reference to the accompanying drawings. 1-7 is a figure which shows one Embodiment based on this invention.
図1は、本発明に係る基板研磨装置の各部の配置構成を示す平面図である。この基板研磨装置は、研磨面を有する研磨テーブルと、研磨対象の基板を保持して研磨テーブルの研磨面に押圧する基板保持装置と、基板上に形成されている膜の膜厚を測定する膜厚測定装置と、を備えている。 FIG. 1 is a plan view showing an arrangement configuration of each part of a substrate polishing apparatus according to the present invention. The substrate polishing apparatus includes a polishing table having a polishing surface, a substrate holding device that holds a substrate to be polished and presses it against the polishing surface of the polishing table, and a film that measures the film thickness of a film formed on the substrate A thickness measuring device.
この基板研磨装置は、走行レール1003上を移動する搬送ロボット1004がカセット1001内にストックされている半導体ウェハなどの基板の取出・収納を行うとともに、その未研磨・研磨済みの基板を載置台1050および搬送ロボット1020に中継させてロータリートランスポーター1027との間を往復させる。そして、そのロータリートランスポーター1027上の基板を後述する基板保持装置のトップリング1に保持させつつ研磨テーブル100上に位置させることにより、複数枚の基板を連続して研磨処理することができるように、この基板研磨装置はシステム化されている。なお、図1において、1005,1022は洗浄機であり、研磨後の基板を洗浄乾燥することができるように構成されている。また、1036も研磨テーブルであり、基板を2段研磨することができるように構成されている。1038,3000は研磨テーブル100,1036のドレッシングを行うためのドレッサであり、1043はそのドレッサ1038を洗浄するための水桶である。
In this substrate polishing apparatus, a
この基板研磨装置には、研磨後に洗浄及び乾燥処理が完了した半導体ウェハ等の膜厚を測定するIn-line膜厚測定装置200を備えている。図1に示すように、搬送ロボット1004が研磨後のウェハをカセット1001内に収納する前、もしくは搬送ロボット1004が研磨前のウェハをカセット1001から取出した後(In-line)に、センサコイルによる渦電流信号、光学的手段による研磨面への入射および反射の光学信号、研磨面の温度信号、あるいはマイクロ波の反射信号などの単独または適切なる組合せから、その半導体ウェハなどの基板の導電性膜のCu膜やバリア層または、酸化膜等の絶縁膜の膜厚を測定する膜厚測定装置(測定手段)200が配置されている。そして、この基板研磨装置は、その基板の研磨中または/および研磨後に、導電性膜が配線部などの必要な領域を除いて除去され、または絶縁膜が除去されることをこれらのセンサ信号や計測値を監視することにより検出して、CMPプロセスの終点を決定し、適切な研磨処理を繰り返すことができるようになっている。
The substrate polishing apparatus includes an in-line film
また、図示しないが、研磨テーブル100には、研磨中の半導体ウェハ等の膜厚を測定するIn-situ膜厚測定装置を備えている。そして、これらの測定結果は、後述するコントローラに伝達され、研磨装置の動作データ(レシピ)の修正等に用いられる。そして、研磨ステップの各研磨プロセスの条件、たとえば研磨テーブル、トップリングの回転数、圧力等と連動して、センサ出力を単独または組合せることで、研磨ステップ毎の研磨対象物の金属膜、酸化膜などの非金属の厚膜から薄膜までの膜厚計測、相対増減変化を検出することで、研磨工程における各種の条件設定、例えば研磨終点の検出に用いられる。そして、これらの膜厚測定装置では、半導体ウェハの半径方向に区画された各領域の膜厚の計測が可能であり、基板保持装置の半導体ウェハの領域毎に加える押圧力は、膜厚測定装置による当該領域毎の膜厚の測定情報に基づいて調整される。 Although not shown, the polishing table 100 includes an in-situ film thickness measuring device that measures the film thickness of a semiconductor wafer or the like being polished. These measurement results are transmitted to a controller, which will be described later, and used to correct operation data (recipe) of the polishing apparatus. In combination with the conditions of each polishing process in the polishing step, for example, the polishing table, the rotation speed of the top ring, the pressure, etc. By measuring the film thickness from a non-metallic thick film such as a film to a thin film and detecting a relative increase / decrease change, it is used for setting various conditions in the polishing process, for example, detecting a polishing end point. In these film thickness measuring devices, the film thickness of each region partitioned in the radial direction of the semiconductor wafer can be measured, and the pressing force applied to each region of the semiconductor wafer of the substrate holding device is the film thickness measuring device. Is adjusted based on the film thickness measurement information for each region.
この基板研磨装置の基板保持装置は、上述したように研磨対象である半導体ウェハ等の基板を保持して研磨テーブル上の研磨面に押圧して研磨する装置である。図2に示すように、基板保持装置を構成するトップリング1の下方には、上面に研磨パッド(研磨布)101を貼付した研磨テーブル100が設置されている。また、研磨テーブル100の上方には研磨液供給ノズル102が設置されており、この研磨液供給ノズル102によって研磨テーブル100上の研磨パッド101上に研磨液Qが供給されるようになっている。
The substrate holding device of this substrate polishing apparatus is an apparatus that holds a substrate such as a semiconductor wafer to be polished as described above and presses it against the polishing surface on the polishing table for polishing. As shown in FIG. 2, a polishing table 100 having a polishing pad (polishing cloth) 101 attached to the upper surface is installed below the
なお、市場で入手できる研磨パッドとしては種々のものがあり、例えば、ロデール社製のSUBA800、IC−1000、IC−1000/SUBA400(二層クロス)、フジミインコーポレイテッド社製のSurfin xxx−5、Surfin 000等がある。SUBA800、Surfin xxx−5、Surfin 000は繊維をウレタン樹脂で固めた不織布であり、IC−1000は硬質の発泡ポリウレタン(単層)である。発泡ポリウレタンは、ポーラス(多孔質状)になっており、その表面に多数の微細なへこみ又は孔を有している。 There are various types of polishing pads available on the market, such as SUBA800, IC-1000, IC-1000 / SUBA400 (double-layer cloth) manufactured by Rodel, Surfin xxx-5 manufactured by Fujimi Incorporated, Surfin 000 etc. SUBA800, Surfin xxx-5, and Surfin 000 are non-woven fabrics in which fibers are hardened with urethane resin, and IC-1000 is a hard foamed polyurethane (single layer). The polyurethane foam is porous (porous) and has a large number of fine dents or pores on its surface.
トップリング1は、自在継手部10を介してトップリング駆動軸11に接続されており、トップリング駆動軸11はトップリングヘッド110に固定されたトップリング用エアシリンダ111に連結されている。このトップリング用エアシリンダ111によってトップリング駆動軸11は上下動し、トップリング1の全体を昇降させると共にトップリング本体2の下端に固定されたリテーナリング3を研磨テーブル100に押圧するようになっている。トップリング用エアシリンダ111はレギュレータRE1を介して圧縮空気源120に接続されており、レギュレータRE1によってトップリング用エアシリンダ111に供給される加圧空気の空気圧等の流体圧力を調整することができる。これにより、リテーナリング3が研磨パッド101を押圧する押圧力を調整することができる。
The
また、トップリング駆動軸11はキー(図示せず)を介して回転筒112に連結されている。この回転筒112はその外周部にタイミングプーリ113を備えている。トップリングヘッド110にはトップリング用モータ114が固定されており、上記タイミングプーリ113は、タイミングベルト115を介してトップリング用モータ114に設けられたタイミングプーリ116に接続されている。従って、トップリング用モータ114を回転駆動することによってタイミングプーリ116、タイミングベルト115、及びタイミングプーリ113を介して回転筒112及びトップリング駆動軸11が図示しない機構により、昇降自在に一体に回転し、トップリング1が回転する。なお、トップリングヘッド110は、フレーム(図示せず)に固定支持されたトップリングヘッドシャフト117によって支持されている。
The top
研磨時には、吸着部による半導体ウェハWの吸着を解除し、トップリング1の下面に半導体ウェハWを保持させると共に、トップリング駆動軸11に連結されたトップリング用エアシリンダ111を作動させてトップリング1の下端に固定されたリテーナリング3を所定の押圧力で研磨テーブル100の研磨面に押圧する。この状態で、圧力室22,23、中心部圧力室、及び中間部圧力室にそれぞれ所定の圧力の加圧流体を供給し、半導体ウェハWを研磨テーブル100の研磨面に押圧する。そして、研磨液供給ノズル102から研磨液Qを流すことにより、研磨パッド101に研磨液Qが保持され、半導体ウェハWの研磨される面(下面)と研磨パッド101との間に研磨液Qが存在した状態で研磨が行われる。
At the time of polishing, the suction of the semiconductor wafer W by the suction portion is released, the semiconductor wafer W is held on the lower surface of the
この基板研磨装置の研磨対象の半導体ウェハ上には、配線を形成するためにSiO2膜に設けられた溝中に銅めっき膜が成膜されているとともに、その下地材料としてバリア層が成膜されている。この基板研磨装置の研磨対象の半導体ウェハの最上層にSiO2膜等の絶縁膜が成膜されているときには、光学式センサやマイクロ波センサによりその絶縁膜の膜厚を検知する。光学式センサの光源としては、ハロゲンランプやキセノンフラッシュランプ、LED、レーザー光源などが用いられる。基板研磨装置は、その半導体ウェハ上で不要な領域(配線領域外など)における絶縁膜や導電性膜などの研磨対象膜を除去するために、その研磨対象膜の有無を各種センサにより、例えば図2に示すように、渦電流センサ202によりその研磨対象膜の膜厚を検出し、膜厚測定装置200で研磨対象膜の膜厚を測定しつつ、コントローラ400がその半導体ウェハWの表面上の研磨処理を制御する。
On the semiconductor wafer to be polished by this substrate polishing apparatus, a copper plating film is formed in a groove provided in the SiO 2 film in order to form a wiring, and a barrier layer is formed as the underlying material. Has been. When an insulating film such as a SiO 2 film is formed on the uppermost layer of a semiconductor wafer to be polished by this substrate polishing apparatus, the thickness of the insulating film is detected by an optical sensor or a microwave sensor. As the light source of the optical sensor, a halogen lamp, a xenon flash lamp, an LED, a laser light source, or the like is used. In order to remove a polishing target film such as an insulating film or a conductive film in an unnecessary region (outside of a wiring region, etc.) on the semiconductor wafer, the substrate polishing apparatus uses various sensors to determine whether or not the polishing target film exists. 2, the
図3は基板研磨装置の制御系の概略構成を示す。この研磨装置301には、上述したように研磨対象基板を研磨する研磨テーブル及び基板保持部材等からなる研磨部302と、研磨テーブルの研磨面に目立てを行うドレッシング部303と、洗浄部304と、半導体ウェハをカセットからロード・アンロードする取出収納部305等を備えている。そして、取出収納部305において取り出された基板は搬送部306により研磨部302や洗浄部304等に送られる。
FIG. 3 shows a schematic configuration of a control system of the substrate polishing apparatus. As described above, the polishing
そして、この研磨装置301においては、膜厚測定装置307を備え、研磨前後の膜厚及び研磨時間等のデータを制御装置308の記憶領域308aに保存する。制御装置308には演算装置308bを備え、研磨終了後の基板の膜の研磨量及び研磨時間から研磨速度を算出し、同様に記憶領域308aに保存する。従って、この研磨装置301においては、研磨が終了すると、その都度除去膜厚量及び研磨時間のデータが記憶領域308aに保存され、演算装置308bにて研磨速度が算定され、そのデータが再び記憶領域308aに保存される。また、インタフェース310は、各種のデータを作業者と装置との間で入出力できるようになっている。
The polishing
この演算装置308bには、重み付け平均法を用いた研磨速度の演算手段を備えている。図4は、この演算手段の構成例を示す。記憶領域308aには、過去の研磨済みの基板の研磨速度データX1,X2,X3,X4,X5,…が収容されている。ここで、X1が前回の基板の研磨速度データであり、X2がその前の基板の研磨速度データであり、順番に配列されている。そして、重み付けデータ記憶部308cには重み付けの係数が保存されている。この重み付け係数は上述したインタフェース310を介して適宜の数値が入力される。ここで、重み付け係数a,b,c,d,eは、aがもっとも大きな数値であり、bがaよりも小さくなり、この順番でeがもっとも小さな数値となっている。例えばa=4,b=2,c=1,d=0.5,e=0.25であり、直近の係数程、重み付けが大きくなっている。そして、演算装置308bには、重み付け演算法による演算手段、
X0=(aX1+bX2+cX3+dX4+eX5)/(a+b+c+d+e)
が収容されている。
The
X 0 = (aX 1 + bX 2 + cX 3 + dX 4 + eX 5 ) / (a + b + c + d + e)
Is housed.
次に、重み付け平均法の具体例について説明する。研磨速度の変化が比較的急激なとき、例えば5枚のウェハを研磨した際に研磨速度が、100nm/min(1枚目)、105nm/min(2枚目)、110nm/min(3枚目)、115nm/min(4枚目)、120nm/min(5枚目)と推移したときに、通常の平均で求めた平均研磨速度は、
(100+105+110+115+120)/5=110[nm/min]
となる。一方、重み付け平均速度は、
(a×100+b×105+c×110+d×115+e×120)/(a+b+c+d+e)
で求められ、直前の結果をより重視出来るよう、上述したように、直近程係数が高くなるように設定する。これにより、重み付け平均法による平均研磨速度は、
(0.25×100+0.5×105+1×110+2×115+4×120)/(0.25+0.5+1+2+4)=115.8[nm/min]
となる。従って、遥かに直近データに対する応答性が良くなることが判る。
Next, a specific example of the weighted average method will be described. When the change in the polishing rate is relatively rapid, for example, when 5 wafers are polished, the polishing rate is 100 nm / min (first sheet), 105 nm / min (second sheet), 110 nm / min (third sheet). ), 115 nm / min (fourth sheet), and 120 nm / min (fifth sheet), the average polishing rate obtained by a normal average is
(100 + 105 + 110 + 115 + 120) / 5 = 110 [nm / min]
It becomes. On the other hand, the weighted average speed is
(a × 100 + b × 105 + c × 110 + d × 115 + e × 120) / (a + b + c + d + e)
As described above, the coefficient is set so as to increase in the immediate vicinity so that the immediately preceding result can be more emphasized. Thereby, the average polishing speed by the weighted average method is
(0.25 x 100 + 0.5 x 105 + 1 x 110 + 2 x 115 + 4 x 120) / (0.25 + 0.5 + 1 + 2 + 4) = 115.8 [nm / min]
It becomes. Therefore, it can be seen that the responsiveness to the most recent data is much improved.
より高い応答性を求めるのであれば、上述した特許文献1等に見られるように直前の1枚から研磨速度を算出する方法もある。しかしながら、例えば研磨速度が、
100nm/min(1枚目)、
90nm/min(2枚目)、
110nm/min(3枚目)、
100nm/min(4枚目)、
90nm/min(5枚目)、
110nm/min(6枚目)、
…であるとすると、±10%の範囲でばらついていることになる。
If higher responsiveness is required, there is a method of calculating the polishing rate from the immediately preceding sheet as seen in
100 nm / min (first sheet),
90 nm / min (second sheet),
110 nm / min (third sheet),
100 nm / min (fourth sheet),
90 nm / min (5th sheet),
110 nm / min (sixth sheet),
If it is ..., it will vary in the range of ± 10%.
目標研磨量が500nmであった場合、1枚前の研磨結果のみを参照して研磨時間を計算すると、
重み付け平均法を用いれば、右肩上がり等の長期的な傾向を持った研磨速度の変化に対する高い応答性を得るとともに、短期的な変動を柔軟に吸収できるロバストな制御が可能となる。特に、研磨速度と温度との関係は、次のアレニウスの式によって表される。
k=A*exp(−Ea/RT)
k:反応速度
A:定数
R:気体定数
Ea:活性化エネルギー
T:絶対温度
このように、研磨温度の上昇は研磨速度の異常上昇の要因となることが知らされており、重み付け平均法で求めた平均速度が効果的に正確な研磨時間の算出に寄与することができる。
By using the weighted average method, it is possible to obtain a high responsiveness to a change in polishing rate having a long-term tendency such as a rise in the right hand, and to perform robust control that can flexibly absorb short-term fluctuations. In particular, the relationship between the polishing rate and the temperature is expressed by the following Arrhenius equation.
k = A * exp (−Ea / RT)
k: Reaction rate A: Constant R: Gas constant Ea: Activation energy T: Absolute temperature As described above, it is known that an increase in polishing temperature causes an abnormal increase in polishing rate, and is obtained by a weighted average method. The average speed can effectively contribute to the accurate calculation of the polishing time.
次に、基板をロット単位で処理する際に用いる方法について説明する。この制御装置308には、過去の研磨速度のバラツキ範囲から過研磨しないためのマージン(余裕、許容範囲)を与えた研磨時間を算出する手段を備えている。そして、複数枚の基板をロット単位で処理する際に、ロット内の少なくとも最初の1枚を、初期膜厚、目標膜厚、過去の研磨速度バラツキ範囲の情報に基づいて、過研磨しないためのマージンを与えた研磨時間を算出し、その時間を用いて基板を研磨するようにしている。
Next, a method used when processing substrates in lot units will be described. The
ここで、過去の研磨速度バラツキ範囲の情報とは、例えば少なくとも過去数ロット分のロット内及びロット間の研磨速度のバラツキを意味する。尚、研磨対象基板の1枚の面内にもバラツキが存在するが、これは面内複数点の測定結果を平均してその基板の研磨速度としている。また、マージンは、過去のデータから次に研磨する基板に対する研磨速度を算出するに際して、研磨対象の基板に過研磨が生じないためのものである。 Here, the past polishing rate variation range information means, for example, variations in the polishing rate within at least the past several lots and between lots. Note that there is also variation in one surface of the substrate to be polished, and this is obtained by averaging the measurement results at a plurality of points in the surface to obtain the polishing rate of the substrate. The margin is used to prevent overpolishing of the substrate to be polished when calculating the polishing rate for the substrate to be polished next from past data.
例えば、マージンは、
1枚目の研磨時間=研磨量/(平均研磨速度×120%)
または、 =研磨量/過去の最大研磨速度
または、 =(研磨量×80%)/平均研磨速度
等によって求められる。
For example, the margin is
Polishing time of the first sheet = polishing amount / (average polishing rate × 120%)
Or = polishing amount / past maximum polishing rate or = (polishing amount × 80%) / average polishing rate.
尚、実際の運用において、ロット内の1枚目を慎重に削るのは、次の場合に特に必要である。
a.パッドやコンディショナーを交換したとき、
b.トップリングの消耗品を交換したとき、
c.ロット処理後、次のロット処理までの長時間の装置停止(アイドル時間)があったとき。
これらの状態では、パッドの温度変化が起り得るので、研磨速度が変わってしまう可能性がある為である。
In actual operation, it is particularly necessary in the following cases to carefully cut the first sheet in the lot.
a. When changing pads or conditioners,
b. When you replace the top ring consumables,
c. When there is a long equipment stop (idle time) between lot processing and the next lot processing.
This is because, in these states, the temperature change of the pad can occur, so that the polishing rate may change.
次に、膜厚測定装置の較正について説明する。この研磨装置301内には、膜厚値が既知の較正用基板を保持するスペースを有している。そして、そのスペースから一定期間毎(例えば、週に1回、或いは1日1回)、この膜厚測定装置の較正を行う手段を備えている。この膜厚測定装置は、高精度に膜厚測定ができることが大前提である。このため、日常の点検及び較正が欠かせない。
Next, calibration of the film thickness measuring device will be described. This polishing
さらに、膜厚測定装置がタングステンハロゲンランプに代表される光源を搭載した光干渉式膜厚測定計や分光エリクソン膜厚測定機だった場合には、ランプ寿命が近づくにつれて光量低下が生じる。このため、光量低下が発生した場合には測定時の露光時間(積分時間)を長くすることによって測定精度(S/N比)を維持する較正が必要である。従来はこのような点検及び較正作業は主として作業者により行われていたが、非常に手間のかかる仕事であった。上述したように、本発明の研磨装置においては、較正用基板を研磨装置内に内蔵し、これを制御装置の指令により自動的に較正作業を行うようにしたので、これらの手間が省け、高い精度の膜厚測定が可能となる。 Further, when the film thickness measuring device is an optical interference type film thickness meter or a spectroscopic Ericsson film thickness measuring device equipped with a light source typified by a tungsten halogen lamp, the amount of light decreases as the lamp life approaches. For this reason, when a decrease in the amount of light occurs, calibration is required to maintain the measurement accuracy (S / N ratio) by increasing the exposure time (integration time) during measurement. Conventionally, such inspection and calibration work has been mainly performed by an operator, but it is a very time-consuming work. As described above, in the polishing apparatus of the present invention, the calibration substrate is built in the polishing apparatus, and the calibration work is automatically performed according to the command of the control apparatus. Accurate film thickness measurement is possible.
次に、例えば上層がTaN膜からなり、下層がSiO2からなる二層膜の研磨について説明する。この制御装置は、上層と下層のそれぞれの膜種の研磨速度比、または研磨機構に設けた膜厚測定器からの信号に基づき、複数の積層薄膜のうちの少なくとも一層の研磨速度、または積層されたそれぞれの膜における研磨速度を算出する手段を備えている。そして、この算出された研磨速度に基づいて研磨時間の最適化を図るようにしている。 Next, for example, polishing of a two-layer film in which the upper layer is made of a TaN film and the lower layer is made of SiO 2 will be described. This control device is based on the polishing rate ratio of each film type of the upper layer and the lower layer or the signal from the film thickness measuring device provided in the polishing mechanism, or the polishing rate of at least one of the plurality of laminated thin films, or the layers are laminated. In addition, a means for calculating the polishing rate in each film is provided. The polishing time is optimized based on the calculated polishing rate.
例えば、図5に示すように、当初SiO2膜50nmの下層膜の上にTaN膜20nmが存在する二層膜において、60秒の研磨によってTaN膜20nm及びSiO2膜10nmが除去されたとする。この場合に、SiO2膜/TaN膜のそれぞれの研磨速度が不明につき、SiO2膜の厚みを35nmまで削るのに最適な時間を算出することができない。
For example, as shown in FIG. 5, it is assumed that the
しかしながら、例えばTaN膜とSiO2膜との研磨速度の比が2:1であった場合に、SiO2膜の研磨速度は次式により求められる。
TaN膜の除去膜厚 :x(nm)
SiO2膜の除去膜厚 :y(nm)
研磨時間 :t(sec)
TaN膜の除去膜厚 :x=20(nm)
SiO2膜の除去膜厚 :y=50-40(nm)
研磨時間 :t=60(sec)
であるので、下記の演算により求められる。
Removal thickness of TaN film: x (nm)
Removal thickness of SiO 2 film: y (nm)
Polishing time: t (sec)
Removal thickness of TaN film: x = 20 (nm)
Removal thickness of SiO 2 film: y = 50-40 (nm)
Polishing time: t = 60 (sec)
Therefore, it is obtained by the following calculation.
また、研磨中に膜厚の測定が可能ないわゆる(図2で示すような渦電流センサ又は光学センサによる膜厚測定装置等の)In-situモニタによりTaN膜のエンドポイントを取得する例について説明する。図6(a)に示すように、当初の膜厚が、下層がSiO2膜50nmであり、上層がTaN膜20nmである場合に、30秒後に図6(b)に示すようにバリアメタル(TaN膜)の研磨終了をIn-situモニタにより検出したとする。30秒間の研磨によりIn-situモニタによりエンドポイントを検出し、TaN膜20nmの研磨が終了したということは、
TaN膜の研磨速度=20nm/30sec=0.66…(nm/sec)
を算出することができる。このときには、SiO2膜が50nmである。そして、これらの2種類の膜の研磨速度比が2:1であることから、
SiO2膜の研磨速度=(50-40)nm/30sec=0.33…(nm/sec)
を算出することができる。従って、30sec研磨することで、図6(c)に示す目標膜厚となる。
In addition, an example in which the end point of the TaN film is acquired by a so-called in-situ monitor (such as an eddy current sensor or an optical sensor as shown in FIG. 2) that can measure the film thickness during polishing will be described. To do. As shown in FIG. 6A, when the initial film thickness is SiO 2 film 50 nm in the lower layer and the upper layer is
TaN film polishing rate = 20 nm / 30 sec = 0.66 (nm / sec)
Can be calculated. At this time, the SiO 2 film is 50 nm. And since the polishing rate ratio of these two types of films is 2: 1,
Polishing rate of SiO 2 film = (50-40) nm / 30sec = 0.33 ... (nm / sec)
Can be calculated. Therefore, the target film thickness shown in FIG. 6C is obtained by polishing for 30 seconds.
また、エンドポイントで、TaN膜の研磨時間がわかれば、選択(研磨速度)比を用いなくとも、最適研磨時間の算出が可能である。例えば、TaN膜20nmとSiO2膜10nmを研磨により除去するのに60secかかり、TaN膜20nmを除去するのに、30secかかったことがIn-situモニタによるエンドポイント検出を用いて、判明したとする。SiO2膜50nmから40nmの研磨は、(60−30)secの所要時間であるので、研磨速度は
(50-40)/(60-30)=0.33…[nm/sec]
となる。従って、SiO2膜の目標膜厚が35nmであった場合、追加研磨時間は
(40-35)nm/0.33(nm/sec)=15sec
となる。
If the polishing time of the TaN film is known at the end point, the optimum polishing time can be calculated without using the selection (polishing rate) ratio. For example, it is assumed that it took 60 seconds to remove the
(50-40) / (60-30) = 0.33… [nm / sec]
It becomes. Therefore, when the target film thickness of the SiO 2 film is 35 nm, the additional polishing time is
(40-35) nm / 0.33 (nm / sec) = 15sec
It becomes.
また、図7(a)(b)に示すように、例えばSi基板にSiN膜をマスクとしてエッチング溝が設けられていて、その溝の内部を含めてSiO2膜が堆積されている場合に、研磨によりSiN膜上のSiO2膜の研磨終点が検出されると、研磨速度比とエンドポイントモニタ出力に基づいて、SiN膜の目標膜厚までの所要研磨時間を算定することができる。これにより、図7(b)に示すような、Si基板に設けられた溝にSiO2膜が埋め込まれ、表面が平坦化された構造(Shallow Trench Isolation)が正確な膜厚制御のもとに形成される。 Further, as shown in FIGS. 7A and 7B, for example, when an SiN film is provided with an etching groove on a Si substrate and a SiO 2 film is deposited including the inside of the groove, When the polishing end point of the SiO 2 film on the SiN film is detected by polishing, the required polishing time to the target film thickness of the SiN film can be calculated based on the polishing rate ratio and the endpoint monitor output. Thus, as shown in FIG. 7B, a structure (Shallow Trench Isolation) in which the SiO 2 film is buried in the groove provided in the Si substrate and the surface is flattened (Shallow Trench Isolation) is under accurate film thickness control. It is formed.
これまで本発明の一実施形態について説明したが、本発明は上述の実施形態に限定されず、その技術的思想の範囲内において種々異なる形態にて実施されてよいことはいうまでもなく、例えば、基板研磨装置やその構成例は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。 Although one embodiment of the present invention has been described so far, the present invention is not limited to the above-described embodiment, and needless to say, may be implemented in various forms within the scope of the technical idea. The substrate polishing apparatus and the configuration example thereof are not limited to the illustrated examples described above, and it is needless to say that various modifications can be made without departing from the gist of the present invention.
1 トップリング
3 リテーナリング
10 自在継手部
11 トップリング駆動軸
22,23 圧力室
100 研磨テーブル
101 研磨パッド
102 研磨液供給ノズル
120 圧縮空気源
200 膜厚測定装置
301 研磨装置
302 研磨部
303 ドレッシング部
304 洗浄部
305 取出収納部
306 搬送部
307 膜厚測定装置
308 制御装置
308a 記憶領域
308b 演算装置
310 インタフェース
400 コントローラ
1001 カセット
1003 走行レール
1004,1020 搬送ロボット
1027 ロータリートランスポーター
1050 載置台
W 半導体ウェハ
DESCRIPTION OF
Claims (3)
前記演算装置は、前記基板上に成膜された上層の薄膜と下層の薄膜それぞれの膜種の研磨速度比、及び基板上に成膜された上層の薄膜及び下層の薄膜の一部を研磨したときの研磨量と研磨時間との関係または基板上に成膜された上層の薄膜を研磨した時の研磨量と研磨時間との関係に基づき、下層の薄膜の研磨速度を算出し、この算出した下層の薄膜の研磨速度を基に追加研磨時間を設定する手段を備えたことを特徴とする基板研磨装置。 A mechanism for polishing a substrate to be polished, a film thickness measuring device for measuring the thickness of a thin film formed on the substrate, an interface for inputting a target thin film thickness after polishing, a polishing time and A control device having an arithmetic unit for calculating the polishing rate,
The arithmetic unit polished a polishing rate ratio of each of the upper thin film and the lower thin film formed on the substrate , and a part of the upper thin film and the lower thin film formed on the substrate. Based on the relationship between the amount of polishing and the polishing time or the relationship between the amount of polishing and the polishing time when the upper thin film formed on the substrate was polished , the polishing rate of the lower thin film was calculated and calculated A substrate polishing apparatus comprising means for setting an additional polishing time based on a polishing rate of a lower layer thin film .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009222005A JP5050024B2 (en) | 2009-09-28 | 2009-09-28 | Substrate polishing apparatus and substrate polishing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009222005A JP5050024B2 (en) | 2009-09-28 | 2009-09-28 | Substrate polishing apparatus and substrate polishing method |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003190300A Division JP2005026453A (en) | 2003-07-02 | 2003-07-02 | Substrate polishing apparatus and method therefor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009302577A JP2009302577A (en) | 2009-12-24 |
JP5050024B2 true JP5050024B2 (en) | 2012-10-17 |
Family
ID=41549077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009222005A Expired - Lifetime JP5050024B2 (en) | 2009-09-28 | 2009-09-28 | Substrate polishing apparatus and substrate polishing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5050024B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6275421B2 (en) * | 2013-09-06 | 2018-02-07 | 株式会社荏原製作所 | Polishing method and polishing apparatus |
CN104290002B (en) * | 2013-11-28 | 2016-08-17 | 中国航空工业集团公司洛阳电光设备研究所 | A kind of processing method of cylindrical mirror |
JP6829653B2 (en) | 2017-05-17 | 2021-02-10 | 株式会社荏原製作所 | Polishing equipment and polishing method |
JP6861116B2 (en) | 2017-07-14 | 2021-04-21 | 株式会社荏原製作所 | Film thickness measuring device, polishing device, and polishing method |
JP6948868B2 (en) | 2017-07-24 | 2021-10-13 | 株式会社荏原製作所 | Polishing equipment and polishing method |
JP6938262B2 (en) * | 2017-07-24 | 2021-09-22 | 株式会社ディスコ | Wafer processing method |
KR102528070B1 (en) * | 2018-05-14 | 2023-05-03 | 주식회사 케이씨텍 | Substrate processing apparatus |
CN117177839A (en) * | 2021-04-19 | 2023-12-05 | 株式会社荏原制作所 | Polishing method and polishing apparatus |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3853106B2 (en) * | 1999-05-28 | 2006-12-06 | 株式会社荏原製作所 | Polishing apparatus and method |
-
2009
- 2009-09-28 JP JP2009222005A patent/JP5050024B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2009302577A (en) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005026453A (en) | Substrate polishing apparatus and method therefor | |
JP5050024B2 (en) | Substrate polishing apparatus and substrate polishing method | |
US8398811B2 (en) | Polishing apparatus and polishing method | |
US8388409B2 (en) | Substrate polishing apparatus | |
US7201635B2 (en) | Methods and systems for conditioning planarizing pads used in planarizing substrates | |
JP4808453B2 (en) | Polishing method and polishing apparatus | |
US7175505B1 (en) | Method for adjusting substrate processing times in a substrate polishing system | |
KR102153593B1 (en) | Multi-platen multi-head polishing architecture | |
JP6193623B2 (en) | Polishing method and polishing apparatus | |
US9550268B2 (en) | Substrate holding apparatus and polishing apparatus | |
KR101011786B1 (en) | Polishing methods, polishing apparatuses, computer readable recording media recording programs and systems for polishing substrates | |
JP2007331108A (en) | Substrate polishing device, and substrate polishing method | |
JP2007243221A (en) | Device and method for substrate polishing | |
US7166015B2 (en) | Apparatus and method for controlling fluid material composition on a polishing pad | |
JP2002337046A (en) | Polishing device, polishing method and method for manufacturing semiconductor | |
US20040214508A1 (en) | Apparatus and method for controlling film thickness in a chemical mechanical planarization system | |
JP2009033105A (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120723 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5050024 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |