[go: up one dir, main page]

JP5043202B2 - 回路基板、表示パネル及び表示装置 - Google Patents

回路基板、表示パネル及び表示装置 Download PDF

Info

Publication number
JP5043202B2
JP5043202B2 JP2010539165A JP2010539165A JP5043202B2 JP 5043202 B2 JP5043202 B2 JP 5043202B2 JP 2010539165 A JP2010539165 A JP 2010539165A JP 2010539165 A JP2010539165 A JP 2010539165A JP 5043202 B2 JP5043202 B2 JP 5043202B2
Authority
JP
Japan
Prior art keywords
wiring
external connection
circuit board
contact hole
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010539165A
Other languages
English (en)
Other versions
JPWO2010058619A1 (ja
Inventor
弘幸 森脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010539165A priority Critical patent/JP5043202B2/ja
Publication of JPWO2010058619A1 publication Critical patent/JPWO2010058619A1/ja
Application granted granted Critical
Publication of JP5043202B2 publication Critical patent/JP5043202B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09227Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09409Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09436Pads or lands on permanent coating which covers the other conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10128Display
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、回路基板、表示パネル及び表示装置に関する。より詳しくは、表示装置の狭額縁化を行うのに好適な回路基板、それを備える表示パネル及び表示装置に関するものである。
近年の高度情報化に伴い、液晶ディスプレイ(LCD)、プラズマディスプレイ(PDP)、無機エレクトロルミネセンス(無機EL)ディスプレイ、有機エレクトロルミネセンス(有機EL)ディスプレイ等のフラットパネルディスプレイの市場は拡大しており、盛んに開発が行われている。
これらのフラットパネルディスプレイが実装される、携帯電話、PDA等の携帯型の電子機器においては、より一層の小型化及び軽量化が要求され、これに伴い、表示領域周辺(額縁領域)の小型化、すなわち、狭額縁化を図っていく傾向がある。
また、従来の表示装置では、表示パネルを構成する基板の額縁領域に、駆動回路(ドライバ回路)等の駆動に必要な周辺回路を実装する形態をとっていた。これに対して、近年では、コスト削減、薄型化等を図るため、基板の額縁領域に周辺回路を組み込んだフルモノリシック型の回路基板を実装した表示装置について開発が進められるようになっている。
従来の表示装置としては、例えば、走査線を駆動する走査線駆動回路に給電する共通配線および信号線を駆動する信号線駆動回路に給電する共通配線と、上記共通配線の各々を絶縁する層間絶縁膜と、上記各々の共通配線の一部を露出するよう上記層間絶縁膜に設けられた複数のコンタクトホール上にそれぞれ位置する複数の外部接続端子と、を具備した表示装置が開示されている(例えば、特許文献1参照。)。このような表示装置では、外部接続端子上に異方性導電膜を配置して、この異方性導電膜により外部との接続を行っている。
特開平10−282522号公報
従来の表示装置の形態では、外部接続端子と共通配線とをコンタクトホールで接続し、その外部接続端子上に、導電粒子を含む異方性導電膜を介して、フレキシブルプリント基板(FPC:Flexible Print Circuits)等の外付け部材を貼り付けることとなる。しかしながら、このような形態であると、導電粒子とコンタクトホールとが重畳した場合に、導電粒子によって外部接続端子を構成する導電膜が圧壊され、接続不良が生じることが見いだされた。また、上述したような、共通配線と外部接続端子が重畳している形態であれば、外部接続端子と共通配線とが重畳せずに配置されているような場合と比較して、額縁面積を小さくすることができるが、更なる狭額縁化を図るためには、工夫の余地があった。
本発明は、上記現状に鑑みてなされたものであり、配線と外部接続端子との間の接続不良を防止しつつ、表示装置等における狭額縁化を図ることができる回路基板を提供することを目的とするものである。
本発明者は、外部接続端子が少なくとも1つのコンタクトホールを介して配線に接続された構成を有し、上記外部接続端子上に、導電粒子を含む異方性導電膜が設けられる回路基板の構成について種々検討したところ、外部接続端子上に配置される異方性導電膜とコンタクトホールとの関係に着目した。そして、外付け部材等を外部接続端子と接続する際に、異方性導電膜中の導電粒子により、外部接続端子が断線し、接続不良等を生じるおそれがあることを見いだした。更に、平面視したときに、特定の外部接続端子に接続する1以上のコンタクトホールが形成された領域の一端から他端までの長さを導電粒子の直径よりも大きくすることにより、導電粒子がコンタクトホールの全領域と重畳することはなく、配線と外部接続端子との接続不良を防止することができることを見いだした。これにより、接続不良等による製造歩留りの低下を抑制することができることに想到し、本発明に到達したものである。
すなわち、本発明は、基板上に配線、絶縁膜及び外部接続端子がこの順に配置された回路基板であって、該回路基板は、外部接続端子上に、導電粒子を含む異方性導電膜を備え、該外部接続端子は、絶縁膜に形成された少なくとも1つのコンタクトホールを介して配線に接続され、平面視したときに、特定の外部接続端子に接続する1以上のコンタクトホールが形成された領域の一端から他端までの長さは、導電粒子の直径よりも大きい回路基板である。
以下に本発明を詳述する。
本発明の回路基板は、基板上に配線、絶縁膜及び外部接続端子がこの順に配置された回路基板である。すなわち、基板上に配線と外部接続端子とが配置されており、その間に絶縁膜が配置された回路基板である。
上記配線は、通常、回路基板において電流の経路となる部材である。上記配線としては、特に限定されるものではないが、例えば、表示装置に設けられる場合の配線としては、外部からの電力を供給する電源配線、外部からの信号を伝達する又は回路基板からの信号を外部に伝達するための信号配線等が挙げられる。フルモノリシック型の表示装置に用いられる回路基板においては、信号配線は、回路基板内のドライバ回路等に接続される。また、ドライバ回路等が外部に設けられるような場合には、信号配線として、表示を行うための画素に信号を伝達するソース配線、ゲート配線、補助容量配線等が設けられる。
上記外部接続端子は、外部(例えば、FPC等の外付け部材)からの電力及び/又は信号を配線に伝達するために用いられる端子又は回路基板からの信号を外部に伝達するために用いられる端子であり、導電性を有するものである。外部接続端子の構成は特に限定されず、例えば、単層の導電膜からなる単層膜でもよいし、複数の導電膜が積層された積層膜であってもよい。
上記絶縁膜は、配線と外部接続端子とを、コンタクトホール等を介して接続される部分以外で電気的に分断(絶縁)するための絶縁材料で形成された膜である。上記絶縁膜を形成する材料としては、有機絶縁材料や、無機酸化物、無機窒化物等の無機絶縁材料等を用いることができ、特に限定されるものではない。上記絶縁膜は、1層であっても、複数層であってもよい。上記絶縁膜が複数層からなる場合には、複数の外部接続端子同士が導通しないように配置されるのであれば、各絶縁膜の間に導電層が介在していてもよい。
上記回路基板は、外部接続端子上に、導電粒子を含む異方性導電膜を備えるものである。上記異方性導電膜は、面外方向(基板平面に対して法線方向)には導電性を有するが、面内方向(基板平面方向)には導電性を有しない膜である。これにより、外付け部材の各端子と回路基板の各外部接続端子とを1対1に対応させて電気的に接続することができる。また、異方性導電膜は、外部接続端子と外付け部材とを物理的に接着させるために、接着性を有するものであることが好ましい。このような異方性導電膜としては、絶縁材料中に含まれる導電粒子により、外部接続端子と外付け部材とを導通させるものが好適である。上記導電粒子の形状は、特に限定されるものではなく、立方体状、八面体状等でもよいが、球状が好適である。
上記外部接続端子は、絶縁膜に形成された少なくとも1つのコンタクトホールを介して配線に接続され、平面視したときに、特定の外部接続端子に接続する1以上のコンタクトホールが形成された領域の一端から他端までの長さは、導電粒子の直径よりも大きいものである。このように、本発明の回路基板において、外付け部材と外部接続端子とは異方性導電膜により接続され、外部接続端子とその直下に(平面視したときに重畳する領域に)配置された配線とは、絶縁膜に形成されたコンタクトホールを介して接続される。
特定の外部接続端子に接続する1以上のコンタクトホールが形成された領域の一端から他端までの長さが、導電粒子の直径よりも大きい形態としては、1つの外部接続端子に対して1つのコンタクトホールが設けられる形態(第一形態)と、1つの外部接続端子に対して複数のコンタクトホールが設けられる形態(第二形態)とに大別できる。
1つの外部接続端子に1つのコンタクトホールが形成され、そのコンタクトホールの径が導電粒子の直径よりも小さい場合、図11の断面模式図に示した回路基板のように、コンタクトホール818が形成されていない領域に形成されている絶縁膜814上の外部接続端子816と配線815とを接続するコンタクトホール818の導電部分が、導電粒子817bによって破壊され、接続不良が生じるおそれがある。これは、コンタクトホール壁面の導電層が端子面の導電層よりも薄くなっていることが要因の一つとして挙げられる。例えば、外部接続端子と外付け部材とを異方性導電膜により熱圧着する際に、異方性導電膜内の導電粒子と、コンタクトホールとが重なった場合、コンタクトホール壁面、及び/又は、コンタクトホール近傍の導電層(外部接続端子)が破壊されることにより、接続不良となるおそれがある。
これに対して、本発明の第一形態では、上記外部接続端子は、1つのコンタクトホールのみを介して配線に接続され、平面視したときに、該コンタクトホールは、少なくとも一部で、導電粒子の直径よりも長い径を有する。このように、特定の外部接続端子に設けられるコンタクトホールが1つである場合、コンタクトホールが形成された領域の一端から他端までの長さは、コンタクトホール自身の径の長さとなり、少なくとも一つの向きに導電粒子の直径よりも長い部分があればよい。すなわち、コンタクトホールの最大径が導電粒子の直径よりも長ければよく、例えば、コンタクトホールの長軸の長さ(正方形や真円形のコンタクトホールでは長軸=短軸とみなせる)が導電粒子の直径よりも長い形態が挙げられる。この形態1によれば、導電粒子の押し付けによってコンタクトホールが破壊されて外部接続端子と配線との間が断線することを効果的に抑制できるため、接続不良の防止に有効である。
なお、本明細書において、導電粒子の直径とは、導電粒子が球形の場合には、その直径そのものを意味し、導電粒子が楕円体形状等の非球形の場合には、その最大径を意味している。導電粒子の直径は、例えば、光学顕微鏡を用いて計測することができる。また、計測に用いられる導電粒子は、例えば、特定の外部接続端子と重畳する複数の導電粒子の中から任意の1つを選択すればよい。
また、本発明の第二形態では、上記外部接続端子は、複数のコンタクトホールを介して配線に接続され、平面視したときに、該複数のコンタクトホールが形成された領域の一端から他端までの長さは、導電粒子の直径よりも大きい。このように、一つの外部接続端子に複数のコンタクトホール(一群のコンタクトホール)が設けられる場合には、一つのコンタクトホールの外縁の一箇所から他のコンタクトホールの外縁の一箇所までの距離(一群のコンタクトホールの外縁間の距離)が導電粒子の直径よりも大きくされる。例えば、図15に示すように、複数のコンタクトホール8の端から端までの距離Lが導電粒子17bの直径よりも長いものであればよい。上記配線が、2以上のコンタクトホールで1つの外部接続端子と接続される形態によれば、一つのコンタクトホールが接続不良となったとしても、他のコンタクトホールにより外部接続端子との接続が確保されるため、外部接続端子と配線との断線が生じることを防止することができる。
第二形態では、一つの外部接続端子と接続される2以上のコンタクトホールの端から端までの長さ、すなわち、1つの外部接続端子に設けられたコンタクトホールの外縁の任意の一箇所から他の箇所(同一のコンタクトホールの外縁の一箇所でもよいし、他のコンタクトホールの外縁の一箇所でもよい)までの最大の長さが、導電粒子の直径よりも大きいものであればよいが、コンタクトホールのそれぞれが、導電粒子の直径よりも大きい径を有する形態では、外部接続端子と配線との間の接続を特に確実に確保できる。
また、本発明によって、より確実に接続不良を防止するためには、押し圧による変形量に対する余裕分(マージン)を考慮して、特定の外部接続端子に接続する1以上のコンタクトホールが形成された領域の一端から他端までの最大の長さは、導電粒子の直径の1.5倍以上であることが好ましい。
本発明において、基板上に設けられる各コンタクトホールの大きさは異なっていてもよく、例えば、接続される外部接続端子ごとに異なっていてもよい。そのような場合においては、基板内の一つのコンタクトホール(1つの外部接続端子に1つのコンタクトホールが形成される場合)又は一群のコンタクトホール(1つの外部接続端子に複数のコンタクトホールが形成される場合)のうち、最小の大きさで形成されたものの一端から他端までの長さよりも直径の小さな導電粒子が異方性導電膜に含まれていればよい。
上記絶縁膜に形成されるコンタクトホールは、通常、ドライエッチング、ウェットエッチング等により形成されるが、該コンタクトホールを断面視すると、テーパー形状又は逆テーパー形状となって、絶縁膜の上面(外部接続端子側の面)と下面(基板側の面)とでコンタクトホールの一端から他端までの長さが異なる場合がある。この場合、少なくとも絶縁膜の上面において、特定の外部接続端子に接続する1以上のコンタクトホールが形成された領域の一端から他端までの長さが導電粒子の直径よりも大きければよい。少なくとも絶縁膜の上面におけるコンタクトホールの一端から他端までの長さが導電粒子の直径より大きいものであれば、導電粒子に起因する外部接続端子の破壊を充分に防止することができる。
上記コンタクトホールの形状としては、例えば、正方形状、長方形状、三角形状等の多角形状;真円状、楕円状等の円状;等でもよく、特に限定されない。例えば、平面視したときのコンタクトホールの形状が楕円状の長穴である場合、楕円の短径が導電粒子の直径より小さいものであったとしても、楕円の長径が導電粒子の直径よりも大きいものであれば、外部接続端子と配線との導通部分が完全に破壊されることを防止して、接続の確実性を高めることができる。すなわち、上記コンタクトホールは、平面視したときに長穴であり、該長穴の最大径が導電粒子の直径よりも大きいものであってもよい。また、より確実に接続不良を防止するためには、長穴の最大径は、導電粒子の直径の1.5倍以上であることが好ましい。上記長穴は、平面視したときに、短径と長径を有する形状の穴であり、楕円、長方形、二等辺三角形等の種々の形状が挙げられる。なお、ここで、短径とは平面視したときの穴において最も短い径のことを意味し、長径とは平面視したときの穴において最も長い径のことを意味する。
上記コンタクトホールの面積としては、特に限定されるものではないが、平面視したときに、導電粒子の面積よりも大きいことが好ましい。コンタクトホールの面積が大きい場合には、配線と外部接続端子との接触面積が増加することとなるため、接続部分における抵抗を低くすることができる。
上記異方性導電膜に接続される外付け部材としては特に限定されず、例えば、抵抗器、コンデンサ、コイル、コネクタ、ダイオード、トランジスタ等の電子部品;フレキシブルプリント基板(FPC:Flexible Printed Circuits)、回路素子及び配線を含む集積回路(IC:Integrated Circuit)が形成されたチップ(COG:Chip On Glass)又は樹脂フィルム(COF:Chip On film)が挙げられる。また、その他には、プリント配線板(PWB:Printed Wiring Board)、プリント回路板(PCB:Printed Circuit Board)、テープキャリアパッケージ(TCP:Tape Carrier Package)が挙げられる。このような外付け部材が異方性導電膜を介して外部接続端子と電気的に接続されることとなる。このように、本発明の回路基板は、異方性導電膜上に外付け部材を備えることが好ましい。そして、上記外付け部材は、外部接続端子と重なる領域に導電性突起物を備えることが好ましい。このような導電性突起物を「外部接続配線」や「バンプ」ともいう。このような導電性突起物が異方性導電膜中の導電粒子を介して外部接続端子と接続されることとなる。
本発明の回路基板の構成としては、上述の配線、絶縁膜、外部接続端子、異方性導電膜及びコンタクトホールを必須とするものである限り、その他の構成要素により限定されるものではない。例えば、本発明の回路基板は、液晶表示装置等に用いられる表示装置用基板として好適に用いることができるが、表示装置用基板である場合、表示画像を構成する最小の単位となる画素の駆動を行うための薄膜トランジスタ(TFT)等のスイッチング素子;画素に信号を伝達するソース配線、ゲート配線等の配線;表示を行うための画素電極;等を備えていてもよい。
また、ドライバ回路等の駆動に必要な周辺回路を設けたフルモノリシック型の回路基板である場合には、ドライバ回路、電源回路、静電気放電(Electrostatic Discharge:ESD)保護回路等の回路を備えていてもよい。ドライバ回路としては、ソースドライバ回路、ゲートドライバ回路等が挙げられる。また、ドライバ回路を構成する回路としては、トランスミッションゲート、ラッチ回路、タイミングジェネレータ、電源回路等によるインバータが挙げられる。
本発明の回路基板における好ましい形態について以下に詳しく説明する。
本発明の回路基板の好ましい形態としては、上記配線が、平面視したときに、その伸長方向に対して側方に突出した幅広部を有し、上記コンタクトホールが、該幅広部に設けられている形態が挙げられる。このように、上記配線は、平面視したときに、伸長方向に対して側方に広がった幅広部を有し、該幅広部上の絶縁膜にコンタクトホールが形成され、このコンタクトホールにより外部接続端子と配線とが接続されることが好ましい。上記伸長方向に対して突出した幅広部を有することによって、絶縁膜に形成されるコンタクトホールの面積を大きくすることができるため、接続不良を効果的に防止することができる。なお、伸長方向とは、配線が直線状に伸びる方向であり、一続きの配線が複数箇所で折れ曲がっているような場合には、上記外部接続端子と接続される箇所において伸びている方向、言い換えると、屈曲した部分から外部接続端子に向かう方向である。例えば、図1で示すように、配線115と外部接続端子116とが配置されている場合、図1中の白抜き矢印で示す方向を伸長方向という。伸長方向に対して側方とは、すなわち、配線の幅方向のことであり、例えば、図1で示される回路基板においては、両矢印で示される方向である。
上記幅広部の好ましい形態としては、平面視したときに、上記配線の伸長方向に対して一方の側方のみに突出している形態が挙げられる。伸長方向に対して一方の側方のみに突出するとは、幅方向のいずれか一方に配線の幅が大きくなっている(広くなっている)ことを意味する。これによれば、他の配線等が配置されていない方向にのみ配線の幅を広げることができるため、配線間の距離を広げることなく、コンタクトホールの一端から他端までの長さを大きくして、配線と外部接続端子との接続不良を防止することができる。また、例えば、2以上の配線が平行して伸長している場合、幅方向の両方に突出する場合と比較して、配線同士の接触を防止しつつ、配線間の距離を小さくすることができるため、配線面積をより小さくすることができる。なお、現状の微細加工技術では、通常、コンタクトホールのパッド部の線幅が配線幅よりも大きくなるために、幅方向の両方に幅広部が突出する形態では、配線間の距離が大きくなり、外部接続端子下に配置される配線数を増加させることが困難である。
上記幅広部の形状としては、伸長方向に対して側方に広がった形状であれば特に限定されず、例えば、図14(a)に示すように、配線19が半円状に広がった幅広部19aの形状、図14(b)に示すように、配線20が四角形状に広がった幅広部20aの形状、図14(c)に示すように、配線21が三角形状に広がった幅広部21aの形状でもよい。また、図14(a)の形態、図14(b)の形態及び図14(c)の形態における幅広部は、図中の両矢印で示す範囲の配線部分をいう。幅広部の面積を大きくする観点からは、四角形状に広がった形状が好適である。なお、実際に幅広部を形成する場合には、通常、パターニングの精度のために角が丸まったものとなるが、四角形状、三角形状という場合には角が丸まっていたとしても実質的に四角形状、三角形状とみなせるものであればよい。また、上記幅広部を有する配線の形態としては、図12(a)に示すように、配線15の先端に幅広部15aが形成されていてもよいし、図12(b)のように、配線16の途中に幅広部16aが形成されていてもよい。
上記幅広部が上記配線の伸長方向に対して一方の側方のみに突出している形態としては、上記回路基板が、平面視したときに、平行して伸長する2以上の配線と、その伸長方向に並ぶ2以上の外部接続端子を有し、該2以上の配線が、回路基板の端部側又は内側に向かって突出した幅広部を有し、かつ幅広部が突出した側に配置された配線が、その隣り合う配線よりも伸長方向への長さが短い形態が好適である。すなわち、(1)上記回路基板が、平面視したときに、平行して伸長する2以上の配線と、その伸長方向に並ぶ2以上の外部接続端子を有し、該2以上の配線が、回路基板の端部側に向かって突出した幅広部を有し、かつ端部側に配置された配線が、その隣り合う配線(内側に配置された隣り合う配線)よりも伸長方向への長さが短い形態、(2)上記回路基板が、平面視したときに、平行して伸長する2以上の配線と、その伸長方向に並ぶ2以上の外部接続端子を有し、該2以上の配線が、回路基板の内側に向かって突出した幅広部を有し、かつ内側に配置された配線が、その隣り合う配線(端部側に配置された隣り合う配線)よりも伸長方向への長さが短い形態が好適である。
この形態では、幅広部が突出する方向が配線の伸長方向に対する側方のいずれか一方であり、幅広部が突出する側に配置された配線の伸長方向への長さを短くしているので、配線が配置されていない側に幅広部が突出することとなる。このため、幅広部を設けたとしても、平行して伸長する配線間において、配線の幅広部と該配線と隣り合う配線との間隔が短くならない。したがって、配線間の距離を充分に確保しつつ幅広部を設けることができ、より配線の集積化を図ることができる。その結果、配線を配置する領域の面積を削減することができるため、本発明の回路基板を表示装置用基板として用いる場合に狭額縁化を図ることができる。
なお、上記伸長方向への長さとは、例えば、図1に示す回路基板においては、B1、B2等で示す、配線が屈曲した部分から外部接続端子の方向への長さのことである。なお、本明細書中で、「平行」とは、完全に平行であることのみならず、実質的に平行とみなすことができるものであればよく、例えば、2以上の配線が平行して伸長する場合には、配線同士のなす角度が5°以内の場合を含む。また、回路基板の端部側とは、配線の伸長方向に対する両側方において、回路基板の端部が近い側である。回路基板の内側とは、配線の伸長方向に対する両側方において、回路基板の端部が近い側とは反対側である。
上記2以上の外部接続端子の配置形態は、配線が伸長する方向に並べられた形態であれば特に限定されず、例えば、複数の外部接続端子が同じ形状の長方形状であった場合、その短辺が配線の伸長方向と平行である外部接続端子と、その長辺が配線の伸長方向と平行である外部接続端子とが交互に並んだ形態等であってもよいが、狭額縁化を図り配線を配置する領域の面積を削減する観点からは、その短辺が配線の伸長方向と平行である外部接続端子が間隔を空けて一列に並んだ形態が好ましい。
上記(1)の形態は、端部側の配線と内側の配線との配線抵抗を均一化するのに好適であり、回路基板の動作安定性を高めるのに有利である。これは、図1で示す回路基板のように、平行な2以上の配線が基板の隅部で屈曲すると、端部側の配線は内側の配線よりも長くなるので、端部側の配線が屈曲した先の伸長方向への長さを内側の配線よりも短くすることで、端部側の配線と内側の配線の長さを揃えることができるためである。
上記(2)の形態は、配線を配置する領域の面積を削減するのに好適であり、本発明の回路基板を表示装置用基板として用いる場合における狭額縁化に有利である。これは、内側の配線を端部側の配線よりも伸長方向へ短くすることで、外部接続端子下の内側寄りの領域に配線が配置されていない領域が形成され、回路を形成する配線や薄膜トランジスタ等の素子を配置できるようになるためである。例えば、図3で示す回路基板では、回路基板の端部側に配置された配線が内側に配置された配線よりも長いため、外部接続端子下に、トランジスタ等の回路及びそれに接続される配線を配置し、回路等を形成する面積が削減されている。
本発明の回路基板の好ましい形態としては、上記2以上の配線が、異なる面積のコンタクトホールで外部接続端子に接続されている形態が挙げられる。例えば、上記配線と外部接続端子との配置関係として、図5に示すように、配線が屈曲した部分から配線の伸長方向に向かって、隣り合う配線の一方が既に他の外部接続端子と接続され、配線の幅広部の一方(伸長方向に対して側方の一方)には配線が配置されていない場合がある。このような場合においては、幅広部の面積を大きくすることができるので、コンタクトホールの面積も大きくすることができる。これにより、外部接続端子と配線とのコンタクト抵抗を調整することができるため、例えば、配線長の相違によって生じる配線抵抗の相違を補償することができる。また、コンタクトホールの面積を大きくすることによって、接続不良が生じることを抑制することができる。
本発明の回路基板の好ましい形態としては、上記2以上の配線が、配線長が長いほど面積の大きいコンタクトホールに接続されている形態が挙げられる。上記配線は、通常、同じ配線幅であれば配線長が長いほど配線抵抗が大きくなるため、例えば、図5に示す場合では、配線長が長い回路基板の端部側に位置する配線よりも、配線長が短い回路基板の内側に位置する配線の方が配線抵抗が小さくなる。そこで、配線長が長い配線におけるコンタクトホールの面積を大きくし、配線長が短い配線におけるコンタクトホールの面積を小さくすることによって、コンタクトホール部分における抵抗を調整し、配線抵抗を均一化することができる。配線抵抗を均一化することによって、回路基板の動作の安定性が向上することとなる。ここで、配線長は、回路内素子に繋がる一続きの配線における長さを意味し、該一続きの配線は、異なる層に形成された配線が互いに接続されて構成されたものであってもよい。
本発明は更に、上記回路基板を備える表示パネルや、この表示パネルを備える表示装置でもある。本発明は種々の表示装置に適用することができ、例えば、液晶ディスプレイ、プラズマディスプレイ、無機エレクトロルミネセンスディスプレイ、有機エレクトロルミネセンスディスプレイ等に適用することができる。
本発明の表示パネル及び表示装置においては、上述したように、1つの外部接続端子に接続する1以上のコンタクトホールが形成された領域の一端から他端までの長さが導電粒子の直径よりも大きいことによって、配線と外部接続端子との接続不良の発生を抑制することができる。その結果、製造歩留りを改善することができ、生産性を向上することができる。
更に、上述したように、配線に幅広部を形成することによって、接続不良の抑制に加えて、配線間の距離を短くすることができる。これにより、表示装置を狭額縁化をすれば、表示装置を小型化したり、軽量化できるため、携帯電話やPDA等の携帯型の電子機器により好適に用いることができる。
本発明の回路基板によれば、配線と外部接続端子との接続を安定なものとし、接続不良が生じることを抑制することができる。
実施形態1に係る回路基板の端部を示す平面模式図である。 実施形態1に係る回路基板の端部を示す断面模式図である。 実施形態2に係る回路基板の端部を示す平面模式図である。 実施形態2に係る回路基板の端部を示す断面模式図である。 実施形態3に係る回路基板の端部を示す平面模式図である。 実施形態3に係る回路基板の端部を示す断面模式図である。 実施形態4に係る回路基板の端部を示す平面模式図である。 実施形態5に係る回路基板の端部を示す平面模式図である。 実施形態6に係る回路基板の端部を示す平面模式図である。 比較形態1に係る回路基板の端部を示す平面模式図である。 比較形態1に係る回路基板の端部を示す断面模式図である。 (a)は、配線の先端に幅広部が設けられた例を示す平面模式図であり、(b)は、配線の途中に幅広部が設けられた例を示す平面模式図である。 (a)は、一つの配線を複数のコンタクトホールで接続する場合において、幅広部を設けない形態を示す平面模式図であり、(b)は、一つの配線を複数のコンタクトホールで接続する場合において、コンタクトホール毎に幅広部を設けた形態を示す平面模式図である。 (a)は、幅広部を半円状に配線から突出した形態とした例を示す平面模式図であり、(b)は、幅広部を四辺形状に配線から突出した形態とした例を示す平面模式図であり、(c)は、幅広部を三角形状に配線から突出した形態とした例を示す平面模式図である。 1つの外部接続端子に対して複数のコンタクトホールが形成された場合の、コンタクトホールが形成された領域の一端から他端までの距離の算出方法を示す平面模式図である。
以下に実施形態を掲げ、本発明を図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
(実施形態1)
図1は、実施形態1に係る回路基板の端部を示す平面模式図である。図2は、図1に示す回路基板を線分A−Bで分断したときの断面模式図である。実施形態1に係る回路基板は、液晶表示装置に用いられる表示装置用基板であり、図1及び図2中には図示されていないが、回路基板の内側には画素の駆動に用いられる薄膜トランジスタ、画素電極、ドライバ回路等が形成されている。
図2で示すように、実施形態1に係る回路基板の端部では、基板110上に、ベースコート膜111、第一絶縁膜112、第二絶縁膜113、配線115、第三絶縁膜114がこの順に配置されている。第三絶縁膜114上には、金属膜116aと透明導電膜116bとが積層された外部接続端子116が配置されている。第三絶縁膜114の膜厚は、例えば、0.5〜4μmとされ、外部接続端子の膜厚は、例えば、100〜1000nmとされる。外部接続端子116は、第三絶縁膜114に形成されたコンタクトホール118を介して配線の幅広部115aに接続されている。
外部接続端子116上には、外部接続端子116とフレキシブルプリント基板(FPC)119の外部接続配線119aとを電気的に接続するために、異方性導電膜117が配置される。異方性導電膜117は絶縁材料117a中に導電粒子117bを含有するものである。なお、FPC119は、樹脂基板119bの表面に外部接続配線119a等が設けられたものである。
実施形態1に係る回路基板では、図1に示すように、平行して伸長する配線115の幅広部115aにおいて、第三絶縁膜114に形成されたコンタクトホール118を介して、配線115と外部接続端子116とが接続されている。配線115は、基板110の端部に沿って伸びており、基板110の角部近傍で、図1の右方向から下方向へと屈曲している。図1では、基板110の角部から下方向に向かって、複数の同一形状の外部接続端子116が間隔を空けて並んでおり、各配線115は、基板110の端部に沿って図1の下方向(配線の伸長方向)に伸びており、対応する外部接続端子116の直下にある幅広部115aでコンタクトホール118と接続されている。幅広部115aは、コンタクトホール118を配置するために、基板110の端部側(外側)に向かって突出するように配線を広げた部分であり、本実施形態においては配線115の末端である。平行して伸長する配線115のうち、基板110の端部側に形成された配線115ほど、図1の上部に幅広部115aが設けられており、すなわち屈曲した先の配線の長さが短くなっている。配線115の幅は、例えば、2〜4μmとされる。幅広部115aの幅(伸長方向に対して側方への幅)は、例えば、4〜6μmとされる。
コンタクトホール118は各外部接続端子116に1つずつ設けられている。コンタクトホール118は長方形状であり、その長軸の長さ(径の長さ)は、例えば、3〜8μmとされる。なお、コンタクトホールの長軸の長さは、第三絶縁膜114の上面における長さを示している。
導電粒子117bの直径は、コンタクトホールの長軸の長さよりも小さくされ、例えば、2〜6μmとされる。この値は、FPC119が取り付けられた後に、回路基板を平面視したときの直径(最大径)に基づく。導電粒子の直径については、光学顕微鏡を用いた光学測定法によって算出することができる。なお、導電粒子の直径の値に関しては、後述する他の実施形態においても同様である。
本実施形態では、コンタクトホール118の最大径が導電粒子117bの直径よりも大きいことによって、外部接続端子116を構成する金属膜116a及び透明導電膜116bが導電粒子117bによって圧壊されたとしても、外部接続端子116とFPC119の外部接続配線119aとが電気的に遮断されにくくなっており、接続信頼性において優れている。
また、本実施形態では、回路基板の端部側のみに突出した幅広部115aが配線115に形成されていることにより、配線115間の距離を短くすることができる。このため、配線115を配置するために基板面内に確保が必要な面積を削減し、狭額縁化を図ることができる。
更に、回路基板の端部側に配置された配線115が、配線の屈曲部からの長さが短くなるように外部接続端子116に接続されているので、端部側に配置された配線の長さと、内側に配置された配線の長さとを近いものとすることができ、配線115間の抵抗の均一化を図ることができる。図1中で、回路基板の最も端部側に配置された配線Pの長さは、A1+B1となり、これに隣り合う配線Qの長さは、A2+B2である。A1>A2であり、B1<B2であるため、内側に配置された配線から順番に外部接続端子に接続される場合と比較して、配線Pと配線Qの配線長が近いものとなり、両配線の抵抗を均一化することができる。
(実施形態2)
図3は、実施形態2に係る回路基板の端部を示す平面模式図である。図4は、図3に示す回路基板を線分C−Dで分断したときの断面模式図である。なお、実施形態2に係る回路基板において、配線、絶縁膜等の厚みについては実施形態1と同様である。
図4で示すように、実施形態2に係る回路基板は、基板210上に、ベースコート膜211、半導体層220、第一絶縁膜(ゲート絶縁膜)212、ゲート配線222、第二絶縁膜213がこの順に配置されている。第二絶縁膜213上には、配線215(図4中では配線215の幅広部215aを示している。)及びソース・ドレイン配線221が配置されている。ソース・ドレイン配線221は、第二絶縁膜213及び第一絶縁膜(ゲート絶縁膜)212に形成されたコンタクトホール218によって半導体層220に接続されている。また、配線215及びソース・ドレイン配線221上には、第三絶縁膜214が配置され、その上には、金属膜216aと透明導電膜216bとが積層された外部接続端子216が配置されている。外部接続端子216は、第三絶縁膜214に形成されたコンタクトホール218を介して配線215の幅広部215aに接続されている。
外部接続端子216上には、FPC219の外部接続配線219aと電気的に外部接続端子216とを接続するために、異方性導電膜217が配置されている。異方性導電膜217は絶縁材料217a中に導電粒子217bを含有するものである。なお、FPC219は、樹脂基板219bの表面に外部接続配線219a等が設けられたものである。
実施形態2に係る回路基板では、図3に示すように、平行して伸長する配線215の幅広部215aにおいて、第三絶縁膜214に形成されたコンタクトホール218を介して、配線215と外部接続端子216とが接続されている。そして、配線215は、回路基板の内側に配置された配線ほど、配線の屈曲部からの長さが短くなるように、外部接続端子216と接続されており、回路基板の内側に広がる(突出する)幅広部215aを有している。このとき、配線215の幅は、例えば、2〜4μmとされ、幅広部215aの幅は4〜6μmとされる。
コンタクトホール218は長方形状であり、その長軸の長さは3〜8μmとされ、導電粒子の直径よりも大きい。なお、コンタクトホールの長軸の長さ(径の長さ)は、第三絶縁膜214の上面における長さを示している。
また、実施形態2においては、回路基板の角部側から下に向かって縦方向に見たときに、配線115と外部接続端子116との接続位置が、回路基板の内側から端部側に順番に移動することから、回路基板の端部側に配置された配線が接続する外部接続端子下には、回路基板の内側寄りに空き領域が形成される。そのため、外部接続端子116に接続される配線115の他に、トランジスタを構成する配線、半導体層等を外部接続端子116下に形成することができるため、更に狭額縁化を図ることができる。
(実施形態3)
図5は、実施形態3に係る回路基板の端部を示す平面模式図である。図6は、図5に示す回路基板を線分E−Fで分断したときの断面模式図である。なお、実施形態3に係る回路基板において配線、絶縁膜等の厚みについては実施形態1と同様である。実施形態3に係る回路基板は、液晶表示装置に用いられる表示装置用基板であり、図5及び6中には図示されていないが、回路基板の内側には画素の駆動に用いられる薄膜トランジスタ、画素電極、ドライバ回路等が形成されている。
図6で示すように、実施形態3に係る回路基板の端部では、基板310上に、ベースコート膜311、第一絶縁膜(ゲート絶縁膜)312、第二絶縁膜313、配線315、第三絶縁膜314がこの順に配置されている。第三絶縁膜314上には、金属膜316aと透明導電膜316bとが積層された外部接続端子316が配置されている。外部接続端子316は、第三絶縁膜314に形成されたコンタクトホール318を介して配線の幅広部315aに接続されている。
外部接続端子316上には、FPC319の外部接続配線319aと外部接続端子316とを電気的に接続するために、異方性導電膜317が配置されている。異方性導電膜317は絶縁材料317a中に導電粒子317bを含有するものである。なお、FPC319は、樹脂基板319bの表面に外部接続配線319a等が設けられたものである。
実施形態3に係る回路基板は、図5に示すように、平行して伸長する配線315の幅広部315aにおいて第三絶縁膜314に形成されたコンタクトホール318を介して外部接続端子316と接続されている。そして、配線315は、回路基板の内側に配置された配線ほど、配線の屈曲部からの長さが短くなるように外部接続端子316と接続されており、回路基板の内側に広がる(突出する)幅広部315aを有している。このとき、配線315の幅は、例えば、2〜4μmとされ、幅広部315aの幅は回路基板の端部側に配置された配線から内側に配置された配線になるにつれて順番に小さくなるように設計され、その幅は、例えば、4〜6μmとされる。
コンタクトホール318は長方形状であり、コンタクトホール318の径の長さは、幅広部315aの幅と同様に、回路基板の端部側に配置された配線から内側に配置された配線になるにつれて順番に小さくなるように設計され、コンタクトホール318の長軸の長さは、導電粒子317bの直径よりも大きい。
このように、配線長が長い配線315ほど幅広部315a及びコンタクトホール318の面積を大きくすることによって、配線315間の抵抗の均一化を図ることができる。コンタクトホール318の面積が大きいほど、配線315と外部接続端子316の接続部分における抵抗は低くなるため、配線長が長いことによって大きくなっていた配線抵抗を、これより短い他の配線に近づけることができる。例えば、図5において、回路基板の内側に配置された2つの配線を比較した場合、図示されている範囲における配線長は、最も内側の配線RがC1+D1であり、2番目に配置された配線SではC2+D2となり、より内側に配置された配線Rの方が配線長が長くなっており、そのため、外側に配置された配線ほどコンタクトホール318の面積が大きくされている。
(実施形態4)
図7は、実施形態4に係る回路基板の端部を示す平面模式図である。実施形態4に係る回路基板は、図7に示すように、幅広部が設けられていない等の配線形状の違い、コンタクトホールの面積が異なること以外は、実質的に実施形態1と同様の構成である。
実施形態4に係る回路基板は、平行して伸長する配線415が第三絶縁膜414に形成されたコンタクトホール418を介して外部接続端子416と接続されている。このとき、コンタクトホール418は、一つの配線に複数設けられており、外部接続端子416と複数箇所で接続されている。なお、配線415の幅は、3〜5μmとされる。
各コンタクトホール418の長軸の長さは2〜4μm、各コンタクトホール418の間隔は、2〜4μmとされ、各配線毎に6つのコンタクトホール418が形成されているため、一つの外部接続端子416に対するコンタクトホール418が形成された領域の一端から他端までの長さは22μm(内訳:6×2μm+5×2μm)〜44μm(内訳:6×4μm+5×4μm)となる。このとき、導電粒子の直径は2〜6μmとされるが、複数のコンタクトホール418を一つの配線415上に形成し、複数箇所で外部接続端子416と接続されているので、一つのコンタクトホール418が導電粒子417bによって圧壊されたとしても、他のコンタクトホール418で外部接続端子と接続され、接続不良は生じない。なお、実施形態4では配線に幅広部を形成していないが、例えば、図13(b)に示すように、各コンタクトホール毎に幅広部を形成してもよい。
(実施形態5)
図8は、実施形態5に係る回路基板の端部を示す平面模式図である。実施形態5に係る回路基板は、図8に示すように、幅広部が設けられていない等の配線形状の違い、コンタクトホールの面積が異なること以外は、実質的に実施形態1と同様の構成である。実施形態5に係る回路基板は、平行して伸長する配線515が第三絶縁膜514に形成されたコンタクトホール518を介して外部接続端子516と接続されている。このとき、コンタクトホール518は、配線515の伸長方向に長い、長穴の形状(長方形状)である。このような形状であれば、コンタクトホールの一部が導電粒子により圧壊されたとしても、接続部分の全体が破壊されることはなく、接続不良を防止することができる。このときの長方形状の長径は3〜20μmとされ、導電粒子の直径よりも大きくされる。なお、実施形態5では幅広部を形成していないが、配線515に幅広部を形成し、更にコンタクトホール518が長穴である形態であればより好ましい。
(実施形態6)
図9は、実施形態6に係る回路基板の端部を示す平面模式図である。実施形態6に係る回路基板は、図9に示すように、幅広部の形状等の配線形状の違い、コンタクトホールの面積が異なること以外は、実質的に実施形態1と同様の構成である。実施形態6に係る回路基板は、平行して伸長する配線615が第三絶縁膜614に形成されたコンタクトホール618を介して外部接続端子616と接続されている。このとき、配線615には、配線が伸長する方向(伸長方向)に対して両方の側方に突出した幅広部615aを有している。このとき、各コンタクトホール618の長軸の長さは4〜9μmとされ、導電粒子617bの直径は、3〜6μmとされ、コンタクトホール618の長軸の長さは、導電粒子617bの直径よりも大きくされる。これによれば、コンタクトホール618の長軸の長さが導電粒子617bの直径よりも大きいため、導電粒子617bによる断線を防止することができる。このとき、配線615の幅は、2〜4μmとされ、幅広部615aの幅は3〜6μmとされる。
実施形態6の形態では、配線の伸長方向に対して、側方の両方に突出した幅広部が形成されているため、実施形態1〜5で示す形態よりも幅広部において配線間の距離が短くなる。このため、幅広部での配線間の短絡を防止するためには配線間の間隔を一定以上確保する必要があり、外部接続端子の直下に配置される配線数が制限されることがある。
(比較形態1)
図10は、比較形態1に係る回路基板の端部を示す平面模式図である。図11は、図10に示す回路基板の線分G−Hで分断したときの断面模式図である。
図11で示すように、比較形態1に係る回路基板の端部では、基板810上に第一絶縁膜813及び配線815が配置されている。配線815上には、第二絶縁膜814が配置され、その上には、金属から形成された外部接続端子816が配置されている。外部接続端子816は、第三絶縁膜814に形成されたコンタクトホール818を介して配線815に接続されている。
外部接続端子816上にはフレキシブルプリント基板(FPC:Flexible Print Circuits)819の外部接続配線819aと外部接続端子816とを接続するための異方性導電膜817が配置されている。異方性導電膜817は絶縁材料817a中に導電粒子817bが含有されたものである。異方性導電膜817上に形成された外部接続配線819aは、異方性導電膜817を介して外部接続端子816と電気的に接続されている。なお、FPC819は、樹脂基板819bの面上に外部接続配線819a等が設けられたものである。
比較形態1に係る回路基板は、図10に示すように、平行して伸長する配線815の先端において第二絶縁膜814に形成されたコンタクトホール818を介して外部接続端子816と接続されている。このとき、コンタクトホール818の長軸の長さは2μmである。なお、コンタクトホール818の長軸の長さは、第二絶縁膜814の上面における長さを示している。また、導電粒子817bの直径は、5μmである。このように、コンタクトホール818の長軸の長さが導電粒子817bの直径よりも小さいため、導電粒子817bによる圧壊が生じると、接続不良となる。
(実施形態1〜6に係る回路基板の製造方法)
以下に、実施形態1〜6に係る回路基板の製造方法ついて説明する。ここでは、図3及び4で示す実施形態2の回路基板を例にとって説明するが、実施形態1、3〜6の回路基板についても、配線の形状、コンタクトホールの形状等を適宜変更すれば、同様の方法により製造することができる。
まず、基板210に対して、前処理として、洗浄とプレアニールとを行う。基板210の種類は、特に限定されないが、コスト等の観点からは、ガラス基板、樹脂基板等が好適である。次に、以下の(1)〜(10)の工程を行う。
(1)ベースコート膜の形成工程
前処理した基板210上に、プラズマ化学気相成長(Plasma Enhanced Chemical Vapor Deposition:PECVD)法等によりSiON膜及びSiO膜を成膜し、ベースコート膜211を形成する。SiON膜形成のための原料ガスとしては、モノシラン(SiH)、亜酸化窒素ガス(NO)及びアンモニア(NH)の混合ガス等が挙げられる。なお、SiO膜は、原料ガスとして正珪酸四エチル(Tetra Ethyl Ortho Silicate:TEOS)ガスを用いて形成されることが好ましい。また、ベースコート膜211には、原料ガスとしてモノシラン(SiH)及びアンモニア(NH)の混合ガス等を用いた窒化シリコン(SiN)膜等を用いてもよい。
(2)半導体層の形成工程
PECVD法により、アモルファスシリコン(a−Si)膜を形成する。a−Si膜形成の原料ガスとしては、例えば、SiH、ジシラン(Si)等が挙げられる。PECVD法により形成したa−Si膜には水素が含まれているため、約500℃でa−Si層中の水素濃度を低減する処理(脱水素処理)を行う。続いて、レーザアニールを行い、a−Si膜を溶融、冷却、固化させることにより、ポリシリコン(p−Si)膜とする。レーザアニールには、例えば、エキシマレーザを用いる。また、連続粒界結晶シリコン(CG−シリコン)化するため、脱水素処理せずに、金属触媒を塗布する処理を行ってもよい。p−Si膜の形成には、レーザアニールの前処理として、固相結晶化の熱処理を行ってもよい。次に、四フッ化炭素(CF)ガスによるドライエッチングを行い、p−Si膜をパターニングし、半導体層220が形成される。なお、半導体層220には、後述する第一絶縁膜の形成工程後、又は、ゲート電極の形成工程後に、イオンドーピング法等を用いてソース領域、ドレイン領域、チャネル領域等を形成する。
(3)第一絶縁膜(ゲート絶縁膜)の形成工程
次に、原料ガスとしてTEOSガスを用いて、酸化シリコンからなる第一絶縁膜(ゲート絶縁膜)212を形成する。第一絶縁膜212の材質は、特に限定されず、SiN膜、SiON膜等を用いてもよい。SiN膜及びSiON膜形成のための原料ガスとしては、ベースコート膜の形成工程で述べたものと同様の原料ガスが挙げられる。また、第一絶縁膜212は、上記複数の材料からなる積層体でもよい。
(4)ゲート電極の形成工程
次に、スパッタリング法を用いて、窒化タンタル(TaN)膜、及び、タングステン(W)膜を成膜する。次に、フォトリソグラフィ法によりレジスト膜を所望の形状にパターン形成した後、アルゴン(Ar)、六フッ化硫黄(SF)、四フッ化炭素(CF)、酸素(O)、塩素(Cl)等の分量を調整して作製された混合ガスをエッチングガスとして用いてドライエッチングを行い、ゲート電極222を形成する。ゲート電極222に用いられる金属としては、タンタル(Ta)、モリブデン(Mo)、モリブデンタングステン(MoW)、アルミニウム(Al)等の低抵抗金属、表面が平坦で特性の安定した高融点金属等が挙げられる。また、ゲート電極222は、上記複数の材料からなる積層体であってもよい。
(5)第二絶縁膜の形成工程
次に、基板の全面にPECVD法により、SiN膜を第二絶縁膜213として形成する。第二絶縁膜213としては、SiON膜、TEOS膜等を用いてもよい。また、トランジェント劣化等を防止してTFT特性の信頼性向上、及び、電気特性の安定化を図るため、第二絶縁膜213の下の階層に膜厚50nm程度の薄いキャップ膜(例えば、TEOS膜等)を形成してもよい。
(6)コンタクトホールの形成工程
次に、フォトリソグラフィ法によりレジスト膜を所望の形状にパターン形成した後、フッ酸系のエッチング溶液を用いて第一絶縁膜212及び第二絶縁膜213のウェットエッチングを行い、ソース・ドレイン配線221と半導体層220とを接続するためのコンタクトホールを形成する。なお、エッチングには、ドライエッチングを用いてもよいし、ウェットエッチングとドライエッチングを組み合わせてもよい。
(7)配線及びソース・ドレイン配線の形成工程
次に、スパッタ法等で、チタン(Ti)膜、アルミニウム(Al)膜、Ti膜をこの順で形成する。次に、フォトリソグラフィ法によりレジスト膜を所望の形状にパターン形成した後、ドライエッチングによりTi/Al/Tiの金属積層膜をパターニングし、第一ソース・ドレイン配線221を形成する。このとき、第一ソース・ドレイン配線221と半導体層220のソース領域又はドレイン領域とが第一絶縁膜212及び第二絶縁膜213に形成されるコンタクトホールを介して導通される。また、ソース・ドレイン配線221を構成する金属としては、Alに代えてAl−Si合金等を用いてもよい。なお、ここでは、配線の低抵抗化のためにAlを用いたが、高耐熱性が必要で抵抗値のある程度の増加が許される短い配線構造にする場合は、上述したゲート電極材料(Ta、Mo、MoW、W、TaN等)を用いてもよい。
(8)第三絶縁膜の形成工程
次に、基板全面に、原料ガスとしてTEOSガスを用いて、酸化シリコンからなる第三絶縁膜214を形成する。第三絶縁膜214としては、SiON膜、TEOS膜等を用いてもよい。また、有機絶縁膜を用いてもよい。
(9)コンタクトホールの形成工程
次に、レジスト膜を基板全面に形成し、フォトリソグラフィ法によりレジスト膜を所望の形状にパターニング後、フッ酸系のエッチング溶液を用いて第三絶縁膜214のウェットエッチングを行い、外部接続端子216と配線215とを接続するためのコンタクトホール218を形成する。なお、エッチングには、ドライエッチングを用いてもよいし、レジスト膜の現像と第三絶縁膜214のエッチングとを一括して行ってもよい。
(10)外部接続端子の形成工程
コンタクトホール218を形成した第三絶縁膜214上に、スパッタ法等によって、金属膜とITO膜を形成し、フォトリソグラフィ法によって所望の形状にパターニングし、外部接続端子216を構成する金属膜216a、透明導電膜216bを形成する。金属膜216aは特に限定されないが、例えば、アルミニウム膜とモリブデン膜の積層膜等が好ましい。アルミニウム膜は導電性が高いものであるが、電食を生じやすいものであるため、アルミニウム膜上にバリア膜のモリブデン膜を形成することによって、アルミニウム膜の腐食を防止することができる。また、通常、アルミニウム膜とモリブデン膜とは一括してパターニングすることとなるため、アルミニウム膜の端部を腐食から防止するために、ITO等の透明導電膜をその上から成膜し、端部を被覆する。これにより、腐食防止を図ることができる。また、透明導電膜216bは、表示装置において画素の駆動を行う画素電極と同一の工程で形成されることが好ましく、これにより、製造工程の簡略化を図ることができる。また、上述した実施形態1〜6では外部接続端子を金属膜と透明導電膜との積層膜としているが、特に限定されるものではなく、金属膜のみであってもよい。
その後、外部接続端子216上に異方性導電膜217を貼り合わせ、異方性導電膜217上に外部接続配線219aを有するFPC219を貼り合わせる。
また、液晶表示パネルとするためには、シール材を回路基板上に形成し、例えば、カラーフィルタ等を形成した対向基板と貼り合わせる。シール材としては、特に限定されず、紫外線硬化型樹脂、熱硬化型樹脂等を用いることができる。その後、回路基板と対向基板との間に液晶を封入することによって、液晶表示パネルが完成する。また、液晶表示パネルに、偏光板等を実装することによって、液晶表示装置とすることができる。
このようにして、形成された液晶表示装置は、外部接続端子と配線とにおける接続不良を防止することができるとともに、配線の配置に利用される基板面積を減少させることで、額縁の狭い表示装置とすることができる。
なお、本願は、2008年11月19日に出願された日本国特許出願2008−296055号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。
15、16、17、18、19、20、21、115、215、315、415、515、615、815:配線
15a、16a、17a、18a、19a、20a、21a、115a、215a、315a、415a、515a、615a:幅広部
17b、117b、217b、317b、417b、517b、617b、817b:導電粒子
8、28a、28b、38a、38b、118、218、318、818:コンタクトホール
110、210、310、410、510、610、810:基板
111、211、311:ベースコート膜
112、212、312、812:第一絶縁膜
113、213、313、814:第二絶縁膜
114、214、314、414、514、614:第三絶縁膜
116、216、316、416、516、616、816:外部接続端子
116a、216a、316a:金属膜
116b、216b、316b:透明導電膜
117、217、317、417、517、617、817:異方性導電膜
117a、217a、317a、417a、517a、617a、817a:絶縁材料
119、219、319、819:FPC
119a、219a、319a、819a:外部接続配線
119b、219b、319b、819b:樹脂基板
220:半導体層
221:ソース・ドレイン配線
222:ゲート電極

Claims (8)

  1. 基板上に、2以上の配線、絶縁膜、及び、2以上の外部接続端子がこの順に配置された回路基板であって、
    該回路基板は、該2以上の外部接続端子上に、導電粒子を含む異方性導電膜を備え、
    該2以上の外部接続端子の各々は、絶縁膜に形成された少なくとも1つのコンタクトホールを介して該2以上の配線の各々に接続され、
    平面視したときに、特定の外部接続端子に接続する1以上のコンタクトホールが形成された領域の一端から他端までの長さは、導電粒子の直径よりも大きく、
    該2以上の配線は、平面視したときに平行して伸長し、その伸長方向に対して一方の側方のみに突出した幅広部を有し、
    該コンタクトホールは、該幅広部に設けられ、
    該2以上の外部接続端子は、該2以上の配線の伸長方向に並んで配置され、
    該幅広部は、回路基板の端部側に向かって突出し、かつ該2以上の配線のうち、端部側に配置された配線が、その隣り合う配線よりも伸長方向への長さが短いことを特徴とする回路基板。
  2. 基板上に、2以上の配線、絶縁膜、及び、2以上の外部接続端子がこの順に配置された回路基板であって、
    該回路基板は、該2以上の外部接続端子上に、導電粒子を含む異方性導電膜を備え、
    該2以上の外部接続端子の各々は、絶縁膜に形成された少なくとも1つのコンタクトホールを介して該2以上の配線の各々に接続され、
    平面視したときに、特定の外部接続端子に接続する1以上のコンタクトホールが形成された領域の一端から他端までの長さは、導電粒子の直径よりも大きく、
    該2以上の配線は、平面視したときに平行して伸長し、その伸長方向に対して一方の側方のみに突出した幅広部を有し、
    該コンタクトホールは、該幅広部に設けられ、
    該2以上の外部接続端子は、該2以上の配線の伸長方向に並んで配置され、
    該幅広部は、回路基板の内側に向かって突出し、かつ該2以上の配線のうち、内側に配置された配線が、その隣り合う配線よりも伸長方向への長さが短いことを特徴とする回路基板。
  3. 前記2以上の外部接続端子の各々は、1つのコンタクトホールのみを介して該2以上の配線の各々に接続され、
    平面視したときに、該1つのコンタクトホールは、少なくとも一部で、導電粒子の直径よりも長い径を有することを特徴とする請求項1又は2記載の回路基板。
  4. 前記2以上の外部接続端子の各々は、複数のコンタクトホールを介して該2以上の配線の各々に接続され、
    平面視したときに、該複数のコンタクトホールが形成された領域の一端から他端までの長さは、導電粒子の直径よりも大きいことを特徴とする請求項1又は2記載の回路基板。
  5. 前記2以上の配線の各々は、異なる面積のコンタクトホールで前記2以上の外部接続端子の各々に接続されていることを特徴とする請求項1〜4のいずれかに記載の回路基板。
  6. 前記2以上の配線は、配線長が長いほど面積の大きいコンタクトホールに接続されていることを特徴とする請求項記載の回路基板。
  7. 請求項1〜のいずれかに記載の回路基板を備えることを特徴とする表示パネル。
  8. 請求項記載の表示パネルを備えることを特徴とする表示装置。
JP2010539165A 2008-11-19 2009-07-01 回路基板、表示パネル及び表示装置 Expired - Fee Related JP5043202B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010539165A JP5043202B2 (ja) 2008-11-19 2009-07-01 回路基板、表示パネル及び表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008296055 2008-11-19
JP2008296055 2008-11-19
JP2010539165A JP5043202B2 (ja) 2008-11-19 2009-07-01 回路基板、表示パネル及び表示装置
PCT/JP2009/062060 WO2010058619A1 (ja) 2008-11-19 2009-07-01 回路基板、表示パネル及び表示装置

Publications (2)

Publication Number Publication Date
JPWO2010058619A1 JPWO2010058619A1 (ja) 2012-04-19
JP5043202B2 true JP5043202B2 (ja) 2012-10-10

Family

ID=42198060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010539165A Expired - Fee Related JP5043202B2 (ja) 2008-11-19 2009-07-01 回路基板、表示パネル及び表示装置

Country Status (7)

Country Link
US (1) US20110205716A1 (ja)
EP (1) EP2360661B1 (ja)
JP (1) JP5043202B2 (ja)
CN (1) CN102203840A (ja)
BR (1) BRPI0921573A2 (ja)
RU (1) RU2483389C2 (ja)
WO (1) WO2010058619A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2352138A4 (en) * 2008-11-26 2012-07-11 Sharp Kk DISPLAY DEVICE
EP2355074A4 (en) * 2008-12-05 2012-05-30 Sharp Kk DISPLAY DEVICE SUBSTRATE AND DISPLAY DEVICE
US9465267B2 (en) * 2011-09-30 2016-10-11 Kyocera Corporation Display device
KR101980766B1 (ko) * 2012-12-27 2019-05-21 엘지디스플레이 주식회사 터치 패널 내장형 유기 발광 다이오드 표시 장치
KR102000052B1 (ko) * 2012-12-31 2019-07-15 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
JP6299445B2 (ja) * 2014-06-04 2018-03-28 日立金属株式会社 コネクタ付きケーブル及びコネクタ
US9429801B2 (en) * 2014-07-30 2016-08-30 Shenzhen China Star Optoelectronics Technology Co., Ltd LCD panel and LCD device
CN104142588B (zh) * 2014-07-30 2017-01-25 深圳市华星光电技术有限公司 液晶显示面板以及液晶显示器
CN104979326B (zh) * 2015-07-09 2017-12-05 深圳市晶泓科技有限公司 Led发光组件、led发光面板和led显示屏
TWI735455B (zh) * 2015-08-10 2021-08-11 南韓商東友精細化工有限公司 電極連接單元及包括其的電裝置
KR102482822B1 (ko) 2017-10-24 2022-12-30 삼성디스플레이 주식회사 표시 장치
CN107658320B (zh) * 2017-10-26 2021-01-15 京东方科技集团股份有限公司 功能面板及其制造方法、显示装置
JP2019086628A (ja) * 2017-11-06 2019-06-06 株式会社ジャパンディスプレイ 表示装置
CN111480088B (zh) * 2017-12-28 2022-05-27 株式会社高迎科技 检查插入于基板的多个引脚的插入状态的方法及基板检查装置
KR102089474B1 (ko) 2017-12-28 2020-03-17 주식회사 고영테크놀러지 기판에 삽입된 복수의 핀의 삽입 상태를 검사하는 방법 및 기판 검사 장치
TWI653748B (zh) * 2018-03-02 2019-03-11 友達光電股份有限公司 陣列基板
JP6958515B2 (ja) * 2018-09-03 2021-11-02 株式会社オートネットワーク技術研究所 回路構造体及び電気接続箱
JP7547866B2 (ja) * 2020-08-26 2024-09-10 セイコーエプソン株式会社 電気光学装置、及び電子機器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10282522A (ja) * 1997-04-09 1998-10-23 Toshiba Electron Eng Corp 表示装置
JP2000221540A (ja) * 1999-01-29 2000-08-11 Nec Corp アクティブマトリクス型液晶表示装置
JP2002258768A (ja) * 2001-03-02 2002-09-11 Seiko Epson Corp 電気光学装置、その製造方法および電子機器
JP2003007749A (ja) * 2001-06-18 2003-01-10 Sanyo Electric Co Ltd 集積回路及び表示装置
JP2003098975A (ja) * 2001-09-21 2003-04-04 Seiko Epson Corp 電気光学装置及びその製造方法
JP2003131253A (ja) * 2001-10-19 2003-05-08 Samsung Electronics Co Ltd 表示基板及びこれを有する液晶表示装置
JP2005309303A (ja) * 2004-04-26 2005-11-04 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法および電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW570203U (en) * 1998-08-03 2004-01-01 Rohm Co Ltd Liquid crystal display element
JP3702859B2 (ja) * 2001-04-16 2005-10-05 セイコーエプソン株式会社 電気光学装置及び電子機器
RU2226293C2 (ru) * 2001-10-02 2004-03-27 ОПТИВА, Инк. Панель дисплея и многослойная пластина для ее изготовления
TWI297095B (en) * 2003-10-02 2008-05-21 Au Optronics Corp Bonding pad structure for a display and fabrication method thereof
JP2005183464A (ja) * 2003-12-16 2005-07-07 Nitto Denko Corp 配線回路基板
JP4552783B2 (ja) * 2005-07-06 2010-09-29 株式会社デンソー 半導体センサ
JP4343236B2 (ja) * 2007-03-30 2009-10-14 シャープ株式会社 回路基板、および回路基板の形成方法
JP4642888B2 (ja) 2008-09-17 2011-03-02 株式会社ソフイア 遊技機
EP2355074A4 (en) * 2008-12-05 2012-05-30 Sharp Kk DISPLAY DEVICE SUBSTRATE AND DISPLAY DEVICE

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10282522A (ja) * 1997-04-09 1998-10-23 Toshiba Electron Eng Corp 表示装置
JP2000221540A (ja) * 1999-01-29 2000-08-11 Nec Corp アクティブマトリクス型液晶表示装置
JP2002258768A (ja) * 2001-03-02 2002-09-11 Seiko Epson Corp 電気光学装置、その製造方法および電子機器
JP2003007749A (ja) * 2001-06-18 2003-01-10 Sanyo Electric Co Ltd 集積回路及び表示装置
JP2003098975A (ja) * 2001-09-21 2003-04-04 Seiko Epson Corp 電気光学装置及びその製造方法
JP2003131253A (ja) * 2001-10-19 2003-05-08 Samsung Electronics Co Ltd 表示基板及びこれを有する液晶表示装置
JP2005309303A (ja) * 2004-04-26 2005-11-04 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法および電子機器

Also Published As

Publication number Publication date
RU2483389C2 (ru) 2013-05-27
RU2011124958A (ru) 2012-12-27
JPWO2010058619A1 (ja) 2012-04-19
WO2010058619A1 (ja) 2010-05-27
BRPI0921573A2 (pt) 2016-02-10
US20110205716A1 (en) 2011-08-25
CN102203840A (zh) 2011-09-28
EP2360661A4 (en) 2013-01-02
EP2360661A1 (en) 2011-08-24
EP2360661B1 (en) 2014-01-08

Similar Documents

Publication Publication Date Title
JP5043202B2 (ja) 回路基板、表示パネル及び表示装置
JP5192052B2 (ja) 表示装置
JP5102878B2 (ja) 表示装置用基板及び表示装置
US9164342B2 (en) Circuit substrate and display device
JP5273333B2 (ja) 表示装置
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
TWI747914B (zh) 顯示設備
KR20200102622A (ko) 표시 장치
WO2010070948A1 (ja) 液晶表示用パネル及び液晶表示装置
US20230301150A1 (en) Display device
US9807881B2 (en) Semiconductor device
JP2005321707A (ja) 液晶表示装置
JP2011158559A (ja) 電子デバイス用基板および接続構造
CN111090201A (zh) 显示面板及电子装置
JP2010256545A (ja) 表示装置
WO2020150895A1 (zh) 阵列基板及oled显示装置
JP2004205550A (ja) 接続電極および画像表示装置
JP4720992B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120711

R150 Certificate of patent or registration of utility model

Ref document number: 5043202

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees