JP5040790B2 - Diagnostic board for semiconductor test equipment - Google Patents
Diagnostic board for semiconductor test equipment Download PDFInfo
- Publication number
- JP5040790B2 JP5040790B2 JP2008112218A JP2008112218A JP5040790B2 JP 5040790 B2 JP5040790 B2 JP 5040790B2 JP 2008112218 A JP2008112218 A JP 2008112218A JP 2008112218 A JP2008112218 A JP 2008112218A JP 5040790 B2 JP5040790 B2 JP 5040790B2
- Authority
- JP
- Japan
- Prior art keywords
- connector
- path
- board
- power supply
- measurement card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本発明は、複数の電源をパフォーマンスボード（PFB：Performance Board）へ供給し、これら電源の戻り経路を共通としている測定カードと前記パフォーマンスボードとの経路診断に使用される半導体試験装置の診断ボードに関し、特に接点不良を精度良く検出することが可能な半導体試験装置の診断ボードに関する。 The present invention relates to a diagnostic board of a semiconductor test apparatus used for path diagnosis between a measurement card that supplies a plurality of power supplies to a performance board (PFB: Performance Board) and shares a return path of these power supplies with the performance board. In particular, the present invention relates to a diagnostic board for a semiconductor test apparatus capable of accurately detecting a contact failure.
半導体試験装置はその機能が正常に動作するか否かの診断を定期的に行う。一般に、被試験デバイス（以下、ＤＵＴ（Device Under Test）という）を試験する時にはパフォーマンスボードをテストヘッドに実装するが、診断時には診断ボードをテストヘッドに実装して診断を行う。 The semiconductor test apparatus periodically diagnoses whether or not its function operates normally. In general, when testing a device under test (hereinafter referred to as DUT (Device Under Test)), a performance board is mounted on the test head. At the time of diagnosis, a diagnosis board is mounted on the test head to perform diagnosis.
従来の半導体試験装置の診断ボードに関連する先行技術文献としては次のようなものがある。 Prior art documents related to a diagnostic board of a conventional semiconductor test apparatus include the following.
図４はこのような従来の半導体試験装置のテストヘッド部を説明する説明図である。図４（Ａ）を用いてテストヘッド部の構成を説明する。パフォーマンスボード１はＤＵＴ（図示せず）とテストヘッド２に実装されるカード間で授受される信号を中継する。テストヘッド２には測定カード３が実装される。測定カード３はコネクタＣＮ１およびコネクタＣＮ２を経由してパフォーマンスボード１へ電力を供給し、供給された電力はコネクタＣＮ３を経由して測定カード３へ戻る。パフォーマンスボード１へ供給された電力は、パフォーマンスボード１上の回路で使用されたり、パフォーマンスボード１を経由してＤＵＴ（図示せず）へ供給される。 FIG. 4 is an explanatory view for explaining a test head portion of such a conventional semiconductor test apparatus. The configuration of the test head unit will be described with reference to FIG. The performance board 1 relays signals exchanged between a DUT (not shown) and a card mounted on the test head 2. A measurement card 3 is mounted on the test head 2. The measurement card 3 supplies power to the performance board 1 via the connector CN1 and the connector CN2, and the supplied power returns to the measurement card 3 via the connector CN3. The power supplied to the performance board 1 is used in a circuit on the performance board 1 or supplied to a DUT (not shown) via the performance board 1.
図４（Ｂ）にパフォーマンスボード１と測定カード３の回路の一例を示す。パフォーマンスボード１には負荷Ｌｏａｄ１および負荷Ｌｏａｄ２が実装されている。負荷Ｌｏａｄ１の一端はコネクタＣＮ１の２つの接点に接続され、負荷Ｌｏａｄ２の一端はコネクタＣＮ２の２つの接点に接続される。負荷Ｌｏａｄ１の他端および負荷Ｌｏａｄ２の他端はコネクタＣＮ３の４つの接点に接続される。コネクタＣＮ１〜ＣＮ３はパフォーマンスボード１と測定カード３とを電気的に接続する。 FIG. 4B shows an example of the circuit of the performance board 1 and the measurement card 3. The performance board 1 is loaded with a load Load1 and a load Load2. One end of the load Load1 is connected to the two contacts of the connector CN1, and one end of the load Load2 is connected to the two contacts of the connector CN2. The other end of the load Load1 and the other end of the load Load2 are connected to four contacts of the connector CN3. The connectors CN1 to CN3 electrically connect the performance board 1 and the measurement card 3.
コネクタＣＮ１〜ＣＮ３は、測定カード３上の配線とは半田または圧入により電気的に接続される。コネクタＣＮ３は、例えば、４個の接点を持ち、各接点間は電気的に絶縁されている。これらの接点は測定カード３上の配線によって、共通化されている。 The connectors CN1 to CN3 are electrically connected to the wiring on the measurement card 3 by soldering or press fitting. The connector CN3 has, for example, four contacts, and each contact is electrically insulated. These contacts are shared by wiring on the measurement card 3.
測定カード３には電源Ｅ１および電源Ｅ２が実装されている。電源Ｅ１の正側端子はコネクタＣＮ１の２つの接点に接続され、電源Ｅ２の正側端子はコネクタＣＮ２の２つの接点に接続される。電源Ｅ１の負側端子および電源Ｅ２の負側端子はコネクタＣＮ３の４つの接点に接続される。 A power supply E1 and a power supply E2 are mounted on the measurement card 3. The positive terminal of the power source E1 is connected to the two contacts of the connector CN1, and the positive terminal of the power source E2 is connected to the two contacts of the connector CN2. The negative terminal of the power supply E1 and the negative terminal of the power supply E2 are connected to four contacts of the connector CN3.
このような半導体試験装置の動作について説明する。
電源Ｅ１はコネクタＣＮ１を経由してパフォーマンスボード１上の負荷Ｌｏａｄ１へ電力を供給し、電源Ｅ２はコネクタＣＮ２を経由してパフォーマンスボード１上の負荷Ｌｏａｄ２へ電力を供給する。電源Ｅ１からは電流Ｉ１が出力され、電源Ｅ２からは電流Ｉ２が出力される。
The operation of such a semiconductor test apparatus will be described.
The power supply E1 supplies power to the load Load1 on the performance board 1 via the connector CN1, and the power supply E2 supplies power to the load Load2 on the performance board 1 via the connector CN2. A current I1 is output from the power supply E1, and a current I2 is output from the power supply E2.
そして、電流Ｉ１はコネクタＣＮ１を経由してパフォーマンスボード１上の負荷Ｌｏａｄ１へ入力され、電流Ｉ２はコネクタＣＮ２を経由してパフォーマンスボード１上の負荷Ｌｏａｄ２へ入力される。負荷Ｌｏａｄ１から電源Ｅ１へ戻る電流Ｉ１および負荷Ｌｏａｄ２から電源Ｅ２へ戻る電流Ｉ２はコネクタＣＮ３に入力される前に合流して電流Ｉ３となる。出力電流Ｉ３はコネクタＣＮ３で４つの経路に分岐され、コネクタＣＮ３を経由した後に測定カード３上の配線で再び合流する。 The current I1 is input to the load Load1 on the performance board 1 via the connector CN1, and the current I2 is input to the load Load2 on the performance board 1 via the connector CN2. The current I1 returning from the load Load1 to the power supply E1 and the current I2 returning from the load Load2 to the power supply E2 are merged before being input to the connector CN3 to become a current I3. The output current I3 is branched into four paths by the connector CN3, and after passing through the connector CN3, is joined again by the wiring on the measurement card 3.
コネクタＣＮ１およびコネクタＣＮ２は複数の接点を有する。これは、コネクタ自体の小型化によって、端子それぞれの電流容量が小さくなっているため、接点を複数にすることにより、電流容量を増やしている。また、パフォーマンスボード１から電源Ｅ１および電源Ｅ２へ戻る経路として、コネクタＣＮ３を共通で使用することで、コネクタ数を減らすことができる。ここで、コネクタＣＮ１、コネクタＣＮ２のように測定カード３の電源から出力電流がパフォーマンスボードへ供給される経路に使用されるコネクタを供給側コネクタ、コネクタＣＮ３のように出力電流が測定カード３の電源へ戻る経路に使用されるコネクタを戻り側コネクタとする。 Connector CN1 and connector CN2 have a plurality of contacts. This is because the current capacity of each terminal is reduced due to the miniaturization of the connector itself, and the current capacity is increased by using a plurality of contacts. Moreover, the number of connectors can be reduced by using the connector CN3 in common as a path from the performance board 1 to the power supply E1 and the power supply E2. Here, the connector used for the path through which the output current is supplied from the power supply of the measurement card 3 to the performance board, such as the connector CN1 and the connector CN2, is the supply side connector, and the output current is the power supply of the measurement card 3 like the connector CN3. The connector used for the return path is the return side connector.
半導体試験装置の運用においては、試験前にコネクタＣＮ１、コネクタＣＮ２およびコネクタＣＮ３の経路がそれぞれ正しく接続されているかを診断する。具体的には、それぞれのコネクタと測定カード３の配線を接続している半田の不良を診断する。なお、コネクタが圧入式の場合は、測定カード３の配線に接続されているスルーホールとコネクタとの接触不良を診断する。これら経路の診断を行う際にはパフォーマンスボード１の替わりに診断ボードを使用する。 In the operation of the semiconductor test apparatus, it is diagnosed whether the paths of the connector CN1, the connector CN2, and the connector CN3 are correctly connected before the test. Specifically, the failure of the solder connecting each connector and the wiring of the measurement card 3 is diagnosed. If the connector is a press-fit type, a contact failure between the through hole connected to the wiring of the measurement card 3 and the connector is diagnosed. When diagnosing these paths, a diagnostic board is used instead of the performance board 1.
図５は診断ボードの概略回路図例である。図５（Ａ）に示す診断ボードは、図４（Ｂ）に示すパフォーマンスボード１の負荷Ｌｏａｄ１を抵抗Ｒ１に、負荷Ｌｏａｄ２を抵抗Ｒ２にそれぞれ置き換えたものである。この診断ボードを用いて、電源Ｅ１から出力される電流Ｉ１、電源Ｅ２から出力される電流Ｉ２を測定カード３上の電流計（図示せず）でそれぞれ測定することにより、測定カード３上に実装されている各コネクタがそれぞれ正しく測定カード３上の配線と電気的に接続されているかを診断する。 FIG. 5 is a schematic circuit diagram example of the diagnostic board. The diagnostic board shown in FIG. 5A is obtained by replacing the load Load1 of the performance board 1 shown in FIG. 4B with a resistor R1, and the load Load2 with a resistor R2. Using this diagnostic board, the current I1 output from the power supply E1 and the current I2 output from the power supply E2 are respectively measured by an ammeter (not shown) on the measurement card 3 to be mounted on the measurement card 3. It is diagnosed whether each connected connector is correctly electrically connected to the wiring on the measurement card 3.
また、図５（Ｂ）に示す診断ボードは、図５（Ａ）の診断ボードの抵抗Ｒ１および抵抗Ｒ２の電源Ｅ１および電源Ｅ２の正極側に接続される端子の電位を測定する経路Ｖｄｉａｇ１および経路Ｖｄｉａｇ２を設けたものである。この診断ボードを用いて、抵抗Ｒ１および抵抗Ｒ２の電源Ｅ１および電源Ｅ２の正極側に接続される端子の電位を測定カード３上の電圧計（図示せず）またはパフォーマンスボード１上の電圧計（図示せず）でそれぞれ測定することにより、測定カード３上に実装されている各コネクタがそれぞれ正しく測定カード３上の配線と電気的に接続されているかを診断する。 Further, the diagnostic board shown in FIG. 5B includes a path Vdiag1 and a path for measuring the potential of the terminals connected to the power source E1 and the positive side of the power source E2 of the resistor R1 and the resistor R2 of the diagnostic board of FIG. Vdiag2 is provided. Using this diagnostic board, the potential of the terminals connected to the positive side of the power source E1 and the power source E2 of the resistors R1 and R2 is measured by a voltmeter (not shown) on the measurement card 3 or a voltmeter on the performance board 1 ( Each of the connectors mounted on the measurement card 3 is diagnosed as to whether each connector mounted on the measurement card 3 is correctly electrically connected to the wiring on the measurement card 3.
図５に示すような診断ボードを用いて経路診断を行った場合、コネクタＣＮ３の接点が１極でも接続されていれば、診断結果は「良」判定、すなわち、経路は正常に接続されているという判定となる。例えば、コネクタＣＮ３が１極しか接続されていない状態でＤＵＴの試験を行うと、電流容量が不足して、パフォーマンスボード１や測定カード３のコネクタＣＮ３が焼損するという問題があった。
従って本発明が解決しようとする課題は、接点不良を精度良く検出することが可能な半導体試験装置の診断ボードを実現することにある。
When the path diagnosis is performed using the diagnosis board as shown in FIG. 5, if even one contact of the connector CN3 is connected, the diagnosis result is “good”, that is, the path is normally connected. It becomes the judgment. For example, when the DUT test is performed in a state where only one pole of the connector CN3 is connected, there is a problem that the current capacity is insufficient and the connector CN3 of the performance board 1 or the measurement card 3 is burned out.
Therefore, the problem to be solved by the present invention is to realize a diagnostic board for a semiconductor test apparatus capable of accurately detecting a contact failure.
このような課題を達成するために、本発明のうち請求項１記載の発明は、
複数の電源をパフォーマンスボードへ供給すると共に前記パフォーマンスボードからの前記複数の電源の戻り経路を共通としている測定カードの経路診断に使用される半導体試験装置の診断ボードにおいて、複数の接点を有する戻り側コネクタを備え、前記複数の電源の戻り経路を設け、前記複数の電源それぞれからの出力電流を、前記戻り側コネクタの異なる接点から前記電源に戻すことを特徴とする。
In order to achieve such a problem, the invention according to claim 1 of the present invention is:
A return side having a plurality of contacts in a diagnostic board of a semiconductor test apparatus used for path diagnosis of a measurement card that supplies a plurality of power supplies to a performance board and shares a return path of the plurality of power supplies from the performance board. A connector is provided, a return path for the plurality of power supplies is provided , and an output current from each of the plurality of power supplies is returned to the power supply from a different contact of the return connector .
本発明によれば次のような効果がある。複数の電源をパフォーマンスボードへ供給すると共に前記パフォーマンスボードからの前記複数の電源の戻り経路を共通としている測定カードの経路診断に使用される半導体試験装置の診断ボードにおいて、前記複数の電源の戻り経路を分けていることにより、電源毎の経路で接点不良を判定することができるので、従来と比較して接点不良を精度良く検出することが可能になる。 The present invention has the following effects. A plurality of power supply return paths in a diagnostic board of a semiconductor test apparatus that is used for path diagnosis of a measurement card that supplies a plurality of power supplies to a performance board and shares a return path of the plurality of power supplies from the performance board. Since the contact failure can be determined by the path for each power supply, it becomes possible to detect the contact failure with higher accuracy than in the prior art.
以下、本発明を図面を用いて詳細に説明する。図１は本発明に係る半導体試験装置の診断ボードの概略回路図と診断結果を説明する説明図である。 Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a schematic circuit diagram of a diagnostic board of a semiconductor test apparatus according to the present invention and an explanatory diagram for explaining a diagnostic result.
図１（Ａ）に示す診断ボードは図５（Ａ）に示す従来の診断ボードとほぼ同じ構成をしているが、異なる点はコネクタＣＮ３に至る経路を分けていることである。すなわち、測定カード上の電源Ｅ１からコネクタＣＮ１、抵抗Ｒ１を経由して戻る経路と電源Ｅ２からコネクタＣＮ２、抵抗Ｒ２を経由して戻る経路を分けている。 The diagnostic board shown in FIG. 1 (A) has almost the same configuration as the conventional diagnostic board shown in FIG. 5 (A), but the difference is that the route to the connector CN3 is divided. That is, the path returning from the power supply E1 on the measurement card via the connector CN1 and the resistor R1 is divided from the path returning from the power supply E2 via the connector CN2 and the resistor R2.
具体的には、コネクタＣＮ１−抵抗Ｒ１−経路Ｓ１−コネクタＣＮ３の端子Ｐ１および端子Ｐ２という経路とコネクタＣＮ２−抵抗Ｒ２−経路Ｓ２−コネクタＣＮ３の端子Ｐ３および端子Ｐ４という経路である。すなわち、複数の電源それぞれからの出力電流を、コネクタＣＮ３の異なる端子（接点）から電源に戻す。なお、経路Ｓ１は抵抗Ｒ１からコネクタＣＮ３までの経路、経路Ｓ２は抵抗Ｒ２からコネクタＣＮ３までの経路のことをいう。また、端子Ｐ１〜Ｐ４はコネクタＣＮ３の４つの端子のそれぞれを指している。
Specifically, there are a path called terminal P1 and terminal P2 of the connector CN1-resistance R1-path S1-connector CN3 and a path called terminal P3 and terminal P4 of the connector CN2-resistance R2-path S2-connector CN3. That is, the output current from each of the plurality of power supplies is returned to the power supply from a different terminal (contact) of the connector CN3. The path S1 is a path from the resistor R1 to the connector CN3, and the path S2 is a path from the resistor R2 to the connector CN3. Terminals P1 to P4 indicate the four terminals of the connector CN3, respectively.
このような半導体試験装置の動作について説明する。
電源Ｅ１から出力した電流Ｉ１はコネクタＣＮ１を経由して診断ボードに入り、抵抗Ｒ１、経路Ｓ１を通ってコネクタＣＮ３の端子Ｐ１および端子Ｐ２に入る。同様に、電源Ｅ２から出力した電流Ｉ２はコネクタＣＮ２を経由して診断ボードに入り、抵抗Ｒ２、経路Ｓ２を通ってコネクタＣＮ３の端子Ｐ３および端子Ｐ４に入る。電流Ｉ１および電流Ｉ２は測定カードのコネクタＣＮ３を経由して測定カード３上の配線で電流Ｉ３として合流する。
The operation of such a semiconductor test apparatus will be described.
The current I1 output from the power supply E1 enters the diagnostic board via the connector CN1, and enters the terminal P1 and the terminal P2 of the connector CN3 through the resistor R1 and the path S1. Similarly, the current I2 output from the power source E2 enters the diagnostic board via the connector CN2, and enters the terminal P3 and the terminal P4 of the connector CN3 via the resistor R2 and the path S2. The current I1 and the current I2 are combined as the current I3 through the wiring on the measurement card 3 via the connector CN3 of the measurement card.
電源Ｅ１から出力される電流Ｉ１、電源Ｅ２から出力される電流Ｉ２を測定カード３上の電流計（図示せず）でそれぞれ測定することにより、測定カード３上に実装されている各コネクタがそれぞれ正しく測定カード３上の配線と電気的に接続されているかを診断する。 By measuring the current I1 output from the power supply E1 and the current I2 output from the power supply E2 with an ammeter (not shown) on the measurement card 3, each connector mounted on the measurement card 3 is It is diagnosed whether it is correctly connected to the wiring on the measurement card 3.
図１（Ｂ）に従来の診断ボードを使用した時と本発明の診断ボードを使用した時でのコネクタＣＮ３の経路診断の結果を示す。従来は、コネクタＣＮ３の４つの端子全てが接点不良でなければ、経路診断で「ＮＧ」の判定がされなかった。 FIG. 1B shows the results of path diagnosis of the connector CN3 when the conventional diagnostic board is used and when the diagnostic board of the present invention is used. Conventionally, if all the four terminals of the connector CN3 are not defective in contact, “NG” is not determined in the path diagnosis.
しかし、本発明の診断ボードを使用することにより、電源Ｅ１の経路と電源Ｅ２の経路でコネクタＣＮ３を２極ずつに分けた形での経路診断が可能になる。図１（Ｂ）では電源Ｅ１の１，２と電源Ｅ２の３，４で示されている。 However, by using the diagnostic board of the present invention, path diagnosis in which the connector CN3 is divided into two poles in the path of the power source E1 and the path of the power source E2 becomes possible. In FIG. 1B, the power supply E1 is indicated by 1 and 2 and the power supply E2 is indicated by 3 and 4.
具体的には、図１（Ｂ）に示すように、電源Ｅ１の端子Ｐ１，端子Ｐ２の両方が接点不良の時、または、電源Ｅ２の端子Ｐ３，端子Ｐ４の両方が接点不良の時に経路診断で「ＮＧ」と判定される。従来ではＮＧ検出数が１に対して、本発明ではＮＧ検出数が７となる。 Specifically, as shown in FIG. 1B, the path diagnosis is performed when both the terminals P1 and P2 of the power supply E1 are defective in contact, or when both the terminals P3 and P4 of the power supply E2 are defective in contact. Is judged as “NG”. Conventionally, the number of NG detections is 1, whereas in the present invention, the number of NG detections is 7.
なお、この経路診断ではコネクタＣＮ３の端子Ｐ１〜端子Ｐ４が接点不良の場合、コネクタＣＮ３の端子Ｐ１〜端子Ｐ４から配線の合流点までが電気的に導通しない場合を接点不良としている。 In this path diagnosis, when the terminals P1 to P4 of the connector CN3 are defective in contact, the case where the terminals P1 to P4 of the connector CN3 are not electrically connected to the connection point of the wiring is regarded as a contact failure.
この結果、電源Ｅ１の経路と電源Ｅ２の経路を分けた診断ボードを使用して経路診断することにより、電源Ｅ１の経路で２極あるコネクタＣＮ３の両方がＮＧの時、または、電源Ｅ２の経路で２極あるコネクタＣＮ３の両方がＮＧの時に「不良」と判定されるので、従来と比較して接点不良を精度良く検出することが可能になる。 As a result, by performing a path diagnosis using a diagnostic board in which the path of the power supply E1 and the path of the power supply E2 are separated, both the connectors CN3 having two poles in the path of the power supply E1 are NG, or the path of the power supply E2 Thus, since both of the two connectors CN3 are determined to be “NG” when they are NG, it becomes possible to detect a contact failure with higher accuracy than in the prior art.
なお、図１に示す実施例において、診断ボードに抵抗Ｒ１および抵抗Ｒ２を用いているが、図２に示すように、電源Ｅ１および電源Ｅ２の出力電流Ｉ１および出力電流Ｉ２を制限できるのであれば、抵抗Ｒ１および抵抗Ｒ２をショートしてもよい。この場合、診断対象は図１に示す実施例と同様に出力電流Ｉ１および出力電流Ｉ２となる。
In the embodiment shown in FIG. 1, the resistor R1 and the resistor R2 are used for the diagnostic board. However, as shown in FIG. 2, the output current I1 and the output current I2 of the power source E1 and the power source E2 can be limited. The resistor R1 and the resistor R2 may be short-circuited. In this case, the diagnosis target is the output current I1 and the output current I2 as in the embodiment shown in FIG.
また、図３に示すように、電源Ｅ１および電源Ｅ２が出力電圧制御のために、フィードバック値ＶＦＢ１およびフィードバック値ＶＦＢ２を使用する構成であれば、これを診断対象としてもよい。具体的には、フィードバック値ＶＦＢ１の電位を測定カード３上の電圧計（図示せず）で測定することにより、測定カード３上に実装されているコネクタＣＮ１およびコネクタＣＮ３の端子Ｐ１および端子Ｐ２がそれぞれ正しく測定カード３上の配線と電気的に接続されているかを診断する。同様に、フィードバック値ＶＦＢ２の電位を測定カード３上の電圧計（図示せず）で測定することにより、測定カード３上に実装されているコネクタＣＮ２およびコネクタＣＮ３の端子Ｐ３および端子Ｐ４がそれぞれ正しく測定カード３上の配線と電気的に接続されているかを診断する。 Further, as shown in FIG. 3, if the power supply E1 and the power supply E2 use the feedback value VFB1 and the feedback value VFB2 for output voltage control, this may be used as a diagnosis target. Specifically, by measuring the potential of the feedback value VFB1 with a voltmeter (not shown) on the measurement card 3, the connector CN1 and the terminals P1 and P2 of the connector CN3 mounted on the measurement card 3 are It is diagnosed whether each is correctly connected to the wiring on the measurement card 3. Similarly, by measuring the potential of the feedback value VFB2 with a voltmeter (not shown) on the measurement card 3, the terminals CN3 and P3 of the connector CN2 and the connector CN3 mounted on the measurement card 3 are respectively correct. It is diagnosed whether it is electrically connected to the wiring on the measurement card 3.
また、図１および図３に示す実施例において、診断ボードに抵抗Ｒ１および抵抗Ｒ２を用いているが、必ずしもこのように限定される必要はなく、電子負荷等の電流を引けるものであればよい。 In the embodiment shown in FIGS. 1 and 3, the resistor R1 and the resistor R2 are used for the diagnostic board. However, the resistor R1 and the resistor R2 are not necessarily limited to the above, and may be anything that can draw a current such as an electronic load. .
また、図１〜図３に示す実施例において、電源Ｅ１および電源Ｅ２の戻り経路をそれぞれ２つに分けて（コネクタＣＮ３を２極ずつ使用して）いるが、必ずしもこのように限定される必要はなく、戻り経路を３つ以上に分けてもよい。同様に、電源Ｅ１および電源Ｅ２からの供給経路もそれぞれ２つに分けて（コネクタＣＮ１およびコネクタＣＮ２をそれぞれ２極のものを使用して）いるが、必ずしもこのように限定される必要はなく、供給経路は少なくとも１つあればよい。 In the embodiment shown in FIGS. 1 to 3, the return paths of the power source E1 and the power source E2 are divided into two (using the connector CN3 by two poles), but it is not necessarily limited to this. No, the return path may be divided into three or more. Similarly, the supply paths from the power source E1 and the power source E2 are also divided into two (using connectors CN1 and CN2 each having two poles), but it is not necessarily limited to this. There may be at least one supply path.
また、図１〜図３に示す実施例において、測定カード３上に実装した電源を電源Ｅ１および電源Ｅ２の２つとしたが、必ずしもこのように限定される必要はなく、１つの電源から複数の電圧を出力するような電源を少なくとも１つ以上用いてもよいし、単出力の電源を３つ以上用いてもよい。 In the embodiment shown in FIGS. 1 to 3, the power supply mounted on the measurement card 3 is the two of the power supply E1 and the power supply E2. At least one power source that outputs a voltage may be used, or three or more power sources having a single output may be used.
また、図１〜図３に示す実施例において、コネクタＣＮ３を４極のコネクタとしているが、特にコネクタの極数や個数には限定されない。例えば、２極コネクタを２個用いてもよいし、３極コネクタを１ピン＋２ピンのように２分割して用いてもよい。 In the embodiment shown in FIGS. 1 to 3, the connector CN3 is a four-pole connector, but the number of poles and the number of connectors are not particularly limited. For example, two two-pole connectors may be used, or a three-pole connector may be divided into two, such as 1 pin + 2 pins.
また、図１〜図３に示す実施例において、コネクタＣＮ１〜コネクタＣＮ３はポゴピン（スプリングピン）、少なくとも片側にコネクタを持つケーブルハーネス、または、少なくとも片側にポゴピンを持つケーブルハーネスであってもよい。 In the embodiment shown in FIGS. 1 to 3, the connectors CN1 to CN3 may be pogo pins (spring pins), a cable harness having a connector on at least one side, or a cable harness having a pogo pin on at least one side.
１ パフォーマンスボード
２ テストヘッド
３ 測定カード
ＣＮ１，ＣＮ２，ＣＮ３，ＣＮ４，ＣＮ５ コネクタ
Ｅ１，Ｅ２ 電源
Ｌｏａｄ１，Ｌｏａｄ２ 負荷
Ｒ１，Ｒ２ 抵抗
Ｓ１，Ｓ２ 経路
Ｐ１，Ｐ２，Ｐ３，Ｐ４ 端子
1 Performance Board 2 Test Head 3 Measurement Card CN1, CN2, CN3, CN4, CN5 Connector E1, E2 Power Supply Load1, Load2 Load R1, R2 Resistance S1, S2 Path P1, P2, P3, P4 Terminal
Claims (3)
複数の接点を有する戻り側コネクタを備え、
前記電源毎に電気的に独立した前記出力電流用の経路を設け、前記複数の電源それぞれからの出力電流を、前記戻り側コネクタの異なる接点から前記電源に戻すことを特徴とする半導体試験装置の診断ボード。 In a diagnostic board of a semiconductor test apparatus used for path diagnosis of a measurement card having a plurality of power supplies whose output current supply paths are independent and return paths are shared,
A return connector having a plurality of contacts;
A path for an output current that is electrically independent for each power source, and the output current from each of the plurality of power sources is returned to the power source from a different contact of the return side connector. Diagnostic board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008112218A JP5040790B2 (en) | 2008-04-23 | 2008-04-23 | Diagnostic board for semiconductor test equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008112218A JP5040790B2 (en) | 2008-04-23 | 2008-04-23 | Diagnostic board for semiconductor test equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009264817A JP2009264817A (en) | 2009-11-12 |
| JP5040790B2 true JP5040790B2 (en) | 2012-10-03 |
Family
ID=41390862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008112218A Expired - Fee Related JP5040790B2 (en) | 2008-04-23 | 2008-04-23 | Diagnostic board for semiconductor test equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5040790B2 (en) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61767A (en) * | 1984-06-13 | 1986-01-06 | Mitsubishi Electric Corp | Abnormality detector |
| JPH052044A (en) * | 1991-06-25 | 1993-01-08 | Mitsubishi Electric Corp | Self-diagnosing device of semiconductor tester |
| JP3391302B2 (en) * | 1999-07-12 | 2003-03-31 | 日本電気株式会社 | Semiconductor test equipment |
| JP2002090427A (en) * | 2000-09-20 | 2002-03-27 | Advantest Corp | Semiconductor testing device |
| JP2007278852A (en) * | 2006-04-07 | 2007-10-25 | Seiko Epson Corp | Substrate inspection apparatus and substrate inspection method |
| JP2007302087A (en) * | 2006-05-10 | 2007-11-22 | Hitachi Ltd | Connector fail-safe device |
-
2008
- 2008-04-23 JP JP2008112218A patent/JP5040790B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009264817A (en) | 2009-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2010119532A1 (en) | Abnormality detection device for detection circuits and electric circuits, and detection system and electronic system using the abnormality detection device | |
| JP2009204329A (en) | Circuit board inspecting system and inspection method | |
| JP4571076B2 (en) | Inspection equipment for semiconductor devices | |
| JP6104578B2 (en) | Inspection apparatus and inspection method | |
| US10084214B2 (en) | Automatic switchover from cell voltage to interconnect voltage monitoring | |
| CN104749542B (en) | Calibration and operation method of detection system | |
| KR102136612B1 (en) | Probe card module | |
| JP5040790B2 (en) | Diagnostic board for semiconductor test equipment | |
| US8810252B2 (en) | Solder joint inspection | |
| KR101354031B1 (en) | Impedance measurement apparatus | |
| KR101056723B1 (en) | Aging test device for mobile phone charger or switched mode power supply | |
| JP2009130774A (en) | Anomaly detection system | |
| JP5248089B2 (en) | Abnormality detection device for communication circuit | |
| CN110208678A (en) | PCB switching system and fault testing method | |
| JP2001242222A (en) | Test board testing device and test board test method | |
| US11143695B2 (en) | Inspection device and inspection method for inspecting connected parts of a plurality of pins to a wiring board to detect a short circuit failure | |
| JP5135611B2 (en) | Test equipment | |
| JP4863786B2 (en) | Contact test apparatus and contact test method | |
| JP6723190B2 (en) | Inspection equipment | |
| US20200386786A1 (en) | Test apparatuses including probe card for testing semiconductor devices and operation methods thereof | |
| JP5202401B2 (en) | Test apparatus and calibration method | |
| JPH04302453A (en) | Semiconductor tester | |
| JP6655932B2 (en) | Inspection device with self-diagnosis function | |
| KR101578917B1 (en) | Tester apparatus for instant short circuit and method thereof | |
| KR101428661B1 (en) | Apparatus for testing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120625 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170720 Year of fee payment: 5 |
|
| S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170720 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |