JP5039070B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5039070B2 JP5039070B2 JP2009029248A JP2009029248A JP5039070B2 JP 5039070 B2 JP5039070 B2 JP 5039070B2 JP 2009029248 A JP2009029248 A JP 2009029248A JP 2009029248 A JP2009029248 A JP 2009029248A JP 5039070 B2 JP5039070 B2 JP 5039070B2
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- aluminum plate
- plate
- bonded
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
Description
本発明はセラミックス回路基板に半導体素子を接合してなる半導体装置に関する。 The present invention relates to a semiconductor device formed by bonding a semiconductor element to a ceramic circuit board.
従来、パワーモジュールのような大電力電子部品の実装に使用する基板としては、セラミックス基板の表面に銅板を接合した銅張りセラミックス回路基板が使用されていた。 Conventionally, a copper-clad ceramic circuit board in which a copper plate is bonded to the surface of a ceramic substrate has been used as a substrate used for mounting a high-power electronic component such as a power module.
このセラミックス回路基板は、アルミナや窒化アルミニウム等のセラミックス基板に、銅が直接接合又はろう接等されて作製されている。 This ceramic circuit board is produced by directly bonding or brazing copper to a ceramic substrate such as alumina or aluminum nitride.
直接接合基板は、特開昭52−37914号公報に開示されるように、酸素を含有する銅板を使用するか、無酸素銅板を使用して酸化性雰囲気中で加熱することによって無酸素銅板の表面に酸化銅を発生させてから、銅板とアルミナ基板を重ねて不活性雰囲気中で加熱し、銅板とアルミナ基板との界面に銅とアルミニウムとの複合酸化物を生成させ銅板とアルミナ基板とを接合する。 As disclosed in JP-A-52-37914, the direct bonding substrate is made of an oxygen-free copper plate by using a copper plate containing oxygen or heating in an oxidizing atmosphere using an oxygen-free copper plate. After copper oxide is generated on the surface, the copper plate and the alumina substrate are stacked and heated in an inert atmosphere to form a composite oxide of copper and aluminum at the interface between the copper plate and the alumina substrate. Join.
銅/窒化アルミニウム直接接合基板の場合には、例えば特開平3−93687号公報に開示するように、予め空気中において、約1000℃の温度で窒化アルミニウム基板を処理し、表面に酸化物を生成させてから、この酸化物層を介して銅板と窒化アルミニウム基板とを接合する。このような酸化物層を利用した接合方法は、酸化物そのものが必ずしも熱伝導率がよいわけではないことから金属接合セラミックス基板の熱伝導を悪くしてしまう。 In the case of a copper / aluminum nitride direct bonding substrate, as disclosed in, for example, Japanese Patent Laid-Open No. 3-93687, an aluminum nitride substrate is treated in advance at a temperature of about 1000 ° C. to generate an oxide on the surface. Then, the copper plate and the aluminum nitride substrate are bonded via the oxide layer. The joining method using such an oxide layer deteriorates the thermal conductivity of the metal-bonded ceramic substrate because the oxide itself does not necessarily have a good thermal conductivity.
また、銅をアルミナ、窒化アルミニウムにろう接する場合は、銅板とセラミックス回路基板との間に低融点のろう材又は融点を下げる為の合金元素、セラミックスとの濡れを良くする為の合金元素を添加したろう材を介在させて接合する。上述したような銅/セラミックス回路基板は広く使用されるにもかかわらず、製造上及び実用上幾つかの問題点がある。その中で最も重大な問題点は、電子部品の実装及び使用時にセラミックス基板の内部にクラックが発生し、基板の表裏間が電気的に導通することによる故障である。 In addition, when soldering copper to alumina or aluminum nitride, a low melting point brazing material or an alloy element for lowering the melting point or an alloy element for improving the wetting with ceramics is added between the copper plate and the ceramic circuit board. Join with the brazing filler metal. Although the copper / ceramic circuit board as described above is widely used, there are some problems in manufacturing and practical use. Among them, the most serious problem is a failure due to electrical continuity between the front and back of the substrate when a crack occurs in the ceramic substrate during mounting and use of the electronic component.
このようなクラックの発生は、銅の熱膨張係数がセラミックスの熱膨張係数より約一桁大きいことに起因している。つまり、これらを接合する際、1000℃近くまで加熱するため、接合温度から室温に冷却する際に熱膨張係数の違いによりセラミックス回路基板の内部に多大の熱応力が発生してしまうからである。 The occurrence of such cracks is due to the fact that the thermal expansion coefficient of copper is about an order of magnitude greater than that of ceramics. That is, when these are joined, they are heated to close to 1000 ° C., and therefore, when they are cooled from the joining temperature to room temperature, a great thermal stress is generated inside the ceramic circuit board due to the difference in thermal expansion coefficient.
また、使用時の発熱や冷却により、セラミックス回路基板の温度が変化し、変動熱応力が発生し、この熱応力によってセラミックス基板にクラックが発生することがある。 Further, due to heat generation and cooling during use, the temperature of the ceramic circuit board changes, and a fluctuating thermal stress is generated, which may cause a crack in the ceramic substrate.
現在、上記したような銅に代わって、セラミックスの熱膨張係数に比較的近い熱膨張係数を有するアルミニウムが接合に用いられるようになっている。また、アルミニウムは融点が低いため銅に比べて低い温度で接合でき、冷却の際の収縮によるクラック発生を少なくすることができる。さらに、前述のようにアルミニウムは銅よりも軟質金属であるため、使用時の発熱や冷却に伴う熱膨張に対してアルミニウム板そのものが柔軟に対応でき、セラミック基板にクラックを発生させる応力を低減することも可能である。 At present, instead of copper as described above, aluminum having a thermal expansion coefficient relatively close to that of ceramics is used for bonding. In addition, since aluminum has a low melting point, it can be bonded at a lower temperature than copper, and cracking due to shrinkage during cooling can be reduced. Furthermore, as described above, since aluminum is a softer metal than copper, the aluminum plate itself can flexibly cope with the thermal expansion associated with heat generation and cooling during use, reducing the stress that causes cracks in the ceramic substrate. It is also possible.
しかしながら、近年、電気自動車用パワーモジュールの開発により、より一層冷熱サイクル耐量に優れた回路基板の開発が求められている。例えば、電気自動車のように温度変化が激しく振動が大きい使用条件の場合、回路基板の冷熱サイクル耐量が500回以上であることが要求される。現在使用されている銅/セラミックス回路基板では、このような要求に対応することは不可能であり、また、比較的クラック発生の少ないといわれる、通常のアルミニウム/セラミックス回路基板においても、このような冷熱サイクルに耐えることは難しい。 However, in recent years, with the development of power modules for electric vehicles, there has been a demand for the development of circuit boards that are further excellent in heat cycle resistance. For example, in the case of use conditions such as an electric vehicle where the temperature change is large and the vibration is large, the circuit board is required to have a heat cycle resistance of 500 times or more. In the copper / ceramic circuit board currently used, it is impossible to meet such a demand, and even in a normal aluminum / ceramic circuit board which is said to have relatively few cracks. It is difficult to withstand the cold cycle.
また、セラミックス回路基板の金属板部分にはSiペレット等の半導体素子が接合されて用いられるが、接合の際にハンダ中にハンダ巣が形成されると、熱伝導が阻害され熱が蓄積されてしまったり、冷熱サイクルの際に半導体素子とセラミックス回路基板が剥離したりする等の問題が発生する。 Also, semiconductor elements such as Si pellets are bonded to the metal plate portion of the ceramic circuit board. However, if solder nests are formed in the solder during bonding, heat conduction is inhibited and heat is accumulated. Problems occur, such as delamination and peeling of the semiconductor element and the ceramic circuit board during the cooling and heating cycle.
本発明の目的は、セラミックス回路基板の金属板部分に半導体素子を確実に接合し、熱抵抗不良や剥離等の問題の発生を抑制した半導体装置の提供を目的としている。 An object of the present invention is to provide a semiconductor device in which a semiconductor element is securely bonded to a metal plate portion of a ceramic circuit board, and problems such as defective thermal resistance and peeling are suppressed.
本発明の半導体装置は、セラミックス基板と、前記セラミックス基板の表面に直接接合され、主としてアルミニウムからなる金属板と、前記金属板上に接合された半導体素子とを具備する半導体装置において、前記金属板の主面における半導体素子が接合される部分には、複数の溝が設けられており、前記複数の溝は、深さが前記金属板の実装面となる部分の厚さの1/6以上5/6以下、幅が0.05mm以上1.0mm以下、隣接する溝との間隔が0.05mm以上5.0mm以下、かつ長さが前記半導体素子よりも長く、前記金属板と前記半導体素子とがハンダにより接合され、ハンダ巣の生成または成長を抑制し、熱抵抗不良を抑制することができることを特徴とするものである。 The semiconductor device of the present invention includes a ceramic substrate, a metal plate directly bonded to the surface of the ceramic substrate, mainly made of aluminum, and a semiconductor element bonded on the metal plate. A plurality of grooves are provided in a portion of the main surface to which the semiconductor element is bonded, and the plurality of grooves have a depth that is 1/6 or more of the thickness of the portion that becomes the mounting surface of the metal plate. / 6 or less, a width of 0.05 mm or more and 1.0 mm or less, an interval between adjacent grooves of 0.05 mm or more and 5.0 mm or less, and a length longer than the semiconductor element, the metal plate and the semiconductor element Are bonded by solder, and generation or growth of solder nests can be suppressed, and defective thermal resistance can be suppressed .
上記した本発明の半導体装置において、前記セラミックス基板はアルミナ、窒化アルミニウム及び窒化ケイ素からなる群から選ばれた少なくとも1種の材料から主としてなることが好ましい。また、前記主としてアルミニウムからなる金属板には、例えばAl−Si合金板等を用いることができる。 In the semiconductor device of the present invention described above, it is preferable that the ceramic substrate is mainly made of at least one material selected from the group consisting of alumina, aluminum nitride, and silicon nitride. Moreover, for example, an Al—Si alloy plate or the like can be used as the metal plate mainly made of aluminum.
本発明の半導体装置は、セラミックス基板と、前記セラミックス基板の表面に直接接合され、主としてアルミニウムからなる金属板と、前記金属板上に接合された半導体素子とを具備する半導体装置において、前記金属板の主面における半導体素子が接合される部分に複数の溝を設けることによって、ハンダの際に、ハンダ層にハンダ巣が形成されるのを抑制し熱伝導が阻害されるのを防ぎ、また、半導体素子と金属板との熱応力の差による剥離を抑制することができる。 The semiconductor device of the present invention includes a ceramic substrate, a metal plate directly bonded to the surface of the ceramic substrate, mainly made of aluminum, and a semiconductor element bonded on the metal plate. By providing a plurality of grooves in the portion where the semiconductor element is bonded on the main surface of the soldering layer, it is possible to prevent the formation of solder nests in the solder layer and prevent thermal conduction from being hindered during soldering, Separation due to a difference in thermal stress between the semiconductor element and the metal plate can be suppressed.
複数の溝の深さを金属板の実装面となる部分の厚さの1/6以上5/6以下、幅を0.05mm以上1.0mm以下、隣接する溝との間隔を0.05mm以上5.0mm以下、かつ長さを前記Siペレットよりも長くすることによって、より一層ハンダ層にハンダ巣が形成されるのを抑制し熱伝導が阻害されるのを防ぎ、また、Siペレットと金属板との剥離を抑制することができる。 The depth of the plurality of grooves is 1/6 or more and 5/6 or less of the thickness of the portion to be the mounting surface of the metal plate, the width is 0.05 mm or more and 1.0 mm or less, and the distance between adjacent grooves is 0.05 mm or more. By making the length 5.0 mm or less and longer than the Si pellet, the formation of solder nests in the solder layer can be further suppressed to prevent thermal conduction from being inhibited. Separation from the plate can be suppressed.
また、アルミナ、窒化アルミニウム及び窒化ケイ素からなる群から選ばれた少なくとも1種の材料から主としてなるものをセラミックス基板として用いることで、半導体装置に必要とされる強度、熱伝導性等の特性を向上させることができる。 In addition, by using as a ceramic substrate a material mainly composed of at least one material selected from the group consisting of alumina, aluminum nitride, and silicon nitride, the characteristics such as strength and thermal conductivity required for semiconductor devices are improved. Can be made.
さらに、主としてアルミニウムからなる金属板をAl−Si合金板とすることにより、アルミニウム板と各種セラミックスとの接合強度を向上させることが可能となる。従って、前述の形状を改良したアルミニウム板に適用することにより更にセラミックス板にクラックが発生するのを抑制することが可能となる。 Furthermore, by using a metal plate mainly made of aluminum as an Al—Si alloy plate, the bonding strength between the aluminum plate and various ceramics can be improved. Therefore, it is possible to further suppress the occurrence of cracks in the ceramic plate by applying it to the aluminum plate improved in shape as described above.
本発明の半導体装置は、セラミックス回路基板に半導体素子を接合する際に用いたハンダにハンダ巣が形成されるのを抑制し、熱抵抗不良や剥離等を抑制することができる。 The semiconductor device of the present invention can suppress the formation of solder nests in the solder used when bonding the semiconductor element to the ceramic circuit board, and can suppress thermal resistance defects and peeling.
図1は、セラミックス回路基板の一例を示したものである。 FIG. 1 shows an example of a ceramic circuit board.
セラミックス回路基板1は、例えばセラミックス基板2にアルミニウム板3を接合したものである。このときアルミニウム板3の外周縁部を3aとした場合、外周縁部内側を薄肉部3bとしたものである。ここで、外周縁部内側とは、外周縁部から中央方向に向う一定距離の部分のことである。
The ceramic circuit board 1 is obtained, for example, by bonding an
例えば、アルミニウム板をセラミックス板に直接接合する際、アルミニウム板の融点以上に加熱するが、アルミニウム板の外周縁部内側に薄肉部を設けることによって、アルミニウム板外周縁部に発生する応力を、アルミニウム板の薄肉部の塑性変形により吸収し、セラミックス板にクラックが発生するのを抑制することが可能となる。また、アルミニウム板とセラミックス板の接合時だけでなく、これらを接合した後の使用の際にも、冷熱サイクルにより熱応力が発生するが、この場合にもアルミニウム板外周縁部に発生する応力を、アルミニウム板の薄肉部の塑性変形により吸収し、セラミックス板にクラックが発生するのを抑制することが可能となる。 For example, when directly joining an aluminum plate to a ceramic plate, the aluminum plate is heated to the melting point or more of the aluminum plate, but by providing a thin portion inside the outer peripheral edge of the aluminum plate, the stress generated in the outer peripheral edge of the aluminum plate is reduced to aluminum. Absorption is caused by plastic deformation of the thin portion of the plate, and it is possible to suppress the occurrence of cracks in the ceramic plate. In addition, not only when joining the aluminum plate and ceramic plate, but also when using them after joining them, thermal stress is generated by the thermal cycle. It is possible to suppress the occurrence of cracks in the ceramic plate by absorbing the thin plate portion of the aluminum plate due to plastic deformation.
薄肉部3bの形状としては、例えば図2に示すように、アルミニウム板のセラミックス板と接合していない面を削り、段差を設けることが挙げられる。このような薄肉部3bの形成方法としては、機械的に加工する方法の他に、エッチング等により加工する方法が挙げられる。薄肉部3bは、セラミックス板とアルミニウム板とを接合した後に形成してもよいが、セラミックス板と接合する前に形成することによって、接合時の応力によりセラミックス板にクラックが発生することを抑制できるため、より効果的である。
As the shape of the
このような薄肉部3bの形成範囲としては、例えばアルミニウム板の外周縁部からの長さをW、薄肉部の厚さをTとすると、Wは0.3mm以上1.0mm以下、Tはアルミニウム板の実装面の厚さの1/6以上5/6以下であることが好ましい。この薄肉部の外周縁部からの長さWが0.3mm未満であると、応力緩和効果が十分に得られずクラック発生の原因となる。また、1.0mmを超えた部分に形成されたものは、応力緩和効果が十分でなく、かつ実装面積も減少させてしまう。薄肉部3bの厚さTはアルミニウム板の実装面の厚さの1/6未満であると、アルミニウム板の強度を低下させる恐れがあり、5/6を超えると応力緩和効果が認められなくなる。
For example, if the length from the outer peripheral edge of the aluminum plate is W and the thickness of the thin portion is T, W is 0.3 mm to 1.0 mm, and T is aluminum. It is preferably 1/6 or more and 5/6 or less of the thickness of the mounting surface of the plate. If the length W from the outer peripheral edge of the thin wall portion is less than 0.3 mm, a sufficient stress relaxation effect cannot be obtained, causing cracks. Moreover, what was formed in the part exceeding 1.0 mm has an insufficient stress relaxation effect, and will also reduce a mounting area. If the thickness T of the
次に、他のセラミックス回路基板の一例を図3に示す。 Next, an example of another ceramic circuit board is shown in FIG.
セラミックス回路基板4は、図3に示されるように、例えばアルミニウム板3のセラミックス基板2との接合面と反対面側の外周縁部内側に複数の孔5が形成されているものである。
As shown in FIG. 3, the
上述したセラミックス回路基板の好ましい形態としては、前記複数の孔5が例えばアルミニウム板3の外周縁部にそって直線状に形成されているものである。この孔の横断形状は図4に示されるような、円形状であっても、また図5に示されるような矩形状であってもよい。このような複数の孔は、エッチングにより形成してもよいし、金型を用いたプレス加工により形成してもよい。このように、複数の孔を直線状に形成することによって、アルミニウム板の外周縁部への応力集中を効率的に緩和させることができる。
As a preferred embodiment of the ceramic circuit board described above, the plurality of
このような孔の大きさとしては、図4に示されるように孔が円の場合は、孔の直径をDとしたとき、Dが0.3mm以上1.0mm以下であることが好ましい。また、孔と孔との間隔をLとしたとき、Lは0.3mm以上1.0mm以下であることが好ましい。さらに、金属板の外周縁部から孔までの距離をZとしたとき、Zは0.3mm以上であることが好ましい。 As the size of such a hole, when the hole is a circle as shown in FIG. 4, D is preferably 0.3 mm or more and 1.0 mm or less, where D is the diameter of the hole. Further, when L is the distance between the holes, L is preferably 0.3 mm or more and 1.0 mm or less. Furthermore, when the distance from the outer peripheral edge of the metal plate to the hole is Z, Z is preferably 0.3 mm or more.
孔の直径が0.3mm未満では十分に応力を緩和することができず、また1.0mmを超えるとアルミニウム板の強度低下をもたらすとともに、実装面積の低下を招いてしまう。また、孔と孔との間隔はあまり大きすぎると、応力の緩和効果を十分に得られないおそれがあり、小さすぎると孔を加工するときにアルミニウム板の変形等を招いてしまう場合がある。また、金属板の外周縁部から孔の外周縁部までの距離Zが0.3mm未満であると応力緩和効果が十分でなくなる恐れがある。 If the diameter of the hole is less than 0.3 mm, the stress cannot be sufficiently relaxed, and if it exceeds 1.0 mm, the strength of the aluminum plate is reduced and the mounting area is also reduced. If the distance between the holes is too large, the stress relaxation effect may not be sufficiently obtained. If it is too small, the aluminum plate may be deformed when the holes are processed. Further, if the distance Z from the outer peripheral edge of the metal plate to the outer peripheral edge of the hole is less than 0.3 mm, the stress relaxation effect may not be sufficient.
上述した複数の孔は図6や図7に示されるような非貫通孔5aであってもよいし、また図8に示すように貫通孔5bであってもよい。例えば、非貫通孔5aはプレス加工等により容易に形成することができるため、製造工数の削減等に有効である。また、貫通孔5bはDBA法を適用する場合に、接合に寄与せずにガス化した酸素などの排出孔としても機能させることができる。
The plurality of holes described above may be
ここで複数の孔を非貫通孔5aとする場合、その深さ方向の形状は図6に示すようにほぼ均一形状であってもよいし、また図7に示すように逆円錐状であってもよい。
When the plurality of holes are
次に、セラミックス回路基板の他の例について説明する。 Next, another example of the ceramic circuit board will be described.
セラミックス回路基板6は、図9に示されるように、アルミニウム板3のセラミックス基板2との接合面と反対面側の外周縁部内側に不連続な溝7が形成されているものである。このような不連続な溝7を設けることによってアルミニウム板3の外周縁部に発生する応力を効率的に緩和させることができる。ここで外周縁部内側とは、図9に示すように、金属板の外周縁部から中央方向に向かった部分のことである。セラミックス回路基板においては、不連続な溝は直線状に形成されていることが好ましい。このように不連続な溝を直線状に形成することによって、より効率的に応力集中を緩和することができる。
As shown in FIG. 9, the ceramic circuit board 6 has a
図10はセラミックス回路基板6の一部分を拡大したものである。ここで、Wは単体溝の幅を、Eは単体溝の長さを、Zは単体溝の外周縁部からの距離を表している。 FIG. 10 is an enlarged view of a part of the ceramic circuit board 6. Here, W represents the width of the single groove, E represents the length of the single groove, and Z represents the distance from the outer peripheral edge of the single groove.
不連続な溝を構成する各単体溝の形状、すなわち単体溝の幅W、長さE及び外周縁部からの距離Zとしては、幅Wが0.05mm以上1.0mm以下、長さEが20mm以下、かつ外周縁部からの距離Zが0.3mm以上であることが好ましい。 As the shape of each single groove constituting the discontinuous grooves, that is, the width W and length E of the single groove and the distance Z from the outer peripheral edge, the width W is 0.05 mm or more and 1.0 mm or less, and the length E is It is preferable that the distance Z from the outer peripheral edge portion is 20 mm or less and 0.3 mm or more.
幅Wが0.05mm未満の場合は、十分に応力を緩和することができず、1.0mmを超える場合は、アルミニウム板の強度低下を招くとともに、実装面積の低下を招くことになる。また、各単体溝の長さEが20mmを超えると、溝非形成領域の減少に伴ってアルミニウム板の変形を十分に抑制できないおそれがある。また、外周縁部からの距離Zが0.3mm未満であると、十分な応力緩和効果が得られなくなる恐れがある。 When the width W is less than 0.05 mm, the stress cannot be sufficiently relaxed, and when it exceeds 1.0 mm, the strength of the aluminum plate is reduced and the mounting area is also reduced. Moreover, when the length E of each single groove exceeds 20 mm, there is a possibility that deformation of the aluminum plate cannot be sufficiently suppressed as the groove non-forming region decreases. Further, if the distance Z from the outer peripheral edge is less than 0.3 mm, a sufficient stress relaxation effect may not be obtained.
また、不連続な溝7の縦断面形状は図11に示すように、深さ方向にほぼ均一でもよいし、図12に示すように逆三角形状であってもよい。但し、その深さHはアルミニウム板の実装面の厚さの1/6以上5/6以下であることが好ましい。深さHがアルミニウム板の実装面の厚さの1/6未満の場合、応力の分散効果が不十分となるおそれがあり、またアルミニウム板の実装面の厚さの5/6を超える場合、アルミニウム板の強度低下等を招きやすくなる。
Further, the longitudinal cross-sectional shape of the
さらにセラミックス回路基板に用いられるセラミックス基板としては、主としてアルミナ、窒化アルミニウム及び窒化ケイ素からなる群から選ばれた少なくとも1種の材料からなるものであることが好ましい。 Further, the ceramic substrate used for the ceramic circuit substrate is preferably made of at least one material selected from the group consisting mainly of alumina, aluminum nitride and silicon nitride.
次に本発明の半導体装置の一実施形態について説明する。 Next, an embodiment of the semiconductor device of the present invention will be described.
図13は本発明の半導体装置の外観を示した図である。また、図14は本発明の半導体装置の断面形状を示した図である。 FIG. 13 is a view showing the appearance of the semiconductor device of the present invention. FIG. 14 is a view showing a cross-sectional shape of the semiconductor device of the present invention.
本発明の半導体装置8は図13に示すように、窒化アルミニウム等のセラミックス基板2に接合されたアルミニウム板3と、前記アルミニウム板3のセラミックス基板2が接合されていない面にハンダ層9を介して接合された半導体素子10からなる半導体装置8において、前記アルミニウム板3の半導体素子10が接合された面に複数の溝11を設けたものである。
As shown in FIG. 13, the
ここで、Hはアルミニウム板に形成される溝の深さを、Wは溝の幅を、Lは溝と溝との距離を示している。 Here, H indicates the depth of the groove formed in the aluminum plate, W indicates the width of the groove, and L indicates the distance between the grooves.
従来、アルミニウム板に半導体素子をハンダ付けする際、ハンダ部分にガスが巻き込まれてハンダ巣を形成してしまうことがあった。このハンダ部分に存在するハンダ巣は熱抵抗不良の原因となるため、除去することが好ましい。 Conventionally, when a semiconductor element is soldered to an aluminum plate, a gas is caught in the solder portion to form a solder nest. Since the solder nest present in the solder portion causes a thermal resistance failure, it is preferably removed.
本発明の半導体装置では、このようにアルミニウム板3のハンダ層9が形成される面に溝11を設けることによって、この溝11よりハンダ巣を形成する原因となるガスを排出してハンダ巣の発生を抑制し、かりにハンダ巣が発生したとしても、溝11を設けたことによって、溝11より大きなハンダ巣が形成されるのを抑制することができる。従って、本発明の半導体装置では、ハンダ巣による熱抵抗不良を抑制し、各半導体装置における熱抵抗等のバラツキを抑えることができる。
In the semiconductor device of the present invention, by providing the
このようなアルミニウム板に形成される溝の深さHはアルミニウム板の厚さの1/6以上5/6以下、幅Wは0.05mm以上1.0mm以下、隣接する溝との距離Lは0.05mm以上5.0mm以下であることが好ましい。 The depth H of the groove formed in such an aluminum plate is 1/6 or more and 5/6 or less of the thickness of the aluminum plate, the width W is 0.05 mm or more and 1.0 mm or less, and the distance L between adjacent grooves is It is preferable that it is 0.05 mm or more and 5.0 mm or less.
溝の深さがアルミニウム板の厚さの1/6未満であるとガス排出効果が低くなりハンダ巣が形成されやすくなる、またアルミニウム板の厚さの5/6を超えると、アルミニウム板の強度低下を招いてしまう。また、幅Wを0.05mm未満とするとガス排出効果が低くなり、ハンダ巣が形成されやすくなる、また幅Wが1.0mmを超えるとガス排出効果が低くなるとともに、アルミニウム板の強度低下を招いてしまう。さらに、このような溝と溝との間隔Lは、0.05mm未満であると基板の強度低下を起こしてしまい、間隔Lが5.0mmを超えるとガス排出効果が低くなり、ハンダ巣が形成されやすくなってしまう。 When the depth of the groove is less than 1/6 of the thickness of the aluminum plate, the gas discharge effect is reduced and solder nests are easily formed. When the depth of the groove exceeds 5/6 of the thickness of the aluminum plate, the strength of the aluminum plate It will cause a decline. Further, if the width W is less than 0.05 mm, the gas discharge effect is lowered, and solder nests are easily formed. If the width W exceeds 1.0 mm, the gas discharge effect is lowered and the strength of the aluminum plate is reduced. I will invite you. Further, if the gap L between the grooves is less than 0.05 mm, the strength of the substrate is lowered, and if the gap L exceeds 5.0 mm, the gas discharge effect is lowered, and a solder nest is formed. It becomes easy to be done.
さらに本発明の半導体装置に用いられるセラミックス基板としては、アルミナ、窒化アルミニウム及び窒化ケイ素等から選ばれる少なくとも1種の材料から主としてなるものであることが好ましい。また、主としてアルミニウム板からなる金属板は、アルミニウムが50wt%以上であれば特に限定されるものではなく、純度99%以上の高純度アルミニウム、Al−Mg合金、Al−Mn合金、Al−Si合金など各種Al合金板が適用可能である。その中でも、Al−Si合金は各種セラミックスと共晶接合しやすいことから特にAl−Si合金板を用いることが好ましい。Si含有量は、0.001〜40wt%が好ましく、例えばアルミナや窒化アルミニウムのように主成分としてSiを含まないセラミックスにおいては、アルミニウム板中のSi量は5〜30wt%が好ましく、窒化ケイ素のように主成分としてSiを含んでいるセラミックスにおいてはアルミニウム板中のSi量は0.01〜15wt%が好ましい。 Furthermore, the ceramic substrate used in the semiconductor device of the present invention is preferably mainly composed of at least one material selected from alumina, aluminum nitride, silicon nitride and the like. The metal plate mainly made of an aluminum plate is not particularly limited as long as the aluminum content is 50 wt% or more. High purity aluminum having a purity of 99% or more, Al—Mg alloy, Al—Mn alloy, Al—Si alloy Various aluminum alloy plates can be applied. Among them, it is particularly preferable to use an Al—Si alloy plate because an Al—Si alloy is easily eutectic bonded to various ceramics. The Si content is preferably 0.001 to 40 wt%. For example, in ceramics that do not contain Si as a main component, such as alumina and aluminum nitride, the Si content in the aluminum plate is preferably 5 to 30 wt%. Thus, in the ceramic containing Si as a main component, the Si content in the aluminum plate is preferably 0.01 to 15 wt%.
以下、本発明の半導体装置の作製法について、一例を示す。 Hereinafter, an example of a method for manufacturing a semiconductor device of the present invention will be described.
例えば窒化アルミニウムからなるセラミックス基板にDBA法によりアルミニウム板を接合する。さらに、接合されたアルミニウム板のセラミックス基板を接合していない面のSiペレット等の半導体素子を接合しようとする部分に、エッチング等の方法により半導体素子の長さよりも長い複数の溝を形成する。この溝を形成した面にハンダを用いて半導体素子を接合する。このように予め溝を設けた部分にハンダを用いて半導体素子を接合することによって、ハンダ部分に発生するハンダ巣の除去、又は成長を抑制し熱抵抗不良となるのを抑制することができる。 For example, an aluminum plate is bonded to a ceramic substrate made of aluminum nitride by the DBA method. Further, a plurality of grooves longer than the length of the semiconductor element are formed by a method such as etching in a portion to which the semiconductor element such as a Si pellet on the surface of the bonded aluminum plate to which the ceramic substrate is not bonded is to be bonded. A semiconductor element is bonded to the surface on which the groove is formed using solder. In this way, by joining the semiconductor element to the portion where the groove is provided in advance using the solder, it is possible to suppress the removal or growth of the solder nest generated in the solder portion and suppress the thermal resistance failure.
セラミックス回路基板においては、エッチングやプレス加工によりあらかじめ溝を設けたアルミニウム板をセラミックス基板に直接接合してもよいし、アルミニウムを溶融させ、これをセラミックス基板に塗布し、その後エッチング等により溝を形成し、半導体素子をハンダで接合してもよい。 In ceramic circuit boards, an aluminum plate with grooves provided in advance by etching or pressing may be joined directly to the ceramic substrate, or aluminum is melted and applied to the ceramic substrate, and then grooves are formed by etching or the like. The semiconductor elements may be joined with solder.
次に本発明の具体例及びその評価について述べる。 Next, specific examples of the present invention and evaluation thereof will be described.
参考例1〜3、比較例1
参考例1
厚さ0.5mm、純度99%以上のアルミニウム板を用意し、エッチングによりこのアルミニウム板の外周縁部より1mmまでの部分の厚さを0.25mmとした。その後、このアルミニウム板を厚さ0.7mmの窒化アルミニウム基板に直接接合してセラミックス回路基板を作製した。
Reference Examples 1-3, Comparative Example 1
Reference example 1
An aluminum plate having a thickness of 0.5 mm and a purity of 99% or more was prepared, and the thickness of a portion from the outer peripheral edge portion of this aluminum plate to 1 mm was set to 0.25 mm by etching. Thereafter, this aluminum plate was directly bonded to an aluminum nitride substrate having a thickness of 0.7 mm to produce a ceramic circuit substrate.
参考例2
厚さ0.5mm、純度99%以上のアルミニウム板を用意し、エッチングによりこのアルミニウム板の外周縁部内側に複数の孔を設けた。孔の直径は0.5mm、各孔の間隔は、0.5mm、かつ孔の縁部が外周縁部より0.5mmとなるようにした。このアルミニウム板を厚さ0.7mmの窒化アルミニウム基板に直接接合してセラミックス回路基板を作製した。
Reference example 2
An aluminum plate having a thickness of 0.5 mm and a purity of 99% or more was prepared, and a plurality of holes were provided inside the outer peripheral edge of the aluminum plate by etching. The hole diameter was 0.5 mm, the interval between the holes was 0.5 mm, and the edge of the hole was 0.5 mm from the outer peripheral edge. This aluminum plate was directly joined to an aluminum nitride substrate having a thickness of 0.7 mm to produce a ceramic circuit board.
参考例3
厚さ0.5mm、純度99%以上のアルミニウム板を用意し、エッチングによりこのアルミニウム板の外周縁部内側に複数の溝を設けた。溝の深さは0.25mm、溝の幅は0.05mm、かつ溝の縁部が外周縁部より0.5mmとなるようにした。このアルミニウム板を厚さ0.7mmの窒化アルミニウム基板に直接接合してセラミックス回路基板を作製した。
Reference example 3
An aluminum plate having a thickness of 0.5 mm and a purity of 99% or more was prepared, and a plurality of grooves were provided inside the outer peripheral edge of the aluminum plate by etching. The depth of the groove was 0.25 mm, the width of the groove was 0.05 mm, and the edge of the groove was 0.5 mm from the outer peripheral edge. This aluminum plate was directly joined to an aluminum nitride substrate having a thickness of 0.7 mm to produce a ceramic circuit board.
比較例1
厚さ0.5mm、純度99%以上のアルミニウム板を用意し、このアルミニウム板を厚さ0.7mmの窒化アルミニウム基板に直接接合してセラミックス回路基板を作製した。
Comparative Example 1
An aluminum plate having a thickness of 0.5 mm and a purity of 99% or more was prepared, and this aluminum plate was directly bonded to an aluminum nitride substrate having a thickness of 0.7 mm to produce a ceramic circuit board.
上記のようにして作製した参考例1〜3及び比較例1のセラミックス回路基板に対して冷熱サイクル試験(TCT:233K×30分→RT×10分→398K×30分→RT×10分を1サイクルとする。RTは室温。)を施し、この熱サイクル付加時における応力分布を測定した。 Cooling cycle test (TCT: 233K × 30 minutes → RT × 10 minutes → 398K × 30 minutes → RT × 10 minutes is 1 for the ceramic circuit boards of Reference Examples 1 to 3 and Comparative Example 1 manufactured as described above. (RT is room temperature), and the stress distribution at the time of applying the thermal cycle was measured.
各参考例と比較例の結果を図15、16及び17に示す。 The results of each reference example and comparative example are shown in FIGS.
各図から明らかなように、アルミニウム板の外周縁部内側に薄肉部、孔又は溝を設けたものは、いずれも外周縁部に発生した応力を緩和し、アルミニウム板の外周縁部付近の応力は、低くなっていることがわかる。 As is clear from each figure, any thin plate, hole, or groove provided inside the outer peripheral edge of the aluminum plate alleviates the stress generated at the outer peripheral edge, and stress near the outer peripheral edge of the aluminum plate. Can be seen to be lower.
これに対して、アルミニウム板に何も加工をしなかったものは、アルミニウム板の外周縁部に大きな応力が生じており、クラック等の発生の恐れがあることがわかった。 On the other hand, when the aluminum plate was not processed at all, it was found that a large stress was generated at the outer peripheral edge of the aluminum plate and there was a risk of occurrence of cracks and the like.
実施例1〜4、比較例2
実施例1〜4
厚さ0.5mm、縦3cm×横3cm、純度99%以上のアルミニウム板を用意し、図18に示すように、このアルミニウム板の中央部に複数の溝を設けた。溝の深さ(H)、幅(W)、長さ(E)及び間隔(L)は表1に示すように調整した。また、溝は、溝方向と垂直な方向の両縁部から5mmの部分には設けなかった。
Examples 1 to 4 and Comparative Example 2
Examples 1-4
An aluminum plate having a thickness of 0.5 mm, a length of 3 cm × a width of 3 cm, and a purity of 99% or more was prepared, and a plurality of grooves were provided at the center of the aluminum plate as shown in FIG. The depth (H), width (W), length (E) and interval (L) of the grooves were adjusted as shown in Table 1. Moreover, the groove | channel was not provided in the
さらに、アルミニウム板の溝を設けていない面に窒化アルミニウム基板を直接接合し、また溝を設けた面の中央部にハンダを用いてSiペレットを接合し半導体装置を作製した。 Furthermore, an aluminum nitride substrate was directly bonded to the surface of the aluminum plate where no groove was provided, and a Si pellet was bonded to the center of the surface where the groove was provided using solder to produce a semiconductor device.
Siペレットは厚さ0.5mm、縦2cm×横2cmのものを用いた。 A Si pellet having a thickness of 0.5 mm and a length of 2 cm × width of 2 cm was used.
比較例2
厚さ0.5mm、縦3cm×横3cm、純度99%以上のアルミニウム板を用い、このアルミニウム板の一方の面に溝加工を施さないまま、ハンダを用いてSiペレットを接合し、他方の面に窒化アルミニウム基板を直接接合により接合し半導体装置を作製した。Siペレットは、実施例1〜4で用いたものと同様のものを用いた。
Comparative Example 2
An aluminum plate having a thickness of 0.5 mm, a length of 3 cm x a width of 3 cm, and a purity of 99% or more is used, and one side of this aluminum plate is bonded with Si pellets without soldering, and the other side is joined. Then, an aluminum nitride substrate was directly joined to produce a semiconductor device. The same Si pellet as that used in Examples 1 to 4 was used.
このようにして作製された実施例1〜4及び比較例2の半導体装置の熱抵抗を測定した。 Thus, the thermal resistance of the semiconductor device of Examples 1-4 and the comparative example 2 produced was measured.
実施例1〜4及び比較例2における熱抵抗の評価結果を表1に示す。 The evaluation results of thermal resistance in Examples 1 to 4 and Comparative Example 2 are shown in Table 1.
これに対して、アルミニウム板のSiペレットとの接合面に溝を設けず、Siペレットとアルミニウム板とを接合した比較例2では、熱抵抗不良が発生していることがわかった。 On the other hand, it was found that in Comparative Example 2 in which the Si pellet and the aluminum plate were joined without providing a groove on the joint surface of the aluminum plate with the Si pellet, a thermal resistance failure occurred.
以上の結果より、本発明のようにアルミニウム板のSiペレット接合面に複数の溝を設けることによって、ハンダ巣の生成又は成長を抑制し、熱抵抗不良を大幅に抑制することができることが確認された。 From the above results, it was confirmed that by providing a plurality of grooves on the Si pellet joint surface of the aluminum plate as in the present invention, generation or growth of solder nests can be suppressed and thermal resistance defects can be significantly suppressed. It was.
参考例4〜6
参考例1のアルミニウム板をAl−10wt%Si板に変えたものを参考例4、参考例1の窒化アルミニウム基板を窒化ケイ素基板に変えたものを参考例5、参考例1のアルミニウム板をAl−10wt%Si板に変えさらに窒化アルミニウム基板を窒化ケイ素基板に変えたものを参考例6とした。
Reference Examples 4-6
What changed the aluminum plate of the reference example 1 into the Al-10wt% Si board was Reference example 4, what changed the aluminum nitride substrate of the reference example 1 into the silicon nitride substrate was Reference example 5, and the aluminum plate of the reference example 1 was Al A reference example 6 was obtained by changing the aluminum nitride substrate to a silicon nitride substrate instead of the -10 wt% Si plate.
このようなセラミックス回路基板に対し、アルミニウム板のピール強度並びに冷熱サイクル試験(TCT)として、233K×30分→RT×10分→398K×30分→RT×10分を1サイクルとした通常より厳しい条件にて、1000サイクルおよび2000サイクル行った場合のセラミックス基板へのクラックの有無を確認した。 For such a ceramic circuit board, the peel strength of the aluminum plate and the thermal cycle test (TCT) are stricter than usual with one cycle of 233 K × 30 minutes → RT × 10 minutes → 398 K × 30 minutes → RT × 10 minutes. Under the conditions, the presence or absence of cracks in the ceramic substrate when 1000 cycles and 2000 cycles were performed was confirmed.
また、比較のため比較例1のセラミックス回路基板についても同様の測定を行った。その結果を表2に示す。 For comparison, the same measurement was performed on the ceramic circuit board of Comparative Example 1. The results are shown in Table 2.
また、TCT試験結果を見ても、参考例4〜6のものは試験条件が233K×30分→RT×10分→398K×30分→RT×10分と通常よりも厳しい条件にもかかわらず、1000サイクルまではセラミックス基板へのクラックの発生は確認されなかった。 Moreover, even if it sees a TCT test result, the thing of the reference examples 4-6 is test conditions 233Kx30 minutes-> RTx10 minutes-> 398Kx30 minutes-> RTx10 minutes, despite severe conditions than usual. The generation of cracks in the ceramic substrate was not confirmed until 1000 cycles.
それに対し、比較例のものは若干の剥がれが確認された。これはアルミニウム板の外周部に薄肉部がないため応力緩和がなされていないためであるといえる。なお、TCT試験の「ややあり」との表記は若干の割れ現象が確認されたものを示すものである。 On the other hand, some peeling was confirmed in the comparative example. This is because the stress relaxation is not performed because there is no thin part in the outer peripheral part of the aluminum plate. In addition, the notation of “somewhat” in the TCT test indicates that some cracking phenomenon has been confirmed.
さらに、窒化アルミニウム基板と窒化ケイ素基板とを比較すると、窒化ケイ素基板(参考例5および6)を用いたものの方が優れたTCT試験特性を示すことが分かった。 Furthermore, when the aluminum nitride substrate and the silicon nitride substrate were compared, it was found that the silicon nitride substrate (Reference Examples 5 and 6) exhibited superior TCT test characteristics.
1……セラミックス回路基板
2……セラミックス基板
3……アルミニウム板
3a……外周縁部
3b……薄肉部
5……孔
7……溝
9……ハンダ層
10……半導体素子
11……溝
DESCRIPTION OF SYMBOLS 1 ...
Claims (3)
前記金属板の主面における前記半導体素子が接合される部分には、複数の溝が設けられており、前記複数の溝は、深さが前記金属板の実装面となる部分の厚さの1/6以上5/6以下、幅が0.05mm以上1.0mm以下、隣接する溝との間隔が0.05mm以上5.0mm以下、かつ長さが前記半導体素子よりも長く、前記金属板と前記半導体素子とがハンダにより接合され、ハンダ巣の生成または成長を抑制し、熱抵抗不良を抑制することができることを特徴とする半導体装置。 In a semiconductor device comprising a ceramic substrate, a metal plate that is directly bonded to the surface of the ceramic substrate, mainly made of aluminum, and a semiconductor element bonded on the metal plate,
A portion of the main surface of the metal plate to which the semiconductor element is bonded is provided with a plurality of grooves, and the depth of the plurality of grooves is 1 of the thickness of the portion that becomes the mounting surface of the metal plate. / 6 or more and 5/6 or less, the width is 0.05 mm or more and 1.0 mm or less, the distance between adjacent grooves is 0.05 mm or more and 5.0 mm or less, and the length is longer than the semiconductor element, A semiconductor device, wherein the semiconductor element is bonded to the semiconductor element by soldering, and the generation or growth of solder nests can be suppressed and thermal resistance defects can be suppressed .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009029248A JP5039070B2 (en) | 2009-02-12 | 2009-02-12 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009029248A JP5039070B2 (en) | 2009-02-12 | 2009-02-12 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000070619A Division JP4427154B2 (en) | 2000-03-14 | 2000-03-14 | Ceramic circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009105456A JP2009105456A (en) | 2009-05-14 |
JP5039070B2 true JP5039070B2 (en) | 2012-10-03 |
Family
ID=40706776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009029248A Expired - Lifetime JP5039070B2 (en) | 2009-02-12 | 2009-02-12 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5039070B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014060314A (en) * | 2012-09-19 | 2014-04-03 | Toyota Motor Corp | Heat radiation substrate and semiconductor device including the same |
JP6072667B2 (en) * | 2013-11-12 | 2017-02-01 | 三菱電機株式会社 | Semiconductor module and manufacturing method thereof |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6459986A (en) * | 1987-08-31 | 1989-03-07 | Toshiba Corp | Ceramic circuit board |
JPH05152461A (en) * | 1991-11-26 | 1993-06-18 | Toshiba Corp | Ceramic circuit board |
JPH05136290A (en) * | 1991-11-11 | 1993-06-01 | Toshiba Corp | Ceramics circuit substrate |
JP2642574B2 (en) * | 1992-12-17 | 1997-08-20 | 同和鉱業株式会社 | Manufacturing method of ceramic electronic circuit board |
JPH07202063A (en) * | 1993-12-28 | 1995-08-04 | Toshiba Corp | Ceramic circuit board |
JPH07221265A (en) * | 1994-01-28 | 1995-08-18 | Hitachi Ltd | Power semiconductor module |
JPH1093211A (en) * | 1996-09-17 | 1998-04-10 | Toshiba Corp | Silicon nitride circuit board |
-
2009
- 2009-02-12 JP JP2009029248A patent/JP5039070B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2009105456A (en) | 2009-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4241397B2 (en) | Circuit board manufacturing method | |
JP5705506B2 (en) | Clad material for insulating substrate | |
JP5698947B2 (en) | Heat sink for electronic device and method for manufacturing the same | |
JP5991102B2 (en) | Power module substrate with heat sink, power module with heat sink, and method for manufacturing power module substrate with heat sink | |
WO2014115677A1 (en) | Power module substrate, power module substrate with heat sink, and power module with heat sink | |
TWI713746B (en) | Power module substrate | |
JP5991103B2 (en) | Power module substrate with heat sink, power module with heat sink, and method for manufacturing power module substrate with heat sink | |
JP2008108993A (en) | Power module substrate, power module substrate manufacturing method, and power module | |
JP2011124585A (en) | Ceramic wiring board and manufacturing method and semiconductor module of the same | |
JP2013211546A (en) | Ceramic-copper assembly and manufacturing method of the same | |
KR102425880B1 (en) | Method for manufacturing substrate for power module with heat sink | |
JP4427154B2 (en) | Ceramic circuit board | |
JP2011119652A (en) | Method for producing substrate for power module with heat sink, substrate for power module with heat sink, and power module | |
JP5039070B2 (en) | Semiconductor device | |
JP2007066995A (en) | Ceramic wiring board and its manufacturing method, and semiconductor module | |
JP2025027018A (en) | Ceramic scribed substrate, ceramic substrate, method for manufacturing ceramic scribed substrate, method for manufacturing ceramic substrate, method for manufacturing ceramic circuit substrate, and method for manufacturing semiconductor element | |
JP4876719B2 (en) | Power element mounting unit, method for manufacturing power element mounting unit, and power module | |
JP6750422B2 (en) | Method for manufacturing insulated circuit board, insulated circuit board, power module, LED module, and thermoelectric module | |
WO2020045403A1 (en) | Copper/ceramic bonded body, insulated circuit board, method for producing copper/ceramic bonded body, and method for manufacturing insulated circuit board | |
JP6323103B2 (en) | Power module substrate and power module substrate with heat sink | |
JP2010118682A (en) | Ceramic circuit board | |
JP4935753B2 (en) | Power module substrate, power module, and method of manufacturing power module substrate | |
CN112738988A (en) | Ceramic copper clad laminate and preparation method thereof, and ceramic circuit board | |
JP2008047803A (en) | Substrate for mounting power element, method of manufacturing the substrate, and power module | |
JP6422294B2 (en) | Manufacturing method of electronic module substrate and electronic module substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110914 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120706 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5039070 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
EXPY | Cancellation because of completion of term |