[go: up one dir, main page]

JP5032188B2 - Liquid crystal display device and manufacturing method thereof - Google Patents

Liquid crystal display device and manufacturing method thereof Download PDF

Info

Publication number
JP5032188B2
JP5032188B2 JP2007108919A JP2007108919A JP5032188B2 JP 5032188 B2 JP5032188 B2 JP 5032188B2 JP 2007108919 A JP2007108919 A JP 2007108919A JP 2007108919 A JP2007108919 A JP 2007108919A JP 5032188 B2 JP5032188 B2 JP 5032188B2
Authority
JP
Japan
Prior art keywords
film
semiconductor layer
liquid crystal
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007108919A
Other languages
Japanese (ja)
Other versions
JP2008268392A (en
Inventor
英次 柴田
輝重 日野
和昭 田上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007108919A priority Critical patent/JP5032188B2/en
Publication of JP2008268392A publication Critical patent/JP2008268392A/en
Application granted granted Critical
Publication of JP5032188B2 publication Critical patent/JP5032188B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Optical Elements Other Than Lenses (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は液晶表示装置及びその製造方法に関し、特に、反射型液晶表示装置又は半透過型液晶表示装置及びそれらの製造方法に関する。   The present invention relates to a liquid crystal display device and a manufacturing method thereof, and more particularly to a reflective liquid crystal display device or a transflective liquid crystal display device and a manufacturing method thereof.

近年の高度情報化社会の本格的な進展やマルチメディアシステムの急速な普及に伴い、液晶表示装置(Liquid Crystal Display)や有機EL(ElectroLuminescence)表示装置などの重要性はますます増大している。これら表示装置の駆動方式の一つに、スイッチング素子を用いたアクティブマトリクス型があり、現在の主流となっている。アクティブマトリクス型では、例えば、スイッチング素子であるTFT(Thin Film Transistor)が、各画素電極に電気的に接続され、アレイ状に配列されたTFTアレイ基板を用いている。   With the recent progress of the advanced information society and the rapid spread of multimedia systems, the importance of liquid crystal display (LCD) devices and organic EL (ElectroLuminescence) display devices is increasing. One of the driving methods of these display devices is an active matrix type using a switching element, which is currently mainstream. In the active matrix type, for example, a TFT array substrate in which TFTs (Thin Film Transistors) as switching elements are electrically connected to each pixel electrode and arranged in an array is used.

他方、液晶表示装置は、バックライトを必要とする透過型液晶表示装置と、バックライトが不要であり、外部からの反射光を利用する反射型液晶表示装置と、両者を兼ね備えた半透過型液晶表示装置との3種類に大別される。従来は透過型液晶表示装置が主流であったが、低消費電力化の要請から、反射型及び半透過型液晶表示装置の開発が進められている。   On the other hand, the liquid crystal display device includes a transmissive liquid crystal display device that requires a backlight, a reflective liquid crystal display device that does not require a backlight and uses reflected light from the outside, and a transflective liquid crystal device that combines both of them. There are roughly three types of display devices. Conventionally, transmissive liquid crystal display devices have been the mainstream, but the development of reflective and transflective liquid crystal display devices has been promoted due to the demand for low power consumption.

反射型及び半透過型液晶表示装置におけるTFTアレイ基板では、視認性を向上するために、各画素電極と電気的に接続された反射電極の表面に凹凸が形成されている。このような凹凸形状は、例えば、TFTチャネル部上に形成した有機平坦化膜の表面に凹凸を形成し、この有機平坦化膜上に反射電極を形成することにより得られる(特許文献1参照)。
特開2000−347219号公報
In the TFT array substrate in the reflective type and transflective type liquid crystal display devices, in order to improve the visibility, irregularities are formed on the surface of the reflective electrode electrically connected to each pixel electrode. Such an uneven shape is obtained, for example, by forming unevenness on the surface of the organic flattening film formed on the TFT channel portion and forming a reflective electrode on the organic flattening film (see Patent Document 1). .
JP 2000-347219 A

しかしながら、特許文献1に記載された液晶表示装置では、有機平坦化膜を形成する必要があるだけでなく、当該有機平坦化膜にコンタクトホールを形成し、有機平坦化膜上に形成された反射電極と、有機平坦膜下に形成されたドレイン電極とを電気的に接続する必要があった。このため、製造工程数及び製造コストが増加し、生産性に劣るという問題があった。   However, in the liquid crystal display device described in Patent Document 1, it is not only necessary to form an organic planarization film, but also a reflection hole formed on the organic planarization film by forming a contact hole in the organic planarization film. It was necessary to electrically connect the electrode and the drain electrode formed under the organic flat film. For this reason, there existed a problem that the number of manufacturing processes and manufacturing cost increased, and it was inferior to productivity.

本発明はこのような問題点を鑑みてなされたものであり、視認性及び生産性に優れた液晶表示装置及びその製造方法を提供することを目的とする。   The present invention has been made in view of such problems, and an object of the present invention is to provide a liquid crystal display device excellent in visibility and productivity and a manufacturing method thereof.

本発明に係る液晶表示装置は、透明絶縁基板上に形成されたゲート電極と、前記ゲート電極を覆うゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体層と、前記半導体層上に形成されたソース電極及びドレイン電極と、前記ゲート絶縁膜上に形成された反射電極とを備えた液晶表示装置であって、前記反射電極下の前記ゲート絶縁膜の表面に凹凸形状が形成されているものである。   A liquid crystal display device according to the present invention includes a gate electrode formed on a transparent insulating substrate, a gate insulating film covering the gate electrode, a semiconductor layer formed on the gate insulating film, and formed on the semiconductor layer A liquid crystal display device comprising a source electrode and a drain electrode, and a reflective electrode formed on the gate insulating film, wherein an uneven shape is formed on a surface of the gate insulating film below the reflective electrode. Is.

本発明に係る液晶表示装置の製造方法は、透明絶縁基板上に第1の金属膜を形成し、当該第1の金属膜をパターニングしてゲート電極を形成する工程と、前記ゲート電極を覆うゲート絶縁膜及び半導体層を順次形成した後、当該半導体層をパターニングするとともに、前記ゲート絶縁膜上に凹凸形状を形成する工程と、前記半導体層及びゲート絶縁膜上に第2の金属膜を形成し、当該第2の金属膜をパターニングして前記半導体層上にソース電極及びドレイン電極を形成するとともに、前記凹凸形状を備えるゲート絶縁膜上に反射電極を形成する工程とを備えるものである。   The method of manufacturing a liquid crystal display device according to the present invention includes a step of forming a first metal film on a transparent insulating substrate, patterning the first metal film to form a gate electrode, and a gate covering the gate electrode. After sequentially forming the insulating film and the semiconductor layer, patterning the semiconductor layer, forming a concavo-convex shape on the gate insulating film, and forming a second metal film on the semiconductor layer and the gate insulating film And patterning the second metal film to form a source electrode and a drain electrode on the semiconductor layer, and forming a reflective electrode on the gate insulating film having the concavo-convex shape.

本発明によれば、視認性及び生産性に優れた液晶表示装置及びその製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the liquid crystal display device excellent in visibility and productivity and its manufacturing method can be provided.

以下、本発明に係る液晶表示装置の実施の形態について説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、省略及び簡略化されている。   Hereinafter, embodiments of the liquid crystal display device according to the present invention will be described. However, the present invention is not limited to the following embodiment. Further, in order to clarify the explanation, the following description and drawings are appropriately omitted and simplified.

実施の形態1.
本実施の形態に係る半透過型液晶表示装置の構成について図1、2を用いて説明する。図1は本実施の形態に係る半透過型液晶表示装置のTFTアレイ基板の1画素の構成を示す平面図である。図2は図1のX−X'断面図である。
Embodiment 1 FIG.
The structure of the transflective liquid crystal display device according to this embodiment will be described with reference to FIGS. FIG. 1 is a plan view showing a configuration of one pixel of a TFT array substrate of a transflective liquid crystal display device according to the present embodiment. 2 is a cross-sectional view taken along the line XX ′ of FIG.

本実施の形態に係るアクティブマトリクス型TFTアレイ基板は、図2に示すように、透明絶縁基板1、ゲート電極・配線2、ゲート絶縁膜3、半導体能動膜4、オーミックコンタクト膜5、ソース配線6a、ソース電極6b、ドレイン電極7a、反射電極7b、パッシベーション膜8、画素電極9、コンタクトホール10を備える。なお、図1では、明確化のため、パッシベーション膜8を省略している。   As shown in FIG. 2, the active matrix TFT array substrate according to this embodiment includes a transparent insulating substrate 1, a gate electrode / wiring 2, a gate insulating film 3, a semiconductor active film 4, an ohmic contact film 5, and a source wiring 6a. Source electrode 6b, drain electrode 7a, reflective electrode 7b, passivation film 8, pixel electrode 9, and contact hole 10. In FIG. 1, the passivation film 8 is omitted for clarity.

透明絶縁基板1としては、ガラス基板、石英ガラス等の透明な絶縁基板を用いることができる。絶縁基板1の厚さは任意でよいが、液晶表示装置の厚さを薄くするために1.1mm厚以下のものが好ましい。絶縁基板1が薄すぎると、プロセスの熱履歴により基板の歪みが生じるため、パターニング精度が低下する。そのため、絶縁基板1の厚さは使用するプロセスを考慮して選択する必要がある。また、絶縁基板1がガラスなどの脆性材料からなる場合、端面からのチッピングによる異物の混入を防止するため、基板の端面を面取しておくことが好ましい。さらに、各プロセスでの基板処理の方向を特定するため、透明絶縁基板1の一部に切り欠きを設けておくことが、プロセス管理上好ましい。   As the transparent insulating substrate 1, a transparent insulating substrate such as a glass substrate or quartz glass can be used. Although the thickness of the insulating substrate 1 may be arbitrary, in order to reduce the thickness of the liquid crystal display device, a thickness of 1.1 mm or less is preferable. If the insulating substrate 1 is too thin, the substrate is distorted due to the thermal history of the process, so that the patterning accuracy is lowered. Therefore, it is necessary to select the thickness of the insulating substrate 1 in consideration of the process to be used. Further, when the insulating substrate 1 is made of a brittle material such as glass, it is preferable to chamfer the end surface of the substrate in order to prevent foreign matter from being mixed due to chipping from the end surface. Furthermore, in order to specify the direction of substrate processing in each process, it is preferable in terms of process management to provide a notch in a part of the transparent insulating substrate 1.

ゲート電極・配線2は、透明絶縁基板1上に形成されている。ゲート電極・配線2としては、厚さ100〜500nm程度のAl、Mo、Cr、Ta、Ti、Cu等を主成分とする金属膜を用いることができる。   The gate electrode / wiring 2 is formed on the transparent insulating substrate 1. As the gate electrode / wiring 2, a metal film mainly composed of Al, Mo, Cr, Ta, Ti, Cu or the like having a thickness of about 100 to 500 nm can be used.

ゲート絶縁膜3は、透明絶縁基板1上のゲート電極・配線2を覆うように形成されている。ゲート絶縁膜3としては、厚さ300〜600nm程度のシリコン窒化膜(SiN)、シリコン酸化膜(SiO)、シリコン酸化窒化膜(SiO)やこれらの積層膜を用いることができる。膜厚が薄い場合には、ゲート電極・配線2とソース配線6aの交差部で短絡を生じやすいため、ゲート電極・配線2の膜厚以上とすることが好ましい。一方、膜厚が厚い場合には、TFTのON電流が小さくなり、表示特性が低下する。 The gate insulating film 3 is formed so as to cover the gate electrode / wiring 2 on the transparent insulating substrate 1. As the gate insulating film 3, a silicon nitride film (SiN x ), a silicon oxide film (SiO x ), a silicon oxynitride film (SiO x N y ), or a laminated film thereof having a thickness of about 300 to 600 nm can be used. . When the film thickness is small, a short circuit is likely to occur at the intersection of the gate electrode / wiring 2 and the source wiring 6a. On the other hand, when the film thickness is large, the ON current of the TFT becomes small and the display characteristics deteriorate.

半導体能動膜4は、ゲート絶縁膜3上に形成されている。半導体能動膜4としては、厚さ100〜300nm程度のアモルファスシリコン(a−Si)膜又は多結晶シリコン(p−Si)膜を用いることができる。膜が薄い場合には、後述するオーミックコンタクト膜5のドライエッチング時に消失が発生しやすい。一方、膜が厚い場合には、TFTのON電流が小さくなる。   The semiconductor active film 4 is formed on the gate insulating film 3. As the semiconductor active film 4, an amorphous silicon (a-Si) film or a polycrystalline silicon (p-Si) film having a thickness of about 100 to 300 nm can be used. When the film is thin, the loss tends to occur during dry etching of the ohmic contact film 5 described later. On the other hand, when the film is thick, the ON current of the TFT becomes small.

なお、半導体能動膜4としてa−Si膜を用いる場合には、ゲート絶縁膜3のa−Si膜との界面は、SiN又はSiOとすることが、TFTが導通状態となるゲート電圧であるTFTの閾値電圧(Vth)の制御性及び信頼性の観点から好ましい。一方、半導体能動膜4としてp−Si膜を用いる場合には、ゲート絶縁膜3のp−Si膜との界面はSiO又はSiOとすることがTFTのVthの制御性及び信頼性の観点から好ましい。 When an a-Si film is used as the semiconductor active film 4, the interface between the gate insulating film 3 and the a-Si film may be SiN x or SiO x N y , so that the TFT becomes conductive. From the viewpoint of controllability and reliability of the threshold voltage (V th ) of the TFT, which is a voltage. On the other hand, in the case of using a p-Si film as the semiconductor active film 4, the interface control and reliability of V th of TFT be SiO x or SiO x N y with p-Si film of the gate insulating film 3 From the viewpoint of sex.

オーミックコンタクト膜5は、半導体能動膜4上に形成されている。オーミックコンタクト膜5としては、厚さ20〜70nm程度のa−Si又はp−SiにPを微量にドーピングしたn型a−Si膜、n型p−Si膜を用いることができる。TFTのチャネル部では、半導体能動膜4上のオーミックコンタクト膜5は除去されている。すなわち、オーミックコンタクト膜5は1つの半導体能動膜4上においてソース側とドレイン側の2つの領域に分割して形成されている。   The ohmic contact film 5 is formed on the semiconductor active film 4. As the ohmic contact film 5, an n-type a-Si film or an n-type p-Si film obtained by doping a small amount of P into a-Si or p-Si having a thickness of about 20 to 70 nm can be used. In the channel portion of the TFT, the ohmic contact film 5 on the semiconductor active film 4 is removed. That is, the ohmic contact film 5 is formed on one semiconductor active film 4 so as to be divided into two regions on the source side and the drain side.

ソース電極6b及びドレイン電極7aは、オーミックコンタクト膜5上に形成され、各々これを介し、半導体能動膜4と接続されている。また、ソース電極6bは、図1に示すように、ソース配線6aとゲート配線2とが平面的に交差する領域において、ソース配線6aから分岐して形成されている。ソース配線6aは、ゲート電極・配線2と略直行するように、ソース端子(不図示)まで延設されている。   The source electrode 6b and the drain electrode 7a are formed on the ohmic contact film 5, and are connected to the semiconductor active film 4 through each of them. Further, as shown in FIG. 1, the source electrode 6b is branched from the source line 6a in a region where the source line 6a and the gate line 2 intersect in a plane. The source wiring 6 a extends to a source terminal (not shown) so as to be substantially perpendicular to the gate electrode / wiring 2.

一方、ドレイン電極7aは反射電極7bと一体に形成されている。ここで、反射電極7bはゲート絶縁膜3上に形成されている。図1及び図2に示すように、このゲート絶縁膜3には複数の凸部が形成されているため、反射電極7bも複数の凸部11を備える。すなわち、反射電極7bの表面は凹凸形状となっている。これにより、視認性に優れる液晶表示装置が得られる。また、本発明に係る液晶表示装置は、ドレイン電極7aと反射電極7bとが一体に形成され、有機平坦化膜が不要である。そのため、製造工程を簡略化することができ、生産性に優れる。   On the other hand, the drain electrode 7a is formed integrally with the reflective electrode 7b. Here, the reflective electrode 7 b is formed on the gate insulating film 3. As shown in FIGS. 1 and 2, since the gate insulating film 3 has a plurality of convex portions, the reflective electrode 7 b also includes a plurality of convex portions 11. That is, the surface of the reflective electrode 7b has an uneven shape. Thereby, the liquid crystal display device excellent in visibility is obtained. Further, in the liquid crystal display device according to the present invention, the drain electrode 7a and the reflective electrode 7b are integrally formed, and an organic planarizing film is unnecessary. Therefore, the manufacturing process can be simplified and the productivity is excellent.

ソース配線6a、ソース電極6b及びドレイン電極7a、反射電極7bは、同一の金属膜から構成されている。この金属膜としては、厚さ100〜500nm程度のCr、Al、Ag等を主成分とする金属膜を用いることができる。   The source wiring 6a, the source electrode 6b, the drain electrode 7a, and the reflective electrode 7b are made of the same metal film. As this metal film, a metal film mainly composed of Cr, Al, Ag or the like having a thickness of about 100 to 500 nm can be used.

パッシベーション膜8はソース配線6a、ソース電極6b、ドレイン電極7a及び反射電極7bの上に形成されている。パッシベーション膜8としては、ゲート絶縁膜3と同様の材料を用いることができる。   The passivation film 8 is formed on the source wiring 6a, the source electrode 6b, the drain electrode 7a, and the reflective electrode 7b. As the passivation film 8, the same material as that of the gate insulating film 3 can be used.

画素電極9はパッシベーション膜8上に形成されている。画素電極9は、パッシベーション膜8に形成されたコンタクトホール10を介し、反射電極7bと電気的に接続されている。画素電極9としては、ITOに代表される透明導電膜を用いることができる。   The pixel electrode 9 is formed on the passivation film 8. The pixel electrode 9 is electrically connected to the reflective electrode 7 b through a contact hole 10 formed in the passivation film 8. As the pixel electrode 9, a transparent conductive film typified by ITO can be used.

次に、図3、4を用いて、本実施の形態1に係るアクティブマトリクス型TFTアレイ基板の製造方法について説明する。なお、以下に説明する例は典型的なものであって、本発明の趣旨に合致する限り他の製造方法を採用することができることは言うまでもない。   Next, a method for manufacturing the active matrix TFT array substrate according to the first embodiment will be described with reference to FIGS. Note that the examples described below are typical, and it goes without saying that other manufacturing methods can be adopted as long as they meet the spirit of the present invention.

図3(a)に示すように、絶縁基板1上にゲート電極・配線2を形成する。具体的には、まず、表面を清浄化した絶縁基板1上に、スパッタリング、真空蒸着等の方法でゲート電極・配線2を形成するための第1の金属膜を成膜する。好適な実施例として、スパッタリングにより厚さ200nmのCr膜を成膜する。   As shown in FIG. 3A, a gate electrode / wiring 2 is formed on an insulating substrate 1. Specifically, first, a first metal film for forming the gate electrode / wiring 2 is formed on the insulating substrate 1 having a cleaned surface by a method such as sputtering or vacuum deposition. As a preferred embodiment, a Cr film having a thickness of 200 nm is formed by sputtering.

そして、第1のフォトリソグラフィプロセス(写真工程)で上記第1の金属膜をパターニングし、ゲート電極・配線2を形成する。フォトリソグラフィプロセスは以下の通りである。アクティブマトリクス型TFTアレイ基板を洗浄後、感光性レジストを塗布・乾燥する。次に、所定のパターンが形成されたマスクパターンを通して露光し、現像することで写真製版的に基板上にマスクパターンを転写したレジストを形成する。この感光性レジストを加熱硬化させた後にエッチングを行い、感光性レジストを剥離する。   Then, the first metal film is patterned by a first photolithography process (photographic process) to form gate electrodes / wirings 2. The photolithography process is as follows. After cleaning the active matrix TFT array substrate, a photosensitive resist is applied and dried. Next, it exposes through the mask pattern in which the predetermined pattern was formed, and develops, and forms the resist which transferred the mask pattern on the board | substrate photographic-enhancedly. Etching is performed after the photosensitive resist is cured by heating, and the photosensitive resist is peeled off.

上記第1の金属膜は、エッチング液によりエッチングすることができる。例えば、Cr膜の場合、エッチング液として硝酸第2セリウムアンモニウム水溶液を用いればよい。また、この第1の金属膜のエッチングは、パターンエッジがテーパ形状となるようにすることが、他の配線との段差での短絡を防止する上で好ましい。ここで、テーパ形状とは断面が台形状になるようにパターンエッジがエッチングされることをいう。   The first metal film can be etched with an etchant. For example, in the case of a Cr film, a ceric ammonium nitrate aqueous solution may be used as an etching solution. In addition, it is preferable to etch the first metal film so that the pattern edge has a tapered shape in order to prevent a short circuit at a step with another wiring. Here, the taper shape means that the pattern edge is etched so that the cross section has a trapezoidal shape.

次に、図3(b)に示すように、SiN、SiO、SiO等からなるゲート絶縁膜3、a−Si又はp−Siからなる半導体能動膜4、n型a−Si又はn型p−Siからなるオーミックコンタクト膜5を形成するための薄膜を、プラズマCVD(Chemical Vapor Deposition)法により連続で成膜する。好適な実施例として、厚さ400nmのSiN膜、厚さ200nmのa−Si膜、厚さ50nmのn型a−Si膜を連続成膜する。また、半導体能動膜4としてa−Si膜を用いる場合、ゲート絶縁膜3の界面付近の成膜レートを小さくし、上層部の成膜レートを大きくすることにより、短い成膜時間で、移動度が大きく、OFF時のリーク電流が小さいTFTを得ることができる。 Next, as shown in FIG. 3B, a gate insulating film 3 made of SiN x , SiO x , SiO x N y or the like, a semiconductor active film 4 made of a-Si or p-Si, n-type a-Si Alternatively, a thin film for forming the ohmic contact film 5 made of n-type p-Si is continuously formed by a plasma CVD (Chemical Vapor Deposition) method. As a preferred embodiment, an SiN x film having a thickness of 400 nm, an a-Si film having a thickness of 200 nm, and an n-type a-Si film having a thickness of 50 nm are continuously formed. When an a-Si film is used as the semiconductor active film 4, mobility is reduced in a short film formation time by reducing the film formation rate near the interface of the gate insulating film 3 and increasing the film formation rate of the upper layer portion. A TFT with a large leakage current at the time of OFF can be obtained.

第2のフォトリソグラフィプロセスで、TFT部を形成する領域上にレジストパターン12を形成し、同時に、後工程において形成される反射電極7bの凸部11に対応する位置に、レジストパターン12よりも薄いレジストパターン12aを複数形成する。そして、半導体能動膜4及びオーミックコンタクト膜5をパターニングする。半導体能動膜4及びオーミックコンタクト膜5は、公知のガス組成(例えば、SFとHClの混合ガス)でドライエッチングできる。 In the second photolithography process, the resist pattern 12 is formed on the region where the TFT portion is to be formed, and at the same time, the resist pattern 12 is thinner than the resist pattern 12 at a position corresponding to the convex portion 11 of the reflective electrode 7b formed in the subsequent process. A plurality of resist patterns 12a are formed. Then, the semiconductor active film 4 and the ohmic contact film 5 are patterned. The semiconductor active film 4 and the ohmic contact film 5 can be dry-etched with a known gas composition (for example, a mixed gas of SF 6 and HCl).

この半導体能動膜4及びオーミックコンタクト膜5のエッチング過程について詳細に説明する。まず、図3(c)に示すように、レジストパターン12、12aの形成されていない領域の半導体能動膜4及びオーミックコンタクト膜5がエッチングされていく。エッチングがある程度進行すると、薄いレジストパターン12aは消失し、その下の半導体能動膜4及びオーミックコンタクト膜5がエッチングされ始める。従って、薄いレジストパターン12aが形成されていた箇所が凸部を形成した状態で、エッチングが進行する。除去すべき半導体能動膜4及びオーミックコンタクト膜5を完全に除去するため、ゲート絶縁膜3に至るまでオーバーエッチングする。これにより、図4(d)に示すように、エッチング完了時には、ゲート絶縁膜3に凸部が形成される。すなわち、ゲート絶縁膜3の表面が凹凸形状となる。ここで、この凹凸形状は、ゲート絶縁膜3の下層に形成された凹凸形状を反映させたものではなく、ゲート絶縁膜3自体の表面に形成されたものであるため、精密な形状制御が可能である。なお、薄いレジストパターン12aを確実に消失させるため、エッチング過程においてアッシング工程を設けても良い。また、上記凸部の高さはレジストパターン12aの厚さにより変えることができる。さらに、半導体能動膜4とゲート絶縁膜3とのエッチングレートの選択比によっても変えることができる。   The etching process of the semiconductor active film 4 and the ohmic contact film 5 will be described in detail. First, as shown in FIG. 3C, the semiconductor active film 4 and the ohmic contact film 5 in a region where the resist patterns 12 and 12a are not formed are etched. When the etching proceeds to some extent, the thin resist pattern 12a disappears, and the underlying semiconductor active film 4 and ohmic contact film 5 begin to be etched. Accordingly, the etching proceeds in a state in which the portion where the thin resist pattern 12a has been formed forms a convex portion. In order to completely remove the semiconductor active film 4 and the ohmic contact film 5 to be removed, over etching is performed up to the gate insulating film 3. As a result, as shown in FIG. 4D, a convex portion is formed in the gate insulating film 3 when the etching is completed. That is, the surface of the gate insulating film 3 has an uneven shape. Here, this uneven shape does not reflect the uneven shape formed in the lower layer of the gate insulating film 3, but is formed on the surface of the gate insulating film 3 itself, so that precise shape control is possible. It is. Note that an ashing step may be provided in the etching process in order to surely erase the thin resist pattern 12a. Further, the height of the convex portion can be changed depending on the thickness of the resist pattern 12a. Further, it can be changed by the selection ratio of the etching rate between the semiconductor active film 4 and the gate insulating film 3.

次に、図4(e)に示すように、スパッタリングなどの方法でソース配線6a、ソース電極6b、ドレイン電極7a及び反射電極7bを形成するための第2の金属膜13を成膜した後、第3のフォトリソグラフィプロセスにより、第2の金属膜からソース配線6a、ソース電極6b、ドレイン電極7a及び反射電極7bを形成する領域上にレジストパターン14を形成する。好適な実施例として、スパッタリングにより厚さ200nmのCr膜を成膜する。ここで、反射電極7bとなる領域の第2の金属膜13は、凸部を有するゲート絶縁膜3上に形成されているため、反射電極7bの領域の第2の金属膜13も凸部11を有する。第2の金属膜13のエッチング方法としては、ウェットエッチングを用いる。例えば、第2の金属膜13がCrからなる場合、硝酸セリウムアンモニウム水溶液を用いればよい。なお、第2の金属膜の少なくとも表面を、Al又はAl合金とすれば、さらに反射特性を向上させることができる。   Next, as shown in FIG. 4E, after forming the second metal film 13 for forming the source wiring 6a, the source electrode 6b, the drain electrode 7a, and the reflective electrode 7b by a method such as sputtering, By a third photolithography process, a resist pattern 14 is formed on a region where the source wiring 6a, the source electrode 6b, the drain electrode 7a, and the reflective electrode 7b are formed from the second metal film. As a preferred embodiment, a Cr film having a thickness of 200 nm is formed by sputtering. Here, since the second metal film 13 in the region to be the reflective electrode 7b is formed on the gate insulating film 3 having the convex portion, the second metal film 13 in the region of the reflective electrode 7b is also the convex portion 11. Have As the etching method for the second metal film 13, wet etching is used. For example, when the second metal film 13 is made of Cr, a cerium ammonium nitrate aqueous solution may be used. Note that if at least the surface of the second metal film is made of Al or an Al alloy, the reflection characteristics can be further improved.

次に、図4(f)に示すように、TFT部チャネル部のオーミックコンタクト膜5をエッチングにより除去する。これにより、TFT部チャネル部において半導体能動膜4が露出する。オーミックコンタクト膜5は、例えば、HClを用いてドライエッチングできる。   Next, as shown in FIG. 4F, the ohmic contact film 5 in the channel portion of the TFT portion is removed by etching. Thereby, the semiconductor active film 4 is exposed in the TFT portion channel portion. The ohmic contact film 5 can be dry etched using, for example, HCl.

次に、SiN、SiO、SiO等からなるパッシベーション膜8を形成するための膜を、プラズマCVD法により形成する。好適な実施例として、厚さ300nmのSiN膜を成膜する。第4のフォトリソグラフィプロセスにより、この膜からパッシベーション膜8を形成する。図1に示すようなコンタクトホール10に対応する部分を開口した遮光マスク(不図示)を用いて、均一に露光を行う。上記露光工程後、現像液を用いて現像を行う。その後、コンタクトホール10に対応する領域では、エッチング工程により開口部が形成され反射電極7bが露出する。 Next, a film for forming a passivation film 8 made of SiN x , SiO x , SiO x N y or the like is formed by a plasma CVD method. As a preferred embodiment, an SiN x film having a thickness of 300 nm is formed. A passivation film 8 is formed from this film by a fourth photolithography process. Exposure is performed uniformly using a light shielding mask (not shown) having an opening corresponding to the contact hole 10 as shown in FIG. After the exposure step, development is performed using a developer. Thereafter, in the region corresponding to the contact hole 10, an opening is formed by the etching process, and the reflective electrode 7b is exposed.

次に、画素電極9を形成するための透明導電膜を、スパッタリング法、真空蒸着法、塗布法等により形成する。第5のフォトリソグラフィプロセスにより、透明導電膜から画素電極9を形成する。例えば、ITOであれば、シュウ酸系のエッチング液を用いればよい。上記により、図2に示すアクティブマトリクス型TFTアレイ基板が得られる。   Next, a transparent conductive film for forming the pixel electrode 9 is formed by a sputtering method, a vacuum evaporation method, a coating method, or the like. The pixel electrode 9 is formed from the transparent conductive film by a fifth photolithography process. For example, in the case of ITO, an oxalic acid-based etching solution may be used. As a result, the active matrix TFT array substrate shown in FIG. 2 is obtained.

このように製造されたアクティブマトリクス型TFTアレイ基板は、カラーフィルターや対向電極を有する対向基板(不図示)と、スペーサーを介して、一対の基板として貼り合わされ、その間隙に液晶が注入される。この液晶層が挟持された液晶パネルをバックライトユニットに取り付けることにより、半透過型液晶表示装置が製造される。なお、本発明は反射型液晶表示装置にも適用可能である。反射型の場合、バックライトユニットは不要である。   The active matrix TFT array substrate manufactured as described above is bonded as a pair of substrates via a counter substrate (not shown) having a color filter and a counter electrode and a spacer, and liquid crystal is injected into the gap. A transflective liquid crystal display device is manufactured by attaching the liquid crystal panel sandwiched with the liquid crystal layer to the backlight unit. The present invention can also be applied to a reflective liquid crystal display device. In the case of a reflective type, a backlight unit is not necessary.

実施の形態2
次に、上記実施の形態1に係るTFTアレイ基板とは異なる実施の形態について説明する。なお、以下の説明において、上記実施の形態1と同一の構成部材は、同一の符号を付し、適宜その説明を省略する。実施の形態1に係るTFTアレイ基板と実施の形態2に係るTFTアレイ基板は、同一の基本構成を有するが、反射電極7bの凸部11の形成方法が異なる。具体的には、ゲート絶縁膜3の凸部形成方法が異なる。
Embodiment 2
Next, an embodiment different from the TFT array substrate according to Embodiment 1 will be described. In the following description, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted as appropriate. The TFT array substrate according to the first embodiment and the TFT array substrate according to the second embodiment have the same basic configuration, but are different in the method of forming the convex portion 11 of the reflective electrode 7b. Specifically, the method of forming the convex portion of the gate insulating film 3 is different.

図5を用いて、本実施の形態2に係るアクティブマトリクス型TFTアレイ基板の製造方法について説明する。ゲート電極2を形成後、SiN、SiO、SiO等からなるゲート絶縁膜3、a−Si又はp−Siからなる半導体能動膜4、n型a−Si又はn型p−Siからなるオーミックコンタクト膜5を形成するための薄膜を、プラズマCVD(Chemical Vapor Deposition)法により連続で成膜するまでは、実施の形態1と同様である。 A method for manufacturing an active matrix TFT array substrate according to the second embodiment will be described with reference to FIG. After forming the gate electrode 2, the gate insulating film 3 made of SiN x , SiO x , SiO x N y or the like, the semiconductor active film 4 made of a-Si or p-Si, n-type a-Si or n-type p-Si The process is the same as in the first embodiment until the thin film for forming the ohmic contact film 5 is continuously formed by plasma CVD (Chemical Vapor Deposition).

次に、図5(a)に示すように、第2のフォトリソグラフィプロセスで、TFT部を形成する領域上にレジストパターン12を形成し、同時に、後工程において形成される反射電極7bの凸部11に対応する位置に、レジストパターン12bを複数形成する。ここで、実施の形態1では、レジストパターン12aがレジストパターン12より薄かったが、実施の形態2では、レジストパターン12bとレジストパターン12とが同じ厚さでよい。そして、半導体能動膜4及びオーミックコンタクト膜5をパターニングする。ここで、半導体能動膜4及びオーミックコンタクト膜5をドライエッチングでなく、フッ酸系のエッチング液によりウェットエッチングする。   Next, as shown in FIG. 5A, in the second photolithography process, a resist pattern 12 is formed on the region where the TFT portion is to be formed, and at the same time, the convex portion of the reflective electrode 7b formed in a later step. A plurality of resist patterns 12 b are formed at positions corresponding to 11. Here, in the first embodiment, the resist pattern 12a is thinner than the resist pattern 12, but in the second embodiment, the resist pattern 12b and the resist pattern 12 may have the same thickness. Then, the semiconductor active film 4 and the ohmic contact film 5 are patterned. Here, the semiconductor active film 4 and the ohmic contact film 5 are wet-etched with a hydrofluoric acid-based etchant instead of dry etching.

この半導体能動膜4及びオーミックコンタクト膜5のエッチング過程について詳細に説明する。まず、図5(b)に示すように、レジストパターン12、12bの形成されていない領域の半導体能動膜4及びオーミックコンタクト膜5がエッチングされていく。エッチングがある程度進行すると、レジストパターン12bはその下の半導体能動膜4及びオーミックコンタクト膜5がサイドエッチングされることによりリフトオフされる。そのため、その下の半導体能動膜4及びオーミックコンタクト膜5は表面からもエッチングされ始める。従って、レジストパターン12bが形成されていた箇所が台形上の凸部を形成した状態で、エッチングが進行する。除去すべき半導体能動膜4及びオーミックコンタクト膜5を完全に除去するため、ゲート絶縁膜3に至るまでオーバーエッチングする。これにより、図5(c)に示すように、エッチング完了時には、ゲート絶縁膜3に凸部が形成される。すなわち、ゲート絶縁膜3の表面が凹凸形状となる。これ以降の製造工程は実施の形態1と同様である。   The etching process of the semiconductor active film 4 and the ohmic contact film 5 will be described in detail. First, as shown in FIG. 5B, the semiconductor active film 4 and the ohmic contact film 5 in the region where the resist patterns 12 and 12b are not formed are etched. When the etching proceeds to some extent, the resist pattern 12b is lifted off by side etching the semiconductor active film 4 and the ohmic contact film 5 therebelow. Therefore, the underlying semiconductor active film 4 and ohmic contact film 5 begin to be etched from the surface. Accordingly, the etching proceeds in a state where the portion where the resist pattern 12b is formed forms a trapezoidal convex portion. In order to completely remove the semiconductor active film 4 and the ohmic contact film 5 to be removed, over etching is performed up to the gate insulating film 3. As a result, as shown in FIG. 5C, a convex portion is formed in the gate insulating film 3 when the etching is completed. That is, the surface of the gate insulating film 3 has an uneven shape. The subsequent manufacturing steps are the same as those in the first embodiment.

実施の形態2に係る液晶表示装置のゲート絶縁膜3にも複数の凸部が形成され、この上に形成される反射電極7bが複数の凸部11を備える。すなわち、反射電極7bの表面は凹凸形状となっている。これにより、視認性に優れる液晶表示装置が得られる。ドレイン電極7aと反射電極7bとが一体に形成され、有機平坦化膜が不要である。そのため、製造工程を簡略化することができ、生産性に優れる。   A plurality of convex portions are also formed on the gate insulating film 3 of the liquid crystal display device according to the second embodiment, and the reflective electrode 7 b formed thereon has the plurality of convex portions 11. That is, the surface of the reflective electrode 7b has an uneven shape. Thereby, the liquid crystal display device excellent in visibility is obtained. The drain electrode 7a and the reflective electrode 7b are integrally formed, and an organic planarizing film is unnecessary. Therefore, the manufacturing process can be simplified and the productivity is excellent.

実施の形態3
次に、上記実施の形態1、2に係るTFTアレイ基板とは異なる実施の形態について説明する。なお、以下の説明において、上記実施の形態1と同一の構成部材は、同一の符号を付し、適宜その説明を省略する。実施の形態1に係るTFTアレイ基板と実施の形態3に係るTFTアレイ基板は、同一の基本構成を有するが、反射電極7bの凸部11の形成方法が異なる。具体的には、ゲート絶縁膜3の凸部形成方法が異なる。
Embodiment 3
Next, an embodiment different from the TFT array substrate according to the first and second embodiments will be described. In the following description, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted as appropriate. The TFT array substrate according to the first embodiment and the TFT array substrate according to the third embodiment have the same basic configuration, but are different in the method of forming the convex portion 11 of the reflective electrode 7b. Specifically, the method of forming the convex portion of the gate insulating film 3 is different.

図6を用いて、本実施の形態3に係るアクティブマトリクス型TFTアレイ基板の製造方法について説明する。ゲート電極2を形成後、SiN、SiO、SiO等からなるゲート絶縁膜3、a−Si又はp−Siからなる半導体能動膜4、n型a−Si又はn型p−Siからなるオーミックコンタクト膜5を形成するための薄膜を、プラズマCVD(Chemical Vapor Deposition)法により連続で成膜するまでは、実施の形態1と同様である。 A method for manufacturing an active matrix TFT array substrate according to the third embodiment will be described with reference to FIG. After forming the gate electrode 2, the gate insulating film 3 made of SiN x , SiO x , SiO x N y or the like, the semiconductor active film 4 made of a-Si or p-Si, n-type a-Si or n-type p-Si The process is the same as in the first embodiment until the thin film for forming the ohmic contact film 5 is continuously formed by plasma CVD (Chemical Vapor Deposition).

次に、図6(a)に示すように、オーミックコンタクト膜5上に酸化インジウムを含有する透明導電膜14を成膜する。膜厚は、80nm程度が好ましい。透明導電膜14を成膜する際に、100〜175℃の温度範囲で透明絶縁基板1を予備加熱するか、透明導電膜14を成膜後に、上記温度範囲にて加熱する。   Next, as shown in FIG. 6A, a transparent conductive film 14 containing indium oxide is formed on the ohmic contact film 5. The film thickness is preferably about 80 nm. When forming the transparent conductive film 14, the transparent insulating substrate 1 is preheated in a temperature range of 100 to 175 ° C., or after the transparent conductive film 14 is formed, it is heated in the above temperature range.

次に、透明導電膜14を、シュウ酸を用いてウェットエッチングすることにより、図6(b)に示すように、オーミックコンタクト膜5上にインジウムの結晶15が残留する。   Next, the transparent conductive film 14 is wet-etched using oxalic acid, whereby indium crystals 15 remain on the ohmic contact film 5 as shown in FIG. 6B.

次に、図6(c)に示すように、第2のフォトリソグラフィプロセスで、TFT部を形成する領域上にレジストパターン12を形成する。そして、半導体能動膜4及びオーミックコンタクト膜5を、例えば、SFとHClの混合ガスでドライエッチングする。ここで、インジウムの結晶15がマスクとして機能する。そのため、まずレジストパターン12及び結晶15が形成されていない領域の半導体能動膜4及びオーミックコンタクト膜5がエッチングされていく。エッチングがある程度進行すると、インジウム結晶15が消失し、その下の半導体能動膜4及びオーミックコンタクト膜5もエッチングされ始める。従って、結晶15が形成されていた箇所が微細な凸部を形成した状態で、エッチングが進行する。除去すべき半導体能動膜4及びオーミックコンタクト膜5を完全に除去するため、ゲート絶縁膜3に至るまでオーバーエッチングする。これにより、図6(d)に示すように、エッチング完了時には、ゲート絶縁膜3に凸部が形成される。すなわち、ゲート絶縁膜3の表面が凹凸形状となる。これ以降の製造工程は実施の形態1と同様である。 Next, as shown in FIG. 6C, a resist pattern 12 is formed on the region for forming the TFT portion by the second photolithography process. Then, the semiconductor active film 4 and the ohmic contact film 5 are dry-etched with, for example, a mixed gas of SF 6 and HCl. Here, the indium crystal 15 functions as a mask. Therefore, first, the semiconductor active film 4 and the ohmic contact film 5 in the region where the resist pattern 12 and the crystal 15 are not formed are etched. When the etching proceeds to some extent, the indium crystal 15 disappears, and the semiconductor active film 4 and the ohmic contact film 5 therebelow start to be etched. Therefore, the etching proceeds in a state where the portion where the crystal 15 is formed forms a fine convex portion. In order to completely remove the semiconductor active film 4 and the ohmic contact film 5 to be removed, over etching is performed up to the gate insulating film 3. Thereby, as shown in FIG. 6D, a convex portion is formed in the gate insulating film 3 when the etching is completed. That is, the surface of the gate insulating film 3 has an uneven shape. The subsequent manufacturing steps are the same as those in the first embodiment.

実施の形態3に係る液晶表示装置のゲート絶縁膜3にも複数の凸部が形成され、この上に形成される反射電極7bが複数の凸部11を備える。すなわち、反射電極7bの表面は凹凸形状となっている。これにより、視認性に優れる液晶表示装置が得られる。ドレイン電極7aと反射電極7bとが一体に形成され、有機平坦化膜が不要である。そのため、製造工程を簡略化することができ、生産性に優れる。   A plurality of convex portions are also formed on the gate insulating film 3 of the liquid crystal display device according to the third embodiment, and the reflective electrode 7 b formed thereon has the plurality of convex portions 11. That is, the surface of the reflective electrode 7b has an uneven shape. Thereby, the liquid crystal display device excellent in visibility is obtained. The drain electrode 7a and the reflective electrode 7b are integrally formed, and an organic planarizing film is unnecessary. Therefore, the manufacturing process can be simplified and the productivity is excellent.

本発明の実施の形態に係るTFTアレイ基板の構成を示す平面図である。It is a top view which shows the structure of the TFT array substrate which concerns on embodiment of this invention. 図1のX−X'断面図である。It is XX 'sectional drawing of FIG. 実施の形態1に係るTFTアレイ基板の製造工程を示す断面図である。FIG. 6 is a cross-sectional view showing a manufacturing process of the TFT array substrate according to the first embodiment. 実施の形態1に係るTFTアレイ基板の製造工程を示す断面図である。FIG. 6 is a cross-sectional view showing a manufacturing process of the TFT array substrate according to the first embodiment. 実施の形態2に係るTFTアレイ基板の製造工程を示す断面図である。11 is a cross-sectional view showing a manufacturing process of the TFT array substrate according to the second embodiment. FIG. 実施の形態3に係るTFTアレイ基板の製造工程を示す断面図である。12 is a cross-sectional view showing a manufacturing process of the TFT array substrate according to the third embodiment. FIG.

符号の説明Explanation of symbols

1 透明絶縁基板
2 ゲート電極・配線
3 ゲート絶縁膜
4 半導体能動膜
5 オーミックコンタクト膜
6a ソース配線
6b ソース電極
7a ドレイン電極
7b 反射電極
8 パッシベーション膜
9 画素電極
10 コンタクトホール
11 凸部
12、12a、12b、14 レジストパターン
13 第2の金属膜
14 透明導電膜
15 インジウム結晶
DESCRIPTION OF SYMBOLS 1 Transparent insulating substrate 2 Gate electrode and wiring 3 Gate insulating film 4 Semiconductor active film 5 Ohmic contact film 6a Source wiring 6b Source electrode 7a Drain electrode 7b Reflective electrode 8 Passivation film 9 Pixel electrode 10 Contact hole 11 Convex parts 12, 12a, 12b , 14 Resist pattern 13 Second metal film 14 Transparent conductive film 15 Indium crystal

Claims (10)

表面が平坦な透明絶縁基板上に形成されたゲート電極と、
前記ゲート電極を覆うように前記透明絶縁基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された半導体層と、
前記半導体層上に形成されたソース電極及びドレイン電極と、
前記ゲート絶縁膜上に形成された反射電極とを備えた液晶表示装置であって、
前記反射電極下において、前記ゲート絶縁膜の裏面は平坦であるとともに、表面凹凸形状を有している液晶表示装置。
A gate electrode formed on a transparent insulating substrate having a flat surface ;
A gate insulating film formed on the transparent insulating substrate so as to cover the gate electrode;
A semiconductor layer formed on the gate insulating film;
A source electrode and a drain electrode formed on the semiconductor layer;
A liquid crystal display device comprising a reflective electrode formed on the gate insulating film,
Under the reflective electrode, with the back surface of the gate insulating film is flat, the surface is a liquid crystal display device having an uneven shape.
前記ドレイン電極と前記反射電極とが一体に形成されていることを特徴とする請求項1に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the drain electrode and the reflective electrode are integrally formed. 前記半導体層は、半導体能動膜及びオーミックコンタクト膜を備えることを特徴とする請求項1又は2に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the semiconductor layer includes a semiconductor active film and an ohmic contact film. 透明絶縁基板上に第1の金属膜を形成し、当該第1の金属膜をパターニングしてゲート電極を形成する工程と、
前記ゲート電極を覆うゲート絶縁膜及び半導体層を順次形成した後、当該半導体層をパターニングするとともに、前記ゲート絶縁膜上に凹凸形状を形成する工程と、
前記半導体層及びゲート絶縁膜上に第2の金属膜を形成し、当該第2の金属膜をパターニングして前記半導体層上にソース電極及びドレイン電極を形成するとともに、前記凹凸形状を備えるゲート絶縁膜上に反射電極を形成する工程とを備える液晶表示装置の製造方法。
Forming a first metal film on the transparent insulating substrate and patterning the first metal film to form a gate electrode;
Sequentially forming a gate insulating film and a semiconductor layer covering the gate electrode, patterning the semiconductor layer, and forming an uneven shape on the gate insulating film;
Forming a second metal film on the semiconductor layer and the gate insulating film; patterning the second metal film to form a source electrode and a drain electrode on the semiconductor layer; And a step of forming a reflective electrode on the film.
前記半導体層におけるTFT形成領域及び前記凹凸形状形成領域上にレジストパターンを形成し、当該半導体層をパターニングすることを特徴とする請求項4に記載の液晶表示装置の製造方法。   5. The method of manufacturing a liquid crystal display device according to claim 4, wherein a resist pattern is formed on the TFT formation region and the concavo-convex shape formation region in the semiconductor layer, and the semiconductor layer is patterned. 前記凹凸形状形成領域上のレジストパターンは半導体層のエッチング工程において消失することを特徴とする請求項5に記載の液晶表示装置の製造方法。   6. The method of manufacturing a liquid crystal display device according to claim 5, wherein the resist pattern on the uneven shape forming region disappears in the etching process of the semiconductor layer. 前記凹凸形状形成領域上のレジストパターンは半導体層のエッチング工程においてリフトオフすることを特徴とする請求項5に記載の液晶表示装置の製造方法。   6. The method of manufacturing a liquid crystal display device according to claim 5, wherein the resist pattern on the uneven shape forming region is lifted off in the etching process of the semiconductor layer. 前記半導体層をパターニングする前に、当該半導体層上に酸化インジウムを含有する透明導電膜を形成し、シュウ酸系エッチング液を用いて当該透明導電膜をエッチングした後、前記前記半導体層をパターニングすることを特徴とする請求項4に記載の液晶表示装置の製造方法。 Before patterning the semiconductor layer, a transparent conductive film containing indium oxide is formed on the semiconductor layer, the transparent conductive film is etched using an oxalic acid-based etching solution, and then the semiconductor layer is patterned. The method of manufacturing a liquid crystal display device according to claim 4. 前記ドレイン電極と前記反射電極とを一体に形成することを特徴とする請求項4〜のいずれかに記載の液晶表示装置の製造方法。 The method according to any one of claims 4-8, characterized in that integrally formed with the reflective electrode and the drain electrode. 前記半導体層は、半導体能動膜及びオーミックコンタクト膜を備えることを特徴とする請求項4〜のいずれかに記載の液晶表示装置の製造方法。 The semiconductor layer manufacturing method of the liquid crystal display device according to any one of claims 4-9, characterized in that it comprises a semiconductor active film and an ohmic contact film.
JP2007108919A 2007-04-18 2007-04-18 Liquid crystal display device and manufacturing method thereof Active JP5032188B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007108919A JP5032188B2 (en) 2007-04-18 2007-04-18 Liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007108919A JP5032188B2 (en) 2007-04-18 2007-04-18 Liquid crystal display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2008268392A JP2008268392A (en) 2008-11-06
JP5032188B2 true JP5032188B2 (en) 2012-09-26

Family

ID=40048012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007108919A Active JP5032188B2 (en) 2007-04-18 2007-04-18 Liquid crystal display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5032188B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9890681B2 (en) 2013-07-25 2018-02-13 Yutaka Giken Co., Ltd. Heat exchange device with thermoactuator

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08313890A (en) * 1995-05-19 1996-11-29 Nec Corp Liquid crystal display element and its production
JP4118485B2 (en) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2002202502A (en) * 2000-03-31 2002-07-19 Matsushita Electric Ind Co Ltd Shaped body, reflector plate and reflective display element as well as method of manufacturing reflector plate
JP2004020688A (en) * 2002-06-13 2004-01-22 Casio Comput Co Ltd Display device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9890681B2 (en) 2013-07-25 2018-02-13 Yutaka Giken Co., Ltd. Heat exchange device with thermoactuator

Also Published As

Publication number Publication date
JP2008268392A (en) 2008-11-06

Similar Documents

Publication Publication Date Title
CN101097371B (en) Method for fabricating a thin film transistor for use with a flat panel display device
KR101905757B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
US7833813B2 (en) Thin film transistor array panel and method of manufacturing the same
US7718994B2 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
JP2008010440A (en) Active matrix TFT array substrate and manufacturing method thereof
WO2017054384A1 (en) Array substrate, manufacturing method therefor and display panel
KR100995020B1 (en) Liquid crystal display device and manufacturing method thereof
JP2010135384A (en) Thin film transistor array substrate, manufacturing method thereof, and liquid crystal display device
JP4802462B2 (en) Method for manufacturing thin film transistor array substrate
KR20020005968A (en) Active matrix substrate, display device and method for manufacturing active matrix substrate
US7479415B2 (en) Fabrication method of polycrystalline silicon liquid crystal display device
JP2007027710A (en) Contact hole forming method and thin film transistor substrate manufacturing method using the same
CN111223815A (en) Thin film transistor array substrate and method of making the same
KR101087398B1 (en) Pad structure of LCD and manufacturing method
US20070188682A1 (en) Method for manufacturing a display device
JP5042662B2 (en) Liquid crystal display device and manufacturing method thereof
US7630049B2 (en) Display device and method with lower layer film formed on substrate but between transparent conductive film and organic layer and then protective film on the transparent film
JP5032188B2 (en) Liquid crystal display device and manufacturing method thereof
JP5221082B2 (en) TFT substrate
JP4464715B2 (en) Liquid crystal display device and manufacturing method thereof
KR100684580B1 (en) Array substrate for liquid crystal display device and manufacturing method
JP2006351844A (en) Electro-optical display device and its manufacturing method
JP4354205B2 (en) Liquid crystal display device and manufacturing method thereof
KR20050105422A (en) Liquid crystal display panel and fabricating method thereof
US7920220B2 (en) Display pixel, display apparatus having an image pixel and method of manufacturing display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120628

R151 Written notification of patent or utility model registration

Ref document number: 5032188

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250