JP5032188B2 - Liquid crystal display device and manufacturing method thereof - Google Patents
Liquid crystal display device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5032188B2 JP5032188B2 JP2007108919A JP2007108919A JP5032188B2 JP 5032188 B2 JP5032188 B2 JP 5032188B2 JP 2007108919 A JP2007108919 A JP 2007108919A JP 2007108919 A JP2007108919 A JP 2007108919A JP 5032188 B2 JP5032188 B2 JP 5032188B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor layer
- liquid crystal
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Optical Elements Other Than Lenses (AREA)
- Thin Film Transistor (AREA)
Description
本発明は液晶表示装置及びその製造方法に関し、特に、反射型液晶表示装置又は半透過型液晶表示装置及びそれらの製造方法に関する。 The present invention relates to a liquid crystal display device and a manufacturing method thereof, and more particularly to a reflective liquid crystal display device or a transflective liquid crystal display device and a manufacturing method thereof.
近年の高度情報化社会の本格的な進展やマルチメディアシステムの急速な普及に伴い、液晶表示装置(Liquid Crystal Display)や有機EL(ElectroLuminescence)表示装置などの重要性はますます増大している。これら表示装置の駆動方式の一つに、スイッチング素子を用いたアクティブマトリクス型があり、現在の主流となっている。アクティブマトリクス型では、例えば、スイッチング素子であるTFT(Thin Film Transistor)が、各画素電極に電気的に接続され、アレイ状に配列されたTFTアレイ基板を用いている。 With the recent progress of the advanced information society and the rapid spread of multimedia systems, the importance of liquid crystal display (LCD) devices and organic EL (ElectroLuminescence) display devices is increasing. One of the driving methods of these display devices is an active matrix type using a switching element, which is currently mainstream. In the active matrix type, for example, a TFT array substrate in which TFTs (Thin Film Transistors) as switching elements are electrically connected to each pixel electrode and arranged in an array is used.
他方、液晶表示装置は、バックライトを必要とする透過型液晶表示装置と、バックライトが不要であり、外部からの反射光を利用する反射型液晶表示装置と、両者を兼ね備えた半透過型液晶表示装置との3種類に大別される。従来は透過型液晶表示装置が主流であったが、低消費電力化の要請から、反射型及び半透過型液晶表示装置の開発が進められている。 On the other hand, the liquid crystal display device includes a transmissive liquid crystal display device that requires a backlight, a reflective liquid crystal display device that does not require a backlight and uses reflected light from the outside, and a transflective liquid crystal device that combines both of them. There are roughly three types of display devices. Conventionally, transmissive liquid crystal display devices have been the mainstream, but the development of reflective and transflective liquid crystal display devices has been promoted due to the demand for low power consumption.
反射型及び半透過型液晶表示装置におけるTFTアレイ基板では、視認性を向上するために、各画素電極と電気的に接続された反射電極の表面に凹凸が形成されている。このような凹凸形状は、例えば、TFTチャネル部上に形成した有機平坦化膜の表面に凹凸を形成し、この有機平坦化膜上に反射電極を形成することにより得られる(特許文献1参照)。
しかしながら、特許文献1に記載された液晶表示装置では、有機平坦化膜を形成する必要があるだけでなく、当該有機平坦化膜にコンタクトホールを形成し、有機平坦化膜上に形成された反射電極と、有機平坦膜下に形成されたドレイン電極とを電気的に接続する必要があった。このため、製造工程数及び製造コストが増加し、生産性に劣るという問題があった。
However, in the liquid crystal display device described in
本発明はこのような問題点を鑑みてなされたものであり、視認性及び生産性に優れた液晶表示装置及びその製造方法を提供することを目的とする。 The present invention has been made in view of such problems, and an object of the present invention is to provide a liquid crystal display device excellent in visibility and productivity and a manufacturing method thereof.
本発明に係る液晶表示装置は、透明絶縁基板上に形成されたゲート電極と、前記ゲート電極を覆うゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体層と、前記半導体層上に形成されたソース電極及びドレイン電極と、前記ゲート絶縁膜上に形成された反射電極とを備えた液晶表示装置であって、前記反射電極下の前記ゲート絶縁膜の表面に凹凸形状が形成されているものである。 A liquid crystal display device according to the present invention includes a gate electrode formed on a transparent insulating substrate, a gate insulating film covering the gate electrode, a semiconductor layer formed on the gate insulating film, and formed on the semiconductor layer A liquid crystal display device comprising a source electrode and a drain electrode, and a reflective electrode formed on the gate insulating film, wherein an uneven shape is formed on a surface of the gate insulating film below the reflective electrode. Is.
本発明に係る液晶表示装置の製造方法は、透明絶縁基板上に第1の金属膜を形成し、当該第1の金属膜をパターニングしてゲート電極を形成する工程と、前記ゲート電極を覆うゲート絶縁膜及び半導体層を順次形成した後、当該半導体層をパターニングするとともに、前記ゲート絶縁膜上に凹凸形状を形成する工程と、前記半導体層及びゲート絶縁膜上に第2の金属膜を形成し、当該第2の金属膜をパターニングして前記半導体層上にソース電極及びドレイン電極を形成するとともに、前記凹凸形状を備えるゲート絶縁膜上に反射電極を形成する工程とを備えるものである。 The method of manufacturing a liquid crystal display device according to the present invention includes a step of forming a first metal film on a transparent insulating substrate, patterning the first metal film to form a gate electrode, and a gate covering the gate electrode. After sequentially forming the insulating film and the semiconductor layer, patterning the semiconductor layer, forming a concavo-convex shape on the gate insulating film, and forming a second metal film on the semiconductor layer and the gate insulating film And patterning the second metal film to form a source electrode and a drain electrode on the semiconductor layer, and forming a reflective electrode on the gate insulating film having the concavo-convex shape.
本発明によれば、視認性及び生産性に優れた液晶表示装置及びその製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the liquid crystal display device excellent in visibility and productivity and its manufacturing method can be provided.
以下、本発明に係る液晶表示装置の実施の形態について説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、省略及び簡略化されている。 Hereinafter, embodiments of the liquid crystal display device according to the present invention will be described. However, the present invention is not limited to the following embodiment. Further, in order to clarify the explanation, the following description and drawings are appropriately omitted and simplified.
実施の形態1.
本実施の形態に係る半透過型液晶表示装置の構成について図1、2を用いて説明する。図1は本実施の形態に係る半透過型液晶表示装置のTFTアレイ基板の1画素の構成を示す平面図である。図2は図1のX−X'断面図である。
The structure of the transflective liquid crystal display device according to this embodiment will be described with reference to FIGS. FIG. 1 is a plan view showing a configuration of one pixel of a TFT array substrate of a transflective liquid crystal display device according to the present embodiment. 2 is a cross-sectional view taken along the line XX ′ of FIG.
本実施の形態に係るアクティブマトリクス型TFTアレイ基板は、図2に示すように、透明絶縁基板1、ゲート電極・配線2、ゲート絶縁膜3、半導体能動膜4、オーミックコンタクト膜5、ソース配線6a、ソース電極6b、ドレイン電極7a、反射電極7b、パッシベーション膜8、画素電極9、コンタクトホール10を備える。なお、図1では、明確化のため、パッシベーション膜8を省略している。
As shown in FIG. 2, the active matrix TFT array substrate according to this embodiment includes a transparent
透明絶縁基板1としては、ガラス基板、石英ガラス等の透明な絶縁基板を用いることができる。絶縁基板1の厚さは任意でよいが、液晶表示装置の厚さを薄くするために1.1mm厚以下のものが好ましい。絶縁基板1が薄すぎると、プロセスの熱履歴により基板の歪みが生じるため、パターニング精度が低下する。そのため、絶縁基板1の厚さは使用するプロセスを考慮して選択する必要がある。また、絶縁基板1がガラスなどの脆性材料からなる場合、端面からのチッピングによる異物の混入を防止するため、基板の端面を面取しておくことが好ましい。さらに、各プロセスでの基板処理の方向を特定するため、透明絶縁基板1の一部に切り欠きを設けておくことが、プロセス管理上好ましい。
As the transparent
ゲート電極・配線2は、透明絶縁基板1上に形成されている。ゲート電極・配線2としては、厚さ100〜500nm程度のAl、Mo、Cr、Ta、Ti、Cu等を主成分とする金属膜を用いることができる。
The gate electrode /
ゲート絶縁膜3は、透明絶縁基板1上のゲート電極・配線2を覆うように形成されている。ゲート絶縁膜3としては、厚さ300〜600nm程度のシリコン窒化膜(SiNx)、シリコン酸化膜(SiOx)、シリコン酸化窒化膜(SiOxNy)やこれらの積層膜を用いることができる。膜厚が薄い場合には、ゲート電極・配線2とソース配線6aの交差部で短絡を生じやすいため、ゲート電極・配線2の膜厚以上とすることが好ましい。一方、膜厚が厚い場合には、TFTのON電流が小さくなり、表示特性が低下する。
The
半導体能動膜4は、ゲート絶縁膜3上に形成されている。半導体能動膜4としては、厚さ100〜300nm程度のアモルファスシリコン(a−Si)膜又は多結晶シリコン(p−Si)膜を用いることができる。膜が薄い場合には、後述するオーミックコンタクト膜5のドライエッチング時に消失が発生しやすい。一方、膜が厚い場合には、TFTのON電流が小さくなる。
The semiconductor
なお、半導体能動膜4としてa−Si膜を用いる場合には、ゲート絶縁膜3のa−Si膜との界面は、SiNx又はSiOxNyとすることが、TFTが導通状態となるゲート電圧であるTFTの閾値電圧(Vth)の制御性及び信頼性の観点から好ましい。一方、半導体能動膜4としてp−Si膜を用いる場合には、ゲート絶縁膜3のp−Si膜との界面はSiOx又はSiOxNyとすることがTFTのVthの制御性及び信頼性の観点から好ましい。
When an a-Si film is used as the semiconductor
オーミックコンタクト膜5は、半導体能動膜4上に形成されている。オーミックコンタクト膜5としては、厚さ20〜70nm程度のa−Si又はp−SiにPを微量にドーピングしたn型a−Si膜、n型p−Si膜を用いることができる。TFTのチャネル部では、半導体能動膜4上のオーミックコンタクト膜5は除去されている。すなわち、オーミックコンタクト膜5は1つの半導体能動膜4上においてソース側とドレイン側の2つの領域に分割して形成されている。
The
ソース電極6b及びドレイン電極7aは、オーミックコンタクト膜5上に形成され、各々これを介し、半導体能動膜4と接続されている。また、ソース電極6bは、図1に示すように、ソース配線6aとゲート配線2とが平面的に交差する領域において、ソース配線6aから分岐して形成されている。ソース配線6aは、ゲート電極・配線2と略直行するように、ソース端子(不図示)まで延設されている。
The
一方、ドレイン電極7aは反射電極7bと一体に形成されている。ここで、反射電極7bはゲート絶縁膜3上に形成されている。図1及び図2に示すように、このゲート絶縁膜3には複数の凸部が形成されているため、反射電極7bも複数の凸部11を備える。すなわち、反射電極7bの表面は凹凸形状となっている。これにより、視認性に優れる液晶表示装置が得られる。また、本発明に係る液晶表示装置は、ドレイン電極7aと反射電極7bとが一体に形成され、有機平坦化膜が不要である。そのため、製造工程を簡略化することができ、生産性に優れる。
On the other hand, the
ソース配線6a、ソース電極6b及びドレイン電極7a、反射電極7bは、同一の金属膜から構成されている。この金属膜としては、厚さ100〜500nm程度のCr、Al、Ag等を主成分とする金属膜を用いることができる。
The source wiring 6a, the
パッシベーション膜8はソース配線6a、ソース電極6b、ドレイン電極7a及び反射電極7bの上に形成されている。パッシベーション膜8としては、ゲート絶縁膜3と同様の材料を用いることができる。
The passivation film 8 is formed on the
画素電極9はパッシベーション膜8上に形成されている。画素電極9は、パッシベーション膜8に形成されたコンタクトホール10を介し、反射電極7bと電気的に接続されている。画素電極9としては、ITOに代表される透明導電膜を用いることができる。
The
次に、図3、4を用いて、本実施の形態1に係るアクティブマトリクス型TFTアレイ基板の製造方法について説明する。なお、以下に説明する例は典型的なものであって、本発明の趣旨に合致する限り他の製造方法を採用することができることは言うまでもない。 Next, a method for manufacturing the active matrix TFT array substrate according to the first embodiment will be described with reference to FIGS. Note that the examples described below are typical, and it goes without saying that other manufacturing methods can be adopted as long as they meet the spirit of the present invention.
図3(a)に示すように、絶縁基板1上にゲート電極・配線2を形成する。具体的には、まず、表面を清浄化した絶縁基板1上に、スパッタリング、真空蒸着等の方法でゲート電極・配線2を形成するための第1の金属膜を成膜する。好適な実施例として、スパッタリングにより厚さ200nmのCr膜を成膜する。
As shown in FIG. 3A, a gate electrode /
そして、第1のフォトリソグラフィプロセス(写真工程)で上記第1の金属膜をパターニングし、ゲート電極・配線2を形成する。フォトリソグラフィプロセスは以下の通りである。アクティブマトリクス型TFTアレイ基板を洗浄後、感光性レジストを塗布・乾燥する。次に、所定のパターンが形成されたマスクパターンを通して露光し、現像することで写真製版的に基板上にマスクパターンを転写したレジストを形成する。この感光性レジストを加熱硬化させた後にエッチングを行い、感光性レジストを剥離する。
Then, the first metal film is patterned by a first photolithography process (photographic process) to form gate electrodes /
上記第1の金属膜は、エッチング液によりエッチングすることができる。例えば、Cr膜の場合、エッチング液として硝酸第2セリウムアンモニウム水溶液を用いればよい。また、この第1の金属膜のエッチングは、パターンエッジがテーパ形状となるようにすることが、他の配線との段差での短絡を防止する上で好ましい。ここで、テーパ形状とは断面が台形状になるようにパターンエッジがエッチングされることをいう。 The first metal film can be etched with an etchant. For example, in the case of a Cr film, a ceric ammonium nitrate aqueous solution may be used as an etching solution. In addition, it is preferable to etch the first metal film so that the pattern edge has a tapered shape in order to prevent a short circuit at a step with another wiring. Here, the taper shape means that the pattern edge is etched so that the cross section has a trapezoidal shape.
次に、図3(b)に示すように、SiNx、SiOx、SiOxNy等からなるゲート絶縁膜3、a−Si又はp−Siからなる半導体能動膜4、n型a−Si又はn型p−Siからなるオーミックコンタクト膜5を形成するための薄膜を、プラズマCVD(Chemical Vapor Deposition)法により連続で成膜する。好適な実施例として、厚さ400nmのSiNx膜、厚さ200nmのa−Si膜、厚さ50nmのn型a−Si膜を連続成膜する。また、半導体能動膜4としてa−Si膜を用いる場合、ゲート絶縁膜3の界面付近の成膜レートを小さくし、上層部の成膜レートを大きくすることにより、短い成膜時間で、移動度が大きく、OFF時のリーク電流が小さいTFTを得ることができる。
Next, as shown in FIG. 3B, a
第2のフォトリソグラフィプロセスで、TFT部を形成する領域上にレジストパターン12を形成し、同時に、後工程において形成される反射電極7bの凸部11に対応する位置に、レジストパターン12よりも薄いレジストパターン12aを複数形成する。そして、半導体能動膜4及びオーミックコンタクト膜5をパターニングする。半導体能動膜4及びオーミックコンタクト膜5は、公知のガス組成(例えば、SF6とHClの混合ガス)でドライエッチングできる。
In the second photolithography process, the resist
この半導体能動膜4及びオーミックコンタクト膜5のエッチング過程について詳細に説明する。まず、図3(c)に示すように、レジストパターン12、12aの形成されていない領域の半導体能動膜4及びオーミックコンタクト膜5がエッチングされていく。エッチングがある程度進行すると、薄いレジストパターン12aは消失し、その下の半導体能動膜4及びオーミックコンタクト膜5がエッチングされ始める。従って、薄いレジストパターン12aが形成されていた箇所が凸部を形成した状態で、エッチングが進行する。除去すべき半導体能動膜4及びオーミックコンタクト膜5を完全に除去するため、ゲート絶縁膜3に至るまでオーバーエッチングする。これにより、図4(d)に示すように、エッチング完了時には、ゲート絶縁膜3に凸部が形成される。すなわち、ゲート絶縁膜3の表面が凹凸形状となる。ここで、この凹凸形状は、ゲート絶縁膜3の下層に形成された凹凸形状を反映させたものではなく、ゲート絶縁膜3自体の表面に形成されたものであるため、精密な形状制御が可能である。なお、薄いレジストパターン12aを確実に消失させるため、エッチング過程においてアッシング工程を設けても良い。また、上記凸部の高さはレジストパターン12aの厚さにより変えることができる。さらに、半導体能動膜4とゲート絶縁膜3とのエッチングレートの選択比によっても変えることができる。
The etching process of the semiconductor
次に、図4(e)に示すように、スパッタリングなどの方法でソース配線6a、ソース電極6b、ドレイン電極7a及び反射電極7bを形成するための第2の金属膜13を成膜した後、第3のフォトリソグラフィプロセスにより、第2の金属膜からソース配線6a、ソース電極6b、ドレイン電極7a及び反射電極7bを形成する領域上にレジストパターン14を形成する。好適な実施例として、スパッタリングにより厚さ200nmのCr膜を成膜する。ここで、反射電極7bとなる領域の第2の金属膜13は、凸部を有するゲート絶縁膜3上に形成されているため、反射電極7bの領域の第2の金属膜13も凸部11を有する。第2の金属膜13のエッチング方法としては、ウェットエッチングを用いる。例えば、第2の金属膜13がCrからなる場合、硝酸セリウムアンモニウム水溶液を用いればよい。なお、第2の金属膜の少なくとも表面を、Al又はAl合金とすれば、さらに反射特性を向上させることができる。
Next, as shown in FIG. 4E, after forming the
次に、図4(f)に示すように、TFT部チャネル部のオーミックコンタクト膜5をエッチングにより除去する。これにより、TFT部チャネル部において半導体能動膜4が露出する。オーミックコンタクト膜5は、例えば、HClを用いてドライエッチングできる。
Next, as shown in FIG. 4F, the
次に、SiNx、SiOx、SiOxNy等からなるパッシベーション膜8を形成するための膜を、プラズマCVD法により形成する。好適な実施例として、厚さ300nmのSiNx膜を成膜する。第4のフォトリソグラフィプロセスにより、この膜からパッシベーション膜8を形成する。図1に示すようなコンタクトホール10に対応する部分を開口した遮光マスク(不図示)を用いて、均一に露光を行う。上記露光工程後、現像液を用いて現像を行う。その後、コンタクトホール10に対応する領域では、エッチング工程により開口部が形成され反射電極7bが露出する。
Next, a film for forming a passivation film 8 made of SiN x , SiO x , SiO x N y or the like is formed by a plasma CVD method. As a preferred embodiment, an SiN x film having a thickness of 300 nm is formed. A passivation film 8 is formed from this film by a fourth photolithography process. Exposure is performed uniformly using a light shielding mask (not shown) having an opening corresponding to the
次に、画素電極9を形成するための透明導電膜を、スパッタリング法、真空蒸着法、塗布法等により形成する。第5のフォトリソグラフィプロセスにより、透明導電膜から画素電極9を形成する。例えば、ITOであれば、シュウ酸系のエッチング液を用いればよい。上記により、図2に示すアクティブマトリクス型TFTアレイ基板が得られる。
Next, a transparent conductive film for forming the
このように製造されたアクティブマトリクス型TFTアレイ基板は、カラーフィルターや対向電極を有する対向基板(不図示)と、スペーサーを介して、一対の基板として貼り合わされ、その間隙に液晶が注入される。この液晶層が挟持された液晶パネルをバックライトユニットに取り付けることにより、半透過型液晶表示装置が製造される。なお、本発明は反射型液晶表示装置にも適用可能である。反射型の場合、バックライトユニットは不要である。 The active matrix TFT array substrate manufactured as described above is bonded as a pair of substrates via a counter substrate (not shown) having a color filter and a counter electrode and a spacer, and liquid crystal is injected into the gap. A transflective liquid crystal display device is manufactured by attaching the liquid crystal panel sandwiched with the liquid crystal layer to the backlight unit. The present invention can also be applied to a reflective liquid crystal display device. In the case of a reflective type, a backlight unit is not necessary.
実施の形態2
次に、上記実施の形態1に係るTFTアレイ基板とは異なる実施の形態について説明する。なお、以下の説明において、上記実施の形態1と同一の構成部材は、同一の符号を付し、適宜その説明を省略する。実施の形態1に係るTFTアレイ基板と実施の形態2に係るTFTアレイ基板は、同一の基本構成を有するが、反射電極7bの凸部11の形成方法が異なる。具体的には、ゲート絶縁膜3の凸部形成方法が異なる。
Next, an embodiment different from the TFT array substrate according to
図5を用いて、本実施の形態2に係るアクティブマトリクス型TFTアレイ基板の製造方法について説明する。ゲート電極2を形成後、SiNx、SiOx、SiOxNy等からなるゲート絶縁膜3、a−Si又はp−Siからなる半導体能動膜4、n型a−Si又はn型p−Siからなるオーミックコンタクト膜5を形成するための薄膜を、プラズマCVD(Chemical Vapor Deposition)法により連続で成膜するまでは、実施の形態1と同様である。
A method for manufacturing an active matrix TFT array substrate according to the second embodiment will be described with reference to FIG. After forming the
次に、図5(a)に示すように、第2のフォトリソグラフィプロセスで、TFT部を形成する領域上にレジストパターン12を形成し、同時に、後工程において形成される反射電極7bの凸部11に対応する位置に、レジストパターン12bを複数形成する。ここで、実施の形態1では、レジストパターン12aがレジストパターン12より薄かったが、実施の形態2では、レジストパターン12bとレジストパターン12とが同じ厚さでよい。そして、半導体能動膜4及びオーミックコンタクト膜5をパターニングする。ここで、半導体能動膜4及びオーミックコンタクト膜5をドライエッチングでなく、フッ酸系のエッチング液によりウェットエッチングする。
Next, as shown in FIG. 5A, in the second photolithography process, a resist
この半導体能動膜4及びオーミックコンタクト膜5のエッチング過程について詳細に説明する。まず、図5(b)に示すように、レジストパターン12、12bの形成されていない領域の半導体能動膜4及びオーミックコンタクト膜5がエッチングされていく。エッチングがある程度進行すると、レジストパターン12bはその下の半導体能動膜4及びオーミックコンタクト膜5がサイドエッチングされることによりリフトオフされる。そのため、その下の半導体能動膜4及びオーミックコンタクト膜5は表面からもエッチングされ始める。従って、レジストパターン12bが形成されていた箇所が台形上の凸部を形成した状態で、エッチングが進行する。除去すべき半導体能動膜4及びオーミックコンタクト膜5を完全に除去するため、ゲート絶縁膜3に至るまでオーバーエッチングする。これにより、図5(c)に示すように、エッチング完了時には、ゲート絶縁膜3に凸部が形成される。すなわち、ゲート絶縁膜3の表面が凹凸形状となる。これ以降の製造工程は実施の形態1と同様である。
The etching process of the semiconductor
実施の形態2に係る液晶表示装置のゲート絶縁膜3にも複数の凸部が形成され、この上に形成される反射電極7bが複数の凸部11を備える。すなわち、反射電極7bの表面は凹凸形状となっている。これにより、視認性に優れる液晶表示装置が得られる。ドレイン電極7aと反射電極7bとが一体に形成され、有機平坦化膜が不要である。そのため、製造工程を簡略化することができ、生産性に優れる。
A plurality of convex portions are also formed on the
実施の形態3
次に、上記実施の形態1、2に係るTFTアレイ基板とは異なる実施の形態について説明する。なお、以下の説明において、上記実施の形態1と同一の構成部材は、同一の符号を付し、適宜その説明を省略する。実施の形態1に係るTFTアレイ基板と実施の形態3に係るTFTアレイ基板は、同一の基本構成を有するが、反射電極7bの凸部11の形成方法が異なる。具体的には、ゲート絶縁膜3の凸部形成方法が異なる。
Next, an embodiment different from the TFT array substrate according to the first and second embodiments will be described. In the following description, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted as appropriate. The TFT array substrate according to the first embodiment and the TFT array substrate according to the third embodiment have the same basic configuration, but are different in the method of forming the
図6を用いて、本実施の形態3に係るアクティブマトリクス型TFTアレイ基板の製造方法について説明する。ゲート電極2を形成後、SiNx、SiOx、SiOxNy等からなるゲート絶縁膜3、a−Si又はp−Siからなる半導体能動膜4、n型a−Si又はn型p−Siからなるオーミックコンタクト膜5を形成するための薄膜を、プラズマCVD(Chemical Vapor Deposition)法により連続で成膜するまでは、実施の形態1と同様である。
A method for manufacturing an active matrix TFT array substrate according to the third embodiment will be described with reference to FIG. After forming the
次に、図6(a)に示すように、オーミックコンタクト膜5上に酸化インジウムを含有する透明導電膜14を成膜する。膜厚は、80nm程度が好ましい。透明導電膜14を成膜する際に、100〜175℃の温度範囲で透明絶縁基板1を予備加熱するか、透明導電膜14を成膜後に、上記温度範囲にて加熱する。
Next, as shown in FIG. 6A, a transparent
次に、透明導電膜14を、シュウ酸を用いてウェットエッチングすることにより、図6(b)に示すように、オーミックコンタクト膜5上にインジウムの結晶15が残留する。
Next, the transparent
次に、図6(c)に示すように、第2のフォトリソグラフィプロセスで、TFT部を形成する領域上にレジストパターン12を形成する。そして、半導体能動膜4及びオーミックコンタクト膜5を、例えば、SF6とHClの混合ガスでドライエッチングする。ここで、インジウムの結晶15がマスクとして機能する。そのため、まずレジストパターン12及び結晶15が形成されていない領域の半導体能動膜4及びオーミックコンタクト膜5がエッチングされていく。エッチングがある程度進行すると、インジウム結晶15が消失し、その下の半導体能動膜4及びオーミックコンタクト膜5もエッチングされ始める。従って、結晶15が形成されていた箇所が微細な凸部を形成した状態で、エッチングが進行する。除去すべき半導体能動膜4及びオーミックコンタクト膜5を完全に除去するため、ゲート絶縁膜3に至るまでオーバーエッチングする。これにより、図6(d)に示すように、エッチング完了時には、ゲート絶縁膜3に凸部が形成される。すなわち、ゲート絶縁膜3の表面が凹凸形状となる。これ以降の製造工程は実施の形態1と同様である。
Next, as shown in FIG. 6C, a resist
実施の形態3に係る液晶表示装置のゲート絶縁膜3にも複数の凸部が形成され、この上に形成される反射電極7bが複数の凸部11を備える。すなわち、反射電極7bの表面は凹凸形状となっている。これにより、視認性に優れる液晶表示装置が得られる。ドレイン電極7aと反射電極7bとが一体に形成され、有機平坦化膜が不要である。そのため、製造工程を簡略化することができ、生産性に優れる。
A plurality of convex portions are also formed on the
1 透明絶縁基板
2 ゲート電極・配線
3 ゲート絶縁膜
4 半導体能動膜
5 オーミックコンタクト膜
6a ソース配線
6b ソース電極
7a ドレイン電極
7b 反射電極
8 パッシベーション膜
9 画素電極
10 コンタクトホール
11 凸部
12、12a、12b、14 レジストパターン
13 第2の金属膜
14 透明導電膜
15 インジウム結晶
DESCRIPTION OF
Claims (10)
前記ゲート電極を覆うように前記透明絶縁基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された半導体層と、
前記半導体層上に形成されたソース電極及びドレイン電極と、
前記ゲート絶縁膜上に形成された反射電極とを備えた液晶表示装置であって、
前記反射電極下において、前記ゲート絶縁膜の裏面は平坦であるとともに、表面は凹凸形状を有している液晶表示装置。 A gate electrode formed on a transparent insulating substrate having a flat surface ;
A gate insulating film formed on the transparent insulating substrate so as to cover the gate electrode;
A semiconductor layer formed on the gate insulating film;
A source electrode and a drain electrode formed on the semiconductor layer;
A liquid crystal display device comprising a reflective electrode formed on the gate insulating film,
Under the reflective electrode, with the back surface of the gate insulating film is flat, the surface is a liquid crystal display device having an uneven shape.
前記ゲート電極を覆うゲート絶縁膜及び半導体層を順次形成した後、当該半導体層をパターニングするとともに、前記ゲート絶縁膜上に凹凸形状を形成する工程と、
前記半導体層及びゲート絶縁膜上に第2の金属膜を形成し、当該第2の金属膜をパターニングして前記半導体層上にソース電極及びドレイン電極を形成するとともに、前記凹凸形状を備えるゲート絶縁膜上に反射電極を形成する工程とを備える液晶表示装置の製造方法。 Forming a first metal film on the transparent insulating substrate and patterning the first metal film to form a gate electrode;
Sequentially forming a gate insulating film and a semiconductor layer covering the gate electrode, patterning the semiconductor layer, and forming an uneven shape on the gate insulating film;
Forming a second metal film on the semiconductor layer and the gate insulating film; patterning the second metal film to form a source electrode and a drain electrode on the semiconductor layer; And a step of forming a reflective electrode on the film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007108919A JP5032188B2 (en) | 2007-04-18 | 2007-04-18 | Liquid crystal display device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007108919A JP5032188B2 (en) | 2007-04-18 | 2007-04-18 | Liquid crystal display device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008268392A JP2008268392A (en) | 2008-11-06 |
JP5032188B2 true JP5032188B2 (en) | 2012-09-26 |
Family
ID=40048012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007108919A Active JP5032188B2 (en) | 2007-04-18 | 2007-04-18 | Liquid crystal display device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5032188B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9890681B2 (en) | 2013-07-25 | 2018-02-13 | Yutaka Giken Co., Ltd. | Heat exchange device with thermoactuator |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08313890A (en) * | 1995-05-19 | 1996-11-29 | Nec Corp | Liquid crystal display element and its production |
JP4118485B2 (en) * | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
JP2002202502A (en) * | 2000-03-31 | 2002-07-19 | Matsushita Electric Ind Co Ltd | Shaped body, reflector plate and reflective display element as well as method of manufacturing reflector plate |
JP2004020688A (en) * | 2002-06-13 | 2004-01-22 | Casio Comput Co Ltd | Display device and method of manufacturing the same |
-
2007
- 2007-04-18 JP JP2007108919A patent/JP5032188B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9890681B2 (en) | 2013-07-25 | 2018-02-13 | Yutaka Giken Co., Ltd. | Heat exchange device with thermoactuator |
Also Published As
Publication number | Publication date |
---|---|
JP2008268392A (en) | 2008-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101097371B (en) | Method for fabricating a thin film transistor for use with a flat panel display device | |
KR101905757B1 (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
US7833813B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
US7718994B2 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
JP2008010440A (en) | Active matrix TFT array substrate and manufacturing method thereof | |
WO2017054384A1 (en) | Array substrate, manufacturing method therefor and display panel | |
KR100995020B1 (en) | Liquid crystal display device and manufacturing method thereof | |
JP2010135384A (en) | Thin film transistor array substrate, manufacturing method thereof, and liquid crystal display device | |
JP4802462B2 (en) | Method for manufacturing thin film transistor array substrate | |
KR20020005968A (en) | Active matrix substrate, display device and method for manufacturing active matrix substrate | |
US7479415B2 (en) | Fabrication method of polycrystalline silicon liquid crystal display device | |
JP2007027710A (en) | Contact hole forming method and thin film transistor substrate manufacturing method using the same | |
CN111223815A (en) | Thin film transistor array substrate and method of making the same | |
KR101087398B1 (en) | Pad structure of LCD and manufacturing method | |
US20070188682A1 (en) | Method for manufacturing a display device | |
JP5042662B2 (en) | Liquid crystal display device and manufacturing method thereof | |
US7630049B2 (en) | Display device and method with lower layer film formed on substrate but between transparent conductive film and organic layer and then protective film on the transparent film | |
JP5032188B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP5221082B2 (en) | TFT substrate | |
JP4464715B2 (en) | Liquid crystal display device and manufacturing method thereof | |
KR100684580B1 (en) | Array substrate for liquid crystal display device and manufacturing method | |
JP2006351844A (en) | Electro-optical display device and its manufacturing method | |
JP4354205B2 (en) | Liquid crystal display device and manufacturing method thereof | |
KR20050105422A (en) | Liquid crystal display panel and fabricating method thereof | |
US7920220B2 (en) | Display pixel, display apparatus having an image pixel and method of manufacturing display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120628 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5032188 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |