[go: up one dir, main page]

JP5027680B2 - 半導体リレーモジュール - Google Patents

半導体リレーモジュール Download PDF

Info

Publication number
JP5027680B2
JP5027680B2 JP2008009831A JP2008009831A JP5027680B2 JP 5027680 B2 JP5027680 B2 JP 5027680B2 JP 2008009831 A JP2008009831 A JP 2008009831A JP 2008009831 A JP2008009831 A JP 2008009831A JP 5027680 B2 JP5027680 B2 JP 5027680B2
Authority
JP
Japan
Prior art keywords
signal
pattern
electrode
control
mosfets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008009831A
Other languages
English (en)
Other versions
JP2009171468A (ja
Inventor
就俊 星野
雄一 新村
真祐 高
沙知子 麦生田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008009831A priority Critical patent/JP5027680B2/ja
Priority to CN2009801055920A priority patent/CN101953074B/zh
Priority to PCT/JP2009/050472 priority patent/WO2009091000A1/ja
Priority to US12/812,587 priority patent/US8729740B2/en
Priority to KR1020107017075A priority patent/KR101152927B1/ko
Priority to TW98101739A priority patent/TW200937857A/zh
Publication of JP2009171468A publication Critical patent/JP2009171468A/ja
Application granted granted Critical
Publication of JP5027680B2 publication Critical patent/JP5027680B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F55/00—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto
    • H10F55/20—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers
    • H10F55/25—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers wherein the radiation-sensitive devices and the electric light source are all semiconductor devices

Landscapes

  • Electronic Switches (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Description

本発明は、半導体リレーモジュールに関するものである。
従来、半導体リレーモジュールとして図１０に示す回路構成を有するものがあった（例えば特許文献１参照）。この半導体リレーモジュールＡは、ゲート電極同士およびソース電極同士がそれぞれ接続されるとともにドレイン電極が接続端子Ｔ１１，Ｔ１２にそれぞれ接続された一対のＭＯＳＦＥＴ１ａ，１ｂと、入力信号に応じて光信号を発光する発光ダイオード（発光素子）２と、複数個のフォトダイオード３ａが直列接続されてなり、発光ダイオード２の光信号を受光して光起電力を発生するフォトダイオードアレイ３と、フォトダイオードアレイ３が光起電力を発生しているときは、ＭＯＳＦＥＴ１ａ，１ｂのゲート−ソース電極間に効率よく電荷を充電するよう制御するとともに、フォトダイオードアレイ３が光起電力を発生していないときはゲート−ソース電極間に充電された電荷の放電経路となることで、ＭＯＳＦＥＴ１ａ，１ｂのドレイン−ソース電極間のインピーダンスを変化させる充放電回路４とを主要な構成として備え、フォトダイオードアレイ３と充放電回路４とは１つのパッケージ内に収納されて受光素子５（制御用ＩＣ）を構成している。
この半導体リレーモジュールＡは、上述した各回路部品を誘電体基板の表面に形成された回路パターン上に配置してある。図１１は誘電体基板２０への各回路部品の実装状態を示す要部拡大図であり、誘電体基板２０の表面には、接続端子Ｔ１１とＭＯＳＦＥＴ１ａのドレイン電極との間を接続する信号パターン２１ａと、接続端子Ｔ１２とＭＯＳＦＥＴ１ｂのドレイン電極との間を接続する信号パターン２１ｂとが、所定の隙間を開けて、略同一直線上に並ぶように形成されている。また誘電体基板２０の表面には、信号パターン２１ａ，２１ｂの近傍に受光素子実装用回路パターン２２が形成されるとともに、この受光素子実装用回路パターン２２の近傍に発光ダイオード用の回路パターン２３ａ，２３ｂが形成されている。
発光ダイオード２は上下両面にそれぞれ電極（アノード電極またはカソード電極）を有しており、一方の回路パターン２３ａにダイボンディングされて、下面電極が回路パターン２３ａに電気的に接続されると共に、上面電極がボンディングワイヤ３１を介して他方の回路パターン２３ｂに電気的に接続されている。
受光素子５は、ＭＯＳＦＥＴ１ａ，１ｂのゲート電極にそれぞれ接続される一対の電極５ａ，５ｂと、ＭＯＳＦＥＴ１ａ，１ｂのソース電極に共通接続される電極５ｃとを上面に有している。この受光素子５は回路パターン２２上にダイボンディングされ、受光素子５の電極５ｃはボンディングワイヤ３１を介して回路パターン２２に接続されている。ここで、受光素子５の備えるフォトダイオードアレイ３が発光ダイオード２からの光信号を効率よく受光できるように、受光素子５は、フォトダイオードアレイ３の受光面が発光ダイオード２の発光面と対向するように配置してある。また、発光ダイオード２および受光素子５は、図示しない透明樹脂で封止されることによって光学的に結合されるとともに、透明樹脂の表面が遮光性を有する薄膜（図示せず）で覆われることによって、外乱光の入射を防止している。
ＭＯＳＦＥＴ１ａ，１ｂは、いずれも裏面にドレイン電極を備えるとともに、表面にソース電極Ｓ及びゲート電極Ｇを備えている。そして、ＭＯＳＦＥＴ１ａ，１ｂをそれぞれ信号パターン２１ａ，２１ｂにダイボンディングすることによって、各々のドレイン電極が信号パターン２１ａ，２１ｂに電気的に接続されている。またＭＯＳＦＥＴ１ａ，１ｂのゲート電極Ｇ，Ｇはそれぞれボンディングワイヤ３１を介して受光素子５の電極５ａ，５ｂに電気的に接続されている。またＭＯＳＦＥＴ１ａ，１ｂのソース電極Ｓ，Ｓ間はボンディングワイヤ３１を介して電気的に接続されると共に、一方のＭＯＳＦＥＴ１ａのソース電極Ｓがボンディングワイヤ３１を介して回路パターン２２に電気的に接続されているので、受光素子５の電極５ｃとＭＯＳＦＥＴ１ａ，１ｂのソース電極Ｓ，Ｓとの間がボンディングワイヤ３１および回路パターン２２を介して電気的に接続されることになる。
特開２００５−５７７９号公報
上記構成の半導体リレーモジュールＡは、信号パターン２１ａ，２１ｂを高周波信号の伝送路として用い、ＭＯＳＦＥＴ１ａ，１ｂにより信号の通過又は遮断を切り替えるようにした場合、ＭＯＳＦＥＴ１ａ，１ｂの導通時にはドレイン−ソース電極間のインピーダンスが低下するために、受光素子５の電極５ｃと信号パターン２１ａ，２１ｂとの間が電気的に導通した状態となり、その結果、受光素子５や発光ダイオード２の影響によって高周波信号線路のインピーダンス整合が乱れ、使用可能な周波数帯域が狭くなるという問題があった。
本発明は上記問題点に鑑みて為されたものであり、その目的とするところは、制御用ＩＣと信号パターンとの間の配線による高周波特性への影響を低減することによって、高周波特性を向上させた半導体リレーモジュールを提供することにある。
請求項１の発明は、基板の表面に形成された信号パターンの途中に設けられて、信号を通過又は遮断する第１の半導体スイッチと、当該第１の半導体スイッチの制御電極に制御信号を印加することによって第１の半導体スイッチのオン／オフを制御する制御用ＩＣとを備え、制御用ＩＣは、信号の伝送方向に沿って第１の半導体スイッチと一列に並ぶように配置され、第１の半導体スイッチは、ソース電極同士が電気的に接続された一対のＭＯＳＦＥＴからなり、信号パターンとして、制御用ＩＣが配置される第１の導体パターンと、伝送方向に沿って第１の導体パターンと一列に並ぶように、第１の導体パターンの両側に配置された第２および第３の導体パターンとが設けられ、第２及び第３の導体パターンの端部にそれぞれＭＯＳＦＥＴを配置して、各ＭＯＳＦＥＴのドレイン電極を第２及び第３の導体パターンに電気的に接続するとともに、各ＭＯＳＦＥＴのソース電極をソース接続部材を介して第１の導体パターンに電気的に接続し、且つ、各ＭＯＳＦＥＴの制御電極であるゲート電極をゲート接続部材を介して制御用ＩＣの制御信号出力用電極に電気的に接続したことを特徴とする。
請求項２の発明は、基板の表面に形成された信号パターンの途中に設けられて、信号を通過又は遮断する第１の半導体スイッチと、当該第１の半導体スイッチの制御電極に制御信号を印加することによって第１の半導体スイッチのオン／オフを制御する制御用ＩＣとを備え、制御用ＩＣは、信号の伝送方向に沿って第１の半導体スイッチと一列に並ぶように配置され、第１の半導体スイッチは、ドレイン電極同士が電気的に接続された一対のＭＯＳＦＥＴからなり、信号パターンとして、一対のＭＯＳＦＥＴが伝送方向に沿って配列され、各ＭＯＳＦＥＴのドレイン電極が電気的に接続される第１の導体パターンと、伝送方向に沿って第１の導体パターンの両側にそれぞれ配置される第２及び第３の導体パターンとが設けられ、第２及び第３の導体パターンの端部にそれぞれ対応するＭＯＳＦＥＴのオン／オフを制御する制御用ＩＣを配置し、第２及び第３の導体パターンにソース接続部材を介して対応するＭＯＳＦＥＴのソース電極を電気的に接続するとともに、各ＭＯＳＦＥＴの制御電極であるゲート電極を、ゲート接続部材を介して対応する制御用ＩＣの制御信号出力用電極に電気的に接続したことを特徴とする。
請求項３の発明は、請求項１又は２の発明において、入力信号により発光する発光ダイオードを備えて、制御用ＩＣが、発光ダイオードの発光を受けて第１の半導体スイッチをオン／オフするとともに、発光ダイオードのアノード電極およびカソード電極がそれぞれ電気的に接続されるＬＥＤ用配線パターンを基板に形成し、当該ＬＥＤ用配線パターンにおける発光ダイオードの両側位置に低域通過フィルタを配置したことを特徴とする。
請求項４の発明は、請求項１乃至３の何れか１つの発明において、低域用接続端子と信号パターンとの間に接続されて、低域用接続端子と信号パターンとの間の電路をオン／オフする第２の半導体スイッチを備え、信号パターンと第２の半導体スイッチとの間に低域通過フィルタを配置したことを特徴とする。
請求項５の発明は、請求項４の発明において、低域通過フィルタを構成する表面実装部品が信号パターンに直接実装されたことを特徴とする。
請求項６の発明は、請求項５の発明において、信号パターンにおいて、低域通過フィルタの表面実装部品が実装される部位のパターン幅が他の部位のパターン幅に比べて幅狭に形成されたことを特徴とする。
請求項７の発明は、請求項３乃至６の何れか１つの発明において、低域通過フィルタは、相対的に低い周波数の信号をカットする第１のフィルタと、相対的に高い周波数の信号をカットする第２のフィルタとで構成されることを特徴とする。
請求項８の発明は、請求項７の発明において、第１のフィルタが、第２のフィルタに比べて信号パターンに近い側に配置されたことを特徴とする。
請求項１又は２の発明によれば、第１の半導体スイッチのオン／オフを制御する制御用ＩＣが、信号の伝送方向に沿って第１の半導体スイッチと一列に並ぶように配置されているので、制御用ＩＣと第１の半導体スイッチとの間の配線によって、信号パターンから分岐するスタブが形成されることはなく、スタブの影響により高周波特性が悪化するのを防止できるという効果がある。
また、発光ダイオードが接続されたＬＥＤ用配線パターンと信号パターンとの間に存在する浮遊容量によって、ＬＥＤ用配線パターンがカップリングして共振が発生すると、共振周波数付近で挿入損失が増加して、使用可能な周波数帯域が狭くなるという問題があるが、請求項３の発明によればＬＥＤ用配線パターンに設けた低域通過フィルタによって共振が抑制されるので、使用可能な周波数帯域が狭くなるのを防止できるという効果がある。
請求項４の発明によれば、低域用接続端子と信号パターンとの間に接続された第２の半導体スイッチをオンすることで、低域用接続端子から信号パターンに直流電源を供給したり、信号パターンから低域信号（低周波域の信号乃至直流信号）を検出することが可能になるが、低域用接続端子と信号パターンとの間に低域通過フィルタを接続しているので、信号パターンから第２の半導体スイッチに分岐する配線がスタブとなって共振が発生するのを防止でき、高周波特性が悪化するのを防止できるという効果がある。
請求項５の発明によれば、低域通過フィルタを構成する表面実装部品が接続されるフットパターンを信号パターンに設けた場合に比べて、スタブとなるフットパターンを無くすことで、高周波特性が悪化するのを防止でき、さらなる広帯域化を図ることができる。
また、低域通過フィルタの表面実装部品が実装される部位は、表面実装部品の影響によってインピーダンスが低下し、不整合を生じるが、請求項６の発明によれば、表面実装部品が実装される部位のパターン幅が、他の部位のパターン幅に比べて幅狭に形成されているので、表面実装部品が実装される部位のインピーダンスの低下を抑制して、高周波特性を改善することができる。
また、低域通過フィルタが１つのフィルタ回路で構成されている場合は広帯域化が困難であるが、請求項７の発明によれば、相対的に低い周波数の信号をカットする第１のフィルタと、相対的に高い周波数の信号をカットする第２のフィルタとで低域通過フィルタを構成しているので、広帯域化を図ることができる。
ところで、相対的に高い周波数の信号をカットする第２のフィルタが、第１のフィルタよりも信号パターンに近い位置に配置された場合は、第２のフィルタおよびそのフットパターンがスタブとなって、第１のフィルタでカットできない周波数の共振が発生するため、高周波特性が悪化する可能性があるが、請求項８の発明によれば第１のフィルタを第２のフィルタよりも信号パターンに近い位置に配置しているので、第１のフィルタおよびそのフットパターンがスタブとなって共振が発生しても、第２のフィルタでカットできるため、高周波特性を向上させることができる。
本発明の実施の形態を図面に基づいて説明する。
（実施形態１）
本発明の実施形態１について図１〜図４を参照して説明する。図２（ａ）は本実施形態の半導体リレーモジュールＡの概略構成を示す回路図であり、この半導体リレーモジュールＡは信号入力端子Ｔ１と信号出力端子Ｔ２と低域用接続端子Ｔ３とを備える。端子Ｔ１，Ｔ２間には第１の半導体スイッチ（以下、スイッチと略称す。）ＳＷ１が接続されている。また、スイッチＳＷ１と信号出力端子Ｔ２との間を接続する信号ラインと低域用接続端子Ｔ３との間には、高周波帯域の信号に減衰を与える低域通過フィルタ（以下、ＬＰＦと略称す。）１６を介して第２の半導体スイッチ（以下、スイッチと略称す。）ＳＷ２が接続されている。而して、スイッチＳＷ２をオフした状態でスイッチＳＷ１をオン／オフさせることによって、端子Ｔ１，Ｔ２間の高周波信号の通過又は遮断が切り替えられるようになっている。またスイッチＳＷ１をオフした状態でスイッチＳＷ２をオンすれば
、接続端子Ｔ３に入力された低域の信号（低周波信号乃至直流信号）を端子Ｔ２に接続される機器（図示せず）に供給したり、端子Ｔ２に接続される機器から端子Ｔ２に入力された低域信号を接続端子Ｔ３から取り出すことができるようになっている。
図２（ｂ）は半導体リレーモジュールＡのより詳細な回路図であり、高周波信号用のスイッチＳＷ１は、ソース電極同士が互いに接続されるとともに、ドレイン電極が信号入力端子Ｔ１および信号出力端子Ｔ２にそれぞれ接続された一対のＭＯＳＦＥＴ１ａ，１ｂからなり、入力信号に応じて光信号を発光する発光ダイオード（発光素子）２と、発光ダイオード２からの光信号を受光し当該光信号に基づいてＭＯＳＦＥＴ１ａ，１ｂをオン／オフする受光素子５とを備えている。
なお受光素子５は、図１０で説明したものと同様の構成を有しており、発光ダイオード２の光信号を受光して光起電力を発生するフォトダイオードアレイ（受光素子）３と、フォトダイオードアレイ３が光起電力を発生しているときは、ＭＯＳＦＥＴ１ａ，１ｂのゲート−ソース電極間に効率よく電荷を充電するよう制御するとともに、フォトダイオードアレイ３が光起電力を発生していないときはゲート−ソース電極間に充電された電荷の放電経路となることで、ＭＯＳＦＥＴ１ａ，１ｂのドレイン−ソース間のインピーダンスを変化させる充放電回路４とで構成され、フォトダイオードアレイ３と充放電回路４とを１つのパッケージ内に収納して受光素子５を構成している。また半導体リレーモジュールＡは発光ダイオード２に電流信号を入力するための信号入力端子Ｔ４，Ｔ５を備えており、発光ダイオード２のアノードと信号入力端子Ｔ４との間、発光ダイオード２のカソードと信号入力端子Ｔ５との間には、それぞれ、高周波帯域の信号に減衰を与えることによって高周波帯域の信号をカットするＬＰＦ６ａ，６ｂが接続されている。尚、ＬＰＦ６ａ，６ｂは、それぞれ、カットオフ周波数の異なる２つの低域通過フィルタ（ＬＰＦ）７，８を組み合わせて構成されている。
また低域信号用のスイッチＳＷ２は、上述したスイッチＳＷ１と同様、ソース電極同士が互いに接続された一対のＭＯＳＦＥＴ１１ａ，１１ｂからなり、入力端子Ｔ６，Ｔ７間に入力される入力信号に応じて光信号を発光する発光ダイオード（発光素子）１２と、発光ダイオード１２からの光信号を受光し当該光信号に基づいてＭＯＳＦＥＴ１１ａ，１１ｂをオン／オフする受光素子１５とを備えている。ここで、一方のＭＯＳＦＥＴ１１ａのドレインは、ＬＰＦ１６を介して、ＭＯＳＦＥＴ１ｂのドレインと信号出力端子Ｔ２の間を接続する信号ラインに接続されている。また、他方のＭＯＳＦＥＴ１１ｂのドレインは低域用接続端子Ｔ３に電気的に接続されている。また受光素子１５は、受光素子５と同様にフォトダイオードアレイと充放電回路とで構成されている。
この半導体リレーモジュールＡは、図２（ｂ）の回路を構成する回路部品を、誘電体基板の表面に形成された回路パターン上に配置してある。図１は誘電体基板２０へのＭＯＳＦＥＴ１ａ，１ｂおよびその周辺部品の実装状態を説明する説明図であり、誘電体基板２０の表面には、受光素子５が実装される受光素子実装用回路パターン２１ｃ（第１の導体パターン）が形成されるとともに、回路パターン２１ｃを間にして両側に信号パターン２１ａ，２１ｂ（第２、第３の導体パターン）が形成され、これらのパターン２１ａ，２１ｃ，２１ｂは同一直線上に並ぶように配置されている。また誘電体基板２０の表面には、受光素子実装用回路パターン２１ｃの近傍にＬＥＤ用配線パターン（以下、配線パターンと略称す。）２３ａ，２３ｂが形成されるとともに、各２個のＬＰＦ７，８をそれぞれ実装するための回路パターン２４ａ〜２４ｄが形成されている。なお誘電体基板２０には高周波信号の伝送方向に沿って上記パターン２１ａ，２１ｃ，２１ｂとともにマイクロストリップラインを構成するグランドライン（図示せず）が形成されている。
発光ダイオード２は上下両面にそれぞれ電極（アノード電極またはカソード電極）を有しており、一方の配線パターン２３ａにダイボンディングされて、下面電極が配線パターン２３ａに電気的に接続されると共に、上面電極がボンディングワイヤ３１を介して他方の配線パターン２３ｂに電気的に接続されている。
受光素子５は、ＭＯＳＦＥＴ１ａ，１ｂのゲート電極にそれぞれ接続される一対の電極５ａ，５ｂと、ＭＯＳＦＥＴ１ａ，１ｂのソース電極に共通接続される制御信号出力用電極（以下、電極と言う。）５ｃとを上面に有している。この受光素子５は回路パターン２１ｃ上にダイボンディングされ、受光素子５の電極５ｃはボンディングワイヤ３１を介して回路パターン２１ｃに接続されている。ここで、受光素子５の備えるフォトダイオードアレイ３が発光ダイオード２からの光信号を効率よく受光できるように、受光素子５は、フォトダイオードアレイ３の受光面が発光ダイオード２の発光面と対向するように配置してある。また、発光ダイオード２および受光素子５は、図示しない透明樹脂で封止されることによって光学的に結合されるとともに、透明樹脂の表面が遮光性を有する薄膜（図示せず）で覆われることによって、外乱光の入射を防止している。
ＭＯＳＦＥＴ１ａ，１ｂは、いずれも裏面にドレイン電極を備えるとともに、表面にソース電極Ｓ及びゲート電極（制御電極）Ｇを備えている。ＭＯＳＦＥＴ１ａ，１ｂは、それぞれ、信号パターン２１ａ，２１ｂにおける回路パターン２１ｃ側の端部にダイボンディングされて、各々のドレイン電極が信号パターン２１ａ，２１ｂに電気的に接続されている。またＭＯＳＦＥＴ１ａ，１ｂのゲート電極Ｇ，Ｇはそれぞれボンディングワイヤ３１（ゲート接続部材）を介して受光素子５の電極５ａ，５ｂに電気的に接続されている。またＭＯＳＦＥＴ１ａ，１ｂのソース電極Ｓ，Ｓは、それぞれ、一対のボンディングワイヤ３１（ソース接続部材）を介して回路パターン２１ｃに電気的に接続されると共に、受光素子５の電極５ｃもボンディングワイヤ３１を介して回路パターン２１ｃに電気的に接続されており、受光素子５の電極５ｃとＭＯＳＦＥＴ１ａ，１ｂのソース電極Ｓ，Ｓとの間がボンディングワイヤ３１および回路パターン２１ｃを介して電気的に接続されることになる。而してＭＯＳＦＥＴ１ａ，１ｂは、各々のソース電極Ｓ，Ｓが互いに接続されるとともに、各々のゲート電極Ｇ，Ｇが受光素子５の電極５ａ，５ｂに電気的に接続されており、ＭＯＳＦＥＴ１ａのドレイン電極−ＭＯＳＦＥＴ１ａのソース電極−ＭＯＳＦＥＴ１ｂのソース電極−ＭＯＳＦＥＴ１ｂのドレイン電極の順番で逆直列に接続されている。なお信号パターン２１ａ，２１ｂの他端側はそれぞれ信号入力端子Ｔ１，信号出力端子Ｔ２に電気的に接続されている。
また各配線パターン２３ａ，２３ｂの他端側に設けたランドと、回路パターン２４ａ，２４ｃの一端側に設けたランドとの間にはＬＰＦ７，７がそれぞれ実装されるとともに、回路パターン２４ａ，２４ｃの他端側に設けたランドと、回路パターン２４ｂ、２４ｄの一端側に設けたランドとの間にはＬＰＦ８，８がそれぞれ実装されている。なお、回路パターン２４ｂ，２４ｄの他端側はそれぞれ信号入力端子Ｔ４，Ｔ５に電気的に接続されている。
次に本実施形態の半導体リレーモジュールの動作を説明する。入力端子Ｔ４，Ｔ５間に入力信号が入力されると、発光ダイオード２が光信号を出力する。この光信号は、受光素子５内のフォトダイオードアレイ３で受光される。フォトダイオードアレイ３は、発光ダイオード２の発光した光信号を受光することにより、光起電力を発生する。この光起電力は、充放電回路４によってＭＯＳＦＥＴ１ａ，１ｂのゲート−ソース電極間にそれぞれ印加され、各ゲート−ソース電極間を充電する。ＭＯＳＦＥＴ１ａ，１ｂは、充放電回路４によってゲート−ソース電極間が効率良く充電され、ドレイン−ソース電極間が導通するので、端子Ｔ１，Ｔ２間がＭＯＳＦＥＴ１ａ，１ｂを介して導通する。なおＭＯＳＦＥＴ１ａ，１ｂはソース電極同士を互いに接続することにより、逆直列に接続されているので、ＭＯＳＦＥＴ１ａ，１ｂを介して高周波の信号を双方向に伝達することが可能となっている。
一方、入力端子Ｔ４，Ｔ５間に入力信号が入力されなくなると、発光ダイオード２が光信号を発光しなくなり、フォトダイオードアレイ３が光起電力を発生しなくなる。このとき、ＭＯＳＦＥＴ１ａ，１ｂのゲート−ソース電極間に充電されていた電荷が、充放電回路４により放電され、ドレイン−ソース電極間が遮断されるので、端子Ｔ１，Ｔ２間がＭＯＳＦＥＴ１ａ，１ｂにより遮断される
また入力端子Ｔ６，Ｔ７間に入力信号が入力されると、発光ダイオード１２が光信号を出力する。この光信号は、受光素子１５内のフォトダイオードアレイで受光される。フォトダイオードアレイは、発光ダイオード１２の発光した光信号を受光することにより、光起電力を発生する。この光起電力は、受光素子１５内の充放電回路によってＭＯＳＦＥＴ１１ａ，１１ｂのゲート−ソース電極間にそれぞれ印加され、各ゲート−ソース電極間を充電する。ＭＯＳＦＥＴ１１ａ，１１ｂは、充放電回路によってゲート−ソース電極間が効率良く充電され、ドレイン−ソース電極間が導通するので、端子Ｔ２，Ｔ３間がＭＯＳＦＥＴ１１ａ，１１ｂを介して導通する。ここで、ＭＯＳＦＥＴ１１ａ，１１ｂはソース電極同士を互いに接続することにより、逆直列に接続されているので、ＭＯＳＦＥＴ１１ａ，１１ｂを介して双方向の信号を伝達することが可能となっている。なお、ＭＯＳＦＥＴ１ｂと信号出力端子Ｔ２の間を接続する信号パターンと、ＭＯＳＦＥＴ１１ａとの間にはＬＰＦ１６が接続されているので、高周波信号の伝達がＬＰＦ１６によって阻止され、低周波域の信号乃至直流信号のみが低域用接続端子Ｔ３を介して入出力されるようになっている。
一方、入力端子Ｔ６，Ｔ７間に入力信号が入力されなくなると、発光ダイオード１２が光信号を発光しなくなり、フォトダイオードアレイが光起電力を発生しなくなる。このとき、ＭＯＳＦＥＴ１１ａ，１１ｂのゲート−ソース電極間に充電されていた電荷が、充放電回路により放電され、ドレイン−ソース電極間が遮断されるので、端子Ｔ２，Ｔ３間がＭＯＳＦＥＴ１１ａ，１１ｂにより遮断される。
以上説明したように、本実施形態の半導体リレーモジュールＡでは、誘電体基板２０の表面に形成された信号パターン２１ａ，２１ｂの途中に設けられて、信号を通過又は遮断するＭＯＳＦＥＴ１ａ，１ｂと、ＭＯＳＦＥＴ１ａ，１ｂのゲート電極（制御電極）Ｇに制御信号を印加することによって、ＭＯＳＦＥＴ１ａ，１ｂをオン／オフする受光素子（制御用ＩＣ）５とを備え、受光素子５は、信号パターン２１ａ，２１ｂおよび回路パターン２１ｃを介して伝送される信号の伝送方向に沿って、ＭＯＳＦＥＴ１ａ，１ｂと一列に並ぶように配置されているので、受光素子５とＭＯＳＦＥＴ１ａ，１ｂとの間の配線によって、信号パターンから分岐するスタブが形成されることはなく、スタブの影響により高周波特性が悪化するのを防止できる。
図３は、図１１に示す従来の半導体リレーモジュールＡと本実施形態の半導体リレーモジュールＡについて端子Ｔ１，Ｔ２間のインサーションロスをそれぞれ解析により求めた結果を示しており、図中のａは本実施形態の特性曲線、図中のｂは従来例の特性曲線である。なお、図３の解析では発光ダイオード２などの周辺回路を省いてＭＯＳＦＥＴ１ａ，１ｂと受光素子５の回路部分についてのみ解析を行っている。この解析結果から明らかなように、従来の半導体リレーモジュールＡでは、受光素子５とＭＯＳＦＥＴ１ａ，１ｂの間の配線がスタブとなって共振が発生し、共振周波数付近でインサーションロスが増加するために、使用周波数帯域が狭くなっているが、本実施形態では信号の伝送方向に沿ってＭＯＳＦＥＴ１ａ，１ｂと受光素子５とを一列に配列することで、スタブを無くすことができ、共振によるインサーションロスの増加が抑制されて、使用周波数帯域を広げることができた。
また本実施形態の半導体リレーモジュールＡでは、発光ダイオード２の電極（アノード電極又はカソード電極）がそれぞれ電気的に接続される回路パターン（ＬＥＤ用配線パターン）２３ａ，２３ｂを誘電体基板２０に形成しているため、これらの配線パターン２３ａ，２３ｂと信号パターン２１ａ，２１ｂとの間に存在する浮遊容量によって、配線パターン２３ａ，２３ｂがカップリングして共振が発生すると、共振周波数付近で挿入損失が増加して、使用可能な周波数帯域が狭くなるという問題がある。それに対して本実施形態では、配線パターン２３ａ，２３ｂにおける発光ダイオード２の両側位置にＬＰＦ６ａ，６ｂをそれぞれ配置してあり、配線パターン２３ａ，２３ｂに設けたＬＰＦ６ａ，６ｂによって共振が抑制されるので、使用可能な周波数帯域が狭くなるのを防止することができる。
ここで、図４は本実施形態の半導体リレーモジュールＡと、図１に示す回路においてＬＰＦ６ａ，６ｂを無くした場合とについて端子Ｔ１，Ｔ２間のインサーションロスを実測した結果を示しており、図中のａはＬＰＦ６ａ，６ｂを設けた本実施形態の測定結果、図中のｂはＬＰＦ６ａ，６ｂが無い場合の測定結果である。この測定結果から明らかなように、ＬＰＦ６ａ，６ｂを設けることによって、インサーションロスが低減され、高周波特性を改善することができた。
また、本実施形態では高周波信号用のＭＯＳＦＥＴ１ａ，１ｂをオフさせた状態で、低域用接続端子Ｔ３と信号パターン２１ｂとの間に接続されたＭＯＳＦＥＴ１１ａ，１１ｂをオンすることで、低域用接続端子Ｔ３から信号パターン２１ｂを介して端子Ｔ２に接続される機器（図示せず）へ直流電源を供給したり、端子Ｔ２に接続された機器から信号パターン２１ｂに入力された低周波帯域（低周波域の信号乃至直流信号）を検出することが可能になるが、低域用接続端子Ｔ３と信号パターン２１ｂとの間にＬＰＦ１６を接続しているので、信号パターン２１ｂからＭＯＳＦＥＴ１１ａ，１１ｂに分岐する配線がスタブとなって共振が発生するのを防止でき、高周波特性が悪化するのを防止することができる。
（実施形態２）
本発明の実施形態２について図５〜図７を参照して説明する。図６は本実施形態の半導体リレーモジュールＡの回路図であり、スイッチＳＷ１を構成するＭＯＳＦＥＴ１ａ，１ｂの接続形態やＭＯＳＦＥＴ１ａ，１ｂをオン／オフする回路以外は実施形態１と同様であるので、共通する構成要素には同一の符号を付して、その説明は省略する。
高周波信号用のスイッチＳＷ１は、ソース電極同士が互いに接続されるとともに、ドレイン電極が信号入力端子Ｔ１および信号出力端子Ｔ２にそれぞれ接続された一対のＭＯＳＦＥＴ１ａ，１ｂからなり、各々のＭＯＳＦＥＴ１ａ，１ｂ毎に、入力信号に応じて光信号を発光する発光ダイオード（発光素子）２と、発光ダイオード２からの光信号を受光し当該光信号に基づいて対応するＭＯＳＦＥＴ１ａ，１ｂをオン／オフする受光素子５（制御用ＩＣ）を備えている。
各受光素子５は、図１０で説明したものと同様の構成を有しており、発光ダイオード２の光信号を受光して光起電力を発生するフォトダイオードアレイ（受光素子）３と、フォトダイオードアレイ３が光起電力を発生しているときは、対応するＭＯＳＦＥＴ１ａ，１ｂのゲート−ソース電極間に効率よく電荷を充電するよう制御するとともに、フォトダイオードアレイ３が光起電力を発生していないときはゲート−ソース電極間に充電された電荷の放電経路となることで、対応するＭＯＳＦＥＴ１ａ，１ｂのドレイン−ソース間のインピーダンスを変化させる充放電回路４とで構成され、フォトダイオードアレイ３と充放電回路４とを１つのパッケージ内に収納して受光素子５を構成している。この半導体リレーモジュールＡは、発光ダイオード２，２にそれぞれ電流信号を入力するための信号入力端子Ｔ４，Ｔ５および信号入力端子Ｔ４’，Ｔ５’を備えており、両発光ダイオード２，２のアノードと信号入力端子Ｔ４，Ｔ４’との間にはそれぞれＬＰＦ６ａが接続され、両発光ダイオード２，２のカソードと信号入力端子Ｔ５，Ｔ５’との間にはそれぞれＬＰＦ６ｂが接続されている。すなわち本実施形態では、対応するＭＯＳＦＥＴ１ａ，１ｂをオン／オフするための回路部品（受光素子５、発光ダイオード２およびＬＰＦ６ａ，６ｂ）を２組ずつ備えている。尚、ＬＰＦ６ａ，６ｂは、それぞれ、カットオフ周波数の異なる２つの低域通過フィルタ（ＬＰＦ）７，８を組み合わせて構成されている。
この半導体リレーモジュールＡは、図６の回路を構成する回路部品を、誘電体基板の表面に形成された回路パターン上に配置してある。図５は誘電体基板２０へのＭＯＳＦＥＴ１ａ，１ｂおよびその周辺部品の実装状態を説明する説明図であり、誘電体基板２０の表面には、ＭＯＳＦＥＴ１ａ，１ｂが実装される回路パターン２１ｄ（第１の導体パターン）が形成されるとともに、回路パターン２１ｄを間にして両側に信号パターン２１ａ，２１ｂ（第２、第３の導体パターン）が形成され、これらのパターン２１ａ，２１ｃ，２１ｂは同一直線上に並ぶように配置されている。信号パターン２１ａ，２１ｂにおける回路パターン２１ｄ側の端部には受光素子実装用のランドが設けられ、当該ランドに受光素子５，５がそれぞれ実装されている。また誘電体基板２０の表面には、各信号パターン２１ａ，２１ｂに実装される受光素子５，５の近傍に、それぞれ、発光ダイオード用の配線パターン２３ａ，２３ｂが形成されるとともに、各２個のＬＰＦ７，８を実装するための回路パターン２４ａ〜２４ｄが形成されている。
各発光ダイオード２は上下両面にそれぞれ電極（アノード電極またはカソード電極）を有しており、一方の配線パターン２３ａにダイボンディングされて、下面電極が配線パターン２３ａに電気的に接続されると共に、上面電極がボンディングワイヤ３１を介して他方の配線パターン２３ｂに電気的に接続されている。
各受光素子５は、ＭＯＳＦＥＴ１ａ，１ｂのゲート電極に接続される電極５ａと、ダイボンディングされた信号パターン２１ａ，２１ｂに電気的に接続される制御信号出力用電極（以下、電極と言う。）５ｃとを上面に備えている。各受光素子５は信号パターン２１ａ又は２１ｂ上にダイボンディングされるとともに、その電極５ｃはボンディングワイヤ３１を介してダイボンディングされた信号パターン２１ａ又は２１ｂに電気的に接続されている。ここで、各受光素子５の備えるフォトダイオードアレイ３が発光ダイオード２からの光信号を効率よく受光できるように、各受光素子５は、フォトダイオードアレイ３の受光面が発光ダイオード２の発光面と対向するように配置してある。また、各組の発光ダイオード２および受光素子５は、図示しない透明樹脂で封止されることによって光学的に結合されるとともに、透明樹脂の表面が遮光性を有する薄膜（図示せず）で覆われることによって、外乱光の入射を防止している。
ＭＯＳＦＥＴ１ａ，１ｂは、いずれも裏面にドレイン電極を備えるとともに、表面にソース電極Ｓ及びゲート電極（制御電極）Ｇを備えている。ＭＯＳＦＥＴ１ａは回路パターン２１ｄにおける信号パターン２１ａ側の端部に、ＭＯＳＦＥＴ１ｂは回路パターン２１ｄにおける信号パターン２１ｂ側の端部にそれぞれダイボンディングされており、各々のドレイン電極が回路パターン２１ｄに電気的に接続されている。またＭＯＳＦＥＴ１ａのゲート電極Ｇは、信号パターン２１ａにダイボンディングされた受光素子５の電極５ａにボンディングワイヤ３１（ゲート接続部材）を介して電気的に接続され、ソース電極Ｓは信号パターン２１ａにボンディングワイヤ３１（ソース接続部材）を介して電気的に接続されている。またＭＯＳＦＥＴ１ｂのゲート電極Ｇは、信号パターン２１ｂにダイボンディングされた受光素子５の電極５ａにボンディングワイヤ３１（ゲート接続部材）を介して電気的に接続され、ソース電極Ｓは信号パターン２１ｂにボンディングワイヤ３１（ソース接続部材）を介して電気的に接続されている。而してＭＯＳＦＥＴ１ａ，１ｂは、各々のドレイン電極が互いに接続されるとともに、各々のゲート電極Ｇが対応する受光素子５の電極５ａに電気的に接続されており、ＭＯＳＦＥＴ１ａのソース電極−ＭＯＳＦＥＴ１ａのドレイン電極−ＭＯＳＦＥＴ１ｂのドレイン電極−ＭＯＳＦＥＴ１ｂのソース電極の順番で逆直列に接続されている。なお信号パターン２１ａ，２１ｂの他端側はそれぞれ信号入力端子Ｔ１，信号出力端子Ｔ２に電気的に接続されている。
また各配線パターン２３ａ，２３ｂの他端側に設けたランドと、回路パターン２４ａ，２４ｃの一端側に設けたランドとの間にはＬＰＦ７，７がそれぞれ実装されるとともに、回路パターン２４ａ，２４ｃの他端側に設けたランドと、回路パターン２４ｂ、２４ｄの一端側に設けたランドとの間にはＬＰＦ８，８がそれぞれ実装されている。なお、回路パターン２４ｂ，２４ｂの他端側はそれぞれ信号入力端子Ｔ４，Ｔ４’に電気的に接続され、回路パターン２４ｄ，２４ｄの他端側はそれぞれ信号入力端子Ｔ５，Ｔ５’に電気的に接続されている。
次に本実施形態の半導体リレーモジュールの動作を説明する。なおスイッチＳＷ２のオン／オフ動作は、実施形態１で説明したのと同様であるので、その説明は省略し、スイッチＳＷ１のオン／オフ動作についてのみ以下に説明する。
入力端子Ｔ４，Ｔ５間および入力端子Ｔ４’，Ｔ５’間にそれぞれ入力信号が入力されると、発光ダイオード２，２が光信号を出力する。この光信号は、対応する受光素子５内のフォトダイオードアレイ３で受光される。フォトダイオードアレイ３は、発光ダイオード２の発光した光信号を受光することにより、光起電力を発生する。この光起電力は、各受光素子５の充放電回路４によって対応するＭＯＳＦＥＴ１ａ，１ｂのゲート−ソース電極間にそれぞれ印加され、各ゲート−ソース電極間を充電する。ＭＯＳＦＥＴ１ａ，１ｂは、充放電回路４によってゲート−ソース電極間が効率良く充電され、ドレイン−ソース電極間が導通するので、端子Ｔ１，Ｔ２間がＭＯＳＦＥＴ１ａ，１ｂを介して導通する。なおＭＯＳＦＥＴ１ａ，１ｂはドレイン電極同士を互いに接続することにより、逆直列に接続されているので、ＭＯＳＦＥＴ１ａ，１ｂを介して双方向の信号を伝達することが可能となっている。
一方、入力端子Ｔ４，Ｔ５間および入力端子Ｔ４’，Ｔ５’間に入力信号が入力されなくなると、発光ダイオード２が光信号を発光しなくなり、フォトダイオードアレイ３が光起電力を発生しなくなる。このとき、ＭＯＳＦＥＴ１ａ，１ｂのゲート−ソース電極間に充電されていた電荷が、対応する受光素子５の充放電回路４により放電され、ドレイン−ソース電極間が遮断されるので、端子Ｔ１，Ｔ２間がＭＯＳＦＥＴ１ａ，１ｂにより遮断される。
以上説明したように、本実施形態の半導体リレーモジュールＡでは、回路パターン２１ｄ上に実装されて、信号を通過又は遮断するＭＯＳＦＥＴ１ａ，１ｂと、回路パターン２１ｄと同一直線上に形成された信号パターン２１ａ又は２１ｂ上に実装され、対応するＭＯＳＦＥＴ１ａ，１ｂのゲート電極（制御電極）Ｇに制御信号を印加することによって、ＭＯＳＦＥＴ１ａ，１ｂをオン／オフする受光素子（制御用ＩＣ）５，５とを備え、受光素子５，５は、信号パターン２１ａ，２１ｂおよび回路パターン２１ｄを介して伝送される信号の伝送方向に沿って、ＭＯＳＦＥＴ１ａ，１ｂと一列に並ぶように配置されているので、受光素子５とＭＯＳＦＥＴ１ａ，１ｂとの間の配線によって、信号パターンから分岐するスタブが形成されることはなく、スタブの影響により高周波特性が悪化するのを防止できる。
図７は、図１１に示す従来の半導体リレーモジュールＡと本実施形態の半導体リレーモジュールＡについて端子Ｔ１，Ｔ２間のインサーションロスをそれぞれ解析により求めた結果を示しており、図中のａは本実施形態の特性曲線、図中のｂは従来例の特性曲線である。なお、図７の解析では発光ダイオード２などの周辺回路を省いてＭＯＳＦＥＴ１ａ，１ｂと受光素子５の回路部分についてのみ解析を行っている。この解析結果から明らかなように、従来の半導体リレーモジュールＡでは、受光素子５とＭＯＳＦＥＴ１ａ，１ｂの間の配線がスタブとなって共振が発生し、共振周波数付近でインサーションロスが増加するために、使用周波数帯域が狭くなっているが、本実施形態では信号の伝送方向に沿ってＭＯＳＦＥＴ１ａ，１ｂと受光素子５とを一列に配列することで、スタブを無くすことができ、共振によるインサーションロスの増加が抑制されて、使用周波数帯域を広げることができた。
また本実施形態の半導体リレーモジュールＡにおいても、各発光ダイオード２の電極（アノード電極又はカソード電極）がそれぞれ電気的に接続される回路パターン（ＬＥＤ用配線パターン）２３ａ，２３ｂにおいて各発光ダイオード２の両側位置にＬＰＦ６ａ，６ｂをそれぞれ配置してあり、配線パターン２３ａ，２３ｂに設けたＬＰＦ６ａ，６ｂによって共振が抑制されるので、実施形態１の半導体リレーモジュールＡと同様に、使用可能な周波数帯域が狭くなるのを防止することができる。
また本実施形態においても、高周波信号用のＭＯＳＦＥＴ１ａ，１ｂをオフさせた状態で、低域用接続端子Ｔ３と信号パターン２１ｂとの間に接続されたＭＯＳＦＥＴ１１ａ，１１ｂをオンすることで、低域用接続端子Ｔ３から信号パターン２１ｂを介して端子Ｔ２に接続される機器（図示せず）へ直流電源を供給したり、端子Ｔ２に接続された機器から信号パターン２１ｂに入力された低周波帯域（低周波域の信号乃至直流信号）を検出することが可能になるが、低域用接続端子Ｔ３と信号パターン２１ｂとの間にＬＰＦ１６を接続しているので、信号パターン２１ｂからＭＯＳＦＥＴ１１ａ，１１ｂに分岐する配線がスタブとなって共振が発生するのを防止でき、高周波特性が悪化するのを防止することができる。
（実施形態３）
本発明の実施形態３について図８および図９を参照して説明する。本実施形態では上述した実施形態１の半導体リレーモジュールＡにおいて、ＬＰＦ１６を構成する表面実装部品（後述する第１のフィルタ１７）が信号パターン２１ｂに直接実装されている。なお低域用のスイッチＳＷ２およびＬＰＦ１６以外の構成は実施形態１と同様であるので、共通する構成要素には同一の符号を付して、その説明は省略する。
図８は、誘電体基板２０への回路部品の実装状態を説明する説明図であり、誘電体基板２０の表面には、受光素子５が実装される受光素子実装用回路パターン２１ｃが形成されるとともに、回路パターン２１ｃを間にして両側に信号パターン２１ａ，２１ｂが形成され、これらのパターン２１ａ，２１ｃ，２１ｂは同一直線上に並ぶように配置されている。なお、上述の実施形態１では、回路パターン２１ｃの左側に信号パターン２１ａが、右側に信号パターン２１ｂが形成されているのに対して、本実施形態では、回路パターン２１ｃの右側に信号パターン２１ａが、左側に信号パターン２１ｂが形成され、信号パターン２１ａ上にＭＯＳＦＥＴ１ａを、信号パターン２１ｂ上にＭＯＳＦＥＴ１ｂをダイボンディングするとともに、回路パターン２１ｃ上に受光素子５をダイボンディングしてある。また誘電体基板２０の表面には、受光素子実装用回路パターン２１ｃの近傍に発光ダイオード用の配線パターン２３ａ，２３ｂが形成されるとともに、各２個のＬＰＦ７，８を実装するための回路パターン２４ａ〜２４ｄが形成されている。なお、ＭＯＳＦＥＴ１ａ，１ｂ、発光ダイオード２およびＬＰＦ７，８の実装形態は実施形態１と同様であるので、その説明は省略する。
また誘電体基板２０の表面には、スイッチＳＷ１（つまりＭＯＳＦＥＴ１ａ，１ｂ）およびその駆動回路が実装された部位の側方に、受光素子１５が実装される受光素子実装用回路パターン２４ｄが形成されるとともに、回路パターン２４ｄを間にして両側に信号パターン２４ｂ，２４ｃが形成され、さらに信号パターン２４ｂと所定の間隔を開けてＬＰＦ１６を実装するための回路パターン２４ａが形成されている。ここで、これらのパターン２４ａ〜２４ｄは同一直線上に並ぶように配置されている。また誘電体基板２０の表面には、受光素子実装用回路パターン２４ｄの近傍に発光ダイオード用の回路パターン２５ａ，２５ｂが形成されている。
発光ダイオード１２は上下両面にそれぞれ電極（アノード電極またはカソード電極）を有しており、一方の回路パターン２５ａにダイボンディングされて、下面電極が回路パターン２５ａに電気的に接続されると共に、上面電極がボンディングワイヤ３１を介して他方の回路パターン２５ｂに電気的に接続されている。なお回路パターン２５ａ，２５ｂの他端側はそれぞれ信号入力端子Ｔ６，Ｔ７に接続されている。
受光素子１５は、ＭＯＳＦＥＴ１１ａ，１１ｂのゲート電極Ｇにそれぞれ接続される一対の電極１５ａ，１５ｂと、ＭＯＳＦＥＴ１１ａ，１１ｂのソース電極Ｓに共通接続される電極５ｃとを上面に有している。この受光素子１５は回路パターン２４ｄ上にダイボンディングされ、受光素子１５の電極１５ｃはボンディングワイヤ３１を介して回路パターン２４ｄに接続されている。ここで、受光素子１５の備えるフォトダイオードアレイが発光ダイオード１２からの光信号を効率よく受光できるように、受光素子１５は、フォトダイオードアレイの受光面が発光ダイオード１２の発光面と対向するように配置してある。また、発光ダイオード１２および受光素子１５は、図示しない透明樹脂で封止されることによって光学的に結合されるとともに、透明樹脂の表面が遮光性を有する薄膜（図示せず）で覆われることによって、外乱光の入射を防止している。
ＭＯＳＦＥＴ１１ａ，１１ｂは、いずれも裏面にドレイン電極を備えるとともに、表面にソース電極Ｓ及びゲート電極（制御電極）Ｇを備えている。ＭＯＳＦＥＴ１１ａ，１１ｂは、それぞれ、信号パターン２４ｂ，２４ｃにおける回路パターン２４ｄ側の端部にダイボンディングされて、各々のドレイン電極が信号パターン２４ｂ，２４ｃに電気的に接続されている。またＭＯＳＦＥＴ１１ａ，１１ｂのゲート電極Ｇ，Ｇはそれぞれボンディングワイヤ３１を介して受光素子１５の電極１５ａ，１５ｂに電気的に接続されている。またＭＯＳＦＥＴ１１ａ，１１ｂのソース電極Ｓ，Ｓは、それぞれ、一対のボンディングワイヤ３１を介して回路パターン２４ｄに電気的に接続されると共に、受光素子１５の電極１５ｃもボンディングワイヤ３１を介して回路パターン２４ｄに電気的に接続されており、受光素子１５の電極１５ｃとＭＯＳＦＥＴ１１ａ，１１ｂのソース電極Ｓ，Ｓとの間がボンディングワイヤ３１および回路パターン２４ｄを介して電気的に接続されることになる。而してＭＯＳＦＥＴ１１ａ，１１ｂは、各々のソース電極Ｓ，Ｓが互いに接続されるとともに、各々のゲート電極Ｇ，Ｇが受光素子１５の電極１５ａ，１５ｂに電気的に接続されており、ＭＯＳＦＥＴ１１ａのドレイン電極−ＭＯＳＦＥＴ１１ａのソース電極−ＭＯＳＦＥＴ１１ｂのソース電極−ＭＯＳＦＥＴ１１ｂのドレイン電極の順番で逆直列に接続されている。また、信号パターン２４ｃの他端側は低域用接続端子Ｔ３に電気的に接続されている。
一方、信号パターン２１ｂとスイッチＳＷ２との間に挿入されるＬＰＦ１６には、広帯域で減衰特性を持たせる必要があるが、１つのフィルタ回路で広帯域を実現するのは困難なため、本実施形態では、相対的に低い周波数の信号をカットする第１のフィルタ１７と、相対的に高い周波数の信号をカットする第２のフィルタ１８とでＬＰＦ１６を構成している。そして、信号パターン２４ｂの他端側に設けたランドと回路パターン２４ａの一端側に設けたランドとの間に第２のフィルタ１８が実装され、回路パターン２４ａの他端側に設けたランドと信号パターン２１ｂとの間に第１のフィルタ１７が実装されている。ここで、第１のフィルタ１７は信号パターン２１ｂに直接実装されており、第１のフィルタ１７が実装される信号パターン２１ｂの部位は、第１のフィルタ１７と反対側の側縁に切欠２１ｆを形成することによって、他の部位よりも幅寸法の小さい幅狭部２１ｅとしてある。
このように本実施形態では、ＬＰＦ１６を構成する表面実装部品（第１のフィルタ１７）を信号パターン２１ｂに直接実装しているので、上記の表面実装部品が接続されるフットパターンを信号パターン２１ｂに設けた場合に比べて、スタブとなるフットパターンを無くすことで、高周波特性が悪化するのを防止でき、さらなる広帯域化を図ることができる。また、ＬＰＦ１６を構成する表面実装部品（第１のフィルタ１７）が実装される部位は、表面実装部品の影響によってインピーダンスが低下し、不整合を生じるが、本実施形態では表面実装部品が実装される部位に幅狭部２１ｅを形成し、この幅狭部２１ｅのパターン幅を、他の部位のパターン幅に比べて幅狭に形成しているので、表面実装部品が実装される部位のインピーダンスの低下を抑制して、高周波特性を改善することができる。
また、ＬＰＦ１６が１つのフィルタ回路で構成されている場合は広帯域化が困難であるが、本実施形態では、相対的に低い周波数の信号をカットする第２のフィルタ１８と、相対的に高い周波数の信号をカットする第１のフィルタ１７とでＬＰＦ１６を構成しているので、広帯域化を図ることができる。図９はフィルタ１７，１８のフィルタ特性と、その合成特性であるＬＰＦ１６のフィルタ特性の説明図であり、図中のａが低周波用の第１のフィルタ１７のフィルタ特性を、図中のｂが高周波用の第２のフィルタ１８のフィルタ特性を示し、図中のｃがフィルタ１７，１８を組み合わせたＬＰＦ１６全体のフィルタ特性を示している。この図から明らかなように、ＬＰＦ１６を１つのフィルタ回路（例えばフィルタ１７又はフィルタ１８）で構成した場合に比べて、広帯域化を図ることができた。
そして、相対的に高い周波数の信号をカットする第２のフィルタ１８が、第１のフィルタ１７よりも信号パターンに近い位置に配置された場合は、第２のフィルタ１８およびそのフットパターンがスタブとなって第１のフィルタ１７でカットできない周波数の共振が発生するため、高周波特性が悪化する可能性があるが、第１のフィルタ１７を第２のフィルタ１８よりも信号パターン２１ａに近い位置に配置しているので、第１のフィルタ１７およびそのフットパターン（回路パターン２４ａ）がスタブとなって共振を発生しても、第２のフィルタ１８でカットできるため、高周波特性を向上させることができた。
尚、本実施形態の構成を実施形態２の半導体リレーモジュールＡに適用しても良いことは言うまでもなく、上述と同様の効果を得ることができる。
また上述の各実施形態では、第１及び第２の半導体スイッチＳＷ１，ＳＷ２を逆直列に接続された２個のＭＯＳＦＥＴで構成しているが、１個のＭＯＳＦＥＴで半導体スイッチＳＷ１，ＳＷ２を構成しても良いし、またＭＯＳＦＥＴ以外の半導体素子で構成しても良い。
実施形態１の半導体リレーモジュールに用いるＭＯＳＦＥＴおよび受光素子の実装状態を説明する説明図である。 同上を示し、（ａ）は概略回路図、（ｂ）は詳細な回路ブロック図である。 同上のインサーションロスの解析結果を示す説明図である。 同上のインサーションロスの実測結果を示す説明図である。 実施形態２の半導体リレーモジュールに用いるＭＯＳＦＥＴおよび受光素子の実装状態を説明する説明図である。 同上の回路ブロック図である。 同上のインサーションロスの解析結果を示す説明図である。 実施形態３の半導体リレーモジュールの実装状態を説明する説明図である。 同上のインサーションロスの解析結果を示す説明図である。 従来の半導体リレーモジュールの回路ブロック図である。 同上に用いるＭＯＳＦＥＴおよび受光素子の実装状態を説明する説明図である。
符号の説明
Ａ 半導体リレーモジュール
１ａ，１ｂ ＭＯＳＦＥＴ（第１の半導体スイッチ）
２ 発光ダイオード
５ 受光素子（制御用ＩＣ）
２０ 誘電体基板
２１ａ，２１ｂ 信号パターン
２１ｃ 回路パターン

Claims (8)

  1. 基板の表面に形成された信号パターンの途中に設けられて、信号を通過又は遮断する第１の半導体スイッチと、当該第１の半導体スイッチの制御電極に制御信号を印加することによって第１の半導体スイッチのオン／オフを制御する制御用ＩＣとを備え、前記制御用ＩＣは、前記信号の伝送方向に沿って第１の半導体スイッチと一列に並ぶように配置され、
    前記第１の半導体スイッチは、ソース電極同士が電気的に接続された一対のＭＯＳＦＥＴからなり、前記信号パターンとして、前記制御用ＩＣが配置される第１の導体パターンと、前記伝送方向に沿って第１の導体パターンと一列に並ぶように、第１の導体パターンの両側に配置された第２および第３の導体パターンとが設けられ、第２及び第３の導体パターンの端部にそれぞれ前記ＭＯＳＦＥＴを配置して、各ＭＯＳＦＥＴのドレイン電極を第２及び第３の導体パターンに電気的に接続するとともに、各ＭＯＳＦＥＴのソース電極をソース接続部材を介して第１の導体パターンに電気的に接続し、且つ、各ＭＯＳＦＥＴの制御電極であるゲート電極をゲート接続部材を介して制御用ＩＣの制御信号出力用電極に電気的に接続したことを特徴とする半導体リレーモジュール。
  2. 基板の表面に形成された信号パターンの途中に設けられて、信号を通過又は遮断する第１の半導体スイッチと、当該第１の半導体スイッチの制御電極に制御信号を印加することによって第１の半導体スイッチのオン／オフを制御する制御用ＩＣとを備え、前記制御用ＩＣは、前記信号の伝送方向に沿って第１の半導体スイッチと一列に並ぶように配置され、
    前記第１の半導体スイッチは、ドレイン電極同士が電気的に接続された一対のＭＯＳＦＥＴからなり、前記信号パターンとして、一対のＭＯＳＦＥＴが前記伝送方向に沿って配列され、各ＭＯＳＦＥＴのドレイン電極が電気的に接続される第１の導体パターンと、前記伝送方向に沿って第１の導体パターンの両側にそれぞれ配置される第２及び第３の導体パターンとが設けられ、第２及び第３の導体パターンの端部にそれぞれ対応するＭＯＳＦＥＴのオン／オフを制御する制御用ＩＣを配置し、第２及び第３の導体パターンにソース接続部材を介して対応するＭＯＳＦＥＴのソース電極を電気的に接続するとともに、各ＭＯＳＦＥＴの制御電極であるゲート電極を、ゲート接続部材を介して対応する制御用ＩＣの制御信号出力用電極に電気的に接続したことを特徴とする半導体リレーモジュール。
  3. 入力信号により発光する発光ダイオードを備えて、前記制御用ＩＣが、発光ダイオードの発光を受けて前記第１の半導体スイッチをオン／オフするとともに、前記発光ダイオードのアノード電極およびカソード電極がそれぞれ電気的に接続されるＬＥＤ用配線パターンを前記基板に形成し、当該ＬＥＤ用配線パターンにおける発光ダイオードの両側位置に低域通過フィルタを配置したことを特徴とする請求項１又は２の何れかに記載の半導体リレーモジュール。
  4. 低域用接続端子と前記信号パターンとの間に接続されて、低域用接続端子と信号パターンとの間の電路をオン／オフする第２の半導体スイッチを備え、前記信号パターンと第２の半導体スイッチとの間に低域通過フィルタを配置したことを特徴とする請求項１乃至３の何れか１項に記載の半導体リレーモジュール。
  5. 前記低域通過フィルタを構成する表面実装部品が前記信号パターンに直接実装されたことを特徴とする請求項４記載の半導体リレーモジュール。
  6. 前記信号パターンにおいて、前記低域通過フィルタの表面実装部品が実装される部位のパターン幅が他の部位のパターン幅に比べて幅狭に形成されたことを特徴とする請求項５記載の半導体リレーモジュール。
  7. 前記低域通過フィルタは、相対的に低い周波数の信号をカットする第１のフィルタと、相対的に高い周波数の信号をカットする第２のフィルタとで構成されることを特徴とする請求項３乃至６の何れか１項に記載の半導体リレーモジュール。
  8. 前記第１のフィルタが、前記第２のフィルタに比べて前記信号パターンに近い側に配置されたことを特徴とする請求項７記載の半導体リレーモジュール。
JP2008009831A 2008-01-18 2008-01-18 半導体リレーモジュール Active JP5027680B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008009831A JP5027680B2 (ja) 2008-01-18 2008-01-18 半導体リレーモジュール
CN2009801055920A CN101953074B (zh) 2008-01-18 2009-01-15 半导体继电器
PCT/JP2009/050472 WO2009091000A1 (ja) 2008-01-18 2009-01-15 半導体リレー
US12/812,587 US8729740B2 (en) 2008-01-18 2009-01-15 Semiconductor relay
KR1020107017075A KR101152927B1 (ko) 2008-01-18 2009-01-15 반도체 릴레이
TW98101739A TW200937857A (en) 2008-01-18 2009-01-16 Semiconductor relay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008009831A JP5027680B2 (ja) 2008-01-18 2008-01-18 半導体リレーモジュール

Publications (2)

Publication Number Publication Date
JP2009171468A JP2009171468A (ja) 2009-07-30
JP5027680B2 true JP5027680B2 (ja) 2012-09-19

Family

ID=40885386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008009831A Active JP5027680B2 (ja) 2008-01-18 2008-01-18 半導体リレーモジュール

Country Status (6)

Country Link
US (1) US8729740B2 (ja)
JP (1) JP5027680B2 (ja)
KR (1) KR101152927B1 (ja)
CN (1) CN101953074B (ja)
TW (1) TW200937857A (ja)
WO (1) WO2009091000A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140055986A (ko) 2012-10-31 2014-05-09 대성전기공업 주식회사 스위치 릴레이 장치
US9735188B2 (en) * 2015-01-15 2017-08-15 Hoon Kim Image sensor with solar cell function
TWI624152B (zh) * 2016-11-11 2018-05-11 Excel Cell Electronic Co Ltd Photoelectric relay
JP7081347B2 (ja) * 2018-07-03 2022-06-07 オムロン株式会社 半導体リレーモジュールおよび半導体リレー回路
JP7404778B2 (ja) * 2019-10-30 2023-12-26 オムロン株式会社 半導体リレーモジュールおよび半導体リレー回路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4803384A (en) * 1985-10-22 1989-02-07 Fujitsu Limited Pulse amplifier suitable for use in the semiconductor laser driving device
JPH0758804B2 (ja) * 1989-05-17 1995-06-21 株式会社東芝 ホトカプラ装置
US5151602A (en) * 1990-02-15 1992-09-29 Matsushita Electric Works, Ltd. Semiconductor relay circuit using photovoltaic diodes
JPH03286620A (ja) * 1990-04-03 1991-12-17 Nec Corp 半導体リレー
JP2801825B2 (ja) * 1993-01-14 1998-09-21 株式会社東芝 フォトカプラ装置
JP2807388B2 (ja) * 1993-03-19 1998-10-08 株式会社東芝 フォトカプラ装置
JP3068985B2 (ja) * 1993-07-29 2000-07-24 株式会社東芝 半導体リレー
JPH0879041A (ja) * 1994-08-31 1996-03-22 Oki Electric Ind Co Ltd 光半導体リレーとこれを用いたコントローラ、電力供給装置及び端末装置切換装置
SE9600697L (sv) * 1996-02-23 1997-03-24 Ross Operating Valve Co Återinkopplingsspärr för ett i varje arbetscykel självkontrollerande styrdon
JP2001036394A (ja) * 1999-07-23 2001-02-09 Oki Electric Ind Co Ltd フォトカプラ
US6710317B2 (en) * 2000-04-14 2004-03-23 Robert David Meadows Current to voltage converter with optical gain mechanism
JP4529353B2 (ja) * 2000-09-29 2010-08-25 パナソニック電工株式会社 保護機能付き半導体装置
CN1364028A (zh) * 2001-01-07 2002-08-14 阮玉德 红外线遥控干扰电视射频信号装置
JP3850325B2 (ja) * 2002-03-27 2006-11-29 株式会社東芝 マイクロ波集積回路
JP3837372B2 (ja) * 2002-09-19 2006-10-25 株式会社東芝 半導体リレー
DE10350112A1 (de) * 2002-10-29 2004-06-17 NEC Compound Semiconductor Devices, Ltd., Kawasaki Fotovoltaisches Festkörperrelais
JP2004200551A (ja) * 2002-12-20 2004-07-15 Matsushita Electric Works Ltd 半導体リレー
JP2005005779A (ja) * 2003-06-09 2005-01-06 Matsushita Electric Works Ltd 半導体リレー
WO2005088833A1 (ja) * 2004-03-16 2005-09-22 Hitachi Metals, Ltd. 高周波回路及び高周波部品
JP2006049766A (ja) * 2004-08-09 2006-02-16 Toshiba Corp 半導体リレー装置
JP2007165621A (ja) * 2005-12-14 2007-06-28 Toshiba Corp 光結合装置
US7917096B2 (en) * 2007-03-30 2011-03-29 Sony Ericsson Mobile Communications Ab Antenna interface circuits including multiple impedance matching networks that are respectively associated with multiple frequency bands and electronic devices incorporating the same

Also Published As

Publication number Publication date
TWI378643B (ja) 2012-12-01
KR20100107034A (ko) 2010-10-04
US8729740B2 (en) 2014-05-20
WO2009091000A1 (ja) 2009-07-23
JP2009171468A (ja) 2009-07-30
CN101953074A (zh) 2011-01-19
KR101152927B1 (ko) 2012-07-03
TW200937857A (en) 2009-09-01
US20100295602A1 (en) 2010-11-25
CN101953074B (zh) 2013-02-27

Similar Documents

Publication Publication Date Title
JP5027680B2 (ja) 半導体リレーモジュール
US7400791B2 (en) Semiconductor element mounting board and optical transmission module
US7894726B2 (en) Optical receiver module
JP2005286305A (ja) 光半導体装置
US20090010652A1 (en) Optical module and optical transceiver
JP6221263B2 (ja) 光変調器モジュール
JP7502983B2 (ja) 光モジュール
US10107857B2 (en) Optical coupling device
US9473245B2 (en) Optical module including semiconductor optical modulator
JP5208551B2 (ja) 光モジュール
JP4828103B2 (ja) 光送受信モジュール
JP2007266493A (ja) レーザモジュール
US10135545B2 (en) Optical receiver module and optical module
JP7268544B2 (ja) 電気チップ及び光モジュール
JP7209837B2 (ja) 半導体レーザ装置
JP2011238687A (ja) 回路装置及び半導体装置
JP2015002201A (ja) 光受信モジュール
JP2011004381A (ja) 半導体リレーモジュール
JP2001127561A (ja) 光高周波受信回路
JP2002368325A (ja) 発光モジュール、光半導体素子、および、受光モジュール
JP6725090B1 (ja) 光半導体装置
JP5535142B2 (ja) レーザ装置
KR20220134779A (ko) 기판 및 반도체 레이저
JP2002050949A (ja) 半導体リレー
JP2005005779A (ja) 半導体リレー

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100302

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100811

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120622

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5027680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150