JP5026144B2 - Memory element - Google Patents
Memory element Download PDFInfo
- Publication number
- JP5026144B2 JP5026144B2 JP2007132815A JP2007132815A JP5026144B2 JP 5026144 B2 JP5026144 B2 JP 5026144B2 JP 2007132815 A JP2007132815 A JP 2007132815A JP 2007132815 A JP2007132815 A JP 2007132815A JP 5026144 B2 JP5026144 B2 JP 5026144B2
- Authority
- JP
- Japan
- Prior art keywords
- beam structure
- layer
- memory element
- memory
- support layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
本発明は、情報処理用の素子として用いられる記憶素子に関するものである。 The present invention relates to a memory element used as an information processing element.
情報処理用装置において、ビット情報を記憶させる記憶装置(以下メモリーと呼ぶ)は、民政機器用,通信用素子として広く用いられている。メモリーは、電源を切ると記憶しているデータが保持されず消去されるもの(揮発性メモリー)と、電源を切っても記憶しているデータを保持し続けるもの(不揮発性メモリー)とに分けることができる。この中で、不揮発性メモリーは、携帯電話や携帯音楽プレーヤーなど、多くの情報処理装置において昨今重要性が増している。 In information processing devices, storage devices (hereinafter referred to as “memory”) that store bit information are widely used for civilian appliances and communication elements. Memory is divided into two types: one that retains the stored data when it is turned off (volatile memory) and one that retains the stored data even when the power is turned off (nonvolatile memory). be able to. Among them, the nonvolatile memory has recently become more important in many information processing apparatuses such as mobile phones and portable music players.
このような不揮発性メモリーとしてフローティングゲートを備えたフラッシュメモリーがある(特許文献1参照)。図8は、従来より用いられている代表的なフラッシュメモリーのメモリーセル(記憶素子)の構成を模式的に示す断面図である。このフラッシュメモリーは、例えばp型のシリコン基板801の上に、トンネル酸化膜802を介して形成されたフローティングゲート803と、フローティングゲート803の上にゲート酸化膜804を介して形成されたコントロールゲート805と、フローティングゲート803を挟むようにシリコン基板801に形成されたn形のシリコン層から構成されたソース806及びドレイン807とを備えている。
As such a non-volatile memory, there is a flash memory provided with a floating gate (see Patent Document 1). FIG. 8 is a cross-sectional view schematically showing a configuration of a memory cell (memory element) of a typical flash memory conventionally used. This flash memory includes, for example, a
このように構成されたメモリーセルでは、よく知られているように、まず、フローティングゲート803における電荷の蓄積によりビット情報が記憶され、蓄積されている電荷の状態によって「0」状態と「1」状態とを区別している。上記メモリーセルは、nチャネルのMOSFETを構成しているが、このMOSFETのしきい値が、フローティングゲート803に電荷が蓄積されているかどうかで異なることにより、メモリーの状態をソース・ドレイン電流により読み出す。また、書き込み及び消去は、コントロールゲート805や、ソース806,ドレイン807へ電圧を印加することで、トンネル酸化膜802を通してフローティングゲート803へ電子を誘導し、また、フローティングゲート803より電子を放出させることで行う。フローティングゲート803は、通常絶縁分離されており、電源を切ってもフローティングゲート803に蓄積された電子(電荷)が漏れ出さない。これにより、電源を切っても情報が消去されない書き換え可能な不揮発性メモリーとしての機能を持たせることができる。
In the memory cell configured in this manner, as is well known, first, bit information is stored by accumulating charges in the
しかし、上述したようなフローティングゲート構造を用いたフラッシュメモリーでは、トンネル酸化膜に電圧を印加して強制的に電子を移動させて書き込みと消去を行うため、書き込み及び消去が繰り返されるといずれはトンネル酸化膜が劣化するので、素子の寿命があまり長くないという問題がある。この問題は、情報を維持するためのフローティングゲートを電気的に絶縁するという機能と、書き込み・消去を行うために電子を出入りさせるという機能との2つの矛盾した機能をトンネル酸化膜に負わせていることから生じるものである。従って、この問題は、フラッシュメモリーに限らず、これに同様に電気的に孤立した電荷島を用いた他の不揮発性メモリー全てに共通した問題である。 However, in the flash memory using the floating gate structure as described above, a voltage is applied to the tunnel oxide film to forcibly move electrons to perform writing and erasing. Since the oxide film deteriorates, there is a problem that the lifetime of the element is not so long. This problem is caused by causing the tunnel oxide film to have two contradictory functions: the function of electrically insulating the floating gate for maintaining information and the function of allowing electrons to enter and exit for writing and erasing. It comes from being. Therefore, this problem is not limited to the flash memory, and is a problem common to all other nonvolatile memories using electrically isolated islands.
本発明は、以上のような問題点を解消するためになされたものであり、より長い素子寿命を備えた新たな記憶素子の提供を目的とする。 The present invention has been made to solve the above-described problems, and an object thereof is to provide a new memory element having a longer element lifetime.
本発明に係る記憶素子は、基板の上に形成されて一部に凹部を備えた支持層と、支持層の上に一部が接触して形成されて上記凹部に対応して開口する開口領域を備え、かつ開口領域の内側に架設されて座屈した梁構造体を備える記憶層とを備え、記憶層は、支持層に接触している領域が支持層に対して圧縮歪みを有し、梁構造体は、梁構造体の延在する方向に対して垂直な基板の平面方向の異なる少なくとも2方向に凸となる2つの座屈状態に変位可能とされ、梁構造体の2つの座屈状態を記憶されるビット情報とするようにしたものである。この記憶素子によれば、電気的及び磁気的な状態ではなく、座屈している梁構造体の形状によりビット情報が記憶される。 A memory element according to the present invention includes a support layer formed on a substrate and partially provided with a recess, and an opening region formed in contact with the support layer and partially open to correspond to the recess. And a storage layer comprising a buckled beam structure erected inside the open area, the storage layer having a compressive strain with respect to the support layer in a region in contact with the support layer, The beam structure can be displaced into two buckling states that are convex in at least two different directions in the plane direction of the substrate perpendicular to the extending direction of the beam structure. The state is bit information to be stored. According to this storage element, bit information is stored not by an electrical or magnetic state but by the shape of a buckled beam structure.
上記記憶素子において、記憶層は、支持層とは異なる格子定数を備える結晶材料を支持層の上に結晶成長させることで形成されたものである。また、支持層及び記憶層の少なくとも一つは、異なる格子定数を持つ2つの材料よりなる混晶から構成され、混晶の混晶比により梁構造体の座屈の状態が制御されている。異なる格子定数を持つ2つの材料は、GaAs,AlAs,InAs,GaP,AlP,InP,GaSb,AlSb,InSb,GaN,AlN,InN,及びこれらの混晶の中より選択されたものであればよい。また、異なる格子定数を持つ2つの材料は、Si,Ge,C,及びこれらの混晶の中より選択されたものであればよい。 In the memory element, the memory layer is formed by crystal growth of a crystal material having a lattice constant different from that of the support layer on the support layer. Further, at least one supporting region layer and the storage layer is comprised of two made of a material mixed crystal having a lattice constant different, that is controlled the state of buckling of the beam structure by mole fraction mixed . The two materials with different lattice constants, GaAs, AlAs, InAs, GaP , AlP, InP, GaSb, AlSb, InSb, GaN, AlN, InN, and as long as it is selected from among a mixed crystal thereof Good. Two materials having different lattice constants may be selected from Si, Ge, C, and mixed crystals thereof.
上記記憶素子において、記憶層は、圧電効果を有する材料から構成されたものであってもよく、記憶層は、ピエゾ抵抗効果を有する材料から構成されたものであってもよい。また、記憶層は、磁気歪効果を有する材料から構成されたものであってもよい。また、梁構造体の上に形成されて強磁性材料から構成された強磁性層を備えるようにしてもよい。また、記憶層は、光歪効果を有する材料から構成されたものであってもよい。 In the memory element, the memory layer may be made of a material having a piezoelectric effect, and the memory layer may be made of a material having a piezoresistive effect. Further, the storage layer may be made of a material having a magnetostrictive effect. Moreover, you may make it provide the ferromagnetic layer comprised on the beam structure and comprised from the ferromagnetic material. The storage layer may be composed of a material having a photodistortion effect.
上記記憶素子において、梁構造体の2つの座屈状態を、記憶されているビット情報として検出する座屈状態検出手段を備えるようにしてもよい。また、梁構造体の2つの座屈状態を、記憶するビット情報として制御する座屈状態制御手段を備えるようにしてもよい。例えば、座屈状態検出手段は、梁構造体の上に形成された梁部電極と、梁構造体の側方の記憶層の上に形成された固定電極とを備える。なお、梁構造体は、基板の平面に対する法線方向の厚さが、基板の平面方向の幅に対して大きく形成されて基板の平面に平行に座屈している。 The storage element may include a buckling state detection unit that detects two buckling states of the beam structure as stored bit information. Moreover, you may make it provide the buckling state control means which controls two buckling states of a beam structure as bit information to memorize | store. For example, buckled state detecting means, Ru includes a beam portion electrode formed on the beam structure, and a fixed electrode formed on the memory layer of the side of the beam structure. Incidentally, the beam structure, the thickness in the normal direction to the plane of the substrate, in parallel to buckle largely formed by the plane of the substrate to the plane direction of the width of the substrate.
以上説明したように、本発明によれば、支持層に接触している領域が支持層に対して圧縮歪みを有している記憶層に、この開口領域内に架設されて座屈した梁構造体を備え、梁構造体の2つの座屈状態を記憶されるビット情報としたので、記憶素子の素子寿命をより長くすることができるという優れた効果が得られる。 As described above, according to the present invention, the beam structure in which the region in contact with the support layer is buckled by being built in the opening region on the storage layer having compressive strain with respect to the support layer. comprising a body, since the two-bit information stored buckling state of the beam structure, excellent effect that device lifetime of the memory element can be more lengthened is obtained.
以下、本発明の実施の形態について図を参照して説明する。
[実施の形態1]
はじめに、本発明の実施の形態1について説明する。図1(a)及び図1(b)は、本発明の実施の形態1における記憶素子の構成例を模式的に示す斜視図である。本記憶素子は、基板101と、基板101の上に形成された支持層102と、支持層102の上に形成された記憶層103とを備えている。記憶層103は、下層の支持層102に接触している領域では、支持層102に対して圧縮歪みを有している。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[Embodiment 1]
First, Embodiment 1 of the present invention will be described. 1A and 1B are perspective views schematically showing a configuration example of the memory element in the first embodiment of the present invention. The memory element includes a
例えば、基板101は、GaAsから構成され、支持層102は、基板101の上に結晶成長により形成された単結晶Al0.7Ga0.3Asから構成され、記憶層103は、InxGa1-xAsから構成されていればよい。xは、0〜1の値である。InxGa1-xAsは、Al0.7Ga0.3Asより約7x%だけ大きな格子定数を持つため、上記構成とすることで、支持層102の上に形成された記憶層103の支持層102に接触している領域では、7x%程度の圧縮歪みを備えるようになる。このように、支持層102とは異なる格子定数を備える結晶材料を支持層102の上に結晶成長させることで記憶層103を形成すれば、支持層102に接触している領域で、記憶層103が支持層102に対して圧縮歪みを備える状態が得られる。
For example, the
加えて、記憶層103は、開口領域132を備え、開口領域132の対向する辺の間(開口領域132の内側)に、掛け渡されて設けられた(架設された)梁構造体131を備えている。梁構造体131は、これが延在する方向に対して垂直な方向に凸となるように座屈している。後述するように、梁構造体131は、少なくも異なる2方向に凸となる2つの座屈状態を備え、これら2つの状態に変位可能とされている。また、開口領域132に対応して支持層102にも開口部121が形成され、梁構造体131の基板101側が下層より離間した状態とされている。
In addition, the
図1(a)及び図1(b)に示す例では、支持層102には貫通する開口部121が形成され、梁構造体131が基板101より離間している。この結果、梁構造体131は、開口領域132の内側に連結されている両方の端部以外は周囲より離間して形成され、変位(座屈)可能とされている。なお、貫通している開口部ではなく、梁構造体131に対応して支持層102に凹部を備えることで、梁構造体131を周囲から離間した状態として変位可能な状態としても良い。
In the example shown in FIGS. 1A and 1B, the
また、梁構造体131の上には、梁部電極104が形成され、梁構造体131の側方の記憶層103の上には、固定電極105,固定電極106が形成されている。また、梁部電極104の一端は、記憶層103の上に形成されている端子107に接続している。
A
次に、本記憶素子の製造方法について簡単に説明する。まず、基板101の上に、有機金属気相成長法などのよく知られた結晶成長方法により、支持層102となるAl0.7Ga0.3As膜が結晶成長された状態とする。次に、Al0.7Ga0.3As膜の上に、よく知られた結晶成長法により、記憶層103となるInxGa1-xAs膜が形成された状態とする。次に、公知のリソグラフィー技術とエッチングとによりInxGa1-xAs膜を加工し、開口領域132及び開口領域132内に架設された梁構造体131を備える記憶層103が形成された状態とする。この段階では、梁構造体131は、Al0.7Ga0.3As膜の上に接して形成されているために固定されて座屈しておらず、直線的に形成されている。
Next, a method for manufacturing the memory element will be briefly described. First, an Al 0.7 Ga 0.3 As film serving as the
次に、よく知られたリフトオフ法により記憶層103の上に、梁部電極104,固定電極105,固定電極106,及び端子107などの各電極が形成された状態とする。この後、フッ酸を用いたウエットエッチングにより、記憶層103の開口領域132を介してこの下層のAl0.7Ga0.3As膜を選択的に除去し、開口部121を備えた支持層102が形成された状態とする。この開口部121の形成により、既に形成されている記憶層103の梁構造体131は、座屈した状態となる。
Next, the electrodes such as the
例えば、梁構造体131の基板101の平面に対する法線方向の厚さが、基板101の平面方向の幅に対して大きい場合、梁構造体131は、基板101の平面方向に座屈した状態となる。本実施の形態ではこの場合を例示しており、梁構造体131は、図1(a)及び図2(a)に示すように、固定電極105の側に凸の状態に座屈する状態と、図1(b)及び図2(b)に示すように、固定電極106の側に凸の状態に座屈する状態との2つの状態を備えるようになる。なお、図2(a),図2(b)は、平面図である。本実施の形態の記憶素子では、これら2つの座屈状態を記憶状態の「0」及び「1」に対応させたものである。
For example, when the thickness of the
記憶素子への書き込みと消去は、固定電極105あるいは固定電極106と、梁部電極104(端子107)との間に電圧を印加することにより行う。例えば、固定電極105と梁部電極104の間に電圧を印加し、図2(a)に示すように、梁構造体131を固定電極105の側に凸の状態に座屈する状態とすることでビット情報を消去すればよい。また、これに対し、固定電極106と梁部電極104の間に電圧を印加し、図2(b)に示すように、梁構造体131を固定電極106の側に凸の状態に座屈する状態とすることでビット情報「1」を書き込めばよい。この例では、各電極に電圧を印加することで発生する静電力により、梁構造体131の2つの座屈状態を、記憶するビット情報として制御する。
Writing and erasing of the memory element are performed by applying a voltage between the fixed
また、ビット情報の読み出しは、固定電極105あるいは固定電極106と梁部電極104の間の静電容量を測定することで行えばよい。例えば梁部電極104と固定電極105の間の静電容量が大きければ「0」状態、梁部電極104と固定電極105の間の静電容量が小さければ「1」状態と読み出される。本実施の形態では、測定される静電容量により、梁構造体の2つの座屈状態を、記憶されているビット情報として検出する。
In addition, reading of bit information may be performed by measuring the capacitance between the fixed
上述した本実施の形態における記憶素子によれば、支持層に接触している領域が支持層に対して圧縮歪みを備えるように形成した記憶層に、この開口領域内に架設されて座屈した梁構造体を備え、梁構造体の2つの座屈状態を記憶されるビット情報とした。この記憶素子によれば、電気的及び磁気的な状態ではなく、座屈している梁構造体の形状によりビット情報が記憶され、梁構造体の座屈の状態が変更されない限り、記憶の状態は保持される。このように、梁構造体の形状変化により情報の記憶動作を行うため、本実施の形態の記憶素子では、記憶保持のために電源を供給するなどの必要がない。また、よく知られたフラッシュメモリーなどの電気的に孤立した電荷島を用いた他の記憶素子におけるトンネル酸化膜の劣化などが発生せず、より長い素子寿命が得られる。 According to the memory element in the present embodiment described above, the memory layer formed so that the region in contact with the support layer has a compressive strain with respect to the support layer is erected in the opening region and buckled. A beam structure is provided, and two buckling states of the beam structure are stored as bit information. According to this storage element, bit information is stored not by an electrical and magnetic state but by the shape of the buckled beam structure, and unless the buckling state of the beam structure is changed, the stored state is Retained. As described above, since the information storage operation is performed by changing the shape of the beam structure, the storage element of this embodiment does not need to supply power for storing and holding. In addition, the deterioration of the tunnel oxide film in other storage elements using electrically isolated charge islands such as a well-known flash memory does not occur, and a longer element lifetime can be obtained.
また、本記憶素子では、梁構造体を変位させて2つの座屈状態を切り替えることで、ビットの保持状態を変更しているが、切り替え時を含めていずれの状態においても、梁構造体が、連結されている両方の端部以外は、周囲の構造体より離間して形成されている。このため、梁構造体は、ビット情報の書き込みや消去などにおいて、側部が周囲の構造体に接触して融着するスティッキングなどの問題が発生しない。 Moreover, in this memory element, the beam holding state is changed by displacing the beam structure and switching between the two buckling states, but the beam structure does not change in any state including the switching. , Except for both connected end portions, they are formed apart from the surrounding structure. For this reason, the beam structure does not have a problem such as sticking in which the side part contacts and fuses with the surrounding structure when writing or erasing bit information.
ところで、梁構造体131の座屈の大きさは、記憶層103に有する残留歪の大きさによって決定される。座屈量が大きければ「0」状態と「1」状態の各々の安定性が増すが、一方「0」状態から「1」状態、あるいはその逆方向へビット状態を変化させるためには高い印加電圧が必要となる。一方、座屈量が小さければ、小さな電圧でビット状態を変化させることができるが、各々の状態の安定性は低下する。
By the way, the size of the buckling of the
本実施の形態における記憶素子の最も大きな特徴のひとつは、記憶層103を構成するInxGa1-xAs薄膜における組成xの値が、結晶成長における組成の制御を通じて極めて正確に調整できる点にある。前述したように、組成xの値により残留歪み(圧縮歪)の大きさが変化するため、本実施の形態によれば、圧縮歪みの大きさを極めて正確に制御することが可能であり、この利点を用いることにより、梁構造体131における座屈の状態が、高い精度で制御可能となる。まとめると、支持層及び記憶層の少なくともひとつを、異なる格子定数を持つ2つの化合物(材料)よりなる混晶から構成することで、この混晶比により梁構造体の座屈の状態が制御可能となる。この結果、本実施の形態における記憶素子によれば、ビット情報の保持(記憶)の安定性に優れ、かつ駆動電圧の低い記憶素子が実現できる。
One of the most significant features of the memory element in this embodiment is that the value of the composition x in the In x Ga 1-x As thin film constituting the
上述したような高い精度の制御を可能とするためには、分子線エピタキシ法や有機金属気相成長法などの結晶成長法により精密な組成制御技術が確立している材料(化合物)を、記憶層及び支持層に用いればよい。このような化合物として、GaAs,AlAs,InAs,GaP,AlP,InP,GaSb,AlSb,InSb,GaN,AlN,InN,及びこれらの混晶が適用可能である。また、上記材料として、Si,Ge,C,及びこれらの混晶が適用可能である。 In order to enable high-precision control as described above, materials (compounds) for which precise composition control technology has been established by crystal growth methods such as molecular beam epitaxy and metal organic vapor phase epitaxy are stored. What is necessary is just to use for a layer and a support layer. As such a compound, GaAs, AlAs, InAs, GaP, AlP, InP, GaSb, AlSb, InSb, GaN, AlN, InN, and mixed crystals thereof can be applied. Moreover, Si, Ge, C, and these mixed crystals are applicable as said material.
なお、梁構造体131の座屈量の制御とともに、固定電極105あるいは固定電極106と梁部電極104の間の間隔を小さくすることにより、駆動電圧をさらに小さくするとともに、ビット状態の読み出しも容易となることは言うまでも無い。また、このように間隔が小さい場合には、固定電極105あるいは固定電極106と梁部電極104との間に流れるトンネル電流を検出することにより、ビット状態を読み出すことも可能である。
In addition to controlling the buckling amount of the
次に、上述した記憶素子を配列した記憶装置について、図3の構成図を用いて説明する。本記憶装置は、まず、図1(a)及び図1(b)を用いて説明した記憶素子よりなる複数のメモリセル301を備えている。複数のメモリセル301は、正方配列されている。また、正方配列された複数のメモリセル301の各行の端子107に共通に、ビット線302が接続され、正方配列された複数のメモリセル301の各列の固定電極105及び固定電極106の各々に共通に、ワード線303が接続されている。例えば、各ビット線302とワード線303との交差部に、蒸着法やCVD法などにより酸化シリコンなどの絶縁材料の膜を形成しておけば、ビット線302とワード線303との絶縁分離が行える。
Next, a memory device in which the above-described memory elements are arranged will be described with reference to the configuration diagram of FIG. First, the memory device includes a plurality of
また、各ビット線302は、ビット線選択部304に接続し、選択的に正の電位が印加可能とされている。また、各ワード線303は、ワード線選択部305に接続し、選択的に読み出し交流電源306が接続可能とされている。また、切り替えスイッチ307を切り替えることで、書き込みのトリガーとなる負の電位が、各ビット線302に対して選択的に印加可能とされている。また、各メモリセル301の列毎に、差動アンプ308が接続されてブリッジ出力により読み出しを行う構成とされている。
Each
例えば読み出しの場合、切り替えスイッチ307をオフの状態とし、ビット線選択部304によりいずれかのビット線302を選択し、選択されたビット線302に接続されているメモリセル301の状態を、差動アンプ308により読み出す。ここで、いずれかの方向に座屈している梁構造体131(梁部電極104)と、固定電極105及び固定電極106との間の静電容量に対し、ワード線303に接続しているコンデンサ(もしくは抵抗)との間でブリッジを組むことで、梁構造体131の小さな変化を読み出すことができる。従って、梁部電極104,固定電極105,固定電極106、及びこれらに電圧を印加する上述した構成(電圧印加手段)が、座屈状態検出手段となる。
For example, in the case of reading, the
次に、書き込む場合は、まず、ビット線選択部304によりいずれかのビット線302を選択し、また、ワード線選択部305によりいずれかのワード線選択部305を選択し、いずれかのメモリセル301の固定電極106に正の電位が印加された状態とする。この状態で、切り替えスイッチ307をオンにして、選択されたメモリセル301の端子107(梁部電極104)に負の電位を印加し、梁構造体131を固定電極106の側に凸に座屈させれば、座屈方向を変えてビット情報「1」を書き込むことができる。従って、これらの構成が、座屈状態制御手段となる。
Next, in the case of writing, first, one of the bit lines 302 is selected by the bit
ところで、上述では、基板101の平面方向に、梁構造体131が座屈する場合について説明したが、これに限るものではない。例えば、梁構造体131の基板101の平面に対する法線方向の厚さが、基板101の平面方向の幅に対して小さい場合、梁構造体131は、基板101の平面の法線方向に座屈した状態となる。この座屈の状態も、基板101の側に凸となる状態と、基板101とは反対側に凸となる状態との2つの状態を備える。従って、これら2つの座屈状態を記憶状態の「0」及び「1」に対応させても、前述同様である。なお、この場合、梁構造体131の基板101側の対向面に、固定電極を備え、この固定電極と梁部電極104との間に印加する電位の極性により、2つの座屈状態を制御すればよい。
By the way, although the case where the
[実施の形態2]
次に、本発明の実施の形態2について説明する。図4は、本発明の実施の形態2における記憶素子の構成例を模式的に示す斜視図である。本記憶素子は、基板101と、基板101の上に形成された支持層102と、支持層102の上に形成された記憶層103とを備えている。記憶層103は、下層の支持層102に接触している領域では、支持層102に対して圧縮歪みを有している。
[Embodiment 2]
Next, a second embodiment of the present invention will be described. FIG. 4 is a perspective view schematically showing a configuration example of the memory element in the second embodiment of the present invention. The memory element includes a
また、記憶層103は、開口領域132を備え、開口領域132の対向する辺の間(開口領域132の内側)に架設された梁構造体131を備えている。また、開口領域132に対応して支持層102にも開口部121が形成され、梁構造体131の基板101側が下層より離間した状態とされている。支持層102には貫通する開口部121を備え、梁構造体131が基板101より離間し、連結されている両方の端部以外は周囲より離間して形成され、梁構造体131が変位(座屈)可能とされている。なお、貫通している開口部ではなく、梁構造体131に対応して支持層102に凹部を備えることで、梁構造体131を周囲から離間した状態として変位可能な状態としても良い。
In addition, the
また、梁構造体131の上には、梁部電極104が形成され、梁構造体131の側方の記憶層103の上には、固定電極105,固定電極106が形成されている。また、梁部電極104の一端は、記憶層103の上に形成されている端子107に接続している。以上のことは、前述した実施の形態1の記憶素子と同様である。
A
本実施の形態2における記憶素子では、梁構造体131(梁部電極104)の上に、強磁性材料から構成された強磁性層401を備えるようにした。強磁性層401は、例えば、梁構造体131の中央部に設けられていればよい。このように構成した実施の形態2の記憶素子では、強磁性層401に対して磁場を印加することで、梁構造体131の2つの座屈状態を、記憶するビット情報として制御する。なお、実施の形態2における記憶素子においては、前述した実施の形態1の場合と同様に、各電極を用いて測定される静電容量により、梁構造体の2つの座屈状態を、記憶されているビット情報として検出する。従って、本実施の形態では、強磁性層401に対して磁場を印加する機構(図示せず)が、座屈状態制御手段となる。
In the memory element according to the second embodiment, the
[実施の形態3]
次に、本発明の実施の形態3について説明する。図5(a)及び図5(b)は、本実施の形態3における記憶素子の構成例を模式的に示す平面図である。本記憶素子は、基板501と、基板501の上に形成された支持層502と、支持層502の上に形成された記憶層503とを備えている。記憶層503は、下層の支持層502に接触している領域では、支持層502に対して圧縮歪みを有している。
[Embodiment 3]
Next, a third embodiment of the present invention will be described. FIG. 5A and FIG. 5B are plan views schematically showing a configuration example of the memory element in the third embodiment. This memory element includes a
また、記憶層503は、開口領域532を備え、開口領域532の対向する辺の間(開口領域532の内側)に架設された梁構造体531を備えている。また、開口領域532に対応して支持層502にも開口部521が形成され、梁構造体531の基板501側が下層より離間し、連結されている両方の端部以外は周囲より離間して形成された状態とされている。本実施の形態では、支持層502には貫通する開口部521が形成され、梁構造体531が基板501より離間し、梁構造体531が変位(座屈)可能とされている。
Further, the
加えて、梁構造体531を挟むように形成された電極505及び電極506を備える。なお、電極505は端子508に接続し、電極506は端子509に接続している。また、本素子は、記憶層503(梁構造体531)が、AlInNなどの化合物半導体に代表される圧電効果を有する材料から構成されているようにしたものである。この場合、支持層502は、例えばAlNから構成されていればよい。また、記憶層503がピエゾ抵抗効果を有する材料から構成されていてもよい。
In addition, an
このように構成された記憶素子によれば、電極505と電極506との間に所定の電圧を印加することで、梁構造体531の2つの座屈状態を、記憶するビット情報として制御する。また、 電極505と電極506との間に測定される抵抗(ピエゾ抵抗)により、梁構造体531の2つの座屈状態を、記憶されているビット情報として検出する。例えば、端子508に正の電圧を印加して端子509に負の電圧を印加することで、図5(a)に示すように、梁構造体531を、電極506の側に凸に座屈した状態とすることができる。また、端子508に負の電圧を印加して端子509に正の電圧を印加することで、図5(b)に示すように、梁構造体531を、電極505の側に凸に座屈した状態とすることができる。従って、本実施の形態では、電極505及び電極506により座屈状態検出手段が構成され、電極505,電極506,及びこれらに対して電圧を印加する機構が座屈状態制御手段となる。
According to the storage element configured as described above, by applying a predetermined voltage between the
[実施の形態4]
次に、本発明の実施の形態4について説明する。図6は、本実施の形態4における記憶素子の構成例を模式的に示す斜視図である。本記憶素子は、基板601と、基板601の上に形成された支持層602と、支持層602の上に形成された記憶層603とを備えている。記憶層603は、下層の支持層602に接触している領域では、支持層602に対して圧縮歪みを有している。記憶層603は、下層の支持記憶層603に接触している領域では、支持記憶層603に対して圧縮歪みを有している。
[Embodiment 4]
Next, a fourth embodiment of the present invention will be described. FIG. 6 is a perspective view schematically showing a configuration example of the memory element in the fourth embodiment. The memory element includes a
また、記憶層603は、図6に示すように開口領域を備え、開口領域の対向する辺の間(開口領域の内側)に架設された梁構造体631を備えている。本実施の形態では、一つの開口領域に複数の梁構造体631を備えている。また、開口領域に対応して支持記憶層603にも開口部が形成され、梁構造体631の基板601側が下層より離間し、連結されている両方の端部以外は周囲より離間して形成され、梁構造体631が変位(座屈)可能とされている。
Further, as shown in FIG. 6, the
この実施の形態においては、複数の梁構造体631は、マトリクス状に配列されている。言い換えると、この実施の形態では、梁構造体631より構成された記憶素子よりなるメモリセルを複数備えて記憶装置としている。また、本実施の形態では、梁構造体631は、基板601の平面に対する法線方向の厚さが、基板101の平面方向の幅に対して小さく形成され、梁構造体631は、基板601の平面に垂直な方向に座屈した状態とされている。
In this embodiment, the plurality of
加えて、本実施例では、各々梁構造体631の上に強磁性材料から構成された強磁性層604を備え、また、磁気ヘッド609を備えている。磁気ヘッド609は、マトリクス状に配列された複数の梁構造体631の上を、この配列方向に走査可能とされ、強磁性層604との間の距離に応じた磁場を測定(検出)することで、梁構造体631の2つの座屈状態を、記憶されているビット情報として検出する。また、磁気ヘッド609から印加する磁場を強磁性層604に作用(印加)させることで、2つの座屈状態を、記憶するビット情報として制御する。また、磁気ヘッド609は、走査可能とされているので、梁構造体601より構成されるいずれかのメモリセルを、選択してビット情報の検出及び制御が行える。この場合、磁気ヘッド609が、座屈状態検出手段及び座屈状態制御手段となる。
In addition, in this embodiment, a
なお、記憶層603(梁構造体631)を、磁気歪効果を有する材料から構成すれば、強磁性層604を備える必要はない。この場合、例えば、記憶層603は、MnAsから構成し、支持層602は、GaAsから構成すればよい。このように構成することで、前述同様に、梁構造体から発生する磁場を検出することで、梁構造体の2つの座屈状態を、記憶されているビット情報として検出することができ、梁構造体に磁場を印加することで、梁構造体の2つの座屈状態を、記憶するビット情報として制御することができる。また、上述したように、磁場により2つの座屈状態を検出及び制御する場合、複数の梁構造体に対して同時に磁場を印加することで、2つの座屈状態を制御し、例えば複数のメモリセルにわたって、記憶の状態を一度に消去することも可能である。
Note that if the memory layer 603 (beam structure 631) is made of a material having a magnetostrictive effect, the
[実施の形態5]
ところで、記憶層は、光歪効果を有する材料から構成されていても良い。例えば、図6に示す構成において、記憶層603を光歪効果を有する材料から構成すればよい。この場合、強磁性層604は必要ない。また、この場合、磁気ヘッド609の代わりに、集光光学系を備えたレーザ光源などを用いればよい。例えば、AlInNから記憶層が構成され、AlNから支持層が構成されていればよい。この構成であれば、記憶層が支持層に対して圧縮歪みを備えるようになる。例えば、光量が可変可能な光源により、光歪効果が発現する程度に強い光強度の光を梁構造体に照射することで、梁構造体の座屈状態が制御可能である。また、このような光源に光検出機構を組み合わせ、光歪効果が発現しない程度の弱い光強度の照射の結果測定される梁構造体の光学特性の状態を検出することで、座屈状態の検出が可能である。この場合、光源が座屈状態制御手段となり、光検出機構が、座屈状態検出手段となる。
[Embodiment 5]
By the way, the memory layer may be made of a material having a photodistortion effect. For example, in the structure shown in FIG. 6, the
ところで、上述では、記憶層を単一の層から構成したが、これに限るものではなく、支持層に対して圧縮歪みを備える下層(圧縮歪み層)と、この上に形成されて、圧電効果,ピエゾ抵抗効果,磁気歪効果,及び光歪効果などを備える上層(記憶層)とから構成しても良い。例えば、図7の斜視図に示すように、基板701と、基板701の上に形成された支持層702と、支持層702の上に形成された圧縮歪み層703と、圧縮歪み層703の上に形成された記憶層704を備えている。圧縮歪み層703は、下層の支持層702に接触している領域では、支持層702に対して圧縮歪みを有している。記憶層704は、例えば、圧電効果を備える材料から構成されている。また、記憶層704は、ピエゾ抵抗効果を備える材料から構成されていても良い。
By the way, in the above description, the storage layer is composed of a single layer, but the storage layer is not limited to this. , A piezoresistive effect, a magnetostrictive effect, and an optical strain effect, etc. For example, as shown in the perspective view of FIG. 7, a
加えて、まず、圧縮歪み層703は、開口領域732を備え、開口領域702の対向する辺の間に架橋された下部梁構造体731を備えている。また、記憶層704も、開口領域742を備え、開口領域742の対向する辺の間に架設された上部梁構造体741を備えている。また、開口領域703及び開口領域742に対応して支持層702にも開口部721が形成され、下部梁構造体731の基板701側が下層より離間した状態とされている。図7に示す例では、支持層702には貫通する開口部721が形成され、下部梁構造体731が基板701より離間している。この結果、下部梁構造体731と上部梁構造体741との積層構造とされた梁構造体は、連結されている両方の端部以外は周囲より離間して形成され、変位(座屈)可能とされている。なお、支持層702の一部に凹部を備えることで、下部梁構造体731を周囲から離間した状態として変位可能な状態としても良い。
In addition, first, the
また、上部梁構造体741の一端側においてこれを側方より挟むように形成された電極705及び電極706を備える。なお、電極705は端子708に接続し、電極706は端子709に接続している。このように構成された記憶素子によれば、電極705と電極706との間に所定の電圧を印加することで、上部梁構造体741を屈曲状態(座屈状態)を変化させることができる。なお、上部梁構造体741は、下部梁構造体731と一体に形成されているため、上部梁構造体741の変位と共に、下部梁構造体731も変位し、両者は同時に座屈状態を変化させる。このように、本記憶素子では、上部梁構造体741に対する電圧の印加により、2つの座屈状態を、記憶するビット情報として制御する。
In addition, an
また、 電極705と電極706との間に測定される抵抗(ピエゾ抵抗)により、上部梁構造体741の2つの座屈状態を、記憶されているビット情報として検出する。例えば、端子708に正の電圧を印加して端子709に負の電圧を印加することで、下部梁構造体731と上部梁構造体741とから構成されている梁構造体を、電極706の側に凸に座屈した状態とすることができる。また、端子708に負の電圧を印加して端子709に正の電圧を印加することで、図7に示すように、上記梁構造体を、電極705の側に凸に座屈した状態とすることができる。従って、本実施の形態では、電極705及び電極706により座屈状態検出手段が構成され、電極705,電極706,及びこれらに対して電圧を印加する機構が座屈状態制御手段となる。
Further, two buckling states of the
この記憶素子によれば、梁構造体の2つの座屈状態を切り替える機能を備える記憶層(上部梁構造体)と、梁構造体を座屈した状態に形成するための圧縮歪み層(下部梁構造体)とから、梁構造体を構成した。このため、本記憶素子によれば、梁構造体における座屈状態の形成と、座屈状態の切り替えとを、個別に制御設計可能である。 According to this memory element, a memory layer (upper beam structure) having a function of switching between two buckling states of the beam structure, and a compressive strain layer (lower beam) for forming the beam structure in a buckled state The beam structure was constructed from the structure. For this reason, according to the present memory element, the buckling state formation and the buckling state switching in the beam structure can be individually controlled and designed.
なお、上述では、梁構造体の断面形状は矩形としたが、これに限るものではない。例えば、断面を3角形としても良い。記憶層を構成する材料に結晶材料を用いる場合、よく知られているように、結晶面におけるエッチング速度の差を利用することで、断面3角形の梁構造体の形成が可能である。このような断面3角形の梁構造体の場合、座屈方向は3つ以上となり、断面形状の寸法を制御して座屈方向を制御し、いずれか2つの方向(座屈状態)を記憶されるビット情報とすればよい。 In the above description, the cross-sectional shape of the beam structure is a rectangle, but is not limited thereto. For example, the cross section may be triangular. When a crystal material is used as the material constituting the memory layer, as is well known, a beam structure having a triangular cross section can be formed by utilizing the difference in etching rate on the crystal plane. In the case of such a triangular cross-section beam structure, the number of buckling directions is three or more, the size of the cross-sectional shape is controlled to control the buckling direction, and any two directions (buckling state) are stored. Bit information may be used.
101…基板、102…支持層、103…記憶層、104…梁部電極、105…固定電極、106…固定電極、107…端子、121…開口部、131…梁構造体、132…開口領域。
DESCRIPTION OF
Claims (11)
前記支持層の上に一部が接触して形成されて前記凹部に対応して開口する開口領域を備え、かつ前記開口領域の内側に架設されて座屈した梁構造体を備える記憶層と
を備え、
前記記憶層は、前記支持層に接触している領域が前記支持層に対して圧縮歪みを有し、
前記記憶層は、前記支持層とは異なる格子定数を備える結晶材料を前記支持層の上に結晶成長させることで形成されたものであり、
前記梁構造体は、前記基板の平面に対する法線方向の厚さが、前記基板の平面方向の幅に対して大きく形成されて前記基板の平面に平行に座屈し、
前記梁構造体は、前記梁構造体の延在する方向に対して垂直な前記基板の平面方向の異なる少なくとも2方向に凸となる2つの座屈状態に変位可能とされ、
前記支持層及び前記記憶層の少なくとも一つは、異なる格子定数を持つ2つの材料よりなる混晶から構成され、
前記混晶の混晶比により前記梁構造体の座屈の状態が制御され、
前記梁構造体の2つの座屈状態を記憶されるビット情報とする
ことを特徴とする記憶素子。 A support layer formed on the substrate and partially provided with a recess;
A storage layer comprising an opening region formed in contact with a part of the support layer and opening corresponding to the recess, and a buckled beam structure erected inside the opening region; Prepared,
In the storage layer, a region in contact with the support layer has a compressive strain with respect to the support layer,
The storage layer is formed by crystal growth of a crystal material having a lattice constant different from that of the support layer on the support layer,
The beam structure has a thickness in a normal direction with respect to a plane of the substrate that is formed larger than a width in the plane direction of the substrate and buckles in parallel to the plane of the substrate,
The beam structure is displaceable in two buckled states that are convex in at least two different directions in the plane direction of the substrate perpendicular to the direction in which the beam structure extends,
At least one of the support layer and the storage layer is composed of a mixed crystal composed of two materials having different lattice constants,
The state of buckling of the beam structure is controlled by the mixed crystal ratio of the mixed crystal,
The memory element, wherein the two buckled states of the beam structure are stored as bit information.
前記異なる格子定数を持つ2つの材料は、GaAs,AlAs,InAs,GaP,AlP,InP,GaSb,AlSb,InSb,GaN,AlN,InN,及びこれらの混晶の中より選択されたものである
ことを特徴とする記憶素子。 The storage element according to claim 1 .
The two materials having different lattice constants are selected from GaAs, AlAs, InAs, GaP, AlP, InP, GaSb, AlSb, InSb, GaN, AlN, InN, and mixed crystals thereof. A memory element.
前記異なる格子定数を持つ2つの材料は、Si,Ge,C,及びこれらの混晶の中より選択されたものである
ことを特徴とする記憶素子。 The storage element according to claim 1 .
The two materials having the different lattice constants are selected from Si, Ge, C, and mixed crystals thereof.
前記記憶層は、圧電効果を有する材料から構成されたものである
ことを特徴とする記憶素子。 The memory element according to any one of claims 1 to 3 ,
The memory element, wherein the memory layer is made of a material having a piezoelectric effect.
前記記憶層は、ピエゾ抵抗効果を有する材料から構成されたものである
ことを特徴とする記憶素子。 The memory element according to any one of claims 1 to 3 ,
The memory element is composed of a material having a piezoresistive effect.
前記記憶層は、磁気歪効果を有する材料から構成されたものである
ことを特徴とする記憶素子。 The memory element according to any one of claims 1 to 3 ,
The storage element is made of a material having a magnetostrictive effect.
前記梁構造体の上に形成されて強磁性材料から構成された強磁性層を備えることを特徴とする記憶素子。 The memory element according to any one of claims 1 to 3 ,
A memory element comprising a ferromagnetic layer formed on the beam structure and made of a ferromagnetic material.
前記記憶層は、光歪効果を有する材料から構成されたものである
ことを特徴とする記憶素子。 The memory element according to any one of claims 1 to 3 ,
The memory element, wherein the memory layer is made of a material having a photodistortion effect.
前記梁構造体の2つの座屈状態を、記憶されているビット情報として検出する座屈状態検出手段を備えることを特徴とする記憶素子。 The memory element according to any one of claims 1 to 3 ,
A storage element comprising a buckling state detecting means for detecting two buckling states of the beam structure as stored bit information.
前記梁構造体の2つの座屈状態を、記憶するビット情報として制御する座屈状態制御手段を備えることを特徴とする記憶素子。 The storage element according to claim 9 , wherein
A storage element comprising a buckling state control means for controlling two buckling states of the beam structure as stored bit information.
前記座屈状態検出手段は、
前記梁構造体の上に形成された梁部電極と、前記梁構造体の側方の前記記憶層の上に形成された固定電極とを備える
ことを特徴とする記憶素子。 The memory element according to claim 9 or 10 ,
The buckling state detecting means includes
A memory element, comprising: a beam electrode formed on the beam structure; and a fixed electrode formed on the memory layer on a side of the beam structure.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007132815A JP5026144B2 (en) | 2007-05-18 | 2007-05-18 | Memory element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007132815A JP5026144B2 (en) | 2007-05-18 | 2007-05-18 | Memory element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008288426A JP2008288426A (en) | 2008-11-27 |
JP5026144B2 true JP5026144B2 (en) | 2012-09-12 |
Family
ID=40147853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007132815A Expired - Fee Related JP5026144B2 (en) | 2007-05-18 | 2007-05-18 | Memory element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5026144B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013040083A2 (en) * | 2011-09-15 | 2013-03-21 | The Regents Of The University Of California | Electro-mechanical diode non-volatile memory cell for cross-point memory arrays |
CN113672053B (en) | 2021-08-23 | 2024-09-17 | 浙江大学 | An editable, readable and writable data storage device based on a mechanical structure |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH670914A5 (en) * | 1986-09-10 | 1989-07-14 | Landis & Gyr Ag | |
JPH0537082A (en) * | 1991-07-26 | 1993-02-12 | Nippon Telegr & Teleph Corp <Ntt> | Method of working of compound semiconductor |
JPH0562494A (en) * | 1991-09-05 | 1993-03-12 | Yazaki Corp | Electro-mechanical non-volatile memory, method of manufacturing the same, and memory read circuit |
JP2002100276A (en) * | 2000-09-20 | 2002-04-05 | Matsushita Electric Ind Co Ltd | Micro machine switch |
US6739199B1 (en) * | 2003-03-10 | 2004-05-25 | Hewlett-Packard Development Company, L.P. | Substrate and method of forming substrate for MEMS device with strain gage |
JP4611127B2 (en) * | 2004-06-14 | 2011-01-12 | パナソニック株式会社 | Electromechanical signal selection element |
-
2007
- 2007-05-18 JP JP2007132815A patent/JP5026144B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008288426A (en) | 2008-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7982252B2 (en) | Dual-gate non-volatile ferroelectric memory | |
US8199573B2 (en) | Nonvolatile semiconductor memory device | |
US8169823B2 (en) | Memory devices having volatile and non-volatile memory characteristics and methods of operating the same | |
KR100403313B1 (en) | Magnetic random access memory using bipolar junction transistor and Method for forming the same | |
KR101283539B1 (en) | Inverted non-volatile memory devices, stack modules and method of fabricating the same | |
US7839710B2 (en) | Nano-electro-mechanical memory cells and devices | |
US10026742B2 (en) | Nonvolatile memory devices having single-layered gates | |
US6891241B2 (en) | Single transistor type magnetic random access memory device and method of operating and manufacturing the same | |
US7439566B2 (en) | Semiconductor memory device having metal-insulator transition film resistor | |
KR101188263B1 (en) | Semiconductor Memory Device | |
TW201212168A (en) | Memory architecture of 3D array with diode in memory string | |
US20130223139A1 (en) | Semiconductor device | |
JP2012191227A (en) | Charge trap insulator memory device | |
US9620189B2 (en) | Magnetic memory | |
JP5026144B2 (en) | Memory element | |
JP4250649B2 (en) | Nonvolatile semiconductor memory element and nonvolatile semiconductor memory device | |
EP1227496A1 (en) | Non-volatile memory | |
US8379431B2 (en) | Semiconductor memory device and writing method thereof | |
US7116583B2 (en) | Electrically programmable memory cell and methods for programming and reading from such a memory cell | |
KR100682211B1 (en) | Nonvolatile Ferroelectric Memory Devices | |
KR100696768B1 (en) | Charge Trap Insulator Memory Device | |
KR100636927B1 (en) | Float gate memory devices | |
JP2011108295A (en) | Method of erasing for non-volatile semiconductor memory device, and non-volatile semiconductor memory device | |
JP2008047901A (en) | Electromechanical memory device and fabrication method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090713 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111124 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120620 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5026144 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |