JP5024732B2 - Display device and electronic device - Google Patents
Display device and electronic device Download PDFInfo
- Publication number
- JP5024732B2 JP5024732B2 JP2008199634A JP2008199634A JP5024732B2 JP 5024732 B2 JP5024732 B2 JP 5024732B2 JP 2008199634 A JP2008199634 A JP 2008199634A JP 2008199634 A JP2008199634 A JP 2008199634A JP 5024732 B2 JP5024732 B2 JP 5024732B2
- Authority
- JP
- Japan
- Prior art keywords
- wirings
- pixel
- display
- image data
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003860 storage Methods 0.000 claims description 42
- 238000006243 chemical reaction Methods 0.000 claims description 34
- 239000011159 matrix material Substances 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 30
- 239000002245 particle Substances 0.000 description 20
- 238000013461 design Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000002612 dispersion medium Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000003094 microcapsule Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000001962 electrophoresis Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、マトリクス状に画素が配列されてなる表示装置、その駆動方法、及びこれを用いた電子機器に関する。 The present invention relates to a display device in which pixels are arranged in a matrix, a driving method thereof, and an electronic apparatus using the display device.
近年、電子機器の小型化、多様化により様々な情報表示ディスプレイの開発が望まれている。例えば、腕時計市場では、腕時計にデジタルディスプレイを組み込んだ新たな高級腕時計の開発が進められており、腕時計本体やブレスレット等のデザインに合わせた、例えば円形や楕円形といった様々な外形形状のディスプレイが要求されている。 In recent years, development of various information display devices has been desired due to miniaturization and diversification of electronic devices. For example, in the wristwatch market, development of new luxury wristwatches that incorporate digital displays into watches is underway, and displays with various external shapes such as round and oval shapes that match the design of the wristwatch body and bracelet are required. Has been.
しかし、例えば、特開2002−174823号公報に示すように、従来のディスプレイでは、四角形の基板上に複数の走査線及び複数のデータ線をそれぞれ縦方向及び横方向に配置し、碁盤の目状に配列された各画素を駆動している。したがって、ディスプレイの全表示領域のうち円形や楕円形となる領域部分だけを時計ケースの窓から見えるようにして使用する場合にも、四角形の基板に合わせて時計ケース内に矩形状の収納領域が必要とされ、表示領域の外周囲に表示に使用されない比較的に広い面積が存在する。また、円形状の表示領域の外周囲がいわゆる額縁となって時計デザインの自由度を妨げる。
このように、製品の表示領域の外周囲に広い額縁領域ができると、デザインの自由度が低下して、例えば腕時計のデザイン設計に不具合である。また、製品における表示器の画面比率が小さくなり、表示内容が制限されたり、表示が見え難くなるなどの不具合が生じる。 Thus, if a wide frame area is formed around the outer periphery of the display area of the product, the degree of freedom of design is reduced, which is a problem in the design design of a wristwatch, for example. In addition, the screen ratio of the display device in the product is reduced, causing problems such as display content being restricted and display being difficult to see.
よって、本発明は、丸形や楕円形などの表示画面に合わせて表示器基板の外形を丸形や楕円形などに近い形状とし、より自由な製品デザインを可能とする表示装置を提供することを目的とする。 Therefore, the present invention provides a display device that allows a more flexible product design by making the outer shape of the display board close to a round shape or an oval shape in accordance with a round or oval display screen. With the goal.
上記課題を解決するために、本発明は、複数の第1配線と複数の第2配線の各々の交点に対応した複数の画素電極と、上記複数の第1配線の各々に第1信号を供給する第1駆動回路と、上記複数の第2配線の各々に第2信号を供給する第2駆動回路と、有し、表示領域において上記複数の画素電極はマトリクス状に配列され、上記表示領域は、上記複数の第1配線のうちの少なくともひとつの第1配線と上記複数の第2配線のうちの少なくともひとつの第2配線とが直交以外の角度で斜交している一部領域を含み、上記複数の画素電極の各々の形状が矩形状であり、上記一部領域において、上記複数の第1配線が上記複数の画素電極の縦辺又は横辺と平行であり、かつ上記複数の第2配線が上記複数の画素電極の縦辺及び横辺のいずれとも非平行であり、上記一部領域において、上記複数の画素電極は、上記複数の第2配線の各々の延在方向に沿って斜行配置され、かつ上記複数の第2配線の何れかと接続されており、上記表示領域の外形が略正八角形であり、上記複数の第1配線又は上記複数の第2配線のいずれか一方が上記表示領域の外形の一辺と直交するように並設されており、上記一部領域において、上記複数の第1配線と上記複数の第2配線とが45度の角度で斜交するように配置されている、表示装置を提供する。 In order to solve the above problems, the present invention supplies a plurality of pixel electrodes corresponding to intersections of a plurality of first wirings and a plurality of second wirings, and a first signal is supplied to each of the plurality of first wirings. And a second drive circuit that supplies a second signal to each of the plurality of second wirings, wherein the plurality of pixel electrodes are arranged in a matrix in the display region, and the display region is includes at least one first interconnect and the partial area above a plurality of at least one of the second wiring of the second wiring are obliquely intersect at an angle other than perpendicular of said plurality of first wirings, Each of the plurality of pixel electrodes has a rectangular shape, and in the partial region, the plurality of first wirings are parallel to the vertical or horizontal sides of the plurality of pixel electrodes, and the plurality of second electrodes. The wiring is not on any of the vertical and horizontal sides of the plurality of pixel electrodes. Is a row, in the partial region, the plurality of pixel electrodes along the extending direction of each of the plurality of second wirings are skew arrangement and are connected to one of said plurality of second wirings cage, the outer shape of the display area is octagonal, one of the plurality of first wiring or the plurality of second wirings are arranged so as to be perpendicular to one side of the outer shape of the display area, In the partial area, a display device is provided in which the plurality of first wirings and the plurality of second wirings are arranged so as to cross at an angle of 45 degrees .
かかる構成によれば、表示領域の一部領域において複数の第1配線と複数の第2配線とを斜交させるので斜めの配線により配線相互間を狭ピッチ化することができ、表示領域外周に配置される駆動回路の配置面積(あるいは複数の第1配線又は複数の第2配線との外部接続に必要な領域)を減少することができる。それにより、走査線駆動回路、信号線駆動回路、外部駆動回路との接続端子、時計の竜頭などを表示領域の外周に沿って適宜に配置することができるので、製品外形に対する画面比率の向上(狭額縁化)を図ることが可能となる。 According to such a configuration, since the plurality of first wirings and the plurality of second wirings are obliquely crossed in a partial area of the display area, the pitch between the wirings can be narrowed by the diagonal wiring, It is possible to reduce the arrangement area of the drive circuit to be arranged (or a region necessary for external connection with the plurality of first wires or the plurality of second wires ). Thereby, the scanning line driving circuit, the signal line driver circuit, a connection terminal with an external drive circuit can be arranged as appropriate along the periphery of the display area and watch crown, improving the screen ratio product profile (Narrow frame) can be achieved.
上記表示領域は、その外形が略八角形であるため、表示領域の外形に斜辺を有する領域に上記斜交領域を適用することができ、斜交領域を利用した省スペース化のメリットを効果的に活かすことが可能となる。また、特に、例えば製品外形が円又は楕円形状の場合に、製品外形に対する画面比率を大きくすることができる。 The display area, the effect that the outer shape is substantially octagonal der because, it is possible to apply the oblique intersection area the area having a hypotenuse to the outer shape of the display area, the benefits of saving space using oblique intersection area It is possible to make use of it. In particular, when the product outer shape is a circle or an ellipse, for example, the screen ratio with respect to the product outer shape can be increased.
なお、本明細書において、「画素の形状」とは、画像を構成する最小単位の形状をいい、具体的には画素電極の形状が画素の形状となる。 In this specification, the “pixel shape” refers to the shape of the minimum unit constituting an image, and specifically, the shape of the pixel electrode is the shape of the pixel.
上記一部領域は、上記複数の走査線と上記複数の信号線との斜交角度が異なる複数の領域を有するようにしてもよい。 The partial area may include a plurality of areas having different oblique angles between the plurality of scanning lines and the plurality of signal lines.
また、前記斜交角度が異なる複数の領域の隣接する各々の境界において、前記複数の走査線又は前記複数の信号線の少なくとも一方が屈曲していることが好ましい。これによれば、上記一部領域の中に画素の大きさが異なる領域があったとしても、上記複数の走査線及び上記複数の信号線の配置を効率よく行うことができる。このため、大きさの異なる画素の領域を複数配置することにより任意の形状の上記表示領域に対しての対応が可能となる。 In addition, it is preferable that at least one of the plurality of scanning lines or the plurality of signal lines is bent at each adjacent boundary of the plurality of regions having different oblique angles. According to this, even when there are regions having different pixel sizes in the partial region, the plurality of scanning lines and the plurality of signal lines can be arranged efficiently. For this reason, by arranging a plurality of pixel regions having different sizes, it is possible to cope with the display region having an arbitrary shape.
さらに、上記表示領域に表示する画像データを格納する記憶部と、上記記憶部を制御する画像配列変換部とを備え、上記画像配列変換部は、供給される上記表示領域に表示すべき画像データを記憶部に第1又は第2の順序で書き込み、上記記憶部から上記画像データを上記第1又は第2の順序に対応して上記第2又は第1の順序で読み出して上記画像データにおける画素電極の配列を変換するものであり、上記第1の順序の書き込み又は読み出しを上記表示領域の画素電極の配列に対応した第1のアドレスで行い、上記第2の順序の書き込み又は読み出しを斜交した配線を含む上記複数の第1配線及び上記複数の第2配線により順次駆動される画素電極の配列に対応した第2のアドレスで行うことが好ましい。これによれば、画像データが予め上記画素の並びに対応して並び変えられていない場合は上記第1のアドレスを使用して上記記憶部への書込みを行い、上記画素の並びに対応して並び替えられている場合は上記第2のアドレスを使用して上記記憶部への書込みを行うことで、上記記憶部に書き込む前に、上記画像データを並べ替えておく手間を省くことができる。上記画像データに上記第1のアドレス又は上記第2のアドレスのいずれかを使用するかを識別することができるタグ又はフラグを付加しておくことにより、いずれかのアドレスを使用するかは上記画像配列変換部が上記タグ又はフラグを認識することで判断することができる。 Further, the image processing apparatus includes a storage unit that stores image data to be displayed in the display area, and an image arrangement conversion unit that controls the storage unit, and the image arrangement conversion unit supplies image data to be displayed in the supplied display area. Are written in the storage unit in the first or second order, and the image data is read from the storage unit in the second or first order corresponding to the first or second order, and the pixels in the image data are read out. The electrode arrangement is converted, and the first order writing or reading is performed at a first address corresponding to the pixel electrode arrangement in the display area, and the second order writing or reading is obliquely performed. The second address corresponding to the arrangement of the pixel electrodes sequentially driven by the plurality of first wirings and the plurality of second wirings including the wirings is preferable. According to this, if the image data has not been rearranged to correspond to the arrangement of the upper Symbol pixels Me pre uses the first address to write to the storage unit, corresponding to the arrangement of the upper Symbol pixels If the image data has been rearranged, writing to the storage unit using the second address can save the trouble of rearranging the image data before writing to the storage unit. . By adding a tag or flag that can identify whether the first address or the second address is used to the image data, it is determined whether any address is used. This can be determined by the array conversion unit recognizing the tag or flag.
さらに、上記記憶部は、複数の上記画像データを格納する容量を持ち、上記記憶部の第1の記憶領域に格納された上記画像データの読出し動作と、上記第1の記憶領域と異なる第2の記憶領域への上記第1のアドレスを用いての上記画像データの書込み動作とを並列に行うことが好ましい。これにより、上記画像データの上記記憶部からの読出し中に、次に表示する上記画像データの記憶部への格納が行えることから、表示の切り替えを素早く行うことができる。 Further, the storage unit has a capacity for storing a plurality of the image data, and the image data read operation stored in the first storage area of the storage unit and a second different from the first storage area. Preferably, the image data writing operation using the first address to the storage area is performed in parallel. As a result, during the reading of the image data from the storage unit, the image data to be displayed next can be stored in the storage unit, so that the display can be switched quickly.
本発明に係る電子機器は、上記のような表示装置を備えている。かかる構成によれば、電子機器の小型化と外形デザインの自由度の向上が図れると共に、製品外形に対する画面比率を向上(狭額縁化)させることができる。 An electronic apparatus according to the present invention includes the display device as described above. According to this configuration, it is possible to reduce the size of the electronic device and improve the degree of freedom in external design, and to improve the screen ratio relative to the product external shape (narrow frame).
以下、本発明の実施の形態について図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(第1の実施形態)
図1は、第1の実施形態のアクティブマトリクス型電気泳動(EPD)表示装置の概略図である。
(First embodiment)
FIG. 1 is a schematic diagram of an active matrix electrophoresis (EPD) display device according to the first embodiment.
図1に示すように、表示装置1は、概略、複数の画素をマトリクス状に配列してなる表示領域10、データドライバ(信号線駆動回路)12、ゲートドライバ(走査線駆動回路)14及びパネルコントロール回路16によって構成されている。
As shown in FIG. 1, a
パネルコントロール回路16は、データドライバ12及びゲートドライバ14を制御するものであり、図示しないパターンジェネレータ、画素配列変換部、タイミングジェネレータなどを含んで構成されている。このパネルコントロール回路16は、表示領域10に表示すべき画像を構成する画像データ(画像信号)、その他各種信号(クロック信号等)を生成し、データドライバ12及びゲートドライバ14へ出力する。具体的には、例えば、パターンジェネレータは、図示しない時計の機能が集積された時計CPUからカレンダ情報(年、月、日、曜日、時、分、秒)を受けて画像データを生成する。画像データは、例えば、二次元画像を順次走査して得られる画素のデータ列として生成される。後述する画素配列変換部は、画素データ列の各画素位置を変形した表示器の表示領域に合わせて配線された走査線、信号線による駆動順番(駆動画素位置)に対応して配置換えする。画素配列変換部は画素位置を調整した画像データをデータドライバ12に送る。また、タイミングジェネレータは、パネルコントロール回路16の既述内部回路、ゲートドライバ14やデータドライバ12を制御するための各種タイミング信号を生成する。なお、パネルコントロール回路16は、データドライバ12及びゲートドライバ14と、例えば、基板端子、フレキシブルプリント基板(FPC)等の配線18を介して電気的に接続されている。
The
表示領域10は、内角が約135°の八角形状の外形をしており、表示領域10内には、一方向(図示の上下方向)に延在する複数の信号線(データ線)20と、一部が屈曲した(折れ線状の)複数の走査線(ゲート線)22とが配列されている。表示領域10は、信号線20と走査線22が直交する直交領域(第1領域)10aと、信号線20と走査線22が斜交する斜交領域(第2領域)10bとによって構成されている。直交領域10aでは、信号線20は、図示の八角形の最上方の左右方向に延在する一辺(基準とする辺)と垂直(直角)な方向に配列されており、走査線22は、先の基準とする辺から右傾斜辺を一つ隔てて存在する上下方向に延在する辺に垂直な方向、すなわち、信号線20に垂直な方向に配列されている。斜交領域10bでは、信号線20は、直交領域10aと同一方向に配列されており、走査線22は、八角形の上記基準とする辺に隣接する左傾斜辺と平行な方向、すなわち、信号線20と45゜の角度で交わる方向に配列されている。信号線20の間隔及び走査線22の間隔は、信号線20と走査線22との交点が縦方向においても及び横方向においてもそれぞれ一直線上に整列するように定められる。信号線20と走査線22をこのように配列することで、後述するように、斜交領域10bにおいても直交領域10aと同様に、画素をマトリクス状に配置することができる。
The
信号線20と走査線22との各交点には、各々画素駆動回路及び画素電極を含む単位画素が設けられており、各交点がこのように配置されていることで、斜交領域10bにおいても、直交領域10aと同じ間隔で同じ形状の画素電極を配列することができる。本実施形態では、画素電極の形状は略正方形状であり、斜交領域10bでは、画素電極の対角線が走査線22上に乗るように配置される。各単位画素に含まれる電気泳動表示素子によって画像(二次元情報)が表示される。
A unit pixel including a pixel drive circuit and a pixel electrode is provided at each intersection of the
なお、本明細書で、表示領域とは、信号線20及び走査線22を縦、横、又は斜めに配置することにより、理論上画素を配置し得る領域(配線形成領域)をいう。また、本発明において、表示領域10内の信号線20と走査線22との各交点全てに、必ずしも画素が形成されていなくてもよい。例えば、八角形の表示領域10を、当該表示領域10より狭い窓部を有する枠体(外装)で覆う場合には、枠体で覆われ、外部より見えなくなる部分については、必ずしも画素を形成しなくてもよい。これにより、表示に寄与しない画素を減らし、表示装置の構成を簡素化することができる。
Note that in this specification, the display region refers to a region (wiring formation region) in which pixels can be theoretically arranged by arranging the
ゲートドライバ14は、八角形の表示領域10の二辺に沿うように、配置されている。ゲートドライバ14の各出力端子は、表示領域10の各走査線22とそれぞれ接続されており、各走査線22に所定の走査線選択信号(駆動信号)を順次供給する。選択信号は、アクティブ期間(Hレベル期間)が各走査線22を順次シフトする信号となっており、各走査線22に出力されることにより、各走査線22に接続された後述の画素駆動回路が順次オン状態とされる。
The
データドライバ12は、ゲートドライバ14に隣接する位置に、表示領域10の外周に沿って八角形の上側三辺に跨るように設けられている。データドライバ12の各出力端子は、表示領域10の各信号線20とそれぞれ接続されており、ゲートドライバ14によって選択された(オン状態の)各画素駆動回路に対してデータ信号(画素信号)を供給する。なお、データドライバ12の構成については後述する。
The
図2は、単位画素の具体的な構成を説明する説明図である。同図において図1と対応する部分には同一符号を付し、かかる部分の説明は省略する。 FIG. 2 is an explanatory diagram illustrating a specific configuration of the unit pixel. In the figure, parts corresponding to those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.
図2(a)は、表示器の表示領域を示しており、同図(b)は、表示領域を構成する各画素の画素駆動回路を示している。図2(b)に示すように、単位画素24は、スイッチング用の薄膜トランジスタ(TFT)26及び保持容量28を含む画素駆動回路25と、電気泳動表示素子30とを含んで構成されている。薄膜トランジスタ26は、例えばNチャネルトランジスタであって、そのゲートが走査線22に接続され、ソースが信号線20に接続され、ドレインが電気泳動表示素子30の画素電極に接続されている。電気泳動表示素子30は、各画素ごとに設けられる画素電極と、各画素共通に用いられる共通電極との間に電気泳動層を介在させて構成されている。保持容量28は、電気泳動表示素子30と並列に接続されており、薄膜トランジスタ26によって画素電極に印加された電圧を保持する。
FIG. 2A shows a display area of the display, and FIG. 2B shows a pixel driving circuit of each pixel constituting the display area. As shown in FIG. 2B, the unit pixel 24 includes a
かかる構成において、特定の走査線22に選択信号が供給され、該信号の供給に同期して各信号線20に画素データ信号が供給されると、各画素駆動回路25によって走査線22に接続された一群の画素(電気泳動表示素子)30に各画素データ信号のレベルに対応した輝度が設定される。各走査線22の画素群について同様の画素データの書き込みを行うことによって表示領域に画像が形成される。各画素の輝度レベルは保持容量28によって次の画像フレームによるデータ更新まで保持される。なお、傾斜領域の存在に対応した画像データの表示器への供給については後述の他の実施形態例で説明する。
In such a configuration, when a selection signal is supplied to a
図3(a)は、信号線20及び走査線22と画素電極40(以下、画素ともいう)との位置関係を説明するための図であり、図3(b)は、斜交領域10bにおける画素駆動回路25の領域と画素電極40の領域との位置関係を説明するための図である。
FIG. 3A is a diagram for explaining the positional relationship between the
図3(a)に示すように、各画素電極40は、信号線20と走査線22との各交点に対応する位置にマトリクス状に配列されている。各画素電極40は、走査線22に沿って順次駆動されることになる。具体的には、複数の走査線22のうち、図示のY1が選択される(選択信号Y1が供給される)と走査線Y1に沿って配置された一群の画素40aが、Y2が選択されると一群の画素40bが、Y3が選択されると一群の画素40cが、・・・・・というように、選択された走査線22に沿って配置された一群の画素が順次駆動されることになる。各走査線22の駆動に同期して各信号線20から画素データ(画素信号)が供給されることによって、選択された走査線に対応した一群の画素にそれぞれの輝度情報が保持される。例えば、一群の画素40aの一画素である画素40(Xn,Y1)はXn番目の信号線20とY1番目の走査線22に接続された画素駆動回路を介して駆動されて、輝度情報が保持される。
As shown in FIG. 3A, the
また、図3(b)に示すように、信号線20と走査線22とが斜交する斜交領域10bでは、2本の信号線20と2本の走査線22とに囲まれた平行四辺形状の領域内に、画素駆動回路25を形成し、その一部に被さるように上層に当該画素駆動回路25が駆動する画素電極40が設けられている。
In addition, as shown in FIG. 3B, in the
図4は、電気泳動表示素子の構成例を説明する模式断面図である。図4に示すように本実施形態の電気泳動表示素子30は、ガラス又は樹脂等からなる基板(図示なし)上に形成された画素電極32(図3における符号40に対応)と、ガラス又は樹脂等からなる光透過性の基板(図示なし)上に形成された共通電極34との間に、電気泳動層35を介在させて構成されている。画素電極32は、必ずしも透明電極である必要はないが、例えば酸化インジウム・スズ(ITO)膜などで構成される。共通電極34には、光透過性の透明電極が用いられ、例えば、ITO膜などで構成される。電気泳動層35は、バインダにより固定された多数のマイクロカプセル36によって構成されている。マイクロカプセル36内には、分散媒(分散液)37、電気泳動粒子38a、38bが含まれている。ここでは、電気泳動粒子38aは電気的にマイナスに帯電した白色の粒子(白粒子)であり、電気泳動粒子38bは電気的にプラスに帯電した黒色の粒子(黒粒子)としている。
FIG. 4 is a schematic cross-sectional view illustrating a configuration example of an electrophoretic display element. As shown in FIG. 4, the
次に、本実施形態の電気泳動表示装置1の画像表示原理について簡単に説明する。
Next, the principle of image display of the
本実施形態の電気泳動表示装置1では、画素電極32と共通電極34の間に印加する電圧を制御することにより、これらの電気泳動粒子38a、38bの空間的配置を変化させ、各画素の電気泳動粒子の分布状態を変化させて画像表示がなされる。具体的には、例えば、図4(a)に示すように、共通電極34を基準にして負極性の電圧を画素電極32に印加すると、表示面側の共通電極34側にマイナスに帯電した白色の電気泳動粒子38aがクーロン力によって移動し、プラスに帯電した黒色の電気泳動粒子38bは画素電極32側に移動するので、表示面には白色が表示されることになる。また、一方で、図4(b)に示すように、共通電極34を基準にして正極性の電圧を画素電極32に印加すると、表示面側の共通電極34側にはプラスに帯電した黒色の電気泳動粒子38bが集まり、マイナスに帯電した白色の電気泳動粒子38aは画素電極32側に集まるので、表示面には黒色が表示されることになる。
In the
電気泳動粒子38a、38bは、電気泳動粒子38a、38bの比重と分散媒37の比重とをほぼ等しくなるように設定することによって、電気泳動表示素子30(電気泳動層35)への外部電界の印加を停止した後においても、電気泳動層35中の所定の位置に長時間に亘り留めることができる。
The electrophoretic particles 38a and 38b are set so that the specific gravity of the electrophoretic particles 38a and 38b and the specific gravity of the
電気泳動粒子38a、38bの移動速度は、電界強度(印加電圧)に応じて定まる。また、電気泳動粒子38a、38bの移動距離は、印加電圧と印加時間に応じて定まることになる。したがって、印加電圧及び印加時間を調整することで、電気泳動粒子38a、38bを電極間で移動させることができる。 The moving speed of the electrophoretic particles 38a and 38b is determined according to the electric field strength (applied voltage). Further, the moving distance of the electrophoretic particles 38a and 38b is determined according to the applied voltage and the applied time. Therefore, the electrophoretic particles 38a and 38b can be moved between the electrodes by adjusting the applied voltage and the applied time.
上述したように、本実施形態によれば、走査線22を折れ線状とし、表示領域10の一部の領域で信号線20と斜交させるので、信号線20及び走査線22の信号入力端子を八角形の表示領域の外周の所望の辺位置に配置することが可能となる。したがって、走査線22及び信号線20への各種信号を送るためのゲートドライバ14及びデータドライバ12の配置や、パネルコントロール回路16との接続端子の配置を表示領域10の外周に沿わせることができ、狭額縁化を図ることが可能となる。また、本実施形態では、一部に直交領域10aを残すことで、第5の実施形態で後述するような画像変換処理の必要な領域を少なく留めることができるので、全面が斜交領域の場合と比較して、表示速度を速めることができる。また、表示領域が八角形なので、斜交領域を利用した省スペース化のメリットを効果的に活かすことが可能となる。
As described above, according to the present embodiment, the
なお、上述した実施形態では、画素の配置が縦方向にも横方向にも直線状に並ぶ配置について説明したが、これに限定されず、マトリクス状の画素配置は、例えば、カラー表示装置におけるデルタ型配置のように、一列ごとに画素が1/2ピッチずれた配置であってもよい。また、信号線20の間隔及び走査線22の間隔についても、画素の配置に合わせて、信号線20と走査線22との交点が各画素に対応する位置に配置されるように、適宜変更することが可能である。これにより、画素配置を表示される画像データに適したものとすることができる。なお、以下の実施形態についても同様である。
In the above-described embodiment, the pixel arrangement is described as being arranged linearly in both the vertical direction and the horizontal direction. However, the present invention is not limited to this, and the matrix pixel arrangement is, for example, a delta in a color display device. As in the mold arrangement, the arrangement may be such that the pixels are shifted by 1/2 pitch for each column. Further, the interval between the
また、上記例においては、ゲートドライバ14及びデータドライバ12を表示領域10の周囲に配置した例について説明したが、これに限らず、ゲートドライバ14及びデータドライバ12を外付けにしてもよい。
In the above example, the example in which the
(第2の実施形態)
第1の実施形態では画素形状は正方形であったが、第3の実施形態では長方形の画素を用いている。
(Second Embodiment)
In the first embodiment, the pixel shape is square, but in the third embodiment, rectangular pixels are used.
図5は、第2の実施形態に係る細長の八角形状の表示領域を備えた表示装置の画素配置を説明するための図である。図5(a)は、表示領域の外形と表示領域の斜交領域と直交領域を含む一部拡大図を示し、図5(b)は、走査線と画素の位置関係を示す。図5において図2と対応する部分には同一符号を付し、かかる部分の説明は省略する。 FIG. 5 is a diagram for explaining a pixel arrangement of a display device including an elongated octagonal display area according to the second embodiment. FIG. 5A shows a partially enlarged view including the outer shape of the display area and the oblique and orthogonal areas of the display area, and FIG. 5B shows the positional relationship between the scanning lines and the pixels. 5, parts corresponding to those in FIG. 2 are denoted by the same reference numerals, and description thereof will be omitted.
図5(a)に示すような細長の八角形状(楕円状)の表示領域10の場合、走査線22は、斜交領域10bでは、表示領域10の斜辺と平行になるように配置される。また、斜辺の傾斜角に合わせて画素(画素電極)40の長方形の長辺と短辺の比(縦横比)が定まる。すなわち、図5(b)に示すように、tan(θ2)=b/aとなる。ここで、a,bはそれぞれ画素の縦辺及び横辺の長さを示し、θ2は、画素40の縦辺と対角線とのなす角を示す。また、θ2は、走査線22と信号線20とのなす角(走査線22の傾斜角)θ1と一致する。画素40は、画素40の対角線が走査線22上に乗るように配置される。走査線22の間隔及び信号線20の間隔は、走査線22と信号線20との各交点が縦方向及び横方向において直線上に並ぶように定められる。
In the case of an elongated octagonal (elliptical)
本実施形態の表示装置では、斜交領域10bにおいて、走査線22が八角形の表示領域10の斜線に合わせて平行に配置され、また、走査線22の傾斜角θ1に対応して、画素の縦横比を定めるので、八角形の表示領域10内に長方形状の画素を効率よく、整列させることができる。さらに、信号線20の間隔及び走査線22の間隔を、信号線20と走査線22との各交点が縦方向にも、横方向にも直線状に並ぶように定められるので、直交領域10a及び斜交領域10bに亘る全領域で画素を縦方向にも横方向にも直線状に整列させることが可能となる。
In the display device of the present embodiment, the
なお、上記例では、表示領域10の斜辺の傾斜角に合わせて走査線22の傾斜角θ1、画素の縦横比を定めたが、逆に、画素の縦横比から、表示領域10の斜辺の傾斜角、すなわち、表示領域10の形状を定めてもよい。
In the above example, the inclination angle θ1 of the
(第3の実施形態)
第1の実施形態では、直交領域と斜交領域を含む表示領域を備えた表示装置について説明したが、第3の実施形態では、斜交領域のみからなる表示領域を備えた表示装置について説明する。
(Third embodiment)
In the first embodiment, the display device including the display area including the orthogonal region and the oblique region has been described. In the third embodiment, the display device including the display region including only the oblique region is described. .
図6は、第3の実施形態に係る表示装置の表示領域の配線パターンを説明するための図である。同図において図1と対応する部分には同一符号を付し、かかる部分の説明は省略する。 FIG. 6 is a diagram for explaining a wiring pattern in the display area of the display device according to the third embodiment. In the figure, parts corresponding to those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.
図6に示すように、表示領域10には、直線状の複数の信号線20と直線状の複数の走査線22とが斜交するように配置されている。信号線20の間隔及び走査線22の間隔は、画素がマトリクス状に配置されるように、信号線20と走査線22との各交点の位置が調整されている。
As shown in FIG. 6, a plurality of
本実施形態によれば、信号線と走査線とを斜交させることで配線の配置の自由度が広がり、表示領域の形状に応じて、走査線及び信号線への各種信号を送るための走査線駆動回路及び信号線駆動回路の配置を表示領域の形状の斜辺に沿った配置とすることができるので、狭額縁化を図ることができる。また、表示領域全体を斜交領域とすることで、単一の画素セルで構成できるので、直交領域と斜交領域とから表示領域が構成される場合に比較し、製造工程が容易となる。また、表示領域の外形の一部の辺を査線駆動回路及び信号線駆動回路に使用せずにすむので、基板との外部接続端子や時計の竜頭などを配置するスペースを確保することができて具合がよい。 According to this embodiment, the signal lines and the scanning lines are obliquely crossed to increase the degree of freedom of wiring arrangement, and scanning for sending various signals to the scanning lines and the signal lines according to the shape of the display area. Since the arrangement of the line driver circuit and the signal line driver circuit can be arranged along the oblique side of the shape of the display region, a narrow frame can be achieved. In addition, since the entire display area is an oblique area, the display area can be configured by a single pixel cell, so that the manufacturing process becomes easier as compared to the case where the display area is composed of an orthogonal area and an oblique area. In addition, since it is not necessary to use a part of the outline of the display area for the inspection line drive circuit and the signal line drive circuit, it is possible to secure a space for arranging the external connection terminal with the substrate and the crown of the watch. Good condition.
(第4の実施形態)
第4の実施形態では、ゲートドライバを分割した例について説明する。
(Fourth embodiment)
In the fourth embodiment, an example in which the gate driver is divided will be described.
図7は、第4の実施形態に係る表示装置を説明するための図である。同図において図1と対応する部分には同一符号を付し、かかる部分の説明は省略する。 FIG. 7 is a diagram for explaining a display device according to the fourth embodiment. In the figure, parts corresponding to those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.
本実施形態に係る表示装置では、図7に示すように表示領域10の両側に2つのゲートドライバ14a、14bが設けられている。この左右の各ゲートドライバ14a、14bに、走査線22が交互に接続されている。例えば、奇数番目の走査線はゲートドライバ14aに接続され、偶数番目の走査線22はゲートドライバ14bに接続されている。また、左右の各ゲートドライバ14a、14bから伸びる走査線22は、表示領域10の上部の3辺に沿う(並行となる)ように、左右対称に配置されている。
In the display device according to the present embodiment, two gate drivers 14a and 14b are provided on both sides of the
本実施形態では、ゲートドライバを2つに分けることで、ゲートドライバ内における走査線22との配線間隔を略2倍に広げることができ、表示領域の形状及び製品外形などに合わせた回路設計が容易となる。
In the present embodiment, by dividing the gate driver into two, the wiring interval with the
(第5の実施形態)
第5の実施形態について図8を参照して説明する。同図は、図1の実施形態に示した配線のレイアウトに従った表示装置への画像データの供給方法を説明する説明図である。図8(a)及び同図(b)に示すように、表示装置は縦横各々21個の矩形状画素からなる四角形の表示領域の四隅の角部領域を除いて八角形状の表示領域10を構成している。図8において、図中の梨地領域は走査線がデータ線と直交する既述直交領域10a(図1参照)の画素に対応している。また、同図中のより濃い領域は走査線がデータ線と斜交する既述斜交領域10b(図1参照)の画素に対応している。以下、詳述するように、画像を構成する斜交領域10bの画素データ(図8(a))は走査線の傾斜に対応して画素位置が変換された画像データとして表示器に供給される(図8(b))。
(Fifth embodiment)
A fifth embodiment will be described with reference to FIG. This figure is an explanatory diagram for explaining a method of supplying image data to the display device according to the wiring layout shown in the embodiment of FIG. As shown in FIG. 8A and FIG. 8B, the display device forms an
図8(a)は、表示装置の表示画面に表示される画像を示している。
図8(a)に示すような行y1〜y21及び列x1〜x21の直交座標データとして各画素が表される画像パターン(線順次走査データ)を、斜交領域を有する八角形の表示領域10に走査線22ごとに順次選択して画素を表示する場合には、直交座標の画像データを信号線20及び傾斜配線部と直線配線部を含む走査線22で表される座標系データに変換する必要がある。図8(b)に、図8(a)に示した画像をX1〜X21の信号線20と及びY1〜Y21の走査線22で表される座標データに変換した変換後の画像を示す。
FIG. 8A shows an image displayed on the display screen of the display device.
An image pattern (line sequential scanning data) in which each pixel is represented as orthogonal coordinate data in rows y1 to y21 and columns x1 to x21 as shown in FIG. When the pixels are sequentially selected for each
このような画像変換は、外部でデータ変換したもの表示器に与えてもよく、未変換の画像データを第1の実施形態で説明した画素配列変換部でデータ変換して表示を行うようにしてもよい。画像変換用に別途CPUを設けてもよい。以下に、かかる場合を例に採り、画像の変換方法について具体的に説明する。 Such image conversion may be given to an externally converted data display, and unconverted image data is converted into data by the pixel array conversion unit described in the first embodiment for display. Also good. A separate CPU may be provided for image conversion. Hereinafter, taking such a case as an example, the image conversion method will be described in detail.
図9は、本実施形態の表示装置に使用する画素配列変換部50の概要を説明するための図である。図9に示すように、表示装置1は、概略、複数の画素をマトリクス状に配列してなる表示領域10、データドライバ12、ゲートドライバ14、メモリ部55への書き込みアドレスを出力する第1のアドレス出力部52、メモリからの読み出したアドレスを出力する第2のアドレス出力部53、外部から供給される画像データを書き込みアドレスに従ってメモリ部55に書き込む書込部54、メモリ部55から読み出しアドレスに従って画素データを読み出す読み出し部56、及びタイミングジェネレータ58によって構成されている。第1のアドレス出力部52、第2のアドレス出力部53、書込部54、メモリ部(記憶部)55、読出部56は画素配列変換部50を構成する。
FIG. 9 is a diagram for explaining an outline of the pixel
かかる構成によって、画素配列変換部50は、表示領域に表示すべき画像データをメモリ部55に画像の線順次走査に対応した書き込みアドレスで書き込みを行う。次に、メモリ部55から斜交部分を含む各走査線に対応した読み出しアドレスで画素データを読み出す。読み出した画素データ列は画像データとしてデータドライバ12に供給される。
With this configuration, the pixel
例えば、図示しないパターンジェネレータから出力された、画像の線順次走査による一連の画像データD(1),D(2),…D(441)を連続な第1のアドレスによってメモリ部55にD(x1,y1),D(x2,y1),D(x3,y1),…,D(x20,y21),D(x21,y21)として書き込みを行う。なお、図8(a)に示すように、表示領域10に相当する部分以外の領域(角部)の画素データは表示されないので、予めパターンジェネレータの当該領域の出力を「0」としておくことができる。
For example, a series of image data D (1), D (2),... D (441) output from a pattern generator (not shown) by line-sequential scanning of an image is stored in the memory unit 55 by a continuous first address D ( x1, y1), D (x2, y1), D (x3, y1),..., D (x20, y21), D (x21, y21) are written. As shown in FIG. 8A, pixel data in a region (corner portion) other than the portion corresponding to the
次に、傾斜(斜交)を含む第1の走査線20(Y1)の配置位置に対応した第2のアドレスで画素データを読み出す。例えば、画素データD(x1,y8),D(x2,y7),D(x3,y6),D(x4,y5),D(x5,y4),D(x6,y3),D(x7,y2),D(x8,y1),D(x9,y1),D(x10,y1),D(x11,y1),D(x12,y1),D(x13,y1),…,D(x14,y1),D(x15,y1),…,D(x21,y1)を読み出す。ここで、画素データD(x15,y1),…,D(x21,y1)は領域10外となって表示されないので、上記のように「0」等のデータを入れておくことができる。
Next, pixel data is read at a second address corresponding to the arrangement position of the first scanning line 20 (Y1) including the inclination (oblique). For example, pixel data D (x1, y8), D (x2, y7), D (x3, y6), D (x4, y5), D (x5, y4), D (x6, y3), D (x7, y2), D (x8, y1), D (x9, y1), D (x10, y1), D (x11, y1), D (x12, y1), D (x13, y1), ..., D (x14) , Y1), D (x15, y1),..., D (x21, y1) are read out. Here, since the pixel data D (x15, y1),..., D (x21, y1) are not displayed outside the
次に、第2の走査線20(Y2)の配置位置に対応した第2のアドレスで画素データを読み出す。例えば、画素データD(x1,y9),D(x2,y8),D(x3,y7),D(x4,y6),D(x5,y5),D(x6,y4),D(x7,y3),D(x8,y2),D(x9,y2),D(x10,y2),D(x11,y2),D(x12,y2),D(x13,y2),D(x14,y2),D(x15,y2),D(x16,y2)…,D(x21,y2)を読み出す。ここで、画素データD(x16,y1),…,D(x21,y1)は領域10外となって表示されないので、上記のように「0」等のデータを入れておくことができる。
Next, pixel data is read at a second address corresponding to the arrangement position of the second scanning line 20 (Y2). For example, pixel data D (x1, y9), D (x2, y8), D (x3, y7), D (x4, y6), D (x5, y5), D (x6, y4), D (x7, y3), D (x8, y2), D (x9, y2), D (x10, y2), D (x11, y2), D (x12, y2), D (x13, y2), D (x14, y2) ), D (x15, y2), D (x16, y2)..., D (x21, y2). Here, since the pixel data D (x16, y1),..., D (x21, y1) are not displayed outside the
このように、第2の走査線20(Yn)の配置位置に対応した第2のアドレスで画素データの読み出しを繰り返し、斜交領域の画素データの位置が位置変換された画像データを得る。画像データはデータドライバ12に供給される。読み出された画像データの配列を連続的に示せば、図8(b)のように示される。
In this manner, pixel data is repeatedly read at the second address corresponding to the arrangement position of the second scanning line 20 (Yn), and image data in which the position of the pixel data in the oblique region is converted is obtained. The image data is supplied to the
また、上記の画素データ位置変換結果に基づいて、一連の画像データD(1)〜D(441)のメモリ部への書き込みの際に画素データの位置変換を行い、読み出し時に線順次走査で読み出しても良い。すなわち、供給される画像データを斜交した配線を含む各走査線に対応したメモリ部55のアドレス位置に書き込み、次に、メモリ部55から線順次操作の読み出しアドレスで画素データを読み出す(図8(b)参照)。 Further, based on the pixel data position conversion result, the position of the pixel data is converted when the series of image data D (1) to D (441) is written to the memory unit, and read by line sequential scanning when reading. May be. In other words, the supplied image data is written to the address position of the memory unit 55 corresponding to each scanning line including the oblique wiring, and then the pixel data is read from the memory unit 55 at the read address of the line sequential operation (FIG. 8). (See (b)).
例えば、図示しないパターンジェネレータから出力された、画像の線順次走査による一連の画像データD(1),D(2),…D(441)を、画素データD(1)〜D(7)を除去、D(8)〜D(21)→D(X8,Y1)〜D(X21,Y1),D(22)〜D(27)を除去、斜交領域の画素データD(28)→D(X7,Y1),D(29)〜D(42)→D(X8,Y2)〜D(X21,Y2),D(43)〜D(47)を除去、斜交領域の画素データD(48)→D(X6,Y1),同D(49)→D(X7,Y2),D(50)〜D(63)→D(X8,Y3)〜D(X21,Y3),…D(421)〜D(427)を除去、D(428)〜D(441)→D(X8,Y21)〜D(X21,Y21)のように、一連の画像データD(1)〜D(441)のうち斜交領域の画素データD(28),D(48),D(49),…D(406)を位置移動してメモリ部55に書き込むようにしても良い。 For example, a series of image data D (1), D (2),... D (441) output from a pattern generator (not shown) by line sequential scanning of the image is converted into pixel data D (1) to D (7). Removal, D (8) to D (21) → D (X8, Y1) to D (X21, Y1), D (22) to D (27) are removed, Pixel data D (28) → D of the oblique region (X7, Y1), D (29) to D (42) → D (X8, Y2) to D (X21, Y2), D (43) to D (47) are removed, and pixel data D ( 48) → D (X6, Y1), D (49) → D (X7, Y2), D (50) to D (63) → D (X8, Y3) to D (X21, Y3),. 421) to D (427) are removed, and a series of images such as D (428) to D (441) → D (X8, Y21) to D (X21, Y21) Among the data D (1) to D (441), the pixel data D (28), D (48), D (49),. Anyway.
なお、本例においても、図8(a)に示すように、表示領域10に相当する部分以外の領域(四隅部)の画素データは表示されないので、予めパターンジェネレータの当該領域の出力を「0」としておくことができる。読み出した画素データ列は画像データとしてデータドライバ12に供給される。このようにしても、元の画像データが斜交部を含む走査線の曲がりに対応して画素配列変換されるので、表示領域に適切に元の画像が再生される。
In this example as well, as shown in FIG. 8A, pixel data in a region (four corners) other than the portion corresponding to the
また、予め用意された2つの座標系のアドレス変換テーブルを使用して、供給される画像データの各画素のアドレスを対応するアドレスに変換し、変換後のアドレスの順番で画素データを並べ替えて画像データを得て、これをデータドライバ12に供給することとしても良い。
In addition, the address conversion table of two coordinate systems prepared in advance is used to convert the address of each pixel of the supplied image data into a corresponding address, and the pixel data is rearranged in the order of the converted addresses. Image data may be obtained and supplied to the
座標変換テーブルは、供給される画像の画素データをD(m,n)とすると、例えば、D(x1,y8)→D(X1,Y1)、D(x1,y9)→D(X1,Y2)、・・・・D(x7,y20)→D(X7,Y19)、D(x7,y21)→D(X7,Y20)のように、直交座標で表される座標と変換座標で表される座標が1対1に対応するテーブルを用いることができる(図8(a)、同(b)参照)。なお、座標変換テーブルによらず、画素配列の規則性を利用して演算処理により求めてもよい。 For example, D (x1, y8) → D (X1, Y1), D (x1, y9) → D (X1, Y2), where D (m, n) is the pixel data of the supplied image. ),... D (x7, y20) → D (X7, Y19), D (x7, y21) → D (X7, Y20). A table with one-to-one coordinates can be used (see FIGS. 8A and 8B). In addition, you may obtain | require by an arithmetic processing using the regularity of a pixel arrangement irrespective of a coordinate conversion table.
図10は、データドライバ12のブロック図である。図10に示すように、データドライバ12は、供給される画像データの直並列変換を行うシフトレジスタ121、第1ラッチ回路122、第2ラッチ回路123、ラッチ値に対応した輝度信号電圧を発生するDA変換回路124等によって構成されている。DA変換回路124の各出力が走査線22の選択に同期して各データ線20に出力される。これにより、表示領域の各画素が個々に設定されたレベルで駆動されて表示領域に画像が形成される。
FIG. 10 is a block diagram of the
本実施形態によれば、原画像を出力用の画像(出力画像)に変換する手段を備えているので、記憶部(画像メモリ)に蓄積された原画像を画像出力時に走査線及び信号線の配置パターンに応じた出力画像に変換することが可能となる。また、表示装置側で画素配列変換を行うので、外部から画像を入力する際に、外部装置で予め画像を変換する工程を省略し得る。また、変換テーブルを有することで、複雑な演算等をする必要がなく、容易に座標の変換が可能となり、高速処理が可能となる。 According to the present embodiment, since there is provided means for converting the original image into an output image (output image), the original image stored in the storage unit (image memory) is scanned with the scanning lines and signal lines. It is possible to convert the output image according to the arrangement pattern. Further, since the pixel arrangement conversion is performed on the display device side, when an image is input from the outside, the step of converting the image in advance by the external device can be omitted. In addition, since the conversion table is provided, it is not necessary to perform a complicated calculation or the like, and the coordinates can be easily converted, thereby enabling high-speed processing.
なお、上記例においては、画素配列変換を表示装置1内で行うこととしたが、画素配列変換を外部装置により別途行い、画素配列変換を行った画像データを表示器に供給してもよい。
In the above example, the pixel array conversion is performed in the
(第6の実施形態)
第6の実施形態では、走査線と信号線とが複数の異なる角度で斜交する表示装置の構成例を図11および図12に基づいて説明する。図11は、時計の表示板の例である。図11に示す表示板200は、外形上斜めとなる部分はその辺の途中で2箇所角度が変わっている。詳細には、図示の角度変更点201および角度変更点202において、辺が斜行する角度が異なっている。このような表示板200の一部領域203を拡大し、各走査線22と各信号線20を示したのが図12である。表示板200が複数の角度変更点を有する形状であっても、図12に示すように、走査線22と信号線20との交差する角度(斜交角度)を変えることで表示板を構成することが可能である。例えば、図12に示す領域210と領域211とを比べると、領域210の方が走査線22と信号線20との交差角度が大きく、領域211の方が走査線22と信号線20との交差角度が小さい。同様に、図12に示す領域212と領域211とを比べると、領域212の方が走査線22と信号線20との交差角度が大きく、領域211の方が走査線22と信号線20との交差角度が小さい。図示のように、互いに隣接する領域210と領域211との境界においては走査線22が屈曲している。同様に、互いに隣接する領域211と領域212との境界においても走査線22が屈曲している。このように各領域において走査線22と信号線20との交差角度が異なる場合には、各々において走査線22と信号線20との交点に対応づけて設けられる画素の大きさを異ならせればよい。具体的には、走査線22と信号線20との交差角度がより大きい領域210、212においては、領域211における場合よりも画素を小さくすればよい。なお、図12に示す例では複数の領域の隣接する各々の境界において走査線22が屈曲していたが、信号線20を屈曲させてもよいし、走査線22および信号線20の双方を屈曲させてもよい。それにより、画素配置の自由度が高まる。
(Sixth embodiment)
In the sixth embodiment, a configuration example of a display device in which scanning lines and signal lines cross at a plurality of different angles will be described with reference to FIGS. 11 and 12. FIG. 11 is an example of a timepiece display board. In the
(第7の実施形態)
第7の実施形態では、上記した実施形態におけるメモリ部(記憶部)におけるデータの配置の例と、このデータ配置の例における第1のアドレスと第2のアドレスとの関係について説明する。図13は、第7の実施形態を説明するための、表示体の表示領域10の模式図である。四角(矩形)で区切られたひとつひとつが画素を構成する。21本の各走査線Y1、Y2、・・・Y21は、それぞれ、図示した通りの画素に対して選択信号を供給する。また、19本の各信号線X1、X2、・・・X19は、それぞれ、図中において縦方向に並んだ複数の画素に対して共有される。図13からもわかるように、第1の走査線Y1から第7の走査線Y7までは対応する画素の数が最大となり、第8の走査線Y8から第21の走査線Y21に向かうにつれ、各走査線に対応する画素の数は徐々に少なくなる。
(Seventh embodiment)
In the seventh embodiment, an example of data arrangement in the memory unit (storage unit) in the above-described embodiment and a relationship between the first address and the second address in this data arrangement example will be described. FIG. 13 is a schematic diagram of the
上記のように各走査線、各信号線及び各画素が配置された表示領域に対応してメモリ部55に格納される画像データの配置の一例を図14に示す。図中において、各走査線データの左上に表記されているのはデータ格納アドレスの一例である。図14は、一画面分の画像データの配置を示したものであり、複数の画像データを格納する場合は図14に示す画像データの配置を繰り返してメモリ部55に格納するようにしてもよい。画像データのメモリ部55での配置は、走査線の選択に合わせた形、すなわち上記第2のアドレスにより配置されている。各画像データは、上記第2のアドレスの順に読み出され、該当する画素の位置に対応した信号線に供給される。 FIG. 14 shows an example of the arrangement of image data stored in the memory unit 55 corresponding to the display area in which each scanning line, each signal line, and each pixel is arranged as described above. In the drawing, an example of a data storage address is shown at the upper left of each scanning line data. FIG. 14 shows the arrangement of image data for one screen. When storing a plurality of image data, the arrangement of the image data shown in FIG. 14 may be repeated and stored in the memory unit 55. . The arrangement of the image data in the memory unit 55 is arranged according to the scanning line selection, that is, the second address. Each image data is read in the order of the second address and supplied to the signal line corresponding to the position of the corresponding pixel.
(第8の実施形態)
第8の実施形態では、第7の実施形態における表示領域を例にして、上記のメモリ部55と上記第1のアドレス及び上記第2のアドレスを用いての画像データの配列の変換に関して説明する。本実施形態において、第1のアドレスと第2のアドレスの対応は、図15および図16のようになる。各図においては、第1のアドレスが左欄に示され、各第1のアドレスに対応付けられる第2のアドレスが右欄に示されている。例えば、第1のアドレス“0007”に対応する第2のアドレスが“0007”、第1のアドレス“0008”に対応する第2のアドレスが“0008”、・・・、第1のアドレス“000D”に対応する第2のアドレスは“000D”である。また、第1のアドレス“001B”に対応する第2のアドレスが“0006”、第1のアドレス“001C”に対応する第2のアドレスが“001C”、・・・、第1のアドレス“0023”に対応する第2のアドレスは“000E”である。なお、他の欄についても同様であり、これ以上の説明は省略する。
(Eighth embodiment)
In the eighth embodiment, the display area in the seventh embodiment is taken as an example to explain the conversion of the image data array using the memory unit 55, the first address, and the second address. . In the present embodiment, the correspondence between the first address and the second address is as shown in FIGS. In each figure, the first address is shown in the left column, and the second address associated with each first address is shown in the right column. For example, the second address corresponding to the first address “0007” is “0007”, the second address corresponding to the first address “0008” is “0008”,..., The first address “000D” The second address corresponding to "" is "000D". Further, the second address corresponding to the first address “001B” is “0006”, the second address corresponding to the first address “001C” is “001C”,..., The first address “0023”. The second address corresponding to "" is "000E". The same applies to the other columns, and further description is omitted.
図17は、第8の実施形態における表示装置の一部を示すブロック図である。元画像データaは、画像データを構成する画素と該画素の位置情報を含む画像データである。元画像データaは、図中の制御部70により、第1のアドレスを使用して複数の画素の配列の並びに対応した第1の順序、又は、第2のアドレスを使用して選択信号による並びに対応した第2の順序、のいずれかに並び変えられる。そして、この並び替えられた画像データは、用いられるアドレスに対応したアドレス選択信号eとともに、第1のアドレスc又は第2のアドレスdと同期を取って、入力画像データbとしてメモリ部(記憶部)55に供給される。アドレス選択信号eで選択されるアドレスはメモリ部55への書込み動作に使用されるアドレスである。メモリ部55に対する書込み制御信号fおよび読出し制御信号gは制御部70から適宜アドレス変換部72へ供給される。記憶部55に格納された画像データを読み出すときは第2のアドレスが使用される。タイミングジェネレータ58は、制御部タイミング信号h、制御部タイミング信号k、信号線駆動回路タイミング信号m、走査線駆動回路タイミング信号n、を制御部70に供給する。制御部70は、データドライバ(信号線駆動回路)12に信号線駆動回路制御信号pを供給し、ゲートドライバ(走査線駆動回路)14に走査線駆動回路制御信号qを供給する。タイミングジェネレータ58、制御部70及びアドレス切替部72を含んで「画像配列変換部80」が構成される。
FIG. 17 is a block diagram illustrating a part of the display device according to the eighth embodiment. The original image data a is image data including pixels constituting the image data and position information of the pixels. The original image data a is arranged by the
図18は、図17に示すアドレス切替部の詳細構成の一例と記憶部55を示すブロック図である。第2のアドレスを使用して記憶部55に格納される場合は、入力画像データbは、第2のアドレスで指示される記憶部55内の位置に格納される。第1のアドレスを使用して記憶部55に供給される場合は、図18に示すアドレス変換部74において、第1のアドレスは上述した図15及び図16に示した対応関係に基づいてアドレスが変換され、変更されたアドレスにより示される記憶部55内の位置に画像データが格納される。これにより、記憶部55における入力画像データbの配置は、第2のアドレスで示された配置として格納されることになる。
18 is a block diagram showing an example of a detailed configuration of the address switching unit shown in FIG. When stored in the storage unit 55 using the second address, the input image data b is stored at a position in the storage unit 55 indicated by the second address. When the first address is used to be supplied to the storage unit 55, the
(第9の実施形態)
第9の実施形態は、記憶部55への画像データの書込みと、記憶部55からの画像データの読出しとを並列に行う場合を説明する。表示領域、表示装置の構成は上述した第7の実施形態および第8の実施形態と同じである。ただし、記憶部55は複数の画像データを格納できる容量を有する。記憶部55の第1の領域に格納された画像データの読出しと記憶部55の第2の領域(第1の領域とは異なる領域)への画像データの書込みとを行う場合は、書込み動作については第1のアドレスを用いて行われ、読出し動作については第2のアドレスを用いて行われる。元画像データaは、制御部70において第1の画像データの配列に置き換えられ、アドレス選択信号eは第1のアドレスを選択する値に固定される。制御部70は、記憶部55に格納されている画像データを第2のアドレスにより異なる画像データの格納された領域を選択することにより、表示領域の表示画像を変更することができる。
(Ninth embodiment)
In the ninth embodiment, a case where writing of image data to the storage unit 55 and reading of image data from the storage unit 55 are performed in parallel will be described. The configuration of the display area and the display device is the same as in the seventh embodiment and the eighth embodiment described above. However, the storage unit 55 has a capacity capable of storing a plurality of image data. When reading the image data stored in the first area of the storage unit 55 and writing the image data to the second area (an area different from the first area) of the storage unit 55, the writing operation is performed. Is performed using the first address, and the read operation is performed using the second address. The original image data a is replaced with the first image data array in the
(第10の実施形態)
次に、上述の表示装置を備える電子機器の例について説明する。なお、上述の表示装置は、以下の電子機器において、表示部として組み込まれる。
(Tenth embodiment)
Next, an example of an electronic device including the above display device will be described. The above-described display device is incorporated as a display unit in the following electronic devices.
図19は、電子機器の例を示す概略斜視図である。同図(a)は、腕時計への適用例であり、この腕時計510は、本発明の実施形態に係るカラーディスプレイによって構成された表示部511を備えている。同図(b)は、携帯電話への適用例であり、当該携帯電話530はアンテナ部531、音声出力部532、音声入力部533、操作部534、表示部535を備えている。
FIG. 19 is a schematic perspective view illustrating an example of an electronic device. FIG. 5A shows an application example to a wristwatch, and this
なお、本発明は上述した実施形態の内容に限定されることなく、本発明の要旨の範囲内で種々に変形実施が可能である。 The present invention is not limited to the contents of the above-described embodiments, and various modifications can be made within the scope of the gist of the present invention.
10 表示領域、10a 直交領域、10b 斜交領域、12 データドライバ、14 ゲートドライバ、14a,14b ゲートドライバ、16 パネルコントロール回路、18 配線、20 信号線、22 走査線、24 単位画素、25 画素駆動回路、26 薄膜トランジスタ、28 保持容量、30 電気泳動表示素子、32 画素電極、34 共通電極、35 電気泳動層、36 マイクロカプセル、37 分散媒、38a 電気泳動粒子、38b 電気泳動粒子、40 画素電極、40a 画素、40b 画素、40c 画素、50 画素配置変換部、52 第1のアドレス出力部、53 第2のアドレス出力部、54 データ書込部、55 メモリ部、56 データ読出部、58 タイミングジェネレータ、121 シフトレジスタ、122 第1ラッチ回路、123 第2ラッチ回路、124 変換回路510 腕時計、511 表示部、530 携帯電話、531 アンテナ部532 音声出力部、533 音声入力部、534 操作部、535 表示部
10 display area, 10a orthogonal area, 10b oblique area, 12 data driver, 14 gate driver, 14a, 14b gate driver, 16 panel control circuit, 18 wiring, 20 signal line, 22 scanning line, 24 unit pixel, 25
Claims (10)
前記複数の第1配線の各々に第1信号を供給する第1駆動回路と、
前記複数の第2配線の各々に第2信号を供給する第2駆動回路と、
を有し、
表示領域において前記複数の画素電極はマトリクス状に配列され、
前記表示領域は、前記複数の第1配線のうちの少なくともひとつの第1配線と前記複数の第2配線のうちの少なくともひとつの第2配線とが直交以外の角度で斜交している一部領域を含み、
前記複数の画素電極の各々の形状が矩形状であり、
前記一部領域において、前記複数の第1配線が前記複数の画素電極の縦辺又は横辺と平行であり、かつ前記複数の第2配線が前記複数の画素電極の縦辺及び横辺のいずれとも非平行であり、
前記一部領域において、前記複数の画素電極は、前記複数の第2配線の各々の延在方向に沿って斜行配置され、かつ前記複数の第2配線の何れかと接続されており、
前記表示領域の外形が略正八角形であり、前記複数の第1配線又は前記複数の第2配線のいずれか一方が前記表示領域の外形の一辺と直交するように並設されており、前記一部領域において、前記複数の第1配線と前記複数の第2配線とが45度の角度で斜交するように配置されている、
表示装置。 A plurality of pixel electrodes corresponding to intersections of the plurality of first wirings and the plurality of second wirings;
A first drive circuit for supplying a first signal to each of the plurality of first wirings;
A second drive circuit for supplying a second signal to each of the plurality of second wirings;
Have
In the display area, the plurality of pixel electrodes are arranged in a matrix,
The display area, the portion plurality at least one of the first wiring of the first wiring and at least one second wire of said plurality of second wirings and is obliquely intersect at an angle other than perpendicular Including areas,
Each of the plurality of pixel electrodes has a rectangular shape,
In the partial region, the plurality of first wirings are parallel to a vertical side or a horizontal side of the plurality of pixel electrodes, and the plurality of second wirings are any of the vertical side and the horizontal side of the plurality of pixel electrodes. Both are non-parallel,
In the partial region, said plurality of pixel electrodes, said plurality of along a second respective extending direction of the wiring is oblique arrangement, and is connected with one of said plurality of second wirings,
The outer shape of the display area is a substantially regular octagon, and either one of the plurality of first wirings or the plurality of second wirings are arranged in parallel so as to be orthogonal to one side of the outer shape of the display area. In the partial region, the plurality of first wirings and the plurality of second wirings are arranged so as to cross at an angle of 45 degrees.
Display device.
請求項1に記載の表示装置。 Each of the plurality of first wirings is a scanning line, and each of the plurality of second wirings is a signal line,
The display device according to claim 1.
請求項1に記載の表示装置。 Each of the plurality of first wirings is a signal line, and each of the plurality of second wirings is a scanning line,
The display device according to claim 1.
請求項1乃至3の何れか1項に記載の表示装置。 The partial region includes a plurality of regions having different oblique angles between the plurality of first wires and the plurality of second wires.
Display device according to any one of claims 1 to 3.
請求項4に記載の表示装置。 At each boundary adjacent to a plurality of regions having different oblique angles, at least one of the plurality of first wirings or the plurality of second wirings is bent.
The display device according to claim 4 .
を更に備え、
前記第1駆動回路は、前記表示領域の外周の一部に沿って配置されて前記複数の第1配線に前記第1信号を供給するものであり、
前記第2駆動回路は、前記表示領域の外周の他の一部に沿って配置されて前記複数の第2配線に前記第2信号を供給するものである
請求項1乃至5の何れか1項に記載の表示装置。 A plurality of pixel driving circuits provided at respective intersections of the plurality of first wirings and the plurality of second wirings to drive the pixel electrodes based on the first signal and the second signal;
Further comprising
The first driving circuit is arranged along a part of the outer periphery of the display area and supplies the first signal to the plurality of first wirings.
It said second driving circuit, any one of claims 1 to 5 wherein is disposed along the other part of the outer periphery of the display region and supplies the second signal to the plurality of second wirings The display device described in 1.
請求項6に記載の表示装置。 A plurality of at least one of the first drive circuit and the second drive circuit is present on the outer periphery of the display area;
The display device according to claim 6 .
前記記憶部を制御する画像配列変換部と、を備え、
前記画像配列変換部は、
供給される前記表示領域に表示すべき画像データを記憶部に第1又は第2の順序で書き込み、
前記記憶部から前記画像データを前記第1又は第2の順序に対応して前記第2又は第1の順序で読み出して前記画像データにおける画素電極の配列を変換するものであり、
前記第1の順序の書き込み又は読み出しを前記表示領域の画素電極の配列に対応した第1のアドレスで行い、
前記第2の順序の書き込み又は読み出しを斜交した配線を含む前記複数の第1配線及び前記複数の第2配線により順次駆動される画素電極の配列に対応した第2のアドレスで行う、
請求項1乃至7の何れか1項に記載の表示装置。 A storage unit for storing image data to be displayed in the display area;
An image arrangement conversion unit for controlling the storage unit,
The image array conversion unit includes:
Write image data to be displayed in the supplied display area in the storage unit in the first or second order,
The image data is read from the storage unit in the second or first order corresponding to the first or second order, and the arrangement of pixel electrodes in the image data is converted.
Writing or reading in the first order is performed at a first address corresponding to an array of pixel electrodes in the display area;
The second order writing or reading is performed at a second address corresponding to an array of pixel electrodes sequentially driven by the plurality of first wirings and the plurality of second wirings including wirings obliquely crossed.
Display device according to any one of claims 1 to 7.
前記記憶部の第1の記憶領域に格納された前記画像データの読出し動作と、前記第1の記憶領域と異なる第2の記憶領域への前記第1のアドレスを用いての前記画像データの書込み動作とを並列に行う、
請求項8に記載の表示装置。 The storage unit has a capacity to store a plurality of the image data,
Reading of the image data stored in the first storage area of the storage unit and writing of the image data using the first address to a second storage area different from the first storage area In parallel with the operation,
The display device according to claim 8 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008199634A JP5024732B2 (en) | 2006-07-20 | 2008-08-01 | Display device and electronic device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006198655 | 2006-07-20 | ||
JP2006198655 | 2006-07-20 | ||
JP2008199634A JP5024732B2 (en) | 2006-07-20 | 2008-08-01 | Display device and electronic device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007112064A Division JP4320682B2 (en) | 2006-07-20 | 2007-04-20 | Display device, display device driving method, and electronic apparatus |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008287285A JP2008287285A (en) | 2008-11-27 |
JP2008287285A5 JP2008287285A5 (en) | 2009-04-02 |
JP5024732B2 true JP5024732B2 (en) | 2012-09-12 |
Family
ID=39042245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008199634A Expired - Fee Related JP5024732B2 (en) | 2006-07-20 | 2008-08-01 | Display device and electronic device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5024732B2 (en) |
CN (1) | CN101110189A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180033155A (en) * | 2018-03-22 | 2018-04-02 | 주식회사 토비스 | a display panel Having various shapes and a manufacturing method of the same |
CN109741705A (en) * | 2018-06-29 | 2019-05-10 | 厦门天马微电子有限公司 | A kind of pixel compensation method and device of display panel |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012103335A (en) * | 2010-11-08 | 2012-05-31 | Hitachi Displays Ltd | Display device |
CN102354472B (en) * | 2011-07-01 | 2013-04-10 | 北京印刷学院 | Active multi-carrier pictorial |
CN102938244B (en) * | 2012-11-08 | 2014-11-26 | 友达光电(苏州)有限公司 | Display panel and active component array substrate thereof |
JP6230074B2 (en) * | 2013-03-15 | 2017-11-15 | シャープ株式会社 | Active matrix substrate and method of manufacturing active matrix substrate |
TWI505010B (en) * | 2013-11-12 | 2015-10-21 | E Ink Holdings Inc | Active device array substrate |
US9564455B2 (en) * | 2014-04-10 | 2017-02-07 | Innolux Corporation | Display panel |
KR102162257B1 (en) * | 2014-07-31 | 2020-10-07 | 엘지디스플레이 주식회사 | Display device |
CN104409037B (en) * | 2014-12-24 | 2017-07-28 | 厦门天马微电子有限公司 | Display panel and display device |
CN105137687B (en) * | 2015-09-29 | 2019-05-28 | 京东方科技集团股份有限公司 | Array substrate and preparation method thereof, display device |
JP2017134338A (en) * | 2016-01-29 | 2017-08-03 | 株式会社ジャパンディスプレイ | Display device |
KR102666848B1 (en) | 2016-05-17 | 2024-05-21 | 삼성디스플레이 주식회사 | Display device |
JP6773277B2 (en) * | 2016-08-05 | 2020-10-21 | 天馬微電子有限公司 | Display device |
JP6747156B2 (en) * | 2016-08-05 | 2020-08-26 | 天馬微電子有限公司 | Display device |
KR102477570B1 (en) * | 2017-12-27 | 2022-12-14 | 삼성디스플레이 주식회사 | Display device |
US10831074B2 (en) | 2018-01-29 | 2020-11-10 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Array substrate, display panel, and electronic apparatus |
CN108181769B (en) * | 2018-01-29 | 2020-11-10 | 武汉华星光电技术有限公司 | Array substrate, display panel and electronic equipment |
CN108447392B (en) * | 2018-03-13 | 2021-01-15 | 京东方科技集团股份有限公司 | Display panel and display device |
JP7515388B2 (en) | 2020-03-31 | 2024-07-12 | 株式会社ジャパンディスプレイ | Display device and display system |
CN115362489B (en) * | 2020-03-31 | 2024-07-16 | 株式会社日本显示器 | Display device and display system |
CN113539108B (en) * | 2021-07-26 | 2023-08-11 | 合肥维信诺科技有限公司 | Array substrate, display module and display device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2678722B2 (en) * | 1993-07-19 | 1997-11-17 | セイコーエプソン株式会社 | Liquid crystal display |
JPH10293562A (en) * | 1997-04-21 | 1998-11-04 | Canon Inc | Color liquid crystal display device and driving device therefor |
GB0213320D0 (en) * | 2002-06-11 | 2002-07-24 | Koninkl Philips Electronics Nv | Display device |
JP2004294562A (en) * | 2003-03-25 | 2004-10-21 | Denso Corp | Composite display device |
JP4624952B2 (en) * | 2006-03-28 | 2011-02-02 | パイオニア株式会社 | Display device |
-
2007
- 2007-07-20 CN CNA200710136183XA patent/CN101110189A/en active Pending
-
2008
- 2008-08-01 JP JP2008199634A patent/JP5024732B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180033155A (en) * | 2018-03-22 | 2018-04-02 | 주식회사 토비스 | a display panel Having various shapes and a manufacturing method of the same |
KR102065727B1 (en) * | 2018-03-22 | 2020-01-13 | 주식회사 토비스 | a display panel Having various shapes and a manufacturing method of the same |
CN109741705A (en) * | 2018-06-29 | 2019-05-10 | 厦门天马微电子有限公司 | A kind of pixel compensation method and device of display panel |
CN109741705B (en) * | 2018-06-29 | 2022-04-08 | 厦门天马微电子有限公司 | Pixel compensation method and device of display panel |
Also Published As
Publication number | Publication date |
---|---|
CN101110189A (en) | 2008-01-23 |
JP2008287285A (en) | 2008-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4320682B2 (en) | Display device, display device driving method, and electronic apparatus | |
JP5024732B2 (en) | Display device and electronic device | |
US9495932B2 (en) | Display device | |
US11562706B2 (en) | Display device | |
US7859525B2 (en) | Display apparatus | |
US8988312B2 (en) | Display controller, display device, image processing method, and image processing program | |
JP6607798B2 (en) | Display device | |
JP2008216894A (en) | Array substrate | |
KR20190014361A (en) | Display Panel | |
CN113671736A (en) | display device | |
JP6698369B2 (en) | Display driver and display panel module | |
CN102214431B (en) | Electro-optical device and driving method, control circuit, electronic equipment | |
JP2013238829A (en) | Liquid crystal display device | |
JP2007163877A (en) | Array substrate and display apparatus | |
WO2020195585A1 (en) | Display device and detection system | |
JP2011191375A (en) | Electro-optical device, method for driving electro-optical device, control circuit of electro-optical device, and electronic equipment | |
TWI661412B (en) | Display apparatus and driving method thereof | |
CN104992689A (en) | Array substrate and manufacturing method thereof, and display device and driving method thereof | |
JP2006251322A (en) | Liquid crystal display device and electronic information apparatus | |
JP3750731B2 (en) | Display panel drive circuit and image display device | |
JP5488984B2 (en) | Display controller, display device, image processing method, and image processing program | |
CN113539175B (en) | Display panel and display device | |
JP5315916B2 (en) | Matrix display element and matrix display device | |
KR20080029851A (en) | Integrated driving device of the display device | |
JP2014203255A (en) | Display device attached with touch panel, and drive method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090213 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120528 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5024732 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120610 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |